JP4344560B2 - 半導体チップおよびこれを用いた半導体装置 - Google Patents
半導体チップおよびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP4344560B2 JP4344560B2 JP2003282270A JP2003282270A JP4344560B2 JP 4344560 B2 JP4344560 B2 JP 4344560B2 JP 2003282270 A JP2003282270 A JP 2003282270A JP 2003282270 A JP2003282270 A JP 2003282270A JP 4344560 B2 JP4344560 B2 JP 4344560B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor chip
- plating
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 229910000679 solder Inorganic materials 0.000 claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 238000007772 electroless plating Methods 0.000 claims abstract description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 53
- 239000010931 gold Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 22
- 230000017525 heat dissipation Effects 0.000 claims description 15
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 67
- 230000002093 peripheral effect Effects 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000005304 joining Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体チップおよびこれを用いた半導体装置に関し、特に裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップと、この半導体チップを前記絶縁基板に実装した半導体装置に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュールに代表されるパワー半導体装置のパッケージ構造は、ケース構造と呼ばれるものが主流である。
図５は、従来のケース構造型の半導体装置の断面図である。
図５は、従来のケース構造型の半導体装置の断面図である。
従来のケース構造型半導体装置では、半導体チップ１１は、はんだ層１２ａによって裏面の電極が絶縁基板１５上に形成された回路パターンと接合される。一方、表面の電極は、アルミワイヤ１３によって、同様に絶縁基板１５上に形成された回路パターンと接合される。さらに、アルミワイヤ１３によってこの回路パターンと外部電極用端子１４とが接合されて、電気的配線経路が構成される。なお、絶縁基板１５は、複数で構成される場合もある。
半導体チップ１１が実装された絶縁基板１５は、はんだ層１２ｂによって放熱ベース１６上に接合され、一体となった構造が樹脂成形されたケース１７に接着されて、パッケージ構造が形成される。また、パッケージ構造では、内部の半導体チップ１１、アルミワイヤ１３、絶縁基板１５を水分、湿気、塵から保護する目的で、ケース１７内をゲル１８で封止する。
上記の説明のパッケージ構造に実装される縦型構造の半導体チップ１１の表面電極には、一般にアルミワイヤ１３をボンディングできるようにアルミニウム層（以下、Ａｌ層とする）が成膜されている。また、絶縁基板１５に形成された回路パターンと接合させる裏面電極は、半導体チップとの電気的接続（オーミックコンタクト）を向上させるため、アルミニウムやチタンなどで形成される。また、電極のはんだ付け性や基板に対する密着性を向上させるため、ニッケル合金薄層と貴金属薄層を順次積層させる手法が提案されている（たとえば、特許文献１参照。）。
最近では、電気的接続として、アルミワイヤ１３によるボンディングに替わり、半導体チップ１１の表面電極に電気配線用のリードフレームや外部電極用端子などの接続導体をはんだ接合するパッケージ構造が出現している。このような構造の半導体装置では、半導体チップ１１の表面側には、接続導体をはんだ接合できるように、表面電極を形成するＡｌ層の上に、ニッケル合金層（以下、Ｎｉ層とする）と、Ｎｉ層の上に形成される金層（以下、Ａｕ層とする）が、スパッタリング法や蒸着法などを用いて成膜されている。
特開平８−１３０２２７号公報（段落番号〔０００９〕〜〔００３０〕、図１）
しかしながら、スパッタリング法や蒸着法を用いて、物理的に成膜を行う場合、半導体チップの周辺に形成される周辺耐圧構造部にも成膜されてしまう。このため、周辺耐圧構造を構成するために、半導体チップ外周部のＡｌ／Ｎｉ／Ａｕ層はエッチングする必要が生じる。ところが、金属表面が安定なＡｕおよびＮｉ層のエッチングは容易ではなく、プロセスが複雑になるという問題が生じる。
また、パワー半導体チップには、運転時（大電流通電時）において、パワー半導体チップ自体に大きな熱が発生するという特徴がある。そこで、例えば、リードフレームは、電気的な接続をおこなう配線経路として機能させるとともに、半導体チップから発生する熱を表面電極側から放熱させる放熱経路としても機能させる。放熱経路としての放熱効率を確保するため、リードフレームはある程度の体積を備えなければならず、必然的に半導体チップの表面側とリードフレームとがはんだ接合する部分の面積は広くなる。また、リードフレームとはんだ接合する部分のＮｉ／Ａｕ層に空間などが生じると熱が均等に伝導されなくなるなどの問題が発生するため、放熱経路の一部となるＮｉ／Ａｕ層は均一でなければならない。しかしながら、従来のスパッタリングや蒸着による製造方法では、カバレージの問題でリードフレームと接合する広い面積部分に均一にＮｉ／Ａｕ層から成る電極膜を形成するのは容易ではないという問題がある。このため、半導体チップの表面電極とリードフレームとのはんだ接合部の信頼性の確保が難しいという問題も生じる。なお、半導体チップの表面電極に接合する外部電極用端子にも、半導体チップからの発熱によって同様の問題が生じる。
また、組立工程におけるはんだ付け時には、Ａｕ層とＮｉ層の一部が消失し、さらに、実使用時にパワー半導体チップから発生する熱などの熱負荷によって、はんだ接合部に金属拡散が促進され、はんだ接合部の信頼性が低下するという問題がある。
このように、半導体チップの裏面電極のみならず、表面電極の電気的な接続にもはんだ接合を利用する半導体装置では、半導体チップの表面のＡｌ層によって形成される電極（以下、これをＡｌ電極とする）の上に、いかにＮｉ層、さらにＡｕ層を成膜するかが課題であり、これによって表面電極とリードフレームや外部電極用端子などの接続導体とのはんだ接合部の信頼性を確保することが求められている。
本発明はこのような点に鑑みてなされたものであり、表面電極と接続導体との間のはんだ接合部の信頼性を確保することが可能な半導体チップおよびこれを用いた半導体装置、を提供することを目的とする。
本発明では上記問題を解決するために、裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップにおいて、前記表面電極を形成するＡｌ層の上に、Ｎｉ層と前記Ｎｉ層の上に積層されるＡｕ層の２層をジンケート法による無電解めっき法で成膜して熱伝導率を均一にした電極膜と、前記電極膜上に形成され、放熱経路を構成する接続導体と電極膜とを接合する鉛フリーはんだ層と、を有することを特徴とする半導体チップ、が提供される。
このような半導体チップによれば、接続導体とはんだ接合される半導体チップ表面のＡｌ電極の上に、ジンケート法による無電解めっき法を用いてＮｉ層を積層し、その上にＡｕ層を積層してＮｉ層とＡｕ層の２層で構成される電極膜が形成される。さらに、電極膜上に電極膜と放熱経路を構成する接続導体とを接合する鉛フリーはんだ層が形成される。
ジンケート法による無電解めっき法で形成された電極膜は、半導体チップの表面Ａｌ電極の上にだけ、均一に形成され、熱伝導率を均一にする。
なお、接続導体は、半導体チップの表面電極と絶縁基板上に構成された第２の回路パターンとに接合されるリードフレームと、半導体チップの表面電極と接合し、一端を外部電極としてモジュール外部に露出させる外部電極用端子を含む、はんだ接合によって半導体チップ表面電極に接合される導体を言う。
なお、接続導体は、半導体チップの表面電極と絶縁基板上に構成された第２の回路パターンとに接合されるリードフレームと、半導体チップの表面電極と接合し、一端を外部電極としてモジュール外部に露出させる外部電極用端子を含む、はんだ接合によって半導体チップ表面電極に接合される導体を言う。
また、本発明では上記問題を解決するために、裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップを実装した半導体装置において、前記半導体チップの前記表面電極を形成するＡｌ層の上に、Ｎｉ層と前記Ｎｉ層の上に積層されるＡｕ層の２層をジンケート法による無電解めっき法で成膜して熱伝導率を均一にした電極膜と、前記電極膜上に形成される鉛フリーはんだ層と、を有し、前記表面電極が前記電極膜及び前記はんだ層を介して放熱経路を構成する接続導体と接合されることを特徴とする半導体装置、が提供される。
このような半導体装置によれば、実装される半導体チップは、表面のＡｌ電極の上に、ジンケート法による無電解めっき法を用いて、Ｎｉ層とＡｕ層が順次積層され、Ｎｉ層とＡｕ層の２層で構成される電極膜が形成され、電極膜上に電極膜と放熱経路を構成する接続導体とを接合する鉛フリーはんだ層が形成される。そして、この電極膜及び鉛フリーはんだ層が形成された半導体チップの表面電極に接続導体を接合する。
ジンケート法による無電解めっき法で形成された電極膜は半導体チップ表面Ａｌ電極上にだけ均一に形成され、熱伝導率を均一にする。これにより、配線経路とともに放熱経路として用いられるリードフレームや外部電極用端子を含む接続導体のはんだ接合部の信頼性が確保される。
本発明の半導体チップは、表面電極の上に、ジンケート法による無電解Ｎｉ／Ａｕめっき工程を用いて、接続導体とのはんだ接合用の２層電極膜（Ｎｉ／Ａｕ層）を形成する。これにより、半導体チップの表面電極面にのみ選択的にＮｉ層とＡｕ層を析出させることが可能となり、プロセスを複雑にすることなくはんだ接合用の２層電極膜を成膜できる。また、形成される２層電極膜は均一に形成されることから、放熱経路として半導体チップが発生する熱を伝導する接続導体とのはんだ接合に好適であり、この結果、半導体チップと接続導体とのはんだ接合部の信頼性が確保される。
また、本発明の半導体装置は、表面側のＡｌ電極の上にジンケート法による無電解Ｎｉ／Ａｕめっき工程により２層電極膜が形成された半導体チップの表面電極と接続導体とをはんだ接合により接合する。２層電極膜は、Ａｌ電極面にのみ選択的、かつ均一に形成されており、半導体チップの表面電極と接続導体との間のはんだ接合部の信頼性が確保された半導体装置が提供される。
本発明において、半導体チップの表面電極を形成するＡｌ層の上に、無電解めっき法を用いてＡｌ電極面にのみ選択的に２層で構成される均一なＮｉおよびＡｕ層を形成させ、接続導体とのはんだ接合部の信頼性の確保を図るものである。
以下、本発明の実施の形態を図面を参照して詳細に説明する。本発明は、特に、１枚以上の絶縁基板で構成され、その絶縁基板上に構成された第１回路パターンの上に半導体チップの裏面電極をはんだ接合し、半導体チップの表面電極と絶縁基板上に構成された第２回路パターンとの間をリードフレームによって接合するパワー半導体チップに好適であるので、以下、リードフレーム構造のパワー半導体チップの場合で説明する。
図１は、本発明の実施の形態の半導体チップの構造を示す断面図である。
本発明の実施の形態の半導体チップ１は、ベアチップ２の表面側にＡｌ膜で形成されたＡｌ電極３が積層されており、Ａｌ電極３の側面には、周辺耐圧構造４を形成するポリイミド膜が成膜される。
本発明の実施の形態の半導体チップ１は、ベアチップ２の表面側にＡｌ膜で形成されたＡｌ電極３が積層されており、Ａｌ電極３の側面には、周辺耐圧構造４を形成するポリイミド膜が成膜される。
本発明では、この状態の半導体チップ１に、後述する無電解Ｎｉ／Ａｕめっき工程を施す。無電解Ｎｉ／Ａｕめっき工程により、まず、Ａｌ電極３の上にＮｉめっき層５が形成される。無電解めっき法を用いることにより、Ａｌ電極３の上に選択的にＮｉめっき層５が析出されるため、周辺耐圧構造４部分には、Ｎｉめっき層５は形成されない。また、形成されるＮｉめっき層５は、所定の厚さに均一に形成することができる。続いて、Ｎｉめっき層５の上にＡｕめっき層６が形成される。無電解めっき法を用いることによって、Ａｕめっき層６もＮｉめっき層５と同様に、Ｎｉめっき層５の上に選択的、かつ均一に形成される。
こうして、半導体チップ１の表面側のＡｌ電極３の上には、Ｎｉめっき層５とＡｕめっき層６とから構成される２層電極膜が形成される。
このような無電解Ｎｉ／Ａｕめっき工程を経て２層電極膜が形成された半導体チップ１は、Ａｌ電極３の上に選択的に電極膜が形成されており、周辺耐圧構造４部に電極膜が形成されることがない。このため、半導体チッププロセスにおいて行われていたＮｉ／Ａｕ層のエッチング工程を省くことができ、プロセスを簡単にすることができる。
このような無電解Ｎｉ／Ａｕめっき工程を経て２層電極膜が形成された半導体チップ１は、Ａｌ電極３の上に選択的に電極膜が形成されており、周辺耐圧構造４部に電極膜が形成されることがない。このため、半導体チッププロセスにおいて行われていたＮｉ／Ａｕ層のエッチング工程を省くことができ、プロセスを簡単にすることができる。
また、無電解Ｎｉ／Ａｕめっき工程によって、Ａｌ電極３上には均一な厚さの電極膜が形成されるため、広い接合面積を有するリードフレームと接合されるはんだ接合部の接合性を確保することができる。さらに、電極膜の層内部も空間などが生じることなく均一に形成されるため、電極膜内での熱伝導率も均一にすることができる。これにより、半導体チップ１が発する熱を均一にはんだ接合部を介してリードフレームへ伝導することが可能となり、はんだ接合部にかかる熱負荷にばらつきが生じない。この結果、半導体チップの表面電極とリードフレームとの間のはんだ接合の信頼性を確保することが可能となる。
次に、無電解Ｎｉ／Ａｕめっき工程について説明する。Ａｌ電極３の上の無電解Ｎｉめっきは、公知の無電解めっき技術であるジンケート法またはパラジウム触媒法を用いる。以下では、ジンゲート法による無電解Ｎｉ／Ａｕめっき工程について説明する。なお、洗浄工程である水洗についての説明は省略する。
図２は、本発明の実施の形態の半導体チップの電極膜形成の工程を示した図である。
上記の説明のように、ベアチップ２にＡｌ電極３と周辺耐圧構造４が形成された状態で、無電解Ｎｉ／Ａｕめっき工程が開始される。すなわち、表面電極にアルミワイヤがボンディングされる従来の半導体チップがウェハ状態あるいはダイシング後のチップ状態のときに、無電解Ｎｉ／Ａｕめっき工程に入る。
上記の説明のように、ベアチップ２にＡｌ電極３と周辺耐圧構造４が形成された状態で、無電解Ｎｉ／Ａｕめっき工程が開始される。すなわち、表面電極にアルミワイヤがボンディングされる従来の半導体チップがウェハ状態あるいはダイシング後のチップ状態のときに、無電解Ｎｉ／Ａｕめっき工程に入る。
第１工程として、プラズマクリーニングが行われる。ここでは、ウェハあるいはチップの状態の半導体素子をＡｒガスおよびＯ２ガスによってプラズマクリーニングする。
続いて、第２工程の脱脂、第４工程の酸エッチングが実施され、Ａｌ電極３の表面の汚れと、Ａｌ酸化膜が除去される。
続いて、第２工程の脱脂、第４工程の酸エッチングが実施され、Ａｌ電極３の表面の汚れと、Ａｌ酸化膜が除去される。
次に、ジンケート法によるめっきが開始される。
第６工程でジンケートを行う浴に半導体チップを浸漬することで、イオン化傾向によりＡｌが溶出し、代わりに選択的に亜鉛（Ｚｎ）がＡｌ電極３表面に析出する（置換めっき）。その後、ＺｎとＮｉを置換する。
第６工程でジンケートを行う浴に半導体チップを浸漬することで、イオン化傾向によりＡｌが溶出し、代わりに選択的に亜鉛（Ｚｎ）がＡｌ電極３表面に析出する（置換めっき）。その後、ＺｎとＮｉを置換する。
第８工程で、無電解Ｎｉめっきが施され、Ｎｉめっき層５が所定の厚さになるまで、Ｎｉめっき厚を増加させる。
続く第１０工程では、Ｎｉめっき層５表面の酸化を防止するために、上記説明のような置換めっきを用いてＮｉめっき層５の上にＡｕめっき層６を成膜する。
続く第１０工程では、Ｎｉめっき層５表面の酸化を防止するために、上記説明のような置換めっきを用いてＮｉめっき層５の上にＡｕめっき層６を成膜する。
そして、第１２工程のアニール（熱処理）が行われ、めっき工程が終了する。
このように、従来の工程に無電解Ｎｉ／Ａｕめっき工程を追加することで、周辺耐圧構造４を形成するポリイミド膜状には金属が堆積することなく、半導体チップ１の表面Ａｌ電極３上にはんだ接合に必要なＮｉめっき層５およびＡｕめっき層６の２層電極膜を成膜することが可能となる。
このように、従来の工程に無電解Ｎｉ／Ａｕめっき工程を追加することで、周辺耐圧構造４を形成するポリイミド膜状には金属が堆積することなく、半導体チップ１の表面Ａｌ電極３上にはんだ接合に必要なＮｉめっき層５およびＡｕめっき層６の２層電極膜を成膜することが可能となる。
次に、上記の説明の半導体チップを実装した半導体装置について説明する。
図３は、本発明の実施の形態の半導体チップが実装される半導体装置の構造を示す断面図である。
図３は、本発明の実施の形態の半導体チップが実装される半導体装置の構造を示す断面図である。
半導体チップ１は、図１に示した構造を有し、表面Ａｌ電極の上には、はんだとの接合性の高い、Ｎｉめっき層とＡｕめっき層から成る２層電極膜が形成されている。
絶縁基板１５は、セラミックなどの絶縁板の両面に金属層を形成したものであり、絶縁層１５ｂを挟んで下側（半導体チップ非搭載面）に金属層１５ａ、上側（半導体チップ搭載面）に金属層１５ｃ、１５ｄを具備する構造をとる。半導体チップが接合される側の面の金属層（１５ｃ、１５ｄ）は、所定の回路パターンとして形成されている。
絶縁基板１５は、セラミックなどの絶縁板の両面に金属層を形成したものであり、絶縁層１５ｂを挟んで下側（半導体チップ非搭載面）に金属層１５ａ、上側（半導体チップ搭載面）に金属層１５ｃ、１５ｄを具備する構造をとる。半導体チップが接合される側の面の金属層（１５ｃ、１５ｄ）は、所定の回路パターンとして形成されている。
半導体チップ１の裏面電極は、はんだ層１２ａを介して、絶縁基板１５上に形成された第１回路パターン１５ｃに接合する。
また、半導体チップ１の表面側は、はんだ層１２ｃを介して熱伝導性と導電性を備えたリードフレーム２０ａに接合する。図の例では、リードフレーム２０ａは、放熱効率を上げるため、半導体チップ１の表面を覆うような形状を備えているが、半導体チップ１の表面に形成された均一な２層電極膜により、信頼性の高いはんだ接合配線が確保される。リードフレーム２０ａのもう一方は、絶縁基板１５の表面に形成された第２回路パターン１５ｄに接合し、これによって電気的な配線経路が構成される。また、リードフレーム２０ｂは、外部電極用端子１４との配線経路としても用いられる。
また、半導体チップ１の表面側は、はんだ層１２ｃを介して熱伝導性と導電性を備えたリードフレーム２０ａに接合する。図の例では、リードフレーム２０ａは、放熱効率を上げるため、半導体チップ１の表面を覆うような形状を備えているが、半導体チップ１の表面に形成された均一な２層電極膜により、信頼性の高いはんだ接合配線が確保される。リードフレーム２０ａのもう一方は、絶縁基板１５の表面に形成された第２回路パターン１５ｄに接合し、これによって電気的な配線経路が構成される。また、リードフレーム２０ｂは、外部電極用端子１４との配線経路としても用いられる。
さらに、絶縁基板１５の半導体チップ１の非搭載面の金属層１５ａは、はんだ層１２ｂを介して放熱ベース１６上に接合され、一体となった構造が樹脂成形されたケース１７に接着されて、パッケージ構造が形成される。
このような半導体装置では、半導体チップの表面電極に無電解Ｎｉ／Ａｕめっき法で形成された２層電極膜により、半導体チップの表面電極とリードフレームとの間の接合部の信頼性が確保されている。パワー半導体チップの発する熱による熱応力は、脆弱もしくは軟質な接合部に働き、半導体装置の寿命を低下させる要因となる。その接合部の信頼性が確保されることにより、結果として半導体装置の寿命の低下を防止することができる。
なお、上記の説明では、半導体チップの表面電極にリードフレームが接合するとしたが、半導体チップの表面電極に外部電極端子が接続する場合もある。この場合も同様に、半導体チップの表面電極に無電解Ｎｉ／Ａｕめっき法で形成された２層電極膜により、半導体チップの表面電極と外部電極用端子との間の接合部の信頼性が確保される。
表面電極を形成するＡｌ層の上に、無電解めっき法を用いてＮｉ層とＡｕ層から成る電極膜を形成した半導体チップを作成した。この際、形成されるＮｉめっき層の厚さが１〜１０μｍの範囲内で、厚さがそれぞれ、１、３、５、１０μｍのサンプルが作成された。
次に、このサンプルを鉛フリーはんだ（Ｓｎ−３．５Ａｇ）を用いてリードフレームとはんだ接合した。はんだ付けは、１５分間かけて行われ、途中２６０℃の温度が２分間維持されるようにした。
そして、はんだ付け後のＮｉめっき層の厚さをＥＤＸ（Energy Dispersive X-ray spectroscopy；エネルギー分散Ｘ線分光法）で測定した。
図４は、めっき層形成後のＮｉめっき層とはんだ接合後のＮｉめっき層の厚さの関係を示している。図は、横軸がはんだ接合前、すなわち、無電解めっき法によって形成されたＮｉめっき層の厚さ（図では初期Ｎｉめっき厚さ）を表しており、縦軸がはんだ接合後のＮｉめっき層の厚さを示している。
図４は、めっき層形成後のＮｉめっき層とはんだ接合後のＮｉめっき層の厚さの関係を示している。図は、横軸がはんだ接合前、すなわち、無電解めっき法によって形成されたＮｉめっき層の厚さ（図では初期Ｎｉめっき厚さ）を表しており、縦軸がはんだ接合後のＮｉめっき層の厚さを示している。
図から明らかなように、はんだ接合により、Ｎｉとはんだ中のＳｎが拡散し、Ａｌ電極との接合を担っているＮｉ層が減っている。特に、はんだ接合前のＮｉめっきが１μｍの場合、はんだ接合後にはＮｉめっき（Ｎｉのみの層）がほとんど残っていないことがわかる。このことは、はんだ接合前のＮｉめっき層の厚さが１μｍでは、はんだ接合部の接合強度を確保することができないということを示している。
はんだ接合部の接合強度を確保するためには、はんだ接合後のＮｉめっき層の厚さが１μｍ程度は残っていることが望ましく、図から、はんだ接合部の信頼性を確保するためには、無電解めっきの際に、Ｎｉめっき層を３μｍ以上形成する必要があることがわかる。
このように、半導体チップの表面Ａｌ電極の上に形成されるＮｉめっき層の厚さを３μｍ以上とすることで、半導体チップの表面電極にリードフレームをはんだ接合する際の接合部の金属拡散を防止し、機械的、電気的、熱的に信頼性の高い接合が可能となる。
１ 半導体チップ
２ ベアチップ
３ アルミニウム（Ａｌ）電極
４ 周辺耐圧構造
５ Ｎｉめっき層
６ Ａｕめっき層
１２ａ、１２ｂ、１２ｃ はんだ層
１４ 外部電極用端子
１５ 絶縁基板
１５ａ 金属層
１５ｂ 絶縁層
１５ｃ 金属層（第１回路パターン）
１５ｄ 金属層（第２回路パターン）
１６ 放熱ベース
１７ ケース
２０ａ、２０ｂ リードフレーム
２ ベアチップ
３ アルミニウム（Ａｌ）電極
４ 周辺耐圧構造
５ Ｎｉめっき層
６ Ａｕめっき層
１２ａ、１２ｂ、１２ｃ はんだ層
１４ 外部電極用端子
１５ 絶縁基板
１５ａ 金属層
１５ｂ 絶縁層
１５ｃ 金属層（第１回路パターン）
１５ｄ 金属層（第２回路パターン）
１６ 放熱ベース
１７ ケース
２０ａ、２０ｂ リードフレーム
Claims (3)
- 裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップにおいて、
前記表面電極を形成するアルミニウム（Ａｌ）層の上に、ニッケル（Ｎｉ）層と前記ニッケル（Ｎｉ）層の上に積層される金（Ａｕ）層の２層をジンケート法による無電解めっき法で成膜して熱伝導率を均一にした電極膜と、
前記電極膜上に形成され、放熱経路を構成する接続導体と前記電極膜とを接合する鉛フリーはんだ層と、
を有することを特徴とする半導体チップ。 - 前記ニッケル（Ｎｉ）層は、前記無電解めっき法によって３マイクロメートル（μｍ）以上の厚さに成膜することを特徴とする請求項１記載の半導体チップ。
- 裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップを実装した半導体装置において、
前記半導体チップの前記表面電極を形成するアルミニウム（Ａｌ）層の上に、ニッケル（Ｎｉ）層と前記ニッケル（Ｎｉ）層の上に積層される金（Ａｕ）層の２層をジンケート法による無電解めっき法で成膜して熱伝導率を均一にした電極膜と、
前記電極膜上に形成される鉛フリーはんだ層と、
を有し、前記表面電極が前記電極膜及び前記はんだ層を介して放熱経路を構成する接続導体と接合されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003282270A JP4344560B2 (ja) | 2003-07-30 | 2003-07-30 | 半導体チップおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003282270A JP4344560B2 (ja) | 2003-07-30 | 2003-07-30 | 半導体チップおよびこれを用いた半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007324218A Division JP4775369B2 (ja) | 2007-12-17 | 2007-12-17 | 半導体チップ、半導体装置および製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005051084A JP2005051084A (ja) | 2005-02-24 |
| JP4344560B2 true JP4344560B2 (ja) | 2009-10-14 |
Family
ID=34267530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003282270A Expired - Fee Related JP4344560B2 (ja) | 2003-07-30 | 2003-07-30 | 半導体チップおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4344560B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492256B2 (en) | 2010-04-14 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor apparatus |
| US9666437B2 (en) | 2013-09-27 | 2017-05-30 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5452130B2 (ja) | 2009-08-20 | 2014-03-26 | 株式会社デンソー | 半導体装置の製造方法 |
| JP5463845B2 (ja) * | 2009-10-15 | 2014-04-09 | 三菱電機株式会社 | 電力半導体装置とその製造方法 |
| JP6083109B2 (ja) * | 2012-01-18 | 2017-02-22 | 富士電機株式会社 | 半導体装置 |
| WO2016163319A1 (ja) | 2015-04-06 | 2016-10-13 | 三菱電機株式会社 | 半導体素子及びその製造方法 |
| CN109791880A (zh) * | 2016-10-13 | 2019-05-21 | 三菱电机株式会社 | 半导体装置的制造方法 |
| JP6651271B2 (ja) * | 2017-02-15 | 2020-02-19 | 三菱電機株式会社 | 半導体素子及びその製造方法 |
| JP7334435B2 (ja) | 2019-03-22 | 2023-08-29 | 富士電機株式会社 | 半導体装置および半導体装置の検査方法 |
| WO2020208998A1 (ja) * | 2019-04-10 | 2020-10-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN112002770B (zh) * | 2020-08-20 | 2022-04-12 | 上海航天电子通讯设备研究所 | 一种电极预置焊料的光导开关及制作方法 |
| JP2024104885A (ja) * | 2023-01-25 | 2024-08-06 | ミネベアパワーデバイス株式会社 | 電子部品及び電子部品の製造方法 |
-
2003
- 2003-07-30 JP JP2003282270A patent/JP4344560B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492256B2 (en) | 2010-04-14 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor apparatus |
| US9666437B2 (en) | 2013-09-27 | 2017-05-30 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005051084A (ja) | 2005-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8630097B2 (en) | Power module using sintering die attach and manufacturing method thereof | |
| US8084861B2 (en) | Connection structure semiconductor chip and electronic component including the connection structure and methods for producing the connection structure | |
| US3729820A (en) | Method for manufacturing a package of a semiconductor element | |
| TW447055B (en) | Lead frame and method for plating the same | |
| JP5214936B2 (ja) | 半導体装置 | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JP6102598B2 (ja) | パワーモジュール | |
| JP7483955B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
| KR101998340B1 (ko) | 전력 소자 모듈 및 그 제조 방법 | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JP4604641B2 (ja) | 半導体装置 | |
| JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
| US7911041B2 (en) | Semiconductor device with gold coatings, and process for producing it | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
| JP2023174895A (ja) | 半導体素子および半導体装置 | |
| JP2020053580A (ja) | パワーモジュール用基板およびパワーモジュール | |
| JP5418654B2 (ja) | 半導体装置 | |
| JP3869755B2 (ja) | 半導体装置 | |
| JP2022156629A (ja) | 熱電モジュール、及び、熱電モジュール製造方法 | |
| JP4047572B2 (ja) | 電力用半導体装置 | |
| JP7274749B2 (ja) | 熱電変換モジュール、及び、熱電変換モジュール製造方法 | |
| WO2023189930A1 (ja) | 半導体素子および半導体装置 | |
| JP2018125354A (ja) | 半導体装置 | |
| JP5151837B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071227 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4344560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |