JP4227284B2

JP4227284B2 - Ｃｐｕ制御回路

Info

Publication number: JP4227284B2
Application number: JP2000104793A
Authority: JP
Inventors: 一成木谷
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-04-06
Filing date: 2000-04-06
Publication date: 2009-02-18
Anticipated expiration: 2020-04-06
Also published as: JP2001290565A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵによって作動する機器やカメラに好適なＣＰＵ制御回路の改良に関するものである。
【０００２】
【従来の技術】
従来、ＣＰＵにて制御を行うカメラの電源回路の構成には、各種の方法が提案されている。電源となる電池の小型化に伴い、従来、二つのリチウムセルから構成される６Ｖ電池から、単一セルの３Ｖ電池が主流になってきている。しかしながら３Ｖ電池では、そのシーケンス制御用のＣＰＵを高速で安定して動作させることが困難であるので、３Ｖ電池の電圧を安定的に昇圧し供給できる安定化電源、いわゆるＤＣ／ＤＣコンバータを搭載し、これをＣＰＵの電源とする構成が一般的である。
【０００３】
しかしながら、ＤＣ／ＤＣコンバータの非動作時、例えばカメラの電源をＯＦＦしている際には、ＤＣ／ＤＣコンバータを動作させているとその消費電流が非常に大きくなるので、ＤＣ／ＤＣコンバータを停止させ、ＣＰＵは消費電流の非常に小さい停止モード、あるいは、スタンバイモードといった動作モードにて動作を行う。この動作モードでは高速動作を行う場合に比べて、必要とする電源電圧の要求も低くなり、ＤＣ／ＤＣコンバータを動作させないで電池電圧でも動作可能である。
【０００４】
このときさらに効率的に電池電圧をＣＰＵに供給するために、電池電圧からダイオードを介してＣＰＵに電源を供給することが考えられる。こうすることにより非動作のＤＣ／ＤＣコンバータを経由して電圧を供給するよりもダイオードのみを介して供給した方が電圧の低下が少なく、ＤＣ／ＤＣコンバータの起動時には、該ＤＣ／ＤＣコンバータの出力電圧が供給される構成となるためである。
【０００５】
また、電源電圧が極端に低下した場合には、シーケンス制御用ＣＰＵの安定動作を保証できないため、電源電圧を検出する検出手段を設け、電源電圧が所定の検出電圧以下に達した場合には、ＣＰＵのリセット端子にリセット信号を送出することにより誤動作を防止している。
【０００６】
この種の装置の構成を、図３に示す。
【０００７】
同図において、１は電源であるところの電池（以下、この電池電圧をＶＢＡＴと記す）、２はＤＣ／ＤＣコンバータ、３はＤＣ／ＤＣコンバータ２の出力電圧の安定化用コンデンサ、４はダイオード、５はＤＣ／ＤＣコンバータ２の出力電圧もしくはダイオード４の出力電圧であるＶＤＤを検出する電圧検出回路、６は電圧ＶＤＤで動作するシーケンス制御用ＣＰＵ、７はＣＰＵ６のリセット信号、８はＣＰＵ６よりＤＣ／ＤＣコンバータ２の動作を制御する制御信号である。
【０００８】
ＤＣ／ＤＣコンバータ２の昇圧動作を必要とする場合、ＣＰＵ６より制御信号８を通じてその動作が開始され、ＤＣ／ＤＣコンバータ２より電池電圧ＶＢＡＴを昇圧した電圧が出力される。この電圧はＣＰＵ６にＶＤＤとして供給され、該ＣＰＵ６は高速にて安定動作が可能となる。ＣＰＵ６が低速動作、あるいはスタンバイモード等の低消費電力モードに移行する場合には、ＶＤＤとして高い電圧が必要でないため、ＣＰＵ６はＤＣ／ＤＣコンバータ２の動作を停止させる。すると、ＣＰＵ６にはダイオード４の出力電圧がＶＤＤとして供給されることになる。
【０００９】
電池１が抜かれたり、電池電圧ＶＢＡＴが極端に低下し、電圧ＶＤＤが極端に低下した場合には、電圧検出回路５が電圧ＶＤＤの低下を検出し、ＣＰＵ６に対してＬレベルの信号７（リセット信号）を送り、ＣＰＵ６はリセットされる。これにより、ＣＰＵ６の誤動作を防止できる。
【００１０】
次に、電源装置の立ち上がり動作について説明する。
【００１１】
電池１が投入されると、まずダイオード４を介してＣＰＵ６、電圧検出回路５に電圧ＶＤＤが供給されはじめる。電圧検出回路５はある一定の電圧以上となると動作を開始し、当初は電圧が検出電圧以下であるので、まずリセット信号（Ｌレベルの信号７）をＣＰＵ６に出力する。この時点ではＣＰＵ６はリセット状態で未だ動作を開始しない。
【００１２】
電圧ＶＤＤが上昇していき、電池電圧ＶＢＡＴに近づいてきて電圧検出回路５が検出電圧に達したことを検出すると、その出力信号７をＨレベルとする。すると、ＣＰＵ６はリセット状態から解除され、まずは低速動作を開始する。
【００１３】
以降のＣＰＵ６の動作を、図４に示すフローチャートを用いて説明する。
【００１４】
リセットを解除されたＣＰＵ６は、ステップ＃１０１において、低速クロックで動作を開始し、まず内部のイニシャライズを行う。そして、不図示の操作スイッチ、記憶手段等の設定状態に応じて、必要であればステップ＃１０２において、ＤＣ／ＤＣコンバータ２の動作を開始させるために制御信号８を用いてＤＣ／ＤＣコンバータ２の動作をスタートさせる。
【００１５】
ＤＣ／ＤＣコンバータ２は電池電圧ＶＢＡＴを昇圧し、所定の電圧に達したところで安定動作を行い、安定的に電池電圧ＶＢＡＴよりも高い電圧であるＶＤＤを供給する。このように電圧ＶＤＤが電池電圧ＶＢＡＴよりも高くなったとしても、電池電圧ＶＢＡＴとの間にダイオード４が設けられているので、逆流することは無い。
【００１６】
次のステップ＃１０３においては、ＣＰＵ６は電圧ＶＤＤの電圧状態を不図示のＡ／Ｄ変換器等で検出し、所定値（設定電圧）以上であるかどうかを判定する。ここで所定値以上であればステップ＃１０４へ進み、その動作クロックを高速側に切り換えて、以降の必要な処理動作をステップ＃１０５にて行う。
【００１７】
一方、電圧ＶＤＤが所定値に達しない場合にはステップ＃１０６へ進み、ＤＣ／ＤＣコンバータ２の起動後、所定時間が経過したかどうかを判定する。ここで所定時間が経過した場合には、一定時間内に所定値まで昇圧できなかったので何らかのトラブルがあると判定し、ステップ＃１０７へ進み、ＤＣ／ＤＣコンバータ２の動作を停止し、ステップ＃１０８において、上記ＤＣ／ＤＣコンバータ２の昇圧動作の異常を表示する状態に入る。
【００１８】
上記ステップ＃１０５にて必要な処理動作が終了すると、ＣＰＵ６はステップ＃１０９へ進み、その動作クロックを低速側に変更する。これにより、その動作電圧の要求が低くなる。そこで、次のステップ＃１１０において、ＣＰＵ６はＤＣ／ＤＣコンバータ２の動作を停止させる。すると、電圧ＶＤＤはＤＣ／ＤＣコンバータ２の出力から、電池１からダイオード４を介した電圧に切り換わる。その後、必要に応じてＣＰＵ６はステップ＃１１１へ進み、低消費電流モードである停止モードに移行し、次に割り込みが生じるのを待つこととなる。
【００１９】
リセット信号を送出する方法としては、特開平７−２９４９７７号に開示されるように、安定化電源の出力電圧であるＶＤＤを検出する方法、電池電圧であるＶＢＡＴを検出してリセット信号を送出する方法が考えられる。
【００２０】
【発明が解決しようとする課題】
しかしながら、上記のようなＣＰＵ６のリセット方法については、次のような問題があった。
【００２１】
まれに電池１の投入時に、電池１と電池接片との間でチャタリング、さらには電池１を電池ボックスに入れる際の動作によっては、もっと遅い時間間隔でオン，オフを繰り返した後に、安定的にオンとなるという場合もある。このような場合のＣＰＵ６の立ち上がり動作について考える。
【００２２】
一度電池１が投入され、電圧ＶＤＤが電圧検出回路５の検出電圧以上になると、ＣＰＵ６はリセット状態から解除され、動作を開始し、まずＤＣ／ＤＣコンバータ２の動作を開始する。該ＤＣ／ＤＣコンバータ２の動作を開始したところで電池１の状態が不安定となり、例えば一定時間、電池接片から外れるようなことがあったとする。この場合には電池電圧ＶＢＡＴはＤＣ／ＤＣコンバータ２の動作中であるため、容量成分があったとしても直ちに０Ｖまで低下してしまう。そのため、ＤＣ／ＤＣコンバータ２は入力電源がなくなるために昇圧動作を行うことができず、したがって、電圧ＶＤＤも所定値まで達することができない。
【００２３】
一方、電圧ＶＤＤ側について考えると、このときにＣＰＵ６は未だ低速クロックでの動作を行っており、消費電流はさほど多くなく、一度リセット解除に達した電圧ＶＤＤがコンデンサ３に貯えられた電荷だけで電圧検出回路５が動作するまでの間、つまりリセット信号が出力されるまでの時間動作してしまう。さらにこのときにＣＰＵ６がその動作クロックを切り換えられるかどうかＤＣ／ＤＣコンバータ２の昇圧電圧のチェックを行うが、昇圧動作が不可能なので、昇圧電圧が所定値に達していないと判定してしまう。
【００２４】
ＤＣ／ＤＣコンバータ２の動作シーケンスでは、図４にて述べたように、その安全対策のために、ＤＣ／ＤＣコンバータ２の動作開始後、所定時間内にその出力電圧が所定値に達してないときには、ＤＣ／ＤＣコンバータ２の動作に問題があるとして、動作を禁止する安全対策が含まれており、以降の動作を禁止し、警告表示を行うといった動作を行う。この場合、ＣＰＵ６はそれまでの低速動作モードから停止モードに移行し、さらにその消費電流は減少してしまう。
【００２５】
このまま電池１が電池接片から離れたままであれば、やがてコンデンサ３に貯えられた電荷もＣＰＵ６のわずかな消費電流でも消費され、次第に電圧ＶＤＤも低下し、やがて電圧検出回路５の検出電圧に達したところで再リセットされ、この時点でＶＤＤもほぼ０Ｖとなってしまう。ここまでの状態を示したのが、図５（ａ）に示す。
【００２６】
しかし、未だにＣＰＵ６が禁止モードで警告を行っている間に、再度電池１が電池接片と接触し、以降安定的に接触してしまう場合を考える。
【００２７】
すると、再度電圧ＶＤＤとしては電池電圧ＶＢＡＴよりダイオード４を介した電圧が現れることとなる。この状態を示したのが図５（ｂ）である。しかし、ＣＰＵ６は既に禁止警告モードに移行しており、再リセットもかかることがなかったのでそのままの状態を維持してしまう。すると使用者からすると、「新品の電池を入れたのにカメラが動作しない」という問題が生じることとなる。
【００２８】
また、ここではたまたまＤＣ／ＤＣコンバータ２の起動中に電池電圧ＶＢＡＴが低下した場合の説明を行っているが、この後のカメラの動作、例えば不図示のＥＥＰＲＯＭにデータを書込みに行く必要があるときなどに、既に電池電圧ＶＢＡＴは供給されてなく、電圧ＶＤＤのコンデンサに貯えられた電荷のみで動作している際には、書込み動作を行おうとしたところで消費電流が増え、電圧ＶＤＤが低下し再リセット状態となる恐れもある。このような場合には、ＥＥＰＲＯＭのデータの信頼性に非常に大きな問題を引き起こし、カメラシステムとして致命的な現象を引き起こしかねかない。
【００２９】
このような問題を解決するには、電池１が投入されてリセット解除された後に、ＤＣ／ＤＣコンバータ２を動作開始させるまでに十分な時間を確保し、電池の状態が十分安定したと判定してＤＣ／ＤＣコンバータ２を起動させる、あるいは、ＥＥＰＲＯＭの書き換え動作を行うという方法が考えられる。
【００３０】
しかし、この時間を長くすると、正常に電池１を投入した後、しばらくカメラが動作しないこととなり、使用者に違和感を感じさせるとともに、撮影中に電池交換を行わざるを得ない使用者の直ちに撮りたいという要求にこたえることができなくなる。
【００３１】
また、リセット信号を送出する方法としては、特開平７−２９４９７７号に開示されるように、電池電圧であるＶＢＡＴの状態を検出してリセット信号を送出する方法も考えられる。リセットの解除電圧としては電圧ＶＤＤを検出する場合と同様に、リセット解除された時点でＣＰＵが少なくとも低速クロックで十分動作できるだけのレベルでなくてはならない。この場合には、カメラの大負荷を必要とする動作に問題が生じてしまう可能性がある。例えばストロボを内蔵するカメラにおいては、ストロボのメインコンデンサが空の状態から充電動作を開始すると、充電回路にて大電流を消費するため、電池電圧ＶＢＡＴも急激に低下する。このときの電池電圧ＶＢＡＴはＣＰＵの低速クロックでの動作保証電圧よりもはるかに下がる可能性がある。
【００３２】
その対策として、ストロボの充電時に電池電圧ＶＢＡＴがＣＰＵの低速クロックでの動作保証電圧より下がらないように制御する方法が考えられるが、このようにするとストロボの充電時間はとても長くなり、実用に耐えないものとなってしまう。そのため、これらを同時に満たすレベルの設定は非常に困難なものであった。
【００３３】
（発明の目的）
本発明の第１の目的は、予め予想される電池電圧の変動に対しては誤ってＣＰＵをリセットすることがなく、一方で予め予想できない異常な電池電圧の変動に対しては、直ちにＣＰＵをリセットすることにより、ＣＰＵの誤動作や、該ＣＰＵ制御回路が適用される機器やカメラの誤動作を防ぐことのできるＣＰＵ制御回路を提供しようとするものである。
【００３４】
本発明の第２の目的は、部品点数を減少させ、実装面積、体積を大幅に減少させることのできるＣＰＵ制御回路を提供しようとするものである。
【００３５】
【課題を解決するための手段】
上記第１の目的を達成するために、請求項１に記載の発明は、電源となる電池の出力電圧が第１の検出電圧以上であるか否かを検出する第１の電圧検出手段と、前記電池の出力電圧を変換し、前記電池の出力電圧とは異なる電圧を出力する電圧変換手段と、前記電圧変換手段の出力電圧が第２の検出電圧以上であるか否かを検出する第２の電圧検出手段と、入力されたリセット信号に応じてリセット状態とリセット解除の状態とに切り換わるＣＰＵと、前記第１の電圧検出手段と前記第２の電圧検出手段の出力とに応じて前記リセット信号を出力する第１の状態と、前記第１の電圧検出手段の出力を無効とし、前記第２の電圧検出手段の出力に応じて前記リセット信号を出力する第２の状態とを切り換えて、前記ＣＰＵに対して前記リセット信号を出力するリセット信号出力手段とを備えるＣＰＵ制御回路とするものである。
【００３７】
上記第２の目的を達成するために、請求項４に記載の発明は、前記第１の電圧検出手段、前記第２の電圧検出手段、前記リセット信号出力手段のうちの少なくとも一つの手段と、前記ＣＰＵが、同一チップ上に形成された集積回路として構成される請求項１乃至３の何れかに記載のＣＰＵ制御回路とするものである。
【００３８】
【発明の実施の形態】
以下、本発明を図示の実施の形態に基づいて詳細に説明する。
【００３９】
図１は本発明の実施の一形態に係るカメラの主要部分の回路構成を示すブロック図であり、従来例と同じ構成部材には同一符号を付してある。
【００４０】
同図において、１は電源であるところの電池（以下、この電池電圧をＶＢＡＴと記す）、２はＤＣ／ＤＣコンバータ、３はＤＣ／ＤＣコンバータ２の出力電圧の安定化用コンデンサ、４はダイオード、５はＤＣ／ＤＣコンバータ２の出力電圧もしくはダイオード４の出力電圧であるＶＤＤの状態を検出する電圧検出回路、６は電圧ＶＤＤで動作するシーケンス制御用ＣＰＵ、７はＣＰＵ６のリセット端子（／ＲＥＳＥＴ）へ出力される信号（Ｌレベルの信号がリセット信号となる）、８はＤＣ／ＤＣコンバータ２の動作を制御するＣＰＵ６よりの制御信号である。
【００４１】
９は電池電圧ＶＢＡＴの状態を検出する電圧検出回路、１０は２入力ＡＮＤ回路、１１は２入力ＯＲ回路、１２はストロボ回路、１３は内部に電圧ＶＤＤを電源とする基準電源を有する電池電圧保持回路、１４は電圧検出回路９の出力をマスクするための制御信号、１６は電池電圧保持回路１３を経由してストロボ回路１２に充電動作を制御するためにＣＰＵ６より出力されるストロボ充電制御信号である。なお、電圧ＶＤＤの状態を検出する電圧検出回路５の検出電圧と電圧ＶＢＡＴの状態を検出する電圧検出回路９の検出電圧との関係は、電圧検出回路９の検出電圧の方が電圧検出回路５の検出電圧よりも低い関係にある。
【００４２】
上記構成において、まず電池１の投入時の動作について説明する。
【００４３】
電池１が投入されると、電池電圧ＶＢＡＴが現れる。この電池電圧ＶＢＡＴを検出する電圧検出回路９は、その動作が可能となると当初は検出電圧以下であるので、まずＬレベルを出力する。その後、電池電圧ＶＢＡＴが検出電圧以上になるとその出力をＨレベルに切り換える。電池電圧ＶＢＡＴに遅れて電圧ＶＤＤもその電圧が上昇し、該電圧ＶＤＤを検出する電圧検出回路５もその動作が可能となる。やはり当初は検出電圧以下であるので、まずＬレベルを出力する。その後電圧ＶＤＤが検出電圧以上になると、その出力をＨレベルに切り換える。
【００４４】
一方、ＣＰＵ６よりのストロボ充電制御信号１６、ＤＣ／ＤＣコンバータ２の動作を制御する制御信号８、電圧検出回路９の出力をマスクするための制御信号１４はリセット時にはいずれもＬレベルとなる構成である。したがって、リセット解除以前は、基本的にはＤＣ／ＤＣコンバータ２も動作しないし、ストロボ回路１２も動作しないし、電圧検出回路９の出力は有効になっている。
【００４５】
こうして電圧検出回路５，９がともに検出電圧以上であるとしてＨレベルを出力すると、２入力ＯＲ回路１１の出力はＨレベルとなり、２入力ＡＮＤ回路１０の出力（信号７）もＨレベルとなり、ここでＣＰＵ６のリセットは解除される。この場合、電圧検出回路９の検出電圧が電圧検出回路５の検出電圧よりも低いので、ここまでの時間、動作それぞれに従来例との違いは現れない。ＣＰＵ６がリセット解除されてからの動作は基本的に、図４に示す従来例と同じである。
【００４６】
次に、本実施の形態において、電池１の接触が不安定になった場合について説明する。
【００４７】
この場合には、電池電圧ＶＢＡＴはＤＣ／ＤＣコンバータ２の動作中であるため、容量成分があったとしても直ちに０Ｖまで低下してしまう。そのため、電池電圧ＶＢＡＴが低下していく途中で電圧検出回路９の検出電圧となったところで該電圧検出回路９の出力はＬレベルとなる。この時、電圧検出回路９の出力をマスクするための制御信号１４は通常Ｌレベルであるので、２入力ＯＲ回路１１の出力は電圧検出回路９の出力の変化に応じてＬレベルに変化する。そのため、２入力ＡＮＤ回路１０の出力もＬレベルとなり、直ちにＣＰＵ６は再リセットされる。
【００４８】
再リセットされると、ＣＰＵ６の消費電流は一般的に増えるために、電圧ＶＤＤのコンデンサ３に貯えられた電荷も直ちに消費され、電圧ＶＤＤも０Ｖに達する。この様子を示したのが、図２である。
【００４９】
また、ここで再度電池１がチャタリング等により電池接片と接触した場合でも、まったく同じ立ち上がり動作を繰り返すため、ＣＰＵ６が誤動作を生じる可能性ははるかに低下する。また、この場合にはＤＣ／ＤＣコンバータ２の立ち上げまでに相当時間の安定待ち時間を要することも必要ないので、電池１の投入後、正常に投入されれば、直ちにＣＰＵ６はそのシーケンスを進めることが可能である。
【００５０】
次に、ストロボ充電時の動作について説明する。
【００５１】
まず、ストロボ充電前にＣＰＵ６は電圧検出回路９の出力をマスクする信号１４をＨレベルにセットする。そして、ＣＰＵ６はストロボ充電制御信号１６をＨレベルとし、ストロボ充電動作の開始を指示する。すると、電池電圧保持回路１３は電池電圧ＶＢＡＴを内部の基準電圧と比較し、電池電圧ＶＢＡＴが基準電圧より高いときのみ、前記ストロボ充電制御信号１６をストロボ回路１２に伝える。
【００５２】
すなわち、まず電池電圧ＶＢＡＴが十分にあるところで、ＣＰＵ６よりＨレベルのストロボ充電制御信号１６が出力されると、電池電圧保持回路１３はこれをストロボ回路１２に伝え、ストロボ回路１２は充電動作を開始する。充電動作の開始とともに電池１より大電流がストロボ回路１２に供給されるため、一時的に電池電圧ＶＢＡＴが低下することがある。ここで電池電圧ＶＢＡＴが低下して、電池電圧保持回路１３内の基準電圧以下になると、該電池電圧保持回路１３はＣＰＵ６からのストロボ充電制御信号１６を遮断する。これにより、ストロボ回路１２は充電動作を停止し、それとともに電池電圧ＶＢＡＴは回復をはじめ、電池電圧ＶＢＡＴが再度電池電圧保持回路１３内の基準電圧以上になると、該電池電圧保持回路１３はストロボ回路１２に充電動作を指示する、という動作を繰り返し行う。
【００５３】
この動作は回路系の応答時間で定まる周期で繰り返されるが、やがて充電電圧が上昇するとともに充電電流は減少し、それとともに電池電圧ＶＢＡＴの低下も減少し、やがて充電電圧が所定の電圧に達したことをＣＰＵ６が不図示の検出回路にて検出すると、ＣＰＵ６はストロボ充電制御信号１６をＬレベルにする。
【００５４】
この間、電池電圧ＶＢＡＴは電池電圧保持回路１３内にて定まる基準電圧以下にはならないように制御が行われるので、ストロボ充電動作における電池電圧ＶＢＡＴのもっとも降下する電圧はこの電池電圧保持回路１３内の基準電圧と略同等となる。このときの基準電圧について考えると、ストロボ充電時はＤＣ／ＤＣコンバータ２が動作しており、一度ＤＣ／ＤＣコンバータ２が動作を開始するとＶＢＡＴ側の電圧が低下しても出力電圧はＤＣ／ＤＣコンバータ２の能力の範囲内で保持される。したがって、逆に電池電圧保持回路１３の基準電圧は、回路全体の負荷電流とＤＣ／ＤＣコンバータ２の供給能力によって定められ、その値はリセット解除電圧に比べてかなり低い値とすることが可能である。
【００５５】
またこの値を高くすると、電池電圧ＶＢＡＴは低下しないものの、ストロボの充電に要する時間が長くなり、この値を低くくするとストロボ充電時間は短くなるものの、電池電圧ＶＢＡＴの低下量が大きくなるので、ＤＣ／ＤＣコンバータ２の能力が十分に無いと、その出力電圧ＶＤＤが低下してしまうこととなる。
【００５６】
そこで、この基準電圧を電池電圧回路９の検出電圧に比べて低い値に設定すると、電池電圧ＶＢＡＴを検出する電圧検出回路９がＬレベルを出力することとなる。しかし、ストロボ充電時の所定の電池電圧ＶＢＡＴの低下は正常な動作であり、ストロボ充電前にＣＰＵ６は電圧検出回路９の出力をマスクする信号をＨレベルにセットしているので、ストロボ充電により電池電圧ＶＢＡＴが低下して電圧検出回路９の検出電圧を下回り、電圧検出回路９がその出力をＬレベルに反転しても、２入力ＯＲ回路１１の出力はＨレベルのままである。
【００５７】
さらに、このときＤＣ／ＤＣコンバータ２の動作により電圧ＶＤＤは所定の値を維持しているので、電圧検出回路５の出力はＨレベルのままであるので、２入力ＡＮＤ回路１０の出力もＨレベルのままであり、ＣＰＵ６にＬレベルの信号７（リセット信号）が入力されることはない。
【００５８】
やがて充電後半となり、充電電流が減少してくると電池電圧ＶＢＡＴもその電圧を回復し、やがて電圧検出回路９の出力も再度Ｈレベルとなる。
【００５９】
その後充電動作を正常に完了させると、ＣＰＵ６は電圧検出回路９の出力のマスクを行う為の制御信号１４をＬレベルに戻し、以降の電池電圧ＶＢＡＴの急激な低下、電池の交換等に備える。
【００６０】
万一ストロボ充電中に、何らかの理由によりＤＣ／ＤＣコンバータ２の出力が低下するようなことになると、電圧ＶＤＤを検出している電圧検出回路５の出力がＨレベルからＬレベルに反転し、２入力ＡＮＤ回路１０の出力がＬとなり、ＣＰＵ６はリセットされることとなる。
【００６１】
このように、万一ストロボ回路１２に過大な電流が流れたり、ＤＣ／ＤＣコンバータ２が正常に昇圧できないといった事故等が発生しても、ＣＰＵ６を正常にリセットできるため、ＣＰＵ６の暴走を引き起こしたり、カメラの動作が異常となることを未然に防ぐことができる。
【００６２】
なお、ＣＰＵ６と同一のチップ上に２入力ＯＲ回路１１，２入力ＡＮＤ回路１０等を形成し、リセット信号を有効とするか無効とするかの選択信号としてＣＰＵのポート出力を使用し、２入力のリセット端子を持つＣＰＵ６を構成すると、ＣＰＵ外部に二つの電圧検出回路を設けるだけで本発明を適用することが可能となる。これにより大幅な部品点数の削減と、信頼性の向上が可能となる。
【００６３】
また、ＣＭＯＳ構成のＣＰＵと同一チップ上に、アナログ回路の混在も可能なプロセスを用いることで、ＣＰＵ６と、少なくとも電圧検出回路５，電圧検出回路９のいずれかを同一チップのＩＣとすることが可能となる。このようなＩＣを用いると、外付け部品の増加を招くことなく、本発明の適用が可能となる。これにより大幅な部品点数の削減と、信頼性の向上が可能となる。
【００６４】
更に、カメラに適用した場合を例にしているが、電池を電源とし、ＣＰＵによって動作を実行する機器に対しても、同様に適用できるものである。
【００６５】
上記の実施の形態によれば、ストロボ充電動作時のような予め予想される電池電圧の低下に対しては、２入力ＯＲ回路１１の一方の端子をＨレベルに保持しているので、電圧検出回路９より電池電圧ＶＢＡＴが基準電圧以下になったとしてＬレベルの信号が出力されても、前記２入力ＯＲ回路１１及び２入力ＡＮＤ回路１０を介してＣＰＵ６へリセット信号が出力されることはないので（よって、この様な場合には電圧検出回路５の出力だけによってＣＰＵ６はリセットされる）、上記のストロボ充電動作時のような予め予想される電池電圧の低下に対しては誤ってリセットをかけることがない。
【００６６】
一方、電池接片のチャタリング等の予め予想できない異常な電池電圧ＶＢＡＴの低下に対しては、２入力ＯＲ回路１１の一方の端子をＬレベルに保持しているので、電圧検出回路９より電池電圧ＶＢＡＴが基準電圧以下になったとしてＬレベルの信号が出力されると直ちに、前記２入力ＯＲ回路１１及び２入力ＡＮＤ回路１０を介してＣＰＵ６へリセット信号が出力されるので、予め予想できない異常な電池電圧ＶＢＡＴの低下に対しては、直ちにリセットをかけることができ、ＣＰＵ６の誤動作、カメラの誤動作等を防ぐ効果がある。
【００６７】
また、ＣＰＵ６の電源となる電圧ＶＤＤの状態を検出する電圧検出回路５を具備しているので、万一ストロボ回路１２に過大な電流が流れたり、ＤＣ／ＤＣコンバータ２が正常に昇圧できないといった事故等が発生した場合には、該電圧検出回路５よりリセット信号がＣＰＵ６に出力されることになるので、ＣＰＵ６を正常にリセットでき、よって、該ＣＰＵ６の暴走を引き起こしたり、カメラの動作が異常となることを未然に防ぐことができる。
【００６８】
さらに、上記の様な、二つの電圧検出回路５，９を備えると共に、その出力を有効とするか無効とするかを選択する２入力ＯＲ回路１１及び２入力ＡＮＤ回路１０を具備した構成にしているので、電池電圧ＶＢＡＴが十分に安定するまで以後の動作を待機するといった必要がなくなり、その起動時間を大幅に短縮することが可能となり、操作性の向上も図ることができる。
【００６９】
更に、ＣＰＵ６と、電圧検出手段５、電圧検出手段９又は２入力ＯＲ回路１１及び２入力ＡＮＤ回路１０の少なくとも一つを同一チップ上に形成されたＩＣとすることにより、部品点数を減少させることができ、実装面積、体積を大幅に減少させ、信頼性を向上させることが可能となる。
【００７０】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、予め予想される電池電圧の変動に対しては誤ってＣＰＵをリセットすることがなく、一方で予め予想できない異常な電池電圧の変動に対しては、直ちにＣＰＵをリセットすることにより、ＣＰＵの誤動作や、該ＣＰＵ制御回路が適用される機器やカメラの誤動作を防ぐことができるＣＰＵ制御回路を提供できるものである。
【００７１】
また、請求項４に記載の発明によれば、部品点数を減少させ、実装面積、体積を大幅に減少させることができるＣＰＵ制御回路を提供できるものである。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係るカメラの主要部分の回路構成を示すブロック図である。
【図２】本発明の実施の一形態においてＣＰＵのリセット時の動作を示すタイミングチャートである。
【図３】従来の電源装置の回路構成を示すブロック図である。
【図４】図３の電源装置において電池投入時のシーケンスを説明するフローチャートである。
【図５】図３の電源装置のリセット時の動作を示すタイミングチャートである。
【符号の説明】
１電源であるところの電池
２ＤＣ／ＤＣコンバータ
４ダイオード
５電圧検出回路
６シーケンス制御用ＣＰＵ
９電圧検出回路
１０２入力ＡＮＤ回路
１１２入力ＯＲ回路
１２ストロボ回路
１３電池電圧保持回路

Claims

電源となる電池の出力電圧が第１の検出電圧以上であるか否かを検出する第１の電圧検出手段と、
前記電池の出力電圧を変換し、前記電池の出力電圧とは異なる電圧を出力する電圧変換手段と、
前記電圧変換手段の出力電圧が第２の検出電圧以上であるか否かを検出する第２の電圧検出手段と、
入力されたリセット信号に応じてリセット状態とリセット解除の状態とに切り換わるＣＰＵと、
前記第１の電圧検出手段と前記第２の電圧検出手段の出力とに応じて前記リセット信号を出力する第１の状態と、前記第１の電圧検出手段の出力を無効とし、前記第２の電圧検出手段の出力に応じて前記リセット信号を出力する第２の状態とを切り換えて、前記ＣＰＵに対して前記リセット信号を出力するリセット信号出力手段とを備えるＣＰＵ制御回路。
前記リセット信号出力手段は、大電力消費回路の動作時には前記第２の状態とし、前記大電力消費回路以外の回路の動作時には前記第１の状態とすることを特徴とする請求項１に記載のＣＰＵ制御回路。
前記電池により充電されるストロボ回路を備え、前記リセット信号出力手段は、少なくとも前記ストロボ回路の充電動作時には前記第２の状態とし、前記充電動作以外の動作時には前記第１の状態とすることを特徴とする請求項１に記載のＣＰＵ制御回路。
前記第１の電圧検出手段、前記第２の電圧検出手段、前記リセット信号出力手段のうちの少なくとも一つの手段と、前記ＣＰＵは、同一チップ上に形成された集積回路として構成されることを特徴とする請求項１乃至３の何れかに記載のＣＰＵ制御回路。