[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4208863B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4208863B2
JP4208863B2 JP2005190859A JP2005190859A JP4208863B2 JP 4208863 B2 JP4208863 B2 JP 4208863B2 JP 2005190859 A JP2005190859 A JP 2005190859A JP 2005190859 A JP2005190859 A JP 2005190859A JP 4208863 B2 JP4208863 B2 JP 4208863B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
metal
carbon
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005190859A
Other languages
English (en)
Other versions
JP2007012830A (ja
Inventor
道昭 玉川
正榮 南澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005190859A priority Critical patent/JP4208863B2/ja
Priority to TW094146177A priority patent/TWI306635B/zh
Priority to US11/320,737 priority patent/US20070004091A1/en
Priority to KR1020060004045A priority patent/KR100783458B1/ko
Priority to CNB2006100054859A priority patent/CN100433314C/zh
Publication of JP2007012830A publication Critical patent/JP2007012830A/ja
Application granted granted Critical
Publication of JP4208863B2 publication Critical patent/JP4208863B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17506—Refilling of the cartridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/165—Prevention or detection of nozzle clogging, e.g. cleaning, capping or moistening for nozzles
    • B41J2/16517—Cleaning of print head nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/165—Prevention or detection of nozzle clogging, e.g. cleaning, capping or moistening for nozzles
    • B41J2/16517—Cleaning of print head nozzles
    • B41J2/1652—Cleaning of print head nozzles by driving a fluid through the nozzles to the outside thereof, e.g. by applying pressure to the inside or vacuum at the outside of the print head
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17596—Ink pumps, ink valves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/19—Ink jet characterised by ink handling for removing air bubbles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/165—Prevention or detection of nozzle clogging, e.g. cleaning, capping or moistening for nozzles
    • B41J2/16517—Cleaning of print head nozzles
    • B41J2002/16567—Cleaning of print head nozzles using ultrasonic or vibrating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特に半導体素子で発生する熱を放熱する放熱部材を備えた半導体装置およびその製造方法に関する。
近年、半導体装置に内蔵される半導体素子は、高密度化、高速化が進み、それに伴いその動作時の発熱量が増大する傾向にある。しかし、このような発熱量の増大は、機械的あるいは電気的に導通を阻害し得る要因となるため、半導体装置の信頼性低下を招く恐れがある。そのため、半導体素子で発生した熱は、半導体装置外へと効率的に放熱させる必要がある。放熱性を高めるため、従来、適当な放熱部材を設けた半導体装置もいくつか提案されている。
例えば、電気回路基板に半導体素子をフリップチップ実装し、この半導体素子に、半田、銅（Ｃｕ）、金（Ａｕ）等の金属の層を介して、セラミックや金属の放熱部材を接合した半導体装置が提案されている（特許文献１参照）。このように、熱伝導性に優れた金属を用いて半導体素子と放熱部材を接合することにより、半導体装置の放熱性向上を図る試みがなされている。
また、近年では、炭素を主体とする焼結体等の炭素材料を、その高い熱伝導性、電気伝導性、熱膨張特性、機械的強度等の点から、半導体装置等に利用する試みもなされている（特許文献２参照）。
特開２００１−１２７２１８号公報 特開平６−３２１６４９号公報
しかし、半導体装置にその放熱性を高めるために放熱部材を用いた場合、次のような問題点もあった。
例えば、半導体素子と放熱部材を半田等の金属層で接合する場合には、シリコン（Ｓｉ）等の半導体材料が主体の半導体素子と金属層との間の熱膨張係数差が比較的大きいため、発熱時の応力集中によって金属層に欠陥が生じたり、半導体素子が破壊されたりして、放熱性や性能の面で高い信頼性を確保するのが難しい。よりサイズの大きな半導体素子を用いた場合や、放熱部材と金属層との間の熱膨張係数の差が比較的大きい場合も同様、やはり高い信頼性の確保は難しくなる。
半田等の金属の代わりに銀（Ａｇ）ペーストを用いて半導体素子と放熱部材を接合する場合もあるが、Ａｇペーストは比較的柔らかいため熱応力を和らげる働きがあるものの、半田等の金属に比べて熱伝導性が低く、放熱性の点で問題が残る。
また、炭素を主体とする焼結体（「炭素焼結体」という。）を半導体素子と放熱部材を接合するための部材として利用する場合には、これに熱応力の緩衝機能や高い熱伝導機能を発揮することが期待される。ただし、炭素焼結体単体では半導体素子と放熱部材の間に設けても両者を接合することが難しいため、その表面に金属化処理を施す必要がある。このような金属化処理としては、例えば、炭素焼結体に金属をスパッタリングして金属層を形成する方法や、半導体素子と放熱部材をろう付けするための適当なろう金属の層を形成する方法等がある。
しかしながら、炭素焼結体の表面にスパッタリングによって金属層を形成する方法では、金属が炭素焼結体の表面に堆積されるだけであるので、炭素焼結体−金属間の接合強度が比較的低く、信頼性の低下を招く恐れがある。また、炭素焼結体の表面にろう金属の層を形成する方法では、金属層の厚膜化や炭素焼結体−金属間の接合強度の向上等に有効である反面、ろう金属が比較的高価であるために半導体装置の製造コストが高くなってしまうという問題がある。
本発明はこのような点に鑑みてなされたものであり、低コストで形成でき、信頼性が高く、放熱性に優れた半導体装置を提供することを目的とする。
また、本発明は、そのような半導体装置の製造方法を提供することを目的とする。
本発明では上記課題を解決するために、半導体素子で発生する熱を放熱する放熱部材を備えた半導体装置において、前記半導体素子と前記放熱部材とが、Ｓｎを主成分とする半田を含有させた炭素材料の表面に前記半田と同じ組成の半田層が形成された金属含有炭素部材を介して、接合されていることを特徴とする半導体装置が提供される。
このような半導体装置によれば、半導体素子と放熱部材の間に設けられる金属含有炭素部材が、Ｓｎを主成分とする半田を含有させた炭素材料を用いて形成されている。この金属含有炭素部材のように、半導体素子と放熱部材の接合部に炭素材料を用いることにより、高い放熱性の確保と半導体素子発熱時の応力集中の回避が図られる。さらに、炭素材料にＳｎを主成分とする半田を含有させることにより、その表面に半田層を容易にかつ強固に形成することが可能になる。このような金属含有炭素部材に、Ｓｎを主成分とする半田を用いることにより、半導体装置の低コスト化が図られるようになる。
また、本発明では、半導体素子で発生する熱を放熱する放熱部材を備えた半導体装置の製造方法において、Ｓｎを主成分とする半田を含有させた炭素材料の表面に前記半田と同じ組成の半田層が形成された金属含有炭素部材を形成する工程と、前記金属含有炭素部材を基板に実装された半導体素子上に配置する工程と、前記半導体素子上に配置された前記金属含有炭素部材上に前記放熱部材を配置する工程と、前記半導体素子と前記放熱部材とを前記金属含有炭素部材を介して接合する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、半導体素子と放熱部材を、Ｓｎを主成分とする半田を含有させた炭素材料の表面にその半田と同じ組成の半田層が形成された金属含有炭素部材を介して接合するため、高い放熱性の確保と半導体素子発熱時の応力集中の回避が図られ、また、半導体装置の低コスト化が図られるようになる。
本発明では、半導体素子と放熱部材を、金属を含有させた炭素材料を用いた金属含有炭素部材を介して接合するようにした。このように半導体素子と放熱部材の接合部に炭素材料を用いることにより、高い放熱性を確保し、また、半導体素子の発熱時に生じ得る応力集中を回避することができる。さらに、金属含有炭素部材は、その炭素材料に金属を含有させることで、その炭素材料表面に比較的安価な金属で層が形成されても、炭素材料とその金属層を強固に接合することができ、また、半導体素子と放熱部材を強固に接合することができる。これにより、信頼性が高く、放熱性に優れた半導体装置を低コストで実現することが可能になる。
以下、本発明の実施の形態を、金属含有炭素部材の金属に半田を用いた場合を例に、図面を参照して詳細に説明する。なお、半田等の金属について用いる「含有」とは、ここではある一定量の金属が含まれているような場合を言い、不純物としての金属のようにごく微量しか含まれていないような場合は除外するものとする。
まず、第１の実施の形態について説明する。
図１は第１の実施の形態の半導体装置の要部断面模式図である。
第１の実施の形態の半導体装置１は、電気回路基板２に半田バンプ３を介して半導体素子４がフリップチップ実装された構造を有している。電気回路基板２と半導体素子４の間には、それらの接続強度を高めるため、アンダーフィル材５が充填されている。半導体素子４には、電気回路基板２への実装面と反対の面側に、所定量の半田を含有させた炭素焼結体等の多孔性の炭素材料を用いて構成された半田含有炭素部材６が接合されている。さらに、この半田含有炭素部材６の半導体素子４と反対の面側には、箱型の蓋７が接合されている。この蓋７は、半導体素子４を外部からの衝撃や汚染から保護する役割を果たすほか、半導体素子４の動作時に発生する熱を半導体装置１の外部に放熱する放熱部材としての役割を果たす。ここでは、この蓋７は、半田含有炭素部材６に接合されると共に、その開口端を電気回路基板２に樹脂８を用いて接合されている。また、電気回路基板２には、他の電気回路基板への実装に用いられる半田ボール９が取り付けられている。
ここで、電気回路基板２には、セラミック基板や樹脂基板を用いることができる。半田バンプ３や半田ボール９には、共晶半田（Ｓｎ／３７Ｐｂ）やスズ−銀半田（Ｓｎ／３Ａｇ）等を用いることができる。なお、半田表記の元素記号の前に付した数字はその元素の含有率を示す（以下同じ。）。半導体素子４には、種々のものを用いることができるが、一般にはそのサイズが２５ｍｍ程度までのものが用いられることが多く、このような半導体素子４が電気回路基板２に１個または２個以上実装される。なお、図１には、電気回路基板２に半導体素子４が１個だけ実装されている場合を図示している。アンダーフィル材５や樹脂８には、エポキシ系の熱硬化型樹脂を用いることができる。蓋７には、主にその熱伝導率を考慮し、半導体素子４の形態（サイズや発熱量等）に応じて、金属やセラミックのほか、カーボンナノチューブ等の炭素材料が用いられる。
また、半導体素子４と蓋７の間に設けられる半田含有炭素部材６は、例えば、グラファイト板等の炭素焼結体に所定量の半田を含有させた半田含有炭素焼結体６ａの両面側にそれぞれ半田層（「外側半田層」という。）６ｂ，６ｃが形成された構造を有している。半導体装置１において、半導体素子４は、半田含有炭素部材６の一方の面側に形成された外側半田層６ｂに接合され、蓋７は、半田含有炭素部材６の他方の面側に形成された外側半田層６ｃに接合されている。
この半田含有炭素部材６を構成している半田含有炭素焼結体６ａおよび外側半田層６ｂ，６ｃは、それぞれその厚さが例えば３００μｍ程度までとされる。半田含有炭素焼結体６ａおよび外側半田層６ｂ，６ｃの厚さは、用いる半導体素子４の形態に応じて適宜設定される。
半田含有炭素焼結体６ａに含有させる半田には、Ｓｎ／３ＡｇやＳｎ／２．５Ａｇ／０．５Ｃｕのほか、Ｓｎ／３７Ｐｂや、その他ビスマス（Ｂｉ）等を含んだいわゆる低融点タイプ半田等、Ｓｎを主成分とする半田を用いることができる。半田含有炭素焼結体６ａに用いる半田の組成は、その溶融温度や用いる半導体素子４の形態等に応じて適宜設定される。半田含有炭素焼結体６ａの半田含有量は、含有される半田の組成にもよるが、例えば、５ｗｔ％〜２０ｗｔ％、好ましくは８ｗｔ％〜１２ｗｔ％とされる。なお、半田含有炭素焼結体６ａの半田含有量の多い方が、少ない場合に比べ、弾性率が低くなる傾向があるため、特に低弾性製品に用いる場合に有効である。
外側半田層６ｂ，６ｃに用いる半田には、半田含有炭素焼結体６ａ同様、Ｓｎ／３Ａｇ，Ｓｎ／２．５Ａｇ／０．５Ｃｕ，Ｓｎ／３７Ｐｂや、Ｂｉ等を含む低融点タイプ半田等のＳｎを主成分とする半田を用いることができる。
なお、半田含有炭素焼結体６ａに含まれている半田の組成と外側半田層６ｂ，６ｃに用いられている半田の組成とは、同じであっても異なっていても構わない。
このように、第１の実施の形態の半導体装置１では、半導体素子４と蓋７を、半田含有炭素焼結体６ａと外側半田層６ｂ，６ｃを備える半田含有炭素部材６を介して、接合する。半田含有炭素部材６と半導体素子４および蓋７との直接の接合には、半田含有炭素焼結体６ａの外側に形成した外側半田層６ｂ，６ｃが用いられる。
このように半導体素子４と蓋７の接合部に炭素焼結体を用いた半田含有炭素部材６を用いることにより、この半田含有炭素部材６が半導体素子４の発熱によって生じる熱応力を緩衝すると共に、半導体素子４で発生した熱を効率的に放熱部材へと伝熱する。そのため、従来のように半導体素子４と蓋７の接合部に金属層を用いた場合に比べて効果的に応力集中を回避することが可能になり、また、接合部にＡｇペーストを用いた場合に比べて効果的に放熱することが可能になる。
また、この半田含有炭素部材６は、炭素焼結体に半田を含有させて半田含有炭素焼結体６ａとし、その表面に外側半田層６ｂ，６ｃを形成しているため、外側半田層６ｂ，６ｃが半田含有炭素焼結体６ａに強固に接合される。したがって、使用時に外側半田層６ｂ，６ｃが半田含有炭素焼結体６ａの表面から剥がれてしまうのを防止し、高い放熱性を確保することが可能になる。さらに、この半田含有炭素部材６には、比較的安価なＳｎを主成分とする半田を用いることができるため、従来のように炭素焼結体表面に比較的高価なろう金属を用いた層を形成するような場合に比べ、低コストで半田含有炭素部材６を形成することができ、半導体装置１の低コスト化に寄与することができる。
また、この半田含有炭素部材６は、半田含有炭素焼結体６ａの表面に外側半田層６ｂ，６ｃが形成されているため、半導体素子４や蓋７との間に高い接合強度が得られる。特に接合部に従来のＡｇペーストを用いた場合には、この材料が比較的吸湿性が高いことから、吸湿した状態でその後のリフロー等を行うと、接合界面の剥がれが発生することがあった。これに対し、半田含有炭素部材６は、半田を含有させた炭素焼結体の表面に外側半田層６ｂ，６ｃを形成した構造を有しているため、吸湿性が低く、そのような接合界面の剥がれを防ぐことが可能になる。
次に、半田含有炭素部材６の形成方法について述べる。
半田含有炭素部材６は、上記のように、炭素焼結体に半田を含有させ、その表面にさらに半田層を形成した構造を有している。
ここで、このような半田含有炭素部材６に用いる炭素焼結体は、従来公知の方法を用いて形成することが可能である。例えば、従来、パルプ原料に熱硬化性樹脂を含浸させて非酸化雰囲気下で加圧成形して焼成炭化することにより薄片状多孔質炭素材を形成する方法等が提案されている（特許第３００８０９５号公報）。このほかにも、多孔性の炭素焼結体を形成することのできる方法であれば、それを用いてよい。
ただし、炭素焼結体の形成に当たっては、後述のように、半田含有炭素焼結体６ａの半田含有量が炭素焼結体の空孔率に大きく影響されるため、この点を考慮して形成することを要する。
このようにして得られる炭素焼結体に半田を含有させるためには、例えば、多孔性である炭素焼結体に溶融半田を含浸させる方法等を用いることができる。
図２は半田含有炭素部材の形成フローの一例を示す図である。
半田含有炭素部材６を形成する際には、まず、炭素焼結体の細孔内に存在している水分を除去するため、炭素焼結体を十分に乾燥する（ステップＳ１）。乾燥後、その炭素焼結体を所定のチャンバに移し、そのチャンバ内を真空引きして内部のガスおよび水分を排出する（ステップＳ２）。
そして、真空雰囲気を保ったまま、融点以上の温度になっている溶融半田中にその炭素焼結体を一定時間浸漬する（ステップＳ３）。これにより、炭素焼結体の細孔内には溶融半田が浸入するようになる。炭素焼結体の細孔内に浸入する溶融半田の量は、主に炭素焼結体の空孔率に依存する。すなわち、浸入する溶融半田の量は、炭素焼結体の空孔率が高ければ多くなり、炭素焼結体の空孔率が低ければ少なくなる。炭素焼結体の細孔内に浸入する溶融半田の量によって最終的に得られる半田含有炭素焼結体６ａの半田含有量がほぼ決定される。
炭素焼結体を溶融半田中に一定時間浸漬した後は、この溶融半田を冷却する（ステップＳ４）。このとき、炭素焼結体は、その細孔内に半田が含浸されると共に、その表面に半田の組成や溶融温度に応じて一定の厚みで半田が付着する。
冷却後は、半田が含浸された炭素焼結体の表面に付着している半田のうち不要部分の半田を除去する（ステップＳ５）。その際は、その炭素焼結体表面に付着している半田を一定の厚みで残してそれ以外を除去することにより、その残した部分を半田含有炭素焼結体６ａの表面の外側半田層６ｂ，６ｃとする半田含有炭素部材６を得ることができる。
このように、ステップＳ１〜Ｓ５に示したような手順で半田含有炭素部材６を形成すると、半田含有炭素焼結体６ａの形成と外側半田層６ｂ，６ｃの形成とを同時に行うことができる。
また、上記のステップＳ５においては、その炭素焼結体の表面に付着している半田をすべて（炭素焼結体が露出するまで）除去するようにしてもよい。この場合は、それによって、未だ表面に外側半田層６ｂ，６ｃが形成されていない半田含有炭素焼結体６ａが得られるようになる。
図３は半田含有炭素部材の形成フローの別の例を示す図である。
ここではまず、上記図２に示した形成フローと同じく、炭素焼結体の乾燥（ステップＳ１０）、真空引き（ステップＳ１１）、溶融半田への炭素焼結体の浸漬（ステップＳ１２）、および溶融半田の冷却（ステップＳ１３）を行う。そして、半田が含浸された炭素焼結体の表面に付着している半田を除去し（ステップＳ１４）、半田含有炭素焼結体６ａを得る。
その後は、上記同様、まず真空引きを行い（ステップＳ１５）、真空雰囲気を保ったまま、融点以上の温度になっている溶融半田中にその半田含有炭素焼結体６ａを浸漬する（ステップＳ１６）。その際は、半田含有炭素焼結体６ａに含浸されている半田よりも融点が低い半田を用いることが望ましい。これは、半田含有炭素焼結体６ａに含浸されている半田がこの段階で溶融して溶融半田中に拡散してしまい、炭素焼結体への半田含浸の効果が小さくなってしまうことがあり得るためである。
そして、溶融半田を冷却した後（ステップＳ１７）、半田含有炭素焼結体６ａの表面に付着している半田のうち一定の厚みの半田を残し不要部分の半田を除去する（ステップＳ１８）。これにより、半田含有炭素焼結体６ａの表面に外側半田層６ｂ，６ｃが形成されるようになる。
このように、ステップＳ１０〜Ｓ１８に示したような手順で半田含有炭素部材６を形成すると、半田含有炭素焼結体６ａの形成と外側半田層６ｂ，６ｃの形成とを別々に行うため、半田含有炭素焼結体６ａに含浸されている半田と外側半田層６ｂ，６ｃを構成する半田の組成を変えることが可能になる。
以上、上記図２および図３に例示したような方法を用いることにより、半田含有炭素部材６を形成することができる。
次に、半田含有炭素部材６を用いた半導体装置１の形成方法について述べる。
図４は第１の実施の形態の半導体装置の形成フローの一例を示す図である。
半導体装置１を形成する際には、まず、半導体素子４を電気回路基板２に半田バンプ３を介してフリップチップ実装し、半導体素子４と電気回路基板２とを接続する（ステップＳ２０）。さらに、半導体素子４と電気回路基板２との間にはアンダーフィル材５を充填する（ステップＳ２１）。
次いで、その半導体素子４上に半田含有炭素部材６を配置し（ステップＳ２２）、さらにその上には蓋７を配置し（ステップＳ２３）、その開口端と電気回路基板２の間に樹脂８を塗布する（ステップＳ２４）。
その後、キュアおよびリフローを行うことにより（ステップＳ２５）、半田含有炭素部材６表面の外側半田層６ｂ，６ｃの半田が溶融し、半田含有炭素部材６と半導体素子４、半田含有炭素部材６と蓋７がそれぞれ接合される。接合温度は、外側半田層６ｂ，６ｃの半田組成（あるいは融点）にもよるが、概ね約１３０℃〜約２５０℃程度である。また、このとき、樹脂８の硬化によって蓋７と電気回路基板２も接合される。
最後に、電気回路基板２に半田ボール９を取り付け（ステップＳ２６）、図１の半導体装置１が完成する。
なお、ここでは蓋７の開口端と電気回路基板２とを樹脂８を用いて接合する場合について述べたが、この部分の接合は必ずしも行うことを要せず、その場合は上記のステップＳ２４を省略すればよい。
次に、上記の半導体装置１と従来の半導体装置とを比較した結果について述べる。ここでは、従来の半導体装置として、半田またはＡｇペーストによって半導体素子と蓋を接合した構造を有するものとする。
ここで、図５は従来の半導体装置の要部断面模式図である。ただし、図５では、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
図５に示す半導体装置１００は、半導体素子４と蓋７がＳｎ／３７Ｐｂの半田層１０１またはＡｇペースト層１０２によって接合されている点を除き、上記図１に示した半導体装置１と同じ構成を有している。
このような従来の半導体装置１００に用いられる半田層１０１、Ａｇペースト層１０２と、上記図１に示した半導体装置１に用いられる半田含有炭素部材６、ここではその半田に内部と外側共にＳｎ／３Ａｇを用いた半田含有炭素部材６について、それらの熱伝導率と弾性率を表１にまとめる。
Figure 0004208863
表１より、Ｓｎ／３７Ｐｂの熱伝導率は５０．７Ｗ／ｍ・Ｋであり、その弾性率は３２ＧＰａである。樹脂とＡｇフィラーを混練して硬化したＡｇペーストの熱伝導率は１Ｗ／ｍ・Ｋ〜２Ｗ／ｍ・Ｋであり、その弾性率は１ＧＰａである。また、半田含有炭素部材６の熱伝導率は８０Ｗ／ｍ・Ｋ以上であり、その弾性率は１０ＧＰａである。
従来用いられてきたＳｎ／３７ＰｂやＡｇペーストにはそれぞれ長所と短所がある。Ｓｎ／３７Ｐｂは、半導体素子４と蓋７の接合部に用いる材料としては良好な熱伝導率を有しているが、弾性率が高く、応力的には硬い材料であるため応力集中が生じやすい。一方、Ａｇペーストは、弾性率が低く、応力的に柔らかい材料であるために、応力集中は生じにくいが、熱伝導率が低いため放熱性に問題が残る。
これに対し、半田含有炭素焼結体６ａは、熱伝導率、弾性率共に半導体素子４と蓋７の接合部に用いる材料として良好な特性を示し、そのため、たとえ半導体装置１の発熱量が従来に比べてより多い場合であっても、高い放熱性と信頼性を得ることができる。
次に、第２の実施の形態について説明する。
図６は第２の実施の形態の半導体装置の要部断面模式図である。ただし、図６では、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
図６に示す半導体装置１ａは、電気回路基板２に実装された半導体素子４に接合されている半田含有炭素部材６に、放熱部材として平板状の蓋７ａが接合されている点で、上記第１の実施の形態の半導体装置１と相違する。したがって、この蓋７ａの樹脂８を用いた電気回路基板２との接合は不要である。
この蓋７ａには、上記第１の実施の形態の半導体装置１の蓋７と同様、主にその熱伝導率を考慮し、半導体素子４の形態に応じて、金属やセラミック、カーボンナノチューブ等の炭素材料が用いられる。
この第２の実施の形態の半導体装置１ａのその他の構成、およびその形成方法（半田含有炭素部材６の形成方法を含む。）については、上記第１の実施の形態の半導体装置１のときと同様であり、このような平板状の蓋７ａを用いた場合にも、上記第１の実施の形態の半導体装置１のときと同様の効果を得ることが可能である。
以上説明したように、第１，第２の実施の形態の半導体装置１，１ａは、半導体素子４と蓋７，７ａを、半田含有炭素部材６を介して接合するようにした。この半田含有炭素部材６は、熱伝導性、熱膨張特性、機械的強度等の面で優れた性質を有する多孔性の炭素焼結体を用い、それに半田を含浸させる等して含ませた半田含有炭素焼結体６ａの表面に、さらに外側半田層６ｂ，６ｃを設ける構成とした。これにより、半田含有炭素部材６は、比較的安価な半田を用い、半田含有炭素焼結体６ａと外側半田層６ｂ，６ｃが強固に接合されると共に、外側半田層６ｂ，６ｃによって半導体素子４と蓋７，７ａの両方に強固に接合される。その結果、半導体素子４の動作時に発生することのあった応力集中を効果的に抑えて接合部や半導体素子４の破壊を防ぎつつ、半導体素子４から発生する熱を効率的に放熱することができる。そのため、信頼性が高く、放熱性に優れた半導体装置１，１ａを低コストで実現することが可能になる。
なお、以上の説明では、金属含有炭素部材に半田のみを用いた場合を例にして述べたが、半田以外の金属、例えばＣｕやＡｕ等を用いることもできる。その場合には、炭素焼結体にＣｕやＡｕを含浸させてその表面にＣｕやＡｕの金属層を形成したり、炭素焼結体に半田を含浸させてその表面にＣｕやＡｕの金属層を形成したり、あるいは炭素焼結体にＣｕやＡｕを含浸させてその表面に半田層を形成したりしても構わない。このようにＣｕやＡｕ等の半田以外の金属を用いる場合にも、上記同様、適当な段階で溶融したＣｕやＡｕを用い、炭素焼結体に含浸させたり、炭素焼結体表面に層を形成させたりすればよい。なお、炭素焼結体表面にＣｕやＡｕの金属層を形成した場合には、接合は例えば熱圧着等で行われる。
また、以上の説明において述べた半田の組成は一例であって、勿論、例示した組成以外のものも用いることができる。
（付記１） 半導体素子で発生する熱を放熱する放熱部材を備えた半導体装置において、
前記半導体素子と前記放熱部材とが、金属を含有させた炭素材料を用いた金属含有炭素部材を介して、接合されていることを特徴とする半導体装置。
（付記２） 前記金属は、半田であることを特徴とする付記１記載の半導体装置。
（付記３） 前記半田は、Ｓｎを主成分とすることを特徴とする付記２記載の半導体装置。
（付記４） 前記炭素材料は、炭素を主体とする多孔性の焼結体であることを特徴とする付記１記載の半導体装置。
（付記５） 前記金属含有炭素部材は、前記金属が含有された前記炭素材料の表面に金属層が形成されていることを特徴とする付記１記載の半導体装置。
（付記６） 前記金属層は、半田で構成されていることを特徴とする付記５記載の半導体装置。
（付記７） 前記半導体素子および前記放熱部材は、前記金属層を介して前記金属含有炭素部材に接合されていることを特徴とする付記５記載の半導体装置。
（付記８） 前記金属層は、前記炭素材料に含有される前記金属と同じ金属で構成されていることを特徴とする付記５記載の半導体装置。
（付記９） 前記金属層は、前記炭素材料に含有される前記金属とは異なる金属で構成されていることを特徴とする付記５記載の半導体装置。
（付記１０） 前記放熱部材は、材質が金属、セラミックまたは炭素であることを特徴とする付記１記載の半導体装置。
（付記１１） 前記半導体素子は、電気回路基板にフリップチップ実装されていることを特徴とする付記１記載の半導体装置。
（付記１２） 前記電気回路基板は、セラミック基板または樹脂基板であることを特徴とする付記１１記載の半導体装置。
（付記１３） 半導体素子で発生する熱を放熱する放熱部材を備えた半導体装置の製造方法において、
金属を含有させた炭素材料を用いた金属含有炭素部材を形成する工程と、
前記金属含有炭素部材を基板に実装された半導体素子上に配置する工程と、
前記半導体素子上に配置された前記金属含有炭素部材上に前記放熱部材を配置する工程と、
前記半導体素子と前記放熱部材とを前記金属含有炭素部材を介して接合する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１４） 前記金属を含有させた前記炭素材料を用いた前記金属含有炭素部材を形成する工程においては、
前記炭素材料に前記金属を含浸させることによって、前記金属を含有させた前記炭素材料を形成し、前記金属を含有させた前記炭素材料を用いて前記金属含有炭素部材を形成することを特徴とする付記１３記載の半導体装置の製造方法。
（付記１５） 前記金属は、半田であることを特徴とする付記１３記載の半導体装置の製造方法。
（付記１６） 前記金属を含有させた前記炭素材料を用いた前記金属含有炭素部材を形成する工程においては、
前記金属を含有させた前記炭素材料の表面に金属層を形成して前記金属含有炭素部材を形成することを特徴とする付記１３記載の半導体装置の製造方法。
（付記１７） 前記金属層は、半田で構成されていることを特徴とする付記１６記載の半導体装置の製造方法。
（付記１８） 前記炭素材料の表面に前記金属層を形成する際には、
前記金属層を、前記金属を含有させた前記炭素材料を形成する際に形成することを特徴とする付記１６記載の半導体装置の製造方法。
（付記１９） 前記炭素材料の表面に前記金属層を形成する際には、
前記金属層を、前記金属を含有させた前記炭素材料を形成した後に形成することを特徴とする付記１６記載の半導体装置の製造方法。
（付記２０） 部材間の接合に用いる接合部材において、
金属を含有させた炭素材料の表面に金属層が形成された構造を有することを特徴とする接合部材。
（付記２１） 部材間の接合に用いる接合部材の製造方法において、
炭素材料に金属を含有させ、前記金属が含有された前記炭素材料の表面に金属層を形成することを特徴とする接合部材の製造方法。
第１の実施の形態の半導体装置の要部断面模式図である。 半田含有炭素部材の形成フローの一例を示す図である。 半田含有炭素部材の形成フローの別の例を示す図である。 第１の実施の形態の半導体装置の形成フローの一例を示す図である。 従来の半導体装置の要部断面模式図である。 第２の実施の形態の半導体装置の要部断面模式図である。
符号の説明
１，１ａ，１００ 半導体装置
２ 電気回路基板
３ 半田バンプ
４ 半導体素子
５ アンダーフィル材
６ 半田含有炭素部材
６ａ 半田含有炭素焼結体
６ｂ，６ｃ 外側半田層
７，７ａ 蓋
８ 樹脂
９ 半田ボール
１０１ 半田層
１０２ Ａｇペースト層

Claims (5)

  1. 半導体素子で発生する熱を放熱する放熱部材を備えた半導体装置において、
    前記半導体素子と前記放熱部材とが、Ｓｎを主成分とする半田を含有させた炭素材料の表面に前記半田と同じ組成の半田層が形成された金属含有炭素部材を介して、接合されていることを特徴とする半導体装置。
  2. 半導体素子で発生する熱を放熱する放熱部材を備えた半導体装置の製造方法において、
    Ｓｎを主成分とする半田を含有させた炭素材料の表面に前記半田と同じ組成の半田層が形成された金属含有炭素部材を形成する工程と、
    前記金属含有炭素部材を基板に実装された半導体素子上に配置する工程と、
    前記半導体素子上に配置された前記金属含有炭素部材上に前記放熱部材を配置する工程と、
    前記半導体素子と前記放熱部材とを前記金属含有炭素部材を介して接合する工程と、
    を有することを特徴とする半導体装置の製造方法。
  3. 前記半田を含有させた前記炭素材料の表面に前記半田層が形成された前記金属含有炭素部材を形成する工程においては、
    前記炭素材料に前記半田を含浸させることによって、前記半田を含有させた前記炭素材料を形成し、前記半田を含有させた前記炭素材料を用いて前記金属含有炭素部材を形成することを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記炭素材料の表面に前記半田層を形成する際には、
    前記半田層を、前記半田を含有させた前記炭素材料を形成する際に形成することを特徴とする請求項２記載の半導体装置の製造方法。
  5. 前記炭素材料の表面に前記半田層を形成する際には、
    前記半田層を、前記半田を含有させた前記炭素材料を形成した後に形成することを特徴とする請求項２記載の半導体装置の製造方法。
JP2005190859A 2005-06-30 2005-06-30 半導体装置およびその製造方法 Expired - Fee Related JP4208863B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005190859A JP4208863B2 (ja) 2005-06-30 2005-06-30 半導体装置およびその製造方法
TW094146177A TWI306635B (en) 2005-06-30 2005-12-23 Semiconductor device and manufacturing method thereof
US11/320,737 US20070004091A1 (en) 2005-06-30 2005-12-30 Semiconductor device and manufacturing method thereof
KR1020060004045A KR100783458B1 (ko) 2005-06-30 2006-01-13 반도체 장치 및 그 제조 방법
CNB2006100054859A CN100433314C (zh) 2005-06-30 2006-01-16 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005190859A JP4208863B2 (ja) 2005-06-30 2005-06-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007012830A JP2007012830A (ja) 2007-01-18
JP4208863B2 true JP4208863B2 (ja) 2009-01-14

Family

ID=37590089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005190859A Expired - Fee Related JP4208863B2 (ja) 2005-06-30 2005-06-30 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20070004091A1 (ja)
JP (1) JP4208863B2 (ja)
KR (1) KR100783458B1 (ja)
CN (1) CN100433314C (ja)
TW (1) TWI306635B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
JP4992461B2 (ja) * 2007-02-21 2012-08-08 富士通株式会社 電子回路装置及び電子回路装置モジュール
KR101422249B1 (ko) * 2007-03-09 2014-08-13 삼성전자주식회사 소자 방열 장치
US9418831B2 (en) * 2007-07-30 2016-08-16 Planar Semiconductor, Inc. Method for precision cleaning and drying flat objects
JP5431793B2 (ja) * 2009-05-29 2014-03-05 新光電気工業株式会社 放熱部品、電子部品装置及び電子部品装置の製造方法
DE102014014473C5 (de) * 2014-09-27 2022-10-27 Audi Ag Verfahren zum Herstellen einer Halbleiteranordnung sowie entsprechende Halbleiteranordnung
JP6524461B2 (ja) * 2014-10-11 2019-06-05 国立大学法人京都大学 放熱構造体
JP7108907B2 (ja) * 2017-11-29 2022-07-29 パナソニックＩｐマネジメント株式会社 接合材、該接合材を用いた半導体装置の製造方法、及び、半導体装置
US11476399B2 (en) 2017-11-29 2022-10-18 Panasonic Intellectual Property Management Co., Ltd. Jointing material, fabrication method for semiconductor device using the jointing material, and semiconductor device
JP2020077808A (ja) * 2018-11-09 2020-05-21 株式会社デンソー 半導体部品の放熱構造
CN210325761U (zh) * 2018-12-29 2020-04-14 华为技术有限公司 一种芯片装置及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107190A (ja) 1996-10-01 1998-04-24 Tonen Corp 半導体パッケージ
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2002067324A1 (fr) * 2001-02-22 2002-08-29 Ngk Insulators, Ltd. Element pour circuit electronique, procede de fabrication d'un tel element et portion electronique
JP2003155575A (ja) * 2001-11-16 2003-05-30 Ngk Insulators Ltd 複合材料及びその製造方法
US7316061B2 (en) * 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US7282265B2 (en) * 2003-05-16 2007-10-16 Hitachi Metals, Ltd. Composite material having high thermal conductivity and low thermal expansion coefficient, and heat-dissipating substrate, and their production methods
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
US20050016714A1 (en) * 2003-07-09 2005-01-27 Chung Deborah D.L. Thermal paste for improving thermal contacts
US7253523B2 (en) * 2003-07-29 2007-08-07 Intel Corporation Reworkable thermal interface material
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
JP2005194393A (ja) * 2004-01-07 2005-07-21 Hitachi Chem Co Ltd 回路接続用接着フィルム及び回路接続構造体
CN100377340C (zh) * 2004-08-11 2008-03-26 鸿富锦精密工业（深圳）有限公司 散热模组及其制备方法
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN1893038A (zh) 2007-01-10
KR100783458B1 (ko) 2007-12-07
KR20070003526A (ko) 2007-01-05
TWI306635B (en) 2009-02-21
US20070004091A1 (en) 2007-01-04
CN100433314C (zh) 2008-11-12
TW200701374A (en) 2007-01-01
JP2007012830A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
KR100783458B1 (ko) 반도체 장치 및 그 제조 방법
KR102154889B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP5141076B2 (ja) 半導体装置
KR101126806B1 (ko) 응력-완화 버퍼 레이어를 가지는 반도체 디바이스 어셈블리
US7485495B2 (en) Integrated heat spreader with intermetallic layer and method for making
JP2008126272A (ja) 接続材料、接続材料の製造方法、および半導体装置
TW200419741A (en) Semiconductor device and its assembly method
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
KR20170046649A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP5968046B2 (ja) 半導体装置および半導体装置の製造方法
JP2010098057A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板
JP2007035688A (ja) 半導体装置およびその製造方法
JP2000150743A (ja) 半導体装置用基板及びその製造方法
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
JP2008135627A (ja) 半導体装置
JP2005050886A (ja) 複合基板及びその製造方法
JP2002353356A (ja) 半導体素子収納用パッケージ
JP5648705B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板
JP2010098058A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及びヒートシンク付パワーモジュール用基板の製造方法
JP4807378B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP4336016B2 (ja) 半導体素子収納用パッケージ
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP2012129482A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees