[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4203054B2 - 半導体膜の成膜方法 - Google Patents

半導体膜の成膜方法 Download PDF

Info

Publication number
JP4203054B2
JP4203054B2 JP2005235990A JP2005235990A JP4203054B2 JP 4203054 B2 JP4203054 B2 JP 4203054B2 JP 2005235990 A JP2005235990 A JP 2005235990A JP 2005235990 A JP2005235990 A JP 2005235990A JP 4203054 B2 JP4203054 B2 JP 4203054B2
Authority
JP
Japan
Prior art keywords
substrate
cleaning
layer
hydrochloric acid
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005235990A
Other languages
English (en)
Other versions
JP2007053169A (ja
Inventor
佳彦 守山
圭司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fujitsu Ltd
Original Assignee
Toshiba Corp
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fujitsu Ltd filed Critical Toshiba Corp
Priority to JP2005235990A priority Critical patent/JP4203054B2/ja
Priority to US11/491,300 priority patent/US20070042120A1/en
Publication of JP2007053169A publication Critical patent/JP2007053169A/ja
Application granted granted Critical
Publication of JP4203054B2 publication Critical patent/JP4203054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体膜の成膜方法に関し、特にＧｅ系・ＳｉＧｅ系半導体膜の成膜方法に関する。
高い駆動力を有するＭＩＳ型電界効果トランジスタ（以下ＭＩＳＦＥＴと称する）として、これまでにＧｅやＳｉＧｅをチャネル層に用いるＭＩＳＦＥＴが提案されてきた。これらのＭＩＳＦＥＴの実現には、ＧｅあるいはＳｉＧｅ基板上でのＣＶＤ（chemical vapor deposition）法によるエピタキシャル結晶成長技術の確立が重要である。そのエピタキシャル結晶成長を実現するためには、基板表面の清浄化および洗浄後の表面平坦性の確保が必須であり、ＧｅやＳｉＧｅの表面洗浄法の確立が必要となる。
これまで、Ｓｉ基板表面洗浄では、過酸化水素水を含む溶液、例えば有機物の分解を意図した硫酸・過酸化水素水混合溶液洗浄や金属汚染除去を意図した塩酸・過酸化水素水混合溶液による洗浄、弗酸による酸化膜エッチングおよび水洗という方法が主に採用されてきた。
Ｇｅに関しては、Ｇｅ（１００）面の洗浄に関して、実験室レベルの報告は為されている（例えば、非特許文献１、２参照）。しかしながら、半導体素子を工業的に製造することを前提とした、Ｇｅ系あるいはＳｉＧｅ系基板に対する結晶成長前表面洗浄処理法は確立していない。
"An efficient method for cleaning Ge(100) surface" by K. Prabhakarana et al., Surface Science Vol. 316, pp.L1031-L1033. "Carbon contamination free Ge(100) surface cleaning for MBE" by H. Okumura et al., Applied Surface Science.
過酸化水素水を含む溶液でＧｅ膜の表面処理を行うと、表面を酸化しながらエッチングを進めてしまい、表面を荒らすという問題がある。また、弗酸により酸化膜エッチングを行っても、Ｇｅの水素終端表面は不安定であるため、汚染物を吸着しやすく、清浄表面が維持できないという問題がある。
一方、微細トランジスタでは、基板表面の平坦性に対する要求が極めて高い。また、微量の不純物が選択成長に基づく異常成長の原因となり、平坦性が阻害される問題がある。
本発明は、上記事情に鑑みてなされたもので、Ｇｅ系あるいはＳｉＧｅ系基板の結晶成長前の良質な表面清浄法を提供し、平坦な薄膜の成膜を可能とする半導体膜の成膜方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体膜の成膜方法の第１は、一主面にＧｅを有する、ゲルマニウム・オン・インシュレータ基板若しくはＧｅバルク基板を、弗酸添加塩酸溶液で洗浄する工程と、前記洗浄後の基板をＣＶＤ成膜装置内で水素アニールする工程と、ＣＶＤ層装置内に成膜ガスを導入し、前記一主面上に半導体膜を形成する工程とを具備することを特徴とする。
本発明の半導体膜の成膜方法の第２は、一主面にＳｉＧｅを有する、シリコンゲルマニウム・オン・インシュレータ基板若しくはＳｉＧｅバルク基板を、弗酸添加塩酸溶液を含む溶液で洗浄する工程と、前記洗浄後の基板をＣＶＤ成膜装置内で水素アニールする工程と、ＣＶＤ層装置内に成膜ガスを導入し、前記一主面上に半導体膜を形成する工程とを具備することを特徴とする。
Ｇｅ膜表面上に半導体膜を堆積する前の表面洗浄として、塩酸、臭化水素酸またはヨウ化水素酸を含む溶液により処理する、あるいはＳｉＧｅ膜表面上に半導体膜を堆積する前の表面洗浄として、塩酸、臭化水素酸またはヨウ化水素酸を含む溶液により処理することで、表面を平坦に保ったまま酸化膜除去とメタル汚染除去を同時に行うことができる。シリコン膜の洗浄に用いられる希弗酸溶液処理に比べ、表面の残存酸素量を少なくすることが可能となるため、エピタキシャル薄膜結晶成長前のＧｅ系あるいはＳｉＧｅ系膜表面洗浄法として、きわめて有効である。
以下、本発明の実施形態を、図面を参照しつつ説明する。
（第１の実施形態）
第１の実施形態では、ゲルマニウム・オン・インシュレーター基板（以下ＧＯＩ基板と称する）上にＧｅ層をエピタキシャル成長させる例について述べる。ここで、ＧＯＩ基板は素子形成層であるＧｅ層が高キャリア移動度を持ち、ＧＯＩ構造をとることにより短チャネル効果に強く、超高速微細デバイス製作用基板として非常に有望であることを注記しておく。
図１は、本発明の第１の実施形態に係るＧｅ膜の成膜方法のプロセスフローチャートであり、図２（ａ）はＧｅ膜成膜前、図２（ｂ）は成膜後の基板の断面図を示す。
先ず、シリコン（Ｓｉ）基板１０１上にシリコン酸化膜（ＳｉＯ2 ）層１０２を介して厚さ２０ｎｍのＧＯＩ層１０３が形成されたＧＯＩ基板１００を準備する（図２（ａ））。このＧＯＩ基板１００表面を、通常の方法で先ず純水（脱イオン水）洗浄し（図１のＳ１）、続いて塩酸溶液で洗浄する（Ｓ２）。この場合の塩酸は、一般的には濃度２０％程度の希塩酸である。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。希塩酸洗浄後の基板は、直ちに乾燥する（Ｓ３）。
次に、洗浄・乾燥済みの基板１００をＣＶＤ成膜装置内に導入し（Ｓ４）、ＣＶＤ装置内で、５００℃以下、例えば４５０℃、５００Ｐａ，５分程度の水素ベークを施す（Ｓ５）。続いて、ＣＶＤ装置内にＧｅＨ４（ゲルマン）ガス導入し（Ｓ６）、例えば４００℃、１ＰａでＧｅ層のエピタキシャル成長を行なう（Ｓ７）。これにより、図２（ｂ）に示すように、ＧＯＩ基板１００上に高品質で平坦なＧｅ層１０４をチャネル層としてエピタキシャル成長させることができる。
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液またはヨウ化水素酸（ＨＩ）溶液を用いても同様の効果が得られる。
（第２の実施形態）
前記第１の実施形態における基板を、ＧＯＩ１００基板からバルクＧｅ基板２０１に変更しても、第１の実施形態と同様の効果が得られる。図２（ｃ）はＧｅ膜成膜前のＧｅ基板２０１の断面図であり、図２（ｄ）はＧｅ膜２０２成膜後の基板の断面図を示す。基板の洗浄・成膜プロセスは、基板材料を除けば、図１と全く同じとなるので、重複する説明を省略する。
ここで、塩酸洗浄がＧｅ層の洗浄に有効である理由について説明する。従来からシリコン系基板の洗浄法として用いられている、過酸化水素水を含む溶液である塩酸・過酸化水素水溶液でＧｅ層の洗浄を行い、表面荒れが起こった例を図３の写真に示す。表面の黒点が過酸化水素によるエッチングで形成された孔であり、このような孔が形成されるので、過酸化水素水はＧｅ層の洗浄に使用できない。
これに対し、過酸化水素水を使用せず、塩酸溶液のみで洗浄したＧｅ層の表面を図４の写真に示す。図４の塩酸溶液洗浄では、表面荒さが洗浄前と洗浄後とで同等であり、エッチングによる表面の劣化は生じていない。
次に、水、弗酸溶液、塩酸溶液で、表面洗浄したＧｅ基板のＸＰＳ（X-ray photo-electron spectroscopy）データ（Ｇｅ−２Ｐ）を図５に示す。図５において、１２１８ｅＶ近辺のピークがＧｅのピークであり、１２２０ｅＶにおけるこぶがＧｅの酸化物のピークである。この図から塩酸溶液での洗浄（点線）が、脱イオン水（実線）や弗酸（一点鎖線）の洗浄よりも、表面残存酸素を低減できることがわかる。
一例として弗酸洗浄処理したＧｅ基板上にＧｅチャネル層を堆積した試料の原子間力顕微鏡（ＡＦＭ）像、断面透過型電子顕微鏡（ＴＥＭ）像を図６（ａ）、（ｂ）に、塩酸洗浄処理したＧｅ基板上にＧｅチャネル層を堆積した試料のＡＦＭ像、断面ＴＥＭ像を図７（ａ）、（ｂ）に夫々示す。図６（ａ）においては、エッチングにより形成された孔が散見されるが、その１つの断面ＴＥＭ像が図６（ｂ）に示されている。図６（ｂ）より明らかなように、孔近辺において基板表面に凹凸が生じている。これに対し、塩酸洗浄した図７においては、このような孔は形成されておらず、塩酸洗浄処理の優位性を示している。
なお、Ｇｅ基板表面を塩酸のみで洗浄するよりも、弗酸添加塩酸溶液で洗浄する方が、酸化膜除去という点でより効果的である。図８は、弗酸洗浄、塩酸洗浄、弗酸添加塩酸洗浄後のＧｅ基板のＸＰＳデータ（Ｇｅ−２ｐ）を示したもので、（ｂ）は（ａ）の１２２５ｅＶ近辺を拡大して示したものである。これより、塩酸に弗酸を添加すると、塩酸のみによる洗浄よりも、より酸化物除去を効果的に行えることがわかる。
この場合の塩酸濃度は、一般的には２０％で行なう。但し、原液濃度近くの３６％程度で洗浄処理を行なっても、より希釈した２％程度で行っても、同様な効果が得られる。弗酸の濃度は、１〜３％程度とする。
（第３の実施形態）
第３の実施形態では、シリコンゲルマニウム・オン・インシュレーター基板（以下ＳＧＯＩ基板と称する）表面上に、ひずみＧｅチャネル層を成長させる例を説明する。プロセスフローチャートを図９に示す。また、図１０（ａ）にＧｅ膜成膜前、図１０（ｂ）に成膜後の基板の断面図を示す。
先ず、シリコン基板３０１上にシリコン酸化膜３０２を介してＳＧＯＩ層３０３が添付されたＳＧＯＩ基板３００を準備する（図１０（ａ））。このＳＧＯＩ基板３００表面を、通常の方法で先ず純水洗浄し（図９のＳ１１）、続いて弗酸添加塩酸溶液で洗浄する（Ｓ１２）。この場合の塩酸濃度は、一般的には２０％で行なう。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。弗酸の濃度は、１〜３％程度とする。希塩酸洗浄後の基板は、直ちに乾燥する（Ｓ１３）。
次に、洗浄・乾燥済みの基板３００をＣＶＤ成膜装置内に導入し（Ｓ１４）、ＣＶＤ装置内で、例えば８００℃、５００Ｐａ，２０分程度の水素ベークを施す（Ｓ１５）。続いて、ＣＶＤ装置内にＧｅＨ４（ゲルマン）ガスを導入し（Ｓ１６）、例えば４００℃、１ＰａでＧｅ層のエピタキシャル成長を行なう（Ｓ１７）。これにより、図１０（ｂ）に示すように、ＳＧＯＩ基板３００上に高品質で平坦なＧｅ層３０４をチャネル層としてエピタキシャル成長させることができる。
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液またはヨウ化水素酸（ＨＩ）溶液を用いても同様の効果が得られる。
（第４の実施形態）
前記第３の実施形態における基板を、ＳＧＯＩ基板３００からバルクＳｉＧｅ基板４００（Ｓｉ基板４０１上にＳｉＧｅ層４０２を成長させたもの）に変更しても、第３の実施形態と同様の効果が得られる。図１０（ｃ）はＧｅ膜成膜４０４前の基板４００の断面図であり、図１０（ｄ）はＧｅ膜４０４成膜後の基板の断面図を示す。基板の洗浄・成膜プロセスは、基板材料を除けば、図９と全く同じとなるので、重複する説明を省略する。
なお、ＳＧＯＩ基板表面の洗浄において、弗酸を添加せず塩酸のみによる表面洗浄も、酸化膜除去において有効である。図１１は、Ｓｉ２０％Ｇｅ８０％のＳＧＯＩ基板に対して行った、弗酸洗浄、塩酸洗浄、弗酸添加塩酸洗浄後のＸＰＳデータ（Ｇｅ−３ｄ）を示したもので、（ｂ）は（ａ）の３２ｅＶ近辺を拡大して示したものである。また、図１２は、同じ洗浄におけるＸＰＳデータ（Ｓｉ−２ｐ）を示したものである。
図１１から弗酸洗浄、弗酸添加塩酸洗浄と比較して、塩酸のみの洗浄でＧｅ原子に対して有効に酸化物の除去が出来ていることが確認でき、図１２からＳｉ原子の酸化物除去に関しても遜色のない結果であることがわかる。従来、Ｓｉ基板を塩酸溶液に浸すと表面にシリコン酸化膜が形成されることが知られているが、ＳｉＧｅ基板の表面に対して塩酸処理をしても、ＳｉＧｅ表面のＳｉを酸化させることが無いことを知見した。
この場合の塩酸濃度は、一般的に２０％で行なう。但し、原液濃度近くの３６％程度で洗浄処理を行なってもよく、より希釈した２％程度で行っても同様な効果が得られる。
（第５の実施形態）
第１および第２の実施形態において、洗浄後成長する層をＧｅ層ではなく、ＳｉＧｅ層に変更しても、第１および第２の実施形態と同様の成長前洗浄を施すことで、高品質なＳｉＧｅ成長層が得られる。
図１３は、本発明の第５の実施形態に係るＳｉＧｅ膜の成膜方法のプロセスフローチャートであり、図１４（ａ）はＳｉＧｅ膜成膜前、図１４（ｂ）は成膜後の基板の断面図を示す。
先ず、シリコン基板５０１上にシリコン酸化膜５０２を介して厚さ２０ｎｍＧＯＩ層５０３が貼付されたＧＯＩ基板５００を準備する（図１４（ａ））。このＧＯＩ基板５００表面を、通常の方法で先ず純水洗浄し（図１３のＳ２１）、続いて塩酸溶液で洗浄する（Ｓ２２）。この場合の塩酸は、一般的には濃度２０％程度の希塩酸である。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。希塩酸洗浄後の基板は、直ちに乾燥する（Ｓ２３）。
次に、洗浄・乾燥済みの基板をＣＶＤ成膜装置内に導入し（Ｓ２４）、ＣＶＤ装置内で、例えば４５０℃、５００Ｐａ，５分程度の水素ベークを施す（Ｓ２５）。続いて、ＣＶＤ装置内に成膜用ガスを導入し（Ｓ２６）、例えば６００℃、１ＰａでＳｉＧｅ層５０４のエピタキシャル成長を行なう（Ｓ２７）。これにより、図１４（ｂ）に示すように、ＧＯＩ基板５００上に高品質で平坦なＳｉＧｅ層５０４をチャネル層としてエピタキシャル成長させることができる。
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液、ヨウ化水素酸（ＨＩ）溶液、あるいはこれらに弗酸を添加した溶液を用いても同様の効果が得られる。
（第６の実施形態）
第３及び第４の実施形態において、洗浄後成長する層をＧｅ層ではなく、ＳｉＧｅ層に変更しても、第３及び第４の実施形態と同様の成長前洗浄を施すことで、高品質なＳｉＧｅ成長層が得られる。
図１５はプロセスフローチャートであり、図１６（ａ）はＳｉＧｅ膜成膜前、図１６（ｂ）は成膜後の基板の断面図を示す。
先ず、シリコン基板６０１上にシリコン酸化膜６０２を介してＳＧＯＩ層６０３が貼付されたＳＧＯＩ基板６００を準備する（図１６（ａ））。このＳＧＯＩ基板表面６００を、通常の方法で先ず純水洗浄し（図１５のＳ３１）、続いて弗酸添加塩酸溶液で洗浄する（Ｓ３２）。この場合の塩酸濃度は、一般的には２０％で行なう。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。弗酸の濃度は、１〜３％程度とする。希塩酸洗浄後の基板６００は、直ちに乾燥する（Ｓ３３）。
次に、洗浄・乾燥済みの基板６００をＣＶＤ成膜装置内に導入し（Ｓ３４）、ＣＶＤ装置内で、例えば８００℃、５００Ｐａ，２０分程度の水素ベークを施す（Ｓ３５）。続いて、ＣＶＤ装置内に成膜用ガスを導入し（Ｓ３６）、例えば６００℃、１ＰａでＳｉＧｅ層６０４のエピタキシャル成長を行なう（Ｓ３７）。これにより、図１６（ｂ）に示すように、ＳＧＯＩ基板６００上に高品質で平坦なＳｉＧｅ層６０４をチャネル層としてエピタキシャル成長させることができる。
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液、ヨウ化水素酸（ＨＩ）溶液、あるいはこれらに弗酸を添加した溶液を用いても同様の効果が得られる。
（第７の実施形態）
第１及び第２の実施形態において、洗浄後成長する層をＧｅ層ではなく、Ｓｉ層に変更しても、第１及び第２の実施形態と同様の成長前洗浄を施すことで、高品質なＳｉ層が得られる。
図１７は、本発明の第７の実施形態に係るＳｉ膜の成膜方法のプロセスフローチャートであり、図１８（ａ）はＳｉ膜成膜前、図１８（ｂ）は成膜後の基板の断面図を示す。
先ず、シリコン基板７０１上にシリコン酸化膜７０２を介して厚さ２０ｎｍのＧＯＩ層７０３が貼付されたＧＯＩ基板７００を準備する（図１８（ａ））。このＧＯＩ基板７００表面を、通常の方法で先ず純水洗浄し（図１７のＳ４１）、続いて塩酸溶液で洗浄する（Ｓ４２）。この場合の塩酸は、一般的には濃度２０％程度の希塩酸である。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。希塩酸洗浄後の基板７００は、直ちに乾燥する（Ｓ４３）。
次に、洗浄・乾燥済みの基板７７をＣＶＤ成膜装置内に導入し（Ｓ４４）、ＣＶＤ装置内で、例えば６００℃、５００Ｐａ，５分程度の水素ベークを施す（Ｓ４５）。続いて、ＣＶＤ装置内にシラン（ＳｉＨ4 ）ガスを導入し（Ｓ４６）、例えば５００℃、１ＰａでＳｉ層７０４のエピタキシャル成長を行なう（Ｓ４７）。これにより、図１８（ｂ）に示すように、ＧＯＩ基板７００上に高品質で平坦なＳｉ層７０４をチャネル層としてエピタキシャル成長させることができる。
なお、上記の実施形態では洗浄に塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液、ヨウ化水素酸（ＨＩ）溶液、あるいはこれらに弗酸を添加した溶液を用いても同様の効果が得られる。
また、このＳｉ層７０４はチャネル層として用いるほか、酸化してゲート絶縁膜として用いることが可能である。また、Ｓｉ層上に高誘電体膜を堆積、熱処理することで、シリケート層を形成しゲート絶縁膜として用いることが可能である。
（第８の実施形態）
第３及び第４の実施形態において、洗浄後成長する層をＧｅ層ではなく、Ｓｉ層に変更しても、第３及び第４の実施形態と同様の成長前洗浄を施すことで、高品質なＳｉ層が得られる。
図１９は、本発明の第８の実施形態に係るＳｉ膜の成膜方法のプロセスフローチャートであり、図２０（ａ）はＳｉ膜成膜前、図２０（ｂ）は成膜後の基板の断面図を示す。
先ず、シリコン基板８０１上にシリコン酸化膜８０２を介してＳＧＯＩ層８０３が貼付されたＳＧＯＩ基板８００を準備する（図２０（ａ））。このＳＧＯＩ基板８００表面を、通常の方法で先ず純水洗浄し（図１９のＳ５１）、続いて弗酸添加塩酸溶液で洗浄する（Ｓ５２）。この場合の塩酸濃度は、一般的には２０％で行なう。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。弗酸の濃度は、１〜３％程度とする。希塩酸洗浄後の基板８００は、直ちに乾燥する（Ｓ５３）。
次に、洗浄・乾燥済みの基板８００をＣＶＤ成膜装置内に導入し（Ｓ５４）、ＣＶＤ装置内で、例えば８００℃、５００Ｐａ，２０分程度の水素ベークを施す（Ｓ５５）。続いて、ＣＶＤ装置内にシラン（ＳｉＨ4 ）ガスを導入し（Ｓ５６）、例えば６００℃、１ＰａでＳｉ層８０４のエピタキシャル成長を行なう（Ｓ５７）。これにより、図２０（ｂ）に示すように、ＳＧＯＩ基板８００上に高品質で平坦なＳｉ層８０４をチャネル層としてエピタキシャル成長させることができる。
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液、ヨウ化水素酸（ＨＩ）溶液、あるいはこれらに弗酸を添加した溶液を用いても同様の効果が得られる。
また、第７の実施形態と同様、このＳｉ層８０４はチャネル層として用いるほか、酸化してゲート絶縁膜として用いることが可能である。また、Ｓｉ層上に高誘電体膜を堆積、熱処理することで、シリケート層を形成しゲート絶縁膜として用いることが可能である。
第１（または第２）の実施形態に係る半導体膜の成膜方法のフローチャート。 図２（ａ），（ｂ）は、第１の実施形態における、Ｇｅ膜製膜前後の基板の断面図。図２（ｃ），（ｄ）は、第２の実施形態における、Ｇｅ膜製膜前後の基板の断面図。 過酸化水素水で洗浄した場合のＧｅ層表面の原子間力顕微鏡像（比較例）。 塩酸溶液で洗浄した場合のＧｅ層表面の原子間力顕微鏡像（本実施例）。 各種洗浄液で洗浄したＧｅ基板表面のＸＰＳスペクトル（Ｇｅ−２ｐ）。 （ａ）は、弗酸溶液で洗浄した場合のＧｅ層表面の原子間力顕微鏡像で、（ｂ）は弗酸溶液洗浄後のＧｅ層断面透過型電子顕微鏡像（比較例）。 （ａ）は、塩酸溶液で洗浄した場合のＧｅ基板表面の原子間力顕微鏡像で、（ｂ）は塩酸溶液洗浄後のＧｅ層断面の透過型電子顕微鏡像（本実施例）。 各種洗浄液で洗浄したＧｅ基板表面のＸＰＳスペクトル（Ｇｅ−２ｐ）で、（ａ）は全体図、（ｂ）は部分拡大図。 第３（または第４）の実施形態に係る半導体膜の成膜方法のフローチャート。 （ａ），（ｂ）は、第３の実施形態における、Ｇｅ膜製膜前後の基板の断面図。（ｃ），（ｄ）は、第４の実施形態における、Ｇｅ膜製膜前後の基板の断面図。 各種洗浄液で洗浄したＳｉＧｅ基板表面のＸＰＳスペクトル（Ｇｅ−３ｄ）で、（ａ）は全体図、（ｂ）は部分拡大図。 各種洗浄液で洗浄したＳｉＧｅ基板表面のＸＰＳスペクトル（Ｓｉ−２ｐ）。 第５の実施形態に係る半導体膜の成膜方法のフローチャート。 （ａ），（ｂ）は、第５の実施形態における、ＳｉＧｅ膜製膜前後の基板の断面図。 第６の実施形態に係る半導体膜の成膜方法のフローチャート。 （ａ），（ｂ）は、第６の実施形態における、ＳｉＧｅ膜製膜前後の基板の断面図。 第７の実施形態に係る半導体膜の成膜方法のフローチャート。 （ａ），（ｂ）は、第７の実施形態における、Ｓｉ膜製膜前後の基板の断面図。 第８の実施形態に係る半導体膜の成膜方法のフローチャート。 （ａ），（ｂ）は、第８の実施形態における、Ｓｉ膜製膜前後の基板の断面図。
符号の説明
１００、５００、７００…ＧＯＩ基板
１０１、３０１、４０１、５０１、６０１、７０１、８０１…Ｓｉ基板
１０２、３０２、４０２、５０２、６０２、７０２、８０２…Ｓｉ酸化膜
１０３、５０３、７０３…ＧＯＩ層
１０４…Ｇｅ層
２０１…Ｇｅ基板
２０２…Ｇｅ層
３００、６００、８００…ＳＧＯＩ基板
３０３、６０３、８０３…ＳＧＯＩ層
４００…ＳｉＧｅバルク基板
４０４…Ｇｅ層
５０４…ＳｉＧｅ層
７０４、８０４…Ｓｉ層

Claims (4)

  1. 一主面にＧｅを有する、ゲルマニウム・オン・インシュレータ基板若しくはＧｅバルク基板を、弗素添加塩酸溶液で洗浄する工程と、
    前記洗浄後の基板をＣＶＤ成膜装置内で水素アニールする工程と、
    ＣＶＤ層装置内に成膜ガスを導入し、前記一主面上に半導体膜を形成する工程と、
    を具備することを特徴とする半導体膜の成膜方法。
  2. 前記水素アニールは５００℃以下で行われることを特徴とする請求項１に記載の半導体膜の成膜方法。
  3. 一主面にＳｉＧｅを有する、シリコンゲルマニウム・オン・インシュレータ基板若しくはＳｉＧｅバルク基板を、弗素添加塩酸溶液を含む溶液で洗浄する工程と、
    前記洗浄後の基板をＣＶＤ成膜装置内で水素アニールする工程と、
    ＣＶＤ層装置内に成膜ガスを導入し、前記一主面上に半導体膜を形成する工程と、
    を具備することを特徴とする半導体膜の成膜方法。
  4. 前記水素アニールは８５０℃以下で行われることを特徴とする請求項３に記載の半導体膜の成膜方法。
JP2005235990A 2005-08-16 2005-08-16 半導体膜の成膜方法 Expired - Fee Related JP4203054B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005235990A JP4203054B2 (ja) 2005-08-16 2005-08-16 半導体膜の成膜方法
US11/491,300 US20070042120A1 (en) 2005-08-16 2006-07-24 Method of forming semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005235990A JP4203054B2 (ja) 2005-08-16 2005-08-16 半導体膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2007053169A JP2007053169A (ja) 2007-03-01
JP4203054B2 true JP4203054B2 (ja) 2008-12-24

Family

ID=37767611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005235990A Expired - Fee Related JP4203054B2 (ja) 2005-08-16 2005-08-16 半導体膜の成膜方法

Country Status (2)

Country Link
US (1) US20070042120A1 (ja)
JP (1) JP4203054B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102671894A (zh) * 2012-05-22 2012-09-19 南京大学 一种清洗钝化GaAs衬底表面的方法
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
RU2661320C1 (ru) * 2017-04-26 2018-07-13 Закрытое акционерное общество Научно-инженерный центр "ИНКОМСИСТЕМ" Способ гидрофобизации субстрата

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797093B1 (fr) * 1999-07-26 2001-11-02 France Telecom Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques sur un substrat de silicium ou germanium monocristallin
US7297641B2 (en) * 2002-07-19 2007-11-20 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7157379B2 (en) * 2003-09-23 2007-01-02 Intel Corporation Strained semiconductor structures
FR2864457B1 (fr) * 2003-12-31 2006-12-08 Commissariat Energie Atomique Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium.
US20050148162A1 (en) * 2004-01-02 2005-07-07 Huajie Chen Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
WO2006012544A2 (en) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding

Also Published As

Publication number Publication date
US20070042120A1 (en) 2007-02-22
JP2007053169A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
TWI484633B (zh) 用於多通道場效電晶體之中間產物及用於獲得中間產物的方法
US20050148162A1 (en) Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
US7446394B2 (en) Semiconductor device fabricated by selective epitaxial growth method
JP5315596B2 (ja) 貼合せｓｏｉウェーハの製造方法
JP2001274090A (ja) 半導体基板の製造方法
US20050148161A1 (en) Method of preventing surface roughening during hydrogen prebake of SiGe substrates
US10797148B2 (en) III-V semiconductor layers, III-V semiconductor devices and methods of manufacturing thereof
US20150372116A1 (en) Apparatus and Method for Multiple Gate Transistors
JP5585268B2 (ja) 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法
KR20200074898A (ko) 단결정 구조를 제조하기 위한 방법
US9117653B2 (en) Method for in-situ dry cleaning, passivation and functionalization of Ge semiconductor surfaces
JP4203054B2 (ja) 半導体膜の成膜方法
WO2014161463A1 (zh) 半导体器件栅氧化层的形成方法
JP4700652B2 (ja) 層構造の製造方法
JP4654710B2 (ja) 半導体ウェーハの製造方法
US20090302349A1 (en) Strained germanium field effect transistor and method of fabricating the same
US7129184B2 (en) Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
JPH08241863A (ja) 半導体基板の製造方法
JP4351497B2 (ja) 半導体装置の製造方法、及び半導体製造装置
JPH07297151A (ja) 半導体装置の製造方法
US8728941B2 (en) Semiconductor apparatus and manufacturing method of same
Wang et al. Carbon Removal and Native Oxide Cleaning on Si and SiGe Surfaces in Previum Chamber
JP2004158685A (ja) 多結晶シリコン薄膜およびその製法
Wood et al. Improved graphene growth and fluorination on Cu with clean transfer to surfaces
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

R150 Certificate of patent or registration of utility model

Ref document number: 4203054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees