[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4284744B2 - 高周波集積回路装置 - Google Patents

高周波集積回路装置 Download PDF

Info

Publication number
JP4284744B2
JP4284744B2 JP10546199A JP10546199A JP4284744B2 JP 4284744 B2 JP4284744 B2 JP 4284744B2 JP 10546199 A JP10546199 A JP 10546199A JP 10546199 A JP10546199 A JP 10546199A JP 4284744 B2 JP4284744 B2 JP 4284744B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
multilayer substrate
integrated circuit
layer
frequency integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10546199A
Other languages
English (en)
Other versions
JP2000299427A (ja
Inventor
章 栖原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10546199A priority Critical patent/JP4284744B2/ja
Publication of JP2000299427A publication Critical patent/JP2000299427A/ja
Application granted granted Critical
Publication of JP4284744B2 publication Critical patent/JP4284744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえば、移動体通信等の各種通信機器の高周波帯域の信号の処理に用いられる高周波集積回路装置に関する。
【０００２】
【従来の技術】
近年、携帯電話、自動車電話に代表される移動体通信システムの進展には目覚ましいものがある。
たとえば、日本国内では、８００ＭＨｚ帯および１．５ＧＨｚ帯のディジタルセルラー（ＰＤＣ）や、１．９ＧＨｚ帯の信号伝送を行うパーソナルハンディーホンシステム（ＰＨＳ）がサービスを行っている。日本国外においても、ＧＳＭ(Global System Mobile) を代表とする複数のシステムが既にサービスを展開している。
また、異なる通信システムをひとつの端末で利用可能な、例えば、デュアルバンド（ＣＤＭＡ(Code Division Multiple Access) 方式で１９００ＭＨｚ帯の信号伝送＋ＡＭＰＳ(Advanced Mobile Phone System)方式で８００ＭＨｚ帯の信号伝送）やデュアルモード（ＣＤＭＡ方式およびＡＭＰＳ方式で８００ＭＨｚ帯の信号伝送）などのサービスが活発になっている。
こうした発展の要因には、インフラの整備、サービスの充実とともに、携帯端末の小型、軽量化が挙げられる。当然のことながら、ｌＣチップ自体にも小型、軽量化が要求され、小型モールドパッケージやチップ外形と同程度の寸法の基板にチップを実装するＣＳＰ（Chip Size/Scale Package)が注目を浴びている。
【０００３】
高周波ＩＣでは、ＩＣ外部の外付け部品でインピーダンス整合回路やバイアス回路を実現する場合、実装する基板や周辺部品の実装状況により、ＩＣ特性が変動する場合がある。
カスタマーごとに異なるセット基板上でＩＣの特性を十分に引き出すには、周辺部品の素子値の最適化や、基板の再設計が必要になり、多大な工数がかかっている。
そのため、異なるセット基板上でもＩＣ性能が保証されるように、整合回路やバイアス回路などの回路要素を内蔵した状態で小型化を実現した実装形態が望まれている。
さらに、ＩＣの高機能化や多機能化も期待されており、半導体チップ上でさらなる集積化が進められている。
【０００４】
しかしながら、多機能化を実現する際に、たとえば、半導体材料がＧａＡｓからなる半導体チップとＳｉからなる半導体チップのように、同一プロセスでは製造できない場合や、それぞれの機能で最適なプロセス条件が異なり（最適なしきい値が異なり）プロセスが複雑になるような場合には、一つの半導体チップでの集積化は難しく、複数の半導体チップで実現するマルチチップ化が不可欠となる。
高周波ＩＣのマルチチップ化の例としては、スイッチ機能をＧａＡｓチップで実現し、ロジック機能をＳｉチップで実現した多機能スイッチや、パワーアンプおよびスイッチ機能とを有するチップと低雑音アンプおよびミキサ一機能を有するチップの二つのチップを用いた集積化ＩＣなどがある。
【０００５】
【発明が解決しようとする課題】
たとえば、図１３に示す高周波ＩＣ１０１は、ダイパッド１０２上に複数の半導体チップ１０３および１０４を搭載し、各リード１０６と各半導体チップ１０３および１０４の電極とを金属細線１０５で接続し、これらを封止樹脂１０７で封止固定したモールドパッケージ型の半導体装置である。
また、図１４に示す高周波ＩＣ２０１は、ダイパッド２０２上に複数の半導体チップ２０３および２０４を搭載し、ダイパッド２０２と半導体チップ２０３および２０４の各電極とを金属細線２０５で接続し、これらを封止樹脂２０７で封止固定し、ダイパッド２０２の裏面にバンプ２０６が形成されたＢＧＡ(Ball Grid Alley) 型の半導体装置である。
しかしながら、図１３および図１４に示す高周波ＩＣ１０１、２０１では、各半導体チップを２次元的に配置せざるを得ないため、小型化には限界があり、バイアス回路や整合回路の内蔵が難しい。また、２つの半導体チップを近接して配置しなければならないため、お互いの電気的な干渉を考慮する必要がある。
【０００６】
一方、メモリーにおいては、メモリー同士（例えばフラッシュメモリーとスタティックメモリー）の集積化や機能の異なるＩＣ（メモリーとロジック）の集積化が非常に活発である。
たとえば、図１５に示すように、２種類の半導体チップ３０３および３０４をリードフレーム上のダイパッド３０２の上下面に搭載し、金属細線３０５および３０６でワイヤボンディングし、これらとリード部３０７とを封止樹脂３０８で封止固定した半導体装置３０１では、ある程度の小型化は可能だが、整合回路やバイアス回路の内蔵は困難である。
また、たとえば、図１６に示すように、２種類の半導体チップ４０３および４０４をダイパッド４０２上に積層し、それぞれ金属細線４０５、４０６で接続し、封止樹脂４０７で封止固定したチップ積層型の半導体装置４０１方式では、２つの半導体チップ４０３および４０４をワイヤボンディングする際のスペース確保と金属細線４０５、４０６のワイヤ長の制約から実装可能なチップサイズに制限が加わり、また、整合回路やバイアス回路の内蔵も困難である。
また、たとえば、図１７に示すように、２枚のインターポーザ５０２および５０３にインナーバンプ５０７および５０９によって２つの半導体チップ５０６および５０８をそれぞれ実装し、２枚のインターポーザ５０２および５０３をスタックバンプ５０４によって接続したフリップチップ実装型ＣＳＰのスタック方式の半導体装置５０１においても、小型化の実現は可能だが、整合回路やバイアス回路の内蔵は考慮されていない。
また、たとえば、図１８に示すように、２つの半導体装置６０２および６０３のパッケージ自体を積層したパッケージ積層方式の半導体装置６０１においても、整合回路やバイアス回路の内蔵は困難であり、最終的なパッケージ厚や実装外形は大きくなってしまう。
【０００７】
本発明は、上述の従来の問題に鑑みてなされたものであって、小型化、高集積化され、回路間の電気的干渉が抑制され、放熱特性の良い高周波集積回路装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、複数の誘電体層が積層された多層基板と、前記多層基板の両面に実装された、能動素子を有する半導体チップと、前記多層基板の層間および表面に形成された回路配線層と、前記多層基板の表面の少なくとも一方に実装された受動素子からなるチップ部品とを有する。
【０００９】
前記多層基板の電子機器への装着面側の表層には、隣接する内層に通じる開口部が形成されており、前記半導体チップは、前記開口部内に収容され、かつ前記隣接する層上に実装されている。
【００１０】
前記開口部が形成された表層の表面には、電子機器への装着のための電極が形成されている。
【００１１】
前記開口部が形成された表層の厚さは、前記半導体チップまたは前記チップ部品の高さに応じて調整されている。
【００１２】
前記多層基板の層間に接地層が形成されている。
【００１３】
前記回路配線層は、インピーダンス整合回路およびバイアス回路の少なくとも一部を構成する。
【００１４】
前記チップ部品は、前記回路配線層とともに、前記インピーダンス整合回路およびバイアス回路を構成する。
【００１５】
前記バイアス回路が前記多層基板の層間に形成されている。
【００１６】
前記多層基板の周囲を囲む被覆部と、一方に半導体チップの表面に直接接触する接触部とを具備する放熱板を有する。
【００１７】
前記放熱板は、電磁シールドとして機能する。
【００１８】
前記放熱板は、前記多層基板の電子機器への非装着面側に実装された半導体チップの表面に接触している。
【００１９】
前記多層基板の電子機器への装着面側に実装された半導体チップの表面に直接接触し、かつ、前記開口部内に収容されている放熱板を有する。
【００２０】
前記半導体チップは、フリップチップボンディングによって前記多層基板に電気的に接合されている。
【００２１】
前記半導体チップは、ワイヤボンディングによって前記多層基板に電気的に接続されている。
【００２２】
前記各半導体チップのうち、一方面に実装された半導体チップは、フリップチップボンディングによって前記多層基板に電気的に接合され、
他方面に実装された半導体チップは、ワイヤボンディングによって前記多層基板に電気的に接続されている。
【００２３】
前記多層基板内には、前記半導体チップの実装位置に空洞が形成されている。
【００２４】
また、本発明は、積層された第１〜第４の誘電体層と、前記第４の誘電体層に積層され当該第４の誘電体層の表面に通ずる開口部が形成された第５の誘電体層と、前記第１および第２の誘電体層間と前記第３および第４の誘電体層間とに形成された導電材料からなる接地層と、前記第２および第３の誘電体層間に形成された導電性材料からなる回路配線層と、前記第１および第４の誘電体層の表面に形成された導電性材料からなる回路配線層とを有する多層基板と、前記第１および第４の表面に実装された能動素子を有する半導体チップと、前記第１および第４の少なくとも一方に実装された受動素子が形成されたチップ部品とを有する。
【００２５】
前記第２および第３の誘電体層間に形成された回路配線層は、バイアス回路を構成しており、前記第１および第４の誘電体層の表面に形成された導電性材料からなる回路配線層と前記第１および第４の少なくとも一方に実装された受動素子とは、インピーダンス整合回路を構成している。
【００２６】
前記第５の誘電体層の表面には、電子機器への装着のための電極が形成されている。
【００２７】
前記多層基板の側面および前記第１の誘電体層側を覆い、かつ第１の誘電体層表面に実装された半導体チップの表面に直接接触する放熱板を有する。
【００２８】
前記多層基板の第５の誘電体層の開口部内に収容され、当該開口部内の半導体チップの表面に直接接合された放熱板を有する。
【００２９】
本発明では、半導体チップが多層基板の両面に半導体チップが実装され、多層基板の少なくとも一方面にチップ部品が実装され、かつ、多層基板の内層および表面に回路配線層が形成されているため、複数の半導体チップおよび高周波集積回路に必要な各種の回路の集積化を多層基板の表面および内層で構成でき、小型化、高集積化が可能となる。
【００３０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
第１実施形態
図１は、本発明の第１実施形態に係る高周波集積回路装置の構造を示す断面図である。本実施形態に係る高周波集積回路装置は、たとえば、携帯端末の高周波アンプ（ＣＤＭＡ方式で１９００ＭＨｚ帯の信号送信およびＡＭＰＳ方式で８００ＭＨｚ帯の信号送信を行うデュアルバンド送信用増幅器）集積回路に適用したものである。
【００３１】
図１において、高周波集積回路装置１は、多層基板２と、多層基板２の両面にそれぞれ実装された半導体チップ１１、２１と、多層基板２の一方面に実装されたチップ部品４１と、多層基板２に対して設けられた放熱カバー３と、放熱板５とを有している。
【００３２】
半導体チップ１１、２１は、たとえば、送信信号の高周波電力増幅を行うための能動素子がそれぞれ形成されており、能動素子とともに、たとえばキャパシタ、抵抗等の受動素子が形成されており、これらの素子によって高周波回路を構成している。
能動素子は、たとえば、シリコン（Ｓｉ）を用いたバイポーラトランジスタや、ガリウム砒素（ＧａＡｓ）を用いた電界効果トランジスタや、ＭＯＳＦＥＴ等である。
半導体チップ１１、２１を形成する材料としては、たとえば、ＧａＡｓ等の化合物半導体や、Ｓｉ等の半導体が用いられる。
また、半導体チップ１１、２１は、高周波電力増幅を行うため、熱的に放熱が不可欠である。
【００３３】
半導体チップ１１、２１の裏面には、それぞれバンプＢＰが形成されており、半導体チップ１１、２１は、多層基板２にフリップチップ方式で実装されている。
すなわち、半導体チップ１１、１２のダイの表面電極と多層基板２の表面に形成された電極とをバンプＢＰを介して直接対向させて位置決めし、熱および圧力を加えて半導体チップ１１、１２を多層基板２に接合してある。
【００３４】
チップ部品４１は、たとえば、インダクター素子、容量素子、抵抗素子等の受動素子がそれぞれ形成されており、多層基板２の表面または内層に形成された回路配線層とともに、所定の機能の回路を構成している。
具体的には、チップ部品４１は、たとえば、多層基板２の表面に形成された回路配線層とともに、半導体チップ１１、２１が行う送信信号の高周波増幅におけるインピーダンス整合回路を構成している。
なお、図１では、チップ部品４１は多層基板２の一方面にのみ実装されているが、本実施形態では多層基板２の両面に実装されているものとする。
【００３５】
多層基板２は、５層の第１〜第５誘電体層２ａ〜２ｅの積層構造となっていおる。
多層基板２の各誘電体層２ａ〜２ｅの形成材料は、たとえば、窒化アルミニウム、アルミナ、窒化シリコン、ガラスセラミック、ガラスエポキシ等の誘電体を用いることができる。また、これらの誘電体材料から、誘電率やコストを考慮して決定される。なお、必要に応じて、これらの材料を組み合わせて使用してもよい。
【００３６】
図２および図３は、多層基板２の構成を示す断面図である。
なお、図２の（ａ）は、多層基板２の第１誘電体層２ａを表面側から見た図であり、（ｂ）は第１誘電体層２ａを第２誘電体層２ｂとの層間側から見た図であり、（ｃ）は第２誘電体層２ａを第３誘電体層２ｃとの層間側から見た図である。図３の（ａ）は第３誘電体層２ｃを第４誘電体層２ｄとの層間側から見た図であり、（ｂ）は第４誘電体層２ｄを第５誘電体層２ｅとの層間側から見た図であり、（ｃ）は第５誘電体層２ｅを表面側から見た図である。
【００３７】
第１誘電体層２ａは最上層であり、図２（ａ）に示すように、第１誘電体層２ａの上面には、たとえば、図示しないストリップライン（導体線路）で構成される回路配線層５１が形成されているとともに、半導体チップ１１およびチップ部品４１が実装されている。
回路配線層５１は、具体的には、たとえば、チップ部品４１とともに半導体チップ１１に対するインピーダンス整合回路を構成している。
【００３８】
図２（ｂ）に示すように、第１誘電体層２ａの下面、すなわち、第１誘電体層２ａと第２誘電体層２ｂとの層間には、たとえば、銅、アルミニウム等の導電性材料からなる接地層Ｇ１が形成されている。接地層Ｇ１は接地レベルである。
【００３９】
図２（ｃ）に示すように、第２誘電体層２ｂの下面には、すなわち、第２誘電体層２ｂと第３誘電体層２ｃとの層間には、たとえば、図示しないストリップライン（導体線路）で構成される回路配線層５２が導電性材料によって形成されている。
回路配線層５２は、具体的には、たとえば、半導体チップ１１、２１に各種電源を供給するバイアス回路を構成している。
バイアス回路は、基本波から発生した高調波を減衰させるために、伝送信号の基準波長λのλ／４の長さのストリップラインなどで構成する。なお、λ／４ののストリップラインの長さは、たとえば、８００ＭＨｚの場合には、約３０ｍｍとなる。
【００４０】
図３（ａ）に示すように、第３誘電体層２ｃの下面、すなわち、第３誘電体層２ｃと第４誘電体層２ｄとの層間には、接地層Ｇ２が形成されている。接地層Ｇ２は接地レベルである。
【００４１】
図３（ｂ）に示すように、第４誘電体層２ｄの下面、すなわち、第４誘電体層２ｄと第５誘電体層２ｅとの層間には、たとえば、図示しないストリップラインによって構成される回路配線層５３が形成されるとともに、半導体チップ２１とチップ部品４１とが実装されている。
【００４２】
第５誘電体層２ｅは最下層であり、図示しない電子機器の親基板に装着される層である。
第５誘電体層２ｅは、図３（ｃ）に示すように、第４誘電体層２ｄに実装された半導体チップ２１やチップ部品４１が挿通しかつ収容する開口部５５が設けられている。
また、第５誘電体層２ｅには、電子機器の親基板との接合のための、たとえば、ランド型の電極５４が複数形成されている。
第５誘電体層２ｅの厚さは、半導体チップ２１の高さ、または、チップ部品４１の高さ、あるいはチップ部品４１の有無によって、開口部５５内に半導体チップ２１およびチップ部品４１が確実に収容されるように調整されている。
【００４３】
上記の第１〜第５誘電体層２ａ〜２ｅの層間に形成された回路配線層５２および接地層Ｇ１、Ｇ２と、多層基板２の両面に形成された回路配線層５１，５３、半導体チップ１１，２１、各チップ部品４１は、図１に示すように、各誘電体層２ａ〜２ｅに形成されたスルーホール内の配線５６および多層基板の周囲に形成された配線５７によって互いに電気的に接続されている。配線５７は、第５誘電体層２ｅに形成された電極５４に電気的に接続されている。
【００４４】
放熱カバー３は、多層基板２の第１誘電体層２ａ側に対して、多層基板２の外周および第１誘電体層２ａ側を覆うように設けられた被覆部３ｂと、被覆部３ｂに一体に形成された半導体チップ１１の表面と直接接触する接触部３ａとを有している。
放熱カバー３の接触部３ａは、多層基板２に実装された半導体チップ１１の表面と、たとえば、接着剤によって接合されており、多層基板２は放熱カバー３に保持されている。
放熱カバー３の材質としては、熱伝導性の良好なもの、例えばアルミニウム等の金属材料が用いられる。
放熱カバー３の被覆部３ｂの端部には、放熱カバー３を電子機器の親基板に取り付けるための取り付け部３ｃが形成されている。
【００４５】
多層基板２の下面に実装された半導体チップ２２の下面には、放熱板５が取り付けられ、半導体チップ２２とともに封止樹脂Ｒによって樹脂固定されている。放熱板５は、多層基板２の第５誘電体層５ｅの開口部５５内に収容されており、第５誘電体層５ｅの表面から突出していない。
放熱板５は、熱伝導性の良好な上記の放熱カバー３と同様の材料で形成される。
【００４６】
上記高周波集積回路装置１は、電子機器の親基板に対して、放熱カバー３の取り付け部３ｃおよび第５誘電体層５ｅが接合される。
電子機器から高周波集積回路装置１に装着されると、たとえば、多層基板２の第２誘電体層２ｂと第３誘電体層２ｃとの層間に形成された回路配線層５２のバイアス回路を通じて半導体チップ１１、２１に電源が供給され、半導体チップ１１、２１は高周波電力増幅を行う。
【００４７】
多層基板２の両面に実装された半導体チップ１１および２１とも高周波電力増幅を行うので、半導体チップ１１および２１の発熱量は大きく、放熱を行う必要がある。
多層基板２の上面に実装された半導体チップ１１から発生した熱は、接触部３ａを通じて放熱カバー３に伝えられる。
放熱カバー３の被覆部３ｂは、広い表面積で空気に触れているため、放熱カバー３に伝えられた熱は空気中に放熱される。さらに、放熱カバー３の取り付け部３ｃにより親基板に取り付けていると、放熱カバー３の熱は、親基板により放熱される。なお、この放熱カバー３は、半導体チップ１１の放熱を行うとともに、多層基板２の表面への塵の侵入防止や、外部との電磁シールドとしても機能する。
【００４８】
多層基板２の下面に実装された半導体チップ２１から発生した熱は、その下面に取り付けられている放熱板５を介して多層基板２が装着される図示しない電子機器の親基板に伝えられ、親基板より放熱される。
【００４９】
本実施形態に係る高周波集積回路装置１では、多層基板２の両面を使って半導体チップ１１、２１やチップ部品４１の実装を行っており、基板面積を有効に利用でき、３次元的な小型化が可能となる。
また、複数の誘電体層２ａ〜２ｅが積層された多層基板２を用いることにより、誘電体層２ａ〜２ｅの層間に、たとえば、バイアス回路においてλ／４の長さのストリップライン等の比較的線路長の長い回路を形成することができ、立体的に、整合回路やバイアス回路を組み込むことが可能となる。
また、多層基板２の両面には、インダクター素子や容量素子などのチップ部品４１も実装され、多層基板２の両面を使って部品実装を行うことで基板面積が有効に利用でき、小型化が可能となる。
【００５０】
さらに、本実施形態に係る高周波集積回路装置１によれば、誘電体層２ａ〜２ｅの層間に接地層Ｇ１およびＧ２を形成して、各回路配線層５１、５２、５３の間に位置させているため、各回路配線層５１、５２、５３間の電気的な干渉を防止することができる。
また、放熱カバー３は、放熱のみならず、高周波集積回路装置１内への塵の侵入防止や電磁シールドのためにも必要であるから、元々カバーは必要なものであり、放熱カバー３を取り付けることにより、大型化したり、コストアップになることはない。
なお、上述の説明では、チップ部品４１は多層基板２の両面上に実装されているものとしたが、一方面のみの実装でも構わない。また、チップ部品４１を実装せずに、半導体チップ１１、２１のみの実装でもよい。
【００５１】
第２の実施形態
図４〜図７は、本発明の第２の実装形態に係る高周波集積回路装置の構造を示す断面図である。なお、第１の実施形態に係る高周波集積回路装置の構成要素と同一の構成要素については同一の符号をもって示している。
図４および図５に示す高周波集積回路装置は、基本的には、上述した第１の実施形態に係る高周波集積回路装置と同一の構成であるが、多層基板２の両面に実装される半導体チップ１１および２１のうち、一方が発熱量が比較的大きく、他方が発熱量が比較的小さい場合に本発明を適用した場合の構成を示している。
【００５２】
図４に示す高周波集積回路装置６１は、多層基板２の第１誘電体層２ａの表面に実装された半導体チップ１１の発熱が大きく、多層基板２の第５誘電体層２ｅに実装された半導体チップ２１の発熱が小さい場合である。
半導体チップ１１は、たとえば、送信信号増幅回路を有し、半導体チップ２１は、たとえば、多機能スイッチ回路を有している。
図４に示すように、発熱が大きい半導体チップ１１に対しては、放熱カバー３を設け、発熱量の小さい半導体チップ２１には上記の放熱板５は設けず、半導体チップ２１は、フリップチップ方式で多層基板２の第４誘電体層２ｄに実装され、封止樹脂Ｒによって覆われている。
【００５３】
図５に示す高周波集積回路装置６２は、図４に示した高周波集積回路装置６１と同様に、半導体チップ１１の発熱が大きく、半導体チップ２１の発熱が小さい場合である。
図５に示すように、発熱が大きい半導体チップ１１に対しては、放熱カバー３を設け、発熱量の小さい半導体チップ２１には上記の放熱板５は設けない。
また、半導体チップ２１は、表面電極が形成された面を第４誘電体層２ｄに対して反対向きにして第４誘電体層２ｄに接合し、半導体チップ２１の表面電極と第４誘電体層２ｄ上の電極とを金属細線５９でワイヤリングするとともに、第５誘電体層２ｅの開口部５５内を樹脂Ｒで充填して半導体チップ２１および金属細線５９を固定する。
【００５４】
以上のように、半導体チップ１１の発熱が大きく、半導体チップ２１の発熱が小さい場合には、図４および図５に示した構成のように、ワイヤ長のばらつきやインダクタンスの影響を避けるべき半導体チップや放熱を必要とする半導体チップはフリップチップ方式で実装し、これらの必要のない半導体チップはワイヤボンディングを用いて実装することで対応可能となる。
【００５５】
図６に示す高周波集積回路装置６３は、半導体チップ１１の発熱が小さく、半導体チップ２１の発熱が大きい場合である。
この場合には、図６に示すように、半導体チップ１１に対して上記の放熱カバー３は設けず、半導体チップ２１に対しては放熱板５を設ける。
また、半導体チップ１１および半導体チップ２１は、バンプＢＰを介して多層基板２の両面にそれぞれフリップチップ方式で実装されている。
半導体チップ２１およびは放熱板５は、第５誘電体層２ｅの開口部５５内に樹脂Ｒによって固定されている。
【００５６】
図７に示す高周波集積回路装置６４は、図６に示した高周波集積回路装置６３と同様に、半導体チップ１１の発熱が小さく、半導体チップ２１の発熱が大きい場合である。
図７に示すように、半導体チップ１１は、半導体チップ１１の表面電極形成側を第１誘電体層２ａに対して反対向きに配置し、この表面電極と第１誘電体層２ａ上の電極とを金属細線７０でワイヤリングするとともに、半導体チップ１１および金属細線７０を樹脂Ｒで固定している。
半導体チップ２１の実装構造は、図６に示した高周波集積回路装置６３と同様にしている。
【００５７】
以上のように、半導体チップ１１の発熱が小さく、半導体チップ２１の発熱が大きい場合には、図６および図７に示した構成で対応可能である。
【００５８】
第３の実施形態
図８〜図１１は、本発明の第３の実装形態に係る高周波集積回路装置の構造を示す断面図である。なお、第１の実施形態に係る高周波集積回路装置の構成要素と同一の構成要素については同一の符号をもって示している。
図８〜図１１に示す高周波集積回路装置は、基本的には、上述した第１の実施形態に係る高周波集積回路装置と同一の構成であるが、多層基板２の両面に実装される半導体チップ１１および２１の発熱量が小さく、特に放熱手段を設けなくてもよい場合である。
【００５９】
図８に示す高周波集積回路装置６５は、半導体チップ１１および２１をフリップチップ方式で多層基板２に実装し、樹脂Ｒで固定している。
図９に示す高周波集積回路装置６６は、半導体チップ１１が特に発熱量が少ない場合であり、半導体チップ１１の表面電極形成側を第１誘電体層２ａに対して反対向きに配置し、この表面電極と第１誘電体層２ａ上の電極とを金属細線７２でワイヤリングするとともに、半導体チップ１１および金属細線７０を樹脂Ｒで固定している。
【００６０】
図１０に示す高周波集積回路装置６７は、多層基板２の下面に実装される半導体チップ２１が特に発熱量が少ない場合であり、半導体チップ２１の表面電極形成側を第４誘電体層２ｄに対して反対向きに配置し、この表面電極と第５誘電体層２ｄ上の電極とを金属細線７３でワイヤリングするとともに、半導体チップ２１および金属細線７３を樹脂Ｒで固定している。
図１１に示す高周波集積回路装置６８は、多層基板２の両面に実装される半導体チップ１１、１２が共に特に発熱量が少ない場合であり、半導体チップ１１、１２が図９および図１０に示した方法で実装されている。
【００６１】
以上のように、半導体チップ１１、１２の発熱量が小さい場合には、図８〜図１１に示した構成で対応可能となる。
【００６２】
第４の実施形態
図１２は、本発明の第４の実装形態に係る高周波集積回路装置の構造を示す断面図である。なお、第１の実施形態に係る高周波集積回路装置の構成要素と同一の構成要素については同一の符号をもって示している。
図１２に示す高周波集積回路装置６９は、多層基板２の下面に実装される半導体チップ２１の処理する周波数がより高い場合である。
半導体チップ２１が、さらに高い周波数の処理を行う場合には、たとえば、図１２に示すように、多層基板２の第４誘電体層２ｄの表面に実装した半導体チップ２１の実装位置に対応する多層基板２の第４誘電体層２ｄおよび第３誘電体層２ｃに空洞であるキャビティーＨを形成する。
このような構成とすることにより、キャビティーＨの空間は、誘電体よりも誘電率が低く、低インダクタンスとなり、半導体チップ２１の高周波特性への影響を抑制することができる。
なお、本実施形態では、多層基板２の下面に実装される半導体チップ２１に対してキャビティーＨを形成しているが、同様に、多層基板２の上面に実装される半導体チップ１１に対してもキャビティーＨを形成することが可能である。
【００６３】
本発明は、上述した実施形態では、多層基板２の各表面に実装された半導体チップはそれぞれ単数であったが、本発明はこれに限定されるわけではなく、多層基板２の両面に実装される半導体チップが複数であってもよい。
【００６４】
【発明の効果】
本発明によれば、多層基板の両面を使って半導体チップおよびチップ部品の実装を行っているため、基板面積を有効に利用でき、高周波集積回路装置の小型化、高集積化が可能である。
また、本発明によれば、ワイヤ長のばらつきやインダクタンスの影響を避けるべき半導体チップや放熱を必要とする半導体チップの実装については、フリップ実装を用い、それらを考慮しなくてよい場合には、ワイヤリング方式を採用するため、実装方式の自由度を拡大させることができる。
また、本発明によれば、半導体チップおよびチップ部品を実装する基板として多層基板を用いることにより、高密度実装が行えるとともに、多層基板中には接地層を含める回路配線層間の電気的な干渉が防止され、かつ熱抵抗を低下させることが可能となる。
また、本発明によれば、半導体チップおよびチップ部品を実装する基板として多層基板を用いることにより、バイアス回路を多層基板の誘電体層間に実現可能であり、層間を有効に活用することで小型化、高実装化が可能となる。
また、本発明によれば、放熱が必要な半導体チップを実装した場合であっても、容易に対応可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る高周波集積回路装置の構造を示す断面図である。
【図２】図１の高周波集積回路装置の多層基板の構成を示す図である。
【図３】図１の高周波集積回路装置の多層基板の構成を示す図である。
【図４】本発明の第２の実施形態に係る高周波集積回路装置の構造の一例を示す断面図である。
【図５】本発明の第２の実施形態に係る高周波集積回路装置の構造の他の例を示す断面図である。
【図６】本発明の第２の実施形態に係る高周波集積回路装置の構造のさらに他の例を示す断面図である。
【図７】本発明の第２の実施形態に係る高周波集積回路装置の構造のさらに他の例を示す断面図である。
【図８】本発明の第３の実施形態に係る高周波集積回路装置の構造の一例を示す断面図である。
【図９】本発明の第３の実施形態に係る高周波集積回路装置の構造の他の例を示す断面図である。
【図１０】本発明の第３の実施形態に係る高周波集積回路装置の構造のさらに他の例を示す断面図である。
【図１１】本発明の第３の実施形態に係る高周波集積回路装置の構造のさらに他の例を示す断面図である。
【図１２】本発明の第４の実施形態に係る高周波集積回路装置の構造を示す断面図である。
【図１３】従来の高周波集積回路装置の構造の一例を示す断面図である。
【図１４】従来の高周波集積回路装置の構造の他の例を示す断面図である。
【図１５】従来の高周波集積回路装置の構造のさらに他の例を示す断面図である。
【図１６】従来の高周波集積回路装置の構造のさらに他の例を示す断面図である。
【図１７】従来の高周波集積回路装置の構造のさらに他の例を示す断面図である。
【図１８】従来の高周波集積回路装置の構造のさらに他の例を示す断面図である。
【符号の説明】
１…高周波集積回路装置、２…多層基板、２ａ〜２ｅ…第１〜第５誘電体層、３…放熱カバー、５…放熱板、１１，２１…半導体チップ、４１…チップ部品、５１，５２，５３…回路配線層、Ｇ１，Ｇ２…接地層。

Claims (12)

  1. 複数の誘電体層が積層された多層基板と、
    前記多層基板の電子機器への非装着面側である一方面の表層に、フリップチップボンディングによる電気的な接続により実装された、能動素子を有する第１半導体チップと、
    前記多層基板の電子機器への装着面側である他方面の表層に、フリップチップボンディングによる電気的な接続により実装された、能動素子を有する第２半導体チップと、
    前記多層基板の層間および表面に形成された回路配線層と、
    前記多層基板の表面の前記一方面もしくは両面に実装された受動素子からなるチップ部品と、
    前記多層基板の周囲を囲む被覆部と、前記第１半導体チップ及び前記チップ部品が実装された前記一方面において、前記第１半導体チップの表面に直接接触する接触部とを具備する第１放熱板とを有し、
    前記第２半導体チップは、前記他方面の表層に、隣接する内層に通じるように形成された開口部内に収容され、かつ前記隣接する内層上に実装されており、
    前記開口部が形成された表層の厚さは、前記半導体チップまたはチップ部品の高さに応じて調整されおり、
    前記第２半導体チップの表面に直接接触し、かつ、前記開口部内に収容されている第２放熱板をさらに有する
    高周波集積回路装置。
  2. 前記開口部が形成された表層の表面には、電子機器への装着のための電極が形成されている
    請求項１に記載の高周波集積回路装置。
  3. 前記多層基板の層間に接地層が形成されている
    請求項１または２のいずれかに記載の高周波集積回路装置。
  4. 前記回路配線層は、インピーダンス整合回路およびバイアス回路の少なくとも一部を構成する
    請求項１〜３のいずれかに記載の高周波集積回路装置。
  5. 前記チップ部品は、前記回路配線層とともに、前記インピーダンス整合回路およびバイアス回路を構成する
    請求項４に記載の高周波集積回路装置。
  6. 前記バイアス回路が前記多層基板の層間に形成されている
    請求項４に記載の高周波集積回路装置。
  7. 前記第１放熱板は、電磁シールドとして機能する
    請求項１〜６のいずれかに記載の高周波集積回路装置。
  8. 前記多層基板の他方面に実装された前記第２半導体チップは、フリップチップボンディングによって前記多層基板に電気的に接合されている
    請求項１〜７のいずれかに記載の高周波集積回路装置。
  9. 前記多層基板内には、前記第２半導体チップの実装位置に空洞が形成されている
    請求項１〜８のいずれかに記載の高周波集積回路装置。
  10. 積層された第１〜第４の誘電体層と、前記第４の誘電体層に積層され当該第４の誘電体層の表面に通ずる開口部が形成された第５の誘電体層と、
    前記第１および第２の誘電体層間と前記第３および第４の誘電体層間とに形成された導電材料からなる接地層と、
    前記第２および第３の誘電体層間に形成された導電性材料からなる回路配線層と、
    前記第１および第４の誘電体層の表面に形成された導電性材料からなる回路配線層と
    を有する多層基板と、
    前記第１誘電体層の表面に、フリップチップボンディングによる電気的な接続により実装された、能動素子を有する第１半導体チップと、
    前記第４の誘電体層の表面に、フリップチップボンディングによる電気的な接続により実装された、能動素子を有する第２半導体チップと、
    前記第１の誘電体層に、または、前記第１および第４の誘電体層双方に実装された、受動素子が形成されたチップ部品と、
    前記多層基板の側面および前記第１半導体チップ及び前記チップ部品が実装された、前記第１の誘電体層側を覆い、かつ第１の誘電体層表面に実装された前記第１半導体チップの表面に直接接触する第１放熱板とを有し、
    前記第２半導体チップは、前記他方面の表層に、隣接する内層に通じるように形成された開口部内に収容され、かつ前記隣接する内層上に実装されており、
    前記開口部が形成された表層の厚さは、前記半導体チップまたはチップ部品の高さに応じて調整されおり、
    前記第２半導体チップの表面に直接接触し、かつ、前記開口部内に収容されている第２放熱板をさらに有する
    高周波集積回路装置。
  11. 前記第２および第３の誘電体層間に形成された回路配線層は、バイアス回路を構成しており、
    前記第１および第４の誘電体層の表面に形成された導電性材料からなる回路配線層と前記第１の誘電体層に、または、前記第１および第４の誘電体層双方に実装された受動素子とは、インピーダンス整合回路を構成している
    請求項１０に記載の高周波集積回路装置。
  12. 前記第５の誘電体層の表面には、電子機器への装着のための電極が形成されている
    請求項１０または１１に記載の高周波集積回路装置。
JP10546199A 1999-04-13 1999-04-13 高周波集積回路装置 Expired - Fee Related JP4284744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10546199A JP4284744B2 (ja) 1999-04-13 1999-04-13 高周波集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10546199A JP4284744B2 (ja) 1999-04-13 1999-04-13 高周波集積回路装置

Publications (2)

Publication Number Publication Date
JP2000299427A JP2000299427A (ja) 2000-10-24
JP4284744B2 true JP4284744B2 (ja) 2009-06-24

Family

ID=14408232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10546199A Expired - Fee Related JP4284744B2 (ja) 1999-04-13 1999-04-13 高周波集積回路装置

Country Status (1)

Country Link
JP (1) JP4284744B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3547363B1 (en) * 2018-03-29 2022-12-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly and electronic system with impedance matched interconnect structures

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
AU2003272405A1 (en) * 2002-09-17 2004-04-08 Chippac, Inc. Semiconductor multi-package module having wire bond interconnection between stacked packages
CN100543953C (zh) 2003-10-06 2009-09-23 日本电气株式会社 电子器件及其制造方法
JP4590294B2 (ja) * 2005-04-13 2010-12-01 株式会社リコー 三次元成形回路部品の製造方法
JP4703424B2 (ja) * 2006-02-10 2011-06-15 大日本印刷株式会社 複合センサーパッケージ
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
US8339790B2 (en) * 2010-09-10 2012-12-25 Raytheon Company Monolithic microwave integrated circuit
EP3432353B1 (en) * 2016-04-27 2021-09-01 Mitsubishi Electric Corporation High frequency circuit
JP6994342B2 (ja) * 2017-10-03 2022-01-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
CN113631015A (zh) * 2021-07-16 2021-11-09 江苏矽美科散热科技有限公司 一种用于电器设备的轻薄型散热装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3547363B1 (en) * 2018-03-29 2022-12-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly and electronic system with impedance matched interconnect structures

Also Published As

Publication number Publication date
JP2000299427A (ja) 2000-10-24

Similar Documents

Publication Publication Date Title
US8067824B2 (en) Integrated circuit module package and assembly method thereof
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US5717249A (en) RF power amplifying circuit device
US6359341B1 (en) Ball grid array integrated circuit package structure
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
US9219021B2 (en) Semiconductor device including heat dissipating structure
US11984380B2 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
JP4284744B2 (ja) 高周波集積回路装置
US20050012192A1 (en) Hybrid integrated circuit
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
US6531775B1 (en) High-frequency module
JPH05167302A (ja) 高周波電力増幅回路装置およびそれを含む高周波モジュール
CN113614898A (zh) 带有暴露的夹的电子器件倒装芯片封装
JP2006120996A (ja) 回路モジュール
EP0996155A2 (en) Radio frequency integrated circuit apparatus
US7091594B1 (en) Leadframe type semiconductor package having reduced inductance and its manufacturing method
JP6952913B2 (ja) 半導体装置及びアンテナ装置
JPH09148373A (ja) 無線通信モジュール
TWI249262B (en) Apparatus of antenna with heat slug and its fabrication process
JPWO2006001087A1 (ja) 半導体装置
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
KR100708038B1 (ko) 반도체칩의 실장 구조 및 그 방법
JP4696621B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees