JP2003086726A - 高電力モノリシックマイクロ波集積回路パッケージ - Google Patents
高電力モノリシックマイクロ波集積回路パッケージInfo
- Publication number
- JP2003086726A JP2003086726A JP2001382308A JP2001382308A JP2003086726A JP 2003086726 A JP2003086726 A JP 2003086726A JP 2001382308 A JP2001382308 A JP 2001382308A JP 2001382308 A JP2001382308 A JP 2001382308A JP 2003086726 A JP2003086726 A JP 2003086726A
- Authority
- JP
- Japan
- Prior art keywords
- mmic
- insulator substrate
- die
- contact
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 寄生容量及び寄生コンダクタンスを低減する
ＭＭＩＣパッケージを提供することである。 【解決手段】 モノリシックマイクロ波集積回路（ＭＭ
ＩＣ）パッケージはＭＭＩＣダイとヒートシンクと絶縁
体基板とシール材料とを備え、ヒートシンクは活性領域
に配置し、複数のボンディングパッドが周縁領域に配置
し、絶縁体基板が開口と複数の出入りポートとを有し、
開口がヒートシンクを含むように用いられかつ出入りポ
ートがボンディングパッドに電気的に接続され、シール
材料は、ＭＭＩＣダイが絶縁体基板に固定され、保護さ
れるように、絶縁体基板とＭＭＩＣダイとの間を充填し
てＭＭＩＣダイを覆うことを特徴とする。
ＭＭＩＣパッケージを提供することである。 【解決手段】 モノリシックマイクロ波集積回路（ＭＭ
ＩＣ）パッケージはＭＭＩＣダイとヒートシンクと絶縁
体基板とシール材料とを備え、ヒートシンクは活性領域
に配置し、複数のボンディングパッドが周縁領域に配置
し、絶縁体基板が開口と複数の出入りポートとを有し、
開口がヒートシンクを含むように用いられかつ出入りポ
ートがボンディングパッドに電気的に接続され、シール
材料は、ＭＭＩＣダイが絶縁体基板に固定され、保護さ
れるように、絶縁体基板とＭＭＩＣダイとの間を充填し
てＭＭＩＣダイを覆うことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、モノリシックマイ
クロ波集積回路（ＭＭＩＣ）パッケージに関するもので
ある。特に、本発明はフリップチップ型ＭＭＩＣパッケ
ージに関するものである。
クロ波集積回路（ＭＭＩＣ）パッケージに関するもので
ある。特に、本発明はフリップチップ型ＭＭＩＣパッケ
ージに関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】現在、
通常のマイクロ波／ミリメータ波集積回路の作動周波数
は約3-30GHzから30-300GHzである。マイクロ波／ミリメ
ータ波集積回路の機能及び応用はそのパッケージに制限
される。従って、ＭＭＩＣ市場で成功するためには、高
作動周波数、低寄生容量及び低寄生コンダクタンス、優
れた熱散逸パフォーマンス、小型ボディ、低製造コス
ト、及び、大量生産性を有するＭＭＩＣパッケージが要
求されている。
通常のマイクロ波／ミリメータ波集積回路の作動周波数
は約3-30GHzから30-300GHzである。マイクロ波／ミリメ
ータ波集積回路の機能及び応用はそのパッケージに制限
される。従って、ＭＭＩＣ市場で成功するためには、高
作動周波数、低寄生容量及び低寄生コンダクタンス、優
れた熱散逸パフォーマンス、小型ボディ、低製造コス
ト、及び、大量生産性を有するＭＭＩＣパッケージが要
求されている。
【０００３】図１は、従来のＭＭＩＣパッケージの概略
断面図である。図１で示したパッケージは、最も多く用
いられている小型集積回路（ＳＯＩＣ；small outline
integrated circuit）である。チップ１０４は、表面実
装によってリードフレーム１０２のダイ領域１０６に固
定されている。ボンディングワイヤ１０８はチップ１０
４を電気的にリードフレーム１０２に接続するのに用い
られる。シール（封止）材料１１０はワイヤ１０８、チ
ップ１０４、及びリードフレームの一部１０６を覆い、
固定する。パッケージは、大気中の水分、ダスト等によ
る劣化から電子部品を保護するカプセル部１１２で成形
して形成される。しかしながら、リードフレームは深刻
な寄生容量及び寄生コンダクタンス効果を発生されるこ
とがある。
断面図である。図１で示したパッケージは、最も多く用
いられている小型集積回路（ＳＯＩＣ；small outline
integrated circuit）である。チップ１０４は、表面実
装によってリードフレーム１０２のダイ領域１０６に固
定されている。ボンディングワイヤ１０８はチップ１０
４を電気的にリードフレーム１０２に接続するのに用い
られる。シール（封止）材料１１０はワイヤ１０８、チ
ップ１０４、及びリードフレームの一部１０６を覆い、
固定する。パッケージは、大気中の水分、ダスト等によ
る劣化から電子部品を保護するカプセル部１１２で成形
して形成される。しかしながら、リードフレームは深刻
な寄生容量及び寄生コンダクタンス効果を発生されるこ
とがある。
【０００４】上述の問題を解決するアプローチが提案さ
れてきた。図２で示しているのは、ＭＭＩＣパッケージ
２００のＭＭＩＣダイ２０４のキャリヤとして用いられ
た絶縁体基板を有する他の従来型ＭＭＩＣパッケージの
概略断面図である。絶縁体基板は上面と下面とを有す
る。上面及び下面はそれぞれ複数のコンタクト２０２
ａ、２０２ｂを備える。コンタクト２０２ａ、２０２ｂ
はビアホール２０２ｃを介して電気的に接続される。Ｍ
ＭＩＣダイ２０４を絶縁体基板２０２に固定した後、Ｍ
ＭＩＣダイ２０４上のコンタクト２０３を絶縁体基板上
のコンタクト２０２ａに電気的に接続するためにボンデ
ィングワイヤ２０６を用いる。最後に、シール材料２０
８によって、ＭＭＩＣダイ２０４及びボンディングワイ
ヤ２０６を覆い、固定する。パッケージはカプセル部２
１０で成形して形成される。
れてきた。図２で示しているのは、ＭＭＩＣパッケージ
２００のＭＭＩＣダイ２０４のキャリヤとして用いられ
た絶縁体基板を有する他の従来型ＭＭＩＣパッケージの
概略断面図である。絶縁体基板は上面と下面とを有す
る。上面及び下面はそれぞれ複数のコンタクト２０２
ａ、２０２ｂを備える。コンタクト２０２ａ、２０２ｂ
はビアホール２０２ｃを介して電気的に接続される。Ｍ
ＭＩＣダイ２０４を絶縁体基板２０２に固定した後、Ｍ
ＭＩＣダイ２０４上のコンタクト２０３を絶縁体基板上
のコンタクト２０２ａに電気的に接続するためにボンデ
ィングワイヤ２０６を用いる。最後に、シール材料２０
８によって、ＭＭＩＣダイ２０４及びボンディングワイ
ヤ２０６を覆い、固定する。パッケージはカプセル部２
１０で成形して形成される。
【０００５】従来、ボンディングワイヤは、インピーダ
ンス及び自励振動の原因となる寄生容量及び寄生コンダ
クタンス効果を生じさせる。
ンス及び自励振動の原因となる寄生容量及び寄生コンダ
クタンス効果を生じさせる。
【０００６】本発明の目的は、寄生容量及び寄生コンダ
クタンスを低減するＭＭＩＣパッケージを提供すること
である。
クタンスを低減するＭＭＩＣパッケージを提供すること
である。
【０００７】本発明の他の目的は、熱を効果的に散逸さ
せるために、ＭＭＩＣダイの活性領域に結合されるヒー
トシンクを有するＭＭＩＣパッケージを提供することで
ある。
せるために、ＭＭＩＣダイの活性領域に結合されるヒー
トシンクを有するＭＭＩＣパッケージを提供することで
ある。
【０００８】本発明の他の目的は、パッケージサイズを
縮小するために、ワイヤボンディング技術でなく、フリ
ップチップ技術によってチップと絶縁体基板との間の電
気的接続を実施するＭＭＩＣパッケージを提供すること
である。
縮小するために、ワイヤボンディング技術でなく、フリ
ップチップ技術によってチップと絶縁体基板との間の電
気的接続を実施するＭＭＩＣパッケージを提供すること
である。
【０００９】本発明の他の目的は、表面実装技術に応用
でき、かつ、大量生産が可能なＭＭＩＣパッケージを提
供することである。
でき、かつ、大量生産が可能なＭＭＩＣパッケージを提
供することである。
【００１０】
【課題を解決するための手段】本発明の上述の目的及び
他の目的を達成するため、ＭＭＩＣダイと、ヒートシン
クと、絶縁体基板と、シール材料とを備えたモノリシッ
クマイクロ波集積回路（ＭＭＩＣ）パッケージを提供す
る。ＭＭＩＣダイは、活性領域及び周縁領域を有する。
ヒートシンクは、ＭＭＩＣダイの活性領域に配置する。
複数のボンディングパッドは周縁領域に配置する。絶縁
体基板は開口と複数の出入りポート（transit port）と
を有する。開口はヒートシンクを含むために用いられ、
出入りポートはボンディングパッドに電気的に接続す
る。シール材料を絶縁体基板とＭＭＩＣダイとの間に充
填しＭＭＩＣダイ全体を覆い、それによって、ＭＭＩＣ
ダイを絶縁体基板に固定し、保護する。
他の目的を達成するため、ＭＭＩＣダイと、ヒートシン
クと、絶縁体基板と、シール材料とを備えたモノリシッ
クマイクロ波集積回路（ＭＭＩＣ）パッケージを提供す
る。ＭＭＩＣダイは、活性領域及び周縁領域を有する。
ヒートシンクは、ＭＭＩＣダイの活性領域に配置する。
複数のボンディングパッドは周縁領域に配置する。絶縁
体基板は開口と複数の出入りポート（transit port）と
を有する。開口はヒートシンクを含むために用いられ、
出入りポートはボンディングパッドに電気的に接続す
る。シール材料を絶縁体基板とＭＭＩＣダイとの間に充
填しＭＭＩＣダイ全体を覆い、それによって、ＭＭＩＣ
ダイを絶縁体基板に固定し、保護する。
【００１１】絶縁体基板の出入りポートはバンプによっ
てＭＭＩＣダイ上のボンディングパッドに電気的に接続
する。これらのバンプはＭＭＩＣダイのボンディングパ
ッド上、又は、絶縁体基板の出入りポート上に形成でき
る。
てＭＭＩＣダイ上のボンディングパッドに電気的に接続
する。これらのバンプはＭＭＩＣダイのボンディングパ
ッド上、又は、絶縁体基板の出入りポート上に形成でき
る。
【００１２】本発明で用いるヒートシンクは開口よりわ
ずかに小さい。
ずかに小さい。
【００１３】本発明の一態様では、絶縁体基板の出入り
ポートは、第１のコンタクトと、第２のコンタクトと、
ビアホールとを備える。第１のコンタクトは、絶縁体基
板の上面上に配置する。第２のコンタクトは、絶縁体基
板の下面上に配置する。ビアホールは絶縁体基板に配置
し、第１のコンタクトと第２のコンタクトとを電気的に
接続する。
ポートは、第１のコンタクトと、第２のコンタクトと、
ビアホールとを備える。第１のコンタクトは、絶縁体基
板の上面上に配置する。第２のコンタクトは、絶縁体基
板の下面上に配置する。ビアホールは絶縁体基板に配置
し、第１のコンタクトと第２のコンタクトとを電気的に
接続する。
【００１４】本発明の他の態様では、絶縁体基板の出入
りポートは、ビアホールを介して互いに電気的に接続し
ない第１のコンタクトと第２のコンタクトとを備える。
第１及び第２のコンタクトは接続が絶たれ、ダミーのコ
ンタクトとして用いられる。
りポートは、ビアホールを介して互いに電気的に接続し
ない第１のコンタクトと第２のコンタクトとを備える。
第１及び第２のコンタクトは接続が絶たれ、ダミーのコ
ンタクトとして用いられる。
【００１５】絶縁体基板の上面上の第１のコンタクト
は、ＭＭＩＣダイのボンディングパッドに電気的に接続
する。
は、ＭＭＩＣダイのボンディングパッドに電気的に接続
する。
【００１６】ヒートシンクは、接着層によってＭＭＩＣ
ダイの活性領域に結合する。接着層は低誘電体材料ある
いは熱伝導性化合物から成ってもよい。
ダイの活性領域に結合する。接着層は低誘電体材料ある
いは熱伝導性化合物から成ってもよい。
【００１７】
【発明の実施の形態】以上の概括的な説明及び以下の詳
細な説明は共に例示であり、クレームする本発明の説明
を提供することを意図していることを理解されたい。
細な説明は共に例示であり、クレームする本発明の説明
を提供することを意図していることを理解されたい。
【００１８】添付図面は、本発明のさらなる理解のため
に含み、本明細書に組み込まれ、その一部を構成するも
のである。図面は、本発明の実施形態を例示するもので
あり、記載と併せて、本発明の原理を説明する役割を有
する。
に含み、本明細書に組み込まれ、その一部を構成するも
のである。図面は、本発明の実施形態を例示するもので
あり、記載と併せて、本発明の原理を説明する役割を有
する。
【００１９】以下、本発明の好適な実施形態について、
添付図面で示して例を参照して詳細に説明する。可能な
ときは、図面及び詳細な説明において同等の部材を指示
するときには同じ符号を用いる。
添付図面で示して例を参照して詳細に説明する。可能な
ときは、図面及び詳細な説明において同等の部材を指示
するときには同じ符号を用いる。
【００２０】ＭＭＩＣは主に、1mWより低い電力を有す
る低電力パッケージと1mWより高い電力を有する高電力
パッケージとに分けられる。高電力ＭＭＩＣパッケージ
は低電力パッケージより大量の熱を発生する。本発明は
高電力ＭＭＩＣパッケージに対して特に適している。
る低電力パッケージと1mWより高い電力を有する高電力
パッケージとに分けられる。高電力ＭＭＩＣパッケージ
は低電力パッケージより大量の熱を発生する。本発明は
高電力ＭＭＩＣパッケージに対して特に適している。
【００２１】図３は、本発明の好適な実施形態に従っ
て、ＭＭＩＣパッケージの絶縁体基板の断面図である。
絶縁体基板３００は中央部に配置し、開口３０２を有す
る。開口３０２は、楕円状、矩形状、円状あるいは他の
適当な形状に形成することができる。絶縁体基板３００
は、上面３０４と上面３０４の反対側の下面３０６とを
有する。複数の第１のコンタクト３０８を上面の周縁領
域上に備える。複数の第２のコンタクト３１０を下面の
周縁領域上に備える。複数のビアホール３１２を絶縁体
基板に形成して、それぞれ第１のコンタクト３０８及び
第２のコンタクト３１０を電気的に接続する。第１のコ
ンタクト３０８、第２のコンタクト３１０及びビアホー
ル３１２が出入りポート３１４を形成する。
て、ＭＭＩＣパッケージの絶縁体基板の断面図である。
絶縁体基板３００は中央部に配置し、開口３０２を有す
る。開口３０２は、楕円状、矩形状、円状あるいは他の
適当な形状に形成することができる。絶縁体基板３００
は、上面３０４と上面３０４の反対側の下面３０６とを
有する。複数の第１のコンタクト３０８を上面の周縁領
域上に備える。複数の第２のコンタクト３１０を下面の
周縁領域上に備える。複数のビアホール３１２を絶縁体
基板に形成して、それぞれ第１のコンタクト３０８及び
第２のコンタクト３１０を電気的に接続する。第１のコ
ンタクト３０８、第２のコンタクト３１０及びビアホー
ル３１２が出入りポート３１４を形成する。
【００２２】図４は、ＭＭＩＣダイを本発明の好適な実
施形態によるヒートシンクに結合した後、ＭＭＩＣパッ
ケージ４００の斜視図である。ＭＭＩＣダイ４０１は活
性表面（図示せず）を有し、その活性面上において、周
縁領域には複数のボンディングパッド４０４を備え、中
央領域にはヒートシンク４０８を備える。ヒートシンク
４０８はＢｅＯのような熱伝導性化合物から成る。接着
層４０６は、非導電性エポキシのような熱伝導性でもあ
る低誘電定数材料であるでなければならない。
施形態によるヒートシンクに結合した後、ＭＭＩＣパッ
ケージ４００の斜視図である。ＭＭＩＣダイ４０１は活
性表面（図示せず）を有し、その活性面上において、周
縁領域には複数のボンディングパッド４０４を備え、中
央領域にはヒートシンク４０８を備える。ヒートシンク
４０８はＢｅＯのような熱伝導性化合物から成る。接着
層４０６は、非導電性エポキシのような熱伝導性でもあ
る低誘電定数材料であるでなければならない。
【００２３】図３及び図５を示すように、絶縁体基板３
００上の第１のコンタクト３０８は、ＭＭＩＣダイ４０
１上のボンディングパッド４０４に対応する。ここで、
ＭＭＩＣダイ４０１上のボンディングパッドはチップフ
リップ後に金属バンプによって絶縁体基板上の第１のコ
ンタクト３０８に電気的に接続されるようにされたもの
である。また、活性領域に結合されたヒートシンク４０
８は、絶縁体基板における開口よりわずかに小さい。従
って、活性領域に結合されたヒートシンク４０８は、チ
ップフリップ後に、絶縁体基板３００の開口３０２に配
置し、それによって、ＭＭＩＣパッケージの熱散逸能力
を改善する。
００上の第１のコンタクト３０８は、ＭＭＩＣダイ４０
１上のボンディングパッド４０４に対応する。ここで、
ＭＭＩＣダイ４０１上のボンディングパッドはチップフ
リップ後に金属バンプによって絶縁体基板上の第１のコ
ンタクト３０８に電気的に接続されるようにされたもの
である。また、活性領域に結合されたヒートシンク４０
８は、絶縁体基板における開口よりわずかに小さい。従
って、活性領域に結合されたヒートシンク４０８は、チ
ップフリップ後に、絶縁体基板３００の開口３０２に配
置し、それによって、ＭＭＩＣパッケージの熱散逸能力
を改善する。
【００２４】図５は、本発明の好適な実施形態によるＭ
ＭＩＣパッケージの斜視図である。ＭＭＩＣダイ４０１
はフリップチッププロセスを行い、絶縁体基板３００上
に載置してＭＭＩＣパッケージ５００を形成する。絶縁
体基板３００の第１のコンタクト３０８とＭＭＩＣダイ
４０１上のボンディングパッド４０４との間の電気的接
続は例えば、バンプ５０２によって行う。第１のコンタ
クト３０８はボンディングパッド４０４に電気的に接続
し、シール材料をＭＭＩＣダイ４０１と絶縁体基板３０
０との間のギャップに入れ、ＭＭＩＣダイ４０１全体を
覆う。結果として、パッケー型５０４が形成される。パ
ッケー型５０４はＭＭＩＣダイ４０１の固定及び保護の
働きをする。
ＭＩＣパッケージの斜視図である。ＭＭＩＣダイ４０１
はフリップチッププロセスを行い、絶縁体基板３００上
に載置してＭＭＩＣパッケージ５００を形成する。絶縁
体基板３００の第１のコンタクト３０８とＭＭＩＣダイ
４０１上のボンディングパッド４０４との間の電気的接
続は例えば、バンプ５０２によって行う。第１のコンタ
クト３０８はボンディングパッド４０４に電気的に接続
し、シール材料をＭＭＩＣダイ４０１と絶縁体基板３０
０との間のギャップに入れ、ＭＭＩＣダイ４０１全体を
覆う。結果として、パッケー型５０４が形成される。パ
ッケー型５０４はＭＭＩＣダイ４０１の固定及び保護の
働きをする。
【００２５】この実施形態では、絶縁体基板３００上の
出入りポート３０１はＭＭＩＣダイ４０１上のボンディ
ングパッド４０４に対応して、ＭＭＩＣダイ４０１のＩ
／Ｏ信号がビアホール３１２を介して絶縁体基板３００
の下面３０６上の第２のコンタクトに伝達されるように
なる。従って、絶縁体基板３００における信号伝達によ
って生じた寄生コンダクタンスの影響が回避される。
出入りポート３０１はＭＭＩＣダイ４０１上のボンディ
ングパッド４０４に対応して、ＭＭＩＣダイ４０１のＩ
／Ｏ信号がビアホール３１２を介して絶縁体基板３００
の下面３０６上の第２のコンタクトに伝達されるように
なる。従って、絶縁体基板３００における信号伝達によ
って生じた寄生コンダクタンスの影響が回避される。
【００２６】絶縁体基板３００は本発明の例示である。
従って、本発明は上述の例に限定されない。絶縁体基板
３００上の出入りポート３１４の位置及び数は所望のよ
うに変更可能である。
従って、本発明は上述の例に限定されない。絶縁体基板
３００上の出入りポート３１４の位置及び数は所望のよ
うに変更可能である。
【００２７】また、絶縁体基板３００の上面３０４上の
第１のコンタクト３０８と下面３０６上の第２のコンタ
クト３１０との間のビアホール３１２を任意に備えるこ
とができる。特に、第１のコンタクト３０８の一部と第
２のコンタクト３１０の一部との間には電気的接続のた
めのビアホール３１２はない。第１のコンタクト３０８
と第２のコンタクト３１０との間は、ダミーコンタクト
として使用されるビアホールを介して電気的接続はされ
ない。ＭＭＩＣダイ４０１上のダミーパッドはチップフ
リップによる応力を分散するのを補助する。
第１のコンタクト３０８と下面３０６上の第２のコンタ
クト３１０との間のビアホール３１２を任意に備えるこ
とができる。特に、第１のコンタクト３０８の一部と第
２のコンタクト３１０の一部との間には電気的接続のた
めのビアホール３１２はない。第１のコンタクト３０８
と第２のコンタクト３１０との間は、ダミーコンタクト
として使用されるビアホールを介して電気的接続はされ
ない。ＭＭＩＣダイ４０１上のダミーパッドはチップフ
リップによる応力を分散するのを補助する。
【００２８】図６は本発明の好適な実施形態によるＭＭ
ＩＣの断面図である。ＭＭＩＣパッケージ５００では、
高周波信号を伝達するのに用いるボンディングパッド４
０４は、バンプ５０２によって絶縁体基板３００の出入
りポート３１４に接続する。例えば、無線周波数は、Ｍ
ＭＩＣダイ上のグランド−信号−グランド（Ｇ−Ｓ−
Ｇ）あるいは信号−グランド（Ｓ−Ｇ）Ｉ／Ｏポートか
ら絶縁体基板上のＧ−Ｓ−ＧあるいはＳ−Ｇポートへ伝
達される。絶縁体基板３００の下面３０６に曝される第
２のコンタクト３１０は、ＭＭＩＣパッケージ５００の
Ｉ／Ｏポートとして使用される。このような基板を用い
ると、ＭＭＩＣパッケージの電気的特性は劣化しない。
また、上述のパッケージは表面実装技術（ＳＭＡＴ）に
応用可能である。
ＩＣの断面図である。ＭＭＩＣパッケージ５００では、
高周波信号を伝達するのに用いるボンディングパッド４
０４は、バンプ５０２によって絶縁体基板３００の出入
りポート３１４に接続する。例えば、無線周波数は、Ｍ
ＭＩＣダイ上のグランド−信号−グランド（Ｇ−Ｓ−
Ｇ）あるいは信号−グランド（Ｓ−Ｇ）Ｉ／Ｏポートか
ら絶縁体基板上のＧ−Ｓ−ＧあるいはＳ−Ｇポートへ伝
達される。絶縁体基板３００の下面３０６に曝される第
２のコンタクト３１０は、ＭＭＩＣパッケージ５００の
Ｉ／Ｏポートとして使用される。このような基板を用い
ると、ＭＭＩＣパッケージの電気的特性は劣化しない。
また、上述のパッケージは表面実装技術（ＳＭＡＴ）に
応用可能である。
【００２９】図６は、開口３０２とヒートシンク４０８
との間に、後の成形プロセスにおけるシール材料によっ
て充填できるギャップを示している。シール材料は、絶
縁体基板にダイを固定するだけでなく、外部からの攻
撃、特に水分からパッケージを保護する。
との間に、後の成形プロセスにおけるシール材料によっ
て充填できるギャップを示している。シール材料は、絶
縁体基板にダイを固定するだけでなく、外部からの攻
撃、特に水分からパッケージを保護する。
【００３０】図７は、本発明の好適な実施形態によるＭ
ＭＩＣパッケージを製造する方法のフロー図である。第
１に、準備された活性面を有するＭＭＩＣ（Ｓ７００）
のＭＭＩＣダイの活性領域にヒートシンクを結合する
（Ｓ７０２）。ヒートシンクはダイから生成した熱を効
果的に散逸するのを促進する。Ｉ／Ｏポートを絶縁体基
板（Ｓ７０４）上に形成する。開口を絶縁体基板に形成
する（Ｓ７０６）。
ＭＩＣパッケージを製造する方法のフロー図である。第
１に、準備された活性面を有するＭＭＩＣ（Ｓ７００）
のＭＭＩＣダイの活性領域にヒートシンクを結合する
（Ｓ７０２）。ヒートシンクはダイから生成した熱を効
果的に散逸するのを促進する。Ｉ／Ｏポートを絶縁体基
板（Ｓ７０４）上に形成する。開口を絶縁体基板に形成
する（Ｓ７０６）。
【００３１】絶縁体基板及びＭＭＩＣダイを準備した
後、バンプを形成する（Ｓ７０８）。バンプは、ＭＭＩ
Ｃダイのボンディングパッド上あるいは絶縁体基板の第
１のコンタクト上に形成することができる。製造コスト
及び歩留まりを考慮すると、バンプがうまく形成できな
い場合でも、バンプを第１のコンタクト上に形成してＭ
ＭＩＣダイの損傷を防止することができるのが好まし
い。絶縁体基板上にバンプを形成するのに失敗した場合
にも、欠陥のあるバンプでも手直しすることができる。
後、バンプを形成する（Ｓ７０８）。バンプは、ＭＭＩ
Ｃダイのボンディングパッド上あるいは絶縁体基板の第
１のコンタクト上に形成することができる。製造コスト
及び歩留まりを考慮すると、バンプがうまく形成できな
い場合でも、バンプを第１のコンタクト上に形成してＭ
ＭＩＣダイの損傷を防止することができるのが好まし
い。絶縁体基板上にバンプを形成するのに失敗した場合
にも、欠陥のあるバンプでも手直しすることができる。
【００３２】バンプを形成した後、フリップチッププロ
セスを行う（Ｓ７１０）。ＭＭＩＣダイを裏返し、所望
の方法で絶縁体基板に整列される。次いで、リフロープ
ロセスを実施し、ＭＭＩＣダイと絶縁体基板の出入りポ
ートとの間の電気的接続を完成する（Ｓ７１２）。
セスを行う（Ｓ７１０）。ＭＭＩＣダイを裏返し、所望
の方法で絶縁体基板に整列される。次いで、リフロープ
ロセスを実施し、ＭＭＩＣダイと絶縁体基板の出入りポ
ートとの間の電気的接続を完成する（Ｓ７１２）。
【００３３】次に、成形プロセスを実施する（Ｓ７１
２）。シール材料を、ＭＭＩＣチョップと絶縁体基板と
の間のギャップに注ぎ、ＭＭＩＣダイ全体を覆い、次い
で硬化してパッケージ成形５０４を形成する。パッケー
ジ型５０４はＭＭＩＣダイを固定し、保護するように働
く。成形後（Ｓ７１４）、シール材料がバンプ及びヒー
トシンクと開口との間のギャップを充填する。成形プロ
セスが完了した後、切断プロセスをＭＭＩＣパッケージ
を完成する（Ｓ７１６）。
２）。シール材料を、ＭＭＩＣチョップと絶縁体基板と
の間のギャップに注ぎ、ＭＭＩＣダイ全体を覆い、次い
で硬化してパッケージ成形５０４を形成する。パッケー
ジ型５０４はＭＭＩＣダイを固定し、保護するように働
く。成形後（Ｓ７１４）、シール材料がバンプ及びヒー
トシンクと開口との間のギャップを充填する。成形プロ
セスが完了した後、切断プロセスをＭＭＩＣパッケージ
を完成する（Ｓ７１６）。
【００３４】以上の観点では、本発明のＭＭＩＣパッケ
ージは従来技術に対して以下のような利点を有する。チ
ップフリップを用いて、本発明によるＭＭＩＣパッケー
ジは、寄生容量及び寄生コンダクタンスを低減する。Ｍ
ＭＩＣダイの活性領域に結合されたヒートシンクは効果
的に熱が散逸するのを促進させるものである。また、ダ
イと絶縁体基板との間の電気的接続は、ワイヤボンディ
ング技術ではなく、フリップチップ技術を用いて実施
し、パッケージサイズが低減される。また、本発明によ
るＭＭＩＣパッケージは表面実装技術に対して適してお
り、大量生産に取り入れることが可能である。
ージは従来技術に対して以下のような利点を有する。チ
ップフリップを用いて、本発明によるＭＭＩＣパッケー
ジは、寄生容量及び寄生コンダクタンスを低減する。Ｍ
ＭＩＣダイの活性領域に結合されたヒートシンクは効果
的に熱が散逸するのを促進させるものである。また、ダ
イと絶縁体基板との間の電気的接続は、ワイヤボンディ
ング技術ではなく、フリップチップ技術を用いて実施
し、パッケージサイズが低減される。また、本発明によ
るＭＭＩＣパッケージは表面実装技術に対して適してお
り、大量生産に取り入れることが可能である。
【００３５】本発明の範囲及び精神を逸脱することな
く、本発明の構成に様々な修正及び変形を加えることが
できることは当業者には明らかである。上述の観点で、
本発明は、クレームの範囲及びその均等の範囲内の本発
明の修正及び変形をカバーすることを意図している。
く、本発明の構成に様々な修正及び変形を加えることが
できることは当業者には明らかである。上述の観点で、
本発明は、クレームの範囲及びその均等の範囲内の本発
明の修正及び変形をカバーすることを意図している。
【図１】 従来型のＭＭＩＣパッケージの概略断面図
である。
である。
【図２】 他の従来型のＭＭＩＣパッケージの概略断
面図である。
面図である。
【図３】 本発明の好適な実施形態によるＭＭＩＣパ
ッケージの絶縁体基板の斜視図である。
ッケージの絶縁体基板の斜視図である。
【図４】 本発明の好適な実施形態によるヒートシン
クに結合したＭＭＩＣの斜視図である。
クに結合したＭＭＩＣの斜視図である。
【図５】 本発明の好適な実施形態によるＭＭＩＣパ
ッケージの斜視図である。
ッケージの斜視図である。
【図６】 本発明の好適な実施形態によるＭＭＩＣパ
ッケージの概略断面図である。
ッケージの概略断面図である。
【図７】 本発明の好適な実施形態によるＭＭＩＣパ
ッケージの製造方法の流れ図である。
ッケージの製造方法の流れ図である。
【符号の説明】
３００ 絶縁体基板
３０２ 開口
３０４ 上面
３０６ 下面
３０８ 第１のコンタクト
３１０ 第２のコンタクト
３１２ ビアホール
３１４ 出入りポート
４００ ＭＭＩＣパッケージ
４０１ ＭＭＩＣダイ
４０４ ボンディングパッド
４０６ 接着層
４０８ ヒートシンク
５００ ＭＭＩＣパッケージ
５０２ バンプ
５０４ パッケージ型
Claims (3)
- 【請求項１】 活性領域と複数のボンディングパッド
が配置する周縁領域とを有するＭＭＩＣダイと；活性領
域に配置するヒートシンクと；開口と複数の出入りポー
トとを有する絶縁体基板であって、開口がヒートシンク
を含むように用いられかつ出入りポートがボンディング
パッドに電気的に接続されている絶縁体基板と；ＭＭＩ
Ｃダイが絶縁体基板に固定され保護されるように、絶縁
体基板とＭＭＩＣダイとの間を充填されててＭＭＩＣダ
イ全体を覆うシール材料と；を備えたモノリシックマイ
クロ波集積回路（ＭＭＩＣ）パッケージ。 - 【請求項２】 各出入りポートが、絶縁体基板の上面
に配置された第１のコンタクトと；絶縁体基板の下面に
配置された第２のコンタクトと；絶縁体基板に配置され
かつ第１のコンタクトを第２のコンタクトに電気的に接
続するために用いられるビアホールと；を備えた請求項
１に記載のＭＭＩＣパッケージ。 - 【請求項３】 活性領域と複数のボンディングパッド
が配置する周縁領域とを有するＭＭＩＣダイと；活性領
域に配置するヒートシンクと；ヒートシンクを含むよう
に用いられている開口と複数の出入りポートとを有する
絶縁体基板であって、各出入りポートが絶縁体基板の上
面に配置された第１のコンタクトと絶縁体基板の下面に
配置された第２のコンタクトと絶縁体基板に配置されか
つ第１のコンタクトを第２のコンタクトに電気的に接続
するために用いられるビアホールとを備えた絶縁体基板
と；ＭＭＩＣダイが絶縁体基板に固定され保護されるよ
うに、絶縁体基板とＭＭＩＣダイとの間を充填してＭＭ
ＩＣダイ全体を覆うシール材料と；を備えたモノリシッ
クマイクロ波集積回路（ＭＭＩＣ）パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW90122432 | 2001-09-11 | ||
| TW090122432A TW529109B (en) | 2001-09-11 | 2001-09-11 | Flip chip type monolithic microwave integrated circuit package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086726A true JP2003086726A (ja) | 2003-03-20 |
Family
ID=21679288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001382308A Withdrawn JP2003086726A (ja) | 2001-09-11 | 2001-12-14 | 高電力モノリシックマイクロ波集積回路パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6483186B1 (ja) |
| JP (1) | JP2003086726A (ja) |
| TW (1) | TW529109B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191027A (ja) * | 2005-01-05 | 2006-07-20 | Internatl Business Mach Corp <Ibm> | オンチップ回路パッド構造 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1016260C2 (nl) * | 2000-02-07 | 2001-08-08 | Thales Nederland Bv | Behuizing voor microgolfcomponenten. |
| TWI236117B (en) * | 2003-02-26 | 2005-07-11 | Advanced Semiconductor Eng | Semiconductor package with a heat sink |
| US8872333B2 (en) * | 2008-02-14 | 2014-10-28 | Viasat, Inc. | System and method for integrated waveguide packaging |
| US8072065B2 (en) * | 2008-02-14 | 2011-12-06 | Viasat, Inc. | System and method for integrated waveguide packaging |
| US20090257208A1 (en) * | 2008-04-10 | 2009-10-15 | Zlatko Filipovic | Compact packaging for power amplifier module |
| US8592960B2 (en) | 2010-08-31 | 2013-11-26 | Viasat, Inc. | Leadframe package with integrated partial waveguide interface |
| US10787303B2 (en) | 2016-05-29 | 2020-09-29 | Cellulose Material Solutions, LLC | Packaging insulation products and methods of making and using same |
| EP3465780B1 (en) | 2016-06-07 | 2021-12-22 | Plessey Semiconductors Limited | Light-emitting device and method of manufacture |
| US11078007B2 (en) | 2016-06-27 | 2021-08-03 | Cellulose Material Solutions, LLC | Thermoplastic packaging insulation products and methods of making and using same |
| US20190287935A1 (en) * | 2016-12-21 | 2019-09-19 | Intel Corporation | Ultra low loss microelectronic devices having insulating substrates with optional air cavity structures |
| IT201700055942A1 (it) | 2017-05-23 | 2018-11-23 | St Microelectronics Srl | Procedimento per fabbricare dispositivi a semiconduttore, dispositivo e circuito corrispondenti |
| CN108735691A (zh) * | 2018-06-11 | 2018-11-02 | 山东超越数控电子股份有限公司 | 一种便携式计算机高功率bga封装芯片的散热方法及装置 |
| US11404380B2 (en) | 2019-12-19 | 2022-08-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method for manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904499A (en) * | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
| JP3347145B2 (ja) * | 1996-09-26 | 2002-11-20 | サムソン・エレクトロニクス・カンパニー・リミテッド | マイクロ波ハイブリッド集積回路 |
-
2001
- 2001-09-11 TW TW090122432A patent/TW529109B/zh active
- 2001-11-27 US US09/998,444 patent/US6483186B1/en not_active Expired - Fee Related
- 2001-12-14 JP JP2001382308A patent/JP2003086726A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191027A (ja) * | 2005-01-05 | 2006-07-20 | Internatl Business Mach Corp <Ibm> | オンチップ回路パッド構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6483186B1 (en) | 2002-11-19 |
| TW529109B (en) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798049B1 (en) | Semiconductor package and method for fabricating the same | |
| EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| US7268426B2 (en) | High-frequency chip packages | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| CN101207117B (zh) | 系统级封装体及其制造方法 | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| US6924549B2 (en) | Semiconductor device and a method of manufacturing the same | |
| CN111937138B (zh) | 半导体装置 | |
| KR20040034457A (ko) | 개선된 히트싱크 구조를 갖는 반도체 장치 | |
| JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
| CN100378972C (zh) | 散热器及使用该散热器的封装体 | |
| US20050046040A1 (en) | Flip chip stacked package | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| US6545350B2 (en) | Integrated circuit packages and the method for the same | |
| JPH0582672A (ja) | 半導体装置及びその製造方法 | |
| JP2002110889A (ja) | 半導体装置及びその製造方法 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| KR100421777B1 (ko) | 반도체패키지 | |
| CN116759397A (zh) | 一种芯片封装结构及其制备方法 | |
| CN111934649A (zh) | 集成电路装置及其制造方法 | |
| JPH09213869A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR19980027757A (ko) | 반도체 패키지 | |
| JPH07111304A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |