JP4135229B2 - 映像信号の変換装置および変換方法、並びにそれを使用した画像表示装置およびテレビ受信機 - Google Patents
映像信号の変換装置および変換方法、並びにそれを使用した画像表示装置およびテレビ受信機 Download PDFInfo
- Publication number
- JP4135229B2 JP4135229B2 JP27597098A JP27597098A JP4135229B2 JP 4135229 B2 JP4135229 B2 JP 4135229B2 JP 27597098 A JP27597098 A JP 27597098A JP 27597098 A JP27597098 A JP 27597098A JP 4135229 B2 JP4135229 B2 JP 4135229B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- pixel
- signal
- class
- coefficient data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 102
- 238000000034 method Methods 0.000 title claims description 42
- 230000003044 adaptive effect Effects 0.000 claims description 29
- 238000013500 data storage Methods 0.000 claims description 14
- 230000000750 progressive effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 14
- 238000000605 extraction Methods 0.000 description 13
- 238000004364 calculation method Methods 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000284 extract Substances 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
- H04N7/0145—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes the interpolation being class adaptive, i.e. it uses the information of class which is determined for a pixel based upon certain characteristics of the neighbouring pixels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えばＮＴＳＣ方式の映像信号をＸＧＡ（Extended Graphics Array）に対応する映像信号に変換する際に適用して好適な映像信号の変換装置および変換方法、並びにそれを使用した画像表示装置およびテレビ受信機に関する。詳しくは、垂直方向のライン数または水平方向の画素数を、画像適応型の変換処理によってｎ倍とした後、さらに別の変換処理によってｍ倍とすることによって、垂直方向のライン数または水平方向の画素数を例えば２倍を越えるように変換する場合に高画質な映像信号を得るようにした映像信号変換装置等に係るものである。
【０００２】
【従来の技術】
従来、ＮＴＳＣ方式の映像信号ＳNTをＸＧＡに対応する映像信号ＳXGに変換し、このＸＧＡに対応する映像信号により例えば液晶表示装置に画像を表示するようにしたものが提案されている。ここで、ＮＴＳＣ方式の映像信号ＳNTは垂直方向のライン数が５２５本の飛び越し走査方式の映像信号であって、図１３Ａに示すように、各フィールドの垂直方向の有効ライン数は２４０本であり、サンプリング周波数が１３．５ＭＨｚであるとき、水平方向の有効画素数は７２０画素である。これに対してＸＧＡに対応する映像信号ＳXGは、例えば順次走査方式の映像信号であって、図１３Ｂに示すように、垂直方向の有効ライン数は８４０本であり、水平方向の有効画素数は１０２４画素である。
【０００３】
従来、ＮＴＳＣ方式の映像信号ＳNTよりＸＧＡに対応する映像信号ＳXGを得るための映像信号変換装置として、図１４に示すように、補間回路２００が使用されている。この補間回路２００では、ＮＴＳＣ方式の映像信号ＳNTに対して、最近傍補間、線形補間、キュービック補間等の補間処理が行われることで、ＸＧＡに対応する映像信号ＳXGが生成される。
【０００４】
【発明が解決しようとする課題】
上述したようにＮＴＳＣ方式の映像信号ＳNTの各フィールドの垂直方向の有効ライン数が２４０本であるのに対して、ＸＧＡに対応する映像信号ＳXGの垂直方向の有効ライン数は８４０本であることから、補間回路２００では、垂直方向に関しては、７６０／２４０＝３．２倍のライン数変換処理が行われる。このように２倍を越える変換を行う場合には、タップ数の多い補間処理を用いても、画像にシャープさが無くなり、画質が劣化したものとなる。図１５Ａの「○」はＮＴＳＣ方式の映像信号ＳNTを示している。図１５Ｂの「●」はライン数変換後のＸＧＡに対応する映像信号ＳXGを示しており、単に垂直方向の画素数が増えているだけである。
【０００５】
このような画質劣化は、２倍を越える水平方向の画素数の変換処理を行う場合にも同様に生じる。また、垂直方向のライン数が６２５本の飛び越し走査方式の映像信号であるＰＡＬ方式の映像信号ＳPLよりＸＧＡに対応する映像信号ＳXGを得る場合にも、同様に画質が劣化したものとなる。
【０００６】
そこで、この発明では、垂直方向のライン数または水平方向の画素数を例えば２倍を越えるように変換する場合に高画質な映像信号を得るようにした映像信号変換装置等を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る映像信号変換装置は、飛び越し走査方式の第１の映像信号の垂直方向のライン数および水平方向の画素数を２倍にして飛び越し走査方式の第２の映像信号を得る画像適応型の第１の変換器と、上記飛び越し走査方式の第２の映像信号の垂直方向のライン数および水平方向の画素数を任意倍にして順次走査方式の第３の映像信号を得る第２の変換器とを備え、上記画像適応型の第１の変換器は、上記第１の映像信号から第１の領域の画素の信号を切り出す第１の画素切り出し手段と、上記第１の画素切り出し手段により切り出された上記第１の領域の画素の信号のレベル分布パターンを検出し、このパターンに基づいて推定しようとする上記第２の映像信号を構成する所定画素の信号が属するクラスを決定してクラス情報を出力するクラス決定手段と、上記クラス情報で示される各クラスに対応した推定式の係数データを記憶する係数データ記憶手段と、上記係数データ記憶手段から上記クラス決定手段より出力される上記クラス情報に対応した係数データを読み出して出力する係数データ出力手段と、上記第１の映像信号から第２の領域の画素の信号を切り出す第２の画素切り出し手段と、上記係数データ出力手段より出力された上記係数データと、上記第２の画素切り出し手段により切り出された上記第２の領域の画素の信号とから、上記推定式を用いて上記第２の映像信号を構成する所定画素の信号を演算して出力する映像信号出力手段とを有するものである。
【０００８】
また、この発明に係る映像信号変換方法は、飛び越し走査方式の第１の映像信号に対して画像適応型の変換処理を施してライン数および画素数が２倍とされた飛び越し走査方式の第２の映像信号を得る第１の変換工程と、上記飛び越し走査方式の第２の映像信号に対して変換処理を施してライン数および画素数が任意倍とされた順次走査方式の第３の映像信号を得る第２の変換工程とを有し、上記第１の変換工程では、上記第１の映像信号から第１の領域の画素の信号を切り出す第１の画素切り出し工程と、上記第１の画素切り出し工程で切り出された上記第１の領域の画素の信号のレベル分布パターンを検出し、このパターンに基づいて推定しようとする上記第２の映像信号を構成する所定画素の信号が属するクラスを決定してクラス情報を出力するクラス決定工程と、上記クラス情報で示される各クラスに対応した推定式の係数データを係数データ記憶手段に記憶する係数データ記憶工程と、上記係数データ記憶手段から、上記クラス決定で出力される上記クラス情報に対応した係数データを読み出して出力する係数データ出力工程と、上記第１の映像信号から第２の領域の画素の信号を切り出す第２の画素切り出し工程と、上記係数データ出力工程で出力された上記係数データと、上記第２の画素切り出し工程で切り出された上記第２の領域の画素の信号とから、上記推定式を用いて上記第２の映像信号を構成する所定画素の信号を演算して出力する映像信号出力工程とを有するものである。
【０００９】
この発明において、飛び越し走査方式の第１の映像信号に対して画像適応型の変換処理が施されて垂直方向のライン数および水平方向の画素数が２倍とされた飛び越し走査方式の第２の映像信号が得られる。画像適応型の変換処理では、垂直方向のライン数および水平方向の画素数の変換が、周囲の画素信号を使用した単なる補間処理で行われるものではなく、例えば線形推定式を使用した推定演算によって必要な画素信号を求めることで行われる。また、飛び越し走査方式の第２の映像信号に対して変換処理が施されて垂直方向のライン数および水平方向の画素数が任意倍とされた順次走査方式の第３の映像信号が得られる。この変換処理では、垂直方向のライン数および水平方向の画素数の変換が、例えば周囲の画素信号を使用した単なる補間処理で行われる。
【００１０】
このように第１の映像信号に対して画像適応型の変換処理が施されて第２の映像信号が得られるものであり、この第２の映像信号として高画質な映像信号が得られる。したがって、この第２の映像信号に対して変換処理が施されて得られる第３の映像信号は、第１の映像信号に対して単なる補間処理によって垂直方向のライン数または水平方向の画素数をｎ×ｍ倍した映像信号のような画質劣化がなく、高画質な映像信号となる。
【００１１】
また、第１の映像信号に対して最終的に垂直方向のライン数および水平方向の画素数が２倍を超えるようにした第３の映像信号を得るものであるが、第１の映像信号に対して画像適応型の変換処理を施して垂直方向のライン数および水平方向の画素数が２倍とされた第２の映像信号を得、さらに、この第２の映像信号に対して例えば補間による変換処理を施して垂直方向のライン数および水平方向の画素数が任意倍とされた第３の映像信号を得る構成としている。そのため、最終的な垂直方向のライン数および水平方向の画素数の変換倍率に変更があっても、補間処理による変換倍率を変更するのみで容易に対処可能となる。つまり、最終的な垂直方向のライン数および水平方向の画素数の変換倍率に変更があっても、画像適応型の変換器としては既存のもの、例えば倍速変換器を使用でき、高画質な映像信号を得ることが可能となる。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としてのテレビ受信機１０の構成を示している。このテレビ受信機１０は、受信アンテナ１１と、この受信アンテナ１１で捕らえられたテレビ放送信号（ＲＦ変調信号）に対して、選局処理、中間周波増幅処理、検波処理等を行ってＮＴＳＣ方式の映像信号ＳNTを得るチューナ１２とを有している。
【００１３】
また、テレビ受信機１０は、チューナ１２より出力される映像信号ＳNTに対して垂直方向のライン数や水平方向の画素数の変換処理を行ってＸＧＡに対応する映像信号ＳXGを得る映像信号変換装置１３と、液晶表示器（ＬＣＤ：liquid crystal display）１５と、この液晶表示器１５に上述の映像信号ＳXGによる画像が表示されるように、映像信号ＳXGに基づいて液晶表示器１５を駆動するドライバ１４とを有している。
【００１４】
図１に示すテレビ受信機１０の動作を説明する。受信アンテナ１１で捕らえられたテレビ放送信号はチューナ１２に供給される。このチューナ１２では、ユーザの選局操作で選択された所定チャネルのテレビ放送信号に係る中間周波信号が得られ、この中間周波信号が増幅され、その後に中間周波信号に検波処理が施されてＮＴＳＣ方式の映像信号ＳNTが得られる。
【００１５】
チューナ１２より出力されるＮＴＳＣ方式の映像信号ＳNTは映像信号変換装置１３に供給される。この変換装置１３では、映像信号ＳNTに対して垂直方向のライン数および水平方向の画素数の変換処理が行われて、ＸＧＡに対応する映像信号ＳXGが得られる。すなわち、２５２．５本（有効ライン数は２４０本）×８５８画素（有効画素は７２０画素）のＮＴＳＣ方式の映像信号ＳNTの各フィールドの信号が、８４０本（有効ライン数は７６８本）×１２２０画素（有効画素は１０２４画素）のＸＧＡに対応する映像信号ＳXGの各フレームの信号に変換される。
【００１６】
そして、映像信号変換装置１３より出力されるＸＧＡに対応する映像信号ＳXGがドライバ１４に供給され、液晶表示器１５には、その映像信号ＳXGにより、１０２４×７６８画素の画像表示が行われる。
【００１７】
次に、図２を使用して、映像信号変換装置１３の構成を説明する。変換装置１３は、ＮＴＳＣ方式の映像信号ＳNTを、垂直方向のライン数および水平方向の画素数がそれぞれ２倍となる飛び越し走査方式の映像信号Ｓ2Nに変換する画像適応型の倍速変換回路１００と、映像信号Ｓ2NをＸＧＡに対応した映像信号ＳXGに変換する補間回路１８０とから構成されている。
【００１８】
補間回路１８０は、上述した従来の補間回路２００と同様に構成される。すなわち、補間回路１８０では、垂直方向のライン数または水平方向の画素数の変換が、周囲の画素信号を使用した単なる補間処理（最近傍補間、線形補間、キュービック補間等）によって行われる。これに対して、変換回路１００では、垂直方向のライン数または水平方向の画素数の変換が、周囲の画素信号を使用した単なる補間処理で行われるものではなく、例えば線形推定式を使用した推定演算によって必要な画素信号を求めることで行われる。
【００１９】
図２に示す変換装置１３の動作を説明する。まず、ＮＴＳＣ方式の映像信号ＳNTが画像適応型の倍速変換回路１００に供給され、画像適応型の変換処理により垂直方向のライン数および水平方向の画素数が２倍に変換されて映像信号Ｓ2Nが生成される。この場合、２５２．５本（有効ライン数は２４０本）×８５８画素（有効画素は７２０画素）のＮＴＳＣ方式の映像信号ＳNTの各フィールドの信号（図３Ａ参照）が、５２５本（有効ライン数は４８０本）×１７１６画素（有効画素は１４４０画素）の映像信号Ｓ2Nの各フィールドの信号（図３Ｂ参照）に変換される。
【００２０】
次に、映像信号Ｓ2Nが補間回路１８０に供給され、周囲の画素信号を使用した単なる補間処理により垂直方向のライン数および水平方向の画素数が変換されてＸＧＡに対応する映像信号ＳXGが生成される。この場合、５２５本（有効ライン数は４８０本）×１７１６画素（有効画素は１４４０画素）の映像信号Ｓ2Nの各フィールドの信号が、８４０本（有効ライン数は７６８本）×１２２０画素（有効画素は１０２４画素）のＸＧＡに対応する映像信号ＳXGの各フレームの信号に変換される。
【００２１】
図２に示す変換装置１３では、垂直方向に関しては、最終的に７６８／２４０＝３．２倍のライン数変換処理が行われるが、画像適応型の倍速変換回路１００で垂直方向のライン数が２倍とされ、その後に補間回路１８０で垂直方向のライン数がさらに１．６倍とされるものである。この場合、変換回路１００では画像適応型の変換処理が行われるものであり、ＮＴＳＣ方式の映像信号ＳNT（図４Ａの「○」参照）を鈍らせることなく、高画質な映像信号Ｓ2N（図４Ｂの「△」参照）が得られる。したがって、従来のように単なる補間処理によってライン数を３．２倍とするものと比べて、画質劣化が少なく、高画質な、ＸＧＡに対応する映像信号ＳXG（図４Ｃの「●」参照）が得られる。
【００２２】
次に、図５を参照して、画像適応型の倍速変換回路１００の構成例について説明する。この変換回路１００は、ＮＴＳＣ方式の映像信号ＳNTが入力される入力端子１０１と、この映像信号ＳNTをディジタル信号（以下、「ＳＤ画素データ」という）に変換するＤ／Ａコンバータ１０２とを有している。
【００２３】
また、変換回路１００は、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより、映像信号Ｓ2Nを構成する画素データ（以下、「ＨＤ画素データ」という）のうち推定しようとする所定のＨＤ画素データに対応した領域のＳＤ画素データを切り出す領域切り出し回路１０３と、この領域切り出し回路１０３で切り出されたＳＤ画素データに対してＡＤＲＣ（Adaptive Dynamic Range Coding）処理を適用して、主に空間内の波形を表すクラス（空間クラス）を決定してクラス情報を出力するＡＤＲＣ回路１０４とを有している。
【００２４】
図６および図７は、ＳＤ画素とＨＤ画素の位置関係を示している。領域切り出し回路１０３では、例えば図８に示すように、ＨＤ画素データｙを推定しようとする場合、このＨＤ画素データｙの近傍に位置するＳＤ画素データｋ1〜ｋ5が切り出される。
【００２５】
ＡＤＲＣ回路１０４では、領域切り出し回路１０３で切り出されたＳＤ画素データのレベル分布のパターン化を目的として、各ＳＤ画素データを、例えば８ビットデータから２ビットデータに圧縮するような演算が行われる。そして、ＡＤＲＣ回路１０４からは、各ＳＤ画素データに対応した圧縮データ（再量子化コード）ｑiが空間クラスのクラス情報として出力される。
【００２６】
本来ＡＤＲＣは、ＶＴＲ（Video Tape Recorder）向け高性能符号化用に開発された適応的再量子化法であるが、信号レベルの局所的なパターンを短い語長で効率的に表現できるので、本実施の形態では、領域切り出し回路１０３で切り出されたＳＤ画素データのレベル分布のパターン化に使用している。
【００２７】
ＡＤＲＣ回路１０４では、領域内のＳＤ画素データの最大値をＭＡＸ、その最小値をＭＩＮ、領域内のダイナミックレンジをＤＲ（＝ＭＡＸ−ＭＩＮ＋１）、再量子化ビット数をｐとすると、領域内の各ＳＤ画素データｋiに対して、（１）式の演算により再量子化コードｑiが得られる。ただし、（１）式において、〔 〕は切り捨て処理を意味している。領域切り出し回路１０３で、Ｎａ個のＳＤ画素データが切り出されるとき、ｉ＝１〜Ｎａである。
ｑi＝〔（ｋi−ＭＩＮ＋０．５）・２p ／ＤＲ〕 ・・・（１）
【００２８】
また、変換回路１００は、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより、推定しようとする所定のＨＤ画素データに対応した領域のＳＤ画素データを切り出す領域切り出し回路１０５と、この領域切り出し回路１０５で切り出されたＳＤ画素データより、主に動きの程度を表すためのクラス（動きクラス）を決定してクラス情報を出力する動きクラス決定回路１０６とを有している。
【００２９】
領域切り出し回路１０５では、例えば図９に示すように、ＨＤ画素データｙを推定しようとする場合、このＨＤ画素データｙの近傍に位置する１０個のＳＤ画素データｍ1〜ｍ5，ｎ1〜ｎ5が切り出される。
【００３０】
動きクラス決定回路１０６では、領域切り出し回路１０５で切り出されたＳＤ画素データｍi，ｎiからフレーム間差分が算出され、さらにその差分の絶対値の平均値に対してしきい値処理が行われて動きの指標である動きクラスのクラス情報ＭＶが出力される。
【００３１】
すなわち、動きクラス決定回路１０６では、（２）式によって、差分の絶対値の平均値ＡＶが算出される。領域切り出し回路１０５で、例えば上述したように１０個のＳＤ画素データｍ1〜ｍ5，ｎ1〜ｎ5が切り出されるとき、（２）式におけるＮｂは５である。
【００３２】
【数１】
【００３３】
そして、動きクラス決定回路１０６では、上述したように算出された平均値ＡＶが１個または複数個のしきい値と比較されてクラス情報ＭＶが得られる。例えば、３個のしきい値ｔｈ1，ｔｈ2，ｔｈ3（ｔｈ1＜ｔｈ2＜ｔｈ3）が用意され、４つの動きクラスを決定する場合、ＡＶ≦ｔｈ1のときはＭＶ＝０、ｔｈ1＜ＡＶ≦ｔｈ2のときはＭＶ＝１、ｔｈ2＜ＡＶ≦ｔｈ3のときはＭＶ＝２、ｔｈ3＜ＡＶのときはＭＶ＝３とされる。
【００３４】
また、変換回路１００は、ＡＤＲＣ回路１０４より出力される空間クラスのクラス情報としての再量子化コードｑiと、動きクラス決定回路１０６より出力される動きクラスのクラス情報ＭＶに基づき、推定しようとするＨＤ画素データが属するクラスを示すクラスコードＣＬを得るためのクラスコード発生回路１０７を有している。クラスコード発生回路１０７では、（３）式によって、クラスコードＣＬの演算が行われる。なお、（３）式において、Ｎａは領域切り出し回路１０３で切り出されるＳＤ画素データの個数、ｐはＡＤＲＣ回路１０４における再量子化ビット数を示している。
【００３５】
【数２】
【００３６】
また、変換回路１００は、それぞれ後述する推定演算回路１１０で使用される線形推定式の係数データが各クラス毎に記憶されているＲＯＭテーブル１０８を有している。このＲＯＭテーブル１０８には、クラスコード発生回路１０７より出力されるクラスコードが読み出しアドレス情報として供給される。これにより、ＲＯＭテーブル１０８より、クラスコードＣＬに対応した係数データｗｉが読み出される。
【００３７】
また、変換回路１００は、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより、推定しようとする所定のＨＤ画素データに対応した領域のＳＤ画素データを切り出す領域切り出し回路１０９と、この領域切り出し回路１０９で切り出されたＳＤ画素データと、上述したようにＲＯＭテーブル１０８より読み出される係数データｗiとから、推定しようとするＨＤ画素データを演算する推定演算回路１１０とを有している。
【００３８】
領域切り出し回路１０９では、例えば図１０に示すように、ＨＤ画素データｙを推定しようとする場合、これらＨＤ画素データｙの近傍に位置するＳＤ画素データｘ1〜ｘ25が切り出される。推定演算回路１１０では、領域切り出し回路１０９で切り出されたＳＤ画素データｘiと、ＲＯＭテーブル１０８より読み出された係数データｗiとから、（４）式の線形推定式によって、推定しようとするＨＤ画素データｙが演算される。領域切り出し回路１０９で、例えば上述したように２５個のＳＤ画素データｘ1〜ｘ25が切り出されるとき、（４）式におけるｎ、つまりタップ数は２５である。
【００３９】
【数３】
【００４０】
また、変換回路１００は、推定演算回路１１０より順次出力されるＨＤ画素データをアナログ信号に変換して映像信号Ｓ2Nを得るＤ／Ａコンバータ１１１と、この映像信号Ｓ2Nを出力する出力端子１１２とを有している。
【００４１】
図５に示す変換回路１００の動作を説明する。ＮＴＳＣ方式の映像信号ＳNTがＡ／Ｄコンバータ１０２でディジタル信号に変換されてＳＤ画素データが形成される。映像信号Ｓ2Nを構成するＨＤ画素データのうち推定しようとする所定のＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより領域切り出し回路１０３で所定領域のＳＤ画素データｋiが切り出され、この切り出された各ＳＤ画素データｋiに対してＡＤＲＣ回路１０４でＡＤＲＣ処理が施されて空間クラス（主に空間内の波形表現のためのクラス分類）のクラス情報としての再量子化コードｑiが得られる。
【００４２】
また、上述した推定しようとするＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより領域切り出し回路１０５で所定領域のＳＤ画素データｍi，ｎiが切り出され、この切り出された各ＳＤ画素データｍi，ｎiより動きクラス決定回路１０６で動きクラス（主に動きの程度を表すためのクラス分類）を示すクラス情報ＭＶが得られる。この動きクラス情報ＭＶと上述したＡＤＲＣ回路１０４で得られる再量子化コードｑiとから、クラスコード発生回路１０７で、推定しようとするＨＤ画素データｙが属するクラスを示すクラス情報としてのクラスコードＣＬが得られる。そして、このクラスコードＣＬがＲＯＭテーブル１０８に読み出しアドレス情報として供給され、このＲＯＭテーブル１０８より推定しようとするＨＤ画素データｙが属するクラスに対応した係数データｗｉが読み出される。
【００４３】
また、上述した推定しようとするＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより領域切り出し回路１０９で所定領域のＳＤ画素データｘiが切り出される。そして、推定演算回路１１０では、その切り出されたＳＤ画素データｘiと、上述したようにＲＯＭテーブル１０８より読み出された係数データｗiとから、線形推定式を使用して、推定しようとするＨＤ画素データｙが演算される。そして、推定演算回路１１０より順次出力されるＨＤ画素データｙがＤ／Ａコンバータ１１１によってアナログ信号に変換されて映像信号Ｓ2Nが得られ、この映像信号Ｓ2Nが出力端子１１２に導出される。
【００４４】
ところで、ＲＯＭテーブル１０８には、上述したように各クラスに対応した線形推定式の係数データが記憶されている。この係数データは、予め学習によって生成されたものである。まず、この学習方法について説明する。（４）式の線形推定式に基づく係数データｗi（ｉ＝１〜ｎ）を最小自乗法により求める例を示すものとする。一般化した例として、Ｘを入力データ、Ｗを予測係数、Ｙを予測値として、（５）式の観測方程式を考える。この（５）式において、ｍは学習データ数を示し、ｎは予測タップの数を示している。
【００４５】
【数４】
【００４６】
（５）式の観測方程式により収集されたデータに最小自乗法を適用する。この（５）式の観測方程式をもとに、（６）式の残差方程式を考える。
【００４７】
【数５】
【００４８】
（６）式の残差方程式から、各ｗiの最確値は、（７）式のｅ2を最小にする条件が成り立つ場合と考えられる。すなわち、（８）式の条件を考慮すればよいわけである。
【００４９】
【数６】
【００５０】
つまり、（８）式のｉに基づくｎ個の条件を考え、これを満たすｗ1，ｗ2，・・・，ｗnを算出すればよい。そこで、（６）式の残差方程式から、（９）式が得られる。さらに、（９）式と（５）式とから、（１０）式が得られる。
【００５１】
【数７】
【００５２】
そして、（６）式と（１０）式とから、（１１）式の正規方程式が得られる。
【００５３】
【数８】
【００５４】
（１１）式の正規方程式は、未知数の数ｎと同じ数の方程式を立てることが可能であるので、各ｗiの最確値を求めることができる。この場合、掃き出し法（Gauss-Jordanの消去法）等を用いて連立方程式を解くことになる。
【００５５】
図１１は、上述した予測係数の学習フローを示している。学習を行うためには、入力信号と予測対象となる教師信号を用意しておく。
【００５６】
まず、ステップＳＴ１で、教師信号より得られる予測対象画素値と入力信号より得られる予測タップのｎ個の画素値との組み合わせを学習データとして生成する。次に、ステップＳＴ２で、学習データの生成が終了したか否かを判定し、学習データの生成が終了していないときは、ステップＳＴ３でその学習データにおける予測対象画素値が属するクラスを決定する。このクラスの決定は、予測対象画素値に対応して入力信号より得られる所定数の画素値に基づいて行われ、上述したＡＤＲＣ処理による空間クラス等が決定される。
【００５７】
そして、ステップＳＴ４で、各クラス毎に、ステップＳＴ１で生成された学習データ、すなわち予測対象画素値と予測タップのｎ個の画素値とを使用して、（１１）式に示すような正規方程式の生成をする。ステップＳＴ１〜ステップＳＴ４の動作は、学習データの生成が終了するまで繰り返され、多くの学習データが登録された正規方程式が生成される。
【００５８】
ステップＳＴ２で学習データの生成が終了したときは、ステップＳＴ５で、各クラス毎に生成された正規方程式を解き、各クラス毎のｎ個の予測係数ｗiを求める。そして、ステップＳＴ６で、クラス別にアドレス分割されたメモリに予測係数ｗiを登録して、学習フローを終了する。
【００５９】
次に、図５に示した変換回路１００のＲＯＭテーブル１０８に記憶されている各クラス毎の係数データｗiを、上述した学習の原理によって予め生成する係数データ生成装置１５０の詳細を説明する。図１２は、係数データ生成装置１５０の構成例を示している。
【００６０】
この係数データ生成装置１５０は、教師信号としての映像信号Ｓ2Nを構成するＨＤ画素データが供給される入力端子１５１と、このＨＤ画素データに対して水平および垂直の間引きフィルタ処理を行って、入力信号としてのＮＴＳＣ方式の映像信号ＳNTを構成するＳＤ画素データを得る間引き回路１５２とを有している。間引き回路１５２では、図示せずも、ＨＤ画素データに対して、垂直間引きフィルタによってフィールド内の垂直方向のライン数が１／２となるように間引き処理が施されると共に、さらに水平間引きフィルタによって水平方向の画素数が１／２となるように間引き処理が施される。したがって、ＳＤ画素とＨＤ画素の位置関係は、図６および図７に示すようになる。
【００６１】
また、係数データ生成装置１５０は、入力端子１５１に供給されるＨＤ画素データのうち予測対象画素値としての複数個のＨＤ画素データにそれぞれ対応して、間引き回路１５２から出力されるＳＤ画素データより所定領域のＳＤ画素データを順次切り出す領域切り出し回路１５５と、この領域切り出し回路１５５で順次切り出されたＳＤ画素データに対してＡＤＲＣ処理を適用して、主に空間内の波形を表すクラス（空間クラス）を決定してクラス情報を出力するＡＤＲＣ回路１５６とを有している。
【００６２】
領域切り出し回路１５５は、上述した変換回路１００の領域切り出し回路１０３と同様に構成される。この領域切り出し回路１５５からは、例えば図８に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置するＳＤ画素データｋ1〜ｋ5が切り出される。また、ＡＤＲＣ回路１５６も、上述した変換回路１００のＡＤＲＣ回路１０４と同様に構成される。このＡＤＲＣ回路１５６からは、予測対象画素値としての各ＨＤ画素データにそれぞれ対応して切り出された所定領域のＳＤ画素データ毎に再量子化コードｑiが空間クラスを示すクラス情報として出力される。
【００６３】
また、係数データ生成装置１５０は、上述した予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データより所定領域のＳＤ画素データを順次切り出す領域切り出し回路１５７と、この領域切り出し回路１５７で切り出されたＳＤ画素データより、主に動きの程度を表すためのクラス（動きクラス）を決定してクラス情報を出力する動きクラス決定回路１５８とを有している。
【００６４】
領域切り出し回路１５７は、上述した変換回路１００の領域切り出し回路１０５と同様に構成される。この領域切り出し回路１５７からは、例えば図９に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置する１０個のＳＤ画素データｍ1〜ｍ5，ｎ1〜ｎ5が切り出される。また、動きクラス決定回路１５８も、上述した画像信号変換装置１００の動きクラス決定回路１０６と同様に構成される。この動きクラス決定回路１５８からは、予測対象画素値としての各ＨＤ画素データにそれぞれ対応して切り出された所定領域のＳＤ画素データ毎に動きの指標である動きクラスのクラス情報ＭＶが出力される。
【００６５】
また、係数データ生成装置１５０は、ＡＤＲＣ回路１５６より出力される空間クラスのクラス情報としての再量子化コードｑiと、動きクラス決定回路１５８より出力される動きクラスのクラス情報ＭＶに基づいてクラスコードＣＬを得るためのクラスコード発生回路１５９を有している。このクラスコード発生回路１５９は、上述した変換回路１００のクラスコード発生回路１０７と同様に構成される。このクラスコード発生回路１５９からは、予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、そのＨＤ画素データが属するクラスを示すクラスコードＣＬが出力される。
【００６６】
また、係数データ生成装置１５０は、上述した予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データより予測タップ値としての所定領域のＳＤ画素データを順次切り出す領域切り出し回路１６０を有している。領域切り出し回路１６０は、上述した画像信号変換装置１００の領域切り出し回路１０９と同様に構成される。この領域切り出し回路１６０からは、例えば図１０に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置する２５個のＳＤ画素データｘ1〜ｘ25が切り出される。
【００６７】
また、係数データ生成装置１５０は、入力端子１５１に供給されるＨＤ画素データより得られる予測対象画素値としての各ＨＤ画素データｙと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して領域切り出し回路１６０で順次切り出された予測タップ画素値としてのＳＤ画素データｘiと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応してクラスコード発生回路１５９より出力されるクラスコードＣＬとから、各クラス毎に、ｎ個の係数データｗiを生成するための正規方程式（（１１）式参照）を生成する正規方程式生成回路１６１を有している。
【００６８】
この場合、１個のＨＤ画素データｙとそれに対応するｎ個の予測タップ画素値との組み合わせで上述した学習データが生成され、従って生成回路１６１では多くの学習データが登録された正規方程式が生成される。なお、図示しないが、領域切り出し回路１６０の前段に時間合わせ用の遅延回路を配置することで、領域切り出し回路１６０から正規方程式生成回路１６１に供給されるＳＤ画素データｘiのタイミング合わせを行うことができる。
【００６９】
また、係数データ生成装置１５０は、正規方程式生成回路１６１で各クラス毎に生成された正規方程式のデータが供給され、各クラス毎に生成された正規方程式を解いて、各クラス毎の係数データ（予測係数）ｗiを求める予測係数決定回路１６２と、この求められた係数データｗiを記憶するメモリ１６３とを有している。予測係数決定回路１６２では、正規方程式が例えば掃き出し法などによって解かれて、係数データｗiが求められる。
【００７０】
図１２に示す係数データ生成装置１５０の動作を説明する。入力端子１５１には教師信号としての映像信号Ｓ2Nを構成するＨＤ画素データが供給され、そしてこのＨＤ画素データに対して間引き回路１５２で水平および垂直の間引き処理等が行われて入力信号としてのＮＴＳＣ方式の映像信号ＳNTを構成するＳＤ画素データが得られる。
【００７１】
また、入力端子１５１に供給されるＨＤ画素データより得られる予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データから領域切り出し回路１５５で所定領域のＳＤ画素データｋiが順次切り出され、この切り出された各ＳＤ画素データｋiに対してＡＤＲＣ回路１５６でＡＤＲＣ処理が施されて空間クラス（主に空間内の波形表現のためのクラス分類）のクラス情報としての再量子化コードｑiが得られる。
【００７２】
また、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データから領域切り出し回路１５７で所定領域のＳＤ画素データｍi，ｎiが順次切り出され、この切り出された各ＳＤ画素データｍi，ｎiより動きクラス決定回路１５８で動きクラス（主に動きの程度を表すためのクラス分類）を示すクラス情報ＭＶが得られる。そして、このクラス情報ＭＶと上述したＡＤＲＣ回路１５６で得られる再量子化コードｑiとからクラスコード発生回路１５９で、予測対象画素値としての各ＨＤ画素データｙが属するクラスを示すクラス情報としてのクラスコードＣＬが得られる。
【００７３】
また、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データから領域切り出し回路１６０で所定領域のＳＤ画素データｘiが順次切り出される。そして、入力端子１５１に供給されるＨＤ画素データより得られる予測対象画素値としての各ＨＤ画素データｙと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して領域切り出し回路１６０で順次切り出された予測タップ画素値としてのＳＤ画素データｘiと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応してクラスコード発生回路１５９より出力されるクラスコードＣＬとから、正規方程式生成回路１６１では、各クラス毎に、ｎ個の係数データｗiを生成するための正規方程式が生成される。そして、予測係数決定回路１６２でその正規方程式が解かれ、各クラス毎の係数データｗiが求められ、その係数データｗiはクラス別にアドレス分割されたメモリ１６３に記憶される。
【００７４】
なお、上述においては、空間波形を少ないビット数でパターン化する情報圧縮手段として、ＡＤＲＣ回路１０４，１５６を設けることにしたが、これはほんの一例であり、信号波形のパターンの少ないクラスで表現できるような情報圧縮手段であれば何を設けるかは自由であり、例えばＤＰＣＭ（Differential Pulse Code Modulation）やＶＱ（Vector Quantization ）等の圧縮手段を用いてもよい。
【００７５】
以上説明したように、本実施の形態において、映像信号変換装置１３では、垂直方向に関しては、画像適応型の倍速変換回路１００でライン数が２倍とされ、その後に補間回路１８０でライン数がさらに１．６倍とされ、最終的に３．２倍のライン数変換処理が行われる（図２参照）。この場合、変換回路１００では画像適応型の変換処理が行われるため、ＮＴＳＣ方式の映像信号ＳNTを鈍らせることなく、高画質な映像信号Ｓ2Nが得られる。したがって、従来のように単なる補間処理によって垂直方向のライン数を３．２倍とするものと比べて、画質劣化が少なく、高画質な、ＸＧＡに対応する映像信号ＳXGが得られ、液晶表示器１５に高画質な画像が表示される。
【００７６】
また、画像適応型の倍速変換回路１００としては、図５に示すように構成されるものの他にも種々存在する。そのため、映像信号変換装置１３を画像適応型の倍速変換回路１００と補間回路１８０とからなる構成とすることで、倍速変換回路１００の部分を、必要に応じて、任意のものに置き換えて構成できる。
【００７７】
なお、上述実施の形態においては、最終的に垂直方向のライン数を３．２倍とするものを示したが、垂直方向のライン数または水平方向の画素数の最終的な変換倍率が２倍より大きくなる場合に、上述したように画像適応型の倍速変換回路１００と補間回路１８０とからなる映像信号変換装置１３を使用し、高画質な映像信号を得ることができる。この場合、補間回路１８０における変換倍率を変更するのみで容易に対処できる。すなわち、垂直方向のライン数または水平方向の画素数の最終的な変換倍率に変更があっても、既存の倍速変換回路１００をそのまま使用でき、高画質な映像信号を得ることができる。
【００７８】
また、上述実施の形態においては、ＮＴＳＣ方式の映像信号ＳNTより垂直方向のライン数および水平方向の画素数がそれぞれ２倍とされた飛び越し走査方式の映像信号Ｓ2Nを得、さらにこの映像信号Ｓ2NよりＸＧＡに対応する映像信号ＳXGを得るようにしたものであるが、ＮＴＳＣ方式の映像信号ＳNTより垂直方向のライン数および水平方向の画素数がそれぞれ２倍とされた順次走査方式の映像信号を得、この映像信号よりＸＧＡに対応する映像信号ＳXGを得るようにしてもよい。
【００７９】
また、上述実施の形態においては、ＮＴＳＣ方式の映像信号ＳNTよりＸＧＡに対応する映像信号ＳXGを得るものを示したが、この発明は、ＰＡＬ方式の映像信号ＳPLよりＸＧＡに対応する映像信号ＳXGを得る場合にも、同様に適用することができる。
【００８０】
また、上述実施の形態においては、映像信号変換装置１３を画像適応型の倍速変換回路１００と補間回路１８０とからなる構成としたものであるが、映像信号変換装置１３を変換倍率が２でない画像適応型の変換回路と、補間回路とで構成するようにしても、同様の作用効果を得ることができる。
【００８１】
また、上述実施の形態においては、ＮＴＳＣ方式の映像信号ＳNTよりＸＧＡに対応する映像信号ＳXGを得るものを示したが、この発明は、ＮＴＳＣ方式の映像信号ＳNTやＰＡＬ方式の映像信号ＳPLより、ＳＶＧＡ、ＳＸＧＡ、ＵＸＧＡ、１１２５ｉ等に対応する映像信号を得る場合にも、同様に適用できることは勿論である。
【００８２】
【発明の効果】
この発明によれば、飛び越し走査方式の第１の映像信号に対して画像適応型の変換処理を施して垂直方向のライン数および水平方向の画素数を２倍とした飛び越し走査方式の第２の映像信号を得、その後、この飛び越し走査方式の第２の映像信号に対して別の変換処理を施して垂直方向のライン数および水平方向の画素数を任意倍とした順次走査方式の第３の映像信号を得るものである。したがって、画像適応型の変換処理によって得られる飛び越し走査方式の第２の映像信号は高画質な映像信号となり、この飛び越し走査方式の第２の映像信号に対して変換処理が施されて得られる順次走査方式の第３の映像信号は、飛び越し走査方式の第１の映像信号に対して単なる補間処理によって垂直方向のライン数および水平方向の画素数を２倍を超えるようにした映像信号のような画質劣化がなく、高画質な映像信号となる。よって、この発明によれば、垂直方向のライン数および水平方向の画素数を例えば２倍を越えるように変換する場合に高画質な映像信号を得ることができる。
【００８３】
また、第１の映像信号に対して最終的に垂直方向のライン数または水平方向の画素数がｎ×ｍ倍とされた第３の映像信号を得るものであるが、第１の映像信号に対して画像適応型の変換処理を施して垂直方向のライン数または水平方向の画素数がｎ倍とされた第２の映像信号を得、さらに、この第２の映像信号に対して例えば補間による変換処理を施して垂直方向のライン数または水平方向の画素数がｍ倍とされた第３の映像信号を得る構成としている。そのため、最終的な垂直方向のライン数または水平方向の画素数の変換倍率に変更があっても、補間処理による変換倍率ｍを変更するのみで容易に対処可能となる。つまり、最終的な垂直方向のライン数または水平方向の画素数の変換倍率に変更があっても、画像適応型の変換器としては既存のもの、例えば倍速変換器を使用でき、高画質な映像信号を得ることができる。
【図面の簡単な説明】
【図１】実施の形態としてのテレビ受信機の構成を示すブロック図である。
【図２】テレビ受信機内の映像信号変換装置の構成を示すブロック図である。
【図３】映像信号変換装置の動作を説明するための図である。
【図４】映像信号変換装置の動作を説明するための図である。
【図５】映像信号変換装置内の画像適応型倍速変換回路の構成を示すブロック図である。
【図６】ＳＤ画素とＨＤ画素の位置関係を説明するための略線図である。
【図７】ＳＤ画素とＨＤ画素の位置関係を説明するための略線図である。
【図８】空間クラス分類に使用するＳＤ画素データを説明するための略線図である。
【図９】動きクラス分類に使用するＳＤ画素データを説明するための略線図である。
【図１０】推定演算に使用するＳＤ画素データを説明するための略線図である。
【図１１】予測係数の学習フローを示すフローチャートである。
【図１２】係数データ生成装置の構成例を示すブロック図である。
【図１３】ＮＴＳＣ方式の映像信号およびＸＧＡに対応する映像信号の有効ライン数および有効画素数を示す図である。
【図１４】ＮＴＳＣ方式の映像信号ＳNTをＸＧＡに対応する映像信号ＳXGに変換するための従来の補間回路を示す図である。
【図１５】従来の補間回路の動作を説明するための図である。
【符号の説明】
１０・・・テレビ受信機、１１・・・受信アンテナ、１２・・・チューナ、１３・・・映像信号変換装置、１４・・・ドライバ、１５・・・液晶表示器、１００・・・画像適応型の倍速変換回路、１０１・・・入力端子、１０２・・・Ａ／Ｄコンバータ、１０３，１０５，１０９・・・領域切り出し回路、１０４・・・ＡＤＲＣ回路、１０６・・・動きクラス決定回路、１０７・・・クラスコード発生回路、１０８・・・ＲＯＭテーブル、１１０・・・推定演算回路、１１１・・・Ｄ／Ａコンバータ、１１２・・・出力端子
【発明の属する技術分野】
この発明は、例えばＮＴＳＣ方式の映像信号をＸＧＡ（Extended Graphics Array）に対応する映像信号に変換する際に適用して好適な映像信号の変換装置および変換方法、並びにそれを使用した画像表示装置およびテレビ受信機に関する。詳しくは、垂直方向のライン数または水平方向の画素数を、画像適応型の変換処理によってｎ倍とした後、さらに別の変換処理によってｍ倍とすることによって、垂直方向のライン数または水平方向の画素数を例えば２倍を越えるように変換する場合に高画質な映像信号を得るようにした映像信号変換装置等に係るものである。
【０００２】
【従来の技術】
従来、ＮＴＳＣ方式の映像信号ＳNTをＸＧＡに対応する映像信号ＳXGに変換し、このＸＧＡに対応する映像信号により例えば液晶表示装置に画像を表示するようにしたものが提案されている。ここで、ＮＴＳＣ方式の映像信号ＳNTは垂直方向のライン数が５２５本の飛び越し走査方式の映像信号であって、図１３Ａに示すように、各フィールドの垂直方向の有効ライン数は２４０本であり、サンプリング周波数が１３．５ＭＨｚであるとき、水平方向の有効画素数は７２０画素である。これに対してＸＧＡに対応する映像信号ＳXGは、例えば順次走査方式の映像信号であって、図１３Ｂに示すように、垂直方向の有効ライン数は８４０本であり、水平方向の有効画素数は１０２４画素である。
【０００３】
従来、ＮＴＳＣ方式の映像信号ＳNTよりＸＧＡに対応する映像信号ＳXGを得るための映像信号変換装置として、図１４に示すように、補間回路２００が使用されている。この補間回路２００では、ＮＴＳＣ方式の映像信号ＳNTに対して、最近傍補間、線形補間、キュービック補間等の補間処理が行われることで、ＸＧＡに対応する映像信号ＳXGが生成される。
【０００４】
【発明が解決しようとする課題】
上述したようにＮＴＳＣ方式の映像信号ＳNTの各フィールドの垂直方向の有効ライン数が２４０本であるのに対して、ＸＧＡに対応する映像信号ＳXGの垂直方向の有効ライン数は８４０本であることから、補間回路２００では、垂直方向に関しては、７６０／２４０＝３．２倍のライン数変換処理が行われる。このように２倍を越える変換を行う場合には、タップ数の多い補間処理を用いても、画像にシャープさが無くなり、画質が劣化したものとなる。図１５Ａの「○」はＮＴＳＣ方式の映像信号ＳNTを示している。図１５Ｂの「●」はライン数変換後のＸＧＡに対応する映像信号ＳXGを示しており、単に垂直方向の画素数が増えているだけである。
【０００５】
このような画質劣化は、２倍を越える水平方向の画素数の変換処理を行う場合にも同様に生じる。また、垂直方向のライン数が６２５本の飛び越し走査方式の映像信号であるＰＡＬ方式の映像信号ＳPLよりＸＧＡに対応する映像信号ＳXGを得る場合にも、同様に画質が劣化したものとなる。
【０００６】
そこで、この発明では、垂直方向のライン数または水平方向の画素数を例えば２倍を越えるように変換する場合に高画質な映像信号を得るようにした映像信号変換装置等を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る映像信号変換装置は、飛び越し走査方式の第１の映像信号の垂直方向のライン数および水平方向の画素数を２倍にして飛び越し走査方式の第２の映像信号を得る画像適応型の第１の変換器と、上記飛び越し走査方式の第２の映像信号の垂直方向のライン数および水平方向の画素数を任意倍にして順次走査方式の第３の映像信号を得る第２の変換器とを備え、上記画像適応型の第１の変換器は、上記第１の映像信号から第１の領域の画素の信号を切り出す第１の画素切り出し手段と、上記第１の画素切り出し手段により切り出された上記第１の領域の画素の信号のレベル分布パターンを検出し、このパターンに基づいて推定しようとする上記第２の映像信号を構成する所定画素の信号が属するクラスを決定してクラス情報を出力するクラス決定手段と、上記クラス情報で示される各クラスに対応した推定式の係数データを記憶する係数データ記憶手段と、上記係数データ記憶手段から上記クラス決定手段より出力される上記クラス情報に対応した係数データを読み出して出力する係数データ出力手段と、上記第１の映像信号から第２の領域の画素の信号を切り出す第２の画素切り出し手段と、上記係数データ出力手段より出力された上記係数データと、上記第２の画素切り出し手段により切り出された上記第２の領域の画素の信号とから、上記推定式を用いて上記第２の映像信号を構成する所定画素の信号を演算して出力する映像信号出力手段とを有するものである。
【０００８】
また、この発明に係る映像信号変換方法は、飛び越し走査方式の第１の映像信号に対して画像適応型の変換処理を施してライン数および画素数が２倍とされた飛び越し走査方式の第２の映像信号を得る第１の変換工程と、上記飛び越し走査方式の第２の映像信号に対して変換処理を施してライン数および画素数が任意倍とされた順次走査方式の第３の映像信号を得る第２の変換工程とを有し、上記第１の変換工程では、上記第１の映像信号から第１の領域の画素の信号を切り出す第１の画素切り出し工程と、上記第１の画素切り出し工程で切り出された上記第１の領域の画素の信号のレベル分布パターンを検出し、このパターンに基づいて推定しようとする上記第２の映像信号を構成する所定画素の信号が属するクラスを決定してクラス情報を出力するクラス決定工程と、上記クラス情報で示される各クラスに対応した推定式の係数データを係数データ記憶手段に記憶する係数データ記憶工程と、上記係数データ記憶手段から、上記クラス決定で出力される上記クラス情報に対応した係数データを読み出して出力する係数データ出力工程と、上記第１の映像信号から第２の領域の画素の信号を切り出す第２の画素切り出し工程と、上記係数データ出力工程で出力された上記係数データと、上記第２の画素切り出し工程で切り出された上記第２の領域の画素の信号とから、上記推定式を用いて上記第２の映像信号を構成する所定画素の信号を演算して出力する映像信号出力工程とを有するものである。
【０００９】
この発明において、飛び越し走査方式の第１の映像信号に対して画像適応型の変換処理が施されて垂直方向のライン数および水平方向の画素数が２倍とされた飛び越し走査方式の第２の映像信号が得られる。画像適応型の変換処理では、垂直方向のライン数および水平方向の画素数の変換が、周囲の画素信号を使用した単なる補間処理で行われるものではなく、例えば線形推定式を使用した推定演算によって必要な画素信号を求めることで行われる。また、飛び越し走査方式の第２の映像信号に対して変換処理が施されて垂直方向のライン数および水平方向の画素数が任意倍とされた順次走査方式の第３の映像信号が得られる。この変換処理では、垂直方向のライン数および水平方向の画素数の変換が、例えば周囲の画素信号を使用した単なる補間処理で行われる。
【００１０】
このように第１の映像信号に対して画像適応型の変換処理が施されて第２の映像信号が得られるものであり、この第２の映像信号として高画質な映像信号が得られる。したがって、この第２の映像信号に対して変換処理が施されて得られる第３の映像信号は、第１の映像信号に対して単なる補間処理によって垂直方向のライン数または水平方向の画素数をｎ×ｍ倍した映像信号のような画質劣化がなく、高画質な映像信号となる。
【００１１】
また、第１の映像信号に対して最終的に垂直方向のライン数および水平方向の画素数が２倍を超えるようにした第３の映像信号を得るものであるが、第１の映像信号に対して画像適応型の変換処理を施して垂直方向のライン数および水平方向の画素数が２倍とされた第２の映像信号を得、さらに、この第２の映像信号に対して例えば補間による変換処理を施して垂直方向のライン数および水平方向の画素数が任意倍とされた第３の映像信号を得る構成としている。そのため、最終的な垂直方向のライン数および水平方向の画素数の変換倍率に変更があっても、補間処理による変換倍率を変更するのみで容易に対処可能となる。つまり、最終的な垂直方向のライン数および水平方向の画素数の変換倍率に変更があっても、画像適応型の変換器としては既存のもの、例えば倍速変換器を使用でき、高画質な映像信号を得ることが可能となる。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としてのテレビ受信機１０の構成を示している。このテレビ受信機１０は、受信アンテナ１１と、この受信アンテナ１１で捕らえられたテレビ放送信号（ＲＦ変調信号）に対して、選局処理、中間周波増幅処理、検波処理等を行ってＮＴＳＣ方式の映像信号ＳNTを得るチューナ１２とを有している。
【００１３】
また、テレビ受信機１０は、チューナ１２より出力される映像信号ＳNTに対して垂直方向のライン数や水平方向の画素数の変換処理を行ってＸＧＡに対応する映像信号ＳXGを得る映像信号変換装置１３と、液晶表示器（ＬＣＤ：liquid crystal display）１５と、この液晶表示器１５に上述の映像信号ＳXGによる画像が表示されるように、映像信号ＳXGに基づいて液晶表示器１５を駆動するドライバ１４とを有している。
【００１４】
図１に示すテレビ受信機１０の動作を説明する。受信アンテナ１１で捕らえられたテレビ放送信号はチューナ１２に供給される。このチューナ１２では、ユーザの選局操作で選択された所定チャネルのテレビ放送信号に係る中間周波信号が得られ、この中間周波信号が増幅され、その後に中間周波信号に検波処理が施されてＮＴＳＣ方式の映像信号ＳNTが得られる。
【００１５】
チューナ１２より出力されるＮＴＳＣ方式の映像信号ＳNTは映像信号変換装置１３に供給される。この変換装置１３では、映像信号ＳNTに対して垂直方向のライン数および水平方向の画素数の変換処理が行われて、ＸＧＡに対応する映像信号ＳXGが得られる。すなわち、２５２．５本（有効ライン数は２４０本）×８５８画素（有効画素は７２０画素）のＮＴＳＣ方式の映像信号ＳNTの各フィールドの信号が、８４０本（有効ライン数は７６８本）×１２２０画素（有効画素は１０２４画素）のＸＧＡに対応する映像信号ＳXGの各フレームの信号に変換される。
【００１６】
そして、映像信号変換装置１３より出力されるＸＧＡに対応する映像信号ＳXGがドライバ１４に供給され、液晶表示器１５には、その映像信号ＳXGにより、１０２４×７６８画素の画像表示が行われる。
【００１７】
次に、図２を使用して、映像信号変換装置１３の構成を説明する。変換装置１３は、ＮＴＳＣ方式の映像信号ＳNTを、垂直方向のライン数および水平方向の画素数がそれぞれ２倍となる飛び越し走査方式の映像信号Ｓ2Nに変換する画像適応型の倍速変換回路１００と、映像信号Ｓ2NをＸＧＡに対応した映像信号ＳXGに変換する補間回路１８０とから構成されている。
【００１８】
補間回路１８０は、上述した従来の補間回路２００と同様に構成される。すなわち、補間回路１８０では、垂直方向のライン数または水平方向の画素数の変換が、周囲の画素信号を使用した単なる補間処理（最近傍補間、線形補間、キュービック補間等）によって行われる。これに対して、変換回路１００では、垂直方向のライン数または水平方向の画素数の変換が、周囲の画素信号を使用した単なる補間処理で行われるものではなく、例えば線形推定式を使用した推定演算によって必要な画素信号を求めることで行われる。
【００１９】
図２に示す変換装置１３の動作を説明する。まず、ＮＴＳＣ方式の映像信号ＳNTが画像適応型の倍速変換回路１００に供給され、画像適応型の変換処理により垂直方向のライン数および水平方向の画素数が２倍に変換されて映像信号Ｓ2Nが生成される。この場合、２５２．５本（有効ライン数は２４０本）×８５８画素（有効画素は７２０画素）のＮＴＳＣ方式の映像信号ＳNTの各フィールドの信号（図３Ａ参照）が、５２５本（有効ライン数は４８０本）×１７１６画素（有効画素は１４４０画素）の映像信号Ｓ2Nの各フィールドの信号（図３Ｂ参照）に変換される。
【００２０】
次に、映像信号Ｓ2Nが補間回路１８０に供給され、周囲の画素信号を使用した単なる補間処理により垂直方向のライン数および水平方向の画素数が変換されてＸＧＡに対応する映像信号ＳXGが生成される。この場合、５２５本（有効ライン数は４８０本）×１７１６画素（有効画素は１４４０画素）の映像信号Ｓ2Nの各フィールドの信号が、８４０本（有効ライン数は７６８本）×１２２０画素（有効画素は１０２４画素）のＸＧＡに対応する映像信号ＳXGの各フレームの信号に変換される。
【００２１】
図２に示す変換装置１３では、垂直方向に関しては、最終的に７６８／２４０＝３．２倍のライン数変換処理が行われるが、画像適応型の倍速変換回路１００で垂直方向のライン数が２倍とされ、その後に補間回路１８０で垂直方向のライン数がさらに１．６倍とされるものである。この場合、変換回路１００では画像適応型の変換処理が行われるものであり、ＮＴＳＣ方式の映像信号ＳNT（図４Ａの「○」参照）を鈍らせることなく、高画質な映像信号Ｓ2N（図４Ｂの「△」参照）が得られる。したがって、従来のように単なる補間処理によってライン数を３．２倍とするものと比べて、画質劣化が少なく、高画質な、ＸＧＡに対応する映像信号ＳXG（図４Ｃの「●」参照）が得られる。
【００２２】
次に、図５を参照して、画像適応型の倍速変換回路１００の構成例について説明する。この変換回路１００は、ＮＴＳＣ方式の映像信号ＳNTが入力される入力端子１０１と、この映像信号ＳNTをディジタル信号（以下、「ＳＤ画素データ」という）に変換するＤ／Ａコンバータ１０２とを有している。
【００２３】
また、変換回路１００は、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより、映像信号Ｓ2Nを構成する画素データ（以下、「ＨＤ画素データ」という）のうち推定しようとする所定のＨＤ画素データに対応した領域のＳＤ画素データを切り出す領域切り出し回路１０３と、この領域切り出し回路１０３で切り出されたＳＤ画素データに対してＡＤＲＣ（Adaptive Dynamic Range Coding）処理を適用して、主に空間内の波形を表すクラス（空間クラス）を決定してクラス情報を出力するＡＤＲＣ回路１０４とを有している。
【００２４】
図６および図７は、ＳＤ画素とＨＤ画素の位置関係を示している。領域切り出し回路１０３では、例えば図８に示すように、ＨＤ画素データｙを推定しようとする場合、このＨＤ画素データｙの近傍に位置するＳＤ画素データｋ1〜ｋ5が切り出される。
【００２５】
ＡＤＲＣ回路１０４では、領域切り出し回路１０３で切り出されたＳＤ画素データのレベル分布のパターン化を目的として、各ＳＤ画素データを、例えば８ビットデータから２ビットデータに圧縮するような演算が行われる。そして、ＡＤＲＣ回路１０４からは、各ＳＤ画素データに対応した圧縮データ（再量子化コード）ｑiが空間クラスのクラス情報として出力される。
【００２６】
本来ＡＤＲＣは、ＶＴＲ（Video Tape Recorder）向け高性能符号化用に開発された適応的再量子化法であるが、信号レベルの局所的なパターンを短い語長で効率的に表現できるので、本実施の形態では、領域切り出し回路１０３で切り出されたＳＤ画素データのレベル分布のパターン化に使用している。
【００２７】
ＡＤＲＣ回路１０４では、領域内のＳＤ画素データの最大値をＭＡＸ、その最小値をＭＩＮ、領域内のダイナミックレンジをＤＲ（＝ＭＡＸ−ＭＩＮ＋１）、再量子化ビット数をｐとすると、領域内の各ＳＤ画素データｋiに対して、（１）式の演算により再量子化コードｑiが得られる。ただし、（１）式において、〔 〕は切り捨て処理を意味している。領域切り出し回路１０３で、Ｎａ個のＳＤ画素データが切り出されるとき、ｉ＝１〜Ｎａである。
ｑi＝〔（ｋi−ＭＩＮ＋０．５）・２p ／ＤＲ〕 ・・・（１）
【００２８】
また、変換回路１００は、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより、推定しようとする所定のＨＤ画素データに対応した領域のＳＤ画素データを切り出す領域切り出し回路１０５と、この領域切り出し回路１０５で切り出されたＳＤ画素データより、主に動きの程度を表すためのクラス（動きクラス）を決定してクラス情報を出力する動きクラス決定回路１０６とを有している。
【００２９】
領域切り出し回路１０５では、例えば図９に示すように、ＨＤ画素データｙを推定しようとする場合、このＨＤ画素データｙの近傍に位置する１０個のＳＤ画素データｍ1〜ｍ5，ｎ1〜ｎ5が切り出される。
【００３０】
動きクラス決定回路１０６では、領域切り出し回路１０５で切り出されたＳＤ画素データｍi，ｎiからフレーム間差分が算出され、さらにその差分の絶対値の平均値に対してしきい値処理が行われて動きの指標である動きクラスのクラス情報ＭＶが出力される。
【００３１】
すなわち、動きクラス決定回路１０６では、（２）式によって、差分の絶対値の平均値ＡＶが算出される。領域切り出し回路１０５で、例えば上述したように１０個のＳＤ画素データｍ1〜ｍ5，ｎ1〜ｎ5が切り出されるとき、（２）式におけるＮｂは５である。
【００３２】
【数１】
そして、動きクラス決定回路１０６では、上述したように算出された平均値ＡＶが１個または複数個のしきい値と比較されてクラス情報ＭＶが得られる。例えば、３個のしきい値ｔｈ1，ｔｈ2，ｔｈ3（ｔｈ1＜ｔｈ2＜ｔｈ3）が用意され、４つの動きクラスを決定する場合、ＡＶ≦ｔｈ1のときはＭＶ＝０、ｔｈ1＜ＡＶ≦ｔｈ2のときはＭＶ＝１、ｔｈ2＜ＡＶ≦ｔｈ3のときはＭＶ＝２、ｔｈ3＜ＡＶのときはＭＶ＝３とされる。
【００３４】
また、変換回路１００は、ＡＤＲＣ回路１０４より出力される空間クラスのクラス情報としての再量子化コードｑiと、動きクラス決定回路１０６より出力される動きクラスのクラス情報ＭＶに基づき、推定しようとするＨＤ画素データが属するクラスを示すクラスコードＣＬを得るためのクラスコード発生回路１０７を有している。クラスコード発生回路１０７では、（３）式によって、クラスコードＣＬの演算が行われる。なお、（３）式において、Ｎａは領域切り出し回路１０３で切り出されるＳＤ画素データの個数、ｐはＡＤＲＣ回路１０４における再量子化ビット数を示している。
【００３５】
【数２】
また、変換回路１００は、それぞれ後述する推定演算回路１１０で使用される線形推定式の係数データが各クラス毎に記憶されているＲＯＭテーブル１０８を有している。このＲＯＭテーブル１０８には、クラスコード発生回路１０７より出力されるクラスコードが読み出しアドレス情報として供給される。これにより、ＲＯＭテーブル１０８より、クラスコードＣＬに対応した係数データｗｉが読み出される。
【００３７】
また、変換回路１００は、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより、推定しようとする所定のＨＤ画素データに対応した領域のＳＤ画素データを切り出す領域切り出し回路１０９と、この領域切り出し回路１０９で切り出されたＳＤ画素データと、上述したようにＲＯＭテーブル１０８より読み出される係数データｗiとから、推定しようとするＨＤ画素データを演算する推定演算回路１１０とを有している。
【００３８】
領域切り出し回路１０９では、例えば図１０に示すように、ＨＤ画素データｙを推定しようとする場合、これらＨＤ画素データｙの近傍に位置するＳＤ画素データｘ1〜ｘ25が切り出される。推定演算回路１１０では、領域切り出し回路１０９で切り出されたＳＤ画素データｘiと、ＲＯＭテーブル１０８より読み出された係数データｗiとから、（４）式の線形推定式によって、推定しようとするＨＤ画素データｙが演算される。領域切り出し回路１０９で、例えば上述したように２５個のＳＤ画素データｘ1〜ｘ25が切り出されるとき、（４）式におけるｎ、つまりタップ数は２５である。
【００３９】
【数３】
また、変換回路１００は、推定演算回路１１０より順次出力されるＨＤ画素データをアナログ信号に変換して映像信号Ｓ2Nを得るＤ／Ａコンバータ１１１と、この映像信号Ｓ2Nを出力する出力端子１１２とを有している。
【００４１】
図５に示す変換回路１００の動作を説明する。ＮＴＳＣ方式の映像信号ＳNTがＡ／Ｄコンバータ１０２でディジタル信号に変換されてＳＤ画素データが形成される。映像信号Ｓ2Nを構成するＨＤ画素データのうち推定しようとする所定のＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより領域切り出し回路１０３で所定領域のＳＤ画素データｋiが切り出され、この切り出された各ＳＤ画素データｋiに対してＡＤＲＣ回路１０４でＡＤＲＣ処理が施されて空間クラス（主に空間内の波形表現のためのクラス分類）のクラス情報としての再量子化コードｑiが得られる。
【００４２】
また、上述した推定しようとするＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより領域切り出し回路１０５で所定領域のＳＤ画素データｍi，ｎiが切り出され、この切り出された各ＳＤ画素データｍi，ｎiより動きクラス決定回路１０６で動きクラス（主に動きの程度を表すためのクラス分類）を示すクラス情報ＭＶが得られる。この動きクラス情報ＭＶと上述したＡＤＲＣ回路１０４で得られる再量子化コードｑiとから、クラスコード発生回路１０７で、推定しようとするＨＤ画素データｙが属するクラスを示すクラス情報としてのクラスコードＣＬが得られる。そして、このクラスコードＣＬがＲＯＭテーブル１０８に読み出しアドレス情報として供給され、このＲＯＭテーブル１０８より推定しようとするＨＤ画素データｙが属するクラスに対応した係数データｗｉが読み出される。
【００４３】
また、上述した推定しようとするＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１０２から出力されるＳＤ画素データより領域切り出し回路１０９で所定領域のＳＤ画素データｘiが切り出される。そして、推定演算回路１１０では、その切り出されたＳＤ画素データｘiと、上述したようにＲＯＭテーブル１０８より読み出された係数データｗiとから、線形推定式を使用して、推定しようとするＨＤ画素データｙが演算される。そして、推定演算回路１１０より順次出力されるＨＤ画素データｙがＤ／Ａコンバータ１１１によってアナログ信号に変換されて映像信号Ｓ2Nが得られ、この映像信号Ｓ2Nが出力端子１１２に導出される。
【００４４】
ところで、ＲＯＭテーブル１０８には、上述したように各クラスに対応した線形推定式の係数データが記憶されている。この係数データは、予め学習によって生成されたものである。まず、この学習方法について説明する。（４）式の線形推定式に基づく係数データｗi（ｉ＝１〜ｎ）を最小自乗法により求める例を示すものとする。一般化した例として、Ｘを入力データ、Ｗを予測係数、Ｙを予測値として、（５）式の観測方程式を考える。この（５）式において、ｍは学習データ数を示し、ｎは予測タップの数を示している。
【００４５】
【数４】
（５）式の観測方程式により収集されたデータに最小自乗法を適用する。この（５）式の観測方程式をもとに、（６）式の残差方程式を考える。
【００４７】
【数５】
（６）式の残差方程式から、各ｗiの最確値は、（７）式のｅ2を最小にする条件が成り立つ場合と考えられる。すなわち、（８）式の条件を考慮すればよいわけである。
【００４９】
【数６】
つまり、（８）式のｉに基づくｎ個の条件を考え、これを満たすｗ1，ｗ2，・・・，ｗnを算出すればよい。そこで、（６）式の残差方程式から、（９）式が得られる。さらに、（９）式と（５）式とから、（１０）式が得られる。
【００５１】
【数７】
そして、（６）式と（１０）式とから、（１１）式の正規方程式が得られる。
【００５３】
【数８】
（１１）式の正規方程式は、未知数の数ｎと同じ数の方程式を立てることが可能であるので、各ｗiの最確値を求めることができる。この場合、掃き出し法（Gauss-Jordanの消去法）等を用いて連立方程式を解くことになる。
【００５５】
図１１は、上述した予測係数の学習フローを示している。学習を行うためには、入力信号と予測対象となる教師信号を用意しておく。
【００５６】
まず、ステップＳＴ１で、教師信号より得られる予測対象画素値と入力信号より得られる予測タップのｎ個の画素値との組み合わせを学習データとして生成する。次に、ステップＳＴ２で、学習データの生成が終了したか否かを判定し、学習データの生成が終了していないときは、ステップＳＴ３でその学習データにおける予測対象画素値が属するクラスを決定する。このクラスの決定は、予測対象画素値に対応して入力信号より得られる所定数の画素値に基づいて行われ、上述したＡＤＲＣ処理による空間クラス等が決定される。
【００５７】
そして、ステップＳＴ４で、各クラス毎に、ステップＳＴ１で生成された学習データ、すなわち予測対象画素値と予測タップのｎ個の画素値とを使用して、（１１）式に示すような正規方程式の生成をする。ステップＳＴ１〜ステップＳＴ４の動作は、学習データの生成が終了するまで繰り返され、多くの学習データが登録された正規方程式が生成される。
【００５８】
ステップＳＴ２で学習データの生成が終了したときは、ステップＳＴ５で、各クラス毎に生成された正規方程式を解き、各クラス毎のｎ個の予測係数ｗiを求める。そして、ステップＳＴ６で、クラス別にアドレス分割されたメモリに予測係数ｗiを登録して、学習フローを終了する。
【００５９】
次に、図５に示した変換回路１００のＲＯＭテーブル１０８に記憶されている各クラス毎の係数データｗiを、上述した学習の原理によって予め生成する係数データ生成装置１５０の詳細を説明する。図１２は、係数データ生成装置１５０の構成例を示している。
【００６０】
この係数データ生成装置１５０は、教師信号としての映像信号Ｓ2Nを構成するＨＤ画素データが供給される入力端子１５１と、このＨＤ画素データに対して水平および垂直の間引きフィルタ処理を行って、入力信号としてのＮＴＳＣ方式の映像信号ＳNTを構成するＳＤ画素データを得る間引き回路１５２とを有している。間引き回路１５２では、図示せずも、ＨＤ画素データに対して、垂直間引きフィルタによってフィールド内の垂直方向のライン数が１／２となるように間引き処理が施されると共に、さらに水平間引きフィルタによって水平方向の画素数が１／２となるように間引き処理が施される。したがって、ＳＤ画素とＨＤ画素の位置関係は、図６および図７に示すようになる。
【００６１】
また、係数データ生成装置１５０は、入力端子１５１に供給されるＨＤ画素データのうち予測対象画素値としての複数個のＨＤ画素データにそれぞれ対応して、間引き回路１５２から出力されるＳＤ画素データより所定領域のＳＤ画素データを順次切り出す領域切り出し回路１５５と、この領域切り出し回路１５５で順次切り出されたＳＤ画素データに対してＡＤＲＣ処理を適用して、主に空間内の波形を表すクラス（空間クラス）を決定してクラス情報を出力するＡＤＲＣ回路１５６とを有している。
【００６２】
領域切り出し回路１５５は、上述した変換回路１００の領域切り出し回路１０３と同様に構成される。この領域切り出し回路１５５からは、例えば図８に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置するＳＤ画素データｋ1〜ｋ5が切り出される。また、ＡＤＲＣ回路１５６も、上述した変換回路１００のＡＤＲＣ回路１０４と同様に構成される。このＡＤＲＣ回路１５６からは、予測対象画素値としての各ＨＤ画素データにそれぞれ対応して切り出された所定領域のＳＤ画素データ毎に再量子化コードｑiが空間クラスを示すクラス情報として出力される。
【００６３】
また、係数データ生成装置１５０は、上述した予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データより所定領域のＳＤ画素データを順次切り出す領域切り出し回路１５７と、この領域切り出し回路１５７で切り出されたＳＤ画素データより、主に動きの程度を表すためのクラス（動きクラス）を決定してクラス情報を出力する動きクラス決定回路１５８とを有している。
【００６４】
領域切り出し回路１５７は、上述した変換回路１００の領域切り出し回路１０５と同様に構成される。この領域切り出し回路１５７からは、例えば図９に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置する１０個のＳＤ画素データｍ1〜ｍ5，ｎ1〜ｎ5が切り出される。また、動きクラス決定回路１５８も、上述した画像信号変換装置１００の動きクラス決定回路１０６と同様に構成される。この動きクラス決定回路１５８からは、予測対象画素値としての各ＨＤ画素データにそれぞれ対応して切り出された所定領域のＳＤ画素データ毎に動きの指標である動きクラスのクラス情報ＭＶが出力される。
【００６５】
また、係数データ生成装置１５０は、ＡＤＲＣ回路１５６より出力される空間クラスのクラス情報としての再量子化コードｑiと、動きクラス決定回路１５８より出力される動きクラスのクラス情報ＭＶに基づいてクラスコードＣＬを得るためのクラスコード発生回路１５９を有している。このクラスコード発生回路１５９は、上述した変換回路１００のクラスコード発生回路１０７と同様に構成される。このクラスコード発生回路１５９からは、予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、そのＨＤ画素データが属するクラスを示すクラスコードＣＬが出力される。
【００６６】
また、係数データ生成装置１５０は、上述した予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データより予測タップ値としての所定領域のＳＤ画素データを順次切り出す領域切り出し回路１６０を有している。領域切り出し回路１６０は、上述した画像信号変換装置１００の領域切り出し回路１０９と同様に構成される。この領域切り出し回路１６０からは、例えば図１０に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置する２５個のＳＤ画素データｘ1〜ｘ25が切り出される。
【００６７】
また、係数データ生成装置１５０は、入力端子１５１に供給されるＨＤ画素データより得られる予測対象画素値としての各ＨＤ画素データｙと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して領域切り出し回路１６０で順次切り出された予測タップ画素値としてのＳＤ画素データｘiと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応してクラスコード発生回路１５９より出力されるクラスコードＣＬとから、各クラス毎に、ｎ個の係数データｗiを生成するための正規方程式（（１１）式参照）を生成する正規方程式生成回路１６１を有している。
【００６８】
この場合、１個のＨＤ画素データｙとそれに対応するｎ個の予測タップ画素値との組み合わせで上述した学習データが生成され、従って生成回路１６１では多くの学習データが登録された正規方程式が生成される。なお、図示しないが、領域切り出し回路１６０の前段に時間合わせ用の遅延回路を配置することで、領域切り出し回路１６０から正規方程式生成回路１６１に供給されるＳＤ画素データｘiのタイミング合わせを行うことができる。
【００６９】
また、係数データ生成装置１５０は、正規方程式生成回路１６１で各クラス毎に生成された正規方程式のデータが供給され、各クラス毎に生成された正規方程式を解いて、各クラス毎の係数データ（予測係数）ｗiを求める予測係数決定回路１６２と、この求められた係数データｗiを記憶するメモリ１６３とを有している。予測係数決定回路１６２では、正規方程式が例えば掃き出し法などによって解かれて、係数データｗiが求められる。
【００７０】
図１２に示す係数データ生成装置１５０の動作を説明する。入力端子１５１には教師信号としての映像信号Ｓ2Nを構成するＨＤ画素データが供給され、そしてこのＨＤ画素データに対して間引き回路１５２で水平および垂直の間引き処理等が行われて入力信号としてのＮＴＳＣ方式の映像信号ＳNTを構成するＳＤ画素データが得られる。
【００７１】
また、入力端子１５１に供給されるＨＤ画素データより得られる予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データから領域切り出し回路１５５で所定領域のＳＤ画素データｋiが順次切り出され、この切り出された各ＳＤ画素データｋiに対してＡＤＲＣ回路１５６でＡＤＲＣ処理が施されて空間クラス（主に空間内の波形表現のためのクラス分類）のクラス情報としての再量子化コードｑiが得られる。
【００７２】
また、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データから領域切り出し回路１５７で所定領域のＳＤ画素データｍi，ｎiが順次切り出され、この切り出された各ＳＤ画素データｍi，ｎiより動きクラス決定回路１５８で動きクラス（主に動きの程度を表すためのクラス分類）を示すクラス情報ＭＶが得られる。そして、このクラス情報ＭＶと上述したＡＤＲＣ回路１５６で得られる再量子化コードｑiとからクラスコード発生回路１５９で、予測対象画素値としての各ＨＤ画素データｙが属するクラスを示すクラス情報としてのクラスコードＣＬが得られる。
【００７３】
また、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、間引き回路１５２より出力されるＳＤ画素データから領域切り出し回路１６０で所定領域のＳＤ画素データｘiが順次切り出される。そして、入力端子１５１に供給されるＨＤ画素データより得られる予測対象画素値としての各ＨＤ画素データｙと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して領域切り出し回路１６０で順次切り出された予測タップ画素値としてのＳＤ画素データｘiと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応してクラスコード発生回路１５９より出力されるクラスコードＣＬとから、正規方程式生成回路１６１では、各クラス毎に、ｎ個の係数データｗiを生成するための正規方程式が生成される。そして、予測係数決定回路１６２でその正規方程式が解かれ、各クラス毎の係数データｗiが求められ、その係数データｗiはクラス別にアドレス分割されたメモリ１６３に記憶される。
【００７４】
なお、上述においては、空間波形を少ないビット数でパターン化する情報圧縮手段として、ＡＤＲＣ回路１０４，１５６を設けることにしたが、これはほんの一例であり、信号波形のパターンの少ないクラスで表現できるような情報圧縮手段であれば何を設けるかは自由であり、例えばＤＰＣＭ（Differential Pulse Code Modulation）やＶＱ（Vector Quantization ）等の圧縮手段を用いてもよい。
【００７５】
以上説明したように、本実施の形態において、映像信号変換装置１３では、垂直方向に関しては、画像適応型の倍速変換回路１００でライン数が２倍とされ、その後に補間回路１８０でライン数がさらに１．６倍とされ、最終的に３．２倍のライン数変換処理が行われる（図２参照）。この場合、変換回路１００では画像適応型の変換処理が行われるため、ＮＴＳＣ方式の映像信号ＳNTを鈍らせることなく、高画質な映像信号Ｓ2Nが得られる。したがって、従来のように単なる補間処理によって垂直方向のライン数を３．２倍とするものと比べて、画質劣化が少なく、高画質な、ＸＧＡに対応する映像信号ＳXGが得られ、液晶表示器１５に高画質な画像が表示される。
【００７６】
また、画像適応型の倍速変換回路１００としては、図５に示すように構成されるものの他にも種々存在する。そのため、映像信号変換装置１３を画像適応型の倍速変換回路１００と補間回路１８０とからなる構成とすることで、倍速変換回路１００の部分を、必要に応じて、任意のものに置き換えて構成できる。
【００７７】
なお、上述実施の形態においては、最終的に垂直方向のライン数を３．２倍とするものを示したが、垂直方向のライン数または水平方向の画素数の最終的な変換倍率が２倍より大きくなる場合に、上述したように画像適応型の倍速変換回路１００と補間回路１８０とからなる映像信号変換装置１３を使用し、高画質な映像信号を得ることができる。この場合、補間回路１８０における変換倍率を変更するのみで容易に対処できる。すなわち、垂直方向のライン数または水平方向の画素数の最終的な変換倍率に変更があっても、既存の倍速変換回路１００をそのまま使用でき、高画質な映像信号を得ることができる。
【００７８】
また、上述実施の形態においては、ＮＴＳＣ方式の映像信号ＳNTより垂直方向のライン数および水平方向の画素数がそれぞれ２倍とされた飛び越し走査方式の映像信号Ｓ2Nを得、さらにこの映像信号Ｓ2NよりＸＧＡに対応する映像信号ＳXGを得るようにしたものであるが、ＮＴＳＣ方式の映像信号ＳNTより垂直方向のライン数および水平方向の画素数がそれぞれ２倍とされた順次走査方式の映像信号を得、この映像信号よりＸＧＡに対応する映像信号ＳXGを得るようにしてもよい。
【００７９】
また、上述実施の形態においては、ＮＴＳＣ方式の映像信号ＳNTよりＸＧＡに対応する映像信号ＳXGを得るものを示したが、この発明は、ＰＡＬ方式の映像信号ＳPLよりＸＧＡに対応する映像信号ＳXGを得る場合にも、同様に適用することができる。
【００８０】
また、上述実施の形態においては、映像信号変換装置１３を画像適応型の倍速変換回路１００と補間回路１８０とからなる構成としたものであるが、映像信号変換装置１３を変換倍率が２でない画像適応型の変換回路と、補間回路とで構成するようにしても、同様の作用効果を得ることができる。
【００８１】
また、上述実施の形態においては、ＮＴＳＣ方式の映像信号ＳNTよりＸＧＡに対応する映像信号ＳXGを得るものを示したが、この発明は、ＮＴＳＣ方式の映像信号ＳNTやＰＡＬ方式の映像信号ＳPLより、ＳＶＧＡ、ＳＸＧＡ、ＵＸＧＡ、１１２５ｉ等に対応する映像信号を得る場合にも、同様に適用できることは勿論である。
【００８２】
【発明の効果】
この発明によれば、飛び越し走査方式の第１の映像信号に対して画像適応型の変換処理を施して垂直方向のライン数および水平方向の画素数を２倍とした飛び越し走査方式の第２の映像信号を得、その後、この飛び越し走査方式の第２の映像信号に対して別の変換処理を施して垂直方向のライン数および水平方向の画素数を任意倍とした順次走査方式の第３の映像信号を得るものである。したがって、画像適応型の変換処理によって得られる飛び越し走査方式の第２の映像信号は高画質な映像信号となり、この飛び越し走査方式の第２の映像信号に対して変換処理が施されて得られる順次走査方式の第３の映像信号は、飛び越し走査方式の第１の映像信号に対して単なる補間処理によって垂直方向のライン数および水平方向の画素数を２倍を超えるようにした映像信号のような画質劣化がなく、高画質な映像信号となる。よって、この発明によれば、垂直方向のライン数および水平方向の画素数を例えば２倍を越えるように変換する場合に高画質な映像信号を得ることができる。
【００８３】
また、第１の映像信号に対して最終的に垂直方向のライン数または水平方向の画素数がｎ×ｍ倍とされた第３の映像信号を得るものであるが、第１の映像信号に対して画像適応型の変換処理を施して垂直方向のライン数または水平方向の画素数がｎ倍とされた第２の映像信号を得、さらに、この第２の映像信号に対して例えば補間による変換処理を施して垂直方向のライン数または水平方向の画素数がｍ倍とされた第３の映像信号を得る構成としている。そのため、最終的な垂直方向のライン数または水平方向の画素数の変換倍率に変更があっても、補間処理による変換倍率ｍを変更するのみで容易に対処可能となる。つまり、最終的な垂直方向のライン数または水平方向の画素数の変換倍率に変更があっても、画像適応型の変換器としては既存のもの、例えば倍速変換器を使用でき、高画質な映像信号を得ることができる。
【図面の簡単な説明】
【図１】実施の形態としてのテレビ受信機の構成を示すブロック図である。
【図２】テレビ受信機内の映像信号変換装置の構成を示すブロック図である。
【図３】映像信号変換装置の動作を説明するための図である。
【図４】映像信号変換装置の動作を説明するための図である。
【図５】映像信号変換装置内の画像適応型倍速変換回路の構成を示すブロック図である。
【図６】ＳＤ画素とＨＤ画素の位置関係を説明するための略線図である。
【図７】ＳＤ画素とＨＤ画素の位置関係を説明するための略線図である。
【図８】空間クラス分類に使用するＳＤ画素データを説明するための略線図である。
【図９】動きクラス分類に使用するＳＤ画素データを説明するための略線図である。
【図１０】推定演算に使用するＳＤ画素データを説明するための略線図である。
【図１１】予測係数の学習フローを示すフローチャートである。
【図１２】係数データ生成装置の構成例を示すブロック図である。
【図１３】ＮＴＳＣ方式の映像信号およびＸＧＡに対応する映像信号の有効ライン数および有効画素数を示す図である。
【図１４】ＮＴＳＣ方式の映像信号ＳNTをＸＧＡに対応する映像信号ＳXGに変換するための従来の補間回路を示す図である。
【図１５】従来の補間回路の動作を説明するための図である。
【符号の説明】
１０・・・テレビ受信機、１１・・・受信アンテナ、１２・・・チューナ、１３・・・映像信号変換装置、１４・・・ドライバ、１５・・・液晶表示器、１００・・・画像適応型の倍速変換回路、１０１・・・入力端子、１０２・・・Ａ／Ｄコンバータ、１０３，１０５，１０９・・・領域切り出し回路、１０４・・・ＡＤＲＣ回路、１０６・・・動きクラス決定回路、１０７・・・クラスコード発生回路、１０８・・・ＲＯＭテーブル、１１０・・・推定演算回路、１１１・・・Ｄ／Ａコンバータ、１１２・・・出力端子
Claims (8)
- 飛び越し走査方式の第１の映像信号の垂直方向のライン数および水平方向の画素数を２倍にして飛び越し走査方式の第２の映像信号を得る画像適応型の第１の変換器と、
上記飛び越し走査方式の第２の映像信号の垂直方向のライン数および水平方向の画素数を任意倍にして順次走査方式の第３の映像信号を得る第２の変換器とを備え、
上記画像適応型の第１の変換器は、
上記第１の映像信号から第１の領域の画素の信号を切り出す第１の画素切り出し手段と、
上記第１の画素切り出し手段により切り出された上記第１の領域の画素の信号のレベル分布パターンを検出し、このパターンに基づいて推定しようとする上記第２の映像信号を構成する所定画素の信号が属するクラスを決定してクラス情報を出力するクラス決定手段と、
上記クラス情報で示される各クラスに対応した推定式の係数データを記憶する係数データ記憶手段と、
上記係数データ記憶手段から上記クラス決定手段より出力される上記クラス情報に対応した係数データを読み出して出力する係数データ出力手段と、
上記第１の映像信号から第２の領域の画素の信号を切り出す第２の画素切り出し手段と、
上記係数データ出力手段より出力された上記係数データと、上記第２の画素切り出し手段により切り出された上記第２の領域の画素の信号とから、上記推定式を用いて上記第２の映像信号を構成する所定画素の信号を演算して出力する映像信号出力手段とを有する映像信号変換装置。 - 上記第１の映像信号は垂直方向のライン数が５２５本の飛び越し走査方式の映像信号であって、
上記第１の変換器は、上記ライン数が５２５本の飛び越し走査方式の映像信号より、上記第２の映像信号として、垂直方向のライン数が１０５０本の飛び越し走査方式の映像信号を得ると共に、
上記第２の変換器は、上記ライン数が１０５０本の飛び越し走査方式の映像信号より、上記第３の映像信号として、ＸＧＡに対応する映像信号を得る請求項１に記載の映像信号変換装置。 - 上記第１の映像信号は垂直方向のライン数が６２５本の飛び越し走査方式の映像信号であって、
上記第１の変換器は、上記ライン数が６２５本の飛び越し走査方式の映像信号より、上記第２の映像信号として、垂直方向のライン数が１２５０本の飛び越し走査方式の映像信号を得ると共に、
上記第２の変換器は、上記ライン数が１２５０本の飛び越し走査方式の映像信号より、上記第３の映像信号として、ＸＧＡに対応する映像信号を得る請求項１に記載の映像信号変換装置。 - 上記第１の変換器をハードウェアで構成し、上記第２の変換器をディジタル・シグナル・プロセッサで構成する請求項１に記載の映像信号変換装置。
- 上記第２の変換器は、上記飛び越し走査方式の第２の映像信号に対して、最近傍補間、線形補間またはキュービック補間のいずれかを行って上記順次走査方式の第３の映像信号を得る請求項１に記載の映像信号変換装置。
- 飛び越し走査方式の第１の映像信号に対して画像適応型の変換処理を施してライン数および画素数が２倍とされた飛び越し走査方式の第２の映像信号を得る第１の変換工程と、
上記飛び越し走査方式の第２の映像信号に対して変換処理を施してライン数および画素数が任意倍とされた順次走査方式の第３の映像信号を得る第２の変換工程とを有し、
上記第１の変換工程では、
上記第１の映像信号から第１の領域の画素の信号を切り出す第１の画素切り出し工程と、
上記第１の画素切り出し工程で切り出された上記第１の領域の画素の信号のレベル分布パターンを検出し、このパターンに基づいて推定しようとする上記第２の映像信号を構成する所定画素の信号が属するクラスを決定してクラス情報を出力するクラス決定工程と、
上記クラス情報で示される各クラスに対応した推定式の係数データを係数データ記憶手段に記憶する係数データ記憶工程と、
上記係数データ記憶手段から、上記クラス決定で出力される上記クラス情報に対応した係数データを読み出して出力する係数データ出力工程と、
上記第１の映像信号から第２の領域の画素の信号を切り出す第２の画素切り出し工程と、
上記係数データ出力工程で出力された上記係数データと、上記第２の画素切り出し工程で切り出された上記第２の領域の画素の信号とから、上記推定式を用いて上記第２の映像信号を構成する所定画素の信号を演算して出力する映像信号出力工程とを有する映像信号変換方法。 - 入力映像信号のライン数または画素数を変換して出力映像信号を得る映像信号変換部と、
上記出力映像信号による画像を表示する画像表示部とを有し、
上記映像信号変換部は、
上記入力映像信号としての飛び越し走査方式の第１の映像信号のライン数および画素数を２倍にして飛び越し走査方式の第２の映像信号を得る画像適応型の第１の変換器と、
上記飛び越し走査方式の第２の映像信号のライン数および画素数を任意倍にして上記出力映像信号としての順次走査方式の第３の映像信号を得る第２の変換器とを備え、
上記画像適応型の第１の変換器は、
上記第１の映像信号から第１の領域の画素の信号を切り出す第１の画素切り出し手段と、
上記第１の画素切り出し手段により切り出された上記第１の領域の画素の信号のレベル分布パターンを検出し、このパターンに基づいて推定しようとする上記第２の映像信号を構成する所定画素の信号が属するクラスを決定してクラス情報を出力するクラス決定手段と、
上記クラス情報で示される各クラスに対応した推定式の係数データを記憶する係数データ記憶手段と、
上記係数データ記憶手段から上記クラス決定手段より出力される上記クラス情報に対応した係数データを読み出して出力する係数データ出力手段と、
上記第１の映像信号から第２の領域の画素の信号を切り出す第２の画素切り出し手段と、
上記係数データ出力手段より出力された上記係数データと、上記第２の画素切り出し手段により切り出された上記第２の領域の画素の信号とから、上記推定式を用いて上記第２の映像信号を構成する所定画素の信号を演算して出力する映像信号出力手段とを有する画像表示装置。 - テレビ放送信号を受信する受信部と、
上記受信部より得られる受信映像信号のライン数および画素数を変換して変換映像信号を得る映像信号変換部と、
上記変換映像信号による画像を表示する画像表示部とを有し、
上記映像信号変換部は、上記受信映像信号としての飛び越し走査方式の第１の映像信号のライン数および画素数を２倍にして飛び越し走査方式の第２の映像信号を得る画像適応型の第１の変換器と、
上記飛び越し走査方式の第２の映像信号のライン数および画素数を任意倍にして上記変換映像信号としての順次走査方式の第３の映像信号を得る第２の変換器とを備え、
上記画像適応型の第１の変換器は、
上記第１の映像信号から第１の領域の画素の信号を切り出す第１の画素切り出し手段と、
上記第１の画素切り出し手段により切り出された上記第１の領域の画素の信号のレベル分布パターンを検出し、このパターンに基づいて推定しようとする上記第２の映像信号を構成する所定画素の信号が属するクラスを決定してクラス情報を出力するクラス決定手段と、
上記クラス情報で示される各クラスに対応した推定式の係数データを記憶する係数データ記憶手段と、
上記係数データ記憶手段から上記クラス決定手段より出力される上記クラス情報に対応した係数データを読み出して出力する係数データ出力手段と、
上記第１の映像信号から第２の領域の画素の信号を切り出す第２の画素切り出し手段と、
上記係数データ出力手段より出力された上記係数データと、上記第２の画素切り出し手段により切り出された上記第２の領域の画素の信号とから、上記推定式を用いて上記第２の映像信号を構成する所定画素の信号を演算して出力する映像信号出力手段とを有するテレビ受信機。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27597098A JP4135229B2 (ja) | 1998-09-29 | 1998-09-29 | 映像信号の変換装置および変換方法、並びにそれを使用した画像表示装置およびテレビ受信機 |
| TW088115939A TW450001B (en) | 1998-09-29 | 1999-09-15 | Device and method for converting image signal as well as image display device and TV signal receiver |
| US09/406,491 US6466269B1 (en) | 1998-09-29 | 1999-09-27 | Video signal converter, conversion method of video signal, image display unit using them and television receiver |
| MYPI99004188A MY118630A (en) | 1998-09-29 | 1999-09-28 | Video signal converter, conversion method of video signal, image display unit using them and television receiver |
| CA002284238A CA2284238C (en) | 1998-09-29 | 1999-09-28 | Video signal converter, conversion method of video signal, image display unit using them and television receiver |
| KR1019990041491A KR100643427B1 (ko) | 1998-09-29 | 1999-09-28 | 영상신호의 변환장치 및 변환방법과 그것을 사용한 화상표시장치 및 텔레비전 수신기 |
| EP99307683A EP0992971A3 (en) | 1998-09-29 | 1999-09-29 | Video signal conversion apparatus and method, image display unit using same and television receiver |
| CNB991223810A CN1184810C (zh) | 1998-09-29 | 1999-09-29 | 视频信号转换器和转换方法，图像显示单元和电视接收机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27597098A JP4135229B2 (ja) | 1998-09-29 | 1998-09-29 | 映像信号の変換装置および変換方法、並びにそれを使用した画像表示装置およびテレビ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000115716A JP2000115716A (ja) | 2000-04-21 |
| JP4135229B2 true JP4135229B2 (ja) | 2008-08-20 |
Family
ID=17562964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27597098A Expired - Fee Related JP4135229B2 (ja) | 1998-09-29 | 1998-09-29 | 映像信号の変換装置および変換方法、並びにそれを使用した画像表示装置およびテレビ受信機 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6466269B1 (ja) |
| EP (1) | EP0992971A3 (ja) |
| JP (1) | JP4135229B2 (ja) |
| KR (1) | KR100643427B1 (ja) |
| CN (1) | CN1184810C (ja) |
| CA (1) | CA2284238C (ja) |
| MY (1) | MY118630A (ja) |
| TW (1) | TW450001B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4470323B2 (ja) * | 1999-04-23 | 2010-06-02 | ソニー株式会社 | 画像変換装置および方法 |
| US6630961B1 (en) * | 1999-06-30 | 2003-10-07 | Lg Electronics Inc. | Deinterlacing device and method |
| JP4691812B2 (ja) * | 2001-03-29 | 2011-06-01 | ソニー株式会社 | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法 |
| KR100400016B1 (ko) * | 2001-11-29 | 2003-09-29 | 삼성전자주식회사 | 포맷 변환기를 구비하는 디스플레이 장치 |
| KR100404217B1 (ko) * | 2002-01-10 | 2003-11-05 | 엘지전자 주식회사 | 배속 처리 포맷 변환 장치 |
| US7480063B2 (en) | 2002-12-16 | 2009-01-20 | Seiko Epson Corporation | Print system printing data while storing under compressed state, and printer for use therein |
| JP4225319B2 (ja) | 2003-03-27 | 2009-02-18 | セイコーエプソン株式会社 | 画像出力制御システム、画像処理装置およびその方法 |
| JP2004350257A (ja) | 2003-03-27 | 2004-12-09 | Seiko Epson Corp | 所定領域内に形成されるドット個数の情報に基づいて画像を表示する画像表示システム |
| JP4220284B2 (ja) * | 2003-03-28 | 2009-02-04 | 株式会社東芝 | フレーム補間方法、装置及びこれを用いた画像表示システム |
| JP4055655B2 (ja) * | 2003-05-29 | 2008-03-05 | ソニー株式会社 | 係数の生成装置および生成方法、クラス構成の生成装置および生成方法、情報信号処理装置、並びに各方法を実行するためのプログラム |
| US7529432B2 (en) * | 2003-10-22 | 2009-05-05 | Sony Corporation | Data processing apparatus, data processing method, program, and recording medium |
| US9473710B2 (en) * | 2014-01-31 | 2016-10-18 | Rosemount Aerospace Inc. | Video signal termination detection circuit |
| KR101979584B1 (ko) * | 2017-11-21 | 2019-05-17 | 에스케이 텔레콤주식회사 | 디인터레이싱 방법 및 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2183796A1 (en) | 1995-08-24 | 1997-02-25 | Todd A. Clatanoff | Video processing system using scan-line video processors |
| JP3377667B2 (ja) | 1995-12-25 | 2003-02-17 | 株式会社日立製作所 | 画像表示装置 |
| DE69735968T2 (de) | 1996-05-30 | 2007-01-18 | Sony Corp. | Vorrichtung und Verfahren zur Bildinformationsumwandlung |
| JP3953561B2 (ja) | 1996-10-15 | 2007-08-08 | 株式会社日立製作所 | 画像信号のフォーマット変換信号処理方法及び回路 |
-
1998
- 1998-09-29 JP JP27597098A patent/JP4135229B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-15 TW TW088115939A patent/TW450001B/zh not_active IP Right Cessation
- 1999-09-27 US US09/406,491 patent/US6466269B1/en not_active Expired - Lifetime
- 1999-09-28 CA CA002284238A patent/CA2284238C/en not_active Expired - Fee Related
- 1999-09-28 MY MYPI99004188A patent/MY118630A/en unknown
- 1999-09-28 KR KR1019990041491A patent/KR100643427B1/ko not_active IP Right Cessation
- 1999-09-29 CN CNB991223810A patent/CN1184810C/zh not_active Expired - Fee Related
- 1999-09-29 EP EP99307683A patent/EP0992971A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN1251487A (zh) | 2000-04-26 |
| MY118630A (en) | 2004-12-31 |
| JP2000115716A (ja) | 2000-04-21 |
| US6466269B1 (en) | 2002-10-15 |
| TW450001B (en) | 2001-08-11 |
| CN1184810C (zh) | 2005-01-12 |
| EP0992971A2 (en) | 2000-04-12 |
| CA2284238C (en) | 2008-04-08 |
| KR20000023489A (ko) | 2000-04-25 |
| EP0992971A3 (en) | 2001-01-17 |
| KR100643427B1 (ko) | 2006-11-13 |
| CA2284238A1 (en) | 2000-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7773150B2 (en) | Information signal processor, method for processing information signal, image signal processor and image display apparatus using the same, coefficient seed data production device used in the same, method for producing coefficient seed data set, coefficient data production device, method for producing coefficient data set, and information-providing medium | |
| US7852404B2 (en) | Information signal processor, method for processing information signal, image signal processor and image display apparatus using the same, coefficient seed data production device used in the same, method for producing coefficient seed data set and information-providing medium | |
| JP4135229B2 (ja) | 映像信号の変換装置および変換方法、並びにそれを使用した画像表示装置およびテレビ受信機 | |
| WO2004055775A1 (ja) | 画像信号処理装置、画像信号処理方法、その方法を実行するためのプログラム、およびそのプログラムを記録したコンピュータ読み取り可能な媒体 | |
| EP1353320A1 (en) | Information signal processing device, information signal processing method, image signal processing device, image display comprising the same, and information providing medium | |
| US7233364B2 (en) | Apparatus and method for generating coefficient data, apparatus and method for processing information signal using the same, apparatus and method for obtaining coefficient data used therefor, and information providing medium | |
| JP3400055B2 (ja) | 画像情報変換装置及び画像情報変換方法並びに画像処理装置及び画像処理方法 | |
| JP4311166B2 (ja) | 情報信号の処理装置および処理方法、それに使用される係数種データの生成装置および生成方法、並びに各方法を実行するためのプログラム、そのプログラムを記録した媒体 | |
| JPH0888849A (ja) | 画像信号処理方法及び画像信号伝送装置 | |
| JP4038881B2 (ja) | 画像信号の変換装置および変換方法、並びにそれに使用される係数データの生成装置および生成方法 | |
| JP4349086B2 (ja) | 情報信号の処理装置および処理方法、並びにその処理方法を実行するためのプログラム、そのプログラムを記録した媒体 | |
| JPH08317347A (ja) | 画像情報変換装置 | |
| JPH06178277A (ja) | 画像情報変換装置 | |
| JP4310847B2 (ja) | 画像情報変換装置および変換方法 | |
| JP3800638B2 (ja) | 画像情報変換装置および方法 | |
| JP4649786B2 (ja) | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法、それに使用する係数種データの生成装置および生成方法 | |
| JP4692798B2 (ja) | 情報信号処理装置、情報信号処理方法、画像信号処理装置およびそれを使用した画像表示装置、並びに記録媒体 | |
| JP4692800B2 (ja) | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法、それに使用する係数種データの生成装置および生成方法、並びに記録媒体 | |
| JP4051934B2 (ja) | 情報信号処理装置、情報信号処理方法およびそれを使用した画像処理装置および画像処理方法、並びに情報信号処理方法又は画像処理方法を実行するためのプログラムおよびそのプログラムを記録したコンピュータ読み取り可能な媒体 | |
| JP4691849B2 (ja) | 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法、それに使用する情報の取得装置および取得方法 | |
| JP2002300540A (ja) | 画像信号処理装置、画像信号処理方法およびそれを使用した画像表示装置、並びに各画像信号処理方法を実行するためのプログラムおよびそのプログラムを記録したコンピュータ読み取り可能な媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050901 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080526 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |