JP4123131B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4123131B2 JP4123131B2 JP2003369832A JP2003369832A JP4123131B2 JP 4123131 B2 JP4123131 B2 JP 4123131B2 JP 2003369832 A JP2003369832 A JP 2003369832A JP 2003369832 A JP2003369832 A JP 2003369832A JP 4123131 B2 JP4123131 B2 JP 4123131B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- semiconductor
- bumps
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
本発明は、歩留まりの低下を抑えつつ、高密度実装化を図ることが可能な半導体装置に関するものである。 The present invention relates to a semiconductor device capable of achieving high-density mounting while suppressing a decrease in yield.
近年における携帯型電子機器の急速な普及には目覚ましいものがある。これに伴って携帯型電子機器に搭載される樹脂封止型半導体装置も薄型・小型・軽量のものが要求されるようになっている。かかる要求に応える高密度化の半導体装置としてチップサイズパッケージと称されるものがある。このチップサイズパッケージの構成の一例を、図12を参照しながら説明する。 The rapid spread of portable electronic devices in recent years is remarkable. Accordingly, a resin-encapsulated semiconductor device mounted on a portable electronic device is required to be thin, small, and lightweight. As a high-density semiconductor device that meets such demands, there is one called a chip size package. An example of the configuration of this chip size package will be described with reference to FIG.
半導体装置820は、図12に示したように、400μm程度の厚みを有する半導体素子1b上に電極パッド6が形成され、電極パッド6に電気的に接続するCu等による配線2が形成されている。半導体素子1bの表面及び配線2は、厚み100μm程度の封止樹脂5によって封止されている。封止樹脂5の表面に露出した配線2の上面にははんだ等によるバンプ3が形成されている。図中符号4は、電極パッド6と配線2とを電気的に接続するCu等による再配線である。
In the
この図12に示した半導体装置820の製造方法を、図13を参照しながら説明する。まず、図13(A)に示したように、半導体素子1b上にCu等による配線2が形成される。なお、図13(A)では、上記電極パッド6及び再配線4は図示していない。そして、図13(B)に示したように、配線2を完全に覆う厚みで半導体素子1bの表面全体を封止樹脂5により封止する。次いで、図13(C)に示したように、表面全体を研削して配線2を表面に露出させた後、図13(D)に示したように、はんだ等によるバンプ3を形成する。さらに、半導体素子1bを個々の半導体装置に切断し分割することによって、半導体装置820が製造される。
A method for manufacturing the
なお、本件の親出願である特願平11−187658号においては、拒絶理由通知の際に以下の8件の文献が挙げられている。
ところで、例えばメモリプロセスとロジックプロセスのように、半導体素子製造のプロセス条件が異なる場合には、これらの異なる複数の機能を一の半導体素子上に形成することは難しい。かかる場合には、各機能の半導体装置を個別に製造しておき、それらをプリント基板上に実装することが行われる。
例えば、2つの半導体装置をプリント基板13に実装する場合について説明する。ここで第1の半導体装置810は、半導体素子811及び金線815が設けられたエポキシ基板816の片面を封止樹脂805により封止し、裏面にはんだ等のバンプ803がエリア状に形成されたBGA(ball grid array)構造と称される半導体装置であり、第2の半導体装置は上述の半導体装置820であり、それぞれ個別に製造されたものである。これら個別に製造された2つの半導体装置810、820の実装を、図14に示したように、プリント基板13の同一平面上で行うと、高密度基板実装を図ることが難しいという問題があった。
By the way, when the process conditions for manufacturing a semiconductor element are different, such as a memory process and a logic process, it is difficult to form these different functions on one semiconductor element. In such a case, semiconductor devices having respective functions are individually manufactured and mounted on a printed board.
For example, a case where two semiconductor devices are mounted on the printed
また、上記問題点を解決するために、図15に示したように、半導体素子1a、1bを積み重ね、金属細線15a、15bを配線14に接続した後に樹脂封止する構成がある。かかる構成によれば、基板実装面積を増加させることなく高密度実装を図ることができる。しかしながら、半導体装置全体の歩留まりの点においては、以下の問題点があった。すなわち、通常、半導体素子はウェハの状態で簡易的な特性チェックがされるが、最終テスト(出荷テスト)は、組立後の半導体装置としてのみ実施がされる。したがって、最終テストの済んでいない2つの半導体素子を搭載して半導体装置を製造すると、半導体装置全体としての歩留まりは2つの半導体素子の歩留まりの積となる。このため高密度実装化に反比例して歩留まりの低下が生じ、コストアップにつながるという課題があった。
In order to solve the above problem, as shown in FIG. 15, there is a configuration in which the
上述の課題を解決するため、本発明によれば、第1の半導体装置と、前記第1の半導体装置に接着剤を介して接合され前記第1の半導体装置とは異なる機能を有する第2の半導体装置とで構成された半導体装置であって、前記第1の半導体装置は、複数のバンプが形成された第1の面を有し、当該複数のバンプが、配線を有するプリント基板の当該配線と接続されるものであり、前記第2の半導体装置は、複数の端子が形成された第2の面を有し、前記第2の面とは反対側の面が前記第1の半導体装置の前記第1の面に対向するように、前記第1の半導体装置の前記第1の面における前記複数のバンプが形成されていない領域上に接着剤を介して接合されており、当該複数の端子が、前記プリント基板の配線と電気的に接続されるものであり、前記複数のバンプの高さは前記第2の半導体装置の高さ以上であり、前記第1の半導体装置の前記バンプと前記第2の半導体装置の前記端子とは、前記プリント基板の前記配線を介して電気的に接続されることを特徴とする半導体装置が提供される。 In order to solve the above-described problem, according to the present invention, a first semiconductor device and a second semiconductor device bonded to the first semiconductor device via an adhesive and having a function different from that of the first semiconductor device. A semiconductor device configured with a semiconductor device, wherein the first semiconductor device has a first surface on which a plurality of bumps are formed, and the plurality of bumps have wirings on the printed circuit board. The second semiconductor device has a second surface on which a plurality of terminals are formed, and a surface opposite to the second surface is the surface of the first semiconductor device. The plurality of terminals are bonded via an adhesive to a region of the first surface of the first semiconductor device where the plurality of bumps are not formed so as to face the first surface. Is electrically connected to the wiring of the printed circuit board. The heights of the plurality of bumps are equal to or higher than the height of the second semiconductor device, and the bumps of the first semiconductor device and the terminals of the second semiconductor device connect the wiring of the printed circuit board. A semiconductor device is provided which is electrically connected through the semiconductor device.
また、上述の課題を解決するため、本発明によれば、第1の半導体装置と、前記第1の半導体装置に接着剤を介して接合され前記第1の半導体装置とは異なる機能を有する第2の半導体装置とで構成された半導体装置であって、前記第1の半導体装置は、表面及び裏面を有する基板と、前記基板の前記表面上に搭載された第1の半導体素子と、前記第1の半導体素子を封止する樹脂と、前記基板の前記裏面上に形成され、かつ、プリント基板上の配線と電気的に接続される複数のバンプとで構成され、前記第2の半導体装置は、前記プリント基板の前記配線と電気的に接続される複数の端子が形成された面とは反対側の面が前記基板の前記裏面に対向するように、前記基板の前記裏面における前記複数のバンプが形成されていない領域上に接着剤を介して接合された第2の半導体素子を有しており、前記複数のバンプの高さは前記第2の半導体素子の高さ以上であり、前記バンプと前記端子とは、前記プリント基板の前記配線を介して電気的に接続されることを特徴とする半導体装置が提供される。 In order to solve the above-described problem, according to the present invention, a first semiconductor device and a first semiconductor device that is bonded to the first semiconductor device via an adhesive and has a function different from that of the first semiconductor device. The first semiconductor device includes a substrate having a front surface and a back surface, a first semiconductor element mounted on the front surface of the substrate, and the first semiconductor device. The second semiconductor device includes: a resin for sealing one semiconductor element; and a plurality of bumps formed on the back surface of the substrate and electrically connected to wiring on the printed circuit board. The plurality of bumps on the back surface of the substrate such that the surface opposite to the surface on which the plurality of terminals electrically connected to the wiring of the printed circuit board is opposed to the back surface of the substrate On the area where no A plurality of bumps having a height equal to or greater than a height of the second semiconductor element, and the bumps and the terminals are the printed circuit board. A semiconductor device is provided which is electrically connected through the wiring.
さらに、上述の課題を解決するため、本発明によれば、第1の半導体装置と、前記第1の半導体装置に接着剤を介して接合され前記第1の半導体装置とは異なる機能を有する第2の半導体装置とで構成された半導体装置であって、前記第1の半導体装置は、複数の電極が形成された第1の面を有する第1の半導体素子と、前記第1の面を封止するように前記第1の半導体素子上に形成された樹脂部と、前記複数の電極上に形成され、かつ、プリント基板上の配線と電気的に接続される複数のバンプで構成され、前記第2の半導体装置は、前記プリント基板上の前記配線と電気的に接続される複数の端子が形成された第2の面を有し、前記第2の面とは反対側の面が前記第1の面に対向するように、前記第1の半導体素子における前記複数のバンプが形成されていない領域上に接着剤を介して接合された第2の半導体素子を有しており、
前記複数のバンプの高さは前記第2の半導体素子の高さ以上であり、前記第1の半導体素子の前記バンプと前記第2の半導体素子の前記端子とは、前記プリント基板の前記配線を介して電気的に接続されることを特徴とする半導体装置が提供される。
Furthermore, in order to solve the above-described problem, according to the present invention, a first semiconductor device and a first semiconductor device bonded to the first semiconductor device via an adhesive and having a function different from that of the first semiconductor device. The first semiconductor device includes a first semiconductor element having a first surface on which a plurality of electrodes are formed, and the first surface being sealed. A resin portion formed on the first semiconductor element to stop, and a plurality of bumps formed on the plurality of electrodes and electrically connected to wiring on a printed circuit board, The second semiconductor device has a second surface on which a plurality of terminals electrically connected to the wiring on the printed board are formed, and a surface opposite to the second surface is the first surface. The plurality of bars in the first semiconductor element so as to face one surface. Flop via the adhesive on a region not formed has a second semiconductor element which are bonded,
The height of the plurality of bumps is equal to or higher than the height of the second semiconductor element, and the bump of the first semiconductor element and the terminal of the second semiconductor element are connected to the wiring of the printed circuit board. A semiconductor device is provided which is electrically connected through the semiconductor device.
本発明の効果として、半導体装置の製造における歩留まり低下の抑制しながら、高密度実装化を図ることが可能な半導体装置の提供が挙げられる。 As an effect of the present invention, provision of a semiconductor device capable of achieving high-density mounting while suppressing a decrease in yield in the manufacture of the semiconductor device can be given.
以下に添付図面を参照しながら、本発明にかかる半導体装置及びその製造方法の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。 Exemplary embodiments of a semiconductor device and a method for manufacturing the same according to the present invention will be described below in detail with reference to the accompanying drawings. In addition, in this specification and drawing, about the component which has the substantially same function structure, duplication description is abbreviate | omitted by attaching | subjecting the same code | symbol.
本実施の形態にかかる半導体装置100を、図1を参照しながら説明する。半導体装置100は、図1(A)に示したように、表面にはんだ等のバンプ3が例えば格子状に形成された第1の半導体装置110と、複数の端子2を有し、第1の半導体装置110の表面のバンプ3が形成されていない領域に搭載される第2の半導体装置120とを含んでいる。第1の半導体装置110のバンプ3と第2の半導体装置120の端子2とは、後工程で半導体装置100がプリント基板13に実装される際に、プリント基板13上の配線により、電気的に接続される。
第1の半導体装置110及び第2の半導体装置120の製造方法について、図2及び図3を参照しながら説明する。
A
A method for manufacturing the
(第1の半導体装置110)まず、図2を参照しながら、第1の半導体装置110について説明する。まず、図2(A)に示したように、エポキシ基板16の表面に半導体素子1a及び配線14を設ける。そして、図2(B)に示したように、半導体素子1a上の電極と配線14とを金属細線15aにより接続する。その後、図2(C)に示したように、これらエポキシ基板16上の各構成部材を覆うように封止樹脂5で封止する。さらに、エポキシ基板16の裏面にバンプ3を形成する。このエポキシ基板16にはスルーホール17が形成されており、配線4は裏面のバンプ3と電気的に導通している。
バンプ3の高さは、後工程で第1の半導体装置110に搭載する第2の半導体装置120の高さと実質的に同じsか、わずかに高い寸法となっている。また、バンプ3は、後工程で半導体装置100がプリント基板13に実装される際の熱処理により溶融する。
(First Semiconductor Device 110) First, the
The height of the
(第2の半導体装置120)次いで、図3を参照しながら、第2の半導体装置120の製造方法について説明する。まず、図3(A)に示したように、半導体素子1b上に電気メッキ等により、高さ約50μmのCuの配線2を形成する。次いで、図3(B)に示したように、配線2を完全に覆う厚みで半導体素子1bの表面全体を封止樹脂5bにより封止する。樹脂封止方法はトランスファーモールド法、ポッティング法、印刷法等が用いられる。次いで、図3(C)に示したように、表面全体を研削して配線2を表面に露出させる。
次いで、図3(D)に示したように、後工程で切断し分割する部分に所定の深さで溝9を形成する。溝9の深さは最終的に個々の半導体装置とした場合の半導体素子1bの厚みに基づいて決定する。半導体素子1bの厚みを100μmとする場合、溝は約20μm深く形成し約120μmとする。そして、樹脂部5bの厚みも加えて合計で170μmの深さとなる。
(Second Semiconductor Device 120) Next, a method for manufacturing the
Next, as shown in FIG. 3D, a
次いで、裏面研削工程を行う。まず、図3(E)に示したように、溝9が形成された半導体素子1bの樹脂形成面に研削テープ20を貼付する。この研削テープ20は紫外線を照射することによって、粘着力が落ち、簡単に剥がせるものである。次いで、研削テープ20を貼付した面を研削ステージ(図示しない)に吸着により固定する。裏面の研削は、図3(F)に示したように、上述の溝9の底部に達するまで行う。こうして研削テープ12上に個々に分割された半導体装置(第2の半導体装置120)が並ぶ状態となる。
次いで、図3(G)に示したように、研削した面にマウントテープ21が貼付される。そして、研削テープ20は紫外線が照射されて除去される。この第2の半導体装置120がマウントテープ21に並べられた状態で、第1の半導体装置110へと搭載される。
Next, a back grinding process is performed. First, as shown in FIG. 3E, the grinding
Next, as shown in FIG. 3G, the
第2の半導体装置120の第1の半導体装置120への搭載は、第1の半導体装置110のバンプ3が形成されていない領域に第2の半導体装置120を接着剤115を用いて搭載する。この接着剤115は、第1の半導体装置110に供給しておくこともできるが、マウントテープ21に接着剤115を設けることも可能である。以上の工程により、第1の実施の形態にかかる半導体装置100が製造される。半導体装置100は、後工程により、図1(B)に示したように、プリント基板13に実装される。このとき、第2の半導体装置120の端子2は、プリント基板13にはんだ18により電気的に接続される。ここで、はんだ18は、あらかじめプリント基板13に塗布されているはんだペーストであり、このはんだペーストは、バンプ3及び端子2に対応してそれぞれ形成されている。
以上のように半導体装置100によれば、第2の半導体装置120は、第1の半導体装置110の表面のバンプ3が形成されていない領域に搭載される。そして、第1の半導体装置110及び第2の半導体装置120がそれぞれ最終テスト済みであるため、歩留まりの低下を抑えつつ、高密度実装化を図ることが可能である。
The mounting of the
As described above, according to the
なお、本実施の形態においては、第1の半導体装置110にBGA構造の半導体装置を採用した場合の一例につき説明したが、本発明はこれに限定されない。例えば図4(A)に示したように、第1の半導体装置として、第2の半導体装置120と同様のチップサイズパッケージの第1の半導体装置110’を採用し、半導体装置100’を構成することも可能である。この第1の半導体装置110’は、図4(B)に示したように、上記第1の半導体装置110と同様、第2の半導体装置120を搭載する領域には、電極2及びバンプ3が形成されていない。なお、以下の実施の形態においても同様である。
Note that although an example in which a semiconductor device having a BGA structure is employed as the
本実施の形態にかかる半導体装置200は、上記半導体装置100を改良したものであり、第2の半導体装置220の端子が形成されていない面が第1の半導体装置210の表面と接着剤212により接合されることにより、第1の半導体装置210に搭載される点で上記半導体装置100と共通する。以下に、半導体装置200の改良点につき、図5を参照しながら説明する。なお、略同一の構成要素については同一符号を付すことで詳細な説明を省略する。
The
半導体装置200においては、第1の半導体装置210のバンプ3が形成されていない所定の領域に、第2の半導体装置220の大きさに合わせて浅く平滑に削った凹部(座繰り部)215が形成されている。そして、第2の半導体装置220はこの座繰り部215に搭載される。
半導体装置200は、後工程により、図5(B)に示したように、プリント基板13に実装される。このとき、座繰り部215を形成したことにより第2の半導体装置220とプリント基板13との間に広い空間をとることができるので、図5(B)に示したように、素子間の接続の信頼性を向上させるためのはんだ等のバンプ3bを形成することができる。
以上のように、半導体装置200によれば、第2の半導体装置220を搭載する領域に厚み方向の広い空間を取ることができるので、第2の半導体装置220が多少厚みのあるものであっても搭載することができる。また、この空間にはんだ等のバンプ3bを形成することにより、素子間の接続の信頼性を向上させることが可能である。
In the
The
As described above, according to the
本実施の形態にかかる半導体装置300は、上記半導体装置100を改良したものであり、第2の半導体装置320の端子が形成されていない面が第1の半導体装置310の表面と接着剤により接合されることにより、第1の半導体装置310に搭載される点で上記半導体装置100と共通する。以下に、半導体装置300の改良点につき、図6を参照しながら説明する。なお、略同一の構成要素については同一符号を付すことで詳細な説明を省略する。
The
半導体装置300は、図6(A)に示したように、第2の半導体装置320の裏面と、第1の半導体装置310とを接合する接着剤に、所定の温度以上で接着性を失う低分子接着剤315を用いたことを特徴としている。ここで所定の温度とは、半導体装置300をプリント基板13に実装する際のリフロー等の熱処理時の温度であり、例えば200℃以上で接着性を失う低分子接着剤を用いることができる。
半導体装置300は、後工程により、図6(B)に示したように、プリント基板13に実装される。このとき、低分子接着剤315は接着力を失い、第1の半導体装置310と第2の半導体装置320とは分離される。
以上のように半導体装置300によれば、半導体装置300をプリント基板13に実装する際に、第1の半導体装置310と第2の半導体装置320とを分離して、個別に位置合わせすることができる。かかるセルフアライメント効果により、正確な位置に実装することが可能である。
As shown in FIG. 6A, the
The
As described above, according to the
本参考例1にかかる半導体装置400を、図7を参照しながら説明する。なお、第1の実施の形態にかかる半導体装置100と略同一の構成要素については同一符号を付すことで詳細な説明を省略する。
A
上記半導体装置100では、第2の半導体装置120の端子が形成されていない面が第1の半導体装置110の表面と接着剤115により接合されることにより、第1の半導体装置110に搭載されていた。本参考例1にかかる半導体装置400では、図7(A)に示したように、第2の半導体装置420の端子2が第1の半導体装置410の表面とはんだ415により接合されることにより、第1の半導体装置410に搭載されることを特徴としている。
第1の半導体装置410のバンプ3が形成されたエポキシ基板16の裏面には、バンプ3と第2の半導体装置420の端子2とを電気的に導通させるための配線パターンが形成されている。上記構成によれば、エポキシ基板16の裏面で第1の半導体装置410と第2の半導体装置420とは電気的に接続される。
以上のように半導体装置400によれば、図7(B)に示したように、後工程でプリント基板13に実装する際に、装置全体の端子が増えていないため、容易に実装することが可能である。
The
A wiring pattern for electrically connecting the
As described above, according to the
なお、本参考例1においては、第1の半導体装置410にBGA構造の半導体装置を採用した場合の一例につき説明したが、本発明はこれに限定されない。例えば図8(A)に示したように、第1の半導体装置として、第2の半導体装置420と同様のチップサイズパッケージの第1の半導体装置410’を採用し、半導体装置400’を構成することも可能である。この第1の半導体装置410’は、図8(B)に示したように、上記第1の半導体装置410と同様、第2の半導体装置420を搭載する領域には、バンプ3が形成されておらず、端子2が露出している。そして、この第1の半導体装置410’の端子2と、第2の半導体装置420の端子2とが、はんだ415により電気的に接続される。なお、以下の実施の形態においても同様である。
In the first reference example, an example in which a semiconductor device having a BGA structure is employed as the
本参考例2にかかる半導体装置500は、上記半導体装置400を改良したものであり、第2の半導体装置520の端子が第1の半導体装置510の表面とはんだ514により接合されることにより、第1の半導体装置510に搭載される点で上記半導体装置400と共通する。以下に、半導体装置500の改良点につき、図9を参照しながら説明する。なお、略同一の構成要素については同一符号を付すことで詳細な説明を省略する。
The
半導体装置500は、図9(A)に示したように、第2の半導体装置510の裏面に、熱伝導性の高い接着部材515が貼付されることを特徴としている。この接着部材515は、図示した例では、所定厚みのシート状をしている。
半導体装置500は、後工程により、図9(B)に示したように、プリント基板13に実装される。このとき、第2の半導体装置520は、接着部材515の接着力によりプリント基板13に安定して固定される。
以上のように半導体装置500によれば、第2の半導体装置520は、熱伝導性の高い接着部材617を介してプリント基板13に接続されているため、第2の半導体装置520の放熱性を向上させることが可能である。
As shown in FIG. 9A, the
The
As described above, according to the
本参考例3にかかる半導体装置600は、上記半導体装置400を改良したものであり、第2の半導体装置620の端子が第1の半導体装置610の表面とはんだにより接合されることにより、第1の半導体装置610に搭載される点で上記半導体装置400と共通する。以下に、半導体装置600の改良点につき、図10を参照しながら説明する。なお、略同一の構成要素については同一符号を付すことで詳細な説明を省略する。
The
半導体装置600は、第2の半導体装置620の端子面と、第1の半導体装置610とを接合するはんだに、高融点はんだ615を用いたことを特徴としている。ここで高融点とは、後工程で半導体装置600をプリント基板13に実装する際の温度より高い融点であり、例えば200℃以上の融点を持つ高融点はんだ615を用いることができる。
以上説明したように半導体装置600によれば、プリント基板13への実装時のリフロー等の熱処理を行っても、第2の半導体装置620は、第1の半導体装置610に高融点はんだで接合されているため、安定した基板実装が可能である。
The
As described above, according to the
本参考例4にかかる半導体装置700を、図11を参照しながら説明する。なお、第1の実施の形態にかかる半導体装置100と略同一の構成要素については同一符号を付すことで詳細な説明を省略する。
A
上記半導体装置100では、第2の半導体装置120は、その裏面が第1の半導体装置110の表面と接着剤115により接合されることにより、第1の半導体装置110に搭載されていた。本参考例4にかかる半導体装置700では、図11に示したように、第2の半導体装置720は、その裏面が第1の半導体装置710の表面と封止樹脂715により接合されることにより、第1の半導体装置710に搭載されることを特徴としている。
In the
第1の半導体装置710は、所定のパターン加工が施され、必要に応じて放熱板702が設けられたエポキシ基板16に、半導体素子1aを接着剤により固着する。そして、半導体素子1a上の電極と、エポキシ基板16とを金属細線15aで接続する。エポキシ基板16はその表面で電気的に導通され、第1の半導体装置710の裏面に形成されたバンプ3と電気的に接続されている。
The
第2の半導体装置720は、上記第1の半導体装置710の封止樹脂715の直後の封止樹脂715が凝固しないうちに、この封止樹脂715に接するように載置される。封止樹脂715が凝固すると、第1の半導体装置710と第2の半導体装置720とは、一体となって固着される。
以上のように半導体装置700によれば、第2の半導体装置は、第1の半導体装置の樹脂封止部に直接接着されており、接着剤などの別の固着材は不要であるため、工程の簡略化、コスト低減が可能である。
The
As described above, according to the
以上、添付図面を参照しながら本発明にかかる半導体装置及びその製造方法の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。 The preferred embodiments of the semiconductor device and the manufacturing method thereof according to the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to such examples. It will be obvious to those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims, and these are naturally within the technical scope of the present invention. It is understood that it belongs.
1a、1b:半導体素子
2:配線
3、3b:バンプ
5a、5b:封止樹脂
13:プリント基板
14:配線
15:金属配線
16:エポキシ基板
17:スルーホール
100、200、・・・、700、100’、400’:半導体装置
110、210、・・・、710、110’、410’:第1の半導体装置
120、220、・・・、720:第2の半導体装置
115:接着剤
215:座繰り部
315:低分子接着剤
415:はんだ
515:熱伝導性接着部材
615:高融点はんだ
715:封止樹脂
DESCRIPTION OF
Claims (10)
前記第1の半導体装置は、複数のバンプが形成された第1の面を有し、当該複数のバンプが、配線を有するプリント基板の当該配線と接続されるものであり、
前記第2の半導体装置は、複数の端子が形成された第2の面を有し、前記第2の面とは反対側の面が前記第1の半導体装置の前記第1の面に対向するように、前記第1の半導体装置の前記第1の面における前記複数のバンプが形成されていない領域上に接着剤を介して接合されており、当該複数の端子が、前記プリント基板の配線と電気的に接続されるものであり、
前記複数のバンプの高さは前記第2の半導体装置の高さ以上であり、
前記第1の半導体装置の前記バンプと前記第2の半導体装置の前記端子とは、前記プリント基板の前記配線を介して電気的に接続されることを特徴とする半導体装置。 A semiconductor device comprising a first semiconductor device and a second semiconductor device bonded to the first semiconductor device via an adhesive and having a function different from that of the first semiconductor device,
The first semiconductor device has a first surface on which a plurality of bumps are formed, and the plurality of bumps are connected to the wiring of a printed circuit board having wiring.
The second semiconductor device has a second surface on which a plurality of terminals are formed, and a surface opposite to the second surface faces the first surface of the first semiconductor device. As described above, the plurality of bumps on the first surface of the first semiconductor device are joined to each other through an adhesive, and the plurality of terminals are connected to the wiring of the printed circuit board. Are electrically connected,
The height of the plurality of bumps is equal to or higher than the height of the second semiconductor device,
The bump of the first semiconductor device and the terminal of the second semiconductor device are electrically connected via the wiring of the printed circuit board.
前記第2の半導体装置は、前記第2の表面を封止する樹脂部を有し、かつ当該樹脂部を含む外形が切断によって形成された切断面によって規定されていることを有することを特徴とする半導体装置。 The semiconductor device according to claim 1,
The second semiconductor device has a resin portion for sealing the second surface, and an outer shape including the resin portion is defined by a cut surface formed by cutting. Semiconductor device.
前記第2の半導体装置の前記複数の端子は、はんだによって前記プリント基板の前記配線に接続されることを特徴とする半導体装置。 In the semiconductor device according to claim 1,
The plurality of terminals of the second semiconductor device are connected to the wiring of the printed circuit board by solder.
前記第1の半導体装置は、
表面及び裏面を有する基板と、
前記基板の前記表面上に搭載された第1の半導体素子と、
前記第1の半導体素子を封止する樹脂と、
前記基板の前記裏面上に形成され、かつ、プリント基板上の配線と電気的に接続される複数のバンプとで構成され、
前記第2の半導体装置は、
前記プリント基板の前記配線と電気的に接続される複数の端子が形成された面とは反対側の面が前記基板の前記裏面に対向するように、前記基板の前記裏面における前記複数のバンプが形成されていない領域上に接着剤を介して接合された第2の半導体素子を有しており、
前記複数のバンプの高さは前記第2の半導体素子の高さ以上であり、
前記バンプと前記端子とは、前記プリント基板の前記配線を介して電気的に接続されることを特徴とする半導体装置。 A semiconductor device comprising a first semiconductor device and a second semiconductor device bonded to the first semiconductor device via an adhesive and having a function different from that of the first semiconductor device,
The first semiconductor device includes:
A substrate having a front surface and a back surface;
A first semiconductor element mounted on the surface of the substrate;
A resin for sealing the first semiconductor element;
It is formed on the back surface of the substrate, and includes a plurality of bumps that are electrically connected to wiring on the printed circuit board,
The second semiconductor device includes:
The plurality of bumps on the back surface of the substrate are arranged such that the surface opposite to the surface on which the plurality of terminals electrically connected to the wiring of the printed circuit board is opposed to the back surface of the substrate. Having a second semiconductor element joined via an adhesive on the unformed region;
The height of the plurality of bumps is greater than or equal to the height of the second semiconductor element,
The bump and the terminal are electrically connected via the wiring of the printed board.
前記第2の半導体素子は、前記複数の端子が形成された面を封止する樹脂部をを有し、かつ当該樹脂部を含む外形が切断によって形成された切断面によって規定されていることを有することを特徴とする半導体装置。 The semiconductor device according to claim 4.
The second semiconductor element has a resin portion that seals a surface on which the plurality of terminals are formed, and an outer shape including the resin portion is defined by a cut surface formed by cutting. A semiconductor device comprising:
前記第2の半導体素子の前記複数の端子は、はんだによって前記プリント基板の前記配線に接続されることを特徴とする半導体装置。 The semiconductor device as described in any one of Claims 4-5 WHEREIN:
The plurality of terminals of the second semiconductor element are connected to the wiring of the printed circuit board by solder.
前記第1の半導体装置は、
複数の電極が形成された第1の面を有する第1の半導体素子と、
前記第1の面を封止するように前記第1の半導体素子上に形成された樹脂部と、
前記複数の電極上に形成され、かつ、プリント基板上の配線と電気的に接続される複数のバンプで構成され、
前記第2の半導体装置は、
前記プリント基板上の前記配線と電気的に接続される複数の端子が形成された第2の面を有し、前記第2の面とは反対側の面が前記第1の面に対向するように、前記第1の半導体素子における前記複数のバンプが形成されていない領域上に接着剤を介して接合された第2の半導体素子を有しており、
前記複数のバンプの高さは前記第2の半導体素子の高さ以上であり、
前記第1の半導体素子の前記バンプと前記第2の半導体素子の前記端子とは、前記プリント基板の前記配線を介して電気的に接続されることを特徴とする半導体装置。 A semiconductor device comprising a first semiconductor device and a second semiconductor device bonded to the first semiconductor device via an adhesive and having a function different from that of the first semiconductor device,
The first semiconductor device includes:
A first semiconductor element having a first surface on which a plurality of electrodes are formed;
A resin portion formed on the first semiconductor element so as to seal the first surface;
Formed of a plurality of bumps formed on the plurality of electrodes and electrically connected to wiring on the printed circuit board;
The second semiconductor device includes:
A second surface on which a plurality of terminals electrically connected to the wiring on the printed circuit board are formed, and a surface opposite to the second surface faces the first surface; And having a second semiconductor element bonded via an adhesive on a region where the plurality of bumps in the first semiconductor element are not formed,
The height of the plurality of bumps is greater than or equal to the height of the second semiconductor element,
The bump of the first semiconductor element and the terminal of the second semiconductor element are electrically connected through the wiring of the printed board.
前記第2の半導体素子は、前記複数の端子が形成された面を封止する樹脂部を有し、かつ当該樹脂部を含む外形が切断によって形成された切断面によって規定されていることを有することを特徴とする半導体装置。 The semiconductor device according to claim 7.
The second semiconductor element has a resin portion that seals a surface on which the plurality of terminals are formed, and an outer shape including the resin portion is defined by a cut surface formed by cutting. A semiconductor device.
前記第2の半導体素子の前記複数の端子は、はんだによって前記プリント基板の前記配線に接続されることを特徴とする半導体装置。 The semiconductor device as described in any one of Claims 7-8,
The plurality of terminals of the second semiconductor element are connected to the wiring of the printed circuit board by solder.
前記複数のバンプは、前記第1の半導体素子上に搭載された前記第2の半導体素子を取り囲むように配置されていることを特徴とする半導体装置。
The semiconductor device as described in any one of Claims 7-9,
The plurality of bumps are arranged so as to surround the second semiconductor element mounted on the first semiconductor element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369832A JP4123131B2 (en) | 2003-10-30 | 2003-10-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369832A JP4123131B2 (en) | 2003-10-30 | 2003-10-30 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18765899A Division JP3526788B2 (en) | 1999-07-01 | 1999-07-01 | Method for manufacturing semiconductor device |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276525A Division JP2006013555A (en) | 2005-09-22 | 2005-09-22 | Semiconductor device |
JP2005276524A Division JP2006013554A (en) | 2005-09-22 | 2005-09-22 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004048074A JP2004048074A (en) | 2004-02-12 |
JP4123131B2 true JP4123131B2 (en) | 2008-07-23 |
Family
ID=31712916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003369832A Expired - Fee Related JP4123131B2 (en) | 2003-10-30 | 2003-10-30 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4123131B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302212A (en) | 2008-06-11 | 2009-12-24 | Fujitsu Microelectronics Ltd | Semiconductor device and method of manufacturing the same |
-
2003
- 2003-10-30 JP JP2003369832A patent/JP4123131B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004048074A (en) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526788B2 (en) | Method for manufacturing semiconductor device | |
US9496205B2 (en) | Power semiconductor package | |
CN100490140C (en) | Double gauge lead frame | |
KR101469770B1 (en) | Power device package and method of fabricating the same | |
JP5341337B2 (en) | Semiconductor device and manufacturing method thereof | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
JPH08279591A (en) | Semiconductor device and its manufacture | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
JPH1197570A (en) | Semiconductor device manufacture thereof and packaging method therefor | |
JP4123131B2 (en) | Semiconductor device | |
JP4881369B2 (en) | Manufacturing method of semiconductor device | |
JP5352639B2 (en) | Manufacturing method of semiconductor device | |
JP2006013555A (en) | Semiconductor device | |
JP5271402B2 (en) | Manufacturing method of semiconductor device | |
JP2006013554A (en) | Semiconductor device | |
KR100260996B1 (en) | Array type semiconductor package using a lead frame and its manufacturing method | |
US20030214019A1 (en) | Packaging system for semiconductor devices | |
KR100226106B1 (en) | Bga semiconductor package using lead frame and its manufacturing method | |
JP3508683B2 (en) | Semiconductor device and manufacturing method thereof | |
KR200159861Y1 (en) | Semiconductor package | |
JPH08181168A (en) | Semiconductor device | |
JPH07326690A (en) | Package for semiconductor device and semiconductor device | |
KR20000012444A (en) | Silicon Chip Package Structure | |
KR20020044988A (en) | chip scale package and method for fabricating the same in wafer level | |
KR20030095778A (en) | Stacked semiconductor package using a metal layer having a circuit pattern and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4123131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |