JP4171218B2 - 表面実装モジュール - Google Patents
表面実装モジュール Download PDFInfo
- Publication number
- JP4171218B2 JP4171218B2 JP2002014369A JP2002014369A JP4171218B2 JP 4171218 B2 JP4171218 B2 JP 4171218B2 JP 2002014369 A JP2002014369 A JP 2002014369A JP 2002014369 A JP2002014369 A JP 2002014369A JP 4171218 B2 JP4171218 B2 JP 4171218B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- substrate
- wiring
- back surface
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、表面実装モジュールの構成に関する。
【0002】
【従来の技術】
図11は、従来の表面実装モジュール111を示す斜視図である。モジュール111は、高周波高出力増幅器等の高周波回路である。モジュール111の多層基板6上には、独立した機能の単位である回路要素7および回路要素8が設けられている。回路要素7および回路要素8は、チップ部品3や配線4を含む。チップ部品3、配線4は、ビアホール5により内層の配線やLCR素子に接続されている。
【0003】
次に、モジュール111と、ベース基板2との接続を説明する。モジュール111は、ベース基板2の表面に、リフロー等の方法により半田付けされて実装される。図12は、モジュール111(図11)の裏面の構成を示す図である。図から明らかなように、モジュール111(図11)は、その裏面に、複数の電極9および比較的大きな接地電極10を有する。モジュール111とベース基板2上の配線4(図11)とは、モジュール111裏面の4隅に設けられた複数の電極9を介して接続される。一方の接地電極10は、ベース基板2上の接地配線40(図11)とハンダ等により接続されている。接地電極10は、電極9以外のほぼ残りの面積を占めており、それにより、良好な放熱特性および高周波特性を確保できる。
【0004】
【発明が解決しようとする課題】
再び図11を参照して、モジュール111の回路要素7および回路要素8は、モジュール111の内部または表面で電気的に接続されて構成される。各回路要素7、8の特性はばらつきがあるため、モジュール111の製造時に各回路要素毎にそのRF(Radio Frequency)特性を評価し、選別、調整を行えばモジュール111の歩留まりは向上する。
【0005】
しかし、図11に示すように、回路要素7、8がモジュール111に実装されている場合には、別々に回路要素を評価できない。したがって、モジュール111全体の歩留まりが悪く、製造コストが高くなってしまっていた。
【0006】
本発明の目的は、モジュールを組み立てた後であっても、モジュールの各回路要素を評価できるようにすることである。また、基板に実装したモジュール全体を評価できるようにすることである。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明の表面実装モジュールは、対向する表面及び裏面を有するモジュール基板と、該モジュール基板の表面に互いに絶縁して形成された複数の回路要素とを含むモジュールであって、複数の回路要素の各々が、モジュール基板の裏面に互いに絶縁された端子を有するモジュールを備える。さらに、モジュール基板の表面と裏面間に介在し、モジュール基板表面の各回路要素とモジュール基板裏面の各端子とをそれぞれ電気的に接続する導電バイアス手段を備え、さらに、モジュール基板表面に設けられた少なくとも2個の回路要素の端子を、モジュール基板の裏面において電気的に接続する結線配線を有し、モジュールに電力を供給するベース基板とを備え、結線配線を介してベース基板から供給された電力に基づいて、各回路要素が所定の動作を行うことを特徴とする。
【0010】
モジュールは、モジュール基板の裏面に、回路要素の少なくとも1つを接地させる接地電極を備え、ベース基板は、モジュールの接地電極と接続して接地させ結線配線を囲む接地配線を備えており、結線配線と接地電極とはコプレーナ線路を形成してもよい。
【0011】
モジュールは、モジュール基板の裏面に回路要素の少なくとも1つを接地させる接地電極を備え、ベース基板は、該ベース基板表面にモジュール基板裏面の接地電極と接続して接地させる接地電極配線を備えており、結線配線と接地電極配線とはスロット線路を形成してもよい。
【0012】
モジュール基板裏面の接地電極は、前記回路要素の端子の周囲を囲んでもよい。
【0013】
モジュール基板裏面の接地電極は、回路要素の端子の周囲を部分的に囲んでもよい。
【0019】
【発明の実施の形態】
以下、添付の図面を参照して、本発明の実施の形態を説明する。
【0020】
(実施の形態1)
図1は、実施の形態1による、評価ボード12に実装したモジュール1を示す斜視図である。モジュール1は、高周波高出力増幅器等の高周波回路であり、概して、誘電体基板上に回路をアセンブリしたものをいう。例えば、モジュール1は、800MHz以上の高周波回路である。モジュール1の多層基板6上には、独立した機能の単位である回路要素7および回路要素8が設けられている。回路要素7および回路要素8は、チップ部品3や配線4を含む。チップ部品3、配線4は、ビアホール5により内層の配線やLCR素子に接続されている。モジュール1は、各回路要素の動作により所定の機能、例えば、高周波高出力増幅機能を実現する。
【0021】
本発明の主要な特徴の1つは、回路要素7および回路要素8は、モジュール1の内部および表面では結線されていないことである。本発明によれば、各回路要素の端子は、それぞれ絶縁されており、モジュール1が設けられる基板(図示せず)上で端子を結線する。
【0022】
以下、モジュール1の構成を説明する。図2は、モジュール1(図1)の裏面の構成を示す図である。モジュール1(図1)は、その裏面に、複数の電極9、接地電極10、および回路要素7の端子13、および、回路要素8の端子14を有する。電極および端子の各々は、電気的に接続されておらず、互いに絶縁状態である。図示されるように、回路要素7の端子13、および、回路要素8の端子14は、モジュール1(図1)の裏面の中央部に設けられている。また、回路要素7の端子13、および、回路要素8の端子14は、接地電極10で囲まれていない、すなわち分離して配置した接地電極10の間に設けられている。
【0023】
再び図1を参照して、図2に示すように構成されたモジュール1が、どのように評価ボード12と接続されるかを説明する。モジュール1は、モジュール1裏面のほぼ4隅に設けられた複数の電極9(図2)を介して、評価ボード12上の配線4と接続される。また、モジュール1裏面の2つの接地電極10(図2)のうち、回路要素7の端子13(図2)寄りの接地電極10(図2)は、評価ボード12上の接地配線40と接続される。
【0024】
回路要素7の端子13(図2)、および、回路要素8の端子14(図2)は、評価ボード12に設けられた評価用配線11と接触して電気的に結線される。この接続により、回路要素7および回路要素8を別々に評価することができる。留意すべきは、モジュール1のいずれの接地電極10(図2)も、評価用配線11とショートしないように構成されていることである。すなわち、モジュール1の接地電極10(図2)は、評価線路11と接触する位置には設けられていない。このように、回路要素7、8をモジュール1内では結線せず、それらの各端子をモジュール1の裏面に設け、評価ボード12を介して結線するようにしたので、回路要素7、8の高周波特性を別々に評価できる。さらに、その評価結果を用いて回路要素7、8の各々を選別、調整することにより、高い歩留まりでモジュールを製造できるので、モジュールの製造コストを低減できる。さらに、モジュール1の裏面に評価用端子を設けたため、チップ部品等を多数実装するモジュール1最上層の面積を確保でき、設計の自由度も高くできる。
【0025】
次に、評価が終了した後に、モジュール1が、どのようにベース基板と接続されるかを説明する。ベース基板に接続されたモジュールは、ベース基板と一体となって表面実装モジュールを形成し、ベース基板から電力を供給されて各回路要素の動作により所定の機能を実現する。図3は、ベース基板表面の配線パターンを示す図である。図には、モジュールが実装される位置が点線16で示されている。モジュール1の端子13、14(図2)は、ベース基板上の結線配線15と結線され、互いに電気的に接続される。モジュール1の接地電極10(図2)は、結線配線15を囲むように設けられた接地配線40と接続される。または、モジュール1の接地電極10(図2)は、結線配線15を挟むように結線配線15の両側に設けた接地配線(図示せず)と接続してもよい。
【0026】
このように、結線配線15を囲むように、または結線配線15を挟むように、接地配線40を対称に設けてコプレーナ線路を構成したので、電界を接地配線と結線配線の間に閉じ込めることができる。すなわち、結線配線15を囲むように、または結線配線15を挟む接地配線40を、結線配線15から等距離に対称に配置することにより、ベース基板の下層の影響や、モジュール1の多層基板の上層の影響を受け難くなる。よって、高周波特性を損なうことなく両回路素子7、8(図1)を結線できる。モジュール1と、ベース基板とを接続した後は、従来と同様に、基板の表面に実装されたモジュール(すなわち表面実装モジュール)として種々の用途に供される。いうまでもなく、表面実装モジュール全体の評価も可能である。
【0027】
本実施の形態によれば、回路要素7、8の端子13、14(図2)を、モジュール1(図1)裏面のほぼ中央部に設けたので、モジュール1の周辺部からの電磁気的な影響を受けにくくなり、モジュール周辺に他の端子を配置できる。よって、モジュール1を実装する際の自由度が高まる。また、本実施の形態によれば、モジュール1裏面の接地電極10(図2)が、回路要素7、8の端子13、14(図2)を囲まないようにしたので、評価ボード上で評価用配線11をモジュールの接地電極と離した状態で評価できる。よって、評価用配線11を他の配線4と同一面上に形成でき、容易に評価ボードを製作できるとともに、低コスト化が実現できる。
【0028】
(実施の形態2)
実施の形態2は、実施の形態1におけるモジュールと、ベース基板の別の構成を説明する。なお、モジュールの表面的な構成は、図1に示す構成と同様であるので、その説明は省略する。
【0029】
図4は、実施の形態2によるベース基板表面の配線パターンを示す図である。また図5は、実施の形態2によるモジュールの裏面を示す図である。まず図5を参照すると、図3に示す構成と比較して、電極9の数が異なっていることが理解される。すなわち、実施の形態2では、モジュール裏面の1つの辺に3つの電極9が設けられている。また、これに伴い、接地電極10の形状も変更されている。なお、回路要素7、8(図1)の端子13、14の形状および位置は変更されていない。
【0030】
次に、図5に示すモジュール裏面の構成に対する、図4のパターンを説明する。図4には、モジュールが実装される位置が点線16で示されている。隣接して設けられた3本の配線4は、モジュールの1つの辺に設けられた3つの電極9(図5)と接続される。3本の配線4が設けられる基板上の辺には、接地配線40は設けられていない。これにより、配線4を複数(例えば3以上)設けて空いた領域を有効利用でき、よって、モジュールの電極の数も柔軟に設定できる。また、信号線路である結線配線15と、接地電極である接地配線40とが、同一平面に設けられている。換言すれば、配線4と、接地配線40とは、スロット線路を構成している。電界が接地配線40と結線配線15との間に閉じ込められるので、ベース基板の下層の影響や、モジュールの上層部分の影響を受けにくくできる。
【0031】
なお、実施の形態2では、電極9の数を計5つとし、1つの辺に3つ、別の辺には2つ位置するとして説明した。しかし当業者であれば、電極9の数および位置は適宜変更でき、それに伴って接地電極10の位置および形状も変更できることが理解される。
【0032】
(実施の形態3)
図6は、ベース基板2上に実装した実施の形態3によるモジュールの断面図である。実施の形態3のモジュールの裏面は、回路要素の端子13、14の周辺領域が、裏面の外周部分に対して窪んでいる。すなわち、回路要素の端子13、14は、モジュール裏面の外周面から後退した平面(凹部)に設けられている。端子13、14がベース基板2から一定の距離だけ離れているので、ベース基板2からの影響を受けにくくなる。なお、図には、回路要素7、8(図1)全体は示されておらず、その一部(チップ部品3、配線4、ビアホール5)が示されている。
【0033】
新たに示すボンディグワイヤ17は、回路要素の端子13、14を結線する。結線は、各端子13、14を用いて各回路要素の高周波特性を評価し、回路要素の選別および調整をした後に行われる。高周波特性の評価の際の構成は、図7を参照して後述する。ボンディグワイヤ17が結線されると、凹部にポッティング材料18が満たされる。ポッティング材料18は、ガラスや樹脂等で構成され、ボンディグワイヤ17を固定すると共に、リフロー時にハンダが端子13、14まで上ってきて、端子がショートすることを防ぐ。
【0034】
図7は、実施の形態3によるモジュールを評価する際の、モジュールと評価ボード12の断面図である。モジュールを評価ボード12に接触させることにより、各回路要素の高周波特性を評価することができる。ただし、モジュールの端子13、14が凹部に設けられていることから、評価ボード12の評価用配線11は、モジュールが設けられる側に突出して設けられており、端子13、14と電気的接続を確保する。なお、この図でも、回路要素の一部(チップ部品3、配線4、ビアホール5)のみを示す。
【0035】
本実施の形態では、モジュール裏面の凹部に端子を設け、高周波特性を評価して、選別・調整した後に端子をワイヤにより結線する。よって、高い歩留まりでモジュールを製造できるので、モジュールの製造コストを低減できる。さらに、モジュール1の裏面に後に結線される評価用端子を設けたため、チップ部品等を多数実装するモジュール1最上層の面積を確保でき、設計の自由度も高くできる。
【0036】
なお、上述の説明では、端子13、14をボンディグワイヤ17により結線した。しかし、ボンディグワイヤ17に代えて、LCRチップ部品、金属チップ半導体装置等を利用して結線してもよい。
【0037】
(実施の形態4)
図8は、実施の形態4による、プローブ針19を用いたモジュールの評価を説明する図である。モジュール裏面には、実施の形態3と同様に凹部が設けられている。図8の凹部にはさらに、接地電極10が設けられている。以下では、端子14を有する回路要素を評価する例を説明する。
【0038】
まず、モジュールを評価ボード12上に載置し、モジュールの電極9と評価ボード12上の配線4を接触させ、電気的に接続する。この状態で、RF(Radio Frequency)用のプローブ針19を回路要素の端子14と接地電極10に接触させる。このように、プローブ針19を用いて回路要素の評価を行うことにより、マイクロ波帯における不要な反射や損失を生ずることなく、特定の回路要素のみを評価できる。なお、この高周波特性の評価の後に、実施の形態3と同様に、モジュール裏面の凹部の端子13、14がワイヤ等により結線され、凹部にポッティング材が満たされる。
【0039】
本実施の形態では、モジュール裏面の凹部分に接地電極10と2つの回路要素の端子13,14を設けたので、プローブ針19の信号針と接地針とを、比較的近接したモジュールの端子と接地電極とにそれぞれコンタクトさせ、各回路要素の高周波特性を個別に評価できる。その評価結果を用いて回路要素の各々を選別、調整することにより、高い歩留まりでモジュールを製造できるので、モジュールの製造コストを低減できる。また実施の形態3のモジュールと同様、ベース基板2から一定の距離だけ離れているので、ベース基板2からの影響を受けにくくなる。
【0040】
なお、本例では電極9と評価ボード12の配線4とを接続したが、これら全てについてプローブ針とコンタクトしても良い。また単一の接地電極10のみを使用した例を説明したが、接地電極を2ヵ所以上設けて、いわゆるGSG接続を形成してもよい。
【0041】
(実施の形態5)
図9は、実施の形態5による、ベース基板2に実装した半導体装置の断面図である。実施の形態5、および、後述の実施の形態6では、半導体を構成要素に含むモジュール、または、モジュールを実装した基板(表面実装モジュール)のうち、モジュールおよび/または基板が半導体を構成要素に含む表面実装モジュールを半導体装置と称する。本実施の形態では、半導体装置は、GaAs,Si等の半導体基板23と、その表面に設けられた種々の回路要素とを含む。図には、回路要素として、配線4、FET20、MIMキャパシタ21とが示されている。基板23の裏面の電極9,13,14は表層の回路とビアホール5を介して接続されている。また電極9,13,14は、半田や金で製造されたバンプ22によりベース基板2と接続される。一方の回路要素の電極13と、他方の回路要素の電極14とは、バンプ22、および、ベース基板2上の結線配線15を介して結線される。
【0042】
半導体装置の評価は、バンプ形成前のベアチップまたはウエハの状態で半導体基板裏面の各電極にプローブ針19(図8)をコンタクトさせて行うことができる。よって、実施の形態1〜4におけるモジュールの場合と同様に、半導体装置に含まれる各回路要素の高周波評価を、その部分毎に実行できる。その評価結果を用いて回路要素の各々を選別、調整することにより、高い歩留まりで半導体装置を製造できるので、半導体装置の製造コストを低減できる。また、半導体装置にて回路を形成して調整・選別するようにしたので、実施の形態1のモジュールと比較して、より小型化、軽量化できる。
【0043】
なお、本例ではバンプ22を用いて半導体装置とベース基板2とを接続した。しかし、バンプ22に代えて、半田リフロー、樹脂ボンド等の他の手段によってベース基板2と接続してもよい。
【0044】
(実施の形態6)
図10は、実施の形態6による、ベース基板2に実装した半導体装置の断面図である。実施の形態5の半導体装置との相違点は、半導体装置が裏返しに配置されるフリップチップ構成を採用したこと、およびそれに伴い、裏面までの電気的接続を確保するビアホール5が省略されたことである。フリップチップ構成を採用したので、本実施の形態による半導体装置は、半導体装置の一面に全ての回路要素およびバンプ形成用パッドが設けられている。半導体装置の回路要素は、フリップチップ実装時に、ベース基板上の結線配線15によってベース基板2と接続される。
【0045】
半導体装置の評価は、バンプ形成前のベアチップまたはウエハの状態で、半導体基板の回路要素の各電極に、プローブ針19(図8)をコンタクトさせて行うことができる。よって、実施の形態1〜4におけるモジュールの場合と同様に、半導体装置に含まれる各回路要素の高周波評価を、その部分毎に実行できる。その評価結果を用いて回路要素の各々を選別、調整することにより、高い歩留まりで半導体装置を製造できるので、半導体装置の製造コストを低減できる。また、半導体装置をフリップチップ配置したので、ビアホールが不要となり、実施の形態5による半導体装置と比較して、より低コスト化できる。また、半導体装置に回路分離したパッドを設けたので、実施の形態1のモジュールと比較して、より小型化できる。
【0046】
以上、本発明の実施の形態1〜6を説明した。本明細書では、回路要素が2つの場合を説明したが、回路要素は3以上存在していてもよい。この場合には、モジュールまたは半導体装置には、各回路要素に対応した、互いに絶縁された電極が設けられ、ベース基板上で導通させればよい。
【0047】
【発明の効果】
本発明によれば、複数の回路要素の各々は互いに絶縁されており、モジュール基板の表面にも、互いに絶縁された端子を備えている。これにより、各回路要素の高周波特性等をモジュール形成後でも別々に評価できる。評価結果を用いて回路要素の各々を選別、調整することにより、高い歩留まりでモジュールを製造できる。よってモジュールの製造コストを低減できる。
【0048】
また本発明によれば、複数の回路要素は、モジュールが設けられるベース基板上の結線配線により電気的に接続されるので、ベース基板から供給された電力に基づいて結線配線を介して接続された各回路要素を動作させ、所定の機能を実現できる。
【0049】
本発明によれば、回路要素が形成された面とは反対側のモジュールの裏面に端子を設けるので、チップ部品等を多数実装するモジュールの最上層の面積を確保でき、設計の自由度も高くできる。
【0050】
本発明によれば、例えば、結線配線を囲むように、または結線配線を挟むように、ベース基板上に接地配線を設けてコプレーナ線路を構成する。また、本発明によれば、例えば、ベース基板の接地配線を偏って配置してスロット線路を形成する。これにより、電界を接地配線と結線配線の間に閉じ込めることができ、ベース基板の下層の影響や、モジュール基板の上層の影響を受け難くなる。よって、高周波特性を損なうことなく回路素子を結線できる。
【0051】
本発明によれば、回路要素の端子は、回路要素の反対側の面の外周から後退した平面(凹部)に設けられている。端子がベース基板から一定の距離だけ離れているので、ベース基板からの影響を受けにくくなる。これらは導電体(例えば、導電性ワイヤ、導電性チップ、および、金属)により接続される。
【0052】
本発明によれば、回路要素の端子が設けられた凹部がポッティングされている。これにより、導電体を固定すると共に、モジュールとベース基板とを、リフローする際、ハンダが端子まで上ってきて、端子がショートすることを防ぐ。
【0053】
本発明によれば、モジュールの接地電極は、回路要素の端子が設けられた凹部に設けられている。これにより、モジュール評価時に、プローブ針19の信号針と接地針とを、比較的近接したモジュールの端子と接地電極とにそれぞれコンタクトさせ、各回路要素の高周波特性を個別に評価できる。
【0054】
本発明によれば、回路要素の端子は、回路要素が設けられたモジュール基板の面に形成されている。したがって、モジュールはベース基板に対していわゆるフリップチップ構成を採用することができ、回路要素側の面からその反対側の面にいたるまでの接続路(ビアホール)が不要となり、製造コストを低くできる。
【図面の簡単な説明】
【図1】 実施の形態1による、評価ボードに実装したモジュールを示す斜視図である。
【図2】 モジュールの裏面の構成を示す図である。
【図3】 ベース基板表面の配線パターンを示す図である。
【図4】 実施の形態2によるベース基板表面の配線パターンを示す図である。
【図5】 実施の形態2によるモジュールの裏面を示す図である。
【図6】 ベース基板上に実装した実施の形態3によるモジュールの断面図である。
【図7】 実施の形態3によるモジュールを評価する際の、モジュールと評価ボードの断面図である。
【図8】 実施の形態4による、プローブ針を用いたモジュールの評価を説明する図である。
【図9】 実施の形態5による、ベース基板に実装した半導体装置の断面図である。
【図10】 実施の形態6による、ベース基板に実装した半導体装置の断面図である。
【図11】 従来の表面実装モジュールを示す斜視図である。
【図12】 モジュールの裏面の構成を示す図である。
【符号の説明】
1 モジュール、 2 ベース基板、 3 チップ部品、 4 配線、 5 ビアホール、 6 多層基板、 7,8 回路要素、 9 電極、 10 接地電極、 11 評価用配線、 12 評価ボード、 13、14 端子、 15結線配線
Claims (5)
- 対向する表面及び裏面を有するモジュール基板と、該モジュール基板の表面に互いに絶縁して形成された複数の回路要素とを含むモジュールであって、前記複数の回路要素の各々が、前記モジュール基板の裏面に互いに絶縁された端子を有するモジュールと、
前記モジュール基板の表面と裏面間に介在し、前記モジュール基板表面の各回路要素と前記モジュール基板裏面の各端子とをそれぞれ電気的に接続する導電バイアス手段と、
前記モジュール基板表面に設けられた少なくとも2個の前記回路要素の端子を、前記モジュール基板の裏面において電気的に接続する結線配線を有し、前記モジュールに電力を供給するベース基板とを備え、
前記結線配線を介して前記ベース基板から供給された電力に基づいて、各回路要素が所定の動作を行うことを特徴とする表面実装モジュール。 - 前記モジュールは、前記モジュール基板の裏面に、前記回路要素の少なくとも1つを接地させる接地電極を備え、
前記ベース基板は、前記モジュールの接地電極と接続して接地させ、前記結線配線を囲む接地配線を備えており、前記結線配線と前記接地電極とはコプレーナ線路を形成する、請求項1に記載の表面実装モジュール。 - 前記モジュールは、前記モジュール基板の裏面に前記回路要素の少なくとも1つを接地させる接地電極を備え、
前記ベース基板は、該ベース基板表面に、前記モジュール基板裏面の接地電極と接続して接地させる接地電極配線を備えており、前記結線配線と前記接地電極配線とはスロット線路を形成する、請求項1に記載の表面実装モジュール。 - 前記モジュール基板裏面の接地電極は、前記回路要素の端子の周囲を囲む、請求項2に記載の表面実装モジュール。
- 前記モジュール基板裏面の接地電極は、前記回路要素の端子の周囲を部分的に囲む、請求項3に記載の表面実装モジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002014369A JP4171218B2 (ja) | 2002-01-23 | 2002-01-23 | 表面実装モジュール |
US10/222,850 US6735087B2 (en) | 2002-01-23 | 2002-08-19 | Module and surface-mounted module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002014369A JP4171218B2 (ja) | 2002-01-23 | 2002-01-23 | 表面実装モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003218472A JP2003218472A (ja) | 2003-07-31 |
JP2003218472A5 JP2003218472A5 (ja) | 2005-07-28 |
JP4171218B2 true JP4171218B2 (ja) | 2008-10-22 |
Family
ID=19191869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002014369A Expired - Fee Related JP4171218B2 (ja) | 2002-01-23 | 2002-01-23 | 表面実装モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US6735087B2 (ja) |
JP (1) | JP4171218B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI220787B (en) * | 2003-10-24 | 2004-09-01 | Asustek Comp Inc | Electric device with electrostatic discharge protection structure thereof |
JP4418250B2 (ja) * | 2004-02-05 | 2010-02-17 | 株式会社ルネサステクノロジ | 高周波回路モジュール |
JP2005277075A (ja) * | 2004-03-24 | 2005-10-06 | Kyocera Corp | 配線基板 |
US7902654B2 (en) | 2006-05-10 | 2011-03-08 | Qualcomm Incorporated | System and method of silicon switched power delivery using a package |
JP5460983B2 (ja) * | 2008-08-01 | 2014-04-02 | トヨタ紡織株式会社 | ボード |
TWI490117B (zh) * | 2010-11-24 | 2015-07-01 | Nat Univ Tsing Hua | 具氮化鋁薄膜之熱擴散元件及其製作方法 |
US9941242B2 (en) | 2012-04-24 | 2018-04-10 | Innogration (Suzhou) Co., Ltd. | Unpacked structure for power device of radio frequency power amplification module and assembly method therefor |
CN102623416B (zh) * | 2012-04-24 | 2015-09-02 | 苏州远创达科技有限公司 | 一种射频功放模块的功率器件无封装结构及其组装方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4858071A (en) * | 1987-02-24 | 1989-08-15 | Nissan Motor Co., Ltd. | Electronic circuit apparatus |
FR2674078B1 (fr) * | 1991-03-12 | 1994-10-07 | Thomson Trt Defense | Emetteur-recepteur hyperfrequence utilisant la technique des circuits imprimes multicouches. |
DE69330450T2 (de) * | 1992-08-05 | 2001-11-08 | Fujitsu Ltd., Kawasaki | Dreidimensionaler Multichipmodul |
JP3252605B2 (ja) * | 1994-07-04 | 2002-02-04 | 株式会社村田製作所 | 電子部品及びその製造方法 |
US6031723A (en) * | 1994-08-18 | 2000-02-29 | Allen-Bradley Company, Llc | Insulated surface mount circuit board construction |
JPH10241996A (ja) * | 1997-02-26 | 1998-09-11 | Ngk Spark Plug Co Ltd | 積層回路 |
US5963429A (en) * | 1997-08-20 | 1999-10-05 | Sulzer Intermedics Inc. | Printed circuit substrate with cavities for encapsulating integrated circuits |
US6377464B1 (en) * | 1999-01-29 | 2002-04-23 | Conexant Systems, Inc. | Multiple chip module with integrated RF capabilities |
JP2001024312A (ja) * | 1999-07-13 | 2001-01-26 | Taiyo Yuden Co Ltd | 電子装置の製造方法及び電子装置並びに樹脂充填方法 |
-
2002
- 2002-01-23 JP JP2002014369A patent/JP4171218B2/ja not_active Expired - Fee Related
- 2002-08-19 US US10/222,850 patent/US6735087B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6735087B2 (en) | 2004-05-11 |
JP2003218472A (ja) | 2003-07-31 |
US20030137809A1 (en) | 2003-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6008534A (en) | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines | |
US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
US7649499B2 (en) | High-frequency module | |
US6335669B1 (en) | RF circuit module | |
JP3612031B2 (ja) | 高周波モジュール | |
US20050212078A1 (en) | Integrated circuit module package and assembly method thereof | |
US20030198032A1 (en) | Integrated circuit assembly and method for making same | |
US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
US5631809A (en) | Semiconductor device for ultrahigh frequency band and semiconductor apparatus including the semiconductor device | |
JP4171218B2 (ja) | 表面実装モジュール | |
JP2003007910A (ja) | 半導体装置 | |
US10212807B2 (en) | Electrical interface for package and die | |
JPH08148597A (ja) | 半導体モジュール | |
JP2003258142A (ja) | 半導体装置 | |
US6570271B2 (en) | Apparatus for routing signals | |
JP4820798B2 (ja) | 半導体装置 | |
JP4850056B2 (ja) | 半導体装置 | |
JP2010141366A (ja) | 半導体装置 | |
EP4095905A1 (en) | Flip-chip ball grid array-type integrated circuit package for very high frequency operation | |
JP3913937B2 (ja) | 半導体装置 | |
JP2000294733A (ja) | 高周波フリップチップ実装基板のパターンレイアウト | |
WO1996012296A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
JP3645701B2 (ja) | 半導体装置 | |
JP3568534B6 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080808 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |