JP4158234B2 - 半導体力学量センサとその製造方法 - Google Patents
半導体力学量センサとその製造方法 Download PDFInfo
- Publication number
- JP4158234B2 JP4158234B2 JP21315998A JP21315998A JP4158234B2 JP 4158234 B2 JP4158234 B2 JP 4158234B2 JP 21315998 A JP21315998 A JP 21315998A JP 21315998 A JP21315998 A JP 21315998A JP 4158234 B2 JP4158234 B2 JP 4158234B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- thin film
- beam structure
- semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
- G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
- G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
Landscapes
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、加速度、ヨーレート、振動等の力学量を検出するための半導体力学量センサに係り、詳しくは、貼合基板を用いた半導体力学量センサとその製造方法に関するものである。
【０００２】
【従来の技術】
本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼合基板を用いたサーボ制御式の差動容量型加速度センサを先に提案している（特開平９−２１１０２２号号公報）。
【０００３】
このセンサは、図２２のように、二枚のシリコン基板６０，６１を絶縁膜６２を介して貼合わせて貼合基板とし、貼合基板のシリコン基板６１にて、可動電極６３ａを有する梁構造体６３と、固定電極６４と、それ以外の固定部６５が構成されている。また、固定電極６４の下面および梁構造体６３の下面からはアンカー兼用の配線６６がそれぞれ延設されている（図２２では固定電極６４の下面から延びる固定電極用配線のみ示す）。そして、梁構造体６３の可動電極６３ａと固定電極６４の容量変化を検出することにより加速度を検出することができる。製造の際には、二枚のシリコン基板６０，６１を犠牲層６８を挟んだ状態で貼り合わせ、所定領域の犠牲層６８をエッチング除去して梁構造体６３と固定電極６４と固定部６５を区画形成する。
【０００４】
【発明が解決しようとする課題】
本発明者らがその加速度センサについて検討を進めたところ、犠牲層エッチングを行い、ウエハからチップを切り出すためにダイシングを行った後にチップを搬送する際のハンドリングなどでチップ周辺が欠落したり、チップ外周にパーティクルが付着したりするなどの不具合が生じた。より詳しくは、図２２において、固定部６５は犠牲層であるシリコン酸化膜６８により固定されているため、犠牲層エッチングにより犠牲層用のシリコン酸化膜６８が浸食され、シリコン酸化膜６８が無い部分が欠損しやすくなっていたり、窪んだところにパーティクルが入り込み易くなっている。
【０００５】
この発明の目的は、犠牲層エッチングによる不具合を解消することができる半導体力学量センサとその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、固定部の下にアンカーとして残される犠牲層の露出部を、サイドエッチングを防止するストッパで覆ったことを特徴としている。よって、犠牲層（例えばシリコン酸化膜）のうちエッチングされずに残る部分のサイドエッチングが防止され、チップの欠損やパーティクルの入り込みの無い構造とすることができる。
【０００８】
また、両半導体基板間の絶縁膜におけるチップ側面での露出部を、サイドエッチングを防止するストッパで覆ったことにより、チップ外周部で犠牲層エッチングのエッチング液に晒される部分の絶縁膜のサイドエッチングを無くし、欠落およびパーティクルの吸着を防止することができる。
【０００９】
また、請求項２に記載のように、前記絶縁膜のストッパを、第１と第２の半導体基板を貼合わせる際に両基板の間に介在させる貼合用薄膜により構成すると、実用上好ましいものとなる。
【００１０】
請求項３に記載の発明によれば、第１の半導体基板に梁構造体と固定電極と固定部を画定するための溝が形成され、この溝を含む第１の半導体基板の表面に犠牲層用薄膜と第１の絶縁膜が順に形成される。そして、犠牲層用薄膜および第１の絶縁膜に対しアンカー部形成領域に開口部が形成され、開口部および第１の絶縁膜上の所定領域にアンカー部を構成する導電性膜が形成されるとともに、固定部形成領域での犠牲層用薄膜の側面にサイドエッチングを防止するためのストッパ用薄膜が形成される。その後、導電性膜およびストッパ用薄膜の上に第２の絶縁膜と貼合用薄膜が順に形成され、貼合用薄膜の表面と第２の半導体基板が貼り合わされる。そして、溝内の犠牲層用薄膜が露呈するまで第１の半導体基板が研磨され、犠牲層用薄膜がエッチング除去されて第１の半導体基板による梁構造体と固定電極と固定部が形成される。
【００１１】
ここで、請求項４に記載のように、前記ストッパ用薄膜とアンカー部を構成する導電性膜とを同時に形成すると、工程を簡素化することができる。
【００１２】
また、請求項５に記載のように、前記第２の絶縁膜上に貼合用薄膜を形成する工程の前に、チップ側面での第２の絶縁膜に、当該絶縁膜のサイドエッチングを防止するためのストッパ配置用の開口部を形成すると、チップ外周部の犠牲層エッチングのエッチング液に晒される部分の絶縁膜の部分にもサイドエッチングを防止する貼合用薄膜によるストッパを形成することができる。
請求項６に記載の発明においては、第１と第２の半導体基板が絶縁膜を介して積層された基板における第１の半導体基板によりなり、第２の半導体基板の上において所定間隔を隔てた位置に配置され、可動電極を有する梁構造体と、同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体の可動電極に対向して配置された固定電極と、同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体および固定電極とは離間して配置された固定部と、前記梁構造体の下面から延びるアンカー兼用の可動電極用配線と、前記固定電極の下面から延びるアンカー兼用の固定電極用配線と、を備えた半導体力学量センサにおいて、前記固定部の下にアンカーとして残される犠牲層の露出部を、サイドエッチングを防止するストッパで覆い、前記両半導体基板間の絶縁膜におけるチップ側面での露出部を、サイドエッチングを防止するストッパで覆ったことを特徴としている。
【００１３】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１に本発明の一実施形態にかかる加速度センサの平面図を示す。図２には図１のセンサエレメントの拡大図を示す。図３には図１のＡ−Ａ間の断面図を示す。図４には図２のＢ−Ｂ断面を、図５には図２のＣ−Ｃ断面を、図６には図２のＤ−Ｄ断面を示す。
【００１４】
図３に示すように、全体構成として、第１の単結晶シリコン基板１００と第２の単結晶シリコン基板２００とが絶縁膜３００を介して貼合わされ、貼合基板を構成している。第１の単結晶シリコン基板１００により梁構造体４００が構成され、梁構造体４００は第２の単結晶シリコン基板２００の上において所定間隔を隔てた位置に配置され、可動電極４０１を有する。同じく第１の単結晶シリコン基板１００により固定電極５００が構成され、第２の単結晶シリコン基板２００の上面において梁構造体の可動電極４０１に対向して配置されている。同じく第１の単結晶シリコン基板１００により固定部６００が構成され、第２の単結晶シリコン基板２００の上面において梁構造体４００および固定電極５００とは離間して配置されている。さらに、図４に示すように、梁構造体４００の下面からアンカー兼用の可動電極用配線７００が延びるとともに、図３に示すように、固定電極５００の下面からアンカー兼用の固定電極用配線８００が延びている。
【００１５】
以下、詳細に説明していく。
図４，６において、基板１の上面には、単結晶シリコンよりなり、かつ、溝によって分離された梁構造体（可動部）２Ａと固定電極２Ｂと固定部２Ｃが配置されている。
【００１６】
図２，４に示すように、梁構造体２Ａは、基板１側から突出する４つのアンカー部３ａ，３ｂ，３ｃ，３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。アンカー部３ａ〜３ｄはポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には梁部５が架設されている。
【００１７】
また、梁部４と梁部５との間には長方形状をなす質量部（マス部）６が架設されている。質量部６には上下に貫通する透孔６ａが設けられている。この透孔６ａを設けることにより、犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。
【００１８】
さらに、質量部６における一方の側面（図２においては左側面）からは４つの可動電極７ａ，７ｂ，７ｃ，７ｄが突出している。この可動電極７ａ〜７ｄは棒状をなし、等間隔をおいて平行に延びている。また、質量部６における他方の側面（図２においては右側面）からは４つの可動電極８ａ，８ｂ，８ｃ，８ｄが突出している。この可動電極８ａ〜８ｄは棒状をなし、等間隔に平行に延びている。ここで、梁部４，５、質量部６、可動電極７ａ〜７ｄ、８ａ〜８ｄは犠牲層酸化膜の一部をエッチング除去することにより、可動となっている。
【００１９】
また、基板１の上面には４つの第１の固定電極９ａ，９ｂ，９ｃ，９ｄおよび第２の固定電極１１ａ，１１ｂ，１１ｃ，１１ｄが固定されている。第１の固定電極９ａ〜９ｄは基板１側から突出するアンカー部１０ａ，１０ｂ，１０ｃ，１０ｄにより支持されており、梁構造体２Ａの可動電極（棒状部）７ａ〜７ｄの一方の側面に対向して配置されている。また、第２の固定電極１１ａ〜１１ｄは基板１側から突出するアンカー部１２ａ，１２ｂ，１２ｃ，１２ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの他方の側面に対向して配置されている。
【００２０】
同様に、基板１の上面には第１の固定電極１３ａ，１３ｂ，１３ｃ，１３ｄおよび第２の固定電極１５ａ，１５ｂ，１５ｃ，１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄはアンカー部１４ａ，１４ｂ，１４ｃ，１４ｄにより支持され、かつ梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの一方の側面に対向して配置されている。また、第２の固定電極１５ａ〜１５ｄは基板１側から突出するアンカー部１６ａ，１６ｂ，１６ｃ，１６ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの他方の側面に対向して配置されている。
【００２１】
また、図１に示すように、基板１の上面には基板１から突出するアンカー部１７ａ，１７ｂ，１７ｃ，１７ｄにより支持された電極取出部１８ａ，１８ｂ，１８ｃ，１８ｄが形成され、さらにその上にはアルミ電極からなる電極パッド（ボンディングパッド）１９ａ，１９ｂ，１９ｃ，１９ｄが形成されている。電極取出部１８ａ〜１８ｄはシリコン基板１００（図３参照）の一部をなすものである。また、アンカー部１７ａ，１７ｂ，１７ｃ，１７ｄはポリシリコン薄膜よりなる。電極部２０ａ，２０ｂ，２０ｃ，２０ｄはアンカー部１７ａ，１７ｂ，１７ｃ，１７ｄ、電極取出部１８ａ，１８ｂ，１８ｃ，１８ｄ、電極パッド１９ａ，１９ｂ，１９ｃ，１９ｄから構成されている。また、図１に示す電極部２０ｅは固定部２Ｃ（図３参照）の一部をなし、その上に電極パッド２１が形成されている。
【００２２】
一方、基板１は、図４に示すように単結晶シリコン基板３１の上に貼合用薄膜（ポリシリコン薄膜）３２と絶縁膜（シリコン酸化膜）３３と絶縁膜３４と導電性薄膜（例えばリン等の不純物をドーピングしたポリシリコン薄膜）３５と絶縁膜３６とを積層した構成となっており、導電性薄膜３５が絶縁膜３４，３６の内部に埋め込まれた構造となっている。
【００２３】
ここで、絶縁膜３４，３６は前述した犠牲層をエッチングする際のエッチング液で浸食されにくい薄膜（例えばシリコン窒化膜）で構成されている。つまり、本例では、エッチング液はＨＦ（フッ素水素酸）が用いられ、シリコン窒化膜はシリコン酸化膜に比べ浸食量が小さくセンサ製造に適している。
【００２４】
導電性薄膜３５は、図３に示すように、アンカー部１０ａ，１０ｂ，１０ｄ，１２ａ，１２ｄを構成している。また、アンカー部３ａ〜３ｄ，１０ｃ，１２ｂ〜１２ｃ，１４ａ〜１４ｄ，１６ａ〜１６ｄ，１７ａ〜１７ｄについても導電性薄膜３５により構成されている。
【００２５】
また、導電性薄膜３５は、図５に示すように、第１の固定電極９ａ〜９ｄと電極取出部１８ａの間、第１の固定電極１３ａ〜１３ｄと電極取出部１８ａの間をそれぞれ電気的に接続する配線を形成している。また、導電性薄膜３５は、図６に示すように、第２の固定電極１１ａ〜１１ｄと電極取出部１８ｃの間、および第２の固定電極１５ａ〜１５ｄと電極取出部１８ｃの間をそれぞれ電気的に接続する配線を形成している。さらに、導電性薄膜３５は、下部電極（静電気力相殺用固定電極）２７を形成している。この下部電極２７は、図２に示すように、基板１の上面部における梁構造体２Ａと対向する領域に形成されている。
【００２６】
また、図１，２，５に示すように、固定電極９ａ〜９ｄは配線パターン２２およびアンカー部１７ａを通じて電極取出部１８ａと接続されており、その上面にアルミ薄膜よりなる電極パッド（ボンディングパッド）１９ａが設けられている構成となっている。また、図１，２，６に示すように、固定電極１１ａ〜１１ｄは配線パターン２３およびアンカー部１７ｃを通じて電極取出部１８ｃと接続され、その上面に電極パッド１９ｃが設けられている構成となっている。同様に、固定電極１３ａ〜１３ｄは同様に配線パターン２４を通して電極取出部１８ａおよび電極パッド１９ａに、また、固定電極１５ａ〜１５ｄは配線パターン２５を通して電極取出部１８ｃおよび電極パッド１９ｃと接続されている。さらに、梁構造体２Ａは配線パターン２６とアンカー部１６ｂを通じて電極取出部１８ｂおよび電極パッド１９ｂと接続されている。ここで、図１の電極パッド２１は表面電位を取るためのもので、詳しくは、固定部２Ｃ、即ち、基板１００のうち梁構造体２Ａ、固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄ、電極取出部１８ａ〜１８ｄを除く部分の電位を取るものである。また、図１の電極パッド１９ｄは貼合用薄膜３２の電位を取り出すためのものであり、図３の符号３８，３９の部材（導電性薄膜）を通して貼合用薄膜３２と電極取出部１８ｄとが電気的に接続されていることによるものである。
【００２７】
上記した構成において、梁構造体２Ａの可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間に第１のコンデンサが、梁構造体２Ａの可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄとの間に第２のコンデンサが形成される。同様に梁構造体２Ａの可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、また梁構造体２Ａの可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成される。
【００２８】
そして、第１，第２のコンデンサの容量に基づいて梁構造体２Ａに作用する加速度を検出することができるようになっている。より詳しくは、可動電極と固定電極とにより２つの差動型静電容量を形成し、２つの容量が等しくなるようにサーボ動作を行う。
【００２９】
ここで、本実施形態においては、図３に示すように、固定部２Ｃの下にアンカーとして残される犠牲層であるシリコン酸化膜３７の露出部が、サイドエッチングを防止するためのストッパ３８で覆われている。ストッパ３８は、図１の平面図においてハッチングを付した領域Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５、及び図２の平面図においてハッチングを付した領域Ｓ６に設けられている。図１の領域Ｓ１はチップの外周部であり、領域Ｓ２，Ｓ３，Ｓ４，Ｓ５はアンカー部１７ａ〜１７ｄの周辺での固定部２Ｃの隣接部であり、図２の領域Ｓ６は梁構造体２Ａおよび固定電極（９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄ）の周辺での固定部２Ｃの隣接部である。ストッパ３８の材料はポリシリコン薄膜である。
【００３０】
つまり、シリコン基板１００のうち梁構造体２Ａ、固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄ、電極取出部１８ａ〜１８ｄを除く部分における固定部２Ｃに、ストッパ３８が形成され、このストッパ３８は、犠牲層エッチングのＨＦ液に耐性のある薄膜よりなる。こうすることで、固定部２Ｃのアンカーとなるシリコン酸化膜３７が犠牲層エッチングにより浸食されるのが防止され、欠損およびパーティクルの入り込みを防止することができる。
【００３１】
また、図３に示すように、チップ外周部において前述のストッパ３８に対しその下部にはストッパ３９が接した状態で積層されている。このストッパ３９は、貼合用薄膜３２を延設したものである。つまり、両シリコン基板間の絶縁膜（シリコン酸化膜）３３におけるチップ側面での露出部が、サイドエッチングを防止するストッパ３９で覆われている。
【００３２】
このストッパ３９によりチップ外周部からエッチング液が浸入するのが防止され、シリコン酸化膜３３のサイドエッチングを防止することができる。
次に、上記構造の製造方法を、図７〜図２１を用いて説明する。図７〜図２１は図２のＥ−Ｅ断面に対応するものである。
【００３３】
まず、図７に示すように、第１の半導体基板として単結晶シリコン基板４０を用意する。そして、トレンチエッチングによりシリコン基板４０に溝４１を形成する。この溝４１は梁構造体２Ａと固定電極２Ｂと固定部２Ｃおよび電極取出部１８ａ〜１８ｄを画定するためのものである。
【００３４】
さらに、図８に示すように、溝４１を含むシリコン基板４０の表面に犠牲層用薄膜としてのシリコン酸化膜４２をＣＶＤ法などにより成膜し、さらにシリコン酸化膜４２の表面を平坦化する。
【００３５】
引き続き、図９に示すように、シリコン酸化膜４２に対しフォトリソグラフィを経て一部エッチングして凹部４３を形成する。その後、図１０に示すように、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするために第１の絶縁膜としてのシリコン窒化膜４４を成膜する。
【００３６】
そして、図１１に示すように、シリコン酸化膜４２とシリコン窒化膜４４の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部４５ａ，４５ｂ，４５ｃ，４５ｄを形成する。この開口部４５ａ〜４５ｄは、梁構造体と下部電極とを接続するため、および固定電極・電極取出部と配線パターンとを接続するためのものである。また同時に、ストッパ配置領域となる開口部４６ａ，４６ｂ，４６ｃ，４６ｄを形成する。
【００３７】
そして、図１２に示すように、開口部４５ａ〜４５ｄ，４６ａ〜４６ｄを含むシリコン窒化膜４４の上にポリシリコン薄膜４７を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部・配線・下部電極を構成する導電性膜のパターン４７ａ，４７ｂ，４７ｃ，４７ｄ，４７ｅ，４７ｆ、および、固定部形成領域での犠牲層用薄膜４２の側部にストッパ用薄膜４８ａ，４８ｂを形成する。ストッパ用薄膜４８ａ，４８ｂは、サイドエッチングを防止するためのものである。
【００３８】
このように、ストッパ用薄膜４８ａ，４８ｂとアンカー部を構成する導電性膜４７ａ〜４７ｆとが同時に形成される。
そして、図１３に示すように、ポリシリコン薄膜４７よりなる導電性膜４７ａ〜４７ｆとストッパ用薄膜４８ａ，４８ｂ、および、シリコン窒化膜４４の上に、第２の絶縁膜としてのシリコン窒化膜４９およびシリコン酸化膜５０を成膜する。
【００３９】
さらに、図１４に示すように、シリコン窒化膜４９とシリコン酸化膜５０の積層体に対しチップ外周部に開口部５１を形成する。開口部５１はシリコン酸化膜５０に対するストッパを形成するためのものである。このように、図１５に示す如くシリコン窒化膜４９上に貼合用薄膜５２を形成する工程の前に、チップ側面でのシリコン酸化膜５０に、この膜５０のサイドエッチングを防止するためのストッパ配置用の開口部５１が形成される。
【００４０】
そして、図１５に示すように、開口部５１を含めたシリコン酸化膜５０上に貼合用薄膜としてのポリシリコン薄膜５２を成膜し、図１６に示すように、貼合のためにポリシリコン薄膜５２の表面を機械的研磨などにより平坦化する。
【００４１】
引き続き、図１７に示すように、シリコン基板４０とは別の単結晶シリコン基板（支持基板）５３を用意し、ポリシリコン薄膜５２の表面と第２の半導体基板としてのシリコン基板５３とを貼り合わせる。
【００４２】
そして、図１８に示すように、シリコン基板４０，５３を表裏逆にして、図１９に示すように、シリコン基板４０側を機械的研磨などを行い薄膜化する。この際、溝４１内のシリコン酸化膜４２の層が出現（露呈）するまでシリコン基板４０の研磨を行う。このようにシリコン酸化膜４２の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。
【００４３】
この後、図２０に示すように、層間絶縁膜であるシリコン酸化膜５４を成膜しコンタクト孔をあけた後、アルミ電極５５を成膜・フォトリソグラフィを経て形成する。
【００４４】
最後に、図２１に示すように、ＨＦ系のエッチング液によりシリコン酸化膜４２，５４をエッチング除去し、シリコン基板４０による梁構造体と固定電極と電極取出部と固定部とを区画形成し、かつ、可動電極を有する梁構造を可動とする。この犠牲層エッチングにおいて、ストッパ４８ａ，４８ｂにより固定部２Ｃのアンカーとなるシリコン酸化膜４２が浸食されるのが防止されるとともに、チップ外周部においてシリコン酸化膜５０を囲むように配置したポリシリコン薄膜５２によりシリコン酸化膜５０が浸食されるのが防止される。
【００４５】
なお、この際、エッチング後の乾燥の過程で可動部が基板に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。
このようにして、貼合基板を用い、エッチング液に晒される部位を、サイドエッチングを防止するストッパで覆った半導体加速度センサを形成することができる。
【００４６】
なお、上記した実施形態においては、犠牲層用薄膜としてシリコン酸化膜４２を用い、導電性薄膜としてポリシリコン薄膜４７を用いているから、犠牲層エッチング工程において、ＨＦ系エッチング液を用いた場合、シリコン酸化膜４２はＨＦにて溶けるが、ポリシリコン薄膜４７は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したり、エッチングの終了を正確に時間管理にて行う必要がなく、製造が容易になる。また、ストッパ用薄膜４８ａ，４８ｂもポリシリコン薄膜で形成されているのでエッチングされず、犠牲層であるシリコン酸化膜４２のサイドエッチングも生じない。
【００４７】
このように本実施の形態は、下記の特徴を有する。
（イ）図３に示すように、固定部２Ｃの下にアンカーとして残される犠牲層であるシリコン酸化膜３７の露出部を、サイドエッチングを防止するためのストッパ３８で覆った。よって、犠牲層であるシリコン酸化膜３７のうちエッチングされずに残る部分のサイドエッチングを防止し、チップの欠落やパーティクルの入り込みの無い構造を提供することができる。
（ロ）ストッパの材料をポリシリコン薄膜とすることで、エッチングに耐性があり、なおかつ半導体プロセスに整合させることができる。
（ハ）図３に示すように、第１と第２のシリコン基板の間の絶縁膜３３におけるチップ側面での露出部を、サイドエッチングを防止するストッパ３９で覆ったので、チップ外周部で犠牲層エッチングのエッチング液に晒される部分の絶縁膜３３のサイドエッチングを無くし、欠落およびパーティクルの吸着を防止することができる。
（ニ）製造方法として、図１０に示すように、第１のシリコン基板４０に梁構造体と固定電極と固定部を画定するための溝４１を形成し、この溝４１を含む第１のシリコン基板４０の表面に犠牲層用薄膜４２と第１の絶縁膜４４を順に形成し、図１１に示すように、犠牲層用薄膜４２および第１の絶縁膜４４に対しアンカー部形成領域に開口部４５ａ〜４５ｄを形成し、図１２に示すように、開口部４５ａ〜４５ｄおよび第１の絶縁膜４４上の所定領域にアンカー部を構成する導電性膜４７ａ〜４７ｆを形成するとともに、固定部形成領域での犠牲層用薄膜４２の側部にサイドエッチングを防止するためのストッパ用薄膜４８ａ，４８ｂを形成し、図１６に示すように、導電性膜４７ａ〜４７ｆおよびストッパ用薄膜４８ａ，４８ｂの上に第２の絶縁膜４９，５０と貼合用薄膜５２を順に形成し、図１７に示すように、貼合用薄膜５２の表面と第２のシリコン基板５３を貼り合わせ、図１９に示すように、溝４１内の犠牲層用薄膜４２が露呈するまで第１のシリコン基板４０を研磨し、図２１に示すように、犠牲層用薄膜４２をエッチング除去して第１のシリコン基板４０による梁構造体と固定電極と固定部を形成した。その結果、（イ）に記載の構造を適切に製造することができる。
（ホ）図１２に示すように、ストッパ用薄膜４８ａ，４８ｂとアンカー部を構成する導電性膜４７ａ〜４７ｆとを同時に形成したので、工程を簡素化することができる。
（ヘ）図１５での第２の絶縁膜５０上に貼合用薄膜５２を形成する工程の前に、図１４に示すように、チップ側面での第２の絶縁膜５０に、この膜５０のサイドエッチングを防止するためのストッパ配置用の開口部５１を形成したので、チップ外周部の犠牲層エッチングのエッチング液に晒される部分の絶縁膜５０の部分にもサイドエッチングを防止する貼合用薄膜５２によるストッパを形成することができる。
【００４８】
これまでの説明においては半導体加速度センサについて説明したが、加速度センサに限らず半導体ヨーレートセンサなどの力学量センサにも適用することができる。
【図面の簡単な説明】
【図１】 実施の形態における半導体加速度センサの平面図。
【図２】 エレメント部分の拡大図。
【図３】 図１中のＡ−Ａ断面図。
【図４】 図２中のＢ−Ｂ断面図。
【図５】 図２中のＣ−Ｃ断面図。
【図６】 図２中のＤ−Ｄ断面図。
【図７】 製造工程を説明するための断面図。
【図８】 製造工程を説明するための断面図。
【図９】 製造工程を説明するための断面図。
【図１０】 製造工程を説明するための断面図。
【図１１】 製造工程を説明するための断面図。
【図１２】 製造工程を説明するための断面図。
【図１３】 製造工程を説明するための断面図。
【図１４】 製造工程を説明するための断面図。
【図１５】 製造工程を説明するための断面図。
【図１６】 製造工程を説明するための断面図。
【図１７】 製造工程を説明するための断面図。
【図１８】 製造工程を説明するための断面図。
【図１９】 製造工程を説明するための断面図。
【図２０】 製造工程を説明するための断面図。
【図２１】 製造工程を説明するための断面図。
【図２２】 従来の半導体加速度センサの断面図。
【符号の説明】
３３…絶縁膜、３７…シリコン酸化膜、３８…ストッパ、３９…ストッパ、４０…シリコン基板、４１…溝、４２…シリコン酸化膜、４４…シリコン窒化膜、４５ａ，４５ｂ，４５ｃ，４５ｄ…開口部、４７…導電性薄膜、４８ａ，４８ｂ…ストッパ用薄膜、４９…シリコン窒化膜、５０…シリコン酸化膜、５１…開口部、５２…ポリシリコン薄膜、５３…シリコン基板、１００…第１の単結晶シリコン基板、２００…第２の単結晶シリコン基板、３００…絶縁膜、４００…梁構造体、４０１…可動電極、５００…固定電極、６００…固定部、７００…可動電極用配線、８００…固定電極用配線。
【発明の属する技術分野】
この発明は、加速度、ヨーレート、振動等の力学量を検出するための半導体力学量センサに係り、詳しくは、貼合基板を用いた半導体力学量センサとその製造方法に関するものである。
【０００２】
【従来の技術】
本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼合基板を用いたサーボ制御式の差動容量型加速度センサを先に提案している（特開平９−２１１０２２号号公報）。
【０００３】
このセンサは、図２２のように、二枚のシリコン基板６０，６１を絶縁膜６２を介して貼合わせて貼合基板とし、貼合基板のシリコン基板６１にて、可動電極６３ａを有する梁構造体６３と、固定電極６４と、それ以外の固定部６５が構成されている。また、固定電極６４の下面および梁構造体６３の下面からはアンカー兼用の配線６６がそれぞれ延設されている（図２２では固定電極６４の下面から延びる固定電極用配線のみ示す）。そして、梁構造体６３の可動電極６３ａと固定電極６４の容量変化を検出することにより加速度を検出することができる。製造の際には、二枚のシリコン基板６０，６１を犠牲層６８を挟んだ状態で貼り合わせ、所定領域の犠牲層６８をエッチング除去して梁構造体６３と固定電極６４と固定部６５を区画形成する。
【０００４】
【発明が解決しようとする課題】
本発明者らがその加速度センサについて検討を進めたところ、犠牲層エッチングを行い、ウエハからチップを切り出すためにダイシングを行った後にチップを搬送する際のハンドリングなどでチップ周辺が欠落したり、チップ外周にパーティクルが付着したりするなどの不具合が生じた。より詳しくは、図２２において、固定部６５は犠牲層であるシリコン酸化膜６８により固定されているため、犠牲層エッチングにより犠牲層用のシリコン酸化膜６８が浸食され、シリコン酸化膜６８が無い部分が欠損しやすくなっていたり、窪んだところにパーティクルが入り込み易くなっている。
【０００５】
この発明の目的は、犠牲層エッチングによる不具合を解消することができる半導体力学量センサとその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、固定部の下にアンカーとして残される犠牲層の露出部を、サイドエッチングを防止するストッパで覆ったことを特徴としている。よって、犠牲層（例えばシリコン酸化膜）のうちエッチングされずに残る部分のサイドエッチングが防止され、チップの欠損やパーティクルの入り込みの無い構造とすることができる。
【０００８】
また、両半導体基板間の絶縁膜におけるチップ側面での露出部を、サイドエッチングを防止するストッパで覆ったことにより、チップ外周部で犠牲層エッチングのエッチング液に晒される部分の絶縁膜のサイドエッチングを無くし、欠落およびパーティクルの吸着を防止することができる。
【０００９】
また、請求項２に記載のように、前記絶縁膜のストッパを、第１と第２の半導体基板を貼合わせる際に両基板の間に介在させる貼合用薄膜により構成すると、実用上好ましいものとなる。
【００１０】
請求項３に記載の発明によれば、第１の半導体基板に梁構造体と固定電極と固定部を画定するための溝が形成され、この溝を含む第１の半導体基板の表面に犠牲層用薄膜と第１の絶縁膜が順に形成される。そして、犠牲層用薄膜および第１の絶縁膜に対しアンカー部形成領域に開口部が形成され、開口部および第１の絶縁膜上の所定領域にアンカー部を構成する導電性膜が形成されるとともに、固定部形成領域での犠牲層用薄膜の側面にサイドエッチングを防止するためのストッパ用薄膜が形成される。その後、導電性膜およびストッパ用薄膜の上に第２の絶縁膜と貼合用薄膜が順に形成され、貼合用薄膜の表面と第２の半導体基板が貼り合わされる。そして、溝内の犠牲層用薄膜が露呈するまで第１の半導体基板が研磨され、犠牲層用薄膜がエッチング除去されて第１の半導体基板による梁構造体と固定電極と固定部が形成される。
【００１１】
ここで、請求項４に記載のように、前記ストッパ用薄膜とアンカー部を構成する導電性膜とを同時に形成すると、工程を簡素化することができる。
【００１２】
また、請求項５に記載のように、前記第２の絶縁膜上に貼合用薄膜を形成する工程の前に、チップ側面での第２の絶縁膜に、当該絶縁膜のサイドエッチングを防止するためのストッパ配置用の開口部を形成すると、チップ外周部の犠牲層エッチングのエッチング液に晒される部分の絶縁膜の部分にもサイドエッチングを防止する貼合用薄膜によるストッパを形成することができる。
請求項６に記載の発明においては、第１と第２の半導体基板が絶縁膜を介して積層された基板における第１の半導体基板によりなり、第２の半導体基板の上において所定間隔を隔てた位置に配置され、可動電極を有する梁構造体と、同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体の可動電極に対向して配置された固定電極と、同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体および固定電極とは離間して配置された固定部と、前記梁構造体の下面から延びるアンカー兼用の可動電極用配線と、前記固定電極の下面から延びるアンカー兼用の固定電極用配線と、を備えた半導体力学量センサにおいて、前記固定部の下にアンカーとして残される犠牲層の露出部を、サイドエッチングを防止するストッパで覆い、前記両半導体基板間の絶縁膜におけるチップ側面での露出部を、サイドエッチングを防止するストッパで覆ったことを特徴としている。
【００１３】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１に本発明の一実施形態にかかる加速度センサの平面図を示す。図２には図１のセンサエレメントの拡大図を示す。図３には図１のＡ−Ａ間の断面図を示す。図４には図２のＢ−Ｂ断面を、図５には図２のＣ−Ｃ断面を、図６には図２のＤ−Ｄ断面を示す。
【００１４】
図３に示すように、全体構成として、第１の単結晶シリコン基板１００と第２の単結晶シリコン基板２００とが絶縁膜３００を介して貼合わされ、貼合基板を構成している。第１の単結晶シリコン基板１００により梁構造体４００が構成され、梁構造体４００は第２の単結晶シリコン基板２００の上において所定間隔を隔てた位置に配置され、可動電極４０１を有する。同じく第１の単結晶シリコン基板１００により固定電極５００が構成され、第２の単結晶シリコン基板２００の上面において梁構造体の可動電極４０１に対向して配置されている。同じく第１の単結晶シリコン基板１００により固定部６００が構成され、第２の単結晶シリコン基板２００の上面において梁構造体４００および固定電極５００とは離間して配置されている。さらに、図４に示すように、梁構造体４００の下面からアンカー兼用の可動電極用配線７００が延びるとともに、図３に示すように、固定電極５００の下面からアンカー兼用の固定電極用配線８００が延びている。
【００１５】
以下、詳細に説明していく。
図４，６において、基板１の上面には、単結晶シリコンよりなり、かつ、溝によって分離された梁構造体（可動部）２Ａと固定電極２Ｂと固定部２Ｃが配置されている。
【００１６】
図２，４に示すように、梁構造体２Ａは、基板１側から突出する４つのアンカー部３ａ，３ｂ，３ｃ，３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。アンカー部３ａ〜３ｄはポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には梁部５が架設されている。
【００１７】
また、梁部４と梁部５との間には長方形状をなす質量部（マス部）６が架設されている。質量部６には上下に貫通する透孔６ａが設けられている。この透孔６ａを設けることにより、犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。
【００１８】
さらに、質量部６における一方の側面（図２においては左側面）からは４つの可動電極７ａ，７ｂ，７ｃ，７ｄが突出している。この可動電極７ａ〜７ｄは棒状をなし、等間隔をおいて平行に延びている。また、質量部６における他方の側面（図２においては右側面）からは４つの可動電極８ａ，８ｂ，８ｃ，８ｄが突出している。この可動電極８ａ〜８ｄは棒状をなし、等間隔に平行に延びている。ここで、梁部４，５、質量部６、可動電極７ａ〜７ｄ、８ａ〜８ｄは犠牲層酸化膜の一部をエッチング除去することにより、可動となっている。
【００１９】
また、基板１の上面には４つの第１の固定電極９ａ，９ｂ，９ｃ，９ｄおよび第２の固定電極１１ａ，１１ｂ，１１ｃ，１１ｄが固定されている。第１の固定電極９ａ〜９ｄは基板１側から突出するアンカー部１０ａ，１０ｂ，１０ｃ，１０ｄにより支持されており、梁構造体２Ａの可動電極（棒状部）７ａ〜７ｄの一方の側面に対向して配置されている。また、第２の固定電極１１ａ〜１１ｄは基板１側から突出するアンカー部１２ａ，１２ｂ，１２ｃ，１２ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの他方の側面に対向して配置されている。
【００２０】
同様に、基板１の上面には第１の固定電極１３ａ，１３ｂ，１３ｃ，１３ｄおよび第２の固定電極１５ａ，１５ｂ，１５ｃ，１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄはアンカー部１４ａ，１４ｂ，１４ｃ，１４ｄにより支持され、かつ梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの一方の側面に対向して配置されている。また、第２の固定電極１５ａ〜１５ｄは基板１側から突出するアンカー部１６ａ，１６ｂ，１６ｃ，１６ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの他方の側面に対向して配置されている。
【００２１】
また、図１に示すように、基板１の上面には基板１から突出するアンカー部１７ａ，１７ｂ，１７ｃ，１７ｄにより支持された電極取出部１８ａ，１８ｂ，１８ｃ，１８ｄが形成され、さらにその上にはアルミ電極からなる電極パッド（ボンディングパッド）１９ａ，１９ｂ，１９ｃ，１９ｄが形成されている。電極取出部１８ａ〜１８ｄはシリコン基板１００（図３参照）の一部をなすものである。また、アンカー部１７ａ，１７ｂ，１７ｃ，１７ｄはポリシリコン薄膜よりなる。電極部２０ａ，２０ｂ，２０ｃ，２０ｄはアンカー部１７ａ，１７ｂ，１７ｃ，１７ｄ、電極取出部１８ａ，１８ｂ，１８ｃ，１８ｄ、電極パッド１９ａ，１９ｂ，１９ｃ，１９ｄから構成されている。また、図１に示す電極部２０ｅは固定部２Ｃ（図３参照）の一部をなし、その上に電極パッド２１が形成されている。
【００２２】
一方、基板１は、図４に示すように単結晶シリコン基板３１の上に貼合用薄膜（ポリシリコン薄膜）３２と絶縁膜（シリコン酸化膜）３３と絶縁膜３４と導電性薄膜（例えばリン等の不純物をドーピングしたポリシリコン薄膜）３５と絶縁膜３６とを積層した構成となっており、導電性薄膜３５が絶縁膜３４，３６の内部に埋め込まれた構造となっている。
【００２３】
ここで、絶縁膜３４，３６は前述した犠牲層をエッチングする際のエッチング液で浸食されにくい薄膜（例えばシリコン窒化膜）で構成されている。つまり、本例では、エッチング液はＨＦ（フッ素水素酸）が用いられ、シリコン窒化膜はシリコン酸化膜に比べ浸食量が小さくセンサ製造に適している。
【００２４】
導電性薄膜３５は、図３に示すように、アンカー部１０ａ，１０ｂ，１０ｄ，１２ａ，１２ｄを構成している。また、アンカー部３ａ〜３ｄ，１０ｃ，１２ｂ〜１２ｃ，１４ａ〜１４ｄ，１６ａ〜１６ｄ，１７ａ〜１７ｄについても導電性薄膜３５により構成されている。
【００２５】
また、導電性薄膜３５は、図５に示すように、第１の固定電極９ａ〜９ｄと電極取出部１８ａの間、第１の固定電極１３ａ〜１３ｄと電極取出部１８ａの間をそれぞれ電気的に接続する配線を形成している。また、導電性薄膜３５は、図６に示すように、第２の固定電極１１ａ〜１１ｄと電極取出部１８ｃの間、および第２の固定電極１５ａ〜１５ｄと電極取出部１８ｃの間をそれぞれ電気的に接続する配線を形成している。さらに、導電性薄膜３５は、下部電極（静電気力相殺用固定電極）２７を形成している。この下部電極２７は、図２に示すように、基板１の上面部における梁構造体２Ａと対向する領域に形成されている。
【００２６】
また、図１，２，５に示すように、固定電極９ａ〜９ｄは配線パターン２２およびアンカー部１７ａを通じて電極取出部１８ａと接続されており、その上面にアルミ薄膜よりなる電極パッド（ボンディングパッド）１９ａが設けられている構成となっている。また、図１，２，６に示すように、固定電極１１ａ〜１１ｄは配線パターン２３およびアンカー部１７ｃを通じて電極取出部１８ｃと接続され、その上面に電極パッド１９ｃが設けられている構成となっている。同様に、固定電極１３ａ〜１３ｄは同様に配線パターン２４を通して電極取出部１８ａおよび電極パッド１９ａに、また、固定電極１５ａ〜１５ｄは配線パターン２５を通して電極取出部１８ｃおよび電極パッド１９ｃと接続されている。さらに、梁構造体２Ａは配線パターン２６とアンカー部１６ｂを通じて電極取出部１８ｂおよび電極パッド１９ｂと接続されている。ここで、図１の電極パッド２１は表面電位を取るためのもので、詳しくは、固定部２Ｃ、即ち、基板１００のうち梁構造体２Ａ、固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄ、電極取出部１８ａ〜１８ｄを除く部分の電位を取るものである。また、図１の電極パッド１９ｄは貼合用薄膜３２の電位を取り出すためのものであり、図３の符号３８，３９の部材（導電性薄膜）を通して貼合用薄膜３２と電極取出部１８ｄとが電気的に接続されていることによるものである。
【００２７】
上記した構成において、梁構造体２Ａの可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間に第１のコンデンサが、梁構造体２Ａの可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄとの間に第２のコンデンサが形成される。同様に梁構造体２Ａの可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、また梁構造体２Ａの可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成される。
【００２８】
そして、第１，第２のコンデンサの容量に基づいて梁構造体２Ａに作用する加速度を検出することができるようになっている。より詳しくは、可動電極と固定電極とにより２つの差動型静電容量を形成し、２つの容量が等しくなるようにサーボ動作を行う。
【００２９】
ここで、本実施形態においては、図３に示すように、固定部２Ｃの下にアンカーとして残される犠牲層であるシリコン酸化膜３７の露出部が、サイドエッチングを防止するためのストッパ３８で覆われている。ストッパ３８は、図１の平面図においてハッチングを付した領域Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５、及び図２の平面図においてハッチングを付した領域Ｓ６に設けられている。図１の領域Ｓ１はチップの外周部であり、領域Ｓ２，Ｓ３，Ｓ４，Ｓ５はアンカー部１７ａ〜１７ｄの周辺での固定部２Ｃの隣接部であり、図２の領域Ｓ６は梁構造体２Ａおよび固定電極（９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄ）の周辺での固定部２Ｃの隣接部である。ストッパ３８の材料はポリシリコン薄膜である。
【００３０】
つまり、シリコン基板１００のうち梁構造体２Ａ、固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄ、電極取出部１８ａ〜１８ｄを除く部分における固定部２Ｃに、ストッパ３８が形成され、このストッパ３８は、犠牲層エッチングのＨＦ液に耐性のある薄膜よりなる。こうすることで、固定部２Ｃのアンカーとなるシリコン酸化膜３７が犠牲層エッチングにより浸食されるのが防止され、欠損およびパーティクルの入り込みを防止することができる。
【００３１】
また、図３に示すように、チップ外周部において前述のストッパ３８に対しその下部にはストッパ３９が接した状態で積層されている。このストッパ３９は、貼合用薄膜３２を延設したものである。つまり、両シリコン基板間の絶縁膜（シリコン酸化膜）３３におけるチップ側面での露出部が、サイドエッチングを防止するストッパ３９で覆われている。
【００３２】
このストッパ３９によりチップ外周部からエッチング液が浸入するのが防止され、シリコン酸化膜３３のサイドエッチングを防止することができる。
次に、上記構造の製造方法を、図７〜図２１を用いて説明する。図７〜図２１は図２のＥ−Ｅ断面に対応するものである。
【００３３】
まず、図７に示すように、第１の半導体基板として単結晶シリコン基板４０を用意する。そして、トレンチエッチングによりシリコン基板４０に溝４１を形成する。この溝４１は梁構造体２Ａと固定電極２Ｂと固定部２Ｃおよび電極取出部１８ａ〜１８ｄを画定するためのものである。
【００３４】
さらに、図８に示すように、溝４１を含むシリコン基板４０の表面に犠牲層用薄膜としてのシリコン酸化膜４２をＣＶＤ法などにより成膜し、さらにシリコン酸化膜４２の表面を平坦化する。
【００３５】
引き続き、図９に示すように、シリコン酸化膜４２に対しフォトリソグラフィを経て一部エッチングして凹部４３を形成する。その後、図１０に示すように、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするために第１の絶縁膜としてのシリコン窒化膜４４を成膜する。
【００３６】
そして、図１１に示すように、シリコン酸化膜４２とシリコン窒化膜４４の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部４５ａ，４５ｂ，４５ｃ，４５ｄを形成する。この開口部４５ａ〜４５ｄは、梁構造体と下部電極とを接続するため、および固定電極・電極取出部と配線パターンとを接続するためのものである。また同時に、ストッパ配置領域となる開口部４６ａ，４６ｂ，４６ｃ，４６ｄを形成する。
【００３７】
そして、図１２に示すように、開口部４５ａ〜４５ｄ，４６ａ〜４６ｄを含むシリコン窒化膜４４の上にポリシリコン薄膜４７を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部・配線・下部電極を構成する導電性膜のパターン４７ａ，４７ｂ，４７ｃ，４７ｄ，４７ｅ，４７ｆ、および、固定部形成領域での犠牲層用薄膜４２の側部にストッパ用薄膜４８ａ，４８ｂを形成する。ストッパ用薄膜４８ａ，４８ｂは、サイドエッチングを防止するためのものである。
【００３８】
このように、ストッパ用薄膜４８ａ，４８ｂとアンカー部を構成する導電性膜４７ａ〜４７ｆとが同時に形成される。
そして、図１３に示すように、ポリシリコン薄膜４７よりなる導電性膜４７ａ〜４７ｆとストッパ用薄膜４８ａ，４８ｂ、および、シリコン窒化膜４４の上に、第２の絶縁膜としてのシリコン窒化膜４９およびシリコン酸化膜５０を成膜する。
【００３９】
さらに、図１４に示すように、シリコン窒化膜４９とシリコン酸化膜５０の積層体に対しチップ外周部に開口部５１を形成する。開口部５１はシリコン酸化膜５０に対するストッパを形成するためのものである。このように、図１５に示す如くシリコン窒化膜４９上に貼合用薄膜５２を形成する工程の前に、チップ側面でのシリコン酸化膜５０に、この膜５０のサイドエッチングを防止するためのストッパ配置用の開口部５１が形成される。
【００４０】
そして、図１５に示すように、開口部５１を含めたシリコン酸化膜５０上に貼合用薄膜としてのポリシリコン薄膜５２を成膜し、図１６に示すように、貼合のためにポリシリコン薄膜５２の表面を機械的研磨などにより平坦化する。
【００４１】
引き続き、図１７に示すように、シリコン基板４０とは別の単結晶シリコン基板（支持基板）５３を用意し、ポリシリコン薄膜５２の表面と第２の半導体基板としてのシリコン基板５３とを貼り合わせる。
【００４２】
そして、図１８に示すように、シリコン基板４０，５３を表裏逆にして、図１９に示すように、シリコン基板４０側を機械的研磨などを行い薄膜化する。この際、溝４１内のシリコン酸化膜４２の層が出現（露呈）するまでシリコン基板４０の研磨を行う。このようにシリコン酸化膜４２の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。
【００４３】
この後、図２０に示すように、層間絶縁膜であるシリコン酸化膜５４を成膜しコンタクト孔をあけた後、アルミ電極５５を成膜・フォトリソグラフィを経て形成する。
【００４４】
最後に、図２１に示すように、ＨＦ系のエッチング液によりシリコン酸化膜４２，５４をエッチング除去し、シリコン基板４０による梁構造体と固定電極と電極取出部と固定部とを区画形成し、かつ、可動電極を有する梁構造を可動とする。この犠牲層エッチングにおいて、ストッパ４８ａ，４８ｂにより固定部２Ｃのアンカーとなるシリコン酸化膜４２が浸食されるのが防止されるとともに、チップ外周部においてシリコン酸化膜５０を囲むように配置したポリシリコン薄膜５２によりシリコン酸化膜５０が浸食されるのが防止される。
【００４５】
なお、この際、エッチング後の乾燥の過程で可動部が基板に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。
このようにして、貼合基板を用い、エッチング液に晒される部位を、サイドエッチングを防止するストッパで覆った半導体加速度センサを形成することができる。
【００４６】
なお、上記した実施形態においては、犠牲層用薄膜としてシリコン酸化膜４２を用い、導電性薄膜としてポリシリコン薄膜４７を用いているから、犠牲層エッチング工程において、ＨＦ系エッチング液を用いた場合、シリコン酸化膜４２はＨＦにて溶けるが、ポリシリコン薄膜４７は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したり、エッチングの終了を正確に時間管理にて行う必要がなく、製造が容易になる。また、ストッパ用薄膜４８ａ，４８ｂもポリシリコン薄膜で形成されているのでエッチングされず、犠牲層であるシリコン酸化膜４２のサイドエッチングも生じない。
【００４７】
このように本実施の形態は、下記の特徴を有する。
（イ）図３に示すように、固定部２Ｃの下にアンカーとして残される犠牲層であるシリコン酸化膜３７の露出部を、サイドエッチングを防止するためのストッパ３８で覆った。よって、犠牲層であるシリコン酸化膜３７のうちエッチングされずに残る部分のサイドエッチングを防止し、チップの欠落やパーティクルの入り込みの無い構造を提供することができる。
（ロ）ストッパの材料をポリシリコン薄膜とすることで、エッチングに耐性があり、なおかつ半導体プロセスに整合させることができる。
（ハ）図３に示すように、第１と第２のシリコン基板の間の絶縁膜３３におけるチップ側面での露出部を、サイドエッチングを防止するストッパ３９で覆ったので、チップ外周部で犠牲層エッチングのエッチング液に晒される部分の絶縁膜３３のサイドエッチングを無くし、欠落およびパーティクルの吸着を防止することができる。
（ニ）製造方法として、図１０に示すように、第１のシリコン基板４０に梁構造体と固定電極と固定部を画定するための溝４１を形成し、この溝４１を含む第１のシリコン基板４０の表面に犠牲層用薄膜４２と第１の絶縁膜４４を順に形成し、図１１に示すように、犠牲層用薄膜４２および第１の絶縁膜４４に対しアンカー部形成領域に開口部４５ａ〜４５ｄを形成し、図１２に示すように、開口部４５ａ〜４５ｄおよび第１の絶縁膜４４上の所定領域にアンカー部を構成する導電性膜４７ａ〜４７ｆを形成するとともに、固定部形成領域での犠牲層用薄膜４２の側部にサイドエッチングを防止するためのストッパ用薄膜４８ａ，４８ｂを形成し、図１６に示すように、導電性膜４７ａ〜４７ｆおよびストッパ用薄膜４８ａ，４８ｂの上に第２の絶縁膜４９，５０と貼合用薄膜５２を順に形成し、図１７に示すように、貼合用薄膜５２の表面と第２のシリコン基板５３を貼り合わせ、図１９に示すように、溝４１内の犠牲層用薄膜４２が露呈するまで第１のシリコン基板４０を研磨し、図２１に示すように、犠牲層用薄膜４２をエッチング除去して第１のシリコン基板４０による梁構造体と固定電極と固定部を形成した。その結果、（イ）に記載の構造を適切に製造することができる。
（ホ）図１２に示すように、ストッパ用薄膜４８ａ，４８ｂとアンカー部を構成する導電性膜４７ａ〜４７ｆとを同時に形成したので、工程を簡素化することができる。
（ヘ）図１５での第２の絶縁膜５０上に貼合用薄膜５２を形成する工程の前に、図１４に示すように、チップ側面での第２の絶縁膜５０に、この膜５０のサイドエッチングを防止するためのストッパ配置用の開口部５１を形成したので、チップ外周部の犠牲層エッチングのエッチング液に晒される部分の絶縁膜５０の部分にもサイドエッチングを防止する貼合用薄膜５２によるストッパを形成することができる。
【００４８】
これまでの説明においては半導体加速度センサについて説明したが、加速度センサに限らず半導体ヨーレートセンサなどの力学量センサにも適用することができる。
【図面の簡単な説明】
【図１】 実施の形態における半導体加速度センサの平面図。
【図２】 エレメント部分の拡大図。
【図３】 図１中のＡ−Ａ断面図。
【図４】 図２中のＢ−Ｂ断面図。
【図５】 図２中のＣ−Ｃ断面図。
【図６】 図２中のＤ−Ｄ断面図。
【図７】 製造工程を説明するための断面図。
【図８】 製造工程を説明するための断面図。
【図９】 製造工程を説明するための断面図。
【図１０】 製造工程を説明するための断面図。
【図１１】 製造工程を説明するための断面図。
【図１２】 製造工程を説明するための断面図。
【図１３】 製造工程を説明するための断面図。
【図１４】 製造工程を説明するための断面図。
【図１５】 製造工程を説明するための断面図。
【図１６】 製造工程を説明するための断面図。
【図１７】 製造工程を説明するための断面図。
【図１８】 製造工程を説明するための断面図。
【図１９】 製造工程を説明するための断面図。
【図２０】 製造工程を説明するための断面図。
【図２１】 製造工程を説明するための断面図。
【図２２】 従来の半導体加速度センサの断面図。
【符号の説明】
３３…絶縁膜、３７…シリコン酸化膜、３８…ストッパ、３９…ストッパ、４０…シリコン基板、４１…溝、４２…シリコン酸化膜、４４…シリコン窒化膜、４５ａ，４５ｂ，４５ｃ，４５ｄ…開口部、４７…導電性薄膜、４８ａ，４８ｂ…ストッパ用薄膜、４９…シリコン窒化膜、５０…シリコン酸化膜、５１…開口部、５２…ポリシリコン薄膜、５３…シリコン基板、１００…第１の単結晶シリコン基板、２００…第２の単結晶シリコン基板、３００…絶縁膜、４００…梁構造体、４０１…可動電極、５００…固定電極、６００…固定部、７００…可動電極用配線、８００…固定電極用配線。
Claims (6)
- 第１と第２の半導体基板を絶縁膜を介して貼合わせた貼合基板における第１の半導体基板によりなり、第２の半導体基板の上において所定間隔を隔てた位置に配置され、可動電極を有する梁構造体と、
同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体の可動電極に対向して配置された固定電極と、
同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体および固定電極とは離間して配置された固定部と、
前記梁構造体の下面から延びるアンカー兼用の可動電極用配線と、
前記固定電極の下面から延びるアンカー兼用の固定電極用配線と、
を備えた半導体力学量センサにおいて、
前記固定部の下にアンカーとして残される犠牲層の露出部を、サイドエッチングを防止するストッパで覆い、
前記両半導体基板間の絶縁膜におけるチップ側面での露出部を、サイドエッチングを防止するストッパで覆ったことを特徴とする半導体力学量センサ。 - 前記絶縁膜のストッパを、第１と第２の半導体基板を貼合わせる際に両基板の間に介在させる貼合用薄膜により構成した請求項１に記載の半導体力学量センサ。
- 第１と第２の半導体基板を絶縁膜を介して貼合わせた貼合基板における第１の半導体基板によりなり、第２の半導体基板の上において所定間隔を隔てた位置に配置され、可動電極を有する梁構造体と、
同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体の可動電極に対向して配置された固定電極と、
同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体および固定電極とは離間して配置された固定部と、
前記梁構造体の下面から延びるアンカー兼用の可動電極用配線と、
前記固定電極の下面から延びるアンカー兼用の固定電極用配線と、
を備えた半導体力学量センサの製造方法であって、
第１の半導体基板に梁構造体と固定電極と固定部を画定するための溝を形成し、この溝を含む前記第１の半導体基板の表面に犠牲層用薄膜と第１の絶縁膜を順に形成する工程と、
前記犠牲層用薄膜および第１の絶縁膜に対しアンカー部形成領域に開口部を形成する工程と、
前記開口部および前記第１の絶縁膜上の所定領域にアンカー部を構成する導電性膜を形成するとともに、固定部形成領域での犠牲層用薄膜の側部にサイドエッチングを防止するためのストッパ用薄膜を形成する工程と、
前記導電性膜およびストッパ用薄膜の上に第２の絶縁膜と貼合用薄膜を順に形成する工程と、
前記貼合用薄膜の表面と第２の半導体基板を貼り合わせる工程と、
前記溝内の前記犠牲層用薄膜が露呈するまで前記第１の半導体基板を研磨する工程と、
前記犠牲層用薄膜をエッチング除去して前記第１の半導体基板による梁構造体と固定電極と固定部を形成する工程と
を有することを特徴とする半導体力学量センサの製造方法。 - 前記ストッパ用薄膜とアンカー部を構成する導電性膜とを同時に形成するようにした請求項３に記載の半導体力学量センサの製造方法。
- 前記第２の絶縁膜上に貼合用薄膜を形成する工程の前に、チップ側面での第２の絶縁膜に、当該絶縁膜のサイドエッチングを防止するためのストッパ配置用の開口部を形成するようにした請求項４に記載の半導体力学量センサの製造方法。
- 第１と第２の半導体基板が絶縁膜を介して積層された基板における第１の半導体基板によりなり、第２の半導体基板の上において所定間隔を隔てた位置に配置 され、可動電極を有する梁構造体と、
同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体の可動電極に対向して配置された固定電極と、
同じく第１の半導体基板よりなり、第２の半導体基板の上面において前記梁構造体および固定電極とは離間して配置された固定部と、
前記梁構造体の下面から延びるアンカー兼用の可動電極用配線と、
前記固定電極の下面から延びるアンカー兼用の固定電極用配線と、
を備えた半導体力学量センサにおいて、
前記固定部の下にアンカーとして残される犠牲層の露出部を、サイドエッチングを防止するストッパで覆い、
前記両半導体基板間の絶縁膜におけるチップ側面での露出部を、サイドエッチングを防止するストッパで覆ったことを特徴とする半導体力学量センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21315998A JP4158234B2 (ja) | 1998-07-28 | 1998-07-28 | 半導体力学量センサとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21315998A JP4158234B2 (ja) | 1998-07-28 | 1998-07-28 | 半導体力学量センサとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049357A JP2000049357A (ja) | 2000-02-18 |
| JP4158234B2 true JP4158234B2 (ja) | 2008-10-01 |
Family
ID=16634553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21315998A Expired - Fee Related JP4158234B2 (ja) | 1998-07-28 | 1998-07-28 | 半導体力学量センサとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4158234B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586841B1 (en) | 2000-02-23 | 2003-07-01 | Onix Microsystems, Inc. | Mechanical landing pad formed on the underside of a MEMS device |
| US7335971B2 (en) * | 2003-03-31 | 2008-02-26 | Robert Bosch Gmbh | Method for protecting encapsulated sensor structures using stack packaging |
| US6952041B2 (en) * | 2003-07-25 | 2005-10-04 | Robert Bosch Gmbh | Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same |
-
1998
- 1998-07-28 JP JP21315998A patent/JP4158234B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049357A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6065341A (en) | Semiconductor physical quantity sensor with stopper portion | |
| JP3367113B2 (ja) | 加速度センサ | |
| JP3305516B2 (ja) | 静電容量式加速度センサ及びその製造方法 | |
| JP3555388B2 (ja) | 半導体ヨーレートセンサ | |
| US6048774A (en) | Method of manufacturing dynamic amount semiconductor sensor | |
| JP3660119B2 (ja) | 半導体力学量センサ | |
| JPH11230986A (ja) | 半導体力学量センサ | |
| JP4158234B2 (ja) | 半導体力学量センサとその製造方法 | |
| JP2001119040A (ja) | 半導体力学量センサとその製造方法 | |
| JP4081868B2 (ja) | 微小装置の製造方法 | |
| JP6123613B2 (ja) | 物理量センサおよびその製造方法 | |
| US7326586B2 (en) | Method for manufacturing semiconductor physical quantity sensor | |
| JP4214565B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4214572B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4193232B2 (ja) | 力学量センサ | |
| US20020127822A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3424550B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4151119B2 (ja) | 半導体力学量センサとその製造方法 | |
| JP4134384B2 (ja) | 半導体力学量センサの製造方法 | |
| JP2002148278A (ja) | 半導体力学量センサとその製造方法 | |
| JP4122572B2 (ja) | 半導体力学量センサの製造方法 | |
| JPH06196721A (ja) | 半導体加速度センサ及びその製造方法 | |
| JPH1126778A (ja) | 半導体力学量センサおよびその製造方法 | |
| JP3991419B2 (ja) | 微小装置の製造方法 | |
| JP2549564B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |