JP4150210B2 - 光素子用半導体多層構造及び光素子用半導体導波路構造 - Google Patents
光素子用半導体多層構造及び光素子用半導体導波路構造 Download PDFInfo
- Publication number
- JP4150210B2 JP4150210B2 JP2002134836A JP2002134836A JP4150210B2 JP 4150210 B2 JP4150210 B2 JP 4150210B2 JP 2002134836 A JP2002134836 A JP 2002134836A JP 2002134836 A JP2002134836 A JP 2002134836A JP 4150210 B2 JP4150210 B2 JP 4150210B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- well
- barrier
- alas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
【発明の属する技術分野】
本発明は,光通信および光情報処理システムに用いる光素子用半導体多層構造に関係し,特に半導体量子井戸構造の伝導帯サブバンド間遷移を利用した広帯域光制御素子、およびこれに用いる半導体多層構造に関する。
【0002】
【従来の技術】
近年,超高速時分割多重光通信システムや光情報処理システムへの適用をめざした全光・光制御素子に関する研究開発が活発に展開されている。なかでも、半導体を用いた光スイッチは、小型・軽量化が容易であり、半導体レーザ、光変調器等の半導体素子とのモノリシック集積化が可能であり、さらに超格子や量子井戸等の量子構造の採用により、光スイッチングの高効率化が可能になるという利点がある。
【0003】
従来のバンド間遷移による吸収を利用した半導体光スイッチは、実励起キャリアのバンド間再結合時間(数ナノ秒)によりスイッチ・オフ時間が制限されることが問題となっていた。これに対して、半導体量子井戸構造の伝導帯サブバンド間遷移は、緩和時間が数ピコ秒以下であり、バンド間遷移に比べて千倍以上の高速化が可能である。このため、サブバンド間遷移の高速性を利用したスイッチの検討が精力的に進められており、我々も例えばエレクトロニクスレター37巻(2001年)第129頁から第131頁(Electronics Lett. 37, (2001)pp 129〜131)にはスイッチング速度の指標となる吸収回復時間0.69psを、またホトニクステクノロジーレター14巻(2002年)第495頁から第497頁(Photonics Techn. Lett. 14 (2002) PP 495〜497)では、1ps間隔の制御光パルスによるOTDM−DEMUXの模擬実験を報告しており、1Tb/sの超高速光通信システムでの動作見通しが得られている。しかし、このように高速性に優れたサブバンド間遷移を用いた光制御素子を実用化するには、解決しなければならない課題が多々存在するが、中でも信号光を制御する制御光のパワーを少なくとも2桁程度低減する事が重要である。
【0004】
しかし、InGaAs/AlAsSbヘテロ構造では、GaAs/AlGaAs系ヘテロ構造と異なり、サブバンド間吸収強度の増大を図るために不純物添加量を増大すると、構成元素の置換および相互拡散が促進されて構造が大幅に乱れることが明らかとなった。このため、InGaAs層とAlAsSb層の間に界面層が形成され、吸収強度の低下を来していた。従来、この界面層が形成されるのを抑制して、急峻な界面を形成するために、量子井戸構造を形成する時に、例えばAlAsSb層からInGaAs層に成長を切り替えるときに、AlAsSb層の成長を終えた段階で一旦成長を中断し、砒素のみを基板表面に照射し、しかる後にInGaAs層の成長を開始する、いわゆる界面終端法が採用されていた。しかし、この界面終端法により一定の改善が見られているが、十分な吸収強度を得るまでには至っていなかった。
【0005】
【発明が解決しようとする課題】
上述のように、従来のサブバンド間遷移を用いた光制御素子では、実用レベルよりも2桁程度大きな制御光パワーが必要であるという課題があった。
【0006】
本発明は、上記課題を考慮してなされたもので、その目的は、上記のサブバンド間遷移を利用して超高速で光変調あるいは光スイッチを行うことが出来、テラビット/秒以上の大容量光通信システムに対応可能な光制御素子、並びにこれを実現できる半導体多層構造を提供することである。
【0007】
【課題を解決するための手段】
上記課題を解決するために本発明では,以下のような構成を採用している。すなわち本発明は、光制御素子の基本構成要素となる多重量子井戸構造において、井戸層にInの組成xが0.5〜1.0のInxGa1−xAsを、また障壁層にはAsの組成yが0.3〜0.7のAl(Ga)AsySb1−yおよびAlAsからなる複合障壁層を採用し、膜厚1nm以上のAlAs層がInGaAs井戸層とAl(Ga)AsSb障壁層との間に挿入されたことを特徴とする半導体多層構造を採用している。
【0008】
サブバンド間吸遷移の吸収強度は、界面特性に大きく依存している。従来用いられていた、界面終端法では、一定の改善は見られるものの、未だ不十分なものであった。そこで、さらなる改善を目指して、InGaAs層とAlAsSb層間にAlAs層を挿入し、界面の急峻性改善を図った。多重量子井戸構造を用いて、サブバンド間吸収係数のAlAs層膜厚依存性を調べた結果、0.6nmのAlAs層を挿入した多場合には、顕著な改善は見られなかったが、1.0nmのAlAs層を挿入することにより、おおよそ吸収係数が5倍大きい10,500cm-1が得らた。従って、膜厚1.0nm以上のAlAs層を挿入することにより、InGaAs層とAlAsSb層間の界面層の形成が抑制されて、吸収強度を大幅に増大させることが可能となる。
【0009】
さて、サブバンド間遷移に伴う励起キャリアの緩和速度は、単一量子井戸の場合より、結合量子井戸の方が高速になる。従って、大容量の通信を必要とする場合には、よりキャリア緩和の高速化を図れる2個の量子井戸層からなる結合多重量子井戸構造において、井戸層にInの組成xが0.5〜1.0のInxGa1−xAsを、また障壁層にはAsの組成yが0.3〜0.7のAl(Ga)AsySb1−yおよびAlAsを用い、隣り合うInGaAs井戸層間の障壁層1にはAlAs層ないしはAl(Ga)AsSb層を、また2個のInGaAs井戸層を挟む障壁層2には、AlAs層とAl(Ga)AsSb層からなる複合障壁層を採用し、AlAs層がInGaAs井戸層とAl(Ga)AsSb障壁層との間に挿入されたことを特徴とする半導体多層構造を採用するのが望ましい。
【0010】
また、導波路構造における光の透過特性を見た場合、図9に示したように、基板側クラッド層を3μm、表面側クラッド層を2μm、クラッド層の屈折率が3.1、コア層を形成する量子井戸構造の膜厚が0.8μmの場合は、良好な光導波特性が得られるが、図10に示したようにコア層を0.3μmとした場合は、良好な透過特性が得られない。また、基板側クラッド層の膜厚を3μmから2μmに薄くした場合にも、十分な透過特性が得られない(図11)。さらに、クラッド層の屈折率を3.15とした場合には、入射光は基板に漏れ、ほとんど導波路を伝搬しないことが分かる(図12)。
【0011】
以上の結果を鑑み、以下に本発明の望ましい実施形態を示す。
(1)InGaAs井戸層の膜厚が1〜3nm、AlAs障壁層の膜厚が1〜5nm、さらにAl(Ga)AsSb障壁層の膜厚が3〜20nmである単一あるいは結合量子井戸層を積層した半導体多層構造の膜厚が、少なくとも0.4μm以上であること。
(2)InP基板と、コア層として、上記(1)記載の半導体多層構造を有し、これを挟む上下に屈折率が3.1以下である材料からなるクラッド層を有し、その少なくとも一方がAl(Ga)AsSb層からなり、さらにキャップ層を有する半導体導波路構造であること。
(3)基板側クラッド層の膜厚が3μm以上、表面側のクラッド層の膜厚が2μm以上、またコア層の膜厚が0.4μm以上である半導体導波路構造であること。
(4)該多重量子井戸構造の伝導帯のサブバンド間遷移エネルギーに共鳴する光を照射し、該サブバンド間遷移のエネルギーにおける光の吸収係数、屈折率、または光学利得を変化させる半導体光スイッチにおいて、上記の半導体多層構造、ないしは半導体導波路構造を用いたことを特徴とする光制御素子。
【0012】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【0013】
図1は、本発明の一実施形態に関わる半導体多層構造の基本構成を示す概略図である。AlAs0.55Sb0.45障壁層11、AlAs障壁層12、およびSiを添加したIn0.8Ga0.2As井戸層13から成る5層を基本単位として、これを80組積層しコア層1を形成した。なお、Siの添加量は1x1019cm3とした。また、井戸幅は1.8nm、AlAs障壁層は1.5nm、またAlAsSb障壁層は5.5nmとした。本構造の光パルス透過率のパルスエネルギー依存性を図2に示す。ここで入射光としては、量子井戸構造の伝導帯サブバンド間遷移エネルギーにほぼ等しい波長1.55μmのパルス光(パルス幅100fs)を用いた。また図2には、従来採用されていた構造であるAlAs障壁層82を有さないInGaAs/AlAsSb量子井戸層構造を用いた半導体多層構造の光透過特性を併せて示した。図から明らかなように、本発明になる構造では、従来構造の場合に比べ、吸収飽和が起こり、透過率が高くなる入射光強度がおおよそ二桁低くなっており、本多層構造を光制御素子に適用した場合、消費パワーの2桁低減が可能となる。
【0014】
次に、本発明の第二の実施形態に関わる半導体多層構造の基本構成を図3に示す。
【0015】
幅の等しい2つのIn0.8Ga0.2As井戸層13aおよび13b、2つの井戸層の間のAlAs障壁層14、さらに2つの井戸層を挟むAlAs0.5Sb0.5障壁層11およびAlAs障壁層12から成る7層を基本単位とした結合量子井戸構造1を、80組積層しコア層1を形成した。それぞれの膜厚は、井戸層13a、13bは2.3nm、AlAs障壁層14は1.5nm、障壁層11は5.5nm、さらに障壁層12は1.7nmとした。本構造の吸収スペクトルには図4に示したように2個の吸収ピークが観測され、短波長側のピークは1.55μmであり、長波長側のピークは1.8μmである。パルス幅100fsの1.55μmの光を照射したときの1.55μmにおける吸収係数の過渡応答特性を図5に示した。この図からわかるように、吸収回復時間の半値幅は、多重量子井戸構造で2〜3ps、また結合多重量子井戸構造で1ps以下であり、共にテラビット級の光スイッチへの適用が可能である。
【0016】
さて、導波路構造を採用することは、半導体レーザ、半導体光検出器等の他の半導体素子と集積化する上で好ましい。以下、本発明の第三の実施形態に関わる導波路構造を有する半導体多層構造の基本構成を図6に示す。半絶縁性InP基板2の上に、屈折率が3.1以下である材料からなるクラッド層3および前記第一ないしは第二の実施例に示した半導体多層構造から成るコア層1を順次積層し、さらにその上に、屈折率が3.1以下である材料からなる表面側クラッド層4およびキャップ層5を積層し、その後キャップ層5とクラッド層4の一部をエッチング除去し、光ガイド層(4b、5a)が形成されている。
【0017】
以下、より具体的な構成例について説明する。下部クラッド層3は、膜厚3μmのAlAs0.5Sb0.5であり、コア層としては、上記の第二の実施例に示した結合多重量子井戸構造を採用した。すなわち、幅の等しい2つのIn0.8Ga0.2As井戸層13aおよび13b、2つの井戸層の間のAlAs障壁層14、さらに2つの井戸層を挟むAlAs0.5Sb0.5障壁層11およびAlAs障壁層12から成る7層を基本単位として、これを80組積層した。それぞれの膜厚は、井戸層13a、13bは2.3nm、AlAs障壁層14は1.5nm、障壁層11は5.5nm、さらに障壁層12は1.7nmとした。上部クラッド層4は、膜厚2μmのAlAs0.5Sb0.5であり、その上にInAlAsキャップ層5を0.2μm積層した。その後、InAlAsキャップ層5とAlAs0.5Sb0.5クラッド層4の一部をエッチング除去し、幅4μm、厚さ2μmのリッジ型導波路構造を形成した。本構造の1.55μmにおける吸収飽和強度はおおよそ200fJが得られ、本構造を採用することにより、テラビット級の光信号スイッチング素子が実現可能となる。
【0018】
以下、本発明になる半導体多層構造を採用した光制御素子の実施形態を、図7を用いて説明する。図7において光制御素子の基本構成としては、上記リッジ型導波路構造を採用した。図中6は制御光、7は信号光、71は制御された信号光を示している。制御光6は、結合量子井戸構造1のサブバンド間遷移エネルギーに共鳴する波長であり、信号光7は、同じサブバンド間遷移エネルギー又は他のサブバンド間遷移エネルギーにほぼ等しい波長である。このような構成において、量子井戸層13a、13bにはn型不純物がドープされており、伝導帯のサブバンド(第1、第2)に電子が蓄積されている。ここに、光を照射することにより、低次なサブバンドから高次サブバンドに電子が励起され、サブバンド間光吸収が生じる。この制御光によるサブバンド間吸収に伴う、吸収係数、屈折率等を利用して、信号光を変調あるいはスイッチングすることが可能となり、テラビット級の光制御素子を実現できる。
【0019】
なお、本実施例では光ガイド層付きの導波路構造を採用したが、図8aに示したようなマルチパス導波路構造でも、また図8bのシングルパス導波路構造でも光制御素子を実現できることに変わりはない。
【0020】
【発明の効果】
以上説明したように本発明にれば、全光学的な半導体光制御素子を構成する、量子井戸構造を、井戸層と異なる材料から構成される2種類の障壁層で構成し、井戸層に隣接する障壁層の膜厚を1nm以上とすることにより、量子井戸のサブバンド間遷移の吸収飽和強度を大幅に低減できるので、テラビット/秒以上の光通信システムに対応することが可能となる。
【図面の簡単な説明】
【図1】第一の実施形態に関わる半導体多層構造断面図。
【図2】実施形態の光パルス透過率のパルスエネルギー依存性を示す図。
【図3】第二の実施形態に関わる半導体多層構造断面図。
【図4】実施形態のサブバンド間光吸収スペクトル特性を示す図。
【図5】実施形態のサブバンド間光吸収係数の光パルス応答を示す図。
【図6】第三の実施形態に関わる半導体多層構造の基本構成を示す模式図。
【図7】一の実施形態に関わる半導体光制御素子の基本構成を示す模式図。
【図8】一の実施形態に関わる半導体光制御素子の基本構成を示す模式図。
【図9】導波路構造における光の透過特性を示す図。
【図10】導波路構造における光の透過特性を示す図。
【図11】導波路構造における光の透過特性を示す図。
【図12】導波路構造における光の透過特性を示す図。
【符号の説明】
1:コア層(InGaAs/AlAs/AlAsSb 多重量子井戸層)
2:InP基板
3:AlAsSb 下部クラッド層
4:AlAsSb 上部クラッド層
5:InAlAs キャップ層
6: 制御光
7:信号光
8: InGaAs/AlAsSb 量子井戸層
9:(AlAs混晶比=0.56)
11: AlAsSb障壁層
12: AlAs障壁層
13: InGaAs井戸層
14: AlAs障壁層。
Claims (5)
- 井戸層と障壁層とからなる多重量子井戸構造において、井戸層に、Inの組成xが0.5〜1.0のInxGa1−xAsで構成された層を備え、障壁層に、Asの組成yが0.3〜0.7のAl(Ga)AsySb1− y で構成された層と、AlAsで構成された層とを備え、
前記AlAsを主成分とする層が前記井戸層とAl(Ga)AsSb障壁層との間に挿入されており、その膜厚が1nm〜5nmであることを特徴とする光素子用半導体多層構造。 - 前記InGaAsで構成された層の膜厚が1nm〜3nmであり、前記Al(Ga)AsSbで構成された層の膜厚が3nm〜20nmであり、前記井戸層と前記障壁層とで単一量子井戸層ないしは結合量子井戸層が構成され、前記単一量子井戸層ないしは結合量子井戸層の膜厚が少なくとも0.4μm以上であることを特徴とする請求項1に記載の光素子用半導体多層構造。
- 第1の障壁層と、
第1の井戸層と、
第2の障壁層と、
第2の井戸層と、
第3の障壁層と、
を備え、
前記第1の井戸層と前記第2の井戸層は、前記第2の障壁層を挟み、
前記第1の障壁層と前記第3の障壁層は、前記第1の井戸層と第2の井戸層とを挟み、
前記第1の障壁層と前記第2の障壁層は、前記第1の井戸層を挟み、
前記第2の障壁層と前記第3の障壁層は、前記第2の井戸層を挟み、
前記第1の井戸層は、Inの組成xが0.5〜1.0のInxGa1−xAsで構成された層を備え、
前記第2の井戸層は、Inの組成xが0.5〜1.0のInxGa1−xAsで構成された層を備え、
前記第1の障壁層は、Asの組成yが0.3〜0.7のAl(Ga)AsySb1−y で構成された層と、AlAsで構成された層とを備え、
前記第2の障壁層は、AlAsで構成された層を備え、
前記第3の障壁層は、Asの組成yが0.3〜0.7のAl(Ga)AsySb1−y で構成された層と、AlAsで構成された層とを備え、
前記第1の障壁層のAl(Ga)AsSbで構成された層と前記第1井戸層との間には、前記第1障壁層の前記AlAsで構成された膜厚が1nm〜5nmの層を備え、
前記第3障壁層のAl(Ga)AsSbで構成された層と前記第2井戸層との間には、前記第1障壁層の前記AlAsで構成された膜厚が1nm〜5nmの層を備えていることを特徴とする光素子用半導体多層構造。 - 前記InP基板上にコア層として配置された請求項1記載の光素子用半導体多層構造と、前記コア層を挟む上下に屈折率が3.1以下である材料からなるクラッド層とを有し、前記クラッド層の少なくとも一方がAl(Ga)AsSb層からなり、その最表面にキャップ層を有することを特徴とする光素子用半導体導波路構造。
- 基板上に請求項2に記載の光素子用半導体多層構造をコアとして備え、前記基板と、前記光素子用半導体多層構造との間に、基板側クラッド層を備え、前記光素子用半導体多層構造の上には、表面側クラッド層を備え、
前記基板側クラッド層の膜厚が3μm以上あり、前記表面側のクラッド層の膜厚が2μm以上あり、前記コア層の膜厚が0.4μm以上であることを特徴とする光素子用半導体導波路構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134836A JP4150210B2 (ja) | 2002-05-10 | 2002-05-10 | 光素子用半導体多層構造及び光素子用半導体導波路構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134836A JP4150210B2 (ja) | 2002-05-10 | 2002-05-10 | 光素子用半導体多層構造及び光素子用半導体導波路構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003329988A JP2003329988A (ja) | 2003-11-19 |
JP4150210B2 true JP4150210B2 (ja) | 2008-09-17 |
Family
ID=29697327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002134836A Expired - Fee Related JP4150210B2 (ja) | 2002-05-10 | 2002-05-10 | 光素子用半導体多層構造及び光素子用半導体導波路構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4150210B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4814525B2 (ja) * | 2005-01-11 | 2011-11-16 | 株式会社日立製作所 | 光半導体装置 |
US8179585B2 (en) | 2006-08-17 | 2012-05-15 | National Institute Of Advanced Industrial Science And Technology | Coupled quantum well structure |
-
2002
- 2002-05-10 JP JP2002134836A patent/JP4150210B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003329988A (ja) | 2003-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2809124B2 (ja) | 光半導体集積素子およびその製造方法 | |
CA2478071C (en) | Single-mode vertical integration of active devices within passive semiconductor waveguides, a method and its applications for use in planar wdm components | |
US5754714A (en) | Semiconductor optical waveguide device, optical control type optical switch, and wavelength conversion device | |
US20030063362A1 (en) | Semiconductor device for rapid optical switching by modulated absorption | |
JP2606079B2 (ja) | 光半導体素子 | |
EP1729167B1 (en) | Semiconductor optical modulator having a quantum well structure for increasing effective photocurrent generating capability | |
JP5207381B2 (ja) | 結合量子井戸構造 | |
JP7422922B1 (ja) | 半導体受光素子 | |
JP2536714B2 (ja) | 光変調器集積型多重量子井戸構造半導体レ―ザ素子 | |
Miyazaki et al. | Small-chirp 40-Gbps electroabsorption modulator with novel tensile-strained asymmetric quantum-well absorption layer | |
JP4150210B2 (ja) | 光素子用半導体多層構造及び光素子用半導体導波路構造 | |
Chung et al. | A new polarization-insensitive 1.55-/spl mu/m InGaAsP-InGaAsP multiquantum-well electroabsorption modulator using a strain-compensating layer | |
JP4427067B2 (ja) | 光波形整形素子 | |
Simoyama et al. | InGaAs/AlAs/AlAsSb Coupled Quantum Well Intersubband Transition All-Optical Switch with Low Switching Energy for OTDM Systems | |
JP7220837B1 (ja) | 半導体光変調器 | |
Steinmann et al. | Asymmetric quantum wells with enhanced QCSE: modulation behaviour and application for integrated laser/modulator | |
JP3249235B2 (ja) | 光スイッチ | |
Steinmann et al. | Improved behavior of monolithically integrated laser/modulator by modified identical active layer structure | |
JPH09171162A (ja) | 半導体光変調器 | |
JP4941175B2 (ja) | 光波形整形素子 | |
JP2991707B1 (ja) | 半導体光スイッチ | |
JP3455575B2 (ja) | 光半導体装置 | |
Choy et al. | Theoretical analysis of diffused quantum-well lasers and optical amplifiers | |
WO2022113929A1 (ja) | 半導体光素子 | |
JP3490510B2 (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080627 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |