JP4038611B2 - セラミックス基板 - Google Patents
セラミックス基板 Download PDFInfo
- Publication number
- JP4038611B2 JP4038611B2 JP2002163504A JP2002163504A JP4038611B2 JP 4038611 B2 JP4038611 B2 JP 4038611B2 JP 2002163504 A JP2002163504 A JP 2002163504A JP 2002163504 A JP2002163504 A JP 2002163504A JP 4038611 B2 JP4038611 B2 JP 4038611B2
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- ceramic
- hole
- firing
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子や電子部品などと接続して電気回路を構成するセラミックス基板、特に突起電極(バンプ)といった突起導電部を有するセラミックス基板に関する。
【0002】
【従来の技術】
近年、半導体素子の高集積化や電子部品の小型化に伴い、半導体素子、半導体パッケージおよび回路基板の外部端子密度は増大傾向にある。このため、端子を格子状にして基板主面に形成し、端子密度を増大させた端子構造・実装構造が盛用されている。例えば、半導体素子であればフリップチップ実装が、半導体パッケージであればBGA (Ball Grid Array)パッケージや、その小型であるCSP (Chip Scale Pakage)が挙げられる。
【0003】
これらはいずれも、基板回路上に形成された突起電極を介して、外部回路と接続される。突起電極は、基板回路を形成した後に別に形成する必要がある。例えば、BGAでは、基板回路を形成した後、半田ボールを格子状に基板の電極上に配置し、電極に融着させる。この別工程が加わるためコストが高く、また半田ボールの大きさが不揃いであると、接続不良を生ずるという問題があった。
【0004】
これらの問題点を解決するセラミックス基板の製造方法が特開平6−53655 号公報に開示されている。この製造方法について、図1〜3を参照しながら説明する。なお、同様の方法は、特開平7−202422号公報にも開示されている。
【0005】
まず、焼結してセラミックス基板となる第1グリーンシート210, 220, 230 と、該グリーンシートの焼結温度では焼結しない未焼結シート11, 12, 13を用意する [図1(a)]。これらの未焼結シートは、焼結温度が第1グリーンシートより高い第2グリーンシートである。内側の未焼結シート12には突起電極 (バンプ) 形成用の貫通孔10を、第1グリーンシート210, 220にはビア形成用の貫通孔215, 225を、それぞれ形成する [図1(b)]。これらの貫通孔に導体ペースト5を充填する [図2(a)]。次に、各グリーンシート210, 220, 230 に回路形成用パターン59を形成する [図2(b)]。第1グリーンシートと未焼結シートとを重ね合わせて熱圧着し、得られた積層体を焼成する [図3(a)]。この焼成で、焼結温度が高い未焼結シート11, 12, 13は焼結しないが、第1グリーンシート210, 220, 230 と、回路形成用パターン59および貫通孔内の導体ペースト5は焼結し、それらの隣接部材間も接合される。最後に、未焼結シートを除去すると、配線回路59、ビア20、および柱状 (普通は円柱状) の突起電極50を有するセラミックス回路基板2が得られる [図3(b)]。未焼結シートは、焼成時にそのグリーンシートからバインダーが消失しているため、ハケなどで簡単に除去することができる。
【0006】
この方法によれば、グリーンシート多層積層法によるセラミックス基板の製造において、突起電極50をその製造工程内で同時に形成することができるので、突起電極を有するセラミックス回路基板を従来より低コストで製造することが可能となる。また、突起電極形成用の貫通孔10は同じ高さを有するので、これに導体ペースト5を均一に充填することで、突起電極の高さをそろえることが可能となり、高さの不揃いによる接続不良も解消される筈である。
【0007】
【発明が解決しようとする課題】
上述した突起電極つきセラミックス基板の製造方法において、突起電極形成用の貫通孔10への導体ペースト5の充填方法は、スキージを用いたスクリーン印刷によって埋めて行く方法が一般的である。
【0008】
ところが、セラミックス基板は、基板よりはるかに大きいパネル単位で製造される。1枚のパネルの大きさは、通常100 mmから200 mm角である。従って、大きなパネルに無数に形成されている直径 100〜500 μm程度の小さな貫通孔の全てに、導体ペーストを均等に充填することは、実際には困難である。そのため、上記の方法では、導体ペーストの充填量が不足した孔では、突起電極の高さが不足したり、機械的強度が不足したりする結果、実装不良の増大や信頼性の低下を招くという問題があった。
【0009】
また、焼成中に焼結しない未焼結シートは、焼成後の厚みがほとんど減少しないのに対し、この未焼結シートの貫通孔に充填された、突起電極形成用の導体ペーストの方は、焼結による空隙の消失のため収縮が大きい。こうして、未焼結シート内では導体ペーストのみが収縮するため、導体ペーストの充填量が十分であっても、焼成で焼結した突起電極が十分に緻密化せず、機械的強度が不足することがある。
【0010】
本発明は、すぐ上に述べた問題点を解消して、安価で、しかも実装不良や信頼性の問題を生じない、突起電極を有するセラミックス基板を提供することを課題とする。
【0011】
【課題を解決するための手段】
本発明者は、突起電極形成用の貫通孔に導体ペーストを均等かつ十分に充填することは不可能であるという前提に基づいて、上記課題を解決すべく検討した。その結果、前述した方法において、積層体の焼成工程を、積層体をその主面 (積層体の最大面積の表面、積層方向と垂直の表面) に概ね垂直方向に加圧しながら行うことにより、緻密に焼結して十分な機械的強度を有し、かつ高さも揃った突起電極を形成できることを究明した。その理由は次のように推測される。
【0012】
前述した方法において、突起電極形成用の貫通孔の高さは、未焼結シートの厚みにほぼ等しい。未焼結シート (即ち、グリーンシート) の厚みは、一般に±5μm程度のばらつきはあるが、実質的に均一である。一方、焼結する第1グリーンシートは焼成中に温度が焼結温度付近に達すると、ある程度流動化するようになる。上記のように積層体を概ね垂直方向に加圧しながら焼成すると、導体ペーストの充填量が不足した貫通孔では、流動化した第1グリーンシートのセラミックスが加圧により貫通孔内に流入するように向かって山型に張り出し、貫通孔内の導体を先方に押し込む。そのため、貫通孔の先まで密に導体が詰め込まれて焼結した、機械的強度の高い突起電極が形成される。そして、この突起電極の高さは、導体の押し込みの結果、陥没がなくなるので、未焼結シートの厚みと同じ高さ、即ち、実質的に同じ高さに確実に揃う。
【0013】
本発明に関連する発明により、下記工程を含むことを特徴とする、主面に突起導電部を有するセラミックス基板の製造方法が提供される:
(1)セラミックス基板となる少なくとも1層の第1グリーンシートと、焼結温度が第1グリーンシートより高い第2グリーンシートとを用意する工程、
(2)第2グリーンシートに孔を設ける工程、
(3)前記第2グリーンシートの孔に導体ペーストを埋め込む工程、
(4)第2グリーンシートの孔が第1グリーンシートに面するように第1グリーンシートと第2グリーンシートとが積層された積層体を形成する工程、
(5)積層体を、その主面に対して概ね垂直方向に加圧しながら、第1グリーンシートが焼結し、第2グリーンシートが焼結しない温度で焼成する工程、及び
(6)第2グリーンシートを除去して、主面に突起導電部を有するセラミックス基板を得る工程。
【0014】
ここで、「概ね垂直方向」とは、垂直に加圧するのに必要な垂直分力を得ることができれば、加圧自体の方向は垂直から少し傾いていてもよいことを意味している。表面の粗さや、加圧に使われる板等の重さにより、許容される垂直からの傾斜の範囲は変動し、一律に規定できないので、本発明では概ね垂直方向と記している。
【0015】
好適態様では、工程(2) において第2グリーンシートに設けた孔が貫通孔であり、工程(4) において形成された積層体は、少なくとも第2グリーンシートに接する側の外面に、前記焼成温度では焼結しない材質の第3グリーンシートが積層された積層体である。また、工程(4) において形成された積層体が、その積層方向の外層として、前記焼成温度では焼結しない材質の第3グリーンシートが積層された積層体であることも好ましい。
【0016】
上記方法において、各工程は、技術的に可能なら、上記の番号順に行う必要はない。即ち、第2グリーンシートに設けた孔が貫通孔であるなら、工程(3)と工程(4)の順序を逆にして、積層してから導体ペーストの充填を行うことも可能である。その場合の製造方法(以下、変形法と呼ぶ)は、下記工程を含む:
(1)セラミックス基板となる少なくとも1層の第1グリーンシートと、焼結温度が第1グリーンシートより高い第2グリーンシートとを用意する工程、
(2)第2グリーンシートに貫通孔を設ける工程、
(3)第1グリーンシートと第2グリーンシートとが積層された積層体を形成する工程、
(4)得られた積層体の第2グリーンシートの貫通孔に導体ペーストを埋め込む工程、
(5)積層体を、その主面に対して概ね垂直方向に加圧しながら、第1グリーンシートが焼結し、第2グリーンシートが焼結しない温度で焼成する工程、及び
(6)第2グリーンシートを除去して、主面に突起導電部を有するセラミックス基板を得る工程。
【0017】
この変形法では、工程(4) と(5) の間に下記工程(4-1) を含むことが好ましい:(4-1) 積層体の少なくとも第2グリーンシートに接する側の外面に、前記焼成温度では焼結しない材質の第3グリーンシートを積層する工程。
【0018】
本発明によれば、基板上に柱状の導体からなる1または2以上の突起電極を有するセラミックス基板であって、少なくとも一部の突起電極の下側で、基板のセラミックスが突起電極に向かって山型に張り出していることを特徴とするセラミックス基板が提供される。
【0019】
好ましくは、このセラミックス基板において、突起電極と基板との間に導体層が介在し、突起電極に向かうセラミックスの張り出しの高さが導体層の厚みより大きい。
【0020】
本発明において、「突起導電部」とは、突起電極 (バンプ) に加え、配線も含む意味である。以下では、突起導電部を突起電極で代表させて、本発明を説明する。
【0021】
また、本発明において、焼結温度とは、見かけ密度が、その焼結多結晶体の理論最高密度の90%以上になるのに必要な最低の焼成雰囲気温度である。見かけ密度は「アルキメデス法」と一般に呼ばれる方法により測定できる。
【0022】
【発明の実施の形態】
以下、再び図1〜図3を参照しながら、本発明の態様について説明する。但し、本発明は以下に説明する態様に制限されるものではない。
【0023】
まず、準備工程において、図1(a) に示すように、焼成後にセラミックス基板となる少なくとも1層の第1グリーンシート (図示例では、210, 220, 230 の3層) と、焼結温度が第1グリーンシートより高く、第1グリーンシートを焼結させるための焼成工程で焼結しない、第2グリーンシート12を用意する。第2グリーンシート12は、突起電極形成に用いる。
【0024】
第1グリーンシートは、1000℃以下で焼結する低温焼成セラミックス基板材料から形成したものが好ましい。そのようなセラミックス材料の1例として、比較的多量のガラス成分を含有するガラスセラミックス材料が挙げられるが、これ以外の低温焼成セラミックス材料も使用可能である。
【0025】
突起電極形成用の第2グリーンシートは、第1グリーンシートより焼結温度が300 ℃以上高いものが好ましく、焼結温度が500 ℃以上高いものがより好ましい。第2グリーンシートは、突起電極を形成した後に除去されるので、安価な材料が好ましい。好ましい第2グリーンシートは、焼結温度が約1700℃と高く、安価なアルミナのグリーンシートである。
【0026】
第2グリーンシートに形成された孔が貫通孔である場合、第2グリーンシートの厚みにより、突起電極の高さが決まる。第2グリーンシートは、焼成中にバインダー等の有機成分が消失するだけであり、焼結による空隙の消失がないため、焼成により厚みほとんど変化しない。従って、第2グリーンシートの厚みは、形成しようとする突起電極の高さと同じでよい。
【0027】
好適態様では、図示例のように、少なくとも1層の第3グリーンシート (図示例では、11, 13の2層) を用意する。この第3グリーンシートは、焼成中に焼結する第1グリーンシートや導体ペーストと、加圧用の押圧板との融着を防止する役割を果たす。第3グリーンシートは、第2グリーンシートと同様、焼結温度が第1グリーンシートより高く、焼成中に焼結しないものである。第3グリーンシートも焼成後に除去されるので、第2グリーンシートと同様、安価なアルミナのグリーンシートを使用することが好ましい。しかし、第2と第3グリーンシートは別の材質のものとすることができ、第3グリーンシートが図示のように2層またはそれ以上の場合、互いに異なる材質のものでもよい。
【0028】
第2グリーンシートに形成された孔が貫通孔である場合には、この貫通孔に対する蓋となるように、第2グリーンシートの上に第3グリーンシートを積層することが好ましい。より好ましくは、第3グリーンシートは、積層体の積層方向 (積層体の主面に垂直の方向) において両側の外層、特に最外層を構成する位置、図示例では11および13に示す位置に配置する。
【0029】
本発明では、前記のように焼成を加圧下に行うため、焼成する積層体の構成が積層方向において非対称であっても、焼成中の反りが防止される。従って、図1(a) に示すように、例えばアルミナシートからなる第2および第3グリーンシートが、図面で上側には2層(11, 12)、下側には1層(13)と非対称の構成となったり、或いは下側の第3グリーンシート(13)を省略した非対称の構成となっても、反りが起こる心配はない。
【0030】
以上の第1、第2および第3グリーンシートは、常法に従って用意することができる。典型的なグリーンシートの作製法は、セラミックス原料粉末に、適当なバインダーおよび場合により他の添加剤 (例、可塑剤) を配合した混合物を、溶剤中で混練して、スラリーまたはペーストを作成し、このスラリーまたはペーストをドクターブレード法によりシート成形し、乾燥して溶剤の大部分を除去することからなる。
【0031】
次に、第2グリーンシート12に、図1(b) に示すように、突起電極を形成するための孔10を形成する。この孔は、もちろん基板の電極位置に対応させる。本発明における必須の要件ではないが、図示のように、セラミックス基板となる第1グリーンシートの少なくとも一部にも、上下間の導通用のビアを形成するための貫通孔215, 225を形成する。これらの孔は、打ち抜き等の常法により形成すればよい。
【0032】
突起電極形成のために第2グリーンシートに形成する孔は、図示のように貫通孔であることが好ましい。しかし、第3グリーンシート11を使用せずに、第2グリーンシート12を、図示のグリーンシート11と12を合体させた厚みのものとすることができ、その場合には、シート12に相当する厚みの部分だけに孔を形成する。この場合の孔は、合体した第2グリーンシート (11+12) を貫通しない。従って、必ずしも貫通孔でなくてもよい。孔の形状は普通は円柱状であるが、角柱状であってもよい。
【0033】
次いで、図2(a) に示すように、第1および第2グリーンシートの貫通孔もしくは孔に導体ペースト5を充填する。この充填は、常法に従って、スクリーン印刷法によりスキージで導体ペーストを孔に押し込むことにより行うのが普通である。
【0034】
導体ペースト5は、第1グリーンシートの焼成中に焼結するものを使用する。低温焼成用に好ましいのは、銀系 (例、Ag、Ag−Pd等) または銅系 (例、Cu) の導体粉末をバインダーと混合してペースト状にしたものである。第2グリーンシートの孔に充填する、突起電極形成用の導体ペーストは、焼成中に第2グリーンシートと接着しないように、ガラスフリットを含んでいないものが望ましい。ガラスフリットを含んでいると、第2グリーンシートとの剥離が困難になることがある。第1グリーンシートの貫通孔に充填する、ビア形成用の導体ペーストは、ガラスフリットを含んでいるものと、含んでいないもののいずれでもよい。ガラスフリットを含んでいるものは、周囲のセラミックスとの接合力と緻密度が増す。ガラスフリットを含んでいないものは、配線としての電気抵抗を低くすることができる。
【0035】
その後、本発明における必須工程ではないが、図2(b) に示すように、セラミックス基板になる第1グリーンシート210, 220, 230 に、基板に必要な配線用回路パターン59を、例えば、導体ペーストのスクリーン印刷により形成する。
【0036】
次に、図3(a) に示すように、第1グリーンシート210, 220, 230 、第2グリーンシート12、および使用すれば第3グリーンシート11, 13を積層して積層体を形成する。この積層は、各グリーンシートを所定の配置で、位置合わせを行いつつ重ね合わせ、バインダーが軟化または溶融する温度に加圧下で加熱保持し、グリーンシートを熱圧着させることにより行われる。
【0037】
第2グリーンシート12に形成した突起電極形成用の孔が貫通孔である場合には、先に変形法として説明したように、この貫通孔への導体ペーストの充填を積層工程の後に行うことができる。
【0038】
この方法では、貫通孔10を設けた第2グリーンシート12を第1グリーンシート210, 220, 230 と積層して積層体を形成する。第1グリーンシートがビア形成用の貫通孔215, 225を有する場合には、予め、第1グリーンシートの貫通孔に導体ペースト5を充填し、かつこのグリーンシートに配線用回路パターン59を形成してから、第2グリーンシートとの積層を行う。得られた積層体は、第2グリーンシート12の貫通孔10により形成された孔を、積層体の主面の片面に有するので、この孔に導体ペーストを充填する。
【0039】
第3グリーンシートを配置する場合、第2グリーンシートの孔に導体ペーストを充填した後に、第3グリーンシート11, 13を、上記と同様の方法で積層する。但し、第2グリーンシートと接しない方の第3グリーンシート (図示例ではグリーンシート13) は、上述した2回の積層工程のいずれで積層してもよい。
【0040】
以上のいずれかの方法で得られた、図3(a) に示す積層体、即ち、突起電極形成用の第2グリーンシートの孔と、必要に応じてビア形成用の第1グリーンシートの孔の全てに導体ペーストが充填され、かつ必要な配線回路の形成が終了した積層体を、焼成する。この焼成は、第1グリーンシートと導体ペーストは焼結するが、第2グリーンシートと第3グリーンシートは焼結しない温度で行う。この焼成前に、脱脂、即ち、バインダーや可塑剤等の有機成分の除去のための予備加熱を行うのが普通である。
【0041】
本発明では、この焼成を、積層体の主面に概ね垂直方向に加圧しながら行う。この加圧は、図4に示すように、積層体の両側の主面を、適当なセラミックスまたは耐火金属製の押圧板101, 102を介して直接押圧し、積層体を上下方向から加圧することにより実施できる。
【0042】
焼成により、第1グリーンシートと導体ペーストが焼結し、各第1グリーンシートはセラミックス基板のセラミックス層となり、第1グリーンシートの貫通孔に充填された導体ペーストはビアとなり、第2グリーンシートの孔に充填された導体ペーストは柱状(例、円柱状)の突起電極となる。また、焼結したセラミックス層間、セラミックス層とビアの間、および最上層のセラミック層と突起電極の間は、焼結により接合される。配線用回路パターンの導体ペーストも同時に焼結し、配線回路が形成される。
【0043】
一方、第2グリーンシートと第3グリーンシートは、焼成により焼結しないが、これらのグリーンシート中のバインダーや他の有機成分は熱分解して消失するため、気孔率が増大する。焼成の初期段階 (脱脂加熱を行う場合には脱脂中) において、各グリーンシートや導体ペーストから有機成分の熱分解により多量のガスが発生し、それを効率よく炉外に除去する必要があるが、第2グリーンシートおよび第3グリーンシートは、上記のように焼成中に気孔率が増大するので、発生したガスの除去を促進できる。
【0044】
その後、焼成中に焼結しなかったグリーンシート、即ち、第2グリーンシートと、使用した場合には第3グリーンシートも除去する。これらのグリーンシートは、焼成中にバインダーが消失し、セラミックス粉末間の結合が失われているため、ハケ等で払うことにより簡単に除去できる。第2グリーンシートの孔に充填されていた導体ペーストは、焼結し、セラミック基板に接合された突起電極となっているため、除去されずに残る。ハケで除去しきれなかったセラミックス粉末は、超音波洗浄等の適当な洗浄法により除去することができる。
【0045】
こうして、図3(b) に示した回路基板2が得られる。この回路基板は、第1グリーンシートの焼結により形成されたセラミックス層21, 22, 23から構成され、セラミック層にはビア20と配線回路59 (導体層) を有し、片面の主面には柱状の突起電極50を有する。
【0046】
焼成中、焼結する第1グリーンシートは空隙が減少し、気孔率が著しく小さくなる。そのため、第1グリーンシートから生成した各セラミックス層の厚みは、図3(b) に模式的に示すように、グリーンシート時の厚みよりかなり小さくなる。このセラミック層の厚み減少に伴って、この層内に形成されたビア20も、高さが同様に減少して偏平になる。一方、焼結しない第2グリーンシートの厚みは、焼成後もほとんど変化しないので、このグリーンシート内に形成された突起電極50の高さは、第2グリーンシートの厚みとほぼ同じになる。
【0047】
第1グリーンシートおよび第2グリーンシートの孔に充填された導体ペーストも、焼成中に焼結するので、第1グリーンシートと同様、空隙が減少する。
これらの導体ペーストのうち、ビア形成用の第1グリーンシートの貫通孔内の導体ペーストは、上述したように、焼成中に周囲の第1グリーンシートの厚みの縮小に伴って偏平化する。この偏平化による圧縮によって、仮に貫通孔への導体ペーストの充填が不十分でも、十分に緻密化したビアが形成される。
【0048】
一方、突起電極形成用の第2グリーンシート内の孔に充填された導体ペーストは、周囲の第2グリーンシートの厚みが焼成中にほとんど変化しないため、偏平化により圧縮されることがない。また、この導体ペーストは、前述したように、ガラスフリットのような低融点の融着成分を含有していない。これらの条件が重なって、焼成により形成された突起電極は、従来法では、特にその上部や外周部にボイドを多く含んだ、緻密化が不足したポーラスなものとなりがちである。ポーラスな突起電極は、強度、導電性ともに著しく劣化し、基板の信頼性を著しく損ねる。さらに、特に、第2グリーンシートの孔への導体ペーストの充填が不十分であると、突起電極が陥没して、その高さが不揃いとなることさえある。こうなると、セラミックス基板は正常に動作しなくなる。
【0049】
本発明では、前述したように、積層体の主面に概ね垂直方向に加圧しながら焼成を行うことにより、次に説明するように、このような突起電極の緻密化不足や高さの不揃いを防止することができる。また、焼成中の加圧は、反りや、主面と同方向の収縮を抑制するという別の利点もある。
【0050】
本発明に従って加圧下に焼成を行うと、第2グリーンシートの孔内の導体粉末の緻密度が低くなった時、焼成中に焼結温度付近で流動化した第1グリーンシートのセラミックス材料がその孔内に流入し、孔内に充填されていた導体粉末を孔の先の方に奥まで押し込む。その際、第2グリーンシートの上に配置した第3グリーンシートが蓋の役割を果たす。こうして、たとえ導体ペーストの充填が不完全であっても、第2グリーンシートの孔の先端まで密に導体が詰まった、緻密で高さが揃った突起電極が形成される。
【0051】
孔に対応する位置の第1グリーンシートの表面に導体ペーストによる導体パターンが形成されている場合、この導体パターンもセラミックスの押込み圧力に抗しきれず、セラミックスに密着して孔の中に押し込まれる。
【0052】
図5は、こうして形成された突起電極の拡大模式図である。図示のように、基板材料のセラミックスは、突起電極内に流入して、突起電極の下側で突起電極に向かって山型に張り出している。突起電極と基板の間に介在する導体層である配線回路59も同様に山型に変形する。この山型の盛り上がり高さは、第2グリーンシートの孔への導体ペーストの充填度に応じて変化するが、導体ペーストの充填がほぼ完全であっても、上記のようにセラミックスの流入は起こりうるので、ほとんどの突起電極において、このような山型のセラミックスの張り出しが見られることになる。第3グリーンシートが蓋となるため、流入量は導体ペーストの充填量に応じて自動的に制御され、突起電極の焼結密度と高さが安定する。なお、突起電極の下部と配線回路が図5に示すように変形していても、セラミックス基板への悪影響がないことは、当業者には理解されよう。
【0053】
セラミックスの張り出し高さは、基板と突起電極との間の導体層 (配線回路) 59の厚みより大きく、セラミックスが突起電極の内部まで張り出していることが好ましい。
【0054】
このような結果を得るのに必要な焼成時の加圧力は、セラミックス材料や焼成条件等にも依存するが、3〜15 kgf/cm2 (3〜15×105 Pa) 程度であろう。加圧力が小さすぎるとセラミックスの流動効果が小さく、大きすぎるとグリーンシートが変形する恐れがある。
【0055】
本発明は、半導体素子をパッケージ化するためのセラミックス回路基板 (例、フリップチップ回路基板) 、および半導体パッケージを実装するためのセラミックス回路基板のいずれにも適用することができる。
【0056】
【実施例】
(実施例1)
図1〜図4に示すように、本発明に従ってセラミックス基板を製造した。
【0057】
CaO-Al2O3-SiO2-B2O3 系ガラス60質量%(以下、%という)とアルミナ40%との混合物よりなる低温焼成セラミックス基板材料 (焼結温度は900 ℃) の粉末に、溶剤、バインダー、および可塑剤を加え、混錬して、スラリーを作成する。次いで、常法のドクターブレード法を用いて、上記スラリーから厚み0.3 mmのグリーンシートを作成し、その3層を第1グリーンシート210, 220, 230 として使用する。
【0058】
別に、アルミナ粉末 (焼結温度は1700℃) をバインダーと混合し、ペースト状にする。このペーストから常法のドクターブレード法を用いて、厚み0.3 mmのグリーンシートを作成し、その3層を、第2グリーンシート12および第3グリーンシート11, 13として使用する [以上、図1(a)]。
【0059】
次いで、導体充填工程において、図1(b) に示すごとく、2層の第1グリーンシート210, 220と、突起電極形成用の第2グリーンシート12に、それぞれ円筒形の貫通孔215, 225および貫通孔10を形成する。これらの貫通孔の直径はいずれも300 μm (0.3 mm) である。次いで、図2(a) に示すごとく、これらの貫通孔に導体ペースト5をスクリーン印刷法により充填する。使用した導体ペーストは、銀系導体 (焼結温度910 ℃) とバインダーとを混合してペースト状にしたものであり、ガラスフリットを含んでいない。
【0060】
その後、回路形成工程において、図2(b) に示すごとく、第1グリーンシート210, 220, 230 の上に配線パターン59を上記導体ペーストを用いてスクリーン印刷法により形成する。
【0061】
次に、積層工程において、図3(a) に示すごとく、下から順に、第3グリーンシート13、基板形成用の第1グリーンシート230, 220, 210 、突起電極形成用の第2グリーンシート12、突起電極の蓋の役目もする第3グリーンシート11を、位置合わせを行いつつ重ね、熱圧着して積層体を得る。熱圧着の条件は、温度100 ℃、積層体の押圧力5×106 Paであり、20秒間行う。
【0062】
次に、焼成工程において、第1グリーンシートと導体ペーストが実質的に焼結する、設定温度900 ℃、保持時間20分の条件で上記積層体を焼成する。この時同時に、図4に示すように、上記積層体を上下から押圧用のアルミナ板101, 102で挟んで、7×105 Paの力で、主面に概ね垂直方向に加圧する。こうして、第1グリーンシート230, 220, 210 が焼結し、23, 22, 21の3層からなる多層セラミックス基板が形成される。また、導体ペーストも焼結して、突起電極50およびビア20が形成される。
【0063】
次に、除去工程において、焼成中に焼結しない第2グリーンシートと第3グリーンシートを、ハケで払って除去する。さらに、セラミックス基板を超音波洗浄して、基板上に残存するアルミナ粉末を除去する。こうして、図3(b) に示したセラミックス回路基板2が得られる。
【0064】
この回路基板の厚みは60 mm であり、従って、基板厚みは第1グリーンシートの厚みの約2/3 に縮小し、ビア高さも同様に縮小して、焼成前の0.3 mmから0.2 mmに偏平化した。一方、突起電極の高さは、第2グリーンシートの厚みと同じ、300 μm (0.3 mm) のままであった。即ち、突起電極は、直径と高さがいずれも300 μmであった。
【0065】
図6に、本発明の製造方法によって作成されたセラミックス基板の突起電極部分の断面の電子顕微鏡による拡大写真を示す。図6に示すように、突起電極の下側では、基板からのセラミックスが山型に盛り上がって突起電極の内部まで張り出している。また、突起電極は緻密に焼結され、実質的に円柱状である (上に向かって先細になっていない) 。基板からのセラミックスの張り出しにより、孔内の導体が奥まで押し込まれ、孔と同一形状で緻密に焼結した突起電極が形成されたものと考えられる。突起電極は、その先端まで緻密化しているめ、第2グリーンシートの厚みと同じ高さに揃う。
【0066】
図7には、従来法に従って焼成後に加圧しなかった点を除いて、上記と全く同様に製造したセラミックス基板の突起電極部分の断面写真を示す。突起電極の下側で、突起電極に向かう基板からのセラミックスの張り出しは実質的に認められない。また、突起電極は緻密にならず、特に上部や周辺でポーラスであることがわかる。さらに、突起電極は先細になっている。このような突起電極は、機械的強度が弱く、信頼性に欠けると判断される。
【0067】
【発明の効果】
以上詳述したように、突起電極を有するセラミックス基板の製造方法によれば、突起電極形成層である第2グリーンシートの孔が充填不足であっても、焼成中にその下側のセラミックスが強制的に孔内に流入することで、孔の先端まで導体が詰まった突起電極が形成される。その結果、突起電極の高さが揃い、高さの不揃いによる実装不良を解消または低減することができる。さらに、上記のセラミックスの流入によって、第2グリーンシートの孔に充填された導体ペーストが緻密に焼結されるので、突起電極の機械的強度が向上し、信頼性の高いセラミックス基板を製造することができる。
【図面の簡単な説明】
【図1】図1(a), (b)は、突起電極を有する多層セラミックス回路基板の製造方法における工程の一部を模式的に示す説明図である。
【図2】図2(a), (b)は、上記方法における後続工程を模式的に示す説明図である。
【図3】図3(a), (b)は、上記方法におけるさらに後続の工程を模式的に示す説明図である。
【図4】本発明における焼成工程を模式的に示す説明図である。
【図5】本発明のセラミックス基板における突起電極とその近傍の断面形状を模式的に示す説明図である。
【図6】本発明の方法により製造されたセラミックス基板の突起電極部分を拡大して示す断面写真である。
【図7】従来の方法により製造されたセラミックス基板の突起電極部分を拡大して示す断面写真である。
【符号の説明】
2: 多層セラミックス回路基板、5:導体ペースト、10, 215, 225: 貫通孔、11, 13: 第3グリーンシート (未焼結シート) 、12: 第2グリーンシート (未焼結シート) 、20: ビア、59: 配線パターン、101, 102: 押圧板、210, 220, 230:第1グリーンシート
Claims (3)
- 柱状の導体からなる1または2以上の突起電極を基板上に有するセラミックス基板であって、少なくとも一部の突起電極の下側で、基板のセラミックスが突起電極に向かって山型に張り出していることを特徴とするセラミックス基板。
- 突起電極と基板との間に導体層が介在する請求項1に記載のセラミックス基板。
- 突起電極に向かうセラミックスの張り出しの高さが導体層の厚みより大きい、請求項2に記載のセラミックス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163504A JP4038611B2 (ja) | 2002-06-04 | 2002-06-04 | セラミックス基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163504A JP4038611B2 (ja) | 2002-06-04 | 2002-06-04 | セラミックス基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004014650A JP2004014650A (ja) | 2004-01-15 |
JP4038611B2 true JP4038611B2 (ja) | 2008-01-30 |
Family
ID=30431973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163504A Expired - Lifetime JP4038611B2 (ja) | 2002-06-04 | 2002-06-04 | セラミックス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4038611B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10854385B2 (en) | 2017-09-20 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Method for producing ceramic substrate, ceramic substrate, and module |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335653A (ja) * | 2006-06-15 | 2007-12-27 | Alps Electric Co Ltd | 回路基板の製造方法、及びその回路基板、並びにその回路基板を使用した回路モジュール |
-
2002
- 2002-06-04 JP JP2002163504A patent/JP4038611B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10854385B2 (en) | 2017-09-20 | 2020-12-01 | Murata Manufacturing Co., Ltd. | Method for producing ceramic substrate, ceramic substrate, and module |
Also Published As
Publication number | Publication date |
---|---|
JP2004014650A (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5278149B2 (ja) | 回路基板及び回路モジュール | |
JP4597585B2 (ja) | 積層電子部品及びその製造方法 | |
JP5409261B2 (ja) | 電子部品搭載用基板の製造方法 | |
US20080223606A1 (en) | Ceramic Substrate and Method for Manufacturing the Same | |
JP4337949B2 (ja) | 回路基板及び回路基板の製造方法 | |
JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
JP4497247B2 (ja) | 積層型セラミック電子部品の製造方法 | |
JP2680443B2 (ja) | セラミック配線基板およびその製造方法 | |
JP4284782B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP4038611B2 (ja) | セラミックス基板 | |
JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
JP4038610B2 (ja) | セラミックス基板の製造方法 | |
JP3823881B2 (ja) | 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 | |
JP2010199346A (ja) | 配線基板および配線基板の製造方法 | |
JP4404063B2 (ja) | 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 | |
JP3618060B2 (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
JP2817890B2 (ja) | セラミックス多層基板及びその製造方法 | |
JP4329253B2 (ja) | フリップチップ用セラミック多層基板の製造方法 | |
JP2006032747A (ja) | 積層電子部品及びその製造方法 | |
JP4826348B2 (ja) | 突起状電極付き多層セラミック電子部品の製造方法 | |
JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
JP4044552B2 (ja) | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040412 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4038611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |