JP3823881B2 - 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 - Google Patents
回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 Download PDFInfo
- Publication number
- JP3823881B2 JP3823881B2 JP2002163502A JP2002163502A JP3823881B2 JP 3823881 B2 JP3823881 B2 JP 3823881B2 JP 2002163502 A JP2002163502 A JP 2002163502A JP 2002163502 A JP2002163502 A JP 2002163502A JP 3823881 B2 JP3823881 B2 JP 3823881B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- connection structure
- connection member
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子や半導体パッケージ等の電子部品を搭載または実装するために二つの回路基板間を接続する接続構造、より詳しくは表面実装型の接続構造と、この接続構造の形成方法およびこの接続構造を有する物品に関する。
【０００２】
【従来の技術】
近年、半導体素子の高集積化や電子部品の小型化に伴い、半導体素子、半導体パッケージ、及び半導体素子を搭載した回路基板における外部端子密度は増大傾向にある。
【０００３】
このため、端子を格子状に配置して基板主面に形成し、端子密度を増大させた端子構造が盛用されている。この端子構造は、基板表面から隆起しており、高密度であっても、隣接端子同士が短絡しない構造となっており、高密度の表面実装を実現する。
【０００４】
例えば、半導体素子であればフリップチップ実装が、半導体パッケージであれば、ＢＧＡ(Ball Grid Array) パッケージや、さらに小型化されたＣＳＰ(Chip Scale Pakage) が挙げられる。これらはいずれも、一般に、回路基板上に形成された球状の接続部材を介して外部回路基板と接続する構造であると特徴づけることができる。
【０００５】
図１、２にセラミックＢＧＡパッケージにおける接続構造を模式的に示す。
図１は、実装基板に実装される前のＢＧＡパッケージの外部端子接続構造を模式的に示す部分拡大図である。球状の接続部材として高温半田ボールを用い、これがろう材の低温半田によって、回路基板であるパッケージ基板 (モジュール基板でも良い）の電極に予め接合されている。この接合は、基板の電極上に低温半田ペーストをスクリーン印刷により塗布し、この上に高温半田ボールを配置し、リフロー加熱して低温半田のみを溶融することにより達成される。
【０００６】
図２は、実装基板に実装した後のＢＧＡパッケージの実装接続構造を模式的に示す部分拡大図である。実装基板の電極に低温半田ペーストをスクリーン印刷により塗布した後、図１に示したＢＧＡパッケージを、対応する電極が向かい合うように位置合わせして実装基板上に載置し、再度リフローすると、図２に示した実装接続構造が形成される。
【０００７】
低温半田はリフローによって溶融し、電極及び高温半田ボールと濡れる一方で、自身の表面張力が作用する結果、低温半田からなる接合部（半田フィレット）は、図示のように湾曲部となる。高温半田ボールが球状であるため、実装後の接続構造では、図２に示すように、低温半田は上下の各基板との接合部でいずれも急峻な (曲率半径の小さい) 湾曲形状をとることになる。
【０００８】
【発明が解決しようとする課題】
一般に、パッケージ基板と実装基板が同じ材料でない限り、その熱膨張係数には差があるため、環境温度が上下すると接続部に応力が発生することは良く知られている。図２に示すように実装したＢＧＡパッケージの場合、応力の集中は上記のように湾曲した接合部に集中し、この湾曲の曲率半径が小さいほど、応力に対する耐久性が乏しくなる。その結果、低温半田からなる湾曲した接合部の近傍にクラックが入り、信頼性に問題を生ずる。特にセラミックＢＧＡパッケージでは、一般にプラスチック質である実装基板との熱膨張係数の差が大きく、発生する熱応力も大きくなるので、この問題がより深刻となる。また、上記の問題は、ＢＧＡに限らず、球状の接続部材を利用した他の接続構造にもあてはまる。
【０００９】
従来、電子部品の表面実装の接続構造といえば、チップ部品について図３に示すような富士山型の構造であり、低温半田のろう付けで形成された半田フィレットは、図示のように緩やかなカーブを描いていた。従って、その曲率半径は大きく、熱応力に対する信頼性は高かった。
【００１０】
しかし、半導体素子や電子部品の多端子化や小型化が進展し、ＢＧＡのような格子状端子による表面実装を行う必要に迫られて、前述した問題、即ち、半田フィレットの曲率半径が小さく、熱応力に対する耐久性が乏しいという問題が顕在化した。今後も多端子化、小型化は進展するので、これは抜本的に解決しなければならない重要な問題である。
【００１１】
本発明は、熱応力に強く、信頼性の高い、表面実装に適した回路基板間の接続構造とその形成方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明者は、従来の接続部材が球状あるいは半球状をしているため、これを接続するろう材が描く湾曲の曲率半径が小さくなり、応力に対する信頼性の低下につながっていると考えた。従って、ろう材による接続部の曲率半径を大きくすることで、上記課題を解決できるはずである。
【００１３】
本発明によれば、接続構造を、図４に模式的に示すように「鼓(ツヅミ) 型」とすることで、曲率半径を大きくすることができ、接続構造の熱応力に対する信頼性を高めることができる。
【００１４】
この鼓型の接続構造は、二つの基板の一方の電極上に柱状、好ましくは円柱状の接続部材を形成しておき、下側に配置した他方の基板の電極に半田ペーストを塗布し、位置合わせ後にリフロー加熱することにより形成することができる。後で詳述するように、リフロー中に溶融した半田が接続部材の周囲を這い上がって、上側の基板に達し、表面張力によって自然に鼓型の湾曲形状をとる。即ち、この方法により、図５に示すように、柱状の接続部材とその周囲の半田 (広義にはろう材) とからなる、全体として鼓型の接続構造が形成される。
【００１５】
本発明は、第１基板の主面に形成された少なくとも一つの第１電極と、第２基板の主面に形成された、前記第１電極に対向する少なくとも一つの第２電極とを接続する、二つの回路基板間の接続構造に関する。
【００１６】
１態様において、本発明の接続構造は、柱状の接続部材とその周囲のろう材とから構成され、少なくとも一方の前記基板の主面に垂直な該接続構造の断面の形状が、両基板間にある最小径位置から第１電極および第２電極に向かって次第に径が増大する形状であることを特徴とする。
【００１７】
好適態様において、
・柱状の接続部材は第１基板の第１電極上に予め形成されていたものであり、
・第１基板の基板材料が、柱状の接続部材に対応する位置で、この接続部材に向かって山型に張り出している。
【００１８】
別の態様において、本発明の接続構造は、第１基板の第１電極上に予め形成されていた柱状の接続部材とその周囲のろう材とから構成され、少なくとも一方の前記基板の主面に垂直な該接続構造の断面の形状が、両基板間の接続部材の長さの中間点位置またはそれより第１基板に近い位置から第２電極に向かって次第に径が増大する形状であることを特徴とする。
【００１９】
本発明によればまた、上記接続構造を有することを特徴とする回路基板および実装基板に表面実装された電子部品も提供される。
本発明によればさらに、第２基板の第２電極が形成されている主面にろう材を塗布し、第１電極上に柱状の接続部材が形成されている第１基板と上記第２基板を、第１電極と第２電極が向かい合い、接続部材がろう材と接するように配置した後、加熱してろう材を溶融することからなる、上記接続構造の形成方法も提供される。
【００２０】
【発明の実施の形態】
本発明に係る接続構造は、第１基板の主面に形成された少なくとも一つの第１電極と、第２基板の主面に形成された、前記第１電極に対向する少なくとも一つの第２電極とを接続する、二つの回路基板間の接続構造である。
【００２１】
二つの基板はいずれも回路基板である。本発明において、回路基板とは、回路を有する基板または基板様構造を全て含む意味である。典型的には、一方が半導体素子を搭載したパッケージ基板 (モジュール基板でもよい) であり、他方がパッケージを実装する実装基板である。しかし、本発明は、原理的にはフリップチップ実装にも適用でき、その場合には一方の基板は半導体素子そのものであり、他方の基板は素子を搭載する回路基板や半導体パッケージとなる。
【００２２】
各基板の主面に形成された電極（即ち、第１電極および第２電極）は、通常はパッド状の電極（ランド）であり、当業者には周知の方法により形成することができる。
【００２３】
１態様において、本発明の接続構造は、少なくとも一方の基板、両基板が平行に配置されていれば両方の基板、の主面に垂直なその断面の形状が、両基板間にある最小径位置から第１電極および第２電極に向かって次第に径が増大する形状であることを特徴とする。
【００２４】
即ち、図４に示すように、上記断面において、径が最小のくびれ部が両基板間の中間の位置、理想的には両基板間の中間点 (接続構造の高さの半分) 付近の位置にあり、それから上下両方向に径が単調に拡大するという、鼓型の接続構造である。図２に示すようにＢＧＡによる接続構造では複数の湾曲 (ボールの湾曲も含めて、三つの湾曲) を有しているのとは異なり、本発明では、接続構造の断面形状は単一の湾曲から構成される。また、図３に示すような、単一湾曲から構成されていても、最小径の部分が一方の基板位置またはその近傍にある富士山型とも異なる。
【００２５】
本発明の接続構造は、鼓型の単一湾曲であれば、その厳密な湾曲形状は問わない。湾曲形状は円弧であってもよく、あるい放物線のように円弧を外れた形状であってもよい。この湾曲形状は実質的に直線部分を含まない。
【００２６】
本発明の接続構造の湾曲形状は、接続構造の外周部を構成する材料が溶融した時の表面張力によって形成される。従って、この材料はろう材、典型的には半田である。接続構造の全体をろう材から構成することも可能であるが、その場合には、ろう材が溶融した時に上側の基板を支えきれない恐れがある。そのため、ろう材のろう付け温度では溶融しない、別の材料とろう材を組合わせて接続構造を構成することが好ましい。
【００２７】
従って、本発明の好ましい接続構造は、図５に示すように、ろう付け時に基板を支える支持部材としても機能する柱状の接続部材と、その周囲のろう材 (図示例では半田、好ましくは低温半田) とから構成される。接続部材は円柱状であることが好ましいが、角柱状であってもよい。接続部材は、溶融温度がろう材より十分に高く、ろう付け温度で溶融しない導電性材料、一般には電気良導体の金属もしくは合金から構成する。図示のように、接続部材は両基板の電極と接続されるので、接合に有利なように、少なくとも一方の基板の電極と同一または同系の材料から接続部材を形成することが好ましい。
【００２８】
柱状の接続部材は、一方の基板の電極上 (即ち、第１基板の第１電極上) に予め形成しておくことが好ましい。方向性を持たない球状の半田ボールとは異なり、方向性のある柱状、例えば円柱状の接続部材を、１個ずつ直立させて電極上に配置するのは、コスト高となり、得策ではない。配置の難易度は、球状より柱状の方がはるかに高いからである。
【００２９】
他方の基板 (即ち、第２基板) の電極 (即ち、第２電極) が形成されている主面には、ろう材を塗布する。ろう材としては、半田以外のものも使用可能であるが、以下では代表的なろう材である半田を使用した場合について説明する。半田は半田ペーストの形態で塗布することができる。半田ペーストの塗布は、常法に従って、スクリーン印刷により、電極 (およびその周辺) だけが塗布されるように行うことが好ましい。電極以外の基板主面に、半田で濡れにくい被覆（ソルダレジスト）を施してもよい。
【００３０】
半田ペーストを塗布した第２基板の上に、柱状の接続部材が電極上に形成されている第１基板を、第１電極と第２電極が対向するように位置決めして乗せ、第１基板の接続部材を第２基板の電極上の半田ペーストと接触させた後、リフロー炉等で加熱して、半田を溶融させる。
【００３１】
接続部材と電極は、半田濡れ性が、基板材料 (例、セラミックスまたはプラスチックス) に比べて高い。また、柱状、特に円柱状の接続部材は、ボールとは異なり、外周面 (側面) に垂直方向の湾曲がない。そのため、第２基板の第２電極上で溶融した半田は、パッド状の電極を超えて周囲の基板に広がるのではなく、第２電極上に集まり、接続部材の外周面を伝わって這い上がり、対向する第１基板の第１電極に到達し、その表面張力によって鼓型形状を実現する。
【００３２】
こうして、図５に示す形態の本発明に係る接続構造が形成される。図示例では、パッケージ基板とその電極が第１基板と第１電極であり、実装基板とその電極が第２基板と第２電極に相当する。半導体パッケージの実装の場合、第１基板と第２基板はこの組合わせ (即ち、第１基板はパッケージ基板) とすることが好ましいが、逆の組合わせとすることも原理的には可能である。
【００３３】
接続部材の高さが非常に高いと、溶融半田が這い上がり切れず、鼓型形状とはならずに、富士山形状となる。鼓型形状となる条件は、接続部材の寸法 (径と高さ) 、接続部材の半田濡れ性、半田の塗布量、リフロー兼ねる条件等に左右されるので、これらの値を適切に選ぶ必要がある。
【００３４】
図５に示すように、半田フィレットは、上下の両基板に達する単一の湾曲を構成するため、湾曲の曲率半径は最大となり、応力に対する耐久性が高い接続構造となる。従って、接続部が熱応力を受けても、湾曲した接続部にクラックが入る危険性が極めて小さく、信頼性の高い実装が可能となる。また、半田ペーストを実装基板 (第２基板) に塗布するだけで、実装基板側だけでなく、パッケージ基板 (第１基板) 側でも、接続部材と基板との半田付けが達成される。従って、パッケージ基板の電極上に形成した接続部材と該電極との接合強度が弱くても、半田付けにより接続部材の接合強度が著しく高まる。
【００３５】
但し、パッケージ基板 (第１基板) 上の電極 (第１電極) と、その上に形成した接続部材との接合強度が十分に高い場合には、第１電極と接続部材との半田付けは必要ない。その場合には、上記の方法において、溶融半田が第１基板に到達するまで這い上がらずに、接続部材の中間まで這い上がって、実装基板 (第２基板) の電極 (第２電極) と接続部材との半田付けを行うだけでもよい。こうすると、鼓型ではなく、図６に示すような富士山型の接続構造が形成される。
【００３６】
その場合でも、本発明に従って、半田フィレットの曲率半径を最大にするため、半田フィレットの高さが接続部材の高さの半分以上になるようにする。それにより、曲率半径が上記の鼓型と同等か、それより大きい接続構造となる。基板と接続部材が同じであれば、鼓型を形成するよりは少ない量の半田ペーストを塗布することによって、富士山型の半田フィレットを形成することができる。
【００３７】
本発明のこの態様は、一般化すると、接続構造が第１基板の第１電極上に予め形成されていた柱状の接続部材とその周囲のろう材とから構成され、少なくとも一方の前記基板の主面に垂直な接続構造の断面の形状が、両基板間の接続部材の長さの中間点位置またはそれより第１基板に近い位置から第２電極に向かって次第に径が増大する形状であることを特徴とする接続構造である。
【００３８】
第１基板の第１電極上に接続部材を形成する方法としては、高さが揃い、かつ導電性の良好な接続部材を形成できる任意の方法を利用することができる。第１基板が多層セラミック回路基板である場合、実施例に述べる方法を利用することができる。この方法は、グリーンシート積層法による多層セラミック回路基板の製造時に接続部材も同時に形成することができるので、接続部材を低コストで形成することができ、かつ原料の導体ペーストが緻密に焼結し、高さが揃った、信頼性の高い接続部材を形成することができる。
【００３９】
【実施例】
まず、接続部材が予め第１電極上に形成された第１基板となる、電極上に円柱状接続部材を有する多層セラミック回路基板の製造方法を、図７〜９を参照しながら説明する。
【００４０】
この方法で製造された回路基板２ (本発明における第１基板）は、図９(b) に示すように、多層セラミック基板の最上層の基板層21の上に、円柱状の接続部材50を有する。回路基板２は、下から順に積層されたセラミック基板層23, 22, 21と、層間の導通のためのビア20及び配線パターン59を有する。最上層21の上の配線パターン59の一部は、電極パッド、即ち、本発明における第１電極を構成しており、接続部材50はこの電極の上に形成される。
【００４１】
まず、図７(a) に示すように、セラミック基板層21、22、23を形成するための基板形成用グリーンシート210, 220, 230 と、これらのグリーンシートの焼成温度では焼結しない非焼結シート (これもグリーンシートである) 11, 12, 13を準備する。基板形成用グリーンシートは1000℃以下で焼結する低温焼成可能なグリーンシート (例、ガラスセラミック系) であることが好ましい。非焼結シートのうち、シート12は接続部材の形成用であり、残りの最外層のシート11, 13は、焼成時に導体ペーストや基板形成用グリーンシートと押圧板との融着を防止するためのものである。これらの非焼結シートは、いずれも焼成後に除去されるので、安価で焼成温度が高いアルミナ系のものとすることが好ましい。
【００４２】
基板形成用グリーンシートはいずれも、質量％でCaO-Al2O3-SiO2-B2O3 系ガラス60％とアルミナ40％とよりなる低温焼成セラミック基板材料の混合粉末から作成する。この混合粉末に、溶剤、バインダー及び可塑剤を加え、混錬して、スラリーを調製し、このスラリーから常法のドクターブレード法により厚み0.3 mmのグリーンシートを作成する。
【００４３】
非焼結シートは、接続部材形成用と押圧用のいずれも、アルミナ粉末をバインダーと混合して得たペーストから作成する。このペーストを、常法のドクターブレード法によりシート成形して、厚み0.3 mmのグリーンシートを作成する。
【００４４】
次に、図７(b) に示すように、基板形成用グリーンシート210, 220と、接続部材形成用の非焼結シート12に、それぞれ直径0.3 mmの円筒形貫通孔215, 225, 10を形成する。貫通孔210, 220はビア形成用であり、貫通孔10は接続部材形成用である。これらの貫通孔には、図８(a) に示すように、導体ペースト５を充填する。この充填は、スキージを用いたスクリーン印刷法により行う。
【００４５】
周知のように、導体ペーストは導体の金属粉末とバインダーを溶媒と混合してペースト化したものである。使用する導体ペーストは、基板形成用グリーンシートの焼成温度で焼結する導体材料からなるものである。焼成温度が1000℃以下の場合、一般に銀または銀合金が導体材料として使用される (本実施例では銀ペーストを使用) 。非焼結シート12の貫通孔10に充填される導体ペースト (接続部材形成用) は、焼成中に非焼結シートと接着しないように、ガラスフリットを含有しないものを使用することが好ましい。基板形成用グリーンシートの貫通孔215, 225に充填される導体ペースト (ビア形成用) も、ビアの電気抵抗を低くするため、ガラスフリットを含有しないものが好ましい。
【００４６】
次いで、図８(b) に示すように、基板形成用グリーンシート210, 220, 230 の上に、配線パターン59を形成する。最上層のグリーンシート210 の上に形成する配線パターン59は、パッド電極用のパターンを含んでいる。配線パターンは、適当な導体ペーストのスクリーン印刷により形成するのが普通である。使用する導体ペーストは、やはり低温焼成用のものである。
【００４７】
その後、図９(a) に示すように、下から順に、融着防止用非焼結シート13、基板形成用グリーンシート230, 220, 210 、接続部材形成用の非焼結シート12、融着防止用非焼結シート11を、位置合わせしながら積層し、熱圧着して積層体を得る。熱圧着の条件は、温度100 ℃、積層体の押圧力５×106 Pa、保持時間20秒である。
【００４８】
次に、この積層体を、図９(a) に示すように上下からアルミナ製の押圧板101, 102で加圧しながら、基板形成用グリーンシートが焼結し、非焼結シートは焼結しない温度で焼成して、基板形成用グリーンシート230, 220, 210 を、貫通孔内に充填された導体ペースト５および配線パターン59と同時に焼結させる。押圧板は、耐火セラミックスまたは金属から形成できる。
【００４９】
焼成条件は、設定温度900 ℃、保持時間20分である。焼成時の加圧は、積層体をその積層方向、即ち、その厚み方向に、７×105 Paの力で加圧するように行う。この加圧により、後で詳しく説明するように、多数の接続部材50を形成した場合に、高さが揃い、かつ緻密に焼結した接続部材とすることができる。
【００５０】
焼成により、電極形成用グリーンシートは焼結して一体化し、基板層23、22、21からなる多層セラミック回路基板が得られる。この回路基板は、焼結して基板に一体化された配線パターン59、ビア20および円柱状の接続部材50を有する。接続部材50は配線パターン59の一部を構成するパッド状電極の上に形成され、電極に接合している。接合部材50の高さは非焼結シートの厚みとほぼ同じである (図９(b) を参照) 。
【００５１】
一方、非焼結シートは、その焼結温度が焼成温度より高いため、焼成中には焼結しないが、それらのグリーンシートを結合していたバインダーや他の有機成分 (例、可塑剤) は焼成中に熱分解して消失する。こうして、非焼結シートは焼成中に気孔率が高まり、焼成初期に各グリーンシートや導体ペーストから発生するガス (主に有機物の分解による) は、非焼結シートを経て支障なく排出することができる。
【００５２】
最後に、非焼結シート11、12、13を除去する。これらのシートは、焼成中にバインダーが消失し、セラミック粒子 (アルミナ粉末) がもはや結合していないため、ハケで払うだけで簡単に除去できる。それにより、図９(b) に示す、接続部材50が一体に形成された多層セラミック回路基板２が現れる。基板上に残存する非焼結シート由来のアルミナ粉末は、水中での超音波洗浄により除去できる。
【００５３】
回路基板２の表面に露出した電極と柱状の接続部材には、Ni／Au等のメッキ処理を行い、半田実装時の濡れ性を向上させることが好ましい。
こうして形成した回路基板２に半導体素子51等を搭載し、ワイヤーボンド等の方法で素子と回路基板の電極を接続して、半導体モジュール基板 (パッケージ基板) ３を得る（図10）。
【００５４】
次に、半田ペーストをその電極に塗布した実装基板５を用意し、この実装基板の上に、半導体モジュール基板３を位置合わせして載置し、リフロー炉で加熱することにより半田を溶融させると、半田52及び接続部材50からなる、本発明に係る鼓型形状の接続構造が得られる（図11）。使用した半田ペーストは共晶半田のペーストである。
【００５５】
図12は、こうして形成された鼓型形状の接続構造の拡大断面写真である。
図11及び図12に示すように、本発明に係る、接続部材を半田フィレットが包囲した構造の鼓型形状の接続構造は、半田フィレットにより形成される外周形状が１個の湾曲しか有していないため、その曲率半径が大きい。従って、熱応力に対する信頼性が高い。また、円柱状接続部材が一体的に形成された回路基板を使用することで、ＢＧＡのような接続部材の配置コストが不要となり、コストが低下する。同時に、半田ペーストを実装基板側のみに塗布して、１回のリフロー加熱だけで鼓型の接続構造を実現できるため、工程が簡単である。
【００５６】
最後に、前述した多層セラミック回路基板の製造方法において、積層体の焼成を加圧下で行うことによる効果について説明する。
グリーンシートを積層した積層体の焼成中、焼結するグリーンシートは空隙が減少し、セラミックス層の厚みがかなり小さくなる。一方、焼結しない非焼結シートは、焼成後も厚みはほとんど変化しない。
【００５７】
ところで、グリーンシートに形成した径が１mmより小さい微小な多数の貫通孔の全てに、スクリーン印刷により導体ペーストを完全に充填するのは困難であり、一部の貫通孔では導体ペーストが不足することがある。さらに、貫通孔内の導体ペーストも焼結に伴って、その体積は縮小する。
【００５８】
焼結するグリーンシート210, 220に形成されたビア形成用の貫通孔215, 225に充填された導体ペーストは、焼成中に周囲のグリーンシートの厚みが縮小するのに伴って、偏平化して圧縮され、仮にその貫通孔への導体ペーストの充填が不十分でも、十分に緻密化したビア20が形成される。
【００５９】
一方、焼結しない非焼結シート12内の貫通孔10に充填された導体ペーストは、周囲の非焼結シート12の厚みが焼成中にほとんど変化しないため、上記の圧縮を受けない。また、この導体ペーストは、前述したように、ガラスフリットのような低融点の融着成分を含有していない。これらの条件が重なって、焼成により形成された接続部材59は、焼成中に加圧しないと、特に上部や外周部にボイドを多く含んだ、緻密化が不足したポーラスなものとなりがちである。特に、貫通孔への導体ペーストの充填が不十分であると、接続部材が陥没して、その高さが不揃いとなることもある。
【００６０】
積層体の焼成を積層体の厚み方向に加圧しながら行うと、貫通孔10に充填された導体粉末の緻密度が低くなった時、その下側に存在する、焼成中に焼結温度付近で流動化した基板形成用グリーンシート210 のセラミックス材料が、貫通孔10内に流入し、導体粉末を貫通孔の奥まで押し込む。この時、押圧用の非焼結シート11が蓋の役割を果たす。こうして、たとえ貫通孔への導体ペーストの充填が不完全であっても、蓋をされた貫通孔の先端まで密に導体が詰まった、緻密で高さが揃った接続部材が形成される。また、焼成中の加圧は、反りや、主面と同方向の収縮を抑制するという別の利点もある。
【００６１】
こうして形成された接続部材は、図12に示すように、回路基板 (図示例ではモジュール基板) と接続部材との界面が直線とはならず、基板材料のセラミックスが接続部材内に流入することで形成された、セラミックスが接続部材に向かって山型に張り出して盛り上がることにより湾曲した界面を有する。パッド電極59も、流入するセラミックスに押されて同様に山型に変形する。山型の張出しは、山の高さが電極59 (即ち、第１基板の第１電極) の厚みに等しいか、それより大きいことが好ましい。
【００６２】
非焼結シート11による蓋があるため、この基板からのセラミックスの接続部材への流入量は、導体ペーストの充填量に応じて自動的に制御され、接続部材の焼結密度と高さが安定する。接続部材と基板電極との界面がこのように変形していても、回路基板への悪影響がないことは、当業者には理解されよう。
【００６３】
このような結果を得るのに必要な焼成時の加圧力は、セラミックス材料や焼成条件等にも依存するが、３〜15 kgf/cm2 (３〜15×105 Pa) 程度であろう。加圧力が小さすぎるとセラミックスの流動効果が小さく、大きすぎるとグリーンシートが変形する恐れがある。
【００６４】
【発明の効果】
本発明の回路基板の接続構造は、曲率半径の大きい鼓型または富士山型の形状をとるため、熱応力を受けてもクラックが入りにくく、耐久性と信頼性に優れている。さらに、本発明の接続構造の形成方法によれば、予めパッケージ回路基板に接続部材を一体的に形成するため、半田ペーストの塗布は実装基板側のみでよく、リフロー加熱も１回ですむため、工程が簡単で安価である。
【図面の簡単な説明】
【図１】従来のＢＧＡパッケージの外部端子を模式的に示す拡大断面図である。
【図２】実装基板に実装した上記ＢＧＡパッケージの接続構造を模式的に示す拡大断面図である。
【図３】実装基板に実装した従来のチップ部品の接続構造を模式的に示す拡大断面図である。
【図４】実装基板とパッケージ基板の間に形成された本発明に係る接続構造を模式的に示す拡大断面図である。
【図５】実装基板とパッケージ基板の間に形成された本発明に係る接続構造の１態様を模式的に示す拡大断面図である。
【図６】実装基板とパッケージ基板の間に形成された本発明に係る接続構造の別の態様を模式的に示す拡大断面図である。
【図７】図７(a), (b)は本発明に係る回路基板の接続構造に用いる接続部材の形成方法における工程の一部を模式的に示す説明図である。
【図８】図２(a), (b)は、上記方法における後続工程を模式的に示す説明図である。
【図９】図３(a), (b)は、上記方法におけるさらに後続の工程を模式的に示す説明図である。
【図１０】上記方法で形成された接続部材を有する半導体パッケージの断面形状を模式的に示す説明図である。
【図１１】本発明に係る回路基板の接続構造を模式的に示す説明図である。
【図１２】本発明に係る回路基板の接続構造を拡大して示す断面写真である。
【符号の説明】
２: 回路基板、３：半導体パッケージ (モジュール基板) 、５：導体ペースト、10, 215, 225: 貫通孔、11, 12, 13: 非焼結グリーンシート、20: ビア、21, 22, 23: セラミックス基板層、50：接続部材、51：半導体素子、52：接続構造 (接続部) 、59: 配線パターン、101, 102: 押圧板、210, 220, 230: 基板形成用グリーンシート
【発明の属する技術分野】
本発明は、半導体素子や半導体パッケージ等の電子部品を搭載または実装するために二つの回路基板間を接続する接続構造、より詳しくは表面実装型の接続構造と、この接続構造の形成方法およびこの接続構造を有する物品に関する。
【０００２】
【従来の技術】
近年、半導体素子の高集積化や電子部品の小型化に伴い、半導体素子、半導体パッケージ、及び半導体素子を搭載した回路基板における外部端子密度は増大傾向にある。
【０００３】
このため、端子を格子状に配置して基板主面に形成し、端子密度を増大させた端子構造が盛用されている。この端子構造は、基板表面から隆起しており、高密度であっても、隣接端子同士が短絡しない構造となっており、高密度の表面実装を実現する。
【０００４】
例えば、半導体素子であればフリップチップ実装が、半導体パッケージであれば、ＢＧＡ(Ball Grid Array) パッケージや、さらに小型化されたＣＳＰ(Chip Scale Pakage) が挙げられる。これらはいずれも、一般に、回路基板上に形成された球状の接続部材を介して外部回路基板と接続する構造であると特徴づけることができる。
【０００５】
図１、２にセラミックＢＧＡパッケージにおける接続構造を模式的に示す。
図１は、実装基板に実装される前のＢＧＡパッケージの外部端子接続構造を模式的に示す部分拡大図である。球状の接続部材として高温半田ボールを用い、これがろう材の低温半田によって、回路基板であるパッケージ基板 (モジュール基板でも良い）の電極に予め接合されている。この接合は、基板の電極上に低温半田ペーストをスクリーン印刷により塗布し、この上に高温半田ボールを配置し、リフロー加熱して低温半田のみを溶融することにより達成される。
【０００６】
図２は、実装基板に実装した後のＢＧＡパッケージの実装接続構造を模式的に示す部分拡大図である。実装基板の電極に低温半田ペーストをスクリーン印刷により塗布した後、図１に示したＢＧＡパッケージを、対応する電極が向かい合うように位置合わせして実装基板上に載置し、再度リフローすると、図２に示した実装接続構造が形成される。
【０００７】
低温半田はリフローによって溶融し、電極及び高温半田ボールと濡れる一方で、自身の表面張力が作用する結果、低温半田からなる接合部（半田フィレット）は、図示のように湾曲部となる。高温半田ボールが球状であるため、実装後の接続構造では、図２に示すように、低温半田は上下の各基板との接合部でいずれも急峻な (曲率半径の小さい) 湾曲形状をとることになる。
【０００８】
【発明が解決しようとする課題】
一般に、パッケージ基板と実装基板が同じ材料でない限り、その熱膨張係数には差があるため、環境温度が上下すると接続部に応力が発生することは良く知られている。図２に示すように実装したＢＧＡパッケージの場合、応力の集中は上記のように湾曲した接合部に集中し、この湾曲の曲率半径が小さいほど、応力に対する耐久性が乏しくなる。その結果、低温半田からなる湾曲した接合部の近傍にクラックが入り、信頼性に問題を生ずる。特にセラミックＢＧＡパッケージでは、一般にプラスチック質である実装基板との熱膨張係数の差が大きく、発生する熱応力も大きくなるので、この問題がより深刻となる。また、上記の問題は、ＢＧＡに限らず、球状の接続部材を利用した他の接続構造にもあてはまる。
【０００９】
従来、電子部品の表面実装の接続構造といえば、チップ部品について図３に示すような富士山型の構造であり、低温半田のろう付けで形成された半田フィレットは、図示のように緩やかなカーブを描いていた。従って、その曲率半径は大きく、熱応力に対する信頼性は高かった。
【００１０】
しかし、半導体素子や電子部品の多端子化や小型化が進展し、ＢＧＡのような格子状端子による表面実装を行う必要に迫られて、前述した問題、即ち、半田フィレットの曲率半径が小さく、熱応力に対する耐久性が乏しいという問題が顕在化した。今後も多端子化、小型化は進展するので、これは抜本的に解決しなければならない重要な問題である。
【００１１】
本発明は、熱応力に強く、信頼性の高い、表面実装に適した回路基板間の接続構造とその形成方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明者は、従来の接続部材が球状あるいは半球状をしているため、これを接続するろう材が描く湾曲の曲率半径が小さくなり、応力に対する信頼性の低下につながっていると考えた。従って、ろう材による接続部の曲率半径を大きくすることで、上記課題を解決できるはずである。
【００１３】
本発明によれば、接続構造を、図４に模式的に示すように「鼓(ツヅミ) 型」とすることで、曲率半径を大きくすることができ、接続構造の熱応力に対する信頼性を高めることができる。
【００１４】
この鼓型の接続構造は、二つの基板の一方の電極上に柱状、好ましくは円柱状の接続部材を形成しておき、下側に配置した他方の基板の電極に半田ペーストを塗布し、位置合わせ後にリフロー加熱することにより形成することができる。後で詳述するように、リフロー中に溶融した半田が接続部材の周囲を這い上がって、上側の基板に達し、表面張力によって自然に鼓型の湾曲形状をとる。即ち、この方法により、図５に示すように、柱状の接続部材とその周囲の半田 (広義にはろう材) とからなる、全体として鼓型の接続構造が形成される。
【００１５】
本発明は、第１基板の主面に形成された少なくとも一つの第１電極と、第２基板の主面に形成された、前記第１電極に対向する少なくとも一つの第２電極とを接続する、二つの回路基板間の接続構造に関する。
【００１６】
１態様において、本発明の接続構造は、柱状の接続部材とその周囲のろう材とから構成され、少なくとも一方の前記基板の主面に垂直な該接続構造の断面の形状が、両基板間にある最小径位置から第１電極および第２電極に向かって次第に径が増大する形状であることを特徴とする。
【００１７】
好適態様において、
・柱状の接続部材は第１基板の第１電極上に予め形成されていたものであり、
・第１基板の基板材料が、柱状の接続部材に対応する位置で、この接続部材に向かって山型に張り出している。
【００１８】
別の態様において、本発明の接続構造は、第１基板の第１電極上に予め形成されていた柱状の接続部材とその周囲のろう材とから構成され、少なくとも一方の前記基板の主面に垂直な該接続構造の断面の形状が、両基板間の接続部材の長さの中間点位置またはそれより第１基板に近い位置から第２電極に向かって次第に径が増大する形状であることを特徴とする。
【００１９】
本発明によればまた、上記接続構造を有することを特徴とする回路基板および実装基板に表面実装された電子部品も提供される。
本発明によればさらに、第２基板の第２電極が形成されている主面にろう材を塗布し、第１電極上に柱状の接続部材が形成されている第１基板と上記第２基板を、第１電極と第２電極が向かい合い、接続部材がろう材と接するように配置した後、加熱してろう材を溶融することからなる、上記接続構造の形成方法も提供される。
【００２０】
【発明の実施の形態】
本発明に係る接続構造は、第１基板の主面に形成された少なくとも一つの第１電極と、第２基板の主面に形成された、前記第１電極に対向する少なくとも一つの第２電極とを接続する、二つの回路基板間の接続構造である。
【００２１】
二つの基板はいずれも回路基板である。本発明において、回路基板とは、回路を有する基板または基板様構造を全て含む意味である。典型的には、一方が半導体素子を搭載したパッケージ基板 (モジュール基板でもよい) であり、他方がパッケージを実装する実装基板である。しかし、本発明は、原理的にはフリップチップ実装にも適用でき、その場合には一方の基板は半導体素子そのものであり、他方の基板は素子を搭載する回路基板や半導体パッケージとなる。
【００２２】
各基板の主面に形成された電極（即ち、第１電極および第２電極）は、通常はパッド状の電極（ランド）であり、当業者には周知の方法により形成することができる。
【００２３】
１態様において、本発明の接続構造は、少なくとも一方の基板、両基板が平行に配置されていれば両方の基板、の主面に垂直なその断面の形状が、両基板間にある最小径位置から第１電極および第２電極に向かって次第に径が増大する形状であることを特徴とする。
【００２４】
即ち、図４に示すように、上記断面において、径が最小のくびれ部が両基板間の中間の位置、理想的には両基板間の中間点 (接続構造の高さの半分) 付近の位置にあり、それから上下両方向に径が単調に拡大するという、鼓型の接続構造である。図２に示すようにＢＧＡによる接続構造では複数の湾曲 (ボールの湾曲も含めて、三つの湾曲) を有しているのとは異なり、本発明では、接続構造の断面形状は単一の湾曲から構成される。また、図３に示すような、単一湾曲から構成されていても、最小径の部分が一方の基板位置またはその近傍にある富士山型とも異なる。
【００２５】
本発明の接続構造は、鼓型の単一湾曲であれば、その厳密な湾曲形状は問わない。湾曲形状は円弧であってもよく、あるい放物線のように円弧を外れた形状であってもよい。この湾曲形状は実質的に直線部分を含まない。
【００２６】
本発明の接続構造の湾曲形状は、接続構造の外周部を構成する材料が溶融した時の表面張力によって形成される。従って、この材料はろう材、典型的には半田である。接続構造の全体をろう材から構成することも可能であるが、その場合には、ろう材が溶融した時に上側の基板を支えきれない恐れがある。そのため、ろう材のろう付け温度では溶融しない、別の材料とろう材を組合わせて接続構造を構成することが好ましい。
【００２７】
従って、本発明の好ましい接続構造は、図５に示すように、ろう付け時に基板を支える支持部材としても機能する柱状の接続部材と、その周囲のろう材 (図示例では半田、好ましくは低温半田) とから構成される。接続部材は円柱状であることが好ましいが、角柱状であってもよい。接続部材は、溶融温度がろう材より十分に高く、ろう付け温度で溶融しない導電性材料、一般には電気良導体の金属もしくは合金から構成する。図示のように、接続部材は両基板の電極と接続されるので、接合に有利なように、少なくとも一方の基板の電極と同一または同系の材料から接続部材を形成することが好ましい。
【００２８】
柱状の接続部材は、一方の基板の電極上 (即ち、第１基板の第１電極上) に予め形成しておくことが好ましい。方向性を持たない球状の半田ボールとは異なり、方向性のある柱状、例えば円柱状の接続部材を、１個ずつ直立させて電極上に配置するのは、コスト高となり、得策ではない。配置の難易度は、球状より柱状の方がはるかに高いからである。
【００２９】
他方の基板 (即ち、第２基板) の電極 (即ち、第２電極) が形成されている主面には、ろう材を塗布する。ろう材としては、半田以外のものも使用可能であるが、以下では代表的なろう材である半田を使用した場合について説明する。半田は半田ペーストの形態で塗布することができる。半田ペーストの塗布は、常法に従って、スクリーン印刷により、電極 (およびその周辺) だけが塗布されるように行うことが好ましい。電極以外の基板主面に、半田で濡れにくい被覆（ソルダレジスト）を施してもよい。
【００３０】
半田ペーストを塗布した第２基板の上に、柱状の接続部材が電極上に形成されている第１基板を、第１電極と第２電極が対向するように位置決めして乗せ、第１基板の接続部材を第２基板の電極上の半田ペーストと接触させた後、リフロー炉等で加熱して、半田を溶融させる。
【００３１】
接続部材と電極は、半田濡れ性が、基板材料 (例、セラミックスまたはプラスチックス) に比べて高い。また、柱状、特に円柱状の接続部材は、ボールとは異なり、外周面 (側面) に垂直方向の湾曲がない。そのため、第２基板の第２電極上で溶融した半田は、パッド状の電極を超えて周囲の基板に広がるのではなく、第２電極上に集まり、接続部材の外周面を伝わって這い上がり、対向する第１基板の第１電極に到達し、その表面張力によって鼓型形状を実現する。
【００３２】
こうして、図５に示す形態の本発明に係る接続構造が形成される。図示例では、パッケージ基板とその電極が第１基板と第１電極であり、実装基板とその電極が第２基板と第２電極に相当する。半導体パッケージの実装の場合、第１基板と第２基板はこの組合わせ (即ち、第１基板はパッケージ基板) とすることが好ましいが、逆の組合わせとすることも原理的には可能である。
【００３３】
接続部材の高さが非常に高いと、溶融半田が這い上がり切れず、鼓型形状とはならずに、富士山形状となる。鼓型形状となる条件は、接続部材の寸法 (径と高さ) 、接続部材の半田濡れ性、半田の塗布量、リフロー兼ねる条件等に左右されるので、これらの値を適切に選ぶ必要がある。
【００３４】
図５に示すように、半田フィレットは、上下の両基板に達する単一の湾曲を構成するため、湾曲の曲率半径は最大となり、応力に対する耐久性が高い接続構造となる。従って、接続部が熱応力を受けても、湾曲した接続部にクラックが入る危険性が極めて小さく、信頼性の高い実装が可能となる。また、半田ペーストを実装基板 (第２基板) に塗布するだけで、実装基板側だけでなく、パッケージ基板 (第１基板) 側でも、接続部材と基板との半田付けが達成される。従って、パッケージ基板の電極上に形成した接続部材と該電極との接合強度が弱くても、半田付けにより接続部材の接合強度が著しく高まる。
【００３５】
但し、パッケージ基板 (第１基板) 上の電極 (第１電極) と、その上に形成した接続部材との接合強度が十分に高い場合には、第１電極と接続部材との半田付けは必要ない。その場合には、上記の方法において、溶融半田が第１基板に到達するまで這い上がらずに、接続部材の中間まで這い上がって、実装基板 (第２基板) の電極 (第２電極) と接続部材との半田付けを行うだけでもよい。こうすると、鼓型ではなく、図６に示すような富士山型の接続構造が形成される。
【００３６】
その場合でも、本発明に従って、半田フィレットの曲率半径を最大にするため、半田フィレットの高さが接続部材の高さの半分以上になるようにする。それにより、曲率半径が上記の鼓型と同等か、それより大きい接続構造となる。基板と接続部材が同じであれば、鼓型を形成するよりは少ない量の半田ペーストを塗布することによって、富士山型の半田フィレットを形成することができる。
【００３７】
本発明のこの態様は、一般化すると、接続構造が第１基板の第１電極上に予め形成されていた柱状の接続部材とその周囲のろう材とから構成され、少なくとも一方の前記基板の主面に垂直な接続構造の断面の形状が、両基板間の接続部材の長さの中間点位置またはそれより第１基板に近い位置から第２電極に向かって次第に径が増大する形状であることを特徴とする接続構造である。
【００３８】
第１基板の第１電極上に接続部材を形成する方法としては、高さが揃い、かつ導電性の良好な接続部材を形成できる任意の方法を利用することができる。第１基板が多層セラミック回路基板である場合、実施例に述べる方法を利用することができる。この方法は、グリーンシート積層法による多層セラミック回路基板の製造時に接続部材も同時に形成することができるので、接続部材を低コストで形成することができ、かつ原料の導体ペーストが緻密に焼結し、高さが揃った、信頼性の高い接続部材を形成することができる。
【００３９】
【実施例】
まず、接続部材が予め第１電極上に形成された第１基板となる、電極上に円柱状接続部材を有する多層セラミック回路基板の製造方法を、図７〜９を参照しながら説明する。
【００４０】
この方法で製造された回路基板２ (本発明における第１基板）は、図９(b) に示すように、多層セラミック基板の最上層の基板層21の上に、円柱状の接続部材50を有する。回路基板２は、下から順に積層されたセラミック基板層23, 22, 21と、層間の導通のためのビア20及び配線パターン59を有する。最上層21の上の配線パターン59の一部は、電極パッド、即ち、本発明における第１電極を構成しており、接続部材50はこの電極の上に形成される。
【００４１】
まず、図７(a) に示すように、セラミック基板層21、22、23を形成するための基板形成用グリーンシート210, 220, 230 と、これらのグリーンシートの焼成温度では焼結しない非焼結シート (これもグリーンシートである) 11, 12, 13を準備する。基板形成用グリーンシートは1000℃以下で焼結する低温焼成可能なグリーンシート (例、ガラスセラミック系) であることが好ましい。非焼結シートのうち、シート12は接続部材の形成用であり、残りの最外層のシート11, 13は、焼成時に導体ペーストや基板形成用グリーンシートと押圧板との融着を防止するためのものである。これらの非焼結シートは、いずれも焼成後に除去されるので、安価で焼成温度が高いアルミナ系のものとすることが好ましい。
【００４２】
基板形成用グリーンシートはいずれも、質量％でCaO-Al2O3-SiO2-B2O3 系ガラス60％とアルミナ40％とよりなる低温焼成セラミック基板材料の混合粉末から作成する。この混合粉末に、溶剤、バインダー及び可塑剤を加え、混錬して、スラリーを調製し、このスラリーから常法のドクターブレード法により厚み0.3 mmのグリーンシートを作成する。
【００４３】
非焼結シートは、接続部材形成用と押圧用のいずれも、アルミナ粉末をバインダーと混合して得たペーストから作成する。このペーストを、常法のドクターブレード法によりシート成形して、厚み0.3 mmのグリーンシートを作成する。
【００４４】
次に、図７(b) に示すように、基板形成用グリーンシート210, 220と、接続部材形成用の非焼結シート12に、それぞれ直径0.3 mmの円筒形貫通孔215, 225, 10を形成する。貫通孔210, 220はビア形成用であり、貫通孔10は接続部材形成用である。これらの貫通孔には、図８(a) に示すように、導体ペースト５を充填する。この充填は、スキージを用いたスクリーン印刷法により行う。
【００４５】
周知のように、導体ペーストは導体の金属粉末とバインダーを溶媒と混合してペースト化したものである。使用する導体ペーストは、基板形成用グリーンシートの焼成温度で焼結する導体材料からなるものである。焼成温度が1000℃以下の場合、一般に銀または銀合金が導体材料として使用される (本実施例では銀ペーストを使用) 。非焼結シート12の貫通孔10に充填される導体ペースト (接続部材形成用) は、焼成中に非焼結シートと接着しないように、ガラスフリットを含有しないものを使用することが好ましい。基板形成用グリーンシートの貫通孔215, 225に充填される導体ペースト (ビア形成用) も、ビアの電気抵抗を低くするため、ガラスフリットを含有しないものが好ましい。
【００４６】
次いで、図８(b) に示すように、基板形成用グリーンシート210, 220, 230 の上に、配線パターン59を形成する。最上層のグリーンシート210 の上に形成する配線パターン59は、パッド電極用のパターンを含んでいる。配線パターンは、適当な導体ペーストのスクリーン印刷により形成するのが普通である。使用する導体ペーストは、やはり低温焼成用のものである。
【００４７】
その後、図９(a) に示すように、下から順に、融着防止用非焼結シート13、基板形成用グリーンシート230, 220, 210 、接続部材形成用の非焼結シート12、融着防止用非焼結シート11を、位置合わせしながら積層し、熱圧着して積層体を得る。熱圧着の条件は、温度100 ℃、積層体の押圧力５×106 Pa、保持時間20秒である。
【００４８】
次に、この積層体を、図９(a) に示すように上下からアルミナ製の押圧板101, 102で加圧しながら、基板形成用グリーンシートが焼結し、非焼結シートは焼結しない温度で焼成して、基板形成用グリーンシート230, 220, 210 を、貫通孔内に充填された導体ペースト５および配線パターン59と同時に焼結させる。押圧板は、耐火セラミックスまたは金属から形成できる。
【００４９】
焼成条件は、設定温度900 ℃、保持時間20分である。焼成時の加圧は、積層体をその積層方向、即ち、その厚み方向に、７×105 Paの力で加圧するように行う。この加圧により、後で詳しく説明するように、多数の接続部材50を形成した場合に、高さが揃い、かつ緻密に焼結した接続部材とすることができる。
【００５０】
焼成により、電極形成用グリーンシートは焼結して一体化し、基板層23、22、21からなる多層セラミック回路基板が得られる。この回路基板は、焼結して基板に一体化された配線パターン59、ビア20および円柱状の接続部材50を有する。接続部材50は配線パターン59の一部を構成するパッド状電極の上に形成され、電極に接合している。接合部材50の高さは非焼結シートの厚みとほぼ同じである (図９(b) を参照) 。
【００５１】
一方、非焼結シートは、その焼結温度が焼成温度より高いため、焼成中には焼結しないが、それらのグリーンシートを結合していたバインダーや他の有機成分 (例、可塑剤) は焼成中に熱分解して消失する。こうして、非焼結シートは焼成中に気孔率が高まり、焼成初期に各グリーンシートや導体ペーストから発生するガス (主に有機物の分解による) は、非焼結シートを経て支障なく排出することができる。
【００５２】
最後に、非焼結シート11、12、13を除去する。これらのシートは、焼成中にバインダーが消失し、セラミック粒子 (アルミナ粉末) がもはや結合していないため、ハケで払うだけで簡単に除去できる。それにより、図９(b) に示す、接続部材50が一体に形成された多層セラミック回路基板２が現れる。基板上に残存する非焼結シート由来のアルミナ粉末は、水中での超音波洗浄により除去できる。
【００５３】
回路基板２の表面に露出した電極と柱状の接続部材には、Ni／Au等のメッキ処理を行い、半田実装時の濡れ性を向上させることが好ましい。
こうして形成した回路基板２に半導体素子51等を搭載し、ワイヤーボンド等の方法で素子と回路基板の電極を接続して、半導体モジュール基板 (パッケージ基板) ３を得る（図10）。
【００５４】
次に、半田ペーストをその電極に塗布した実装基板５を用意し、この実装基板の上に、半導体モジュール基板３を位置合わせして載置し、リフロー炉で加熱することにより半田を溶融させると、半田52及び接続部材50からなる、本発明に係る鼓型形状の接続構造が得られる（図11）。使用した半田ペーストは共晶半田のペーストである。
【００５５】
図12は、こうして形成された鼓型形状の接続構造の拡大断面写真である。
図11及び図12に示すように、本発明に係る、接続部材を半田フィレットが包囲した構造の鼓型形状の接続構造は、半田フィレットにより形成される外周形状が１個の湾曲しか有していないため、その曲率半径が大きい。従って、熱応力に対する信頼性が高い。また、円柱状接続部材が一体的に形成された回路基板を使用することで、ＢＧＡのような接続部材の配置コストが不要となり、コストが低下する。同時に、半田ペーストを実装基板側のみに塗布して、１回のリフロー加熱だけで鼓型の接続構造を実現できるため、工程が簡単である。
【００５６】
最後に、前述した多層セラミック回路基板の製造方法において、積層体の焼成を加圧下で行うことによる効果について説明する。
グリーンシートを積層した積層体の焼成中、焼結するグリーンシートは空隙が減少し、セラミックス層の厚みがかなり小さくなる。一方、焼結しない非焼結シートは、焼成後も厚みはほとんど変化しない。
【００５７】
ところで、グリーンシートに形成した径が１mmより小さい微小な多数の貫通孔の全てに、スクリーン印刷により導体ペーストを完全に充填するのは困難であり、一部の貫通孔では導体ペーストが不足することがある。さらに、貫通孔内の導体ペーストも焼結に伴って、その体積は縮小する。
【００５８】
焼結するグリーンシート210, 220に形成されたビア形成用の貫通孔215, 225に充填された導体ペーストは、焼成中に周囲のグリーンシートの厚みが縮小するのに伴って、偏平化して圧縮され、仮にその貫通孔への導体ペーストの充填が不十分でも、十分に緻密化したビア20が形成される。
【００５９】
一方、焼結しない非焼結シート12内の貫通孔10に充填された導体ペーストは、周囲の非焼結シート12の厚みが焼成中にほとんど変化しないため、上記の圧縮を受けない。また、この導体ペーストは、前述したように、ガラスフリットのような低融点の融着成分を含有していない。これらの条件が重なって、焼成により形成された接続部材59は、焼成中に加圧しないと、特に上部や外周部にボイドを多く含んだ、緻密化が不足したポーラスなものとなりがちである。特に、貫通孔への導体ペーストの充填が不十分であると、接続部材が陥没して、その高さが不揃いとなることもある。
【００６０】
積層体の焼成を積層体の厚み方向に加圧しながら行うと、貫通孔10に充填された導体粉末の緻密度が低くなった時、その下側に存在する、焼成中に焼結温度付近で流動化した基板形成用グリーンシート210 のセラミックス材料が、貫通孔10内に流入し、導体粉末を貫通孔の奥まで押し込む。この時、押圧用の非焼結シート11が蓋の役割を果たす。こうして、たとえ貫通孔への導体ペーストの充填が不完全であっても、蓋をされた貫通孔の先端まで密に導体が詰まった、緻密で高さが揃った接続部材が形成される。また、焼成中の加圧は、反りや、主面と同方向の収縮を抑制するという別の利点もある。
【００６１】
こうして形成された接続部材は、図12に示すように、回路基板 (図示例ではモジュール基板) と接続部材との界面が直線とはならず、基板材料のセラミックスが接続部材内に流入することで形成された、セラミックスが接続部材に向かって山型に張り出して盛り上がることにより湾曲した界面を有する。パッド電極59も、流入するセラミックスに押されて同様に山型に変形する。山型の張出しは、山の高さが電極59 (即ち、第１基板の第１電極) の厚みに等しいか、それより大きいことが好ましい。
【００６２】
非焼結シート11による蓋があるため、この基板からのセラミックスの接続部材への流入量は、導体ペーストの充填量に応じて自動的に制御され、接続部材の焼結密度と高さが安定する。接続部材と基板電極との界面がこのように変形していても、回路基板への悪影響がないことは、当業者には理解されよう。
【００６３】
このような結果を得るのに必要な焼成時の加圧力は、セラミックス材料や焼成条件等にも依存するが、３〜15 kgf/cm2 (３〜15×105 Pa) 程度であろう。加圧力が小さすぎるとセラミックスの流動効果が小さく、大きすぎるとグリーンシートが変形する恐れがある。
【００６４】
【発明の効果】
本発明の回路基板の接続構造は、曲率半径の大きい鼓型または富士山型の形状をとるため、熱応力を受けてもクラックが入りにくく、耐久性と信頼性に優れている。さらに、本発明の接続構造の形成方法によれば、予めパッケージ回路基板に接続部材を一体的に形成するため、半田ペーストの塗布は実装基板側のみでよく、リフロー加熱も１回ですむため、工程が簡単で安価である。
【図面の簡単な説明】
【図１】従来のＢＧＡパッケージの外部端子を模式的に示す拡大断面図である。
【図２】実装基板に実装した上記ＢＧＡパッケージの接続構造を模式的に示す拡大断面図である。
【図３】実装基板に実装した従来のチップ部品の接続構造を模式的に示す拡大断面図である。
【図４】実装基板とパッケージ基板の間に形成された本発明に係る接続構造を模式的に示す拡大断面図である。
【図５】実装基板とパッケージ基板の間に形成された本発明に係る接続構造の１態様を模式的に示す拡大断面図である。
【図６】実装基板とパッケージ基板の間に形成された本発明に係る接続構造の別の態様を模式的に示す拡大断面図である。
【図７】図７(a), (b)は本発明に係る回路基板の接続構造に用いる接続部材の形成方法における工程の一部を模式的に示す説明図である。
【図８】図２(a), (b)は、上記方法における後続工程を模式的に示す説明図である。
【図９】図３(a), (b)は、上記方法におけるさらに後続の工程を模式的に示す説明図である。
【図１０】上記方法で形成された接続部材を有する半導体パッケージの断面形状を模式的に示す説明図である。
【図１１】本発明に係る回路基板の接続構造を模式的に示す説明図である。
【図１２】本発明に係る回路基板の接続構造を拡大して示す断面写真である。
【符号の説明】
２: 回路基板、３：半導体パッケージ (モジュール基板) 、５：導体ペースト、10, 215, 225: 貫通孔、11, 12, 13: 非焼結グリーンシート、20: ビア、21, 22, 23: セラミックス基板層、50：接続部材、51：半導体素子、52：接続構造 (接続部) 、59: 配線パターン、101, 102: 押圧板、210, 220, 230: 基板形成用グリーンシート
Claims (4)
- 第１基板の主面に形成された少なくとも一つの第１電極と、第２基板の主面に形成された、前記第１電極に対向する少なくとも一つの第２電極とを接続する、二つの回路基板間の接続構造であって、
前記接続構造は、柱状の接続部材とその周囲のろう材とから構成され、少なくとも一方の前記基板の主面に垂直な該接続構造の断面の形状が、両基板間にある最小径位置から第１電極および第２電極に向かって次第に径が増大する形状であり、前記柱状の接続部材が前記第１基板の第１電極の上に予め形成されていたものであり、前記第１基板の基板材料が、前記柱状の接続部材に対応する位置で、この接続部材に向かって山型に張り出していることを特徴とする接続構造。 - 請求項１に記載の接続構造を有することを特徴とする回路基板。
- 請求項１に記載の接続構造を有することを特徴とする、実装基板に表面実装された電子部品。
- 第２基板の第２電極が形成されている主面にろう材を塗布し、第１電極上に柱状の接続部材が形成されている第１基板と上記第２基板を、第１電極と第２電極が向かい合い、接続部材がろう材と接するように配置した後、加熱してろう材を溶融することからなる、請求項１に記載の接続構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163502A JP3823881B2 (ja) | 2002-06-04 | 2002-06-04 | 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163502A JP3823881B2 (ja) | 2002-06-04 | 2002-06-04 | 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006083676A Division JP4404063B2 (ja) | 2006-03-24 | 2006-03-24 | 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014648A JP2004014648A (ja) | 2004-01-15 |
| JP3823881B2 true JP3823881B2 (ja) | 2006-09-20 |
Family
ID=30431971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002163502A Expired - Lifetime JP3823881B2 (ja) | 2002-06-04 | 2002-06-04 | 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3823881B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100521169C (zh) | 2005-10-26 | 2009-07-29 | 株式会社村田制作所 | 层叠电子元件、电子装置及层叠电子元件的制造方法 |
| JP5862584B2 (ja) * | 2013-03-08 | 2016-02-16 | 株式会社村田製作所 | モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置 |
| KR102659556B1 (ko) | 2019-07-17 | 2024-04-23 | 삼성전자 주식회사 | 인터포저를 포함하는 전자 장치 |
| CN113645758B (zh) * | 2021-08-11 | 2023-04-07 | 京东方科技集团股份有限公司 | 柔性电路板及其制造方法、显示装置 |
-
2002
- 2002-06-04 JP JP2002163502A patent/JP3823881B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004014648A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4310467B2 (ja) | 複合多層基板及びその製造方法 | |
| JP3173410B2 (ja) | パッケージ基板およびその製造方法 | |
| CN100568489C (zh) | 电路模块及其制造方法 | |
| JP4509550B2 (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
| JP3145331B2 (ja) | 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法 | |
| WO2006027876A1 (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
| JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
| US6408511B1 (en) | Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate | |
| JP3823881B2 (ja) | 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 | |
| JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
| JP4404063B2 (ja) | 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 | |
| KR101070022B1 (ko) | 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈 | |
| JP2012074505A (ja) | 半導体搭載装置用基板、半導体搭載装置 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP4038611B2 (ja) | セラミックス基板 | |
| JP4038610B2 (ja) | セラミックス基板の製造方法 | |
| JP5287102B2 (ja) | 電子部品および電子部品用基板ならびにそれらの製造方法 | |
| JP4405253B2 (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| WO2008004423A1 (fr) | Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication | |
| JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
| JP2001177038A (ja) | リードピン付き配線基板およびリードピン付き電子部品 | |
| JPH11111766A (ja) | 配線基板およびその製造方法 | |
| JP2001185643A (ja) | エリアアレイ実装用パッケージ基板およびこれを用いた半導体装置 | |
| JPH10200015A (ja) | セラミックス基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3823881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |