[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4008434B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP4008434B2
JP4008434B2 JP2004176551A JP2004176551A JP4008434B2 JP 4008434 B2 JP4008434 B2 JP 4008434B2 JP 2004176551 A JP2004176551 A JP 2004176551A JP 2004176551 A JP2004176551 A JP 2004176551A JP 4008434 B2 JP4008434 B2 JP 4008434B2
Authority
JP
Japan
Prior art keywords
potential
reset
point
timing
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004176551A
Other languages
English (en)
Other versions
JP2006005404A (ja
Inventor
将之 池辺
樋口  拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004176551A priority Critical patent/JP4008434B2/ja
Publication of JP2006005404A publication Critical patent/JP2006005404A/ja
Application granted granted Critical
Publication of JP4008434B2 publication Critical patent/JP4008434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明は、固体撮像装置に関し、特に、各画素ごとにフォトダイオードとMOSトランジスタを設けたMOSイメージセンサに関する。
固体撮像装置は、画像入力処理を行う基本素子として、様々な分野で広く利用されている。現在、一般に利用されている固体撮像装置は、CCDイメージセンサとMOSイメージセンサに大別される。MOSイメージセンサの原理は、個々の画素ごとに受光素子として機能するフォトダイオードを設け、このフォトダイオードの出力をMOSトランジスタで増幅して取り出すものであり、特に、CMOS回路を採用したCMOSイメージセンサは、低消費電力で駆動する小型の固体撮像素子として有望視されている。たとえば、下記の特許文献1および2には、MOSイメージセンサ用の動作回路が開示されている。
特開平10−322140号公報 特開2001−268443号公報
フォトダイオードを用いた固体撮像装置では、フォトダイオードの一端を定電位に固定した固定端とし、他端を電位変動が生じる変動端とし、この変動端の蓄積電荷量を一定周期ごとに電位変動としてMOSトランジスタで読み出すことにより、当該フォトダイオードの受光量を電気信号として取り出すことになる。したがって、個々のフォトダイオードで検出可能な受光量のダイナミックレンジは、変動端の電位変動の許容範囲内に制限されることになる。このため、このダイナミックレンジを越えるような強い光が照射された場合、出力信号は飽和状態となり、正しい受光量を検出することができない。この現象は、いわゆる「白とび」と呼ばれている。
このような「白とび」現象を防ぐためには、検出可能な受光量のダイナミックレンジを広げる工夫が必要になる。しかしながら、従来の工夫は、特殊な回路構成を必要としたり、外部に大きなメモリを必要としたりするため、装置全体が複雑になり、コストが高くなるという問題があった。
そこで本発明は、できるだけ単純な構成により、検出可能な受光量のダイナミックレンジを広げることができる固体撮像装置を提供することを目的とする。
(1) 本発明の第1の態様は、受光量に応じた電気信号を出力する機能をもった画素を、多数配列することにより構成される固体撮像装置において、
個々の画素を、
一端が定電位に固定され、他端が受光量に応じた電位変動を生じる変動点Pとして機能するフォトダイオードと、
変動点Pを所定電位にリセットするためのリセット用MOSトランジスタと、
変動点Pの電位を外部に読み出すための読出用MOSトランジスタと、
によって構成し、更に、
リセット用MOSトランジスタに信号を与えることにより、各画素に対して、変動点Pが定電位より高い所定の初期電位となるように、所定周期Tで周期的リセットを行うリセット手段と、
読出用MOSトランジスタに信号を与えることにより、各画素から、リセット手段による周期的リセットの直前における変動点Pの電位を読み出し、読み出した電位と初期電位との差を当該画素に関する受光量を示す電気信号として出力する電位読出手段と、
を設け、
電位読出手段が、所定周期Tの中間時点における変動点Pの電位を中間電位として読み出す機能を有し、
リセット手段が、中間電位が所定の基準電位未満である場合に、変動点Pの電位が基準電位となるように、中間時点において中間リセットを行い、中間電位が基準電位以上である場合に、変動点Pの電位が中間電位となるように、中間時点において中間リセットを行う機能を有するようにしたものである。
(2) 本発明の第2の態様は、上述の第1の態様に係る固体撮像装置において、
電位読出手段が、リセット手段による周期的リセット時における変動点Pの電位を読み出し、これを初期電位の値として用いるようにしたものである。
(3) 本発明の第3の態様は、上述の第1または第2の態様に係る固体撮像装置において、
リセット手段が、電位読出手段による読み出し値に基づくフィードバック制御を行うことにより、変動点Pが初期電位、基準電位、もしくは中間電位となるようなリセットを行うようにしたものである。
(4) 本発明の第4の態様は、上述の第3の態様に係る固体撮像装置において、
リセット手段が、中間電位が基準電位未満である場合には、電位読出手段による読み出し値と基準電位に対応して設定された参照値との差を零にするようなフィードバック制御を行うことにより中間リセットを行い、中間電位が基準電位以上である場合には、電位読出手段による中間リセット直前の読み出し値と中間リセット時の読み出し値との差を零にするようなフィードバック制御を行うことにより中間リセットを行うようにしたものである。
(5) 本発明の第5の態様は、上述の第1〜第4の態様に係る固体撮像装置において、
所定周期T内に複数の中間時点を定め、後続する中間時点ほど低い基準電位が設定されるように、個々の中間時点ごとにそれぞれ異なる基準電位を設定したものである。
(6) 本発明の第6の態様は、受光量に応じた電気信号を出力する機能をもった画素を、多数配列することにより構成される固体撮像装置において、
個々の画素を、
一端が定電位に固定され、他端が受光量に応じた電位変動を生じる変動点Pとして機能するフォトダイオードと、
一端が変動点Pに接続され、他端が検出点Qとして機能する検出用MOSトランジスタと、
変動点Pを所定電位にリセットするためのリセット用MOSトランジスタと、
検出点Qの電位を外部に読み出すための読出用MOSトランジスタと、
によって構成し、更に、
検出用MOSトランジスタのゲート電圧を制御することにより、各画素について、検出用MOSトランジスタを所定周期Tで周期的に一時的ON状態にして、変動点Pに蓄積した負電荷を検出点Qに転送する周期的転送処理を行う電荷転送手段と、
所定周期Tの中間時点において、検出点Qが定電位より高い所定の初期電位となるように、リセット用MOSトランジスタに信号を与えることにより、各画素について一次リセットを行うリセット手段と、
読出用MOSトランジスタに信号を与えることにより、各画素から、電荷転送手段による周期的転送処理が行われた時点における検出点Qの電位を読み出し、読み出した電位と初期電位との差を当該画素に関する受光量を示す電気信号として出力する電位読出手段と、
を設け、
電荷転送手段が、一次リセットの直後にも、変動点Pに蓄積した負電荷を検出点Qに転送する中間転送処理を行う機能を有し、
電位読出手段が、中間転送処理が行われた時点における検出点Qの電位を中間電位として読み出す機能を有し、
リセット手段が、中間電位が所定の基準電位未満である場合に、検出点Qの電位が基準電位となるように、中間転送処理の直後に二次リセットを行い、中間電位が基準電位以上である場合に、検出点Qの電位が中間電位となるように、中間転送処理の直後に二次リセットを行う機能を有するようにしたものである。
(7) 本発明の第7の態様は、上述の第6の態様に係る固体撮像装置において、
電位読出手段が、リセット手段による一次リセット時における検出点Qの電位を読み出し、これを初期電位の値として用いるようにしたものである。
(8) 本発明の第8の態様は、上述の第6または第7の態様に係る固体撮像装置において、
リセット手段が、電位読出手段による読み出し値に基づくフィードバック制御を行うことにより、検出点Qが初期電位、基準電位、もしくは中間電位となるようなリセットを行うようにしたものである。
(9) 本発明の第9の態様は、上述の第8の態様に係る固体撮像装置において、
リセット手段が、中間電位が基準電位未満である場合には、電位読出手段による読み出し値と基準電位に対応して設定された参照値との差を零にするようなフィードバック制御を行うことにより二次リセットを行い、中間電位が基準電位以上である場合には、電位読出手段による二次リセット直前の読み出し値と二次リセット時の読み出し値との差を零にするようなフィードバック制御を行うことにより二次リセットを行うようにしたものである。
(10) 本発明の第10の態様は、上述の第6〜第9の態様に係る固体撮像装置において、
所定周期T内に複数の中間時点を定め、後続する中間時点ほど低い基準電位が設定されるように、個々の中間時点ごとにそれぞれ異なる基準電位を設定し、一次リセットを最初の中間時点においてのみ行うようにし、2番目以降の中間時点では、中間電位の読み出し結果に基づき、必要に応じて二次リセットを行うようにしたものである。
(11) 本発明の第11の態様は、上述の第1〜第10の態様に係る固体撮像装置において、
電位読出手段を、互いに直列接続された第1のMOSトランジスタおよび第2のMOSトランジスタと、これら一対のMOSトランジスタによって形成される電流路に電流を流すための電流源と、によって構成し、第1のMOSトランジスタのゲートに変動点Pもしくは検出点Qを接続し、第2のMOSトランジスタのゲートに当該画素についての読出動作を選択する選択信号を与えることにより読み出しが行われるようにしたものである。
本発明に係る固体撮像装置によれば、単純な構成により、検出可能な受光量のダイナミックレンジを広げることができるようになる。
以下、本発明を図示する実施形態に基づいて説明する。
<<< §1. 従来の一般的な3トランジスタ型固体撮像装置 >>>
はじめに、説明の便宜上、従来の一般的なMOSイメージセンサで利用されている1画素分の回路およびその動作を、図1の回路図に基づいて説明する。図示の回路は、3つのMOSトランジスタにより1画素分の回路を構成したいわゆる「3トランジスタ型」と呼ばれる固体撮像装置の例である。
図示のとおり、この回路は、フォトダイオードPDと、3つのN型MOSトランジスタによって構成されている。図の▽マークは接地電位を示しており、フォトダイオードPDの逆方向端は接地されている。一方、フォトダイオードPDの順方向端は、点Pを介して、MOSトランジスタT1の一端に接続されている。このMOSトランジスタT1の他端は、電源ラインVDDに接続されており、ゲートは、リセット信号ラインRSTに接続されている。図に破線で示した容量素子C1は、フォトダイオードPDの寄生容量を示している。フォトダイオードPDは、一端が定電位(この例では接地電位)に固定されているが、他端は、容量素子C1の蓄電量に応じて電位変動を生じることになる。ここでは、図示の点Pを「変動点P」と呼ぶことにする。後述するように、この変動点Pの電位は、フォトダイオードPDの受光量に応じて変動することになる。
いま、リセット信号ラインRSTから、MOSトランジスタT1のゲートにリセット信号を与えて、トランジスタを一時的にON状態にすると、変動点Pの電位は、ほぼ電源電圧VDDに近い値になる。これが、この画素が初期化された状態である。ここでは、この状態における変動点Pの電位を初期電位V0と呼ぶことにする。MOSトランジスタT1のしきい値電圧をVthとすれば、初期電位V0=VDDーVthとなる。ここで、初期電位V0は、接地電位よりも高いので、フォトダイオードPDには逆バイアスが加わることになり、容量素子C1には、変動点Pの電位に応じた電荷が蓄積される。
こうして、初期化のためのリセットが完了すると、MOSトランジスタT1はOFF状態になり、受光量の検出プロセスが開始する。すなわち、トランジスタT1がOFF状態になると、フォトダイオードPD(容量素子C1)に蓄積されていた電荷の放電が開始する。このとき、放電する電荷量は、フォトダイオードPDに照射されている光量に依存する。すなわち、フォトダイオードPDの受光量が大きければ大きいほど、多量の電荷が放電することになり、蓄積されていた電荷は減少する。フォトダイオードPD内の蓄積電荷が減少すると、変動点Pの電位も低下することになる。結局、フォトダイオードPDの受光量は、上述した初期化のためのリセット後、一定時間経過した時点において、変動点Pの電位が初期電位V0からどれだけ低下したかを測定することにより認識できる。
MOSトランジスタT2,T3は、変動点Pの電位を読み出すための電位読出手段として機能する構成要素である。図示のとおり、トランジスタT2,T3は互いに直列接続された状態となっており、この一対のトランジスタからなる直列経路によって、電源ラインVDDから信号出力ラインOUTへ至る電流路が形成されている。この電位読出手段によって、変動点Pの電位を外部に読み出すには、選択信号ラインSELに当該画素についての読出動作を選択する選択信号を与えればよい。この選択信号は、トランジスタT2のゲートに与えられ、このトランジスタT2をON状態にする。一方、トランジスタT3のゲートには、変動点Pの電位が加えられている。したがって、図示のとおり、信号出力ラインOUTに電流源Jを接続しておけば、信号出力ラインOUTには、変動点Pの電位に応じた量の電流が流れることになる。具体的には、フォトダイオードPDの受光量が少なければ、変動点Pの電位は高くなり、信号出力ラインOUTを流れる電流量は多くなるが、フォトダイオードPDの受光量が多ければ、変動点Pの電位は低くなり、信号出力ラインOUTを流れる電流量は少なくなる。
図2は、図1に示す回路による受光量の検出動作を示すタイミングチャートである。上段のチャートは変動点Pの電位、中段のチャートはリセット信号ラインRSTの電圧、下段のチャートは選択信号ラインSELの電圧をそれぞれ示している。図示のとおり、リセット信号ラインRSTには、所定周期Tごとにリセットパルスが与えられ、このパルスの幅に相当する期間だけ、MOSトランジスタT1がON状態になる。その結果、変動点Pは、周期Tごとに初期電圧V0となるようにリセットされる。ここでは、このリセットパルスが与えられるタイミングをt1と呼ぶことにする。図2に示されているとおり、1つのタイミングt1から、次のタイミングt1までの期間が、所定周期Tに相当する。
一般的な動画撮影用の固体撮像装置の場合、周期T=1/30秒(約33msec)に設定される。一方、タイミングt1で与えられるリセットパルス(図2の中段)や、タイミングt0&t1で与えられる選択パルス(図2の下段)は、その幅がμsecのオーダーであるため、実時間軸上では、周期Tに比べて極めて短い幅をもったパルスになる。ただ、図示のタイミングチャート上では、説明の便宜上、実時間軸上での本来のパルス幅を無視した尺度で、これらのパルスを示すことにする。
上述したとおり、タイミングt1でリセットを行うと、変動点Pの電位は、初期電位V0まで上昇するが、その後、蓄積電荷の放電により、変動点Pの電位は徐々に低下してゆく。図2の上段のグラフG1は、このような電位低下を示すグラフである。上述したとおり、この電位低下の程度は、フォトダイオードPDの受光量に応じて変化し、弱い光が照射されている場合には、グラフG1の傾斜は緩やかになるが、強い光が照射されている場合には、グラフG1の傾斜は急峻なものになる。やがて、周期Tが経過すると、再び、タイミングt1において、リセットパルスが与えられることになり、変動点Pの電位は初期電位V0まで上昇する。
そこで、リセット直前のタイミングt0において、変動点Pの電位を読み出すようにする。図示の例では、変動点Pの電位は、周期Tの期間内に、初期電位V0からV1まで下降してきており、タイミングt0で読み出される変動点Pの電位はV1になる。ここで、電位差ΔV=V0−V1が、周期Tの間の受光量を示す検出値ということになる。図2の下段に示すように、選択信号ラインSEL上には、タイミングt0で選択パルスが与えられているが、これはこの選択パルスによりMOSトランジスタT2をON状態にして、リセット直前における変動点Pの電位を示す情報(変動点Pの電位に応じた電気信号)を信号出力ラインOUT上に読み出すためである。このように、「変動点Pの電位の読み出し」とは、変動点Pの電位に対応した何らかの電気信号を信号出力ラインOUT上に得ることを意味している。実用上は、変動点Pの電位に関連した電圧値が外部に対して出力されることになる。
ところで、選択信号ラインSEL上の選択パルスの幅は、図2の下段に示すように、2つのタイミングt0,t1に及んでいるが、これは、タイミングt0においてリセット直前の電位V1を読み出し、タイミングt1においてリセット時の電位V0を読み出すためである。これら両タイミングで電位の読み出しを行えば、両電位の差V0−V1により、受光量を示す検出値ΔVを求めることができる。なお、実際には、変動点Pの電位の読み出しは、タイミングt0として示すパルス幅あるいはタイミングt1として示すパルス幅の範囲内の所定時点において行われることになるが、ここでは、図示の便宜上、各パルスの立ち上がり時点で、電位の読み出しが行われるものとして、以下の説明を行うことにする。
前述したとおり、図1に示す回路は、1つの画素に関する回路であり、実際の固体撮像装置は、このような1画素分の回路を縦横に行列を構成するように多数配置することにより構成される。ここで、リセット信号ラインRSTおよび選択信号ラインSELは、行方向(図の左右方向)に隣接配置された多数の画素についての共通信号線として機能し、一行分の画素について、図2のタイミングチャートで示す動作が同時に実行される。一方、信号出力ラインOUTは、列方向(図の上下方向)に隣接配置された多数の画素についての共通信号線として機能し、一列分の画素が、同一の信号出力ラインOUTを共用することになる。ただ、各行ごとに、それぞれ図2に示す周期Tの位相が少しずつずれるような駆動が行われるため、同一の信号出力ラインOUT上には、第1行目の画素の出力、第2行目の画素の出力、第3行目の画素の出力、……というように、各行の画素に関する検出値が時系列信号として得られることになる。
続いて、この図1に示す構成をもった画素からなる固体撮像装置において、「白とび」現象が生じる理由を図3のタイミングチャートを用いて説明する。この図3のタイミングチャートは、図2のタイミングチャートと同様に、周期Tにおける変動点Pの電位変動と、リセット信号ラインRSTおよび選択信号ラインSELの状態を示すものである。ただ、上段のグラフには、合計6本のグラフG1〜G6が示されている。これらのグラフは、フォトダイオードPDに異なる6通りの強度をもった光が照射された場合の結果を示している。すなわち、グラフG1は、最も弱い光が照射された場合の変動点Pの電位変動を示し、グラフG6は、最も強い光が照射された場合の変動点Pの電位変動を示す。前述したとおり、フォトダイオードPDに照射される光の強度は、グラフの傾斜に影響を与えることになり、弱い光が照射された場合は、緩やかな傾斜のグラフG1が得られるが、強い光が照射された場合は、急峻な傾斜のグラフG6が得られることになる。
この6通りのそれぞれの場合について、タイミングt0で読み出される変動点Pの電位に着目すると、図示のとおり、グラフG1,G2,G3については、それぞれ電位V1,V2,V3が読み出されることになるが(黒丸で示す点V1,V2,V3は、それぞれ電位V1,V2,V3をもったグラフ上の点を示す。以下、同様)、グラフG4,G5,G6については、いずれも電位V4(最低電位)が読み出されることになる。すなわち、この固体撮像装置は、ほぼグラフG3程度の光までは、正しい受光量の検出を行うことができるが、それを越えると、検出値は最大強度で飽和した状態となり、正しい受光量の検出を行うことができない。別言すれば、この固体撮像装置のダイナミックレンジの上限は、グラフG3程度の光まで、ということになる。
固体撮像装置のダイナミックレンジを広げる手法としては、種々の方法が知られているが、いずれも特殊な回路構成を必要としたり、外部に大きなメモリを必要としたりするため、装置全体が複雑になり、コストが高くなるという問題がある。本発明の狙いは、できるだけ単純な構成により、検出可能な受光量のダイナミックレンジを広げることにある。
<<< §2. 本発明に係る3トランジスタ型固体撮像装置 >>>
続いて、上述した3トランジスタ型固体撮像装置に本発明を適用した実施形態を述べる。図4は、本発明に係る3トランジスタ型固体撮像装置の一画素分の回路を示す回路図である。この図4に示す回路の基本構成は、図1に示す回路の基本構成とほぼ共通している。両者の相違点は、図1に示す回路の場合、電源ラインVDDがMOSトランジスタT1およびT3の双方に接続されているのに対し、図4に示す回路の場合、電源ラインVDDはMOSトランジスタT3のみに接続され、MOSトランジスタT1には、別個のリセット電圧設定ラインL1が接続されている点である。電源ラインVDDが常に一定の電圧を供給する信号線であるのに対し、リセット電圧設定ラインL1は、図示されていない制御回路によって設定された任意の電圧を供給する機能を有している。
このように、リセット電圧設定ラインL1を別個に設けることにより、変動点Pを初期電圧V0にリセットするだけでなく、任意の電圧となるようなリセットが可能になる。本発明の特徴は、リセット電圧設定ラインL1のこのような機能を利用して、周期Tの中間時点において、必要に応じて中間リセットを行う点にある。以下、この本発明の原理を、図5〜図9のタイミングチャートを利用して説明する。これらのタイミングチャートは、図2あるいは図3に示すタイミングチャートと同様に、周期Tにおける変動点Pの電位変動と、リセット信号ラインRSTおよび選択信号ラインSELの状態を示すものである。
まず、図5のタイミングチャートを説明する。上段のグラフG1は、フォトダイオードPDに比較的弱い光が照射された場合の変動点Pの電位変動を示すものであり、図2の上段のグラフG1と同じものである。所定周期Tでリセット信号ラインRST上にリセットパルス(タイミングt1)を与えた後に、変動点Pの電位をV0からV1へと徐々に降下させる点は、従来装置と同様である。また、所定周期Tで選択信号ラインSEL上に選択パルス(タイミングt0&t1)を与え、タイミングt0で読み出された電位V1とタイミングt1で読み出された電位V0との差により、周期Tの間の受光量を検出する点も、従来装置と同様である。
ただ、この実施形態では、周期Tの中間時点においても、変動点Pの電位の読み出しが行われる。具体的には、図5の下段のチャートに示すとおり、タイミングt1でのリセットの後、中間時間M1(M1<T)が経過した中間時点においても、選択信号ラインSEL上に選択パルス(タイミングt2&t3)を与え、この中間時点における変動点Pの電位を読み出す処理を行っている。図示の例では、タイミングt2において、グラフG1上の点V1mに相当する電位V1mが読み出される。ここでは、こうして中間時点で読み出された変動点Pの電位を「中間電位」と呼ぶことにする。図5の例では、電位V1mが中間電位として読み出されることになる。
なお、この中間電位を読み出すだけであれば、選択信号ラインSEL上の選択パルスはタイミングt2だけで十分であるが、図示のとおり、この実施形態での選択パルスは、タイミングt2およびt3の幅をもっている。これは、後述するように、タイミングt3において中間リセットを行う場合の便宜を考慮したものである。
このように、中間時点において中間電位V1mを読み出したのは、当該中間電位V1mが、所定の基準電位Vxよりも大きいか小さいかを判定するためである。基準電位Vxは、初期電位V0より低い所定の値として予め設定された電位である。図示の例の場合、Vx=1/2・V0なる設定を行っており、×印で示す点Vxは、タイミングt2において、基準電位Vxをもつグラフ上の点である。図5に示すグラフG1の場合、中間電位V1mは基準電位Vxよりも大きい。これに対して、図6に示すグラフG2の場合、中間電位V2mは基準電位Vxに等しくなっており、図7に示すグラフG3の場合あるいは図8に示すグラフG4の場合、中間電位V3m,V4mは基準電位Vxより小さくなっている。
ここに示す実施形態では、このように中間時点において中間電位を読み出し、読み出した中間電位が基準電位Vx以上であった場合には、この中間時点では特に何もせずに、§1で述べた従来例と同様の方法で受光量の検出を行うようにする。たとえば、図5に示すグラフG1の場合、中間電位V1mは基準電位Vxよりも大きいので、中間時点では何もせずに、周期Tが終了するタイミングt0で変動点Pの電位を再び読み出す処理を行う。こうしてタイミングt0で読み出された電位V1と、リセット時のタイミングt1で読み出された初期電位V0との差を、周期Tの期間における受光量として検出することは、既に§1で述べたとおりである。図6に示すグラフG2の場合も同様である。すなわち、中間電位V2mは基準電位Vxに等しいので、中間時点では何もせずに、周期Tが終了するタイミングt0で読み出された電位V2と、リセット時のタイミングt1で読み出された初期電位V0との差を、周期Tの期間における受光量として検出する。
本発明に特有の処理は、中間時点において読み出した中間電位が基準電位Vx未満であった場合に行われる。この場合、中間時点であるタイミングt3において、中間リセットを行うようにする。この中間リセットは、周期Tで行われる通常のリセット(ここでは、周期的リセットと呼ぶ)と同様に、リセット信号ラインRSTにリセットパルスを与え、MOSトランジスタT1を一時的ON状態にして、変動点Pの電位を強制的に引き上げる処理であるが、変動点Pの電位を初期電位V0まで引き上げるのではなく、基準電位Vxまで引き上げるようにする点に特徴がある。
この中間リセットの処理動作は、タイミングチャート上に示された具体例を見れば、容易に理解できよう。たとえば、図7に示すグラフG3の場合、タイミングt2で読み出された中間電位V3mは、基準電位Vx未満であるので、タイミングt3において、中間リセットが行われる。図7中段のリセット信号ラインRST上には、3つのリセットパルスが示されているが、タイミングt1に位置するリセットパルスは、従来どおりの周期的リセットを行うためのパルスであるのに対し、タイミングt3に位置するリセットパルスは、中間リセットを行うためのパルスである。
このような中間リセットが行われた結果、変動点Pの電位は、タイミングt1〜t2に至るまでは徐々に下降するが、タイミングt3において、基準電位Vxまで上昇することになる。もっとも、この中間リセットが行われた後、変動点Pの電位は再び下降を続けることになる。結局、グラフG3は、周期Tにわたって、全体的には下降傾向にあるものの、中間リセット時(タイミングt3)に基準電位Vxまで上昇する鋸歯状形態をとることになる。こうして、最終的には、周期Tが終了するタイミングt0において、変動点Pの電位として電位V3が読み出される。こうして読み出された電位V3と、リセット時のタイミングt1で読み出された初期電位V0との差を、周期Tの期間における受光量として検出する点は、従来の検出動作と同じである。
続いて、図8の例を見てみよう。図8に示すグラフG4の場合、タイミングt2で読み出された中間電位V4m(最低電位)は、基準電位Vx未満であるので、タイミングt3において、中間リセットが行われる。この場合も、図8中段のリセット信号ラインRST上に示された、3つのリセットパルスのうち、タイミングt1に位置するリセットパルスは、従来どおりの周期的リセットを行うためのパルスであり、タイミングt3に位置するリセットパルスは、中間リセットを行うためのパルスである。
このような中間リセットが行われた結果、タイミングt2の時点では最低電位に達していた変動点Pの電位は、タイミングt3において、基準電位Vxまで上昇することになる。結局、最終的には、周期Tが終了するタイミングt0において、変動点Pの電位として電位V4が読み出される。こうして読み出された電位V4と、リセット時のタイミングt1で読み出された初期電位V0との差を、周期Tの期間における受光量として検出する点は、従来の検出動作と同じである。
図9は、複数のグラフG1〜G6に対応する各強度の光が照射された場合の本発明に係る検出動作の相違を示すタイミングチャートである。グラフG1は最も弱い光が照射された場合の検出動作を示し、グラフG6は最も強い光が照射された場合の検出動作を示している。ここで、タイミングt2において読み出された中間電位が基準電位Vx以上となるグラフG1,G2の場合は、中間時点では特別な処理は行われないので、図3に示すグラフG1,G2と全く同様の経過を辿ることになる。すなわち、タイミングt0において、それぞれ電位V1,V2の読み出しが行われ、初期電位V0との差が、受光量を示す検出値として出力される。
一方、タイミングt2において読み出された中間電位が基準電位Vx未満となるグラフG3〜G6の場合は、タイミングt3において、中間リセットが行われる。図9に示す例では、グラフG3,G4,G5,G6の電位は、いずれもタイミングt3において、基準電位Vx′まで上昇した後、再び、徐々に下降することになる。この基準電位Vx′からの下降時の傾斜は、初期電位V0からの下降時の傾斜とそれぞれ同じになるので、タイミングt0においては、各グラフG3〜G6ごとにそれぞれ異なる電位V3〜V6が読み出される。こうして読み出された電位V3〜V6と初期電位V0との差が、受光量を示す検出値として出力されることになる。
結局、図3のタイミングチャートによってその検出動作が示される従来の固体撮像装置の場合、照射光強度が比較的強いグラフG4〜G6について最終的に読み出される電位は、いずれも電位V4(最低電位)と同一になってしまい、いわゆる「白とび」現象が生じていたのに対し、図9のタイミングチャートによってその検出動作が示される本発明の固体撮像装置の場合、照射光強度が比較的強いグラフG3〜G6についても、最終的に読み出される電位は、それぞれ電位V3,V4,V5,V6と異なることになり、グラフG6で示される最強強度付近の光については一部「白とび」が生じるものの、従来のように広範囲にわたる「白とび」現象は回避されている。
これは、本発明によって、光強度が比較的高い部分に関するダイナミックレンジが広げられたためである。図9に示す例の場合、グラフG2に対応する光強度よりも弱い光が照射された場合、タイミングt0で読み出される変動点Pの電位は、V0〜V2の範囲内になり、グラフG2に対応する光強度よりも強い光が照射された場合、タイミングt0で読み出される変動点Pの電位は、V2〜V6の範囲内になる。したがって、実際の受光量と検出電圧との関係は、必ずしも線形関数にはならないが、少なくとも単調増加する関数になる。
図10は、本発明によってダイナミックレンジが広がる様子を示すグラフである。このグラフの横軸は、フォトダイオードPDに照射される光の強度を示し、縦軸は、受光量を示す検出値の信号レベル(タイミングt0で読み出された電位とタイミングt1で読み出された初期電位V0との差)を示している。従来は、一点鎖線のグラフで示されているように、光強度0〜I2の範囲にダイナミックレンジが設定されており、光強度がI2以上になると信号レベルは最大値Lmax に達して飽和状態となり、I2以上の光強度を正しく検出することはできない。
これに対して、本発明では、実線のグラフで示されているように、強度0〜I1の範囲内の光については、信号レベル0〜Lxなるレンジが対応づけられ、強度I1〜I3の範囲内の光については、信号レベルLx〜Lmax なるレンジが対応づけられており、ダイナミックレンジは光強度0〜I3の範囲まで広がることになる。もちろん、光強度0〜I1の範囲内の検出精度に比べて、光強度I1〜I3の範囲内の検出精度は若干低下することになるが、光強度I2までに制限されていたダイナミックレンジが、光強度I3まで広がることは大きなメリットである。
ダイナミックレンジがどの程度まで広がるかは、中間時点の設定と基準電位の設定とによって変わってくる。具体的には、中間時点を周期Tの終了時点に近づければ近づけるほど(図9のタイミングチャートにおいて、中間時間M1を周期Tに近づければ近づけるほど)、あるいは、基準電位Vxを高く設定すればするほど、ダイナミックレンジはより広がることになる。別言すれば、中間時間M1は、図10に実線で示されているグラフの光強度I1〜I3間の傾斜を左右するパラメータになり、基準電位Vxは、同グラフの光強度I1の位置を左右するパラメータになる。したがって、実用上は、ダイナミックレンジをどのように広げた固体撮像装置が必要か、という点を考慮して、中間時間M1および基準電位Vxを適宜設定すればよい。
なお、厳密に言えば、図9に示す電位Vxと電位Vx′とは完全には一致しない。本発明の基本原理によれば、点Vxおよび点Vx′は、いずれもグラフG2上の点である必要があるので、厳密に言えば、Vx′<Vxである。しかしながら、既に述べたとおり、リセット信号ラインRST上のリセットパルスや選択信号ラインSEL上の選択パルスの幅は、μsecのオーダーであるのに対して、周期Tは数十msecのオーダーであり、両者のオーダーは4桁以上異なっている。したがって、Vx′=Vxとする取り扱いを行っても実質的には何ら問題は生じない。よって、ここでは、電位Vx′も電位Vxも、同じ基準電位として取り扱っている。
図4に示す回路は、図9に示す検出動作を行うのに適した構成を有している。まず、図4に示すリセット信号ラインRSTには、図9の中段に示すようなタイミングでリセットパルスが与えられ、MOSトランジスタT1を一時的ON状態にすることになる。このとき、リセットパルス自体に相違はないものの、タイミングt1で行われる周期的リセットと、タイミングt3で行われる中間リセットとでは、それぞれ異なる態様のリセット処理が行われる。すなわち、タイミングt1の周期的リセットでは、変動点Pを初期電位V0とする処理が行われるのに対し、タイミングt3の中間リセットでは、変動点Pを基準電位Vxとする処理が行われる。
図4に示す回路において、リセット電圧設定ラインL1が設けられているのは、任意の電圧でリセットを行うことができるようにするためである。すなわち、タイミングt1で周期的リセットを行う際には、リセット電圧設定ラインL1を電源ラインVDDと同様の電源電圧にしておけばよい。そうすれば、図4の回路は図1に示す従来の回路と同等になり、MOSトランジスタT1がONになると、変動点Pは電源電圧VDDに近い初期電位V0となるようにリセットされる(トランジスタT1のしきい値電圧をVthとすれば、初期電位V0=VDD−Vth)。一方、タイミングt3で中間リセットを行う際には、リセット電圧設定ラインL1を基準電圧Vxより若干高い所定電圧(トランジスタT1のしきい値電圧をVthとすれば、基準電圧VxよりVthだけ高い電圧)にしておけばよい。そうすれば、MOSトランジスタT1がONになると、変動点Pは基準電圧Vxとなるようにリセットされる。
リセット電圧設定ラインL1は、同じ列に配置された複数の画素(図において上下方向に隣接配置された複数の画素)について共通の信号線として用意されているのに対し、リセット信号ラインRSTは、同じ行に配置された複数の画素(図において左右方向に隣接配置された複数の画素)について共通の信号線として用意されているため、リセット信号ラインRSTに与えるリセットパルスのタイミングと、リセット電圧設定ラインL1に所望の電圧を供給するタイミングとを合わせることにより、二次元行列状に配置された多数の画素のうちの特定の画素を特定の電圧でリセットすることが可能になる。
なお、ここで述べる実施形態の場合、中間リセットが必ず行われるわけではない。上述したように、中間時点(タイミングt2)で読み出した中間電位が、基準電位Vx以上であった場合(たとえば、図5や図6の場合)は、中間リセットは行われない。中間リセットが行われるのは、読み出した中間電位が、基準電位Vx未満であった場合(たとえば、図7や図8の場合)ということになる。したがって、実際には、タイミングt2において読み出された中間電位を基準電位Vxと比較する演算を行った上で、中間リセットを行うか否かの判断を行う処理が必要になる。
上述したとおり、リセット電圧設定ラインL1を所定の電圧に設定した状態でリセットを行えば、変動点Pを所望の電位に設定することが可能になる。ただ、実用上は、変動点Pを所望の電位に正確に設定するためには、変動点Pの電位読出値に基づくフィードバック制御を伴うリセット処理を行うようにするのが好ましい。このフィードバック制御に関しては、§5において、実例を示しながら詳述する。
図5〜図9のタイミングチャートの下段に示す選択信号ラインSEL上には、タイミングt0,t1,t2,t3の各時点で選択パルスが与えられている。ここで、タイミングt0で与えられる選択パルスは、周期的リセットの直前における変動点Pの電位V1〜V6を読み出すためのものであり、タイミングt1で与えられる選択パルスは、周期的リセット時における変動点Pの初期電位V0を読み出すためのものである。また、タイミングt2で与えられる選択パルスは、中間時点における変動点Pの中間電位を読み出すためのものである。一方、タイミングt3で与えられる選択パルスは、中間リセット時における変動点Pの電位を読み出すためのものである。このタイミングt3の中間リセット時における変動点Pの電位は、本発明の本質的な動作上は不要な情報であるが、このタイミングt3の選択パルスは、上述したフィードバック制御を行うために利用される。
<<< §3. 本発明に係る4トランジスタ型固体撮像装置 >>>
続いて、4つのMOSトランジスタにより1画素分の回路を構成したいわゆる「4トランジスタ型」と呼ばれる固体撮像装置に本発明を適用した実施形態を述べる。
図11は、従来の一般的な4トランジスタ型固体撮像装置の一画素分の回路を示す回路図である。図示のとおり、この回路は、フォトダイオードPDと、4つのN型MOSトランジスタT10,T20,T30,T40によって構成されている。トランジスタT10,T30には、電源ラインVDDから電源電圧が供給されている。ここで、トランジスタT10は、図1に示すトランジスタT1とほぼ同等の機能を果たすトランジスタであり、リセット信号ラインRSTから供給されるリセットパルスに基づくリセット処理を行う機能を果たす。また、トランジスタT20,T30は、図1に示すトランジスタT2,T3と同等の機能を果たすトランジスタであり、選択信号ラインSELから供給される選択パルスのタイミングに合わせて、図の点Qの電位を信号出力ラインOUT上に読み出す機能を果たす。信号出力ラインOUTには、電流源Jが接続されており、電位を読み出す原理は、図1の3トランジスタ型の回路と全く同じである。
この図11に示す4トランジスタ型回路の特徴は、フォトダイオードPDに第4のMOSトランジスタT40を直列接続した点にある。このMOSトランジスタT40の一端は、フォトダイオードPDの順方向端である変動点Pに接続されており、他端は、トランジスタT10の一端に接続されている。ここで、トランジスタT10とトランジスタT40とを接続する点Qは、一般に、フローティングディフュージョン端子と呼ばれており、この画素の受光量は、このフローティングディフュージョン端子の電位を読み出すことによって検出される。ここでは便宜上、この点Qを、検出点Qと呼ぶことにする。図に破線で示す容量素子C10は、この検出点Q(フローティングディフュージョン端子)の寄生容量である。
4トランジスタ型回路が3トランジスタ型回路と異なるもうひとつの点は、トランジスタT40のゲートに転送パルスを供給するための転送信号ラインTNSが設けられている点である。この転送信号ラインTNSは、行方向(図の左右方向)に隣接配置された多数の画素についての共通信号線として機能し、一行分の画素が、同一の転送信号ラインTNSを共用することになる。転送信号ラインTNSからの転送パルスがトランジスタT40のゲートに与えられると、トランジスタT40は一時的にON状態になり、変動点Pに蓄積していた負電荷が検出点Qへと転送されることになる。
転送信号ラインTNS上に転送パルスが供給されていないとき、トランジスタT40はOFF状態となる。この状態で、フォトダイオードPDに光が照射されると、変動点Pに負電荷が蓄積される。蓄積される負電荷の量は、フォトダイオードPDの受光量に応じたものとなり、受光量が多ければ、蓄積される負電荷の量も多くなる。転送信号ラインTNS上の転送パルスは、このようにして、変動点Pに蓄積した負電荷を、検出点Qへと転送するための転送処理を行う機能を果たす。
もっとも、変動点Pに蓄積した負電荷を検出点Qに転送するためには、検出点Qの電位を変動点Pの電位よりも高くしておく必要がある。そのために、トランジスタT10によるリセット処理が行われる。すなわち、リセット信号ラインRST上にリセットパルスを供給して、トランジスタT10を一時的にON状態にすれば、検出点Qの電位は電源電圧VDDに近い初期電位V0となる(トランジスタT10のしきい値電圧をVthとすれば、初期電位V0=VDD−Vth)。この状態で、転送信号ラインTNS上に転送パルスを供給すれば、変動点Pに蓄積していた負電荷が検出点Qへと転送され、検出点Qの電位は初期電位V0から急激に降下する。この電圧降下の量は、変動点Pに蓄積されていた負電荷の量に応じたものになるので、電圧降下後の検出点Qの電位を信号出力ラインOUTに読み出せば、読み出された電位は、フォトダイオードPDの受光量を示すものになる。
図12は、図11に示す回路による受光量の検出動作を示すタイミングチャートである。ここで、上段のチャートは検出点Qの電位を示しており、その下の各チャートは、それぞれリセット信号ラインRSTの電圧、転送信号ラインTNSの電圧、選択信号ラインSELの電圧を示している。図示のとおり、リセット信号ラインRSTには、所定周期Tごとにリセットパルスが与えられ、このパルスの幅に相当する期間だけ、MOSトランジスタT10がON状態になる。その結果、検出点Qは、周期Tごとに初期電位V0となるようにリセットされる。ここでは、このリセットパルスが与えられるタイミングをt1と呼ぶことにする。図12に示されているとおり、1つのタイミングt1から次のタイミングt1までの期間が、所定周期Tとなる。
既に述べたとおり、周期Tが数十msecのオーダーであるのに対して、リセット信号ラインRST上のリセットパルス、転送信号ラインTNS上の転送パルス、選択信号ラインSEL上の選択パルスの幅はμsecのオーダーであるが、図示のタイミングチャート上では、説明の便宜上、実時間軸上での本来のパルス幅を無視した尺度で、これらのパルスを示してある。
まず、タイミングt1でリセットパルスを与えてリセット処理を行うと、検出点Qの電位は、初期電位V0まで上昇する。そこで、その直後のタイミングt2で転送パルスを与えて転送処理を行い、変動点Pに蓄積していた負電荷を検出点Qまで転送する。すると、検出点Qには、転送された負電荷の量に応じた電圧降下が生じる。図12の上段のチャートの場合、タイミングt2において、検出点Qの電位はV1まで降下している。この電位差ΔV(ΔV=V0−V1)は、変動点Pに蓄積されていた負電荷の量に対応し、周期Tにおける受光量を示す値となる。
ここで、変動点Pの状態に着目すると、タイミングt2において、検出点Qへの電荷転送が行われた時点で、蓄積電荷は零になるが、その後、変動点Pには、周期Tの期間にわたって負電荷の蓄積が徐々に行われることになる。一方、検出点Qの電位は、タイミングt2の転送時の電位V1を、次回の転送のためのリセットタイミングt1まで維持することになるので、周期Tの期間にわたって電位変化は見られないが、この周期Tの間、変動点Pには着実に負電荷の蓄積が行われていることになる。
また、選択信号ラインSEL上には、タイミングt1およびt2で選択パルスが与えられる。タイミングt1で与えられる選択パルスは、リセット時の検出点Qの初期電位V0を読み出すためのものであり、その直後のタイミングt2で与えられる選択パルスは、転送時の検出点Qの電位V1を読み出すためのものである。両電位V0,V1が読み出されたら、両者の差ΔVを求めることにより、周期T内の受光量を検出することができる。フォトダイオードPDに照射されている光が比較的弱い場合、受光量は小さくなるので、電位差ΔVは小さくなるが、照射されている光が比較的強い場合は、受光量が大きくなり、電位差ΔVも大きくなる。
なお、図11に示す回路は、1つの画素に関する回路であり、実際の固体撮像装置は、このような1画素分の回路を縦横に行列を構成するように多数配置することにより構成される。ここで、リセット信号ラインRST、選択信号ラインSEL、転送信号ラインTNSは、行方向(図の左右方向)に隣接配置された多数の画素についての共通信号線として機能し、一行分の画素について、図12のタイミングチャートで示す動作が同時に実行される。一方、信号出力ラインOUTは、列方向(図の上下方向)に隣接配置された多数の画素についての共通信号線として機能し、一列分の画素が、同一の信号出力ラインOUTを共用することになる。ただ、各行ごとに、それぞれ図12に示す周期Tの位相が少しずつずれるような駆動が行われるため、同一の信号出力ラインOUT上には、第1行目の画素の出力、第2行目の画素の出力、第3行目の画素の出力、……というように、各行の画素に関する検出値が時系列信号として得られることになる。
続いて、この図11に示す構成をもった画素からなる固体撮像装置において、「白とび」現象が生じる理由を図13のタイミングチャートを用いて説明する。この図13のタイミングチャートは、図12のタイミングチャートと同様に、周期Tにおける検出点Qの電位変動と、リセット信号ラインRST、転送信号ラインTNS、選択信号ラインSELの状態を示すものである。ただ、この図13の上段に示すグラフでは、タイミングt2で転送処理が行われたときに、検出点Qの電位が最低レベルVmin まで降下した状態が示されている。検出点Qは、前述したように、一般にフローティングディフュージョン端子と呼ばれている点であり、その電位は、フォトダイオードPDとMOSトランジスタT40の特性に基づいて定まる最低レベルVmin までしか降下できない。別言すれば、初期電位V0に対する電位差には、上限値ΔVmax が存在することになる。
これは、ある強度の光をフォトダイオードPDに照射したときに、タイミングt2の転送時の検出点Qの電位が既に最低レベルVmin に達していた場合には、それより強い光をフォトダイオードPDに照射したとしても、タイミングt2の転送時の検出点Qの電位は、最低レベルVmin より下がることはないことを意味し、当該強度の光について「白とび」現象が発生することになる。
そこで、本発明では、図11に示す回路の代わりに、図14に示す回路を用いるようにする。この図14に示す回路の基本構成は、図11に示す回路の基本構成とほぼ共通している。両者の相違点は、図11に示す回路の場合、電源ラインVDDがMOSトランジスタT10およびT30の双方に接続されているのに対し、図14に示す回路の場合、電源ラインVDDはMOSトランジスタT30のみに接続され、MOSトランジスタT10には、別個のリセット電圧設定ラインL10が接続されている点である。電源ラインVDDが常に一定の電圧を供給する信号線であるのに対し、リセット電圧設定ラインL10は、図示されていない制御回路によって設定された任意の電圧を供給する機能を有している。
このように、リセット電圧設定ラインL10を別個に設けることにより、検出点Qを初期電位V0にリセットするだけでなく、任意の電位となるようなリセットが可能になる。本発明の特徴は、リセット電圧設定ラインL10のこのような機能を利用して、周期T内に必要に応じて2回のリセットを行う点にある。以下、この原理を、図15および図16のタイミングチャートを利用して説明する。これらのタイミングチャートは、図12あるいは図13に示すタイミングチャートと同様に、周期Tにおける検出点Qの電位変動と、リセット信号ラインRST、転送信号ラインTNS、選択信号ラインSELの状態を示すものである。
まず、図15のタイミングチャートを見てみる。図示のとおり、転送信号ラインTNS上にはタイミングt1で転送パルスが与えられ、選択信号ラインSEL上には同じくタイミングt1で選択パルスが与えられる。すなわち、所定周期Tごとに、転送パルスと選択パルスとが与えられ、変動点Pから検出点Qへの負電荷の転送を行った上で、検出点Qの電位の読み出しが行われることになる。こうして周期Tごとに読み出される電位(タイミングt1で読み出される電位)と初期電位V0との差が、周期Tにおける受光量を示す値になる。
一方、リセットのタイミングは、従来の回路とは異なっており、図示のとおり、リセット信号ラインRST上には、タイミングt1から中間時間M1だけ経過したタイミングt2でリセットパルスが与えられる。図15に示す例の場合、周期T内でのリセットは、このタイミングt2における1回だけであるが、後述する図16に示す例の場合は、タイミングt2とタイミングt4との2回にわたってリセットが行われる。そこで、ここでは便宜上、タイミングt2で行われるリセットを一次リセット、タイミングt4で行われるリセットを二次リセットと呼ぶことにする。
中間時点で行われる処理は、このリセットの処理だけではない。転送信号ラインTNS上には、この中間時点のタイミングt3で転送パルスが与えられる。ここでは、便宜上、タイミングt1で与えられる転送パルスによる転送処理を周期的転送処理と呼び、タイミングt3で与えられる転送パルスによる転送処理を中間転送処理と呼ぶことにする。もっとも、中間転送処理も、周期Tごとに行われる周期的な処理であることには相違ない。また、選択信号ラインSEL上には、中間時点におけるタイミングt2,t3,t4の幅をもった選択パルスが与えられ、各タイミング時における検出点Qの電位がそれぞれ読み出される。
図15に示す例の場合、タイミングt2での一次リセットにより、検出点Qの電位は初期電位V0まで上昇する。続いて、タイミングt3での中間転送処理により、変動点Pに蓄積されていた電荷(タイミングt1〜t3の間に蓄積した負電荷)が検出点Qへ転送され、その結果、転送された電荷量に応じた分だけ検出点Qの電位が降下する。図示の例の場合、初期電位V0から電位V1mまで電位降下が生じている。ここでは、このタイミングt3で読み出された電位V1mを「中間電位」と呼ぶことにする。その後、タイミングt1での周期的転送処理により、再び、変動点Pに蓄積されていた電荷(タイミングt3〜t1の間に蓄積した負電荷)が検出点Qへ転送され、その結果、転送された電荷量に応じた分だけ検出点Qの電位が更に降下する。図示の例の場合、中間電位V1mから電位V1まで電位降下が生じている。このタイミングt1で読み出された電位V1が、当該周期Tにおける受光量を示す値になる(受光量は、V0−V1で求められる)。
このように、中間時点において中間電位V1mを読み出すのは、当該中間電位V1mが、所定の基準電位Vxよりも大きいか小さいかを判定するためである。基準電位Vxは、§2で述べた実施形態の場合と同様に、初期電位V0より低い所定の値として予め設定された電位である。図15に示す例の場合、Vx=1/2・V0なる設定を行っており、上段のグラフに一点鎖線で示すレベルが、基準電位Vxに相当する。この例では、中間電位V1mは基準電位Vxよりも大きい。
ここに示す実施形態では、このように中間時点(タイミングt3)において中間電位を読み出し、読み出した中間電位が基準電位Vx以上であった場合には、この中間時点では特に何もせずに、周期Tが終了するタイミングt1で読み出された電位V1と初期電位V0との差を、周期Tの期間における受光量として検出する。一方、中間時点で読み出した中間電位が基準電位Vx未満であった場合には、タイミングt4における二次リセット処理が付加される。以下、この場合の処理を、図16のタイミングチャートを参照しながら説明する。
図16に示す例の場合も、まず、タイミングt2での一次リセットにより、検出点Qの電位が初期電位V0まで上昇する。続いて、タイミングt3での中間転送処理により、変動点Pに蓄積されていた電荷が検出点Qへ転送され、検出点Qの電位は、初期電位V0から中間電位V4mまで降下する。この中間電位V4mは基準電位Vxよりも低いため、タイミングt4において二次リセットが行われる。
タイミングt4で行われる二次リセットは、タイミングt2で行われる一次リセットと同様に、リセット信号ラインRSTにリセットパルスを与え、MOSトランジスタT1を一時的ON状態にして、変動点Pの電位を強制的に引き上げる処理であるが、変動点Pの電位を初期電位V0まで引き上げるのではなく、基準電位Vxまで引き上げるようにする点に特徴がある。たとえば、図16に示す例の場合、タイミングt2における一次リセットによって、検出点Qの電位は初期電位V0まで上昇するが、続くタイミングt3における中間転送処理によって、検出点Qの電位は中間電位V4mまで降下する。そして、タイミングt4における二次リセットによって、検出点Qの電位は基準電位Vxまで上昇する。最終的には、周期Tが終了したタイミングt1における周期的転送処理によって、検出点Qの電位は電位V4まで下降する。このタイミングt1で読み出された電位V4が、当該周期Tにおける受光量を示す値になる(受光量は、V0−V4で求められる)。
このような二次リセットの実行により、タイミングt3の時点における検出点Qの電位に、いわば下駄を履かせる効果が得られる。すなわち、二次リセットによって、中間電位V4mから基準電位Vxまで電位が上昇し、両者の差電圧(Vx−V4m)だけ、電位が底上げされたことになる。これにより、検出点Qの電位が最低レベルVmin に達してしまうことを防ぐことができる。たとえば、図16に示す例において、もし二次リセットを行わなかったとすると、タイミングt1の周期的転送処理の直前の検出点Qの電位はV4mとなるので、周期的転送処理に起因する電圧降下により、検出点Qの電位は最低レベルVmin に達してしまい、いわゆる「白とび」現象が生じてしまう。二次リセットを行うことにより、このような「白とび」現象を抑制することができるようになる。
結局、ここで述べる実施形態の場合も、光強度が比較的高い部分に関するダイナミックレンジが広げられたことになり、図10に実線のグラフで示されている効果が得られる。このとき、§2で述べた実施形態と同様に、中間時点の設定と基準電位の設定とが、ダイナミックレンジの広がりを決定するためのパラメータになる。
図14に示す回路は、図16に示す検出動作を行うのに適した構成を有している。まず、図14に示すリセット信号ラインRSTには、図16のRST欄に示すようなタイミングでリセットパルスが与えられ、MOSトランジスタT10を一時的ON状態にすることになる。このとき、リセットパルス自体に相違はないものの、タイミングt2で行われる一次リセットと、タイミングt4で行われる二次リセットとでは、上述したように、それぞれ異なる態様のリセット処理が行われる。すなわち、タイミングt2の一次リセットでは、検出点Qを初期電位V0とする処理が行われるのに対し、タイミングt4の二次リセットでは、検出点Qを基準電位Vxとする処理が行われる。
図14に示す回路において、リセット電圧設定ラインL10が設けられているのは、任意の電圧でリセットを行うことができるようにするためである。すなわち、タイミングt2で一次リセットを行う際には、リセット電圧設定ラインL10を電源ラインVDDと同様の電源電圧にしておけばよい。そうすれば、図14の回路は図11に示す従来の回路と同等になり、MOSトランジスタT10がONになると、検出点Qは電源電圧VDDに近い初期電位V0となるようにリセットされる(トランジスタT10のしきい値電圧をVthとすれば、初期電位V0=VDD−Vth)。一方、タイミングt4で二次リセットを行う際には、リセット電圧設定ラインL10を基準電圧Vxより若干高い所定電圧(トランジスタT10のしきい値電圧をVthとすれば、基準電圧VxよりVthだけ高い電圧)にしておけばよい。そうすれば、MOSトランジスタT10がONになると、検出点Qは基準電圧Vxとなるようにリセットされる。
リセット電圧設定ラインL10は、同じ列に配置された複数の画素(図において上下方向に隣接配置された複数の画素)について共通の信号線として用意されているのに対し、リセット信号ラインRSTは、同じ行に配置された複数の画素(図において左右方向に隣接配置された複数の画素)について共通の信号線として用意されているため、リセット信号ラインRSTに与えるリセットパルスのタイミングと、リセット電圧設定ラインL10に所望の電圧を供給するタイミングとを合わせることにより、二次元行列状に配置された多数の画素のうちの特定の画素を特定の電圧でリセットすることが可能になる。
なお、ここに述べる実施形態では、一次リセットはタイミングt2で必ず行われることになるが、二次リセットは必ず行われるわけではない。上述したように、中間時点(タイミングt3)で読み出した中間電位が、基準電位Vx以上であった場合(たとえば、図15の場合)は、二次リセットは行われない。二次リセットが行われるのは、読み出した中間電位が、基準電位Vx未満であった場合(たとえば、図16の場合)ということになる。したがって、実際には、タイミングt3において読み出された中間電位を基準電位Vxと比較する演算を行った上で、二次リセットを行うか否かの判断を行う処理が必要になる。
上述したように、リセット電圧設定ラインL10を所定の電圧に設定した状態でリセットを行えば、検出点Qを所望の電位に設定することが可能になる。ただ、実用上は、検出点Qを所望の電位に正確に設定するためには、検出点Qの電位読出値に基づくフィードバック制御を伴うリセット処理を行うようにするのが好ましい。このフィードバック制御に関しては、§6において、実例を示しながら詳述する。
図15および図16のタイミングチャートに示す選択信号ラインSEL上には、タイミングt1で与えられる選択パルスの他に、タイミングt2,t3,t4の期間幅をもった選択パルスが与えられている。ここで、前者の選択パルスは、周期的転送処理時における検出点Qの電位(図15の例ではV1、図16の例ではV4)を読み出すためのものである。一方、後者の選択パルスは、中間時点における各処理を行うためのものである。具体的には、タイミングt2の部分は、一次リセット時における検出点Qの電位V0を読み出すためのものであり、タイミングt3の部分は、中間転送処理時における検出点Qの電位(図15の例ではV1m、図16の例ではV4m)を読み出すためのものである。また、タイミングt4の部分は、二次リセット時における検出点Qの電位(図16の例ではVx)を読み出すためのものである。このタイミングt4の二次リセット時における検出点Qの電位は、本発明の本質的な動作上は不要な情報であるが、上述したフィードバック制御を行うために利用される。
<<< §4. リセット動作を統一する変形例 >>>
これまで、§2において3トランジスタ型の基本的実施形態を述べ、§3において4トランジスタ型の基本的実施形態を述べた。ここでは、これらの基本的実施形態におけるリセット動作の態様を変えた変形例を述べる。
まず、§2で述べた3トランジスタ型の実施形態の変形例を述べる。既に述べたとおり、この3トランジスタ型の基本的実施形態の特徴は、中間時点で読み出した変動点Pの中間電位が、基準電位Vx以上であった場合には中間リセットを行わないが(たとえば、図5,図6)、基準電位Vx未満であった場合には中間リセットを行う(たとえば、図7,図8)という点にある。
ここで、中間電位が基準電位Vxより大きいか、小さいかは、当該画素にその時点で照射されている光の強度に依存して定まる事項であるので、当然、個々の画素ごとに異なり、また、時間的にも異なる事項である。したがって、中間リセットを行うか否かは、個々の画素ごとにそれぞれ独立して判断すべき事項であり、また、同一の画素であっても、個々の周期Tごとに独立して判断すべき事項である。その結果、固体撮像装置を構成する多数の画素の中に、中間リセットを行う画素と行わない画素とが混在することになり、中間時点でリセットパルスを与えるべき画素と与えるべきでない画素とが混在することになる。たとえば、図5,図6のタイミングチャートでは、タイミングt3におけるリセットパルスは存在しないが、図7,図8のタイミングチャートでは、タイミングt3におけるリセットパルスが存在する。
もちろん、タイミングt2で読み出した中間電位の値を基準電位Vxと比較し、その結果に基づいて、個々の画素ごとに、タイミングt3におけるリセットパルスを与えるか否かを制御することは、技術的に十分可能である。しかしながら、実用上は、このような制御を、たとえばトランジスタを用いて実施する構成にすると、中間リセット用のリセットパルスを制御するためのトランジスタを付加する必要が生じてくる。ここで述べる変形例は、中間リセット用のリセットパルスを与えるか与えないか、という制御を省略することにより、実用上、単純な回路構成で本発明を実現するための工夫に関するものである。
本願発明者の着眼点は、原理的には中間リセットを行う必要がない場合であっても、便宜的に、中間リセットを行うようにする、という発想にある。そうすれば、常に、すべての画素について、すべての周期Tにおいて、中間リセットが行われるようになるので、中間リセットを行うか否かという各画素ごとの各周期ごとの制御は不要になる。具体的には、ここで述べる変形例では、たとえば、図5および図6に示すリセット信号RSTにも、タイミングt3における中間リセット用のリセットパルスが付加されることになり、結局、図7および図8に示すリセット信号RSTと同じになる。このように、すべての画素に、常に同じリセット信号RSTを供給するようにすれば、リセット動作を統一することができ、リセットパルス供給用の回路構成を単純化することができる。
ただし、原理的には中間リセットを行う必要がない画素に対しては、中間リセットを行わなかったときと同等の状態が維持されるようにしなければ、§2で述べた原理に基づく正しい検出を行うことはできない。たとえば、図5に示す例の場合、中間電位V1mは基準電位Vx以上であるので、本来は、中間リセットを行う必要がない。そこで、中間電位V1mが基準電位Vx以上である場合には、変動点Pの電位が基準電位Vxとなるような中間リセットを行う代わりに、変動点Pの電位が中間電位V1mとなるような中間リセットを行うようにする。
たとえば、図5に示す例の場合、タイミングt3において中間リセットが行われることになるが、このとき、変動点Pの電位が、直前のタイミングt2で読み出した中間電位V1mとなるようなリセットを行うのである。具体的には、タイミングt3において、図4のMOSトランジスタT1のゲートにリセットパルスを与える際に、リセット電圧設定ラインL1の電圧を中間電位V1mより若干高い値(トランジスタT1のしきい値電圧をVthとした場合、V1m+Vthなる電圧)に維持しておけばよい。結局、この場合の中間リセットは、直前に読み出した変動点Pの中間電位V1mを、そのまま変動点Pの新たな電位として書き込むリフレッシュ操作という意味をもつことになる。したがって、変動点Pの電位変動は、図5上段のタイミングチャートに示したものと変わりなく、タイミングt0において読み出される電位V1にも変わりはない。
結局、この変形例の要点は、すべての画素について、すべての周期Tにおいて、タイミングt3における中間リセットを行うようにするが、タイミングt2で読み出した中間電位が、基準電位Vx未満である場合には、変動点Pの電位が基準電位Vxとなるようなリセットを行い、基準電位Vx以上である場合には、変動点Pの電位がタイミングt2で読み出した中間電位となるようなリセットを行う、ということになる。
上述したリセット動作を統一する変形例は、§3で述べた4トランジスタ型の実施形態にも適用可能である。既に述べたとおり、4トランジスタ型の基本的実施形態の特徴は、中間時点で読み出した検出点Qの中間電位が、基準電位Vx以上であった場合には二次リセットを行わないが(たとえば、図15)、基準電位Vx未満であった場合には二次リセットを行う(たとえば、図16)という点にある。したがって、固体撮像装置を構成する多数の画素の中に、二次リセットを行う画素と行わない画素とが混在することになる。
そこで、この4トランジスタ型の場合には、原理的には二次リセットを行う必要がない場合であっても、便宜的に、二次リセットを行うようにすればよい。その結果、すべての画素について、すべての周期Tの中間時点において、一次リセットと二次リセットとの双方が実行されることになり、リセットパルス供給用の回路構成を単純化することができる。
ただし、この場合も、原理的には二次リセットを行う必要がない画素に対しては、二次リセットを行わなかったときと同等の状態が維持されるようにしなければ、§3で述べた原理に基づく正しい検出を行うことはできない。そこで、中間電位が基準電位Vx以上である場合には、検出点Qの電位が基準電位Vxとなるような二次リセットを行う代わりに、検出点Qの電位が中間電位となるような二次リセットを行うようにする。
たとえば、図15に示す例の場合、タイミングt2における一次リセットの後、タイミングt4において二次リセットが行われることになるが、このとき、検出点Qの電位が、直前のタイミングt3で読み出した中間電位V1mとなるようなリセットを行うのである。具体的には、タイミングt4において、図14のMOSトランジスタT10のゲートにリセットパルスを与える際に、リセット電圧設定ラインL10の電圧を中間電位V1mより若干高い値(トランジスタT10のしきい値電圧をVthとした場合、V1m+Vthなる電圧)に維持しておけばよい。結局、この場合の二次リセットは、直前に読み出した検出点Qの中間電位V1mを、そのまま検出点Qの新たな電位として書き込むリフレッシュ操作という意味をもつことになる。したがって、検出点Qの電位変動は、図15上段のタイミングチャートに示したものと変わりなく、タイミングt1において読み出される電位V1にも変わりはない。
結局、この変形例の要点は、すべての画素について、すべての周期Tにおいて、タイミングt4における二次リセットを行うようにするが、タイミングt3で読み出した中間電位が、基準電位Vx未満である場合には、検出点Qの電位が基準電位Vxとなるようなリセットを行い、基準電位Vx以上である場合には、検出点Qの電位がタイミングt3で読み出した中間電位となるようなリセットを行う、ということになる。
<<< §5. 3トランジスタ型の回路に適した制御系 >>>
これまで、本発明に係る固体撮像装置の構成を、その1画素分の回路を示して説明した。ここでは、この1画素分の回路を制御するための制御系の回路を含めた具体的な実施形態を述べる。
図17は、図4に示す3トランジスタ型の回路に制御系回路を付加した実施形態を示す回路図である。図17の上半分に示した1画素分の回路は、図4に示す回路と全く同一であり、下半分に示す回路は、1列分の画素(図の上下方向に並んだ複数の画素)について共通して利用される制御回路である。差動増幅器A1は、2つのアナログ入力信号の差を零にするような制御出力を行う制御素子であり、「−」マークが記された入力端子に与えられた電圧が「+」マークが記された入力端子に与えられた電圧よりも大きかった場合には、出力電圧を低下させる方向への制御を行い、逆に、「−」マークが記された入力端子に与えられた電圧が「+」マークが記された入力端子に与えられた電圧よりも小さかった場合には、出力電圧を上昇させる方向への制御を行う。ただし、必要に応じて、極性切替信号SWによって、両入力端子の「+/−」の極性を切り替え、図示の状態に対して極性を反転させることができる。すなわち、図示の状態では、上が「−」、下が「+」になっているが、反転させると、上が「+」、下が「−」になる。
矩形のブロックで示したT5,T6,T7は、ON/OFF制御が可能なトランジスタである。いずれもON状態では、左右の結線が導通状態となり、OFF状態では、左右の結線が絶縁状態となる。また、C2は、信号出力ラインOUT上に読み出した電圧を一時的に記憶するための容量素子であり、B1は、信号出力ラインOUT上に読み出した電圧と参照電圧Vref との比較結果を一時的に記憶するための1ビットメモリである。もちろん、この1ビットメモリB1は、実用上は、多数ビットを記憶する機能をもったメモリの1ビット分を利用して構成することができる。
ここに示す制御回路は、§2で述べた3トランジスタ型の実施形態に、§4で述べた変形例(リセット動作の統一)を適用する場合に適した制御回路である。この変形例では、リセット電圧設定ラインL1の電圧を次の3通りのケースに分けて制御する必要がある。
まず、第1のケースは、図7に示すリセット信号RSTのタイミングt1における周期的リセットの場合である。この場合、リセット電圧設定ラインL1の電圧を、「変動点Pを初期電位V0にリセットするために必要な所定電圧」に設定する必要がある。第2のケースは、図7に示すリセット信号RSTのタイミングt3における中間リセットを行う場合であって、その直前のタイミングt2で読み出した中間電位が基準電位Vx未満であった場合である。この場合、リセット電圧設定ラインL1の電圧を、「変動点Pを基準電位Vxにリセットするために必要な所定電圧」に設定する必要がある。そして、第3のケースは、図7に示すリセット信号RSTのタイミングt3における中間リセットを行う場合であって、その直前のタイミングt2で読み出した中間電位が基準電位Vx以上であった場合(原理的には、中間リセットを行う必要のない場合)である。この場合、リセット電圧設定ラインL1の電圧を、「変動点Pを、その直前のタイミングt2で読み出した中間電位にリセットするために必要な所定電圧」に設定する必要がある。
図17の下半分に示す制御回路を用いれば、上記3通りのケースにおける電圧制御を正確に行うことが可能になる。これは、この制御回路が、信号出力ラインOUT上に得られた電位読出値に基づくフィードバック制御を行う機能を有しているからである。すなわち、第1のケースでは、変動点Pが初期電位V0となるようなリセットを行い、第2のケースでは、変動点Pが基準電位Vxとなるようなリセットを行い、第3のケースでは、変動点Pが直前に読み出した中間電位となるようなリセットを行う必要があるが、いずれのケースについても、リセット期間中(リセットパルスの幅に相当する期間中)に、変動点Pの電位を信号出力ラインOUT上に読み出して逐次モニタし、この読み出した値が所定の目標値となるように、リセット電圧設定ラインL1の電圧を制御することにより、変動点Pの電位が所望の値となるような正確なリセット動作が可能になる。
まず、初期電位V0へのリセットが必要な第1のケースでは、トランジスタT5,T7をON状態、トランジスタT6をOFF状態にし、参照電圧Vref として、初期電位V0に対応した電圧(変動点Pが初期電位V0であるときに、信号出力ラインOUT上に出力される電圧)を入力する。この参照電圧Vref としては、DA変換器などのアナログ出力を利用すればよい。たとえば、8ビットのDA変換器を利用すれば、0〜255のデジタル値に応じて、256段階の任意のアナログ電圧を参照電圧Vref として生成することができる。
図7のタイミングチャートにも示されているとおり、タイミングt1では、リセットパルスとともに選択パルスも与えられているので、信号出力ラインOUTには、変動点Pの電位が逐次読み出されている。したがって、差動増幅器A1は、信号出力ラインOUT上に読み出されている電圧値が参照電圧Vref に等しくなるように、リセット電圧設定ラインL1の電圧を制御する機能を果たすことができる。かくして、第1のケースでは、変動点Pが初期電位V0となるようなリセット動作が実行される。
続いて、第2のケースあるいは第3のケースであるが、いずれのケースを実行するかは、図7のタイミングチャートのタイミングt2で読み出された中間電位の大きさに依存して決まる事項である。この制御回路は、この中間電位の大きさの判定結果を、1ビットメモリB1に記録する機能を有している。この中間電位の大きさ判定処理および1ビットメモリB1への書込処理は、実際には、タイミングt2の前半期間において実施される。
すなわち、タイミングt2の前半期間では、トランジスタT5をON状態、トランジスタT6,T7をOFF状態にし、参照電圧Vref として、基準電位Vxに対応した電圧(変動点Pが基準電位Vxであるときに、信号出力ラインOUT上に出力される電圧)を入力する。このような状態では、差動増幅器A1は、信号出力ラインOUTの電圧が参照電圧Vref よりも高いと(変動点Pの電位が基準電位Vx以上であると)、低電位の出力を行い、信号出力ラインOUTの電圧が参照電圧Vref よりも低いと(変動点Pの電位が基準電位Vx未満であると)、高電位の出力を行う。この2通りの出力電位に応じて、1ビットメモリB1には、「Vx以上」あるいは「Vx未満」といういずれかの判定結果を示すビットが書き込まれることになる。
続いて、タイミングt2の後半期間では、トランジスタT6をON状態、トランジスタT5,T7をOFF状態にする。参照電圧Vref は、トランジスタT5がOFF状態なので、この場合、意味をもたない(任意の電圧にしておいてかまわない)。また、このとき、極性切替信号SWを与えて、差動増幅器A1の入力端子の±を反転させ、図の上部入力端子が「+」、下部入力端子が「−」になるようにする。すると、差動増幅器A1は、下部入力端子に接続されている容量素子C2の上端の電圧が、上部入力端子に接続されている信号出力ラインOUTの電圧に等しくなるような制御機能を果たし、結果的に、容量素子C2には、その時点における信号出力ラインOUTの電圧に応じた電荷が蓄積された状態になる。なお、この処理が完了した後は、差動増幅器A1の入力端子の反転状態は解除しておく。
この処理は、要するに、タイミングt2の時点における信号出力ラインOUTの電圧を、容量素子C2を利用して記録しておくための処理であり、タイミングt2における変動点Pの電位読出値を一時的に保存しておくための保存処理に他ならない。このような保存処理は、続くタイミングt3の時点で、上述の第3のケースに相当する中間リセット(変動点Pが直前に読み出した中間電位となるようなリセット)を行う場合にのみ必要であり、タイミングt3の時点で、上述の第2のケースに相当する中間リセット(変動点Pが基準電位Vxとなるようなリセット)を行う場合には不要である。したがって、タイミングt2の前半期間で書き込まれた1ビットメモリB1の判定結果に応じて、タイミングt2の後半期間で上記保存処理を行うか否かを切り替えるようにしてもかまわない。すなわち、1ビットメモリB1に「Vx未満」との判定結果が書き込まれていた場合には、第2のケースに相当する中間リセットを行うことになるので、上記保存処理は実行しないようにし、1ビットメモリB1に「Vx以上」との判定結果が書き込まれていた場合には、第3のケースに相当する中間リセットを行うことになるので、上記保存処理を実行するようにすればよい。もっとも、第2のケースに相当する中間リセットを行う場合にも、上記保存処理を実行したとしても、特に支障は生じない。
さて、タイミングt2における上述の処理が完了したら、続いて、タイミングt3における中間リセットが実行されるが、このとき、1ビットメモリB1の内容がチェックされ、「Vx未満」との判定結果が書き込まれていた場合には、第2のケースに相当する中間リセットが行われ、「Vx以上」との判定結果が書き込まれていた場合には、第3のケースに相当する中間リセットが行われる。
まず、基準電位Vxへのリセットが必要な第2のケースでは、トランジスタT5,T7をON状態、トランジスタT6をOFF状態にし、参照電圧Vref として、基準電位Vxに対応した電圧(変動点Pが基準電位Vxであるときに、信号出力ラインOUT上に出力される電圧)を入力する。図7のタイミングチャートにも示されているとおり、タイミングt3では、リセットパルスとともに選択パルスも与えられているので、信号出力ラインOUTには、変動点Pの電位が逐次読み出されている。したがって、差動増幅器A1は、信号出力ラインOUT上に読み出されている電圧値が参照電圧Vref に等しくなるように、リセット電圧設定ラインL1の電圧を制御する機能を果たすことができる。かくして、第2のケースでは、変動点Pが基準電位Vxとなるようなリセット動作が実行される。
一方、直前に読み出された中間電位へのリセットが必要な第3のケースでは、トランジスタT7をON状態、トランジスタT5,T6をOFF状態にする。参照電圧Vref は、トランジスタT5がOFF状態なので、この場合、意味をもたない(任意の電圧にしておいてかまわない)。図7のタイミングチャートにも示されているとおり、タイミングt3では、リセットパルスとともに選択パルスも与えられているので、信号出力ラインOUTには、変動点Pの電位が逐次読み出されている。したがって、差動増幅器A1は、信号出力ラインOUT上に読み出されている電圧値が容量素子C2の上端の電圧(すなわち、上記保存処理によって保存されていた電圧)に等しくなるように、リセット電圧設定ラインL1の電圧を制御する機能を果たすことができる。かくして、第3のケースでは、変動点Pの電圧が直前の状態を維持するようなリセット動作(リフレッシュ動作)が実行される。
このように、図17に示す制御回路は、3通りのケースに応じて、リセット電圧設定ラインL1の電圧がそれぞれ適切な値になるような制御を行う機能を有しているが、この制御回路は、更に、受光量の検出結果を出力端子E1を介して外部に出力する機能も果たすことができる。ここでは、この制御回路を利用して検出結果を外部に出力するための動作を、2通りの出力形態について説明する。いずれの出力形態においても、検出結果の出力は、図7に示すタイミングt0(周期的リセットの直前)における信号出力ラインOUTの電圧値に基づいて行われる。
第1の出力形態は、受光量の検出値を出力端子E1にアナログ電圧として出力する形態である。この場合、タイミングt0において、トランジスタT6をON状態、トランジスタT5,T7をOFF状態にする。参照電圧Vref は、トランジスタT5がOFF状態なので、この場合、意味をもたない(任意の電圧にしておいてかまわない)。また、このとき、極性切替信号SWを与えて、差動増幅器A1の入力端子の±を反転させ、図の上部入力端子が「+」、下部入力端子が「−」になるようにする。すると、差動増幅器A1は、下部入力端子に接続されている出力端子E1の電圧が、上部入力端子に接続されている信号出力ラインOUTの電圧に等しくなるような制御機能を果たし、結果的に、出力端子E1には、その時点における信号出力ラインOUTの電圧値がそのまま出力されることになる。なお、この出力処理が完了した後は、差動増幅器A1の入力端子の反転状態は解除しておく。
第2の出力形態は、受光量の検出値を出力端子E1にPWM(Pulse Width Modulation)信号として出力する形態である。この場合、タイミングt0において、トランジスタT5をON状態、トランジスタT6,T7をOFF状態にする。そして参照電圧Vref として、時間とともに単調増加もしくは単調減少するような電圧値を与えるようにする。前述したように、参照電圧Vref をDA変換器を利用して生成する場合であれば、クロックとカウンタを用いてデジタル値を0〜255あるいは255〜0へと変化させ、256段階の階段状に電圧が変化するような参照電圧Vref を与えればよい。
差動増幅器A1は、この参照電圧Vref と信号出力ラインOUTの電圧との大小関係を判定して、いずれが大きいかを示す信号(実質的には二値信号として取り扱うことができる)を、出力端子E1へ出力する機能を果たす。参照電圧Vref は、時間とともに変化するので、参照電圧Vref と信号出力ラインOUTの電圧との大小関係は、所定の時点で逆転することになる。この逆転現象は、出力端子E1に出力された信号値の変動によって認識することが可能であり、逆転現象が生じるまでの時間幅として、受光量の検出値を取り出すことができる。
以上、図17の下半分に示した制御回路の動作について説明したが、本発明に係る固体撮像装置を駆動するためには、この制御回路の他にも、リセットパルスを生成してリセット信号ラインRSTへ供給する手段、選択パルスを生成して選択信号ラインSELへ供給する手段、1ビットメモリB1の内容を読み出し、トランジスタT5,T6,T7のON/OFF制御、参照電圧Vref の設定、差動増幅器A1の極性切替を行う手段、などが必要になる。しかしながら、これらの各手段は、従来の一般的な固体撮像装置駆動用のプロセッサなどによって実現でき、当業者にとって自明の手段であるので、ここでは詳しい説明は省略する。
<<< §6. 4トランジスタ型の回路に適した制御系 >>>
続いて、4トランジスタ型の回路に適した制御系を説明する。図18は、図14に示す4トランジスタ型の回路に制御系回路を付加した実施形態を示す回路図である。この図18の上半分に示した1画素分の回路は、図14に示す回路と全く同一である。また、図18の下半分に示す制御回路は、図17の下半分に示す制御回路と同一である。すなわち、図18に示す差動増幅器A10,容量素子C20、1ビットメモリB10、トランジスタT50,T60,T70は、それぞれ図17に示す差動増幅器A1,容量素子C2、1ビットメモリB1、トランジスタT5,T6,T7と同等の構成要素であり、その基本的な機能も全く同等である。ただ、3トランジスタ型の回路と4トランジスタ型の回路とでは、動作のタイミングなどが若干異なっている。そこで、以下、この図18に示す制御回路の動作を簡単に説明する。
ここに示す制御回路は、§3で述べた4トランジスタ型の実施形態に、§4で述べた変形例(リセット動作の統一)を適用する場合に適した制御回路である。この変形例では、リセット電圧設定ラインL10の電圧を次の3通りのケースに分けて制御する必要がある。
まず、第1のケースは、図16に示すリセット信号RSTのタイミングt2における一次リセットの場合である。この場合、リセット電圧設定ラインL10の電圧を、「検出点Qを初期電位V0にリセットするために必要な所定電圧」に設定する必要がある。第2のケースは、図16に示すリセット信号RSTのタイミングt4における二次リセットを行う場合であって、直前のタイミングt3で読み出した中間電位が基準電位Vx未満であった場合である。この場合、リセット電圧設定ラインL10の電圧を、「検出点Qを基準電位Vxにリセットするために必要な所定電圧」に設定する必要がある。そして、第3のケースは、図16に示すリセット信号RSTのタイミングt4における二次リセットを行う場合であって、直前のタイミングt3で読み出した中間電位が基準電位Vx以上であった場合(原理的には、二次リセットを行う必要のない場合)である。この場合、リセット電圧設定ラインL10の電圧を、「検出点Qを、直前のタイミングt3で読み出した中間電位にリセットするために必要な所定電圧」に設定する必要がある。
図18の下半分に示す制御回路を用いれば、上記3通りのケースにおける電圧制御を正確に行うことが可能になる。これは、この制御回路が、信号出力ラインOUT上に得られた電位読出値に基づくフィードバック制御を行う機能を有しているからである。すなわち、第1のケースでは、検出点Qが初期電位V0となるようなリセットを行い、第2のケースでは、検出点Qが基準電位Vxとなるようなリセットを行い、第3のケースでは、検出点Qが直前に読み出した中間電位となるようなリセットを行う必要があるが、いずれのケースについても、リセット期間中(リセットパルスの幅に相当する期間中)に、検出点Qの電位を信号出力ラインOUT上に読み出して逐次モニタし、この読み出した値が所定の目標値となるように、リセット電圧設定ラインL10の電圧を制御することにより、検出点Qの電位が所望の値となるような正確なリセット動作が可能になる。
まず、初期電位V0へのリセットが必要な第1のケースでは、トランジスタT50,T70をON状態、トランジスタT60をOFF状態にし、参照電圧Vref として、初期電位V0に対応した電圧(検出点Qが初期電位V0であるときに、信号出力ラインOUT上に出力される電圧)を入力する。この場合も、参照電圧Vref としては、DA変換器などのアナログ出力を利用すればよい。
図16のタイミングチャートにも示されているとおり、タイミングt2では、リセットパルスとともに選択パルスも与えられているので、信号出力ラインOUTには、検出点Qの電位が逐次読み出されている。したがって、差動増幅器A1は、信号出力ラインOUT上に読み出されている電圧値が参照電圧Vref に等しくなるように、リセット電圧設定ラインL10の電圧を制御する機能を果たすことができる。かくして、第1のケースでは、検出点Qが初期電位V0となるようなリセット動作が実行される。
続いて、第2のケースあるいは第3のケースであるが、いずれのケースを実行するかは、図16のタイミングチャートのタイミングt3で読み出された中間電位の大きさに依存して決まる事項である。この制御回路は、この中間電位の大きさの判定結果を、1ビットメモリB10に記録する機能を有している。この中間電位の大きさ判定処理および1ビットメモリB10への書込処理は、実際には、タイミングt3の前半期間において実施される。
すなわち、タイミングt3の前半期間では、トランジスタT50をON状態、トランジスタT60,T70をOFF状態にし、参照電圧Vref として、基準電位Vxに対応した電圧(検出点Qが基準電位Vxであるときに、信号出力ラインOUT上に出力される電圧)を入力する。このような状態では、差動増幅器A10は、信号出力ラインOUTの電圧が参照電圧Vref よりも高いと(検出点Qの電位が基準電位Vx以上であると)、低電位の出力を行い、信号出力ラインOUTの電圧が参照電圧Vref よりも低いと(検出点Qの電位が基準電位Vx未満であると)、高電位の出力を行う。この2通りの出力電位に応じて、1ビットメモリB10には、「Vx以上」あるいは「Vx未満」といういずれかの判定結果を示すビットが書き込まれることになる。
続いて、タイミングt3の後半期間では、トランジスタT60をON状態、トランジスタT50,T70をOFF状態にする。参照電圧Vref は、トランジスタT50がOFF状態なので、この場合、意味をもたない(任意の電圧にしておいてかまわない)。また、このとき、極性切替信号SWを与えて、差動増幅器A10の入力端子の±を反転させ、図の上部入力端子が「+」、下部入力端子が「−」になるようにする。すると、差動増幅器A10は、下部入力端子に接続されている容量素子C20の上端の電圧が、上部入力端子に接続されている信号出力ラインOUTの電圧に等しくなるような制御機能を果たし、結果的に、容量素子C20には、その時点における信号出力ラインOUTの電圧に応じた電荷が蓄積された状態になる。なお、この処理が完了した後は、差動増幅器A10の入力端子の反転状態は解除しておく。
この処理は、要するに、タイミングt3の時点における信号出力ラインOUTの電圧を、容量素子C20を利用して記録しておくための処理であり、タイミングt3における検出点Qの電位読出値を一時的に保存しておくための保存処理に他ならない。このような保存処理は、続くタイミングt4の時点で、上述の第3のケースに相当する二次リセット(検出点Qが直前に読み出した中間電位となるようなリセット)を行う場合にのみ必要であり、タイミングt4の時点で、上述の第2のケースに相当する二次リセット(検出点Qが基準電位Vxとなるようなリセット)を行う場合には不要である。したがって、タイミングt3の前半期間で書き込まれた1ビットメモリB10の判定結果に応じて、タイミングt3の後半期間で上記保存処理を行うか否かを切り替えるようにしてもかまわない。すなわち、1ビットメモリB10に「Vx未満」との判定結果が書き込まれていた場合には、第2のケースに相当する二次リセットを行うことになるので、上記保存処理は実行しないようにし、1ビットメモリB10に「Vx以上」との判定結果が書き込まれていた場合には、第3のケースに相当する二次リセットを行うことになるので、上記保存処理を実行するようにすればよい。もっとも、第2のケースに相当する二次リセットを行う場合にも、上記保存処理を実行したとしても、特に支障は生じない。
さて、タイミングt3における上述の処理が完了したら、続いて、タイミングt4における二次リセットが実行されるが、このとき、1ビットメモリB10の内容がチェックされ、「Vx未満」との判定結果が書き込まれていた場合には、第2のケースに相当する二次リセットが行われ、「Vx以上」との判定結果が書き込まれていた場合には、第3のケースに相当する二次リセットが行われる。
まず、基準電位Vxへのリセットが必要な第2のケースでは、トランジスタT50,T70をON状態、トランジスタT60をOFF状態にし、参照電圧Vref として、基準電位Vxに対応した電圧(検出点Qが基準電位Vxであるときに、信号出力ラインOUT上に出力される電圧)を入力する。図16のタイミングチャートにも示されているとおり、タイミングt4では、リセットパルスとともに選択パルスも与えられているので、信号出力ラインOUTには、検出点Qの電位が逐次読み出されている。したがって、差動増幅器A10は、信号出力ラインOUT上に読み出されている電圧値が参照電圧Vref に等しくなるように、リセット電圧設定ラインL10の電圧を制御する機能を果たすことができる。かくして、第2のケースでは、検出点Qが基準電位Vxとなるようなリセット動作が実行される。
一方、直前に読み出された中間電位へのリセットが必要な第3のケースでは、トランジスタT70をON状態、トランジスタT50,T60をOFF状態にする。参照電圧Vref は、トランジスタT50がOFF状態なので、この場合、意味をもたない(任意の電圧にしておいてかまわない)。図16のタイミングチャートにも示されているとおり、タイミングt4では、リセットパルスとともに選択パルスも与えられているので、信号出力ラインOUTには、検出点Qの電位が逐次読み出されている。したがって、差動増幅器A10は、信号出力ラインOUT上に読み出されている電圧値が容量素子C20の上端の電圧(すなわち、上記保存処理によって保存されていた電圧)に等しくなるように、リセット電圧設定ラインL10の電圧を制御する機能を果たすことができる。かくして、第3のケースでは、検出点Qの電圧が直前の状態を維持するようなリセット動作(リフレッシュ動作)が実行される。
このように、図18に示す制御回路は、3通りのケースに応じて、リセット電圧設定ラインL10の電圧がそれぞれ適切な値になるような制御を行う機能を有しているが、この制御回路は、更に、受光量の検出結果を出力端子E10を介して外部に出力する機能も果たすことができる。ここでは、この制御回路を利用して検出結果を外部に出力するための動作を、2通りの出力形態について説明する。いずれの出力形態においても、検出結果の出力は、図16に示すタイミングt1(周期的転送処理時)における信号出力ラインOUTの電圧値に基づいて行われる。
第1の出力形態は、受光量の検出値を出力端子E10にアナログ電圧として出力する形態である。この場合、タイミングt1において、トランジスタT60をON状態、トランジスタT50,T70をOFF状態にする。参照電圧Vref は、トランジスタT50がOFF状態なので、この場合、意味をもたない(任意の電圧にしておいてかまわない)。また、このとき、極性切替信号SWを与えて、差動増幅器A10の入力端子の±を反転させ、図の上部入力端子が「+」、下部入力端子が「−」になるようにする。すると、差動増幅器A10は、下部入力端子に接続されている出力端子E10の電圧が、上部入力端子に接続されている信号出力ラインOUTの電圧に等しくなるような制御機能を果たし、結果的に、出力端子E10には、その時点における信号出力ラインOUTの電圧値がそのまま出力されることになる。なお、この出力処理が完了した後は、差動増幅器A10の入力端子の反転状態は解除しておく。
第2の出力形態は、受光量の検出値を出力端子E10にPWM(Pulse Width Modulation)信号として出力する形態である。この場合、タイミングt1において、トランジスタT50をON状態、トランジスタT60,T70をOFF状態にする。そして参照電圧Vref として、時間とともに単調増加もしくは単調減少するような電圧値を与えるようにする。前述したように、参照電圧Vref をDA変換器を利用して生成する場合であれば、クロックとカウンタを用いてデジタル値を0〜255あるいは255〜0へと変化させ、256段階の階段状に電圧が変化するような参照電圧Vref を与えればよい。
差動増幅器A10は、この参照電圧Vref と信号出力ラインOUTの電圧との大小関係を判定して、いずれが大きいかを示す信号(実質的には二値信号として取り扱うことができる)を、出力端子E10へ出力する機能を果たす。参照電圧Vref は、時間とともに変化するので、参照電圧Vref と信号出力ラインOUTの電圧との大小関係は、所定の時点で逆転することになる。この逆転現象は、出力端子E10に出力された信号値の変動によって認識することが可能であり、逆転現象が生じるまでの時間幅として、受光量の検出値を取り出すことができる。
以上、図18の下半分に示した制御回路の動作について説明したが、本発明に係る固体撮像装置を駆動するためには、この制御回路の他にも、リセットパルスを生成してリセット信号ラインRSTへ供給する手段、選択パルスを生成して選択信号ラインSELへ供給する手段、転送パルスを生成して転送信号ラインTNSへ供給する手段、1ビットメモリB10の内容を読み出し、トランジスタT50,T60,T70のON/OFF制御、参照電圧Vref の設定、差動増幅器A10の極性切替を行う手段、などが必要になる。しかしながら、これらの各手段も、従来の一般的な固体撮像装置駆動用のプロセッサなどによって実現でき、当業者にとって自明の手段であるので、ここでは詳しい説明は省略する。
<<< §7. 本発明のその他の変形例 >>>
最後に、本発明に係る固体撮像装置の更なる変形例をいくつか述べておく。
(1) 複数の中間時点を設定する変形例
これまで述べてきた実施形態あるいはその変形例は、いずれも所定周期T内に1つの中間時点を設定し、所定の処理を実行しているが、所定期間T内に2つ以上の中間時点を設定することも可能である。
たとえば、図9のタイミングチャートでは、所定周期Tの先頭から中間時間M1だけ経過した位置に中間時点(タイミングt2およびt3)を設定し、中間電位の読み出しと、その結果に基づく中間リセットの処理を行っている。ここで、この中間時間M1よりも更に時間が経過した中間時間M2の位置(M1<M2<T)に第2の中間時点を設定し、この第2の中間時点においても、中間電位の読み出しと、その結果に基づく中間リセットの処理を行うようにすれば、ダイナミックレンジを更に広げることが可能になる。ただし、第2の中間時点で用いる基準電位は、第1の中間時点で用いる基準電位よりも低く設定しておく必要がある。
図19は、所定周期T内に、2つの中間時点を設定した場合の、変動点Pの電位変動の様子を示すタイミングチャートである。この例では、第1の中間時点は、所定周期Tの先頭から中間時間M1だけ経過した位置に設定され、第2の中間時点は、所定周期Tの先頭から中間時間M2だけ経過した位置に設定されている。また、第1の中間時点における基準電位Vxに対して、第2の中間時点における基準電位Vyは低くなるような設定がなされている。
各中間時点において行われる処理は、これまで述べてきた実施形態と全く同様である。たとえば、第1の中間時点では、その時点における変動点Pの電位が第1の中間電位として読み出され、これが第1の基準電位Vx未満であった場合には、変動点Pの電位を第1の基準電位Vxとするような中間リセットが行われる。また、第2の中間時点では、その時点における変動点Pの電位が第2の中間電位として読み出され、これが第2の基準電位Vy未満であった場合には、変動点Pの電位を第2の基準電位Vyとするような中間リセットが行われる。
図20は、このように2つの中間時点を設定することによって、ダイナミックレンジが更に広がる様子を示すグラフである。このグラフの横軸は、フォトダイオードPDに照射される光の強度を示し、縦軸は、受光量を示す検出値の信号レベルを示している。一点鎖線のグラフは従来の例、二点鎖線のグラフは、1つの中間時点を設定した本発明の例、実線のグラフは、2つの中間時点を設定した本発明の例である。いずれも得られる信号レベルは、0〜Lmax の範囲内になることに変わりはないが、2つの中間時点を設定した本発明の例では、0〜I3の範囲内の光を正しく検出することが可能になり、ダイナミックレンジが更に拡大したことがわかる。
すなわち、実線のグラフでは、強度0〜I1の範囲内の光については、信号レベル0〜Lxなるレンジが対応づけられ、強度I1〜I2の範囲内の光については、信号レベルLx〜Lyなるレンジが対応づけられ、強度I2〜I3の範囲内の光については、信号レベルLy〜Lmax なるレンジが対応づけられており、ダイナミックレンジは光強度0〜I3の範囲まで広がることになる。図19のタイミングチャートの右側に示したレンジは、これら各光強度のレンジとの対応関係を示している。
もちろん、所定周期T内に設定する中間時点は2つに限定されるものではなく、3つ以上の中間時点を設定することも可能である。後続する中間時点ほど低い基準電位が設定されるようにすれば、理論的には中間時点はいくつ設定してもかまわない。
また、中間時点を複数設定する変形例は、上述した3トランジスタ型の実施形態のみならず、4トランジスタ型の実施形態にも適用可能である。たとえば、図16のタイミングチャートでは、所定周期Tの先頭から中間時間M1だけ経過した位置に中間時点(タイミングt2〜t4)を設定し、一次リセット、中間転送処理、二次リセットを行っている。ここで、この中間時間M1よりも更に時間が経過した中間時間M2の位置(M1<M2<T)に第2の中間時点を設定し、この第2の中間時点においても、同等の処理を行うようにすれば、ダイナミックレンジを更に広げることが可能になる。なお、この場合も、第2の中間時点で用いる基準電位は、第1の中間時点で用いる基準電位よりも低く設定しておく必要がある。また、一次リセットは、第1の中間時点においてのみ行うようにし、第2の中間時点では、中間転送処理と二次リセットのみを行うようにする。
もちろん、3つ以上の中間時点を設定することも可能である。要するに、4トランジスタ型へ適用する場合には、所定周期T内に複数の中間時点を定め、後続する中間時点ほど低い基準電位が設定されるように、個々の中間時点ごとにそれぞれ異なる基準電位を設定し、一次リセットを最初の中間時点においてのみ行うようにし、2番目以降の中間時点では、中間電位の読み出し結果に基づき、必要に応じて二次リセットを行うようにすればよい。
(2) リセット時の電位読み出しを省略する変形例
これまで示したタイミングチャートでは、リセット信号ラインRST上にリセットパルスが供給されているときには、必ず選択信号ラインSEL上に選択パルスの供給が行われている。これは、変動点Pや検出点Qに対してリセットを行う際には、必ずこれらの点の電位を信号出力ラインOUT上に読み出してモニタすることができることを意味する。§5および§6で述べたフィードバック制御を行うためには、このようなモニタが不可欠になる。しかしながら、フィードバック制御を行わない場合には、リセット動作時に、必ずしも変動点Pや検出点Qの電位を読み出してモニタする必要はない。
たとえば、図9に示すタイミングチャートにおいて、選択信号ラインSEL上の選択パルスは、最小限、タイミングt2(中間電位の読み出し時)とタイミングt0(周期Tの終了時における最終電位の読み出し時)に供給すれば足りる。また、図16に示すタイミングチャートにおいて、選択信号ラインSEL上の選択パルスは、最小限、タイミングt3(中間電位の読み出し時)とタイミングt1(周期Tの終了時における最終電位の読み出し時)に供給すれば足りる。
もっとも、実用上は、リセット動作に用いるMOSトランジスタT1やT10の特性は、ロットごとにばらつきを生じていることが多いため、リセット動作時には、変動点Pや検出点Qの電位を読み出してモニタするのが好ましく、§5および§6で述べたフィードバック制御を行うのが好ましい。フィードバック制御を行えば、回路を構成するあらゆるトランジスタのロットごとの特性のばらつきを吸収した正確な制御が可能になる。また、初期電位V0に関しては、受光量の検出値を得るための基準となる電位であるため、フィードバック制御を行うか否かにかかわらず、リセット動作時に読み出しを行うようにして、実際に読み出された初期電位V0を、受光量の検出値を得るための基準となる電位として用いるようにするのが好ましい。
(3) リセットパルス波形の変形例
これまで示したタイミングチャートにおいて、リセットパルスはいずれも矩形状のパルスとして描かれていたが、実用上は、図21に示すリセットパルスRST1あるいはRST2のように、立ち上がりは急峻であるが、立ち下がりがなだらかな波形をもったパルスを用いるのが好ましい。これは、このような波形のパルスをリセットに利用すると、熱雑音の影響を抑制させる効果が得られるためである。
従来の一般的な3トランジスタ型固体撮像装置の一画素分の回路を示す回路図である。 図1に示す回路による受光量の検出動作を示すタイミングチャートである。 図1に示す構成をもった画素からなる固体撮像装置において、「白とび」現象が生じる理由を説明するためのタイミングチャートである。 本発明に係る3トランジスタ型固体撮像装置の一画素分の回路を示す回路図である。 図4に示す本発明に係る回路による受光量の検出動作を示す第1のタイミングチャートである。 図4に示す本発明に係る回路による受光量の検出動作を示す第2のタイミングチャートである。 図4に示す本発明に係る回路による受光量の検出動作を示す第3のタイミングチャートである。 図4に示す本発明に係る回路による受光量の検出動作を示す第4のタイミングチャートである。 図4に示す本発明に係る回路による受光量の検出動作によって、ダイナミックレンジが広がることを示すタイミングチャートである。 本発明によってダイナミックレンジが広がる様子を示すグラフである。 従来の一般的な4トランジスタ型固体撮像装置の一画素分の回路を示す回路図である。 図11に示す回路による受光量の検出動作を示すタイミングチャートである。 図11に示す構成をもった画素からなる固体撮像装置において、「白とび」現象が生じる理由を説明するためのタイミングチャートである。 本発明に係る4トランジスタ型固体撮像装置の一画素分の回路を示す回路図である。 図14に示す本発明に係る回路による受光量の検出動作を示す第1のタイミングチャートである。 図14に示す本発明に係る回路による受光量の検出動作を示す第2のタイミングチャートである。 図4に示す3トランジスタ型の回路に制御系回路を付加した実施形態を示す回路図である。 図14に示す4トランジスタ型の回路に制御系回路を付加した実施形態を示す回路図である。 所定周期T内に、2つの中間時点を設定した場合の、変動点Pの電位変動の様子を示すタイミングチャートである。 2つの中間時点を設定することによって、ダイナミックレンジが更に広がる様子を示すグラフである。 熱雑音を低減させる上で有用なリセットパルスの波形を示すグラフである。
符号の説明
A1,A10…差動増幅器
B1,B10…1ビットメモリ
C1…容量素子(フォトダイオードPDの寄生容量)
C2…容量素子
C10…容量素子(フォトダイオードPDおよびトランジスタT40の寄生容量)
C20…容量素子
E1,E10…出力端子
G1〜G6…変動点Pの電位低下を示すグラフ
I1,I2,I3…光強度
J…電流源
L1,L10…リセット電圧設定ライン
Lx,Ly…信号レベル
Lmax …信号レベルの最大値
M1,M2…中間時間
OUT…信号出力ライン
P…変動点
PD…フォトダイオード
Q…検出点(フローティングディフュージョン端子)
RST…リセット信号ライン
RST1,RST2…リセットパルス
SEL…選択信号ライン
SW…極性切替信号
T…所定周期
T1〜T4…N型MOSトランジスタ
T5〜T7…トランジスタ
T10〜T40…N型MOSトランジスタ
T50〜T70…トランジスタ
TNS…転送信号ライン
t0〜t4…時間軸上のタイミング(時間幅を有する)
V0〜V6…電位の値
VDD…電源ライン
Vmin …検出点Qがとり得る最低電位レベル
Vref …参照電圧
Vx,Vx′,Vy…基準電位
ΔV…電位差
ΔVmax …電位差の最大値

Claims (11)

  1. 受光量に応じた電気信号を出力する機能をもった画素を、多数配列することにより構成される固体撮像装置であって、
    個々の画素が、
    一端が定電位に固定され、他端が受光量に応じた電位変動を生じる変動点Pとして機能するフォトダイオードと、
    前記変動点Pを所定電位にリセットするためのリセット用MOSトランジスタと、
    前記変動点Pの電位を外部に読み出すための読出用MOSトランジスタと、
    を備え、更に、
    前記リセット用MOSトランジスタに信号を与えることにより、各画素に対して、前記変動点Pが前記定電位より高い所定の初期電位となるように、所定周期Tで周期的リセットを行うリセット手段と、
    前記読出用MOSトランジスタに信号を与えることにより、各画素から、前記リセット手段による周期的リセットの直前における前記変動点Pの電位を読み出し、読み出した電位と前記初期電位との差を当該画素に関する受光量を示す電気信号として出力する電位読出手段と、
    を備えており、
    前記電位読出手段は、前記所定周期Tの中間時点における前記変動点Pの電位を中間電位として読み出す機能を有し、
    前記リセット手段は、前記中間電位が所定の基準電位未満である場合に、前記変動点Pの電位が前記基準電位となるように、前記中間時点において中間リセットを行い、前記中間電位が前記基準電位以上である場合に、前記変動点Pの電位が前記中間電位となるように、前記中間時点において中間リセットを行う機能を有することを特徴とする固体撮像装置。
  2. 請求項1に記載の固体撮像装置において、
    電位読出手段が、リセット手段による周期的リセット時における変動点Pの電位を読み出し、これを初期電位の値として用いることを特徴とする固体撮像装置。
  3. 請求項1または2に記載の固体撮像装置において、
    リセット手段が、電位読出手段による読み出し値に基づくフィードバック制御を行うことにより、変動点Pが初期電位、基準電位、もしくは中間電位となるようなリセットを行うことを特徴とする固体撮像装置。
  4. 請求項3に記載の固体撮像装置において、
    リセット手段が、中間電位が基準電位未満である場合には、電位読出手段による読み出し値と前記基準電位に対応して設定された参照値との差を零にするようなフィードバック制御を行うことにより中間リセットを行い、中間電位が基準電位以上である場合には、電位読出手段による中間リセット直前の読み出し値と中間リセット時の読み出し値との差を零にするようなフィードバック制御を行うことにより中間リセットを行うことを特徴とする固体撮像装置。
  5. 請求項1〜4のいずれかに記載の固体撮像装置において、
    所定周期T内に複数の中間時点を定め、後続する中間時点ほど低い基準電位が設定されるように、個々の中間時点ごとにそれぞれ異なる基準電位を設定したことを特徴とする固体撮像装置。
  6. 受光量に応じた電気信号を出力する機能をもった画素を、多数配列することにより構成される固体撮像装置であって、
    個々の画素が、
    一端が定電位に固定され、他端が受光量に応じた電位変動を生じる変動点Pとして機能するフォトダイオードと、
    一端が前記変動点Pに接続され、他端が検出点Qとして機能する検出用MOSトランジスタと、
    前記変動点Pを所定電位にリセットするためのリセット用MOSトランジスタと、
    前記検出点Qの電位を外部に読み出すための読出用MOSトランジスタと、
    を備え、更に、
    前記検出用MOSトランジスタのゲート電圧を制御することにより、各画素について、前記検出用MOSトランジスタを所定周期Tで周期的に一時的ON状態にして、前記変動点Pに蓄積した負電荷を前記検出点Qに転送する周期的転送処理を行う電荷転送手段と、
    前記所定周期Tの中間時点において、前記検出点Qが前記定電位より高い所定の初期電位となるように、前記リセット用MOSトランジスタに信号を与えることにより、各画素について一次リセットを行うリセット手段と、
    前記読出用MOSトランジスタに信号を与えることにより、各画素から、前記電荷転送手段による周期的転送処理が行われた時点における前記検出点Qの電位を読み出し、読み出した電位と前記初期電位との差を当該画素に関する受光量を示す電気信号として出力する電位読出手段と、
    を備えており、
    前記電荷転送手段は、前記一次リセットの直後にも、前記変動点Pに蓄積した負電荷を前記検出点Qに転送する中間転送処理を行う機能を有し、
    前記電位読出手段は、前記中間転送処理が行われた時点における前記検出点Qの電位を中間電位として読み出す機能を有し、
    前記リセット手段は、前記中間電位が所定の基準電位未満である場合に、前記検出点Qの電位が前記基準電位となるように、前記中間転送処理の直後に二次リセットを行い、前記中間電位が前記基準電位以上である場合に、前記検出点Qの電位が前記中間電位となるように、前記中間転送処理の直後に二次リセットを行う機能を有することを特徴とする固体撮像装置。
  7. 請求項6に記載の固体撮像装置において、
    電位読出手段が、リセット手段による一次リセット時における検出点Qの電位を読み出し、これを初期電位の値として用いることを特徴とする固体撮像装置。
  8. 請求項6または7に記載の固体撮像装置において、
    リセット手段が、電位読出手段による読み出し値に基づくフィードバック制御を行うことにより、検出点Qが初期電位、基準電位、もしくは中間電位となるようなリセットを行うことを特徴とする固体撮像装置。
  9. 請求項8に記載の固体撮像装置において、
    リセット手段が、中間電位が基準電位未満である場合には、電位読出手段による読み出し値と前記基準電位に対応して設定された参照値との差を零にするようなフィードバック制御を行うことにより二次リセットを行い、中間電位が基準電位以上である場合には、電位読出手段による二次リセット直前の読み出し値と二次リセット時の読み出し値との差を零にするようなフィードバック制御を行うことにより二次リセットを行うことを特徴とする固体撮像装置。
  10. 請求項6〜9のいずれかに記載の固体撮像装置において、
    所定周期T内に複数の中間時点を定め、後続する中間時点ほど低い基準電位が設定されるように、個々の中間時点ごとにそれぞれ異なる基準電位を設定し、一次リセットを最初の中間時点においてのみ行うようにし、2番目以降の中間時点では、中間電位の読み出し結果に基づき、必要に応じて二次リセットを行うようにすることを特徴とする固体撮像装置。
  11. 請求項1〜10のいずれかに記載の固体撮像装置において、
    電位読出手段を、互いに直列接続された第1のMOSトランジスタおよび第2のMOSトランジスタと、これら一対のMOSトランジスタによって形成される電流路に電流を流すための電流源と、によって構成し、前記第1のMOSトランジスタのゲートに変動点Pもしくは検出点Qを接続し、前記第2のMOSトランジスタのゲートに当該画素についての読出動作を選択する選択信号を与えることにより読み出しが行われるようにしたことを特徴とする固体撮像装置。
JP2004176551A 2004-06-15 2004-06-15 固体撮像装置 Expired - Fee Related JP4008434B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004176551A JP4008434B2 (ja) 2004-06-15 2004-06-15 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176551A JP4008434B2 (ja) 2004-06-15 2004-06-15 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2006005404A JP2006005404A (ja) 2006-01-05
JP4008434B2 true JP4008434B2 (ja) 2007-11-14

Family

ID=35773449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004176551A Expired - Fee Related JP4008434B2 (ja) 2004-06-15 2004-06-15 固体撮像装置

Country Status (1)

Country Link
JP (1) JP4008434B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941617B2 (en) * 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color

Also Published As

Publication number Publication date
JP2006005404A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
US8174422B2 (en) Power-supply-noise cancelling circuit and solid-state imaging device
JP6548391B2 (ja) 光電変換装置および撮像システム
JP5224942B2 (ja) 固体撮像装置
TWI386046B (zh) 固態成像器件、驅動其之方法、用於其之信號處理方法以及成像裝置
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US8189082B2 (en) Signal processing apparatus, solid-state imaging device, and pixel signal generating method
US9066031B2 (en) Solid-state imaging device and imaging apparatus
US7692702B2 (en) Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
EP2863627A1 (en) An image sensor
TW201720138A (zh) 固態影像擷取裝置,用於一固態影像擷取裝置之信號處理方法及電子裝置
US20050104985A1 (en) Solid-state imaging device and its drive method
US9549138B2 (en) Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter
US6967682B1 (en) Photoelectric converting device
US9554069B2 (en) Solid-state imaging apparatus changing a gate voltage of a transfer transistor, driving method for the same, and imaging system
JP2010283735A (ja) 検出装置及び固体撮像装置
JP4654046B2 (ja) Cmosイメージセンサのクランプ回路
JP4008434B2 (ja) 固体撮像装置
US10687010B2 (en) Single-slope comparison device with high resolution and low noise and CMOS image sensor including the same
JP2005198149A (ja) 固体撮像素子およびその信号読み出し方法
JP3596130B2 (ja) 昇圧回路、これを搭載した固体撮像装置
JP2002044523A (ja) 半導体撮像素子
US7675562B2 (en) CMOS image sensor including column driver circuits and method for sensing an image using the same
JP4432509B2 (ja) 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置
JP4336544B2 (ja) 固体撮像装置
JP4205717B2 (ja) 光センサ回路およびイメージセンサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees