[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4057921B2 - 半導体装置およびそのアセンブリ方法 - Google Patents

半導体装置およびそのアセンブリ方法 Download PDF

Info

Publication number
JP4057921B2
JP4057921B2 JP2003001487A JP2003001487A JP4057921B2 JP 4057921 B2 JP4057921 B2 JP 4057921B2 JP 2003001487 A JP2003001487 A JP 2003001487A JP 2003001487 A JP2003001487 A JP 2003001487A JP 4057921 B2 JP4057921 B2 JP 4057921B2
Authority
JP
Japan
Prior art keywords
substrate
capacitor
wiring
semiconductor chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003001487A
Other languages
English (en)
Other versions
JP2004214509A (ja
Inventor
知子 明石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003001487A priority Critical patent/JP4057921B2/ja
Priority to US10/751,398 priority patent/US6933613B2/en
Publication of JP2004214509A publication Critical patent/JP2004214509A/ja
Application granted granted Critical
Publication of JP4057921B2 publication Critical patent/JP4057921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびそのアセンブリ方法に係り、特にフリップチップ・ボールグリッドアレイ(FCBGA)パッケージを有する半導体装置にデカップリングキャパシタを付加する構造およびそのアセンブリ方法に関するもので、例えばＤＲＡＭ混載システムＬＳＩや、ネットワーク用システムＬＳＩに使用されるものである。
【０００２】
【従来の技術】
図５は、従来のFCBGAパッケージを有する半導体装置の一例を概略的に示す断面図である。
【０００３】
この半導体装置において、FCBGAパッケージの基板60は、表面側と裏面側とを電気的に接続するスルーホール配線61が形成されており、その裏面側には半田ボール62がボールグリッドアレイ(BGA)をなすように形成されている。そして、上記基板60の表面側の中央領域には、半導体チップ（ダイ）63がフリップチップ接続され、両者間に樹脂64が注入（アンダーフィル）された後に硬化されており、その周囲を囲むようにスペーサ（スティフナー）65が配設されて接着剤66により接着されている。そして、上記スペーサ65およびダイ63の上に例えばＣｕ板からなる放熱器（ヒートスプレッダ）兼カバープレート67が載置されて接着されている。この場合、ダイ63とカバープレート67とはサーマルペースト68により接着され、スペーサ65とカバープレート67とは接着剤66により接着されている。
【０００４】
上記したような半導体装置を応用製品の配線基板上に実装して使用する場合には、通常、配線基板上でFCBGA パッケージのBGAの近傍に電源電圧安定化用のデカップリングキャパシタ（図示せず）を配置することにより、半導体装置のシグナル・インテグリティー（往復信号の整合性）の向上を図っている。この場合、デカップリングキャパシタを電源ラインの近傍に配置することがベストであるが、FCBGAパッケージでは、アウターリードボール(OLB)がBGAの領域に配置されているので、デカップリングキャパシタを電源ラインの近傍に配置することができない。
【０００５】
なお、BGAの中央領域に、アウターリードボールを配置しないでデカップリングキャパシタを配置することが考えられ、このような構造を有するものと類推されるマイクロプロセッサが非特許文献１に開示されている。しかし、このような構造は、BGAの配置に制約を与えることになり、必ずしも得策ではない。
【０００６】
【非特許文献１】
インテル（Ｒ） インターネットホームページ 製品とサポート、インテル（Ｒ）Ｐｅｎｔｉｕｍ（Ｒ）４プロセッサ、［online］、インターネット＜URL : http://intel.co.jp/products/desktop/processors/desktop/pentium4/index.html
【０００７】
【発明が解決しようとする課題】
上記したように従来のFCBGAパッケージを有する半導体装置は、デカップリングキャパシタを電源端子の近傍に配置することができず、シグナル・インテグリティーの向上を十分に図ることができないという問題がある。また、ボールグリッドアレイの中央領域に、アウターリードボールを配置しないでデカップリングキャパシタを配置する構造は、ボールグリッドアレイの配置に制約を与えることになり、必ずしも得策ではないという問題がある。
【０００８】
本発明は上記の問題点を解決すべくなされたもので、FCBGAパッケージのBGAの配列に変更を与えることなく、デカップリングキャパシタを半導体チップの電源パッドの近傍に配置し得る半導体装置およびそのアセンブリ方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、配線基板の表面側と裏面側とを電気的に接続するスルーホール配線および／またはビア配線が形成され、前記表面側において前記スルーホール配線および／またはビア配線に接続されたパッドを有するパッケージ基板と、素子形成面に形成されたパッド群上にそれぞれバンプが形成され、前記パッド群のうちで電源パッドの少なくとも一部に対応して前記素子形成面と裏面とを電気的に接続するスルーホール配線が形成され、前記裏面において前記スルーホール配線に接続されたパッド上に形成されたバンプを有し、前記素子形成面のバンプが前記パッケージ基板の表面側のパッドに対向するようにフリップチップ接続された半導体チップと、有機基板あるいはセラミックス基板の表面側と裏面側とを電気的に接続するスルーホール配線が形成され、表面側には前記スルーホール配線に接続された印刷配線に電極部が接続されたキャパシタが実装され、かつ表面側には前記スルーホール配線が形成されている領域にサーマルペーストを挟んで放熱器が実装されており、裏面側には前記スルーホール配線に接続されたパッドを有し、このパッドが前記半導体チップの裏面のバンプに対向するようにフリップチップ接続されたキャパシタ実装基板と、前記半導体チップとパッケージ基板との間および前記半導体チップとキャパシタ実装基板との間にそれぞれ接着樹脂が注入された後に硬化されることによって両者を固着し、さらに、パッケージ基板上で前記半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆った樹脂パッケージと、前記パッケージ基板の裏面側に配列された外部端子用のボールグリッドアレイとを具備することを特徴とする。
【００１０】
また、本発明の半導体装置のアセンブリ方法は、素子形成面にパッド群を有し、前記パッド群のうちの電源パッドの少なくとも一部については素子形成面から裏面まで貫通するスルーホール配線を有し、前記裏面には前記各スルーホール配線に接続された複数のパッドを有し、前記素子形成面の各パッド上にそれぞれ形成された第１の半田バンプを有する半導体チップを形成する工程と、表面側と裏面側とを電気的に接続するスルーホール配線またはビア配線を有する配線基板の表面側に前記スルーホール配線またはビア配線に接続された複数の第１の半田パッドを有するパッケージ基板を形成する工程と、前記半導体チップの素子形成面の各第１の半田バンプを前記パッケージ基板の表面側の各第１の半田パッドにそれぞれ対向させて接続するようにフリップチップ接続を行う工程と、前記半導体チップと前記パッケージ基板をフリップチップ接続した状態で前記半導体チップの裏面上にある各スルーホール配線に接続された複数のパッド上に第２の半田バンプを形成する工程と、有機基板あるいはセラミックス基板の表面側と裏面側とを電気的に接続するスルーホール配線を有し、前記表面側には前記スルーホール配線に電気的に接続された印刷配線にキャパシタ電極部を対向させて電気的に接続するようにキャパシタが実装され、かつ表面側には前記スルーホール配線が形成されている領域にサーマルペーストを挟んで放熱器が実装され、前記有機基板あるいはセラミックス基板の裏面側で前記スルーホール配線に接続された第２の半田パッドを有するキャパシタ実装基板を製造する工程と、前記キャパシタ実装基板の裏面の各第２の半田パッドを前記半導体チップの裏面に形成されている各第２の半田バンプにそれぞれ対向させて接続するようにフリップチップ接続を行う工程と、その後、前記半導体チップとパッケージ基板との間および半導体チップとキャパシタ実装基板との間に接着樹脂を注入し、パッケージ基板上で半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆って固着するように成型する工程と、その後、前記パッケージ基板の裏面に半田ボールをつけ、ボールグリッドアレイを形成してボールグリッドアレイパッケージを完成させる工程とを具備することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１２】
図１乃至図４は、本発明の一実施形態に係る半導体装置のアセンブリ方法の一例の主要な工程における断面構造を概略的に示している。
【００１３】
まず、図１中に示すような半導体チップ（ダイ）10、パッケージ基板（ビルドアップサブストレート）20を形成する。
【００１４】
半導体チップ10は、素子形成面にパッド群を有し、そのうちの電源パッドの少なくとも一部については素子形成面から裏面まで貫通するスルーホール配線11を有する。そして、チップ裏面には各スルーホール配線11に接続された複数のパッドを有し、素子形成面の各パッド上にそれぞれ例えば半田を印刷して形成された第１の半田バンプ13を有するものである。
【００１５】
また、パッケージ基板20は、配線基板21の表面側と裏面側とを電気的に接続するスルーホール配線またはビア配線22を有し、配線基板21の表面側にスルーホール配線またはビア配線に接続された複数の第１の半田パッド23を有するものである。
【００１６】
なお、本例において、半田パッドとは、例えば、Ａｌのパッド上に表面処理をしたものに印刷により半田を厚付けし、これを一度リフローをして円形状にした後、天辺部分を平らにつぶしたものであり、半田の柱のような構成のものをいう。
【００１７】
そして、半導体チップ10の素子形成面の第１の半田バンプ13をパッケージ基板20の表面側の第１の半田パッド23にそれぞれ対向させて接続するようにフリップチップ接続を行う。このようにフリップチップ接続した状態で、半導体チップ10の裏面上にある各スルーホール配線に接続された複数のパッド上に第２の半田バンプ12を形成する。
【００１８】
一方、図１に示した工程とは別に、図２に示すようなキャパシタ実装基板30を製造する。このキャパシタ実装基板30は、有機基板（例えば樹脂基板）あるいはセラミックス基板31の表面側と裏面側とを電気的に接続するスルーホール配線32を有する。そして、表面側にはスルーホール配線32に電気的に接続された印刷配線の例えば先端部に形成されたパッド部（図示せず）にキャパシタ（例えばチップコンデンサ）33の電極部（図示せず）を対向させて電気的に接続するようにキャパシタが実装されている。そして、有機基板あるいはセラミックス基板31の裏面側でスルーホール配線32に接続されたパッドに例えば半田が印刷された第２の半田パッド34を有するものである。
【００１９】
この場合、キャパシタ実装基板30の表面側におけるキャパシタ33の実装数や配置位置は特に限定されるものではないが、半導体チップ10の電源パッドに近い位置に配置されることが望ましい。また、キャパシタ実装基板30の上面の例えば中央領域には、サーマルペースト35を挟んで例えばＣｕ板からなる放熱器（ヒートスプレッダ）36を実装する。
【００２０】
そして、図３に示すように、キャパシタ実装基板30の裏面の第２の半田パッド34を半導体チップ10の裏面の第２の半田バンプ12にそれぞれ対向させて接続するようにフリップチップ接続を行う。
【００２１】
その後、図４に示すように、半導体チップ10とパッケージ基板20との間および半導体チップ10とキャパシタ実装基板30との間に接着樹脂を注入（アンダーフィル）して両者を固着し、さらにパッケージ基板20上で半導体チップ10およびキャパシタ実装基板30の側面およびキャパシタ上面をモールド樹脂で覆って固着するように成型して樹脂パッケージ40を形成する。そして、パッケージ基板20の裏面に半田ボール41を付け、ボールグリッドアレイ（BGA）を形成してFCBGAパッケージを完成させる。
【００２２】
図４に示す半導体装置は、キャパシタ実装基板30の裏面をFCBGAパッケージのパッケージ基板20のBGA面とは反対面に配置してフリップチップ接続してなるダブルフリップチップパッケージを有することを特徴とするものである。
【００２３】
即ち、図４において、FCBGAパッケージの基板20は、配線基板21の表面側と裏面側とを電気的に接続するスルーホール配線およびビア配線22が形成されたものである。このパッケージ基板20の表面側においては、スルーホール配線およびビア配線22に接続されているパッドに例えば半田が印刷されて半田パッド23が形成されており、裏面側には外部端子として例えば半田ボール41が格子状に配列されたBGAが形成されている。
【００２４】
上記パッケージ基板20上に実装された半導体チップ10は、その素子形成面に形成されているパッド群の各パッドに例えば半田が印刷されて半田バンプ13が形成されている。この場合、上記パッド群のうちで電源パッドの少なくとも一部については、素子形成面とチップ裏面とを電気的に接続するスルーホール配線11が形成されている。そして、チップ裏面においては、スルーホール配線11に接続されているパッドに例えば半田が印刷されて半田バンプ12が形成されている。
【００２５】
そして、半導体チップ10の素子形成面の半田バンプ13がパッケージ基板20の表面側の半田パッド23に対向するようにフリップチップ接続されている。このフリップチップ接続に際しては、半田バンプ13と対向する半田パッド23を熱で溶かして接合している。
【００２６】
一方、キャパシタ実装基板30は、有機基板あるいはセラミックス基板31の表面側と裏面側とを電気的に接続するスルーホール配線32が形成されている。このキャパシタ実装基板30の表面側の例えば中央領域には、サーマルペースト35を挟んで例えばＣｕ板からなる放熱器36が実装されており、この放熱器36の周辺部には、スルーホール配線32に接続された印刷配線（図示せず）の例えば先端部にキャパシタ（例えばチップコンデンサ）33の電極部（図示せず）が対向して電気的に接続されるように実装されている。
【００２７】
なお、キャパシタ実装基板30の表面側におけるキャパシタ33の実装数や配置位置は特に限定されるものではないが、チップ10の電源パッドに近い位置でキャパシタ33の電極部が接続されるように配置されることが、チップ10の電源電圧の安定化を図る上で望ましい。
【００２８】
また、キャパシタ実装基板30の裏面側（キャパシタ非実装面側）においては、スルーホール配線32に電気的に接続されたパッドに例えば半田が印刷されて半田パッド34が形成されている。
【００２９】
そして、キャパシタ実装基板30の裏面側の半田パッド34がチップ10の裏面の半田バンプ12に対向するようにフリップチップ接続されている。この際、半田パッド12と対向する半田パッド34を熱で溶かして接合している。
【００３０】
さらに、チップ10とパッケージ基板20との間およびチップ10とキャパシタ実装基板30との間にそれぞれ接着樹脂が注入された後に硬化されることによって両者が固着されており、さらに、パッケージ基板20上でチップ10およびキャパシタ実装基板30の側面およびキャパシタ33の上面を覆うようにモールド樹脂が成型されることによって、樹脂パッケージ40が形成されている。
【００３１】
上記したような接着樹脂による固着やモールド樹脂によって、FCBGAパッケージの機械的強度が確保され、外部からの機械的振動や衝撃などに対する半導体装置の信頼性の向上が図られている。
【００３２】
なお、キャパシタ実装基板30の表面側でサーマルペースト35を挟んで実装されているヒートスプレッダ36の高さは特に制約を受けるものではないが、ヒートスプレッダ36の高さがキャパシタ33より高い方が、モールド樹脂により成型されたFCBGAパッケージの取り扱い上の都合が良い。
【００３３】
即ち、上記実施形態のFCBGAパッケージによれば、半導体チップ10上にキャパシタ実装基板30が積層された構造を有するので、FCBGAパッケージ基板のBGAの配置やチップ10の電源パッドの配置に制約を及ぼすことなく、キャパシタ実装基板30上にデカップリングキャパシタ33を配置することができる。
【００３４】
【発明の効果】
上述したように本発明の半導体装置およびそのアセンブリ方法によれば、FCBGAパッケージのBGAの配列に変更を与えることなく、デカップリングキャパシタを半導体チップの電源パッドの近傍に配置することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体装置のアセンブリ方法の一例の主要な工程の一部を概略的に示す断面図。
【図２】 図１と工程と並行して行われる工程を概略的に示す断面図。
【図３】 図１および図２の工程に続く工程を概略的に示す断面図。
【図４】 図３の工程に続く工程を概略的に示す断面図。
【図５】 従来のFCBGAパッケージを有する半導体装置の一例を概略的に示す断面図。
【符号の説明】
10…半導体チップ、11…スルーホール配線、12…半田バンプ、13…半田バンプ、20…パッケージ基板、21…配線基板、22…スルーホール配線またはビア配線、23…半田パッド、30…キャパシタ実装基板、31…有機基板あるいはセラミックス基板、32…スルーホール配線、33…キャパシタ、34…半田パッド、35…サーマルペースト、36…放熱器、40…樹脂パッケージ、41…半田ボール。

Claims (4)

  1. 配線基板の表面側と裏面側とを電気的に接続するスルーホール配線および／またはビア配線が形成され、前記表面側において前記スルーホール配線および／またはビア配線に接続されたパッドを有するパッケージ基板と、
    素子形成面に形成されたパッド群上にそれぞれバンプが形成され、前記パッド群のうちで電源パッドの少なくとも一部に対応して前記素子形成面と裏面とを電気的に接続するスルーホール配線が形成され、前記裏面において前記スルーホール配線に接続されたパッド上に形成されたバンプを有し、前記素子形成面のバンプが前記パッケージ基板の表面側のパッドに対向するようにフリップチップ接続された半導体チップと、
    有機基板あるいはセラミックス基板の表面側と裏面側とを電気的に接続するスルーホール配線が形成され、表面側には前記スルーホール配線に接続された印刷配線に電極部が接続されたキャパシタが実装され、かつ表面側には前記スルーホール配線が形成されている領域にサーマルペーストを挟んで放熱器が実装されており、裏面側には前記スルーホール配線に接続されたパッドを有し、このパッドが前記半導体チップの裏面のバンプに対向するようにフリップチップ接続されたキャパシタ実装基板と、
    前記半導体チップとパッケージ基板との間および前記半導体チップとキャパシタ実装基板との間にそれぞれ接着樹脂が注入された後に硬化されることによって両者を固着し、さらに、パッケージ基板上で前記半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆った樹脂パッケージと、
    前記パッケージ基板の裏面側に配列された外部端子用のボールグリッドアレイ
    とを具備することを特徴とする半導体装置。
  2. 前記放熱器は前記キャパシタ実装基板の表面側の中央領域上に実装され、前記キャパシタは前記キャパシタ実装基板の表面側で前記放熱器の周辺に配置されていることを特徴とする請求項１記載の半導体装置。
  3. 素子形成面にパッド群を有し、前記パッド群のうちの電源パッドの少なくとも一部については素子形成面から裏面まで貫通するスルーホール配線を有し、前記裏面には前記各スルーホール配線に接続された複数のパッドを有し、前記素子形成面の各パッド上にそれぞれ形成された第１の半田バンプを有する半導体チップを形成する工程と、
    表面側と裏面側とを電気的に接続するスルーホール配線またはビア配線を有する配線基板の表面側に前記スルーホール配線またはビア配線に接続された複数の第１の半田パッドを有するパッケージ基板を形成する工程と、
    前記半導体チップの素子形成面の各第１の半田バンプを前記パッケージ基板の表面側の各第１の半田パッドにそれぞれ対向させて接続するようにフリップチップ接続を行う工程と、
    前記半導体チップと前記パッケージ基板をフリップチップ接続した状態で前記半導体チップの裏面上にある各スルーホール配線に接続された複数のパッド上に第２の半田バンプを形成する工程と、
    有機基板あるいはセラミックス基板の表面側と裏面側とを電気的に接続するスルーホール配線を有し、前記表面側には前記スルーホール配線に電気的に接続された印刷配線にキャパシタ電極部を対向させて電気的に接続するようにキャパシタが実装され、かつ表面側には前記スルーホール配線が形成されている領域にサーマルペーストを挟んで放熱器が実装され、前記有機基板あるいはセラミックス基板の裏面側で前記スルーホール配線に接続された第２の半田パッドを有するキャパシタ実装基板を製造する工程と、
    前記キャパシタ実装基板の裏面の各第２の半田パッドを前記半導体チップの裏面に形成されている各第２の半田バンプにそれぞれ対向させて接続するようにフリップチップ接続を行う工程と、
    その後、前記半導体チップとパッケージ基板との間および半導体チップとキャパシタ実装基板との間に接着樹脂を注入し、パッケージ基板上で半導体チップおよびキャパシタ実装基板の側面およびキャパシタ上面をモールド樹脂で覆って固着するように成型する工程と、
    その後、前記パッケージ基板の裏面に半田ボールをつけ、ボールグリッドアレイを形成してボールグリッドアレイパッケージを完成させる工程
    とを具備することを特徴とする半導体装置のアセンブリ方法。
  4. 前記キャパシタ実装基板を製造する際、前記放熱器を前記キャパシタ実装基板の表面側の中央領域上に実装し、
    前記キャパシタを実装する際、前記キャパシタ実装基板の表面側で前記放熱器の周辺に配置することを特徴とする請求項３記載の半導体装置のアセンブリ方法。
JP2003001487A 2003-01-07 2003-01-07 半導体装置およびそのアセンブリ方法 Expired - Fee Related JP4057921B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003001487A JP4057921B2 (ja) 2003-01-07 2003-01-07 半導体装置およびそのアセンブリ方法
US10/751,398 US6933613B2 (en) 2003-01-07 2004-01-06 Flip chip ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003001487A JP4057921B2 (ja) 2003-01-07 2003-01-07 半導体装置およびそのアセンブリ方法

Publications (2)

Publication Number Publication Date
JP2004214509A JP2004214509A (ja) 2004-07-29
JP4057921B2 true JP4057921B2 (ja) 2008-03-05

Family

ID=32819504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003001487A Expired - Fee Related JP4057921B2 (ja) 2003-01-07 2003-01-07 半導体装置およびそのアセンブリ方法

Country Status (2)

Country Link
US (1) US6933613B2 (ja)
JP (1) JP4057921B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667299B2 (en) * 2004-01-27 2010-02-23 Panasonic Corporation Circuit board and method for mounting chip component
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
KR100702970B1 (ko) * 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
KR100914552B1 (ko) * 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
JP4908899B2 (ja) * 2006-04-07 2012-04-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP4731394B2 (ja) * 2006-05-09 2011-07-20 Ｏｋｉセミコンダクタ株式会社 電子部品内蔵基板及びその製造方法
US7638867B2 (en) * 2006-06-02 2009-12-29 Intel Corporation Microelectronic package having solder-filled through-vias
JP4965989B2 (ja) * 2006-12-19 2012-07-04 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
KR100842915B1 (ko) * 2007-01-17 2008-07-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US8421244B2 (en) * 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
JP2009141169A (ja) * 2007-12-07 2009-06-25 Shinko Electric Ind Co Ltd 半導体装置
US8115304B1 (en) * 2008-02-06 2012-02-14 Xilinx, Inc. Method of implementing a discrete element in an integrated circuit
KR20100104377A (ko) * 2009-03-17 2010-09-29 삼성전자주식회사 내부 스트레스를 줄일 수 있는 반도체 패키지
TWI394253B (zh) * 2009-03-25 2013-04-21 Advanced Semiconductor Eng 具有凸塊之晶片及具有凸塊之晶片之封裝結構
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
JP2011035124A (ja) * 2009-07-31 2011-02-17 Nec Corp キャパシタ実装方法及びプリント基板
US8319334B2 (en) * 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
KR101685652B1 (ko) * 2009-12-17 2016-12-13 삼성전자주식회사 반도체 패키지들, 그들의 적층 구조와 그 제조 방법들
JP5516511B2 (ja) * 2011-06-09 2014-06-11 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
JP5569473B2 (ja) * 2011-06-09 2014-08-13 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9054096B2 (en) * 2012-09-25 2015-06-09 Xilinx, Inc. Noise attenuation wall
US9331054B2 (en) * 2013-03-14 2016-05-03 Mediatek Inc. Semiconductor package assembly with decoupling capacitor
US9027226B2 (en) * 2013-03-27 2015-05-12 Bae Systems Information And Electronic Systems Integration Inc. Method for implementing prompt dose mitigating capacitor
JP6464435B2 (ja) 2013-09-27 2019-02-06 インテル・コーポレーション 受動素子用のスーパーポーザ基板を備えるダイパッケージ
KR102117469B1 (ko) * 2015-07-13 2020-06-01 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9673173B1 (en) * 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
JP2019033273A (ja) * 2018-10-03 2019-02-28 インテル・コーポレーション 受動素子用のスーパーポーザ基板を備えるダイパッケージ、半導体パッケージングのための方法、及びコンピューティングシステム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6222246B1 (en) * 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
KR20100018626A (ko) * 1999-09-02 2010-02-17 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP3450236B2 (ja) * 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4405024B2 (ja) * 2000-01-18 2010-01-27 株式会社ルネサステクノロジ 半導体装置
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
US6936917B2 (en) * 2001-09-26 2005-08-30 Molex Incorporated Power delivery connector for integrated circuits utilizing integrated capacitors
US6806569B2 (en) * 2001-09-28 2004-10-19 Intel Corporation Multi-frequency power delivery system
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
TWI286826B (en) * 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
TW515063B (en) * 2001-12-28 2002-12-21 Silicon Integrated Sys Corp IC package device capable of improving signal quality
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
TW531052U (en) * 2002-04-29 2003-05-01 Via Tech Inc Flip chip and flip chip packaging substrate
US20040000428A1 (en) * 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
US20040089470A1 (en) * 2002-11-12 2004-05-13 Nec Corporation Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate
US6872589B2 (en) * 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same

Also Published As

Publication number Publication date
US20040188827A1 (en) 2004-09-30
JP2004214509A (ja) 2004-07-29
US6933613B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
JP4057921B2 (ja) 半導体装置およびそのアセンブリ方法
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US5859474A (en) Reflow ball grid array assembly
KR100856609B1 (ko) 반도체장치 및 그 제조방법
US6194782B1 (en) Mechanically-stabilized area-array device package
US9496210B1 (en) Stackable package and method
US6489181B2 (en) Method of manufacturing a semiconductor device
US7679176B2 (en) Semiconductor device and electronic control unit using the same
US6552267B2 (en) Microelectronic assembly with stiffening member
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
JPH11307689A (ja) 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JP4066127B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器。
US7923825B2 (en) Integrated circuit package
JP2005005629A (ja) 電子装置
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
CN111834303B (zh) 电子封装件及其制法与承载结构
JP2004523121A5 (ja)
JP2812238B2 (ja) 金属バンプを有するｌｓｉパッケージの実装方法
JP4577980B2 (ja) 実装基板
WO2017043480A1 (ja) 半導体パッケージ
JP2010287852A (ja) 半導体装置及びその製造方法
JP2001291745A (ja) Ｂｇａ型半導体装置、及び、ｂｇａの実装方法
JP5297445B2 (ja) 半導体装置
JPH10247666A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees