JP4050128B2 - ヘテロ接合電界効果型トランジスタ及びその製造方法 - Google Patents
ヘテロ接合電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4050128B2 JP4050128B2 JP2002309692A JP2002309692A JP4050128B2 JP 4050128 B2 JP4050128 B2 JP 4050128B2 JP 2002309692 A JP2002309692 A JP 2002309692A JP 2002309692 A JP2002309692 A JP 2002309692A JP 4050128 B2 JP4050128 B2 JP 4050128B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- substrate
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 101
- 239000004065 semiconductor Substances 0.000 claims description 64
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 41
- 238000000137 annealing Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 35
- 239000011669 selenium Substances 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 21
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 20
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 12
- 229910052711 selenium Inorganic materials 0.000 claims description 10
- 229910052714 tellurium Inorganic materials 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 5
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- 125000001153 fluoro group Chemical group F* 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 230000002779 inactivation Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合エピタキシャル基板を用いた電界効果型トランジスタ(以下、ＦＥＴと呼ぶ)及びその製造方法に関するものである。
【０００２】
【従来の技術】
ヘテロ接合ＦＥＴのソース／ドレイン領域をイオン注入法を用いてゲート電極に対して自己整合的に形成したＦＥＴは、ソース／ドレインの寄生抵抗が少なく、高性能なエンハンスメント型ＦＥＴを実現するプロセスとして期待されている（例えば、非特許文献１参照）。
【０００３】
これらのヘテロ接合ＦＥＴでは、活性層に電子を供給するキャリア供給層、又は活性層自身がドーピングされている場合、主としてＳｉのドーピング層が使用されている。
【０００４】
【非特許文献１】
J.K.Abrokwah et. al., GaAs IC Symposium Digest, P127, 1993.
【０００５】
【発明が解決しようとする課題】
しかし、ソース／ドレイン領域となるイオン注入領域を活性化するためには、高温のアニール処理が不可欠であり、これらのアニール処理によりヘテロ接合が変質し、ＦＥＴ特性が劣化するなどの課題があった。従来、ヘテロ接合ＦＥＴに用いるエピタキシャル基板のｎ型キャリア供給層や、活性層自身のドーピング材料としては、主としてＳｉ（シリコン）ドナーが用いられている。これらのＳｉドナーが、ソース／ドレイン領域形成時のイオン注入活性化の高温アニールによって、フッ酸処理、ＣＦ4ガスエッチング等のプロセスで基板表面に付着したＦ（フッ素）原子の拡散によってＦ原子との複合体を形成することにより不活性化され、キャリア濃度が減少し、ＦＥＴ特性が劣化するものである。特にＩｎＡｌＡｓ／ＩｎＧａＡｓのヘテロ系において、４００℃程度の熱処理で、このＦ原子によってＳｉドナーが不活性化することは早藤等によって報告（Appl.Phys. Lett., Vol. 66, p. 863, (1995).）されているが、これがイオン注入活性化の高温アニール処理によっても生じることを本発明者らは見出した。
【０００６】
本発明は、上記の課題を解決するためになされたもので、イオン注入活性化のためのアニール処理によるＦＥＴ特性の劣化が少ない高性能なヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ｎ型キャリア供給層やｎ型活性層のドーピング材料として従来用いられていたＳｉに代えて、ＳｅまたはＴｅを用いるものである。ＳｅやＴｅは、Ｆ原子との結合エネルギーが大きく、Ｓｉの場合と違って容易にＦ原子と複合体を形成しないため、これらの原子をドーピング不純物として用いることにより、高温アニール処理によっても、素子劣化の少ないヘテロ接合ＦＥＴを実現することが可能である。
【０００８】
本発明の請求項１記載のヘテロ接合ＦＥＴは、半絶縁性基板上に形成されたアンドープバッファー層と、バッファー層上に形成された活性層と、活性層の上側または上下両側に形成され活性層に電子を供給するための不純物がドープされたｎ型キャリア供給層と、からなる複数の半導体層を形成したエピタキシャル基板と、エピタキシャル基板上に形成したゲート電極と、ゲート電極の両側のエピタキシャル基板の所定領域であって、エピタキシャル基板表面からバッファー層に達する領域に形成されたｎ型ソース領域及びドレイン領域と、を備えたヘテロ接合電界効果型トランジスタであって、ソース領域と前記ドレイン領域との間にある前記ｎ型キャリア供給層は、テルル（Ｔｅ）がドーピングされていることを特徴とする。
【０００９】
本発明の請求項２記載のヘテロ接合ＦＥＴは、請求項１記載のヘテロ接合ＦＥＴにおいて、活性層がＩｎＧａＡｓ層であり、ｎ型キャリア供給層がＡｌＧａＡｓ層であることを特徴とする。
【００１０】
本発明の請求項３記載のヘテロ接合ＦＥＴは、請求項１記載のヘテロ接合ＦＥＴにおいて、活性層がＩｎＧａＡｓ層であり、ｎ型キャリア供給層がＩｎＡｌＡｓ層であることを特徴とする。
【００１１】
本発明の請求項４記載のヘテロ接合ＦＥＴは、請求項１記載のヘテロ接合ＦＥＴにおいて、活性層がＧａＡｓ層であり、前記ｎ型キャリア供給層がＡｌＧａＡｓ層であることを特徴とする。
【００１２】
これらの請求項１〜４の構成によれば、ｎ型キャリア供給層において、従来用いられていたＳｉドープに代えて、Ｔｅドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００１３】
本発明の請求項５記載のヘテロ接合ＦＥＴは、半絶縁性基板上に形成されたアンドープバッファー層と、バッファー層上に形成され不純物がドープされたｎ型活性層と、からなる複数の半導体層を形成したエピタキシャル基板と、エピタキシャル基板上に形成したゲート電極と、ゲート電極の両側のエピタキシャル基板の所定領域であって、エピタキシャル基板表面からバッファー層に達する領域に形成されたｎ型ソース領域及びドレイン領域と、を備えたヘテロ接合電界効果型トランジスタであって、ｎ型活性層は、セレン（Ｓｅ）またはテルル（Ｔｅ）がドーピングされていることを特徴とする。
【００１４】
本発明の請求項６記載のヘテロ接合ＦＥＴは、請求項５記載のヘテロ接合ＦＥＴにおいて、ｎ型活性層がＩｎＧａＡｓ層、ＧａＡｓ層及びＩｎＰ層のうちのいずれかであることを特徴とする。
【００１５】
これらの請求項５、６の構成によれば、ｎ型活性層において、従来用いられていたＳｉドープに代えて、ＳｅまたはＴｅドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００１６】
本発明の請求項７記載のヘテロ接合ＦＥＴの製造方法は、半絶縁性基板上に、活性層となる半導体層と活性層に電子を供給するｎ型キャリア供給層となる活性層の上側または上下両側の半導体層とを少なくとも含む複数の半導体層を有した半導体層形成基板をエピタキシャル形成する工程と、半導体層形成基板上にゲート電極を形成する工程と、ゲート電極の両側の半導体層形成基板の所定領域にｎ型半導体にするためのイオン注入を行いかつイオン注入領域の活性化のためのアニール処理を施すことによりｎ型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、半導体層形成基板をエピタキシャル形成する際、少なくとも１つのｎ型キャリア供給層となる半導体層にテルル（Ｔｅ）をドーピングすることを特徴とする。
【００１７】
本発明の請求項８記載のヘテロ接合ＦＥＴの製造方法は、請求項７記載のヘテロ接合ＦＥＴの製造方法において、半導体層形成基板をエピタキシャル形成する際、活性層となる半導体層としてＩｎＧａＡｓ層を形成し、ｎ型キャリア供給層となる半導体層としてＡｌＧａＡｓ層を形成することを特徴とする。
【００１８】
本発明の請求項９記載のヘテロ接合ＦＥＴの製造方法は、請求項７記載のヘテロ接合ＦＥＴの製造方法において、半導体層形成基板をエピタキシャル形成する際、活性層となる半導体層としてＩｎＧａＡｓ層を形成し、ｎ型キャリア供給層となる半導体層としてＩｎＡｌＡｓ層を形成することを特徴とする。
【００１９】
本発明の請求項１０記載のヘテロ接合ＦＥＴの製造方法は、請求項７記載のヘテロ接合ＦＥＴの製造方法において、半導体層形成基板をエピタキシャル形成する際、前記活性層となる半導体層としてＧａＡｓ層を形成し、前記ｎ型キャリア供給層となる半導体層としてＡｌＧａＡｓ層を形成することを特徴とする。
【００２０】
これらの請求項７〜１０の製造方法によれば、ｎ型キャリア供給層において、従来用いられていたＳｉドープに代えて、Ｔｅドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００２１】
本発明の請求項１１記載のヘテロ接合ＦＥＴの製造方法は、半絶縁性基板上にｎ型活性層となる半導体層を少なくとも含む複数の半導体層を有した半導体層形成基板をエピタキシャル形成する工程と、半導体層形成基板上にゲート電極を形成する工程と、ゲート電極の両側の半導体層形成基板の所定領域にｎ型半導体にするためのイオン注入を行いかつイオン注入領域の活性化のためのアニール処理を施すことによりｎ型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、
半導体層形成基板をエピタキシャル形成する際、ｎ型活性層となる半導体層にセレン（Ｓｅ）またはテルル（Ｔｅ）をドーピングすることを特徴とする。
【００２２】
本発明の請求項１２記載のヘテロ接合ＦＥＴの製造方法は、請求項１１記載のヘテロ接合ＦＥＴの製造方法において、半導体層形成基板をエピタキシャル形成する際、ｎ型活性層となる半導体層としてＩｎＧａＡｓ層、ＧａＡｓ層及びＩｎＰ層のうちのいずれかを形成することを特徴とする。
【００２３】
これらの請求項１１、１２の製造方法によれば、ｎ型活性層において、従来用いられていたＳｉドープに代えて、ＳｅまたはＴｅドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００２４】
本発明の請求項１３記載のヘテロ接合ＦＥＴの製造方法は、請求項７記載のヘテロ接合ＦＥＴの製造方法において、ｎ型ソース領域及びドレイン領域を形成するときに行うアニール処理は、ランプアニールを用いて行うことを特徴とする。
本発明の請求項１４記載のヘテロ接合ＦＥＴの製造方法は、請求項１１記載のヘテロ接合ＦＥＴの製造方法において、ｎ型ソース領域及びドレイン領域を形成するときに行うアニール処理は、ランプアニールを用いて行うことを特徴とする。
【００２５】
この請求項１３、１４の製造方法によれば、ランプアニールを用いて高温、短時間でソース領域及びドレイン領域となるイオン注入領域の活性化を行える。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
【００２７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＧａＡｓ基板１０１上に、アンドープＧａＡｓバッファー層１０２、活性層となるアンドープＩｎ0.2Ｇａ0.8Ａｓ層１０３、スペーサーとなるアンドープＡｌ0.2Ｇａ0.8Ａｓ層１０４、キャリア供給層となるＳｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層１０５、アンドープＧａＡｓ層１０６が形成されている。１０７及び１０８は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、１０９及び１１０はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、１１１はＷＳｉ／Ｗからなるゲート電極である。
【００２８】
次に図１で示したヘテロ接合ＦＥＴの作製方法の一例について説明する。図２（ａ）に示すように、半絶縁性ＧａＡｓ基板２０１上に、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いて、厚さ１μｍのアンドープＧａＡｓバッファー層２０２、活性層となる厚さ１５ｎｍのアンドープＩｎ0.2Ｇａ0.8Ａｓ層２０３、スペーサーとなる厚さ２ｎｍのアンドープＡｌ0.2Ｇａ0.8Ａｓ層２０４、キャリア供給層となるＳｅドープ（キャリア濃度２×１０18ｃｍ-3、厚さ１５ｎｍ）のｎ型Ａｌ0.2Ｇａ0.8Ａｓ層２０５、厚さ５ｎｍのアンドープＧａＡｓ層２０６を、順次成長させ、エピタキシャル基板を形成する。
【００２９】
次に図２（ｂ）に示すように、基板の前面にスパッタ法を用いてＷＳｉ／Ｗ（厚さ１０ｎｍ／３０ｎｍ）を形成した後、フォトレジストマスクを用いてＣＦ4 ／ＳＦ6 混合ガスのドライエッチングを行い、所定の領域にＦＥＴのゲート電極２１１を形成する。
【００３０】
次に図３（ａ）に示すように、プラズマＣＶＤ法を用いて前面に厚さ２００ｎｍのプラズマＳｉＮ膜２１２を形成する。この際、ゲート電極２１１の側面には、厚さ１５０ｎｍの同ＳｉＮ膜２１２が形成される。
【００３１】
次に図３（ｂ）に示すように、所定の領域にフォトレジストマスク２１３を用いてＳｉイオンを加速電圧８０ｋｅＶ、ドーズ量７×１０13ｃｍ-2で、ゲート電極２１１に対して自己整合的に注入して、ソース領域２０７及びドレイン領域２０８を形成する。この注入条件では、Ｓｉイオンは、プラズマＳｉＮ膜２１２を通過してソース／ドレイン領域に注入されるが、ゲート側壁は基板表面には到達せず、ゲート電極２１１に対してその側壁に形成されたプラズマＳｉＮ膜２１２の膜厚分だけの間隔を離して注入されることになる。
【００３２】
次に図４（ａ）に示すように、フォトレジストマスク２１３を除去した後、プラズマＳｉＮ膜２１２をアニール保護膜として、ランプアニールを用いて、Ｎ２雰囲気中、８００℃、５秒間のアニールを行い、イオン注入領域を活性化させる。アニールの温度としては、７００〜８５０℃、時間としては２〜１５秒が適当である。この範囲をこえると、ヘテロ接合界面の劣化が大きくなる。また、この範囲を下回ると活性化が不十分になる。
【００３３】
次に図４（ｂ）に示すように、フォトレジストマスク（図示せず）を用いて、所定の領域のプラズマＳｉＮ膜２１２をＣＦ４系のドライエッチングを用いて窓開け後、抵抗加熱蒸着装置を用いて、ＡｕＧｅ／Ｎｉ／Ａｕ（厚さ１００ｎｍ／４０ｎｍ／２００ｎｍ）をリフトオフ法を用いて形成後、Ｎ２雰囲気中、４００℃、６０秒間シンターを行い、ソース電極２０９及びドレイン電極２１０を形成してＦＥＴを完成させる。
【００３４】
図５は、ゲート長（Ｌｇ）が０．５μｍ、ゲート幅（Ｗｇ）が１００μｍのサイズを持つヘテロ接合ＦＥＴの伝達特性を、本実施の形態のＦＥＴとｎ型キャリア供給層が従来のＳｉドーピングの場合とを比較したものである。ゲート電圧Ｖｇｓ対ドレイン電流Ｉｄｓ及び伝達コンダクタンスｇｍとの特性を示す。Ｖｔｈは、ヘテロ接合ＦＥＴのドレイン電流Ｉｄｓが零になるときのゲート電圧Ｖｇｓの閾値電圧（スレッショールド電圧）を示している。同図より、本実施の形態のＦＥＴの方が、閾値電圧Ｖｔｈは低く、高い伝達コンダクタンスｇｍ、高い飽和ドレイン電流（Ids）が得られ、良好な特性が実現できていることがわかる。
【００３５】
図６は、本実施の形態に用いたヘテロ接合エピタキシャル基板と、同様の構造でキャリア供給層のｎ型Ａｌ0.2Ｇａ0.8Ａｓ層１０５（２０５）をＳｉドーピングに変えた従来のヘテロ接合エピタキシャル基板のシートキャリア濃度（Ｎｓ）の、アニール温度依存性を比較したものである。なお、アニールには、ランプアニールを用い、アニール時間は５秒で一定とした。同図より、従来のＳｉドーピングのエピタキシャル基板では、本実施の形態のＳｅドーピングのエピタキシャル基板より、約５００℃以上のアニールでＮｓは減少し始め、８５０℃では約６０％になっていることがわかる。これは、プロセスでエピタキシャル基板表面に付着したＦ原子がアニールによって基板内に拡散しＳｉ原子と複合体を形成し、Ｓｉドナーを不活性化したからである。一方、Ｓｅは、Ｆ原子と反応しにくく、高温アニールによる劣化は少ない。
【００３６】
以上のように本実施の形態によれば、ｎ型キャリア供給層（１０５）において、従来用いられていたＳｉドープに代えて、Ｓｅドープを用いることにより、ソース／ドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００３７】
（第２の実施の形態）
図７は、本発明の第２の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＧａＡｓ基板５０１上に、アンドープＧａＡｓバッファー層５０２、活性層となるＳｅをドープしたｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層５０３、アンドープＡｌ0.2Ｇａ0.8Ａｓ層５０４、アンドープＧａＡｓ層５０５が形成されている。５０６及び５０７は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、５０８及び５０９はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、５１０はＷＳｉ／Ｗからなるゲート電極である。
【００３８】
本実施の形態の場合、第１の実施の形態とは、キャリア供給層がなく、活性層にＳｅがドーピングされた構造である点が異なる。
【００３９】
本実施の形態のヘテロ接合ＦＥＴの作製方法は、エピタキシャル基板を形成するまでが第１の実施の形態の場合と異なり、エピタキシャル基板を形成後は第１の実施の形態と同様である。この第２の実施の形態では、半絶縁性ＧａＡｓ基板５０１上に、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いて、アンドープＧａＡｓバッファー層５０２、活性層となるＳｅドープのｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層５０３、アンドープＡｌ0.2Ｇａ0.8Ａｓ層５０４、アンドープＧａＡｓ層５０５を、順次成長させ、エピタキシャル基板を形成する。
【００４０】
本実施の形態によれば、ｎ型活性層（５０３）において、従来用いられていたＳｉドープに代えて、Ｓｅドープを用いることにより、ソース／ドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００４１】
（第３の実施の形態）
図８は、本発明の第３の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＧａＡｓ基板６０１上に、アンドープＧａＡｓバッファー層６０２、活性層となるアンドープＩｎ0.2Ｇａ0.8Ａｓ層６０３、スペーサーとなるアンドープＡｌ0.2Ｇａ0.8Ａｓ層６０４、キャリア供給層となるＴｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層６０５、アンドープＧａＡｓ層６０６が形成されている。６０７及び６０８は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、６０９及び６１０はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、６１１はＷＳｉ／Ｗからなるゲート電極である。
【００４２】
本実施の形態の構造は、図１で示した第１の実施の形態においてキャリア供給層となるＳｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層１０５をＴｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層６０５に置き換えた構造であり、ＴｅもＳｅと同様でＦ原子との反応が起こりにくく、高温アニールに対してＦＥＴ特性の劣化が少なく、同様の効果を得ることができる。
【００４３】
本実施の形態における作製方法は、エピタキシャル基板形成の際に、第１の実施の形態のＳｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層１０５（２０５）に代えてＴｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層６０５を形成する以外は、第１の実施の形態の場合と同様である。
【００４４】
また、第２の実施の形態において活性層となるＳｅをドープしたｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層５０３をＴｅをドープしたｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層に置き換えても、同様の効果があることはいうまでもない。この場合の作製方法は、エピタキシャル基板形成の際に、第２の実施の形態のＳｅドープのｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層５０３に代えてＴｅドープのｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層を形成する以外は、第２の実施の形態の場合と同様である。
【００４５】
（第４の実施の形態）
図９は、本発明の第４の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＩｎＰ基板７０１上に、アンドープＩｎ0.52Ａｌ0.42Ａｓバッファー層７０２、活性層となるアンドープＩｎ0.53Ｇａ0.47Ａｓ層７０３、スペーサーとなるアンドープＩｎ0.52Ａｌ0.48Ａｓ層７０４、キャリア供給層となるＳｅドープのｎ型Ｉｎ0.52Ａｌ0.48Ａｓ層７０５、アンドープＩｎ0.52Ａｌ0.48Ａｓ層７０６が形成されている。７０７及び７０８は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、７０９及び７１０はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、７１１はＷＳｉ／Ｗからなるゲート電極である。
【００４６】
この構造は、ＩｎＰ基板に格子整合するヘテロ系であり、本実施の形態では、キャリア供給層にＳｅをドープしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ層７０５を用いているため、第１の実施の形態と同様の効果が得られる。この場合の作製方法は、エピタキシャル基板形成の際、半絶縁性ＩｎＰ基板７０１上に、７０２〜７０６のエピタキシャル層を順次成長させてエピタキシャル基板とする以外は、第１の実施の形態と同様である。
【００４７】
なお、キャリア供給層となるＳｅをドープしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ層７０５を、Ｔｅをドープしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ層に置き換えても同様の効果が得られることはいうまでもない。
【００４８】
（第５の実施の形態）
図１０は、本発明の第５の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＩｎＰ基板８０１上に、アンドープＩｎ0.52Ａｌ0.42Ａｓバッファー層８０２、活性層となるＳｅドープのｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層８０３、アンドープＩｎ0.52Ａｌ0.48Ａｓ層８０４が形成されている。８０５及び８０６は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、８０７及び８０８はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、８０９はＷＳｉ／Ｗからなるゲート電極である。
【００４９】
この場合は、図９と同じヘテロ系で、第４の実施の形態とは、キャリア供給層がなく、活性層にＳｅがドーピングされた構造である点が異なる。本実施の形態では、活性層にＳｅをドープしたｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層８０３を用いているため、第１の実施の形態と同様の効果が得られる。この場合の作製方法は、エピタキシャル基板形成の際、半絶縁性ＩｎＰ基板８０１上に、８０２〜８０４のエピタキシャル層を順次成長させてエピタキシャル基板とする以外は、第１の実施の形態と同様である。
【００５０】
なお、活性層となるＳｅをドープしたｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層８０３を、Ｔｅをドープしたｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層に置き換えても同様の効果が得られることはいうまでもない。
【００５１】
また、第１〜第３の実施の形態については、活性層としてＧａＡｓ基板上のＩｎＧａＡｓ層を使うＡｌＧａＡｓ／ＩｎＧａＡｓ系のヘテロ接合、第４及び第５の実施の形態については、活性層としてＩｎＰ基板上のＩｎＧａＡｓ層を使うＩｎＡｌＡｓ／ＩｎＧａＡｓ系のヘテロ接合について説明したが、活性層としてＧａＡｓ基板上のＧａＡｓ層を使うＡｌＧａＡｓ／ＧａＡｓ系のヘテロ接合、及び活性層としてＩｎＰ基板上のＩｎＰ層を使うＩｎＧａＡｓ／ＩｎＰ系のヘテロ接合に対しても応用できることは、いうまでもない。
【００５２】
また、以上の説明では、ｎ型キャリア供給層を備えている構成の場合、ｎ型キャリア供給層を活性層の上側に設けた構造になっているが、活性層の両側に設けたダブルヘテロ構造についても、本発明を同様に適用できることはいうまでもない。この場合、活性層の両側に設けられた２つのｎ型キャリア供給層のうちのどちらか１つをＳｅまたはＴｅがドーピングされたものとすることで本発明の効果を得られるが、両方をＳｅまたはＴｅがドーピングされたものとする方が得られる効果は大きい。
【００５３】
また、ｎ+型ソース／ドレイン領域とゲート電極の間に中程度のキャリア濃度を持つｎ型領域を形成したＬＤＤ(Lightly Doped Drain)構造に対しても適用できることはいうまでもない。
【００５４】
また、ゲート電極構造、エピタキシャル基板の膜構造、膜組成等についても、適時、変更しても同様の効果があることはいうまでもない。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、ＡｌＧａＡｓ／ＩｎＧａＡｓ系、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系及びＡｌＧａＡｓ／ＧａＡｓ系のヘテロ接合エピタキシャル基板のｎ型キャリア供給層や、ｎ型活性層において、従来用いられていたＳｉドープに代えて、ＳｅまたはＴｅドープを用いることにより、ソース及びドレイン領域となるイオン注入領域を活性化させるための高温アニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【図２】本発明の第１の実施の形態に係るヘテロ接合ＦＥＴの製造方法を示す工程断面図である。
【図３】本発明の第１の実施の形態に係るヘテロ接合ＦＥＴの製造方法を示す工程断面図である。
【図４】本発明の第１の実施の形態に係るヘテロ接合ＦＥＴの製造方法を示す工程断面図である。
【図５】図１で示した本発明のヘテロ接合ＦＥＴと従来のヘテロ接合ＦＥＴの特性を比較した図である。
【図６】図１で示した本発明のヘテロ接合ＦＥＴ用エピタキシャル基板と従来のヘテロ接合ＦＥＴ用エピタキシャル基板のシートキャリア濃度のアニール温度依存性を比較した図である。
【図７】本発明の第２の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【図８】本発明の第３の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【図９】本発明の第４の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【図１０】本発明の第５の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【符号の説明】
１０１ 半絶縁性ＧａＡｓ基板
１０２ アンドープＧａＡｓバッファー層
１０３ アンドープＩｎ0.2Ｇａ0.8Ａｓ活性層
１０４ アンドープＡｌ0.2Ｇａ0.8Ａｓスペーサー層
１０５ Ｓｅドープｎ型Ａｌ0.2Ｇａ0.8Ａｓキャリア供給層
１０６ アンドープＧａＡｓ層
１０７ ｎ+型イオン注入ソース領域
１０８ ｎ+型イオン注入ドレイン領域
１０９ ソース電極
１１０ ドレイン電極
１１１ ゲート電極
２０１ 半絶縁性ＧａＡｓ基板
２０２ アンドープＧａＡｓバッファー層
２０３ アンドープＩｎ0.2Ｇａ0.8Ａｓ活性層
２０４ アンドープＡｌ0.2Ｇａ0.8Ａｓスペーサー層
２０５ Ｓｅドープｎ型Ａｌ0.2Ｇａ0.8Ａｓキャリア供給層
２０６ アンドープＧａＡｓ層
２０７ ソース領域
２０８ ドレイン領域
２０９ ソース電極
２１０ ドレイン電極
２１１ ゲート電極
２１２ プラズマＳｉＮ膜
２１３ フォトレジストマスク
５０１ 半絶縁性ＧａＡｓ基板
５０２ アンドープＧａＡｓバッファー層
５０３ Ｓｅをドープしたｎ型Ｉｎ0.2Ｇａ0.8Ａｓ活性層
５０４ アンドープＡｌ0.2Ｇａ0.8Ａｓ層
５０５ アンドープＧａＡｓ層
５０６ ｎ+型ソース領域
５０７ ｎ+型ドレイン領域
５０８ ソース電極
５０９ ドレイン電極
５１０ ゲート電極
６０１ 半絶縁性ＧａＡｓ基板
６０２ アンドープＧａＡｓバッファー層
６０３ アンドープＩｎ0.2Ｇａ0.8Ａｓ活性層
６０４ アンドープＡｌ0.2Ｇａ0.8Ａｓスペーサー層
６０５ Ｔｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓキャリア供給層
６０６ アンドープＧａＡｓ層
６０７ ｎ+型ソース領域
６０８ ｎ+型ドレイン領域
６０９ ソース電極
６１０ ドレイン電極
６１１ ゲート電極
７０１ 半絶縁性ＩｎＰ基板
７０２ アンドープＩｎ0.52Ａｌ0.42Ａｓバッファー層
７０３ アンドープＩｎ0.53Ｇａ0.47Ａｓ活性層
７０４ アンドープＩｎ0.52Ａｌ0.48Ａｓスペーサー層
７０５ Ｓｅドープのｎ型Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層
７０６ アンドープＩｎ0.52Ａｌ0.48Ａｓ層
７０７ ｎ+型ソース領域
７０８ ｎ+型ドレイン領域
７０９ ソース電極
７１０ ドレイン電極
７１１ ゲート電極
８０１ 半絶縁性ＩｎＰ基板
８０２ アンドープＩｎ0.52Ａｌ0.42Ａｓバッファー層
８０３ Ｓｅドープのｎ型Ｉｎ0.53Ｇａ0.47Ａｓ活性層
８０４ アンドープＩｎ0.52Ａｌ0.48Ａｓ層
８０５ ｎ+型ソース領域
８０６ ｎ+型ドレイン領域
８０７ ソース電極
８０８ ドレイン電極
８０９ ゲート電極
【発明の属する技術分野】
本発明は、ヘテロ接合エピタキシャル基板を用いた電界効果型トランジスタ(以下、ＦＥＴと呼ぶ)及びその製造方法に関するものである。
【０００２】
【従来の技術】
ヘテロ接合ＦＥＴのソース／ドレイン領域をイオン注入法を用いてゲート電極に対して自己整合的に形成したＦＥＴは、ソース／ドレインの寄生抵抗が少なく、高性能なエンハンスメント型ＦＥＴを実現するプロセスとして期待されている（例えば、非特許文献１参照）。
【０００３】
これらのヘテロ接合ＦＥＴでは、活性層に電子を供給するキャリア供給層、又は活性層自身がドーピングされている場合、主としてＳｉのドーピング層が使用されている。
【０００４】
【非特許文献１】
J.K.Abrokwah et. al., GaAs IC Symposium Digest, P127, 1993.
【０００５】
【発明が解決しようとする課題】
しかし、ソース／ドレイン領域となるイオン注入領域を活性化するためには、高温のアニール処理が不可欠であり、これらのアニール処理によりヘテロ接合が変質し、ＦＥＴ特性が劣化するなどの課題があった。従来、ヘテロ接合ＦＥＴに用いるエピタキシャル基板のｎ型キャリア供給層や、活性層自身のドーピング材料としては、主としてＳｉ（シリコン）ドナーが用いられている。これらのＳｉドナーが、ソース／ドレイン領域形成時のイオン注入活性化の高温アニールによって、フッ酸処理、ＣＦ4ガスエッチング等のプロセスで基板表面に付着したＦ（フッ素）原子の拡散によってＦ原子との複合体を形成することにより不活性化され、キャリア濃度が減少し、ＦＥＴ特性が劣化するものである。特にＩｎＡｌＡｓ／ＩｎＧａＡｓのヘテロ系において、４００℃程度の熱処理で、このＦ原子によってＳｉドナーが不活性化することは早藤等によって報告（Appl.Phys. Lett., Vol. 66, p. 863, (1995).）されているが、これがイオン注入活性化の高温アニール処理によっても生じることを本発明者らは見出した。
【０００６】
本発明は、上記の課題を解決するためになされたもので、イオン注入活性化のためのアニール処理によるＦＥＴ特性の劣化が少ない高性能なヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ｎ型キャリア供給層やｎ型活性層のドーピング材料として従来用いられていたＳｉに代えて、ＳｅまたはＴｅを用いるものである。ＳｅやＴｅは、Ｆ原子との結合エネルギーが大きく、Ｓｉの場合と違って容易にＦ原子と複合体を形成しないため、これらの原子をドーピング不純物として用いることにより、高温アニール処理によっても、素子劣化の少ないヘテロ接合ＦＥＴを実現することが可能である。
【０００８】
本発明の請求項１記載のヘテロ接合ＦＥＴは、半絶縁性基板上に形成されたアンドープバッファー層と、バッファー層上に形成された活性層と、活性層の上側または上下両側に形成され活性層に電子を供給するための不純物がドープされたｎ型キャリア供給層と、からなる複数の半導体層を形成したエピタキシャル基板と、エピタキシャル基板上に形成したゲート電極と、ゲート電極の両側のエピタキシャル基板の所定領域であって、エピタキシャル基板表面からバッファー層に達する領域に形成されたｎ型ソース領域及びドレイン領域と、を備えたヘテロ接合電界効果型トランジスタであって、ソース領域と前記ドレイン領域との間にある前記ｎ型キャリア供給層は、テルル（Ｔｅ）がドーピングされていることを特徴とする。
【０００９】
本発明の請求項２記載のヘテロ接合ＦＥＴは、請求項１記載のヘテロ接合ＦＥＴにおいて、活性層がＩｎＧａＡｓ層であり、ｎ型キャリア供給層がＡｌＧａＡｓ層であることを特徴とする。
【００１０】
本発明の請求項３記載のヘテロ接合ＦＥＴは、請求項１記載のヘテロ接合ＦＥＴにおいて、活性層がＩｎＧａＡｓ層であり、ｎ型キャリア供給層がＩｎＡｌＡｓ層であることを特徴とする。
【００１１】
本発明の請求項４記載のヘテロ接合ＦＥＴは、請求項１記載のヘテロ接合ＦＥＴにおいて、活性層がＧａＡｓ層であり、前記ｎ型キャリア供給層がＡｌＧａＡｓ層であることを特徴とする。
【００１２】
これらの請求項１〜４の構成によれば、ｎ型キャリア供給層において、従来用いられていたＳｉドープに代えて、Ｔｅドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００１３】
本発明の請求項５記載のヘテロ接合ＦＥＴは、半絶縁性基板上に形成されたアンドープバッファー層と、バッファー層上に形成され不純物がドープされたｎ型活性層と、からなる複数の半導体層を形成したエピタキシャル基板と、エピタキシャル基板上に形成したゲート電極と、ゲート電極の両側のエピタキシャル基板の所定領域であって、エピタキシャル基板表面からバッファー層に達する領域に形成されたｎ型ソース領域及びドレイン領域と、を備えたヘテロ接合電界効果型トランジスタであって、ｎ型活性層は、セレン（Ｓｅ）またはテルル（Ｔｅ）がドーピングされていることを特徴とする。
【００１４】
本発明の請求項６記載のヘテロ接合ＦＥＴは、請求項５記載のヘテロ接合ＦＥＴにおいて、ｎ型活性層がＩｎＧａＡｓ層、ＧａＡｓ層及びＩｎＰ層のうちのいずれかであることを特徴とする。
【００１５】
これらの請求項５、６の構成によれば、ｎ型活性層において、従来用いられていたＳｉドープに代えて、ＳｅまたはＴｅドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００１６】
本発明の請求項７記載のヘテロ接合ＦＥＴの製造方法は、半絶縁性基板上に、活性層となる半導体層と活性層に電子を供給するｎ型キャリア供給層となる活性層の上側または上下両側の半導体層とを少なくとも含む複数の半導体層を有した半導体層形成基板をエピタキシャル形成する工程と、半導体層形成基板上にゲート電極を形成する工程と、ゲート電極の両側の半導体層形成基板の所定領域にｎ型半導体にするためのイオン注入を行いかつイオン注入領域の活性化のためのアニール処理を施すことによりｎ型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、半導体層形成基板をエピタキシャル形成する際、少なくとも１つのｎ型キャリア供給層となる半導体層にテルル（Ｔｅ）をドーピングすることを特徴とする。
【００１７】
本発明の請求項８記載のヘテロ接合ＦＥＴの製造方法は、請求項７記載のヘテロ接合ＦＥＴの製造方法において、半導体層形成基板をエピタキシャル形成する際、活性層となる半導体層としてＩｎＧａＡｓ層を形成し、ｎ型キャリア供給層となる半導体層としてＡｌＧａＡｓ層を形成することを特徴とする。
【００１８】
本発明の請求項９記載のヘテロ接合ＦＥＴの製造方法は、請求項７記載のヘテロ接合ＦＥＴの製造方法において、半導体層形成基板をエピタキシャル形成する際、活性層となる半導体層としてＩｎＧａＡｓ層を形成し、ｎ型キャリア供給層となる半導体層としてＩｎＡｌＡｓ層を形成することを特徴とする。
【００１９】
本発明の請求項１０記載のヘテロ接合ＦＥＴの製造方法は、請求項７記載のヘテロ接合ＦＥＴの製造方法において、半導体層形成基板をエピタキシャル形成する際、前記活性層となる半導体層としてＧａＡｓ層を形成し、前記ｎ型キャリア供給層となる半導体層としてＡｌＧａＡｓ層を形成することを特徴とする。
【００２０】
これらの請求項７〜１０の製造方法によれば、ｎ型キャリア供給層において、従来用いられていたＳｉドープに代えて、Ｔｅドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００２１】
本発明の請求項１１記載のヘテロ接合ＦＥＴの製造方法は、半絶縁性基板上にｎ型活性層となる半導体層を少なくとも含む複数の半導体層を有した半導体層形成基板をエピタキシャル形成する工程と、半導体層形成基板上にゲート電極を形成する工程と、ゲート電極の両側の半導体層形成基板の所定領域にｎ型半導体にするためのイオン注入を行いかつイオン注入領域の活性化のためのアニール処理を施すことによりｎ型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、
半導体層形成基板をエピタキシャル形成する際、ｎ型活性層となる半導体層にセレン（Ｓｅ）またはテルル（Ｔｅ）をドーピングすることを特徴とする。
【００２２】
本発明の請求項１２記載のヘテロ接合ＦＥＴの製造方法は、請求項１１記載のヘテロ接合ＦＥＴの製造方法において、半導体層形成基板をエピタキシャル形成する際、ｎ型活性層となる半導体層としてＩｎＧａＡｓ層、ＧａＡｓ層及びＩｎＰ層のうちのいずれかを形成することを特徴とする。
【００２３】
これらの請求項１１、１２の製造方法によれば、ｎ型活性層において、従来用いられていたＳｉドープに代えて、ＳｅまたはＴｅドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００２４】
本発明の請求項１３記載のヘテロ接合ＦＥＴの製造方法は、請求項７記載のヘテロ接合ＦＥＴの製造方法において、ｎ型ソース領域及びドレイン領域を形成するときに行うアニール処理は、ランプアニールを用いて行うことを特徴とする。
本発明の請求項１４記載のヘテロ接合ＦＥＴの製造方法は、請求項１１記載のヘテロ接合ＦＥＴの製造方法において、ｎ型ソース領域及びドレイン領域を形成するときに行うアニール処理は、ランプアニールを用いて行うことを特徴とする。
【００２５】
この請求項１３、１４の製造方法によれば、ランプアニールを用いて高温、短時間でソース領域及びドレイン領域となるイオン注入領域の活性化を行える。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
【００２７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＧａＡｓ基板１０１上に、アンドープＧａＡｓバッファー層１０２、活性層となるアンドープＩｎ0.2Ｇａ0.8Ａｓ層１０３、スペーサーとなるアンドープＡｌ0.2Ｇａ0.8Ａｓ層１０４、キャリア供給層となるＳｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層１０５、アンドープＧａＡｓ層１０６が形成されている。１０７及び１０８は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、１０９及び１１０はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、１１１はＷＳｉ／Ｗからなるゲート電極である。
【００２８】
次に図１で示したヘテロ接合ＦＥＴの作製方法の一例について説明する。図２（ａ）に示すように、半絶縁性ＧａＡｓ基板２０１上に、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いて、厚さ１μｍのアンドープＧａＡｓバッファー層２０２、活性層となる厚さ１５ｎｍのアンドープＩｎ0.2Ｇａ0.8Ａｓ層２０３、スペーサーとなる厚さ２ｎｍのアンドープＡｌ0.2Ｇａ0.8Ａｓ層２０４、キャリア供給層となるＳｅドープ（キャリア濃度２×１０18ｃｍ-3、厚さ１５ｎｍ）のｎ型Ａｌ0.2Ｇａ0.8Ａｓ層２０５、厚さ５ｎｍのアンドープＧａＡｓ層２０６を、順次成長させ、エピタキシャル基板を形成する。
【００２９】
次に図２（ｂ）に示すように、基板の前面にスパッタ法を用いてＷＳｉ／Ｗ（厚さ１０ｎｍ／３０ｎｍ）を形成した後、フォトレジストマスクを用いてＣＦ4 ／ＳＦ6 混合ガスのドライエッチングを行い、所定の領域にＦＥＴのゲート電極２１１を形成する。
【００３０】
次に図３（ａ）に示すように、プラズマＣＶＤ法を用いて前面に厚さ２００ｎｍのプラズマＳｉＮ膜２１２を形成する。この際、ゲート電極２１１の側面には、厚さ１５０ｎｍの同ＳｉＮ膜２１２が形成される。
【００３１】
次に図３（ｂ）に示すように、所定の領域にフォトレジストマスク２１３を用いてＳｉイオンを加速電圧８０ｋｅＶ、ドーズ量７×１０13ｃｍ-2で、ゲート電極２１１に対して自己整合的に注入して、ソース領域２０７及びドレイン領域２０８を形成する。この注入条件では、Ｓｉイオンは、プラズマＳｉＮ膜２１２を通過してソース／ドレイン領域に注入されるが、ゲート側壁は基板表面には到達せず、ゲート電極２１１に対してその側壁に形成されたプラズマＳｉＮ膜２１２の膜厚分だけの間隔を離して注入されることになる。
【００３２】
次に図４（ａ）に示すように、フォトレジストマスク２１３を除去した後、プラズマＳｉＮ膜２１２をアニール保護膜として、ランプアニールを用いて、Ｎ２雰囲気中、８００℃、５秒間のアニールを行い、イオン注入領域を活性化させる。アニールの温度としては、７００〜８５０℃、時間としては２〜１５秒が適当である。この範囲をこえると、ヘテロ接合界面の劣化が大きくなる。また、この範囲を下回ると活性化が不十分になる。
【００３３】
次に図４（ｂ）に示すように、フォトレジストマスク（図示せず）を用いて、所定の領域のプラズマＳｉＮ膜２１２をＣＦ４系のドライエッチングを用いて窓開け後、抵抗加熱蒸着装置を用いて、ＡｕＧｅ／Ｎｉ／Ａｕ（厚さ１００ｎｍ／４０ｎｍ／２００ｎｍ）をリフトオフ法を用いて形成後、Ｎ２雰囲気中、４００℃、６０秒間シンターを行い、ソース電極２０９及びドレイン電極２１０を形成してＦＥＴを完成させる。
【００３４】
図５は、ゲート長（Ｌｇ）が０．５μｍ、ゲート幅（Ｗｇ）が１００μｍのサイズを持つヘテロ接合ＦＥＴの伝達特性を、本実施の形態のＦＥＴとｎ型キャリア供給層が従来のＳｉドーピングの場合とを比較したものである。ゲート電圧Ｖｇｓ対ドレイン電流Ｉｄｓ及び伝達コンダクタンスｇｍとの特性を示す。Ｖｔｈは、ヘテロ接合ＦＥＴのドレイン電流Ｉｄｓが零になるときのゲート電圧Ｖｇｓの閾値電圧（スレッショールド電圧）を示している。同図より、本実施の形態のＦＥＴの方が、閾値電圧Ｖｔｈは低く、高い伝達コンダクタンスｇｍ、高い飽和ドレイン電流（Ids）が得られ、良好な特性が実現できていることがわかる。
【００３５】
図６は、本実施の形態に用いたヘテロ接合エピタキシャル基板と、同様の構造でキャリア供給層のｎ型Ａｌ0.2Ｇａ0.8Ａｓ層１０５（２０５）をＳｉドーピングに変えた従来のヘテロ接合エピタキシャル基板のシートキャリア濃度（Ｎｓ）の、アニール温度依存性を比較したものである。なお、アニールには、ランプアニールを用い、アニール時間は５秒で一定とした。同図より、従来のＳｉドーピングのエピタキシャル基板では、本実施の形態のＳｅドーピングのエピタキシャル基板より、約５００℃以上のアニールでＮｓは減少し始め、８５０℃では約６０％になっていることがわかる。これは、プロセスでエピタキシャル基板表面に付着したＦ原子がアニールによって基板内に拡散しＳｉ原子と複合体を形成し、Ｓｉドナーを不活性化したからである。一方、Ｓｅは、Ｆ原子と反応しにくく、高温アニールによる劣化は少ない。
【００３６】
以上のように本実施の形態によれば、ｎ型キャリア供給層（１０５）において、従来用いられていたＳｉドープに代えて、Ｓｅドープを用いることにより、ソース／ドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００３７】
（第２の実施の形態）
図７は、本発明の第２の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＧａＡｓ基板５０１上に、アンドープＧａＡｓバッファー層５０２、活性層となるＳｅをドープしたｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層５０３、アンドープＡｌ0.2Ｇａ0.8Ａｓ層５０４、アンドープＧａＡｓ層５０５が形成されている。５０６及び５０７は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、５０８及び５０９はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、５１０はＷＳｉ／Ｗからなるゲート電極である。
【００３８】
本実施の形態の場合、第１の実施の形態とは、キャリア供給層がなく、活性層にＳｅがドーピングされた構造である点が異なる。
【００３９】
本実施の形態のヘテロ接合ＦＥＴの作製方法は、エピタキシャル基板を形成するまでが第１の実施の形態の場合と異なり、エピタキシャル基板を形成後は第１の実施の形態と同様である。この第２の実施の形態では、半絶縁性ＧａＡｓ基板５０１上に、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いて、アンドープＧａＡｓバッファー層５０２、活性層となるＳｅドープのｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層５０３、アンドープＡｌ0.2Ｇａ0.8Ａｓ層５０４、アンドープＧａＡｓ層５０５を、順次成長させ、エピタキシャル基板を形成する。
【００４０】
本実施の形態によれば、ｎ型活性層（５０３）において、従来用いられていたＳｉドープに代えて、Ｓｅドープを用いることにより、ソース／ドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【００４１】
（第３の実施の形態）
図８は、本発明の第３の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＧａＡｓ基板６０１上に、アンドープＧａＡｓバッファー層６０２、活性層となるアンドープＩｎ0.2Ｇａ0.8Ａｓ層６０３、スペーサーとなるアンドープＡｌ0.2Ｇａ0.8Ａｓ層６０４、キャリア供給層となるＴｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層６０５、アンドープＧａＡｓ層６０６が形成されている。６０７及び６０８は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、６０９及び６１０はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、６１１はＷＳｉ／Ｗからなるゲート電極である。
【００４２】
本実施の形態の構造は、図１で示した第１の実施の形態においてキャリア供給層となるＳｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層１０５をＴｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層６０５に置き換えた構造であり、ＴｅもＳｅと同様でＦ原子との反応が起こりにくく、高温アニールに対してＦＥＴ特性の劣化が少なく、同様の効果を得ることができる。
【００４３】
本実施の形態における作製方法は、エピタキシャル基板形成の際に、第１の実施の形態のＳｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層１０５（２０５）に代えてＴｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓ層６０５を形成する以外は、第１の実施の形態の場合と同様である。
【００４４】
また、第２の実施の形態において活性層となるＳｅをドープしたｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層５０３をＴｅをドープしたｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層に置き換えても、同様の効果があることはいうまでもない。この場合の作製方法は、エピタキシャル基板形成の際に、第２の実施の形態のＳｅドープのｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層５０３に代えてＴｅドープのｎ型Ｉｎ0.2Ｇａ0.8Ａｓ層を形成する以外は、第２の実施の形態の場合と同様である。
【００４５】
（第４の実施の形態）
図９は、本発明の第４の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＩｎＰ基板７０１上に、アンドープＩｎ0.52Ａｌ0.42Ａｓバッファー層７０２、活性層となるアンドープＩｎ0.53Ｇａ0.47Ａｓ層７０３、スペーサーとなるアンドープＩｎ0.52Ａｌ0.48Ａｓ層７０４、キャリア供給層となるＳｅドープのｎ型Ｉｎ0.52Ａｌ0.48Ａｓ層７０５、アンドープＩｎ0.52Ａｌ0.48Ａｓ層７０６が形成されている。７０７及び７０８は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、７０９及び７１０はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、７１１はＷＳｉ／Ｗからなるゲート電極である。
【００４６】
この構造は、ＩｎＰ基板に格子整合するヘテロ系であり、本実施の形態では、キャリア供給層にＳｅをドープしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ層７０５を用いているため、第１の実施の形態と同様の効果が得られる。この場合の作製方法は、エピタキシャル基板形成の際、半絶縁性ＩｎＰ基板７０１上に、７０２〜７０６のエピタキシャル層を順次成長させてエピタキシャル基板とする以外は、第１の実施の形態と同様である。
【００４７】
なお、キャリア供給層となるＳｅをドープしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ層７０５を、Ｔｅをドープしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ層に置き換えても同様の効果が得られることはいうまでもない。
【００４８】
（第５の実施の形態）
図１０は、本発明の第５の実施の形態によるヘテロ接合ＦＥＴの構造断面図を示したものである。同図において、半絶縁性ＩｎＰ基板８０１上に、アンドープＩｎ0.52Ａｌ0.42Ａｓバッファー層８０２、活性層となるＳｅドープのｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層８０３、アンドープＩｎ0.52Ａｌ0.48Ａｓ層８０４が形成されている。８０５及び８０６は、Ｓｉイオン注入領域からなるｎ+型ソース及びドレイン領域、８０７及び８０８はＡｕＧｅ／Ｎｉ系からなるソース電極、ドレイン電極、８０９はＷＳｉ／Ｗからなるゲート電極である。
【００４９】
この場合は、図９と同じヘテロ系で、第４の実施の形態とは、キャリア供給層がなく、活性層にＳｅがドーピングされた構造である点が異なる。本実施の形態では、活性層にＳｅをドープしたｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層８０３を用いているため、第１の実施の形態と同様の効果が得られる。この場合の作製方法は、エピタキシャル基板形成の際、半絶縁性ＩｎＰ基板８０１上に、８０２〜８０４のエピタキシャル層を順次成長させてエピタキシャル基板とする以外は、第１の実施の形態と同様である。
【００５０】
なお、活性層となるＳｅをドープしたｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層８０３を、Ｔｅをドープしたｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層に置き換えても同様の効果が得られることはいうまでもない。
【００５１】
また、第１〜第３の実施の形態については、活性層としてＧａＡｓ基板上のＩｎＧａＡｓ層を使うＡｌＧａＡｓ／ＩｎＧａＡｓ系のヘテロ接合、第４及び第５の実施の形態については、活性層としてＩｎＰ基板上のＩｎＧａＡｓ層を使うＩｎＡｌＡｓ／ＩｎＧａＡｓ系のヘテロ接合について説明したが、活性層としてＧａＡｓ基板上のＧａＡｓ層を使うＡｌＧａＡｓ／ＧａＡｓ系のヘテロ接合、及び活性層としてＩｎＰ基板上のＩｎＰ層を使うＩｎＧａＡｓ／ＩｎＰ系のヘテロ接合に対しても応用できることは、いうまでもない。
【００５２】
また、以上の説明では、ｎ型キャリア供給層を備えている構成の場合、ｎ型キャリア供給層を活性層の上側に設けた構造になっているが、活性層の両側に設けたダブルヘテロ構造についても、本発明を同様に適用できることはいうまでもない。この場合、活性層の両側に設けられた２つのｎ型キャリア供給層のうちのどちらか１つをＳｅまたはＴｅがドーピングされたものとすることで本発明の効果を得られるが、両方をＳｅまたはＴｅがドーピングされたものとする方が得られる効果は大きい。
【００５３】
また、ｎ+型ソース／ドレイン領域とゲート電極の間に中程度のキャリア濃度を持つｎ型領域を形成したＬＤＤ(Lightly Doped Drain)構造に対しても適用できることはいうまでもない。
【００５４】
また、ゲート電極構造、エピタキシャル基板の膜構造、膜組成等についても、適時、変更しても同様の効果があることはいうまでもない。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、ＡｌＧａＡｓ／ＩｎＧａＡｓ系、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系及びＡｌＧａＡｓ／ＧａＡｓ系のヘテロ接合エピタキシャル基板のｎ型キャリア供給層や、ｎ型活性層において、従来用いられていたＳｉドープに代えて、ＳｅまたはＴｅドープを用いることにより、ソース及びドレイン領域となるイオン注入領域を活性化させるための高温アニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するＦ原子の拡散に対して、Ｓｉドナーで見られるＦ原子との反応によるドナー不活性化が少なく、ＦＥＴ特性の劣化が少ない、高性能なヘテロ接合ＦＥＴを実現することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【図２】本発明の第１の実施の形態に係るヘテロ接合ＦＥＴの製造方法を示す工程断面図である。
【図３】本発明の第１の実施の形態に係るヘテロ接合ＦＥＴの製造方法を示す工程断面図である。
【図４】本発明の第１の実施の形態に係るヘテロ接合ＦＥＴの製造方法を示す工程断面図である。
【図５】図１で示した本発明のヘテロ接合ＦＥＴと従来のヘテロ接合ＦＥＴの特性を比較した図である。
【図６】図１で示した本発明のヘテロ接合ＦＥＴ用エピタキシャル基板と従来のヘテロ接合ＦＥＴ用エピタキシャル基板のシートキャリア濃度のアニール温度依存性を比較した図である。
【図７】本発明の第２の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【図８】本発明の第３の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【図９】本発明の第４の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【図１０】本発明の第５の実施の形態に係るヘテロ接合ＦＥＴの構造断面図である。
【符号の説明】
１０１ 半絶縁性ＧａＡｓ基板
１０２ アンドープＧａＡｓバッファー層
１０３ アンドープＩｎ0.2Ｇａ0.8Ａｓ活性層
１０４ アンドープＡｌ0.2Ｇａ0.8Ａｓスペーサー層
１０５ Ｓｅドープｎ型Ａｌ0.2Ｇａ0.8Ａｓキャリア供給層
１０６ アンドープＧａＡｓ層
１０７ ｎ+型イオン注入ソース領域
１０８ ｎ+型イオン注入ドレイン領域
１０９ ソース電極
１１０ ドレイン電極
１１１ ゲート電極
２０１ 半絶縁性ＧａＡｓ基板
２０２ アンドープＧａＡｓバッファー層
２０３ アンドープＩｎ0.2Ｇａ0.8Ａｓ活性層
２０４ アンドープＡｌ0.2Ｇａ0.8Ａｓスペーサー層
２０５ Ｓｅドープｎ型Ａｌ0.2Ｇａ0.8Ａｓキャリア供給層
２０６ アンドープＧａＡｓ層
２０７ ソース領域
２０８ ドレイン領域
２０９ ソース電極
２１０ ドレイン電極
２１１ ゲート電極
２１２ プラズマＳｉＮ膜
２１３ フォトレジストマスク
５０１ 半絶縁性ＧａＡｓ基板
５０２ アンドープＧａＡｓバッファー層
５０３ Ｓｅをドープしたｎ型Ｉｎ0.2Ｇａ0.8Ａｓ活性層
５０４ アンドープＡｌ0.2Ｇａ0.8Ａｓ層
５０５ アンドープＧａＡｓ層
５０６ ｎ+型ソース領域
５０７ ｎ+型ドレイン領域
５０８ ソース電極
５０９ ドレイン電極
５１０ ゲート電極
６０１ 半絶縁性ＧａＡｓ基板
６０２ アンドープＧａＡｓバッファー層
６０３ アンドープＩｎ0.2Ｇａ0.8Ａｓ活性層
６０４ アンドープＡｌ0.2Ｇａ0.8Ａｓスペーサー層
６０５ Ｔｅドープのｎ型Ａｌ0.2Ｇａ0.8Ａｓキャリア供給層
６０６ アンドープＧａＡｓ層
６０７ ｎ+型ソース領域
６０８ ｎ+型ドレイン領域
６０９ ソース電極
６１０ ドレイン電極
６１１ ゲート電極
７０１ 半絶縁性ＩｎＰ基板
７０２ アンドープＩｎ0.52Ａｌ0.42Ａｓバッファー層
７０３ アンドープＩｎ0.53Ｇａ0.47Ａｓ活性層
７０４ アンドープＩｎ0.52Ａｌ0.48Ａｓスペーサー層
７０５ Ｓｅドープのｎ型Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層
７０６ アンドープＩｎ0.52Ａｌ0.48Ａｓ層
７０７ ｎ+型ソース領域
７０８ ｎ+型ドレイン領域
７０９ ソース電極
７１０ ドレイン電極
７１１ ゲート電極
８０１ 半絶縁性ＩｎＰ基板
８０２ アンドープＩｎ0.52Ａｌ0.42Ａｓバッファー層
８０３ Ｓｅドープのｎ型Ｉｎ0.53Ｇａ0.47Ａｓ活性層
８０４ アンドープＩｎ0.52Ａｌ0.48Ａｓ層
８０５ ｎ+型ソース領域
８０６ ｎ+型ドレイン領域
８０７ ソース電極
８０８ ドレイン電極
８０９ ゲート電極
Claims (14)
- 半絶縁性基板上に形成されたアンドープバッファー層と、前記バッファー層上に形成された活性層と、前記活性層の上側または上下両側に形成され前記活性層に電子を供給するための不純物がドープされたｎ型キャリア供給層と、からなる複数の半導体層を形成したエピタキシャル基板と、前記エピタキシャル基板上に形成したゲート電極と、前記ゲート電極の両側の前記エピタキシャル基板の所定領域であって、前記エピタキシャル基板表面から前記バッファー層に達する領域に形成されたｎ型ソース領域及びドレイン領域と、を備えたヘテロ接合電界効果型トランジスタであって、
前記ソース領域と前記ドレイン領域との間にある前記ｎ型キャリア供給層は、テルル（Ｔｅ）がドーピングされていることを特徴とするヘテロ接合電界効果型トランジスタ。 - 前記活性層がＩｎＧａＡｓ層であり、前記ｎ型キャリア供給層がＡｌＧａＡｓ層であることを特徴とする請求項１記載のヘテロ接合電界効果型トランジスタ。
- 前記活性層がＩｎＧａＡｓ層であり、前記ｎ型キャリア供給層がＩｎＡｌＡｓ層であることを特徴とする請求項１記載のヘテロ接合電界効果型トランジスタ。
- 前記活性層がＧａＡｓ層であり、前記ｎ型キャリア供給層がＡｌＧａＡｓ層であることを特徴とする請求項１記載のヘテロ接合電界効果型トランジスタ。
- 半絶縁性基板上に形成されたアンドープバッファー層と、前記バッファー層上に形成され不純物がドープされたｎ型活性層と、からなる複数の半導体層を形成したエピタキシャル基板と、前記エピタキシャル基板上に形成したゲート電極と、前記ゲート電極の両側の前記エピタキシャル基板の所定領域であって、前記エピタキシャル基板表面から前記バッファー層に達する領域に形成されたｎ型ソース領域及びドレイン領域と、を備えたヘテロ接合電界効果型トランジスタであって、
前記ｎ型活性層は、セレン（Ｓｅ）またはテルル（Ｔｅ）がドーピングされていることを特徴とするヘテロ接合電界効果型トランジスタ。 - 前記ｎ型活性層がＩｎＧａＡｓ層、ＧａＡｓ層及びＩｎＰ層のうちのいずれかであることを特徴とする請求項５記載のヘテロ接合電界効果型トランジスタ。
- 半絶縁性基板上に、活性層となる半導体層と前記活性層に電子を供給するｎ型キャリア供給層となる前記活性層の上側または上下両側の半導体層とを少なくとも含む複数の半導体層を有した半導体層形成基板をエピタキシャル形成する工程と、前記半導体層形成基板上にゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体層形成基板の所定領域にｎ型半導体にするためのイオン注入を行いかつ前記イオン注入領域の活性化のためのアニール処理を施すことによりｎ型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、
前記半導体層形成基板をエピタキシャル形成する際、少なくとも１つの前記ｎ型キャリア供給層となる半導体層にテルル（Ｔｅ）をドーピングすることを特徴とするヘテロ接合電界効果型トランジスタの製造方法。 - 前記半導体層形成基板をエピタキシャル形成する際、前記活性層となる半導体層としてＩｎＧａＡｓ層を形成し、前記ｎ型キャリア供給層となる半導体層としてＡｌＧａＡｓ層を形成することを特徴とする請求項７記載のヘテロ接合電界効果型トランジスタの製造方法。
- 前記半導体層形成基板をエピタキシャル形成する際、前記活性層となる半導体層としてＩｎＧａＡｓ層を形成し、前記ｎ型キャリア供給層となる半導体層としてＩｎＡｌＡｓ層を形成することを特徴とする請求項７記載のヘテロ接合電界効果型トランジスタの製造方法。
- 前記半導体層形成基板をエピタキシャル形成する際、前記活性層となる半導体層としてＧａＡｓ層を形成し、前記ｎ型キャリア供給層となる半導体層としてＡｌＧａＡｓ層を形成することを特徴とする請求項７記載のヘテロ接合電界効果型トランジスタの製造方法。
- 半絶縁性基板上にｎ型活性層となる半導体層を少なくとも含む複数の半導体層を有した半導体層形成基板をエピタキシャル形成する工程と、前記半導体層形成基板上にゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体層形成基板の所定領域にｎ型半導体にするためのイオン注入を行いかつ前記イオン注入領域の活性化のためのアニール処理を施すことによりｎ型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、
前記半導体層形成基板をエピタキシャル形成する際、前記ｎ型活性層となる半導体層にセレン（Ｓｅ）またはテルル（Ｔｅ）をドーピングすることを特徴とするヘテロ接合電界効果型トランジスタの製造方法。 - 前記半導体層形成基板をエピタキシャル形成する際、前記ｎ型活性層となる半導体層としてＩｎＧａＡｓ層、ＧａＡｓ層及びＩｎＰ層のうちのいずれかを形成することを特徴とする請求項１１記載のヘテロ接合電界効果型トランジスタの製造方法。
- 前記ｎ型ソース領域及びドレイン領域を形成するときに行うアニール処理は、ランプアニールを用いて行うことを特徴とする請求項７記載のヘテロ接合電界効果型トランジスタの製造方法。
- 前記ｎ型ソース領域及びドレイン領域を形成するときに行うアニール処理は、ランプアニールを用いて行うことを特徴とする請求項１１記載のヘテロ接合電界効果型トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309692A JP4050128B2 (ja) | 2002-10-24 | 2002-10-24 | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
| US10/625,630 US6953729B2 (en) | 2002-10-24 | 2003-07-24 | Heterojunction field effect transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309692A JP4050128B2 (ja) | 2002-10-24 | 2002-10-24 | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146588A JP2004146588A (ja) | 2004-05-20 |
| JP4050128B2 true JP4050128B2 (ja) | 2008-02-20 |
Family
ID=32105277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002309692A Expired - Fee Related JP4050128B2 (ja) | 2002-10-24 | 2002-10-24 | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6953729B2 (ja) |
| JP (1) | JP4050128B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7419892B2 (en) * | 2005-12-13 | 2008-09-02 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers and methods of forming the same |
| JP5073968B2 (ja) | 2006-05-31 | 2012-11-14 | 住友化学株式会社 | 化合物半導体エピタキシャル基板およびその製造方法 |
| US8823057B2 (en) * | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
| KR20090035872A (ko) * | 2007-10-08 | 2009-04-13 | 삼성전자주식회사 | 전계 재생/기록 헤드와 그의 제조방법 및 전계 재생/기록헤드를 포함한 정보 저장 장치 |
| JP6179266B2 (ja) * | 2013-08-12 | 2017-08-16 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| RU2654984C1 (ru) * | 2017-07-05 | 2018-05-23 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления легированных областей |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2137291A1 (de) * | 1971-07-26 | 1973-02-08 | Henkel & Cie Gmbh | Verfahren zur herstellung von alkadienolestern |
| US3914785A (en) * | 1973-12-03 | 1975-10-21 | Bell Telephone Labor Inc | Germanium doped GaAs layer as an ohmic contact |
| US4188710A (en) * | 1978-08-11 | 1980-02-19 | The United States Of America As Represented By The Secretary Of The Navy | Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films |
| FR2465317A2 (fr) * | 1979-03-28 | 1981-03-20 | Thomson Csf | Transistor a effet de champ a frequence de coupure elevee |
| JPS60140874A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 半導体装置 |
| JPS60189268A (ja) * | 1984-03-08 | 1985-09-26 | Fujitsu Ltd | 半導体装置 |
| US5381027A (en) * | 1988-01-26 | 1995-01-10 | Hitachi, Ltd. | Semiconductor device having a heterojunction and a two dimensional gas as an active layer |
| US5144410A (en) * | 1989-03-29 | 1992-09-01 | Vitesse Semiconductor Corporation | Ohmic contact for III-V semiconductor devices |
| JP2867557B2 (ja) * | 1990-02-28 | 1999-03-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5060031A (en) * | 1990-09-18 | 1991-10-22 | Motorola, Inc | Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices |
| US5480829A (en) * | 1993-06-25 | 1996-01-02 | Motorola, Inc. | Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts |
| US5825052A (en) * | 1994-08-26 | 1998-10-20 | Rohm Co., Ltd. | Semiconductor light emmitting device |
| JP2718406B2 (ja) * | 1995-12-19 | 1998-02-25 | 日本電気株式会社 | 電界効果トランジスタ |
| US6194747B1 (en) * | 1997-09-29 | 2001-02-27 | Nec Corporation | Field effect transistor |
-
2002
- 2002-10-24 JP JP2002309692A patent/JP4050128B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-24 US US10/625,630 patent/US6953729B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040079965A1 (en) | 2004-04-29 |
| US6953729B2 (en) | 2005-10-11 |
| JP2004146588A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4889831A (en) | Method of forming a high temperature stable ohmic contact to a III-V substrate | |
| JPH0260063B2 (ja) | ||
| JP3156620B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0324782B2 (ja) | ||
| JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2009076673A (ja) | Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| JP3040786B2 (ja) | チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法 | |
| JP3169066B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| EP0833379A2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JP4661089B2 (ja) | 高電子移動度トランジスタの製造方法 | |
| JPS63283126A (ja) | 半導体装置の製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH11274475A (ja) | ヘテロ接合電界効果トランジスタの製造方法及び半導体装置の製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07153779A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2000307100A (ja) | 電界効果半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |