JP3934822B2 - ショットキーダイオードおよびその製造方法 - Google Patents
ショットキーダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JP3934822B2 JP3934822B2 JP10583899A JP10583899A JP3934822B2 JP 3934822 B2 JP3934822 B2 JP 3934822B2 JP 10583899 A JP10583899 A JP 10583899A JP 10583899 A JP10583899 A JP 10583899A JP 3934822 B2 JP3934822 B2 JP 3934822B2
- Authority
- JP
- Japan
- Prior art keywords
- ruthenium oxide
- electrode
- oxide film
- schottky diode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、SiC（シリコンカーバイド）を基板として使用したショットキーダイオードおよびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の電極材料の選択には、その半導体の種類やその電極に求められる特性（半導体との密着性、耐熱性、ワイヤボンディング容易性等のデバイスやプロセス上の要求）を十分に考慮する必要がある。この金属材料は大別すると、(1)半導体構成元素の全てと安定な化合物を形成するもの、(2)半導体構成元素の一部とのみ化合物を形成するもの、(3)高融点金属、に分類される。
【０００３】
まず、(1)の金属材料は、GaAs（ガリウム砒素）等の化合物半導体と一様に固溶反応する。よく知られている半導体装置として、電極材料にPt（プラチナ）を使用したPt/GaAsがある。この半導体装置では、200℃以上の熱処理により多結晶のPtAs、PtGaが形成される。この場合の接合界面は、シャープ（界面が明確）で耐熱性もよく、更に固相反応とともにGaAs表面の酸化物や汚れが除去されるので、表面処理に特別の注意を払わなくても、ｎ因子（ショットキーダイオードの特性を表すもので、ｎ値ともいう。）の良好なショットキー電極が得られる。ただ、この金属材料とV族元素との化合物は一般に比抵抗が大きいため、比抵抗の小さな金属で上面を覆い回路全体の抵抗を低下させる必要がある。
【０００４】
(2)の金属材料は、一般に半導体とは反応し難い。例えば、III−Ｖの化合物半導体に対しては、蒸気圧の高いＶ族としか化合物を形成しない金属が特に反応し難く、耐熱性や信頼性に優れている。一例として、GaAsのゲート電極として多く用いられるAlがある。一方、III族とのみ反応する系では、Ｖ族元素の蒸気圧が大きいため電極表面から飛散し易く、金属とIII族の化合物生成エネルギーが小さくても、半導体との反応が進行する。Au/GaAsの反応がそれである。
【０００５】
(3)の金属材料は、W（タングステン）、Mo（モリブデン）等では化合物半導体との反応速度が小さいため、耐熱性が良好である。
【０００６】
ところで、化合物半導体材料として、SiC基板が市販されるようになり、そのデバイスの研究が盛に行われている。このSiCは、Si（シリコン）に比べて３倍もの熱伝導率を持ち、約２倍もの飽和電子ドリフト速度を持ち、さらに六方晶の６Ｈ−SiCでは禁制帯幅が3.09 eVもの大きな値に達する。
【０００７】
このため、絶縁破壊電圧はSiに比べて１０倍程度も高く、動作可能な温度は500℃にも達し、しかもその導電型をｐ型にもｎ型にも制御できることから、高温動作デバイス、大電力デバイス、耐放射線デバイス等のように厳しい環境下で動作させる素材として期待されてきた。
【０００８】
このようなSiCの結晶上に安定なオーミック電極が形成できるかについて、SiCは前記したように広い禁制帯幅と高い化学的安定性を有するところから、合金化には比較的高温が必要になるが、ｎ型SiCへのオーミック接合では、種々の金属が試されている。
【０００９】
例えば、ドーピング濃度が５×1018cm−３のSiC基板にNi（ニッケル）電極を被着させた例では、10-5Ω・cm2台のコンタクト抵抗率が得られており、更に高いドーピング濃度のSiC基板に対しては10- ６Ω・cm2台と、素子の用途によってはすでに実用化できる程度の低い抵抗率が得られている（C.Aranodo,etc.,Ins.Phys.Conf.Ser.142,P.577,1996)。
【００１０】
【発明が解決しようとする課題】
ところが、SiCの結晶上に良好なショットキー電極が形成できるかについては、NiやTi（チタン）が試みられているものの、いずれもショットキー障壁が1.3 eV、0.85 eVと大きく、同じ電流を流すのに要する順方向電圧が高くなるという問題がある。
【００１１】
本発明の目的は、順方向電圧が低いショットキー半導体装置及びその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するための第１の発明のショットキーダイオードは、シリコンカーバイド基板の活性層の面上にショットキー電極として酸化ルテニウム膜を形成し、前記シリコンカーバイド基板の前記酸化ルテニウム膜が形成された面と反対側の面にオーミック電極を形成して構成した。
【００１３】
第２の発明は、第１の発明において、前記酸化ルテニウム膜の上面に金又はアルミニウムからなるパッド電極を形成して構成した。
【００１４】
第３の発明のショットキーダイオードの製造方法は、シリコンカーバイド基板の裏面にオーミック電極を形成する工程と、前記シリコンカーバイド基板の活性層の面上に、反応スパッタ法、蒸着法又はゾル・ゲル法により酸化ルテニウム膜を形成する工程と、前記酸化ルテニウム膜をエッチングして所定の形状の電極に形成する工程と、を含むよう構成した。
【００１５】
第４の発明は、第３の発明のショットキーダイオードの製造方法において、前記酸化ルテニウム膜を形成する工程よりも後に、前記酸化ルテニウム膜の上に金又はアルミニウムのパッド電極を形成する工程を設けて構成した。
【００１８】
【発明の実施の形態】
図１は本発明の実施の形態のショットキー半導体装置の製造工程を示す図である。本実施形態では、まず図１の(a)にあるように、高濃度（例えば、５×1018cm−３）に不純物がドープされたｎ型のSiC基板１の上面に、Ｎ（窒素）を不純物として3.5×1018cm−３だけ添付したエピタキシャル層２を膜厚13μｍだけ予め成長させた基板を用意する。
【００１９】
次に、図１の(b)にあるように、基板１の裏面にNi層３を真空蒸着法により所定膜厚だけ堆積させ、950℃の温度で２分間の熱処理を行う。これにより、Ni層３は、SiC基板１との界面が合金化されて、10-5Ω・cm2台のコンタクト抵抗率のオーミック電極として機能するようになる。
【００２０】
次に、図１の(c)にあるように、酸化ルテニウム（RuO2）膜４Ａを反応性スパッタ法により形成する。この反応性スパッタ法は、ルテニウムをターゲットとして、スパッタ用のAr（アルゴン）と酸化用のＯ2（酸素）供給して行う。このときの条件は、その圧力を例えば12 m Torrとし、ガス流量はAr/Ｏ2が15/45 sccmになるような条件で成長を行い、これにより約200 nmの酸化ルテニウム膜４Ａを形成する。
【００２１】
次に、図１の(d)にあるように、酸化ルテニウム膜４Ａに対して塗布したレジスト５のパターニングを周知の写真蝕刻法により行い、このレジスト５をマスクとして、ＲＩＥ（リアクティブ・イオン・エッチング）により酸化ルテニウム膜４Ａのエッチングを行って、図１の(e)にあるように、酸化ルテニウム電極４としての形状に形成する。酸化ルテニウムはCF4ガスでエッチング可能であり、圧力が0.04 Torr、CF4の流量が40 sccm、高周波電力が250 Wのとき、エッチングレートが12 nm/minで加工される。
【００２２】
最後に、配線を接続するため等のパッドとなるAu（金）又はAl（アルミニウム）の電極６を真空蒸着法により形成する。この低抵抗のパッド電極６により回路全体の抵抗も低下する。
【００２３】
以上のようにして形成したショットキーダイオードは、ショットキー障壁の高さが0.5 eVであり、順方向のオン抵抗が４ｍΩ・cm2を実現できた。
【００２４】
ここに形成した酸化ルテニウムは、その電気抵抗率が室温で４×10-5Ω・cmと白金の１×10-5Ω・cmとほぼ同じであり、またこの酸化ルテニウムは800℃まで分解せず安定である。
【００２５】
なお、ここではルテニウムをターゲットとし酸素を供給して反応性スパッタ法により酸化ルテニウム膜を生成する場合について説明したが、酸化ルテニウムをターゲットにしてスパッタを行うこともできる。この場合でも酸素を供給する反応性スパッタが好ましい。また、酸化ルテニウム電極は、その酸化ルテニウムを蒸発させて堆積させる真空蒸着法により形成することもでるが、この場合も酸素を供給することが好ましい。さらに、酸化ルテニウム電極は、ゾル・ゲル法（酸化ルテニウムをゾルやゲル化してエピタキシャル膜２の上に塗布しその後に乾燥・焼結させて電極とする方法）により形成することもできる（S.Saito,etc.,Jpn.J.Appl.Phy.31,1991 p.135)。
【００２６】
【発明の効果】
以上から本発明によれば、ショットキーダイオードに同じ電流を流すのに要する順方向電圧をNiやTiをショットキー電極に使用した場合に比べて大幅に低減することができる利点がある。
【図面の簡単な説明】
【図１】 本発明のショットキーダイオードの製造方法の説明図である。
【符号の説明】
１：高濃度不純物添加のSiC基板
２：エピタキシャル層（活性層）
３：Ni層（オーミック電極）
４Ａ：酸化ルテニウム膜
４：酸化ルテニウムショットキー電極
５：レジスト
６：パッド電極
【発明の属する技術分野】
本発明は、SiC（シリコンカーバイド）を基板として使用したショットキーダイオードおよびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の電極材料の選択には、その半導体の種類やその電極に求められる特性（半導体との密着性、耐熱性、ワイヤボンディング容易性等のデバイスやプロセス上の要求）を十分に考慮する必要がある。この金属材料は大別すると、(1)半導体構成元素の全てと安定な化合物を形成するもの、(2)半導体構成元素の一部とのみ化合物を形成するもの、(3)高融点金属、に分類される。
【０００３】
まず、(1)の金属材料は、GaAs（ガリウム砒素）等の化合物半導体と一様に固溶反応する。よく知られている半導体装置として、電極材料にPt（プラチナ）を使用したPt/GaAsがある。この半導体装置では、200℃以上の熱処理により多結晶のPtAs、PtGaが形成される。この場合の接合界面は、シャープ（界面が明確）で耐熱性もよく、更に固相反応とともにGaAs表面の酸化物や汚れが除去されるので、表面処理に特別の注意を払わなくても、ｎ因子（ショットキーダイオードの特性を表すもので、ｎ値ともいう。）の良好なショットキー電極が得られる。ただ、この金属材料とV族元素との化合物は一般に比抵抗が大きいため、比抵抗の小さな金属で上面を覆い回路全体の抵抗を低下させる必要がある。
【０００４】
(2)の金属材料は、一般に半導体とは反応し難い。例えば、III−Ｖの化合物半導体に対しては、蒸気圧の高いＶ族としか化合物を形成しない金属が特に反応し難く、耐熱性や信頼性に優れている。一例として、GaAsのゲート電極として多く用いられるAlがある。一方、III族とのみ反応する系では、Ｖ族元素の蒸気圧が大きいため電極表面から飛散し易く、金属とIII族の化合物生成エネルギーが小さくても、半導体との反応が進行する。Au/GaAsの反応がそれである。
【０００５】
(3)の金属材料は、W（タングステン）、Mo（モリブデン）等では化合物半導体との反応速度が小さいため、耐熱性が良好である。
【０００６】
ところで、化合物半導体材料として、SiC基板が市販されるようになり、そのデバイスの研究が盛に行われている。このSiCは、Si（シリコン）に比べて３倍もの熱伝導率を持ち、約２倍もの飽和電子ドリフト速度を持ち、さらに六方晶の６Ｈ−SiCでは禁制帯幅が3.09 eVもの大きな値に達する。
【０００７】
このため、絶縁破壊電圧はSiに比べて１０倍程度も高く、動作可能な温度は500℃にも達し、しかもその導電型をｐ型にもｎ型にも制御できることから、高温動作デバイス、大電力デバイス、耐放射線デバイス等のように厳しい環境下で動作させる素材として期待されてきた。
【０００８】
このようなSiCの結晶上に安定なオーミック電極が形成できるかについて、SiCは前記したように広い禁制帯幅と高い化学的安定性を有するところから、合金化には比較的高温が必要になるが、ｎ型SiCへのオーミック接合では、種々の金属が試されている。
【０００９】
例えば、ドーピング濃度が５×1018cm−３のSiC基板にNi（ニッケル）電極を被着させた例では、10-5Ω・cm2台のコンタクト抵抗率が得られており、更に高いドーピング濃度のSiC基板に対しては10- ６Ω・cm2台と、素子の用途によってはすでに実用化できる程度の低い抵抗率が得られている（C.Aranodo,etc.,Ins.Phys.Conf.Ser.142,P.577,1996)。
【００１０】
【発明が解決しようとする課題】
ところが、SiCの結晶上に良好なショットキー電極が形成できるかについては、NiやTi（チタン）が試みられているものの、いずれもショットキー障壁が1.3 eV、0.85 eVと大きく、同じ電流を流すのに要する順方向電圧が高くなるという問題がある。
【００１１】
本発明の目的は、順方向電圧が低いショットキー半導体装置及びその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するための第１の発明のショットキーダイオードは、シリコンカーバイド基板の活性層の面上にショットキー電極として酸化ルテニウム膜を形成し、前記シリコンカーバイド基板の前記酸化ルテニウム膜が形成された面と反対側の面にオーミック電極を形成して構成した。
【００１３】
第２の発明は、第１の発明において、前記酸化ルテニウム膜の上面に金又はアルミニウムからなるパッド電極を形成して構成した。
【００１４】
第３の発明のショットキーダイオードの製造方法は、シリコンカーバイド基板の裏面にオーミック電極を形成する工程と、前記シリコンカーバイド基板の活性層の面上に、反応スパッタ法、蒸着法又はゾル・ゲル法により酸化ルテニウム膜を形成する工程と、前記酸化ルテニウム膜をエッチングして所定の形状の電極に形成する工程と、を含むよう構成した。
【００１５】
第４の発明は、第３の発明のショットキーダイオードの製造方法において、前記酸化ルテニウム膜を形成する工程よりも後に、前記酸化ルテニウム膜の上に金又はアルミニウムのパッド電極を形成する工程を設けて構成した。
【００１８】
【発明の実施の形態】
図１は本発明の実施の形態のショットキー半導体装置の製造工程を示す図である。本実施形態では、まず図１の(a)にあるように、高濃度（例えば、５×1018cm−３）に不純物がドープされたｎ型のSiC基板１の上面に、Ｎ（窒素）を不純物として3.5×1018cm−３だけ添付したエピタキシャル層２を膜厚13μｍだけ予め成長させた基板を用意する。
【００１９】
次に、図１の(b)にあるように、基板１の裏面にNi層３を真空蒸着法により所定膜厚だけ堆積させ、950℃の温度で２分間の熱処理を行う。これにより、Ni層３は、SiC基板１との界面が合金化されて、10-5Ω・cm2台のコンタクト抵抗率のオーミック電極として機能するようになる。
【００２０】
次に、図１の(c)にあるように、酸化ルテニウム（RuO2）膜４Ａを反応性スパッタ法により形成する。この反応性スパッタ法は、ルテニウムをターゲットとして、スパッタ用のAr（アルゴン）と酸化用のＯ2（酸素）供給して行う。このときの条件は、その圧力を例えば12 m Torrとし、ガス流量はAr/Ｏ2が15/45 sccmになるような条件で成長を行い、これにより約200 nmの酸化ルテニウム膜４Ａを形成する。
【００２１】
次に、図１の(d)にあるように、酸化ルテニウム膜４Ａに対して塗布したレジスト５のパターニングを周知の写真蝕刻法により行い、このレジスト５をマスクとして、ＲＩＥ（リアクティブ・イオン・エッチング）により酸化ルテニウム膜４Ａのエッチングを行って、図１の(e)にあるように、酸化ルテニウム電極４としての形状に形成する。酸化ルテニウムはCF4ガスでエッチング可能であり、圧力が0.04 Torr、CF4の流量が40 sccm、高周波電力が250 Wのとき、エッチングレートが12 nm/minで加工される。
【００２２】
最後に、配線を接続するため等のパッドとなるAu（金）又はAl（アルミニウム）の電極６を真空蒸着法により形成する。この低抵抗のパッド電極６により回路全体の抵抗も低下する。
【００２３】
以上のようにして形成したショットキーダイオードは、ショットキー障壁の高さが0.5 eVであり、順方向のオン抵抗が４ｍΩ・cm2を実現できた。
【００２４】
ここに形成した酸化ルテニウムは、その電気抵抗率が室温で４×10-5Ω・cmと白金の１×10-5Ω・cmとほぼ同じであり、またこの酸化ルテニウムは800℃まで分解せず安定である。
【００２５】
なお、ここではルテニウムをターゲットとし酸素を供給して反応性スパッタ法により酸化ルテニウム膜を生成する場合について説明したが、酸化ルテニウムをターゲットにしてスパッタを行うこともできる。この場合でも酸素を供給する反応性スパッタが好ましい。また、酸化ルテニウム電極は、その酸化ルテニウムを蒸発させて堆積させる真空蒸着法により形成することもでるが、この場合も酸素を供給することが好ましい。さらに、酸化ルテニウム電極は、ゾル・ゲル法（酸化ルテニウムをゾルやゲル化してエピタキシャル膜２の上に塗布しその後に乾燥・焼結させて電極とする方法）により形成することもできる（S.Saito,etc.,Jpn.J.Appl.Phy.31,1991 p.135)。
【００２６】
【発明の効果】
以上から本発明によれば、ショットキーダイオードに同じ電流を流すのに要する順方向電圧をNiやTiをショットキー電極に使用した場合に比べて大幅に低減することができる利点がある。
【図面の簡単な説明】
【図１】 本発明のショットキーダイオードの製造方法の説明図である。
【符号の説明】
１：高濃度不純物添加のSiC基板
２：エピタキシャル層（活性層）
３：Ni層（オーミック電極）
４Ａ：酸化ルテニウム膜
４：酸化ルテニウムショットキー電極
５：レジスト
６：パッド電極
Claims (4)
- シリコンカーバイド基板の活性層の面上にショットキー電極として酸化ルテニウム膜を形成し、前記シリコンカーバイド基板の前記酸化ルテニウム膜が形成された面と反対側の面にオーミック電極を形成してなることを特徴とするショットキーダイオード。
- 前記酸化ルテニウム膜の上面に金又はアルミニウムからなるパッド電極を形成してなることを特徴とする請求項１に記載のショットキーダイオード。
- シリコンカーバイド基板の裏面にオーミック電極を形成する工程と、
前記シリコンカーバイド基板の活性層の面上に、反応スパッタ法、蒸着法又はゾル・ゲル法により酸化ルテニウム膜を形成する工程と、
前記酸化ルテニウム膜をエッチングして所定の形状の電極に形成する工程と、
を含むことを特徴とするショットキーダイオードの製造方法。 - 前記酸化ルテニウム膜を形成する工程よりも後に、前記酸化ルテニウム膜の上に金又はアルミニウムのパッド電極を形成する工程を設けたことを特徴とする請求項３に記載のショットキーダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10583899A JP3934822B2 (ja) | 1999-04-13 | 1999-04-13 | ショットキーダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10583899A JP3934822B2 (ja) | 1999-04-13 | 1999-04-13 | ショットキーダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299479A JP2000299479A (ja) | 2000-10-24 |
| JP3934822B2 true JP3934822B2 (ja) | 2007-06-20 |
Family
ID=14418179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10583899A Expired - Fee Related JP3934822B2 (ja) | 1999-04-13 | 1999-04-13 | ショットキーダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3934822B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| KR100482845B1 (ko) * | 2002-08-22 | 2005-04-14 | 한국전기연구원 | 탄화규소 백투백 쇼트키 장벽 다이오드 구조체 |
| JP5037003B2 (ja) | 2005-11-25 | 2012-09-26 | 一般財団法人電力中央研究所 | ショットキーバリアダイオードおよびその使用方法 |
| KR101898027B1 (ko) | 2011-11-23 | 2018-09-12 | 아콘 테크놀로지스 인코포레이티드 | 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선 |
| JP2017168674A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| US10170627B2 (en) | 2016-11-18 | 2019-01-01 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
-
1999
- 1999-04-13 JP JP10583899A patent/JP3934822B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299479A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN109478571B (zh) | 半导体装置及半导体装置的制造方法 | |
| US4990994A (en) | Electrode structure for silicon carbide semiconductors | |
| JP6667712B2 (ja) | 電力用半導体装置 | |
| EP2388803B1 (en) | Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device | |
| US8178940B2 (en) | Schottky barrier diode and method for using the same | |
| JP3361062B2 (ja) | 半導体装置 | |
| JP3930561B2 (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
| JP2009260278A (ja) | 半導体装置 | |
| KR970013057A (ko) | 반도체 표면상의 전극 제조 방법 및 그 구조물 | |
| JP3934822B2 (ja) | ショットキーダイオードおよびその製造方法 | |
| JP2000164528A (ja) | ショットキ接合を有する炭化珪素半導体装置 | |
| CN114530487A (zh) | 带边缘终端的金刚石肖特基二极管的制备方法 | |
| WO2024139782A1 (zh) | 一种欧姆接触结构及其制备方法、hemt器件 | |
| JPH0855819A (ja) | 半導体装置 | |
| JP2008244006A (ja) | ダイオード及びその製造方法 | |
| CN109659358A (zh) | 一种氮化镓hemt低欧姆接触电阻结构及其制作方法 | |
| JPH10163468A (ja) | 膜状複合構造体 | |
| JP3315541B2 (ja) | ＳｉＣへの電極の形成方法 | |
| JP4036075B2 (ja) | ｐ型ＳｉＣ用電極の製造方法 | |
| JP2004111760A (ja) | 炭化けい素のオーミック電極構造および半導体装置 | |
| JP4864270B2 (ja) | オーミック電極の形成方法 | |
| JP5158777B2 (ja) | ダイヤモンド半導体整流素子 | |
| CN112713181B (zh) | 气体传感器的制备方法及气体传感器 | |
| JP2000236099A (ja) | ＳｉＣショットキーダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |