JP3916354B2

JP3916354B2 - SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND MODULE MOUNTED WITH SEMICONDUCTOR DEVICE

Info

Publication number: JP3916354B2
Application number: JP33766599A
Authority: JP
Inventors: 望下石坂; 隆一佐原; 憲幸戒能; 嘉文中村; 隆博隈川; 和美渡瀬
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-11-29
Filing date: 1999-11-29
Publication date: 2007-05-16
Anticipated expiration: 2019-11-29
Also published as: JP2001156200A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を備えた半導体装置およびその製造方法、ならびに半導体装置が実装されたモジュールに関する。特に、半導体素子を保護し、外部装置と半導体素子との電気的な接続を確保する半導体装置およびその製造方法、ならびに半導体装置が実装されたモジュールに関する。
【０００２】
【従来の技術】
近年、電子機器の小型化および高機能化のために、半導体装置の小型化や動作速度の高速化とともに、実装密度の向上や実装作業の迅速性向上に対する要求が高まっている。これらの要求に対応するため、種々のパッケージ形態が開発されている。たとえば、メモリー用パッケージとしてはＬＯＣ（リード・オン・チップ）あるいはＳＯＮ（スモール・アウトライン・ノンリード）、あるいはＴＡＢテープを利用したμＢＧＡ（マイクロ・ボール・グリッド・アレイ、特表平０６−５０４４０８号公報参照）等のパッケージ形態が開発されている。
【０００３】
以下、図７を参照しながら従来のμＢＧＡを用いた半導体装置（以下、「μＢＧＡ」という。）およびその製造方法を説明する。
【０００４】
図６は、従来のμＢＧＡ１００の断面を模式的に示している。μＢＧＡ１００は、半導体集積回路部を内蔵した半導体素子（または半導体チップ）１０１と、半導体素子１０１の主面上に形成された低弾性率層１０８と、低弾性率層１０８上に形成された柔軟性シート状素子１０３とを有している。
【０００５】
柔軟性シート状素子１０３上には、金属配線１０４が形成されており、金属配線１０４には、外部機器に電気的に接続可能な外部電極１０５が電気的に接続されている。外部電極１０５は、金属配線１０４から伸長された部分リード１０７を介して、半導体素子１０１の主面に形成された素子電極１０２に電気的に接続されている。外部電極１０５には金属ボール１０９が接合されており、柔軟性シート状素子１０３上のうち外部電極１０５が形成された領域以外はソルダーレジスト層１０６によって被覆されている。金属ボール１０９が実装基板１１１の金属配線層１１２に接合されることによって、μＢＧＡ１００が実装されたモジュールが作製される。
【０００６】
次に、従来のμＢＧＡ１００の製造方法を説明する。
【０００７】
まず、半導体素子１０１を用意し、その後、低弾性率層１０８を介して半導体素子１０１に柔軟性シート状素子１０３を接合する。低弾性率層１０３は、絶縁材料から形成されており、接着機能を有している。なお、柔軟性シート状素子１０３として、金属配線１０４、外部電極１０５、および部分リード１０７が予め形成され、さらにソルダーレジスト層１０６によって被覆されたものが使用される。
【０００８】
次に、柔軟性シート状素子１０３上の外部電極１０５と、半導体素子１０１の主面上の素子電極１０２とを部分リード１０７によって電気的に接続する。この接続は、「ＴＡＢ」（テープ・オートメイテッド・ボンディング）作業で通常用いられる従来の熱圧着、または超音波ボンディング技術を用いて行われる。次に、外部電極１０５に、はんだ等から形成された金属ボールを接合する。
【０００９】
このようにして製造したμＢＧＡ１００を実装基板１１１に実装すると、モジュールが得られる。μＢＧＡ１００の実装は、外部電極１０５上の金属ボール１０９を実装基板１１１上の金属配線層１１２に接合することによって行われる。なお、金属配線層１１２の上には、ソルダーレジスト層１１３が形成されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のμＢＧＡ１００には、半導体素子１０１と実装基板１１１との間の熱抵抗が高いという問題がある。その理由は、μＢＧＡ１００の構成では、半導体素子１０１で発生した熱を実装基板１１１に放散させることができないからである。また、半導体素子１０１と実装基板１１１との間の熱抵抗を低くするために、半導体素子１０１の裏面に放熱板を形成する手法を採用すること可能であるが、この手法では、材料費および組立費用が上昇することになる。
【００１１】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、放熱性を向上させた半導体装置およびその製造方法、ならびに半導体装置が実装されたモジュールを提供することにある。
【００１２】
【課題を解決するための手段】
本発明による半導体装置は、素子電極が配列された第１領域と前記第１領域以外の第２領域とを含む主面を有する半導体素子と、前記主面上に形成され、前記素子電極を露出する第１開口部と前記第２領域の一部を露出する第２開口部とを有する第１絶縁層と、前記主面上に形成され、前記第１絶縁層および前記第２領域の前記一部を覆い、且つ前記素子電極を露出する第３開口部を有する第２絶縁層と、前記第２開口部内に位置する第２絶縁層の上に形成されたヒートスプレッダと、前記第２絶縁層上に形成され、前記第３開口部内において前記素子電極と電気的に接続された配線と、前記第２絶縁層上に形成され、前記配線に電気的に接続された外部電極とを備え、これによって上記目的を達成する。
【００１３】
前記外部電極および前記ヒートスプレッダに接合された金属ボールをさらに備えることが好ましい。
【００１４】
前記配線および前記ヒートスプレッダを覆い、且つ前記金属ボールの一部を露出させるソルダーレジスト層をさらに備えることが好ましい。
【００１５】
ある実施形態においては、前記素子電極上にバリアメタル層をさらに有し、前記第３開口部は、前記バリアメタル層の上面の中央部を露出させており、前記バリアメタル層は、前記第３開口部内において前記配線に電気的に接続されている。
【００１６】
本発明によるモジュールは、実装基板と、前記実装基板上に実装された上記半導体装置とを有するモジュールであって、前記実装基板は、放熱層を有しており、前記半導体装置の前記ヒートスプレッダと前記実装基板の前記放熱層とは、前記金属ボールを介して互いに接合されている。
【００１７】
本発明による半導体装置の製造方法は、素子電極が配列された第１領域と前記第１領域以外の第２領域とを含む主面を有する半導体素子を用意する工程と、前記素子電極を露出する第１開口部と前記第２領域の一部を露出する第２開口部とを有する第１絶縁層を前記主面上に形成する工程と、前記第１絶縁層および前記第２領域の前記一部を覆い、且つ前記素子電極を露出する第３開口部を有する第２絶縁層を前記主面上に形成する工程と、前記第２開口部内に位置する第２絶縁層上にヒートスプレッダを形成する工程と、前記第３開口部内において前記素子電極に電気的に接続される配線を前記第２絶縁層上に形成する工程と、前記配線に電気的に接続される外部端子を前記第２絶縁層上に形成する工程とを包含する。
【００１８】
前記第１開口部および前記第２開口部を同一工程によって形成することが好ましい。
【００１９】
前記ヒートスプレッダおよび前記配線を同一工程によって形成することが好ましい。
【００２０】
ある実施形態では、第２絶縁層を形成する工程の前までに、前記素子電極上にバリアメタル層を形成する工程をさらに包含し、前記バリアメタル層の上面の中央部を露出するように前記第３開口部を形成し、前記第３開口部内に露出した前記バリアメタル層に電気的に接続するように前記配線を形成する。
【００２１】
前記外部電極および前記ヒートスプレッダに金属ボールを接合する工程をさらに包含することが好ましい。
【００２２】
前記金属ボールを接合する工程の前に、前記金属ボールが接合される領域を露出する第４開口部を有するソルダーレジスト層を前記第２絶縁層上に形成する工程をさらに包含することが好ましい。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。以下の図面においては、簡単さのために、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
（実施形態１）
図１から図３を参照しながら、本発明による第１の実施形態を説明する。図１は、本実施形態にかかる半導体装置１０を模式的に示しており、半導体装置１０の内部構造を説明するために一部を切り欠いて示している。図２は、半導体装置１０が実装されたモジュールの断面を模式的に示しており、図３は、図２の一部を拡大して示している。
【００２４】
本実施形態の半導体装置１０は、半導体素子２１と、半導体素子２１の主面１１上に形成された第１絶縁層２６および第２絶縁層２７と、第２絶縁層２７上に形成されたヒートスプレッダ３０および外部電極３１とを備えている。半導体素子２１の主面１１に配列された素子電極２２と、外部電極３１とは配線２９によって電気的に接続されている。外部電極３１およびヒートスプレッダ３０には、金属ボール４０が接合されており、第２絶縁層２７上には、金属ボール４０の一部を露出させるソルダーレジスト層３２が形成されている。
【００２５】
半導体素子２１は、例えば半導体チップであり、トランジスタ等を含む半導体集積回路部（不図示）を備えており、半導体集積回路部には素子電極２２が電気的に接続されている。半導体集積回路部を保護するために半導体素子２１の主面１１にはパッシベーション膜１５が形成されていることが好ましい。
【００２６】
半導体素子２１の主面１１は、素子電極２２が配列された第１領域１２と、第１領域１２以外の第２領域１３とを含んでいる。本明細書において、素子電極２２が配列された第１領域を「素子電極形成領域」と呼ぶこととする。本実施形態では、半導体素子２１の主面１１の外周部に素子電極形成領域１２が設けられている。
【００２７】
なお、本実施形態では半導体素子２１として半導体チップを用いているが、半導体チップに分離する前の半導体ウェハを用いてもよい。また、素子電極形成領域１２は、半導体チップの主面１１の外周部の全ての辺に設けられている必要はない。また、素子電極形成領域２１を主面１０の外周部に設けずに、例えば主面１０の中央部に設けることも可能である。
【００２８】
素子電極２２上には、バリアメタル層２３が形成されていることが好ましい。バリアメタル層２３は、例えば耐メッキ液性を有しており、例えばメッキ工程の際に素子電極２２をメッキ液に溶解させないように機能する。例えばアルカリ耐性を有するＮｉからなるバリアメタル層は、例えばアルカリ可溶のＡｌから形成された素子電極を保護することができる。バリアメタル層を構成する材料としては、Ｎｉの他に、Ｐｄ、Ａｕ、Ｃｕ、Ａｇ、Ｐｔ等を用いることができる。耐メッキ液性の観点から、バリアメタル層２３の高さは、例えば３〜７μｍ程度、好ましくは５μｍ程度にする。
【００２９】
製造工程中に用いられるメッキ液から素子電極２２を保護するため、バリアメタル層２３の中央部（バリアメタル層２３がバンプ状に形成されているときには頂上部）を配線２９に接触させる構造にすることが好ましい。さらに、パッシベーション膜１５が素子電極２２の上面の周辺部を覆うように形成し、バリアメタル層２３がパッシベーション膜１６の上面を覆うように形成した構造にすることがより好ましい。
【００３０】
半導体素子２１の主面１１上には、第１絶縁層２４が形成されている。第１絶縁層２４は、素子電極２２（またはバリアメタル層２３）を露出する第１開口部２５と、第２領域１３の一部１３ａを露出する第２開口部２６とを有する。本実施形態では、素子電極形成領域１２全体を露出させるように第１開口部２５が形成されている。配線２９の断線防止の観点より、第１開口部２５を規定する側面と第１絶縁層２４の上面とが鈍角（例えば、１００〜１５０度程度）をなすように第１開口部２５が形成されていることが好ましい。
【００３１】
第２開口部２６は、半導体素子２１から発生した熱の伝導が第１絶縁層２４によって妨げられないようにするために形成されている。例えば、半導体素子２１と配線２９との間に高い絶縁性が要求される場合や、半導体素子２１と配線２９との間に生じる熱応力の緩和が要求される場合には、第１絶縁層２４を厚く形成することが多い。第１絶縁層２４を厚く形成したときでも、第２開口部２６によって、半導体素子２１の主面の一部１３ａを第１絶縁層２４から露出させることができるため、第２開口部２６によって、第１絶縁層２４が熱伝導の障害とならないようにすることができる。本明細書において、第２開口部を「放熱キャビティ」と呼ぶこととする。
【００３２】
放熱キャビティ２６は、半導体素子２１の放熱性を高める目的のために、半導体素子２１の主面１１に位置する熱発生部（例えば、半導体集積回路部）をできるだけ露出するように形成されていることが好ましい。熱発生部全部を露出するように形成されていることがより好適である。放熱キャビティ２６の面積が大きくなると、第２絶縁層２７を介して接触するヒートスプレッダ３０との接触面積を大きくすることができるため、半導体素子２１で発生した熱を効率良くヒートスプレッダ３０に伝えることができる。なお、半導体素子２１の主面１１に位置する熱発生部の一部を露出するようにヒートスプレッダ３０を形成した場合でも、従来の構成よりも放熱性を向上させることができる。
【００３３】
本実施形態では、放熱キャビティ２６は、半導体素子２１の熱発生部全体ができるだけ露出するように、主面中央部の一部１３ａを露出させている。放熱キャビティ２６の形状・寸法などは、使用条件に応じて適宜設定すればよいが、本実施形態では、半導体チップ２１の寸法が１０ｍｍ×１０ｍｍのとき、主面１１の中央部に約７ｍｍ×７ｍｍの正方形の放熱キャビティ２６が形成されている。また、ソルダーレジスト層３２の均一塗布性の観点から、放熱キャビティ２６を規定する側面と第１絶縁層２４の上面とが鈍角（例えば、１００〜１５０度程度）をなすように放熱キャビティ２６が形成されている。
【００３４】
第１絶縁層２４は、絶縁性を有する材料から構成されており、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料から構成されている。第１絶縁層２４の厚さは、典型的には第２絶縁層２７の厚さよりも大きく、例えば５〜１５０μｍ程度の範囲内、応力吸収および半導体装置の実装高さの観点から１００μｍ程度であることが好ましい。放熱キャビティ２６が形成されているため、半導体素子２１の放熱性を劣化させることなく、第１絶縁層２４を厚く形成することができる。
【００３５】
第１絶縁層２４上には、第２絶縁層２７が形成されている。具体的には、第１絶縁層２４は、第１絶縁層２４および第２領域の一部１３ａを覆うように主面１１上に形成されいる。第１絶縁層２４は、素子電極２２（またはバリアメタル層２３）と電気的な接触をとるための第３開口部２８を有している。耐メッキ液性の観点から、素子電極２２上にバリアメタル層２３を形成し、バリアメタル層２３の中央部を露出させるように第３開口部２８を形成することが好ましい。また、配線２９の断線を防止するために、第３開口部２８を規定する側面と第２絶縁層２１の上面とが鈍角（例えば、１００〜１４０度程度）をなすように第２開口部２６は形成されていることが望ましい。第２絶縁層２４の厚さは、例えば５〜３０μｍ程度の範囲内であり、２０μｍ程度であることが好ましい。
【００３６】
第２絶縁層２７は、第１絶縁層２６と同様に、絶縁性を有する材料から構成されており、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料から構成されている。なお、第１絶縁層２４および第２絶縁層２７のいずれか一方または両方は、絶縁性の弾性材料から構成されていることが好ましい。低弾性率材料（弾性率が例えば２０００ｋｇ／ｍｍ²以下の材料）から構成した場合、半導体装置１０を実装した実装基板５１と半導体素子２１との間に熱膨張係数の違いに起因して発生する熱応力を、第１絶縁層２４および／または第２絶縁層２７によって効果的に防止・抑制することが可能となるからである。低弾性率材料として、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料を用いることができる。第２絶縁層２７は、第１絶縁層２４と同一の材料から構成されていてもよいし、異なる材料から構成されていてもよい。同一材料から構成されている場合には、第１絶縁層２４と第２絶縁層２７との界面に熱応力が発生することを防止することができる。
【００３７】
第２絶縁層２７の上には、配線２９が形成されており、第２絶縁層２７上のうち放熱キャビティ２６内に位置する第２絶縁層２７の上には、ヒートスプレッダ３０が形成されている。ヒートスプレッダ３０は、放熱面を拡大することによって、半導体素子２１で発生した熱を放散させる機能を有する。ヒートスプレッダ３０は、熱伝導率の高い材料から構成されており、例えば金属材料から構成されている。本実施形態では、配線２９と同一の材料（例えば、銅）から構成されている。ヒートスプレッダ３０の厚さは、例えば、配線２９と同じ厚さにすることができる。
【００３８】
ヒートスプレッダ３０は、放熱キャビティ２６内の第２絶縁層２７上に形成されているので、放熱キャビティ２６内に露出した主面の一部１３ａ上に位置する第２絶縁層２７の上に配置されている。それゆえ、第２絶縁層２７を介して主面１１の一部１３ａに接触しているため、半導体素子２１で発生した熱を効率良く放散させることができる。半導体素子２１で発生した熱をヒートスプレッダ３０に効率よく伝導させるために、放熱キャビティ２６内に位置する第２絶縁層２７の厚さは、薄い方が好ましく、典型的には第１絶縁層２４の厚さよりも薄い方が好ましい。第１絶縁層２４の厚さが例えば１００μｍ程度のとき、放熱キャビティ２６内の第２絶縁層２７の厚さは、例えば５〜３０μｍ程度、放熱性の観点から５μｍ程度であることが好ましい。
【００３９】
半導体素子２１の放熱性を向上させるために、第２絶縁層２７を介して熱発生部を含む主面１１に接触して熱をとるための面積が大きくなるように、ヒートスプレッダ３０が形成されていることが好ましい。また、放熱する面積も広い方が好ましいため、放熱キャビティ２６内に位置する第２絶縁層２７の上だけでなく、第１絶縁層２４上に位置する第２絶縁層２７の上にもヒートスプレッダ３０は形成され得る。なお、放熱キャビティ２６内の第２絶縁層２７上の全部でなく、一部だけに形成されていても、従来の構成よりも半導体素子２１の放熱性を向上させることができる。ヒートスプレッダ３０の形状・寸法・厚さなどは、使用条件に応じて適宜設定すればよいが、本実施形態では、半導体チップ２１の寸法が１０ｍｍ×１０ｍｍのとき、主面１１の中央部に約８ｍｍ×８ｍｍの正方形のヒートスプレッダ３０（厚さ：１５μｍ程度）が形成されている。
【００４０】
第２絶縁層２７に形成された配線２９は、第３開口部２８内において素子電極２２に電気的に接続されており、配線２９には、外部機器に電気的に接続可能な外部電極３１が電気的に接続されている。配線２９は、例えば銅から形成されている。配線２９の一部として外部電極３１は形成されていてもよい。本実施形態では、外部電極３１は配線２９の一部として形成されている。
【００４１】
外部電極３１上およびヒートスプレッダの一部（接合部）３０ａには、外部電極端子として機能する金属ボール３４が接合されていることが好ましい。金属ボール４０は、例えば、半田、半田メッキされた銅、ニッケル等から構成されている。
【００４２】
外部電極３１に金属ボール３４が接合されていると、簡便なプロセスで迅速に、金属ボール３４を介して外部電極３１と実装基板５１の金属配線層５２とを電気的に接続することができる。また、ヒートスプレッダ３０の接合部３０ａに金属ボール３４が接合されていると、金属ボール３４を介してヒートスプレッダ３０とを実装基板５１と接続することができ、金属ボール３４を介してヒートスプレッダ３０の熱を実装基板５１に放散させることができる。さらに、ヒートスプレッダ３０の接合部３０ａが外部電極３１と同じ高さ位置になるように配置された場合には、金属ボール３４の高さを揃えることができ、その結果、実装作業を簡便に行うことができる。
【００４３】
第２絶縁層２６上のうち金属ボール３４が位置する領域を除く部分には、配線２９およびヒートスプレッダ３０を覆うように、ソルダーレジスト層３２が形成されていることが好ましい。すなわち、配線２９およびヒートスプレッダ３０を覆い、かつ金属ボール３４の一部を露出させるソルダーレジスト層３２が形成されていることが好ましい。ソルダーレジスト層３２によって、金属ボール３４の半田によって生じる所望でない配線２９の電気的短絡を防止することができる。また、配線２９と実装基板５１との所望でない電気的接触を防止することができる。なお、ソルダーレジスト層５４は主面全面に形成されている必要はなく、ヒートスプレッダ３０を空気に接触させて放熱性を向上させる目的で、ヒートスプレッダ３０の少なくとも一部が露出するようにソルダーレジスト層５４を形成してもよい。
【００４４】
本実施形態の半導体装置１０が実装される実装基板５１は、金属配線層５２に加えて、放熱層５３を有していることが好ましい。放熱層５３は、熱伝導率の高い材料から構成されており、例えば金属材料から構成されている。放熱層５３は、金属配線層５２と同一の材料から同一工程によって形成することも可能であり、放熱層５３の厚さは、金属配線層５２の厚さと同じにすることができる。実装基板５１の上面のうち金属ボール３４が接合されない領域には、ソルダーレジスト層５４が形成されていることが好ましい。ソルダーレジスト層５４によって、配線２９と実装基板５１との所望でない電気的接触を防止することができる。
【００４５】
また、実装基板５１の放熱層５３をグラウンド層と接続することによって、多数の金属ボール３４を介して放熱層５３に接合されたヒートスプレッダ３０を低インピーダンスのグラウンドプレーンとして機能させることができる。このため、グラウンドに接続される必要がある素子電極２２をヒートスプレッダ３０に最短距離で接続すると、少数の金属ボールを経由して独立配線で実装基板５１のグラウンド層に素子電極２２を接続したときと比較して、素子電極２２と実装基板５１のグラウンド層との間のインピーダンスを下げることができ、半導体素子２１を良好に動作させることが可能となる。本実施形態では、図１に示すように、グラウンドに接続される必要がある素子電極２２が配線２９を介してヒートスプレッダ３０に電気的に接続された構成を採用している。
【００４６】
本実施形態の半導体装置１０は、放熱キャビティ２６内に位置する第２絶縁層２９の上に形成されたヒートスプレッダ３０を備えているので、半導体素子２１から発生した熱をヒートスプレッダ３０によって放散させることができる。このため、半導体装置の放熱性を向上させることができ、半導体素子２１と実装基板５１との間の熱抵抗を低くした半導体装置を提供することができる。
【００４７】
また、放熱層５３を有する実装基板５１に半導体装置１０が実装されたモジュールでは、ヒートスプレッダ３０と実装基板５１の放熱層５３とが金属ボール３４を介して互いに接合されているので、ヒートスプレッダ３０および金属ボール３４を介して半導体素子２１から発生する熱を放熱層５３に放散させることができる。このため、従来のμＢＧＡ１００が実装されたモジュールよりも放熱性を向上させることができる。
【００４８】
なお、本実施形態で例示した素子電極２２の配置、半導体集積回路部の配置、放熱キャビティ３０の配置などに本発明は制限されない。ただし、半導体素子２１の周辺部に素子電極２２が配列され、半導体素子２１の中央部に半導体集積回路部が配置されている場合には、本実施形態で例示したように、半導体素子２１の中央部上に放熱キャビティ３０が配置されるように構成することが放熱性を向上させる上で好ましい。
（実施形態２）
次に、図４（ａ）〜（ｅ）および図５（ａ）〜（ｄ）を参照しながら、本実施形態にかかる半導体装置の製造方法を説明する。なお、図４および図５においては、半導体素子２１の半分を省略して示している。
【００４９】
まず、素子電極２２が配列された第１領域（素子電極形成領域）１２と第１領域以外の第２領域１３とを含む主面１１を有する半導体素子（半導体チップ）２１を用意する。なお、半導体素子２１の主面１１のうち素子電極形成領域１２以外の部分は、パッシベーション１５によって覆われていることが好ましい。この場合、耐メッキ液性の観点から、素子電極２２の上面の周辺部を覆うようにパッシベーション１５を形成することが望ましい。
【００５０】
次に、図４（ａ）に示すように、素子電極２２上にバリアメタル層２３を形成した後、素子電極２２（またはバリアメタル層２３）を露出する第１開口部２５と第２領域の一部１３ａを露出する放熱キャビティ２６とを有する第１絶縁層２４を主面１１上に形成する。
【００５１】
素子電極２２上のバリアメタル層２３は、例えばバンプ状（突起状）に形成する。素子電極２２が例えばＡｌからなるときには、例えば無電解めっき法を用いてアルカリ耐性を有するＮｉ膜からバリアメタル層２３を形成する。バリアメタル層２３の高さは、耐メッキ液性の観点から、例えば３〜１０μｍ程度、好ましくは５μｍ程度にする。また、バリアメタル層２３の形成は、メッキ液の侵入防止の観点から、パッシベーション１５の上面を覆うように行うことが好ましい。なお、バリアメタル層２３の形成は、半導体素子２１の主面１１上に第１絶縁層２４を形成した後に行ってもよい。
【００５２】
第１絶縁層２４の厚さは、例えば５μｍ〜１５０μｍ程度、好ましくは１００μｍ程度にする。第１絶縁層２４の形成は、例えば、半導体素子２１の主面１１上に感光性絶縁材料を塗布した後、乾燥し、次いで露光・現像することによって行う。すなわち、感光性絶縁材料をパターニングすることによって実行する。パターニングにより同一工程にて、第１開口部２５および第２開口部２６を形成することができる。第１開口部２５および第２開口部２６を形成する場合、露光工程において平行光ではなく例えば拡散光（散乱光を含む）を使用することが好ましい。拡散光を使用することによって、開口部の側面と第１絶縁層２４の上面とが鈍角（例えば、１００〜１４０度程度）をなすように、第１開口部２５および第２開口部２６を形成することができる。
【００５３】
第１絶縁層２４を形成するための感光性絶縁材料としては、例えばエステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料を用いることができ、絶縁性を有する材料であれば特に限定されない。なお、感光性絶縁材料は液状である必要はなく、予めフィルム状に形成された材料を用いてもよい。この場合、フィルム状の感光性絶縁材料を半導体素子２１の主面１１上に貼りあわせた後に、露光と現像とを順次行って絶縁材料に第１開口部２５および第２開口部２６を形成することができる。また、感光性を有していない絶縁材料を用いることも可能である。この場合、例えば、レーザーやプラズマを用いる機械的な加工、またはエッチングなどの化学的な加工やマスク版を使用した印刷塗布によって第１開口部２４および第２開口部２６を形成すればよい。
【００５４】
次に、図４（ｂ）に示すように、第１絶縁層２４および第２領域の一部１３ａを覆うように、バリアメタル層２３を露出する第３開口部２８を有する第２絶縁層２７を主面１１上に形成する。第２絶縁層２７の形成は、第１絶縁層２４を形成する工程と同様の工程によって行えばよい。すなわち、感光性絶縁材料を塗布した後、感光性絶縁材料をパターニングすればよい。
【００５５】
第３開口部２８の形成は、バリアメタル層２３の中央部（頂上部）を選択的に露出させるように実行することが好ましい。このようにして第３開口部２８を形成すれば、この工程の後に行われるメッキ工程において素子電極２２をメッキ液から保護することができるからである。また、バリアメタル層２３に電気的に接続される配線の断線を防止する観点から、第３開口部２８を規定する側面と第２絶縁層２７の上面とが鈍角（例えば、１００〜１４０度程度）をなすように第３開口部２８を形成することが好ましい。
【００５６】
半導体素子２１から発生する熱を効果的にヒートスプレッダ３０に伝導させるために、第２絶縁層２７の厚さは、例えば５〜３０μｍ程度、好ましくは２０μｍ程度にする。なお、第２絶縁層２７の形成には、第１絶縁層２４と同じ絶縁材料を用いてもよいし、異なる絶縁材料を用いてもよい。
【００５７】
次に、図４（ｃ）に示すように、第２絶縁層２７およびバリアメタル層２３の上に薄膜金属層３６を形成する。薄膜金属層３６の形成は次のようにして行う。
【００５８】
まず、例えばＯ₂によるプラズマ処理を行い、それによって第２絶縁層２７の表面を粗面化する。第２絶縁層２７の粗面化処理は、いわゆるアンカー効果によって第２絶縁層２７と薄膜金属層３６との密着性を向上させるために行う。本実施形態では、Ｏ₂によるプラズマ処理を行っているが、プラズマ処理に用いる気体は第２絶縁層２７を適度に粗面化できる気体であればよい。例えば、Ｏ₂に代えてＡｒ等を用いてもよい。また、プラズマ処理を行う代わりに、例えば過マンガン酸カリウムや硫酸等の溶液を用いるウエットエッチング処理を行ってもよい。
【００５９】
次に、無電解めっきの前処理であるキャタリスト・アクセラレータ処理を行い、それによって第２絶縁層２７の表面に無電解めっきの触媒となるＰｄ金属核を析出させる。その後、Ｐｄ金属核が析出した第２絶縁層２７にアルカリ性無電解Ｃｕめっきを行うことによって、Ｃｕからなる薄膜金属層３６を堆積する。薄膜金属層３６の厚さは、０．２μｍ〜２．０μｍ程度の範囲内であることが好ましい。後工程の電解Ｃｕめっきのシード層として機能させる観点から０．２μｍ程度以上あることが好ましく、無電解Ｃｕめっき処理に要する時間および後工程のＣｕエッチング性の観点から２．０μｍ程度以下であることが好ましいからである。本実施形態では、薄膜金属層３６の厚さは０．５μm程度にしている。
【００６０】
本実施形態では、バリアメタル層２３は耐アルカリ性を有するＮｉから構成しているので、アルカリ性無電解Ｃｕめっきの際に、バリアメタル層２３がメッキ液に溶解することはない。また、バリアメタル層２３は、中央部（頂上部）だけを第２絶縁層２１から露出させているので、バリアメタル層２３と素子電極２２との界面にメッキ液が入り込むことがなく、それゆえアルカリ可溶のＡｌからなる素子電極２２がメッキ液によって溶解されることがない。従って、バリアメタル層２３を覆うように第２絶縁層２７上に薄膜金属層３６を堆積することができるため、薄膜金属層３６の形成と共に、薄膜金属層３６とバリアメタル層２３との接合を行うことができる。
【００６１】
なお、薄膜金属層３６の形成は、例えばＴｉ膜（厚さ：例えば０．２μｍ程度）を堆積した後、Ｔｉ膜の上にＣｕ膜（厚さ：０．５μｍ程度）を堆積することによって行ってもよい。薄膜金属層１３は、無電解めっき法の他、例えば、真空蒸着法、スパッタリング法、ＣＶＤ法を用いて形成することも可能である。
【００６２】
次に、図４（ｄ）に示すように、薄膜金属層３６の上にメッキレジスト３７を形成した後、薄膜金属層３６上のうちメッキレジスト３７の形成されている部分を除く領域に厚膜金属層３８を形成する。
【００６３】
メッキレジスト３７の形成は、薄膜金属層３６上にポジ型感光性レジストを塗布した後、このレジストのうち仕上げ製品の所望のパターン部の部分を分解し、次いで所望のパターン部を除去することによって行う。電解Ｃｕめっき厚を例えば５μｍ〜１５μｍにするために、メッキレジスト３７の厚さは例えば２０μｍ程度にする。なお、ポジ型感光性レジストに代えて、ネガ型感光性レジストを用いてメッキレジスト膜１４ａを形成してもよい。厚膜金属層３８の形成は、例えば電解めっき法を用いて行う。厚膜金属層３８の厚さは、配線抵抗の観点から、例えば５μｍ〜１５μｍの範囲内、好ましくは１０μｍ程度にする。
【００６４】
次に、図４（ｅ）に示すように、メッキレジスト３７を分解して除去する。
【００６５】
次に、図５（ａ）に示すように、薄膜金属層３６および厚膜金属層３８を選択的に除去することによって、配線２９およびヒートスプレッダ３０を同一工程で形成する。配線２９およびヒートスプレッダ３０の形成は次のようにして行われる。
【００６６】
まず、薄膜金属層３６および厚膜金属層３８を溶解できるＣｕエッチング液（例えば、塩化第二銅溶液）を用いて全面エッチングをし、それによって厚膜金属層３８よりも厚さの薄い薄膜金属層３６を先行して除去する。その後、例えばＯ₂によるプラズマ処理により第２絶縁層２７の表面をドライエッチングし、次いで例えば希塩酸を用いてウエットエッチングを行う。このようにして第２絶縁層２１の表面に残存するＰｄ金属核を除去すると、所望のパターンを有する配線２９とヒートスプレッダ３０とが得られる。
【００６７】
なお、本実施形態では、Ｃｕエッチング液として塩化第二銅溶液を用いているが、塩化第二銅溶液に代えて、塩化第二鉄溶液、過酸化水素硫酸系のＣｕエッチング液、またはアルカリ性のＣｕエッチング液を用いてもよい。また、メッキレジスト３７を除去した後に、フォトリソグラフィ技術を用いて所望のパターン形状を有するエッチングレジスト膜を形成し、このエッチングレジスト膜によって厚膜金属層３８を保護してもよい。
【００６８】
次に、図５（ｂ）に示すように、ソルダーレジスト層３２を第２絶縁膜２２の上に形成する。ソルダーレジスト層３２は、例えば、ソルダーレジスト層を第２配線パターン３３および第２絶縁膜の上に堆積した後、第２金属配線層３３のランド３２の少なくとも一部を露出する第４開口部２９を形成すればよい。ソルダーレジスト層３２を形成することによって、コンタクト部３０と金属配線３１を溶融したはんだから保護することができる。
【００６９】
次に、図５（ｃ）に示すように、開口部３３に露出している外部電極３１および接合部３０ａの上にバリアメタル層３９を形成する。バリアメタル層３９は、例えば、Ｎｉ層（厚さ：５μｍ程度）とＡｕ層（厚み：０．０５μｍ程度）と構成されており、各層は例えば無電解めっきによって形成される。
【００７０】
最後に、図５（ｄ）に示すように、例えば、はんだ、はんだめっきされた銅、ニッケル等からなる金属ボール３４をバリアメタル層３９上に載置し、次いで、金属ボール３４とバリアメタル層３９とを溶融結合する。
【００７１】
このようにして、実施形態１にかかる半導体装置１０を得ることができる。得られた半導体装置１０を実装基板５１に実装すれば、モジュールが作製される。半導体装置１０が実装される実装基板５１には、放熱層５３が形成されていることが好ましく、製造工程の簡略化を図って製造コストを低減させるために、金属配線層５２と同一の材料を用いて同一工程で放熱層５３を形成することが望ましい。
【００７２】
本実施形態にかかる半導体装置の製造方法によれば、第２開口部内に位置する第２絶縁層上にヒートスプレッダを形成するため、半導体素子の裏面に放熱板を形成する工程を別途実行しなくとも、放熱性を向上させた半導体装置を提供することができる。
【００７３】
また、第１開口部２５と第２開口部２６とを同一工程により形成することによって、製造工程の簡略化を図ることができ、さらに、ヒートスプレッダ３０および配線２９を同一工程により形成することによっても、製造工程の簡略化を図ることができる。また、素子電極上にバリアメタル層を形成した後、バリアメタル層の上面の中央部を露出する第３開口部を有する第２絶縁層を形成した場合、素子電極２２と配線２９との電気的接続を配線２９の形成と共に実行することもできるため、製造工程の簡略化を図ることができる。その結果、製造コストを低減させることができる。
（他の実施形態）
上記実施形態では薄膜金属層３６および厚膜金属層３８を構成する材料としてＣｕを使用したが、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属層３６と厚膜金属層３８とをそれぞれ異なる金属材料により構成しておき、図５（ａ）に示すような最終的なエッチング工程では薄膜金属層３６のみを選択的にエッチングするエッチャントを用いてもよい。
【００７４】
上記実施形態では、金属ボール３４を設けたが、これに代えて上に突起電極を設けてもよい。突起電極として、例えば、はんだクリームを外部電極３１および接合部３０ａ上に印刷、溶融することによって形成されたはんだバンプ、溶融はんだ内にディップすることによって形成されたはんだバンプ、無電解めっきによって形成されたニッケル／金バンプなどを設けることができる。突起電極は、導電性を有し、かつソルダーレジスト層３２から突出していればよい。突起電極を設けることによって、金属ボール３４を順次搭載する手間の掛かる工程とが不要となるため、低コストの半導体装置を実現することができる。
【００７５】
また、外部電極３１を外部電極端子として機能させるランド・グリッド・アレイ（ＬＧＡ）型の構成を採用してもよい。ＬＧＡ型の構成を採用した半導体装置を配線基板上に実装する際には、配線基板の接続端子の上にはんだクリームを塗布した後リフローさせるなどの方法によって、外部電極３１と実装基板５１上の金属配線層５２との電気的な接続を容易に行なうことができる。
【００７６】
【発明の効果】
本発明による半導体装置によれば、半導体素子の主面の一部を露出する第２開口部内に位置する第２絶縁層の上に形成されたヒートスプレッダを備えているので、第１絶縁層が熱伝導の障害とならない。このため、半導体素子から発生した熱を効率良くヒートスプレッダに伝え、放熱させることができる。このため、半導体装置の放熱性を向上させることができるので、半導体素子と実装基板との間の熱抵抗を低減させた半導体装置を提供することができる。
【００７７】
また、外部電極およびヒートスプレッダに金属ボールが接合された場合、金属ボールを介して簡単に外部電極を実装基板に実装させることができ、さらに金属ボールを介してヒートスプレッダの熱を実装基板に伝え、放熱させることができる。さらに、ソルダーレジスト層によって、金属ボールと配線との所望でない電気的短絡を防止することができる。また、配線と実装基板との電気的接触を防止することができる。このため、信頼性の優れた半導体装置を提供することができる。
【００７８】
本発明によるモジュールによれば、金属ボールを介してヒートスプレッダが実装基板の放熱層に接合されているので、半導体素子から発生する熱を放熱層に伝え、放熱させることができる。このため、放熱性を向上させたモジュールを提供することができる。
【００７９】
本発明による半導体装置の製造方法によれば、第２開口部内に位置する第２絶縁層上にヒートスプレッダを形成するため、半導体素子の裏面に放熱板を形成する工程を別途実行しなくとも、放熱性に優れた半導体装置を提供することができる。また、第１開口部と第２開口部とを同一工程により形成することによって、製造工程の簡略化を図ることができ、さらに、ヒートスプレッダおよび配線を同一工程により形成することによっても、製造工程の簡略化を図ることができる。その結果、製造コストの上昇を抑制することができる。
【図面の簡単な説明】
【図１】第１の実施形態にかかる半導体装置１０を模式的に示す一部切り欠き斜視図である。
【図２】第１の実施形態にかかる半導体装置１０が実装基板５１に実装されたモジュールを模式的に示す断面図である。
【図３】図２に示すモジュールの一部を拡大して示す拡大断面図である。
【図４】（ａ）〜（ｅ）は、第１の実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【図５】（ａ）〜（ｄ）は、第１の実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【図６】従来の半導体装置１００が実装基板１１１に実装されたモジュールを模式的にを示す断面図である。
【符号の説明】
１０半導体装置
１１半導体素子の主面
１２第１領域（素子電極形成領域）
１３第２領域
１３ａ第２領域の一部
１５パッシベーション膜
２１半導体素子（半導体チップ）
２２素子電極
２３バリアメタル層
２４第１絶縁層
２５第１開口部
２６第２開口部
２７第２絶縁層
２８第３開口部
２９配線
３０ヒートスプレッダ
３０ａ接合部
３１外部電極
３２ソルダーレジスト層
３３ソルダーレジスト層の開口部
３４金属ボール
３６薄膜金属層
３７メッキレジスト
３８厚膜金属層
３９バリアメタル層
５１実装基板
５２金属配線層
５３放熱層
５４ソルダーレジスト層
１００半導体装置
１０１半導体素子（半導体チップ）
１０２素子電極
１０３柔軟性シート状素子
１０４金属配線
１０５外部電極
１０６ソルダーレジスト層
１０７部分リード
１０８低弾性率層
１１１実装基板
１１２金属配線
１１３ソルダーレジスト層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a semiconductor element, a manufacturing method thereof, and a module on which the semiconductor device is mounted. In particular, the present invention relates to a semiconductor device that protects a semiconductor element and ensures an electrical connection between an external device and the semiconductor element, a manufacturing method thereof, and a module on which the semiconductor device is mounted.
[0002]
[Prior art]
In recent years, in order to reduce the size and increase the functionality of electronic devices, there are increasing demands for improving the mounting density and the speed of mounting work, as well as reducing the size and operating speed of semiconductor devices. In order to meet these requirements, various package forms have been developed. For example, as a memory package, LOC (Lead On Chip) or SON (Small Outline Non-Lead), or μBGA (Micro Ball Grid Array, Japanese Patent Publication No. 06-504408 using TAB tape) ) Etc. have been developed.
[0003]
Hereinafter, a conventional semiconductor device using μBGA (hereinafter referred to as “μBGA”) and a manufacturing method thereof will be described with reference to FIG.
[0004]
FIG. 6 schematically shows a cross section of a conventional μBGA 100. The μBGA 100 includes a semiconductor element (or semiconductor chip) 101 incorporating a semiconductor integrated circuit portion, a low elastic modulus layer 108 formed on the main surface of the semiconductor element 101, and a flexibility formed on the low elastic modulus layer 108. And a sheet-like element 103.
[0005]
A metal wiring 104 is formed on the flexible sheet-like element 103, and an external electrode 105 that can be electrically connected to an external device is electrically connected to the metal wiring 104. The external electrode 105 is electrically connected to the element electrode 102 formed on the main surface of the semiconductor element 101 via a partial lead 107 extended from the metal wiring 104. A metal ball 109 is bonded to the external electrode 105, and a region other than the region where the external electrode 105 is formed on the flexible sheet-like element 103 is covered with a solder resist layer 106. By bonding the metal balls 109 to the metal wiring layer 112 of the mounting substrate 111, a module on which the μBGA 100 is mounted is manufactured.
[0006]
Next, a method for manufacturing the conventional μBGA 100 will be described.
[0007]
First, the semiconductor element 101 is prepared, and then the flexible sheet-like element 103 is bonded to the semiconductor element 101 through the low elastic modulus layer 108. The low elastic modulus layer 103 is made of an insulating material and has an adhesive function. As the flexible sheet-like element 103, a metal wiring 104, an external electrode 105, and a partial lead 107 previously formed and further covered with a solder resist layer 106 is used.
[0008]
Next, the external electrode 105 on the flexible sheet-like element 103 and the element electrode 102 on the main surface of the semiconductor element 101 are electrically connected by the partial lead 107. This connection is made using conventional thermocompression bonding or ultrasonic bonding techniques commonly used in “TAB” (tape automated bonding) operations. Next, a metal ball formed of solder or the like is bonded to the external electrode 105.
[0009]
When the μBGA 100 manufactured in this way is mounted on the mounting substrate 111, a module is obtained. The μBGA 100 is mounted by bonding the metal ball 109 on the external electrode 105 to the metal wiring layer 112 on the mounting substrate 111. Note that a solder resist layer 113 is formed on the metal wiring layer 112.
[0010]
[Problems to be solved by the invention]
However, the conventional μBGA 100 has a problem that the thermal resistance between the semiconductor element 101 and the mounting substrate 111 is high. This is because the heat generated in the semiconductor element 101 cannot be dissipated to the mounting substrate 111 in the configuration of the μBGA 100. In addition, in order to reduce the thermal resistance between the semiconductor element 101 and the mounting substrate 111, it is possible to employ a technique of forming a heat sink on the back surface of the semiconductor element 101. However, in this technique, the material cost and assembly are reduced. Costs will increase.
[0011]
The present invention has been made in view of such various points, and its main object is to provide a semiconductor device with improved heat dissipation, a method for manufacturing the same, and a module on which the semiconductor device is mounted.
[0012]
[Means for Solving the Problems]
A semiconductor device according to the present invention includes a semiconductor element having a main surface including a first region in which element electrodes are arranged and a second region other than the first region, and is formed on the main surface, exposing the element electrode. A first insulating layer having a first opening and a second opening exposing a part of the second region, and the first insulating layer and the second region formed on the main surface. A second insulating layer having a third opening that covers the portion and exposes the device electrode, a heat spreader formed on the second insulating layer located in the second opening, and the second insulating layer A wiring electrically connected to the element electrode in the third opening, and an external electrode formed on the second insulating layer and electrically connected to the wiring. Achieving the above objectives.
[0013]
It is preferable to further include a metal ball joined to the external electrode and the heat spreader.
[0014]
It is preferable to further include a solder resist layer that covers the wiring and the heat spreader and exposes a part of the metal ball.
[0015]
In one embodiment, a barrier metal layer is further provided on the device electrode, the third opening exposes a central portion of the upper surface of the barrier metal layer, and the barrier metal layer includes the third metal layer. It is electrically connected to the wiring in the opening.
[0016]
The module according to the present invention is a module having a mounting substrate and the semiconductor device mounted on the mounting substrate, the mounting substrate having a heat dissipation layer, and the heat spreader of the semiconductor device and the semiconductor device. The heat dissipation layer of the mounting substrate is bonded to each other through the metal balls.
[0017]
A method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor element having a main surface including a first region in which element electrodes are arranged and a second region other than the first region, and exposing the element electrode. Forming a first insulating layer on the main surface, the first insulating layer having a first opening and a second opening exposing a portion of the second region; and the one of the first insulating layer and the second region. Forming a second insulating layer on the main surface, covering the portion and exposing the element electrode, and forming a heat spreader on the second insulating layer located in the second opening. Forming a wiring electrically connected to the element electrode in the third opening on the second insulating layer; and connecting an external terminal electrically connected to the wiring to the second insulating layer. And forming the above.
[0018]
Preferably, the first opening and the second opening are formed by the same process.
[0019]
Preferably, the heat spreader and the wiring are formed by the same process.
[0020]
In one embodiment, before the step of forming the second insulating layer, the method further includes a step of forming a barrier metal layer on the device electrode, and the central portion of the upper surface of the barrier metal layer is exposed. A third opening is formed, and the wiring is formed so as to be electrically connected to the barrier metal layer exposed in the third opening.
[0021]
It is preferable that the method further includes a step of bonding a metal ball to the external electrode and the heat spreader.
[0022]
Preferably, the method further includes a step of forming a solder resist layer having a fourth opening exposing the region to which the metal ball is bonded on the second insulating layer before the step of bonding the metal ball.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, components having substantially the same function are denoted by the same reference numerals for the sake of simplicity.
(Embodiment 1)
A first embodiment according to the present invention will be described with reference to FIGS. 1 to 3. FIG. 1 schematically shows a semiconductor device 10 according to the present embodiment, and a part of the semiconductor device 10 is cut away in order to explain the internal structure of the semiconductor device 10. FIG. 2 schematically shows a cross section of the module on which the semiconductor device 10 is mounted, and FIG. 3 shows an enlarged part of FIG.
[0024]
The semiconductor device 10 of this embodiment includes a semiconductor element 21, a first insulating layer 26 and a second insulating layer 27 formed on the main surface 11 of the semiconductor element 21, and a heat spreader formed on the second insulating layer 27. 30 and an external electrode 31. The device electrodes 22 arranged on the main surface 11 of the semiconductor device 21 and the external electrodes 31 are electrically connected by wirings 29. A metal ball 40 is bonded to the external electrode 31 and the heat spreader 30, and a solder resist layer 32 that exposes a part of the metal ball 40 is formed on the second insulating layer 27.
[0025]
The semiconductor element 21 is, for example, a semiconductor chip, and includes a semiconductor integrated circuit part (not shown) including transistors and the like, and an element electrode 22 is electrically connected to the semiconductor integrated circuit part. In order to protect the semiconductor integrated circuit portion, a passivation film 15 is preferably formed on the main surface 11 of the semiconductor element 21.
[0026]
The main surface 11 of the semiconductor element 21 includes a first region 12 in which element electrodes 22 are arranged and a second region 13 other than the first region 12. In this specification, the first region in which the device electrodes 22 are arranged is referred to as “device electrode formation region”. In the present embodiment, the element electrode formation region 12 is provided on the outer peripheral portion of the main surface 11 of the semiconductor element 21.
[0027]
In this embodiment, a semiconductor chip is used as the semiconductor element 21, but a semiconductor wafer before being separated into semiconductor chips may be used. Further, the element electrode formation region 12 is not necessarily provided on all sides of the outer peripheral portion of the main surface 11 of the semiconductor chip. Further, the element electrode forming region 21 may be provided in the central portion of the main surface 10 without being provided in the outer peripheral portion of the main surface 10.
[0028]
A barrier metal layer 23 is preferably formed on the device electrode 22. The barrier metal layer 23 has, for example, resistance to a plating solution, and functions so as not to dissolve the element electrode 22 in the plating solution, for example, during the plating process. For example, a barrier metal layer made of Ni having alkali resistance can protect, for example, an element electrode formed of alkali-soluble Al. As a material constituting the barrier metal layer, Pd, Au, Cu, Ag, Pt or the like can be used in addition to Ni. From the viewpoint of resistance to plating solution, the height of the barrier metal layer 23 is, for example, about 3 to 7 μm, preferably about 5 μm.
[0029]
In order to protect the device electrode 22 from the plating solution used during the manufacturing process, the central portion of the barrier metal layer 23 (the top when the barrier metal layer 23 is formed in a bump shape) is brought into contact with the wiring 29. It is preferable. Further, it is more preferable that the passivation film 15 is formed so as to cover the peripheral portion of the upper surface of the element electrode 22 and the barrier metal layer 23 is formed so as to cover the upper surface of the passivation film 16.
[0030]
A first insulating layer 24 is formed on the main surface 11 of the semiconductor element 21. The first insulating layer 24 has a first opening 25 that exposes the device electrode 22 (or the barrier metal layer 23), and a second opening 26 that exposes a portion 13 a of the second region 13. In the present embodiment, the first opening 25 is formed so as to expose the entire device electrode formation region 12. From the viewpoint of preventing disconnection of the wiring 29, the first opening 25 is formed so that the side surface defining the first opening 25 and the upper surface of the first insulating layer 24 form an obtuse angle (for example, about 100 to 150 degrees). It is preferable.
[0031]
The second opening 26 is formed so that conduction of heat generated from the semiconductor element 21 is not hindered by the first insulating layer 24. For example, when high insulation is required between the semiconductor element 21 and the wiring 29, or when relaxation of thermal stress generated between the semiconductor element 21 and the wiring 29 is required, the first insulating layer 24 is used. Is often formed thick. Even when the first insulating layer 24 is formed thick, a part 13a of the main surface of the semiconductor element 21 can be exposed from the first insulating layer 24 by the second opening 26. Therefore, the second opening 26 The first insulating layer 24 can be prevented from becoming an obstacle to heat conduction. In the present specification, the second opening is referred to as a “heat radiation cavity”.
[0032]
The heat radiation cavity 26 is formed so as to expose as much as possible a heat generation part (for example, a semiconductor integrated circuit part) located on the main surface 11 of the semiconductor element 21 for the purpose of improving the heat dissipation of the semiconductor element 21. Is preferred. It is more preferable that the heat generating portion is formed so as to be exposed. When the area of the heat radiation cavity 26 is increased, the contact area with the heat spreader 30 that is in contact with the second insulating layer 27 can be increased, so that the heat generated in the semiconductor element 21 can be efficiently transmitted to the heat spreader 30. . Even when the heat spreader 30 is formed so as to expose a part of the heat generating portion located on the main surface 11 of the semiconductor element 21, the heat dissipation can be improved as compared with the conventional configuration.
[0033]
In the present embodiment, the heat radiation cavity 26 exposes a part 13a of the central portion of the main surface so that the entire heat generating portion of the semiconductor element 21 is exposed as much as possible. The shape and dimensions of the heat radiation cavity 26 may be appropriately set according to the use conditions. However, in this embodiment, when the dimension of the semiconductor chip 21 is 10 mm × 10 mm, the central portion of the main surface 11 is about 7 mm × 7 mm. The square heat radiation cavity 26 is formed. In addition, from the viewpoint of uniform coatability of the solder resist layer 32, the heat radiation cavity 26 is formed such that the side surface defining the heat radiation cavity 26 and the upper surface of the first insulating layer 24 form an obtuse angle (for example, about 100 to 150 degrees). Has been.
[0034]
The 1st insulating layer 24 is comprised from the material which has insulation, for example, is comprised from polymeric materials, such as ester bond type polyimide and an acrylate type epoxy. The thickness of the first insulating layer 24 is typically larger than the thickness of the second insulating layer 27, for example, in the range of about 5 to 150 μm, and about 100 μm from the viewpoint of stress absorption and the mounting height of the semiconductor device. It is preferable. Since the heat dissipation cavity 26 is formed, the first insulating layer 24 can be formed thick without deteriorating the heat dissipation of the semiconductor element 21.
[0035]
A second insulating layer 27 is formed on the first insulating layer 24. Specifically, the first insulating layer 24 is formed on the main surface 11 so as to cover the first insulating layer 24 and a part 13a of the second region. The first insulating layer 24 has a third opening 28 for making electrical contact with the element electrode 22 (or the barrier metal layer 23). From the viewpoint of plating solution resistance, it is preferable to form the barrier metal layer 23 on the device electrode 22 and to form the third opening 28 so as to expose the central portion of the barrier metal layer 23. Further, in order to prevent disconnection of the wiring 29, the second opening 26 is formed such that the side surface defining the third opening 28 and the upper surface of the second insulating layer 21 form an obtuse angle (for example, about 100 to 140 degrees). Is preferably formed. The thickness of the second insulating layer 24 is, for example, in the range of about 5 to 30 μm, and preferably about 20 μm.
[0036]
Similarly to the first insulating layer 26, the second insulating layer 27 is made of an insulating material, and is made of, for example, a polymer material such as ester bond type polyimide or acrylate epoxy. Note that one or both of the first insulating layer 24 and the second insulating layer 27 are preferably made of an insulating elastic material. Low elastic modulus material (elastic modulus is, for example, 2000 kg / mm ² In the case where the semiconductor device 10 is mounted, the thermal stress generated due to the difference in thermal expansion coefficient between the mounting substrate 51 on which the semiconductor device 10 is mounted and the semiconductor element 21 is generated from the first insulating layer 24 and / or the first material. This is because the two insulating layers 27 can be effectively prevented and suppressed. As the low elastic modulus material, for example, a polymer material such as ester bond type polyimide or acrylate type epoxy can be used. The second insulating layer 27 may be made of the same material as the first insulating layer 24, or may be made of a different material. When composed of the same material, it is possible to prevent thermal stress from occurring at the interface between the first insulating layer 24 and the second insulating layer 27.
[0037]
A wiring 29 is formed on the second insulating layer 27, and a heat spreader 30 is formed on the second insulating layer 27 located in the heat radiation cavity 26 on the second insulating layer 27. . The heat spreader 30 has a function of dissipating heat generated in the semiconductor element 21 by enlarging the heat dissipation surface. The heat spreader 30 is made of a material having high thermal conductivity, and is made of, for example, a metal material. In the present embodiment, the wiring 29 is made of the same material (for example, copper). The thickness of the heat spreader 30 can be the same as that of the wiring 29, for example.
[0038]
Since the heat spreader 30 is formed on the second insulating layer 27 in the heat dissipation cavity 26, the heat spreader 30 is disposed on the second insulating layer 27 located on the part 13 a of the main surface exposed in the heat dissipation cavity 26. Yes. Therefore, since the portion 13a of the main surface 11 is in contact with the second insulating layer 27, the heat generated in the semiconductor element 21 can be efficiently dissipated. In order to efficiently conduct the heat generated in the semiconductor element 21 to the heat spreader 30, the thickness of the second insulating layer 27 located in the heat radiation cavity 26 is preferably thin. The one thinner than the thickness is preferable. When the thickness of the first insulating layer 24 is, for example, about 100 μm, the thickness of the second insulating layer 27 in the heat dissipation cavity 26 is preferably, for example, about 5-30 μm, and about 5 μm from the viewpoint of heat dissipation.
[0039]
In order to improve the heat dissipation of the semiconductor element 21, the heat spreader 30 is formed so as to increase the area for contacting the main surface 11 including the heat generating portion via the second insulating layer 27 and taking heat. Preferably it is. In addition, since it is preferable that the area to dissipate heat is large, the heat spreader 30 is provided not only on the second insulating layer 27 located in the heat radiating cavity 26 but also on the second insulating layer 27 located on the first insulating layer 24. Can be formed. In addition, even if it forms in only one part instead of all on the 2nd insulating layer 27 in the thermal radiation cavity 26, the heat dissipation of the semiconductor element 21 can be improved rather than the conventional structure. The shape, size, thickness, and the like of the heat spreader 30 may be set as appropriate according to the use conditions. In this embodiment, when the size of the semiconductor chip 21 is 10 mm × 10 mm, about 8 mm is provided at the center of the main surface 11. A square heat spreader 30 (thickness: about 15 μm) of × 8 mm is formed.
[0040]
The wiring 29 formed in the second insulating layer 27 is electrically connected to the element electrode 22 in the third opening 28, and the wiring 29 has an external electrode 31 that can be electrically connected to an external device. Electrically connected. The wiring 29 is made of, for example, copper. The external electrode 31 may be formed as a part of the wiring 29. In the present embodiment, the external electrode 31 is formed as a part of the wiring 29.
[0041]
It is preferable that a metal ball 34 functioning as an external electrode terminal is bonded on the external electrode 31 and a part (bonding portion) 30a of the heat spreader. The metal ball 40 is made of, for example, solder, solder-plated copper, nickel, or the like.
[0042]
When the metal ball 34 is bonded to the external electrode 31, the external electrode 31 and the metal wiring layer 52 of the mounting substrate 51 can be electrically connected via the metal ball 34 quickly by a simple process. In addition, when the metal ball 34 is bonded to the bonding portion 30 a of the heat spreader 30, the heat spreader 30 can be connected to the mounting substrate 51 via the metal ball 34, and the heat of the heat spreader 30 is transferred via the metal ball 34. It can be diffused to the mounting substrate 51. Furthermore, when the joining part 30a of the heat spreader 30 is arranged so as to be at the same height as the external electrode 31, the height of the metal balls 34 can be made uniform, and as a result, the mounting operation can be performed easily. Can do.
[0043]
A solder resist layer 32 is preferably formed on the second insulating layer 26 except for a region where the metal ball 34 is located so as to cover the wiring 29 and the heat spreader 30. That is, it is preferable to form a solder resist layer 32 that covers the wiring 29 and the heat spreader 30 and exposes a part of the metal ball 34. The solder resist layer 32 can prevent an undesired electrical short circuit of the wiring 29 caused by the solder of the metal ball 34. Further, undesired electrical contact between the wiring 29 and the mounting substrate 51 can be prevented. The solder resist layer 54 does not need to be formed on the entire main surface. For the purpose of improving heat dissipation by bringing the heat spreader 30 into contact with air, the solder resist layer 54 is exposed so that at least a part of the heat spreader 30 is exposed. May be formed.
[0044]
The mounting substrate 51 on which the semiconductor device 10 of this embodiment is mounted preferably has a heat dissipation layer 53 in addition to the metal wiring layer 52. The heat dissipation layer 53 is made of a material having high thermal conductivity, and is made of, for example, a metal material. The heat dissipation layer 53 can also be formed from the same material as the metal wiring layer 52 by the same process, and the thickness of the heat dissipation layer 53 can be the same as the thickness of the metal wiring layer 52. A solder resist layer 54 is preferably formed in a region of the upper surface of the mounting substrate 51 where the metal balls 34 are not bonded. The solder resist layer 54 can prevent undesired electrical contact between the wiring 29 and the mounting substrate 51.
[0045]
Further, by connecting the heat dissipation layer 53 of the mounting substrate 51 to the ground layer, the heat spreader 30 joined to the heat dissipation layer 53 via a large number of metal balls 34 can function as a low impedance ground plane. For this reason, when the element electrode 22 that needs to be connected to the ground is connected to the heat spreader 30 at the shortest distance, the element electrode 22 is connected to the ground layer of the mounting substrate 51 through a small number of metal balls by independent wiring. In comparison, the impedance between the device electrode 22 and the ground layer of the mounting substrate 51 can be lowered, and the semiconductor device 21 can be operated satisfactorily. In the present embodiment, as shown in FIG. 1, a configuration in which the element electrode 22 that needs to be connected to the ground is electrically connected to the heat spreader 30 via the wiring 29 is adopted.
[0046]
Since the semiconductor device 10 of the present embodiment includes the heat spreader 30 formed on the second insulating layer 29 located in the heat radiation cavity 26, the heat generated from the semiconductor element 21 can be dissipated by the heat spreader 30. it can. For this reason, the heat dissipation of the semiconductor device can be improved, and a semiconductor device in which the thermal resistance between the semiconductor element 21 and the mounting substrate 51 is lowered can be provided.
[0047]
In the module in which the semiconductor device 10 is mounted on the mounting substrate 51 having the heat dissipation layer 53, the heat spreader 30 and the heat dissipation layer 53 of the mounting substrate 51 are joined to each other via the metal balls 34. Heat generated from the semiconductor element 21 through the balls 34 can be dissipated to the heat dissipation layer 53. For this reason, heat dissipation can be improved as compared with the module on which the conventional μBGA 100 is mounted.
[0048]
Note that the present invention is not limited to the arrangement of the device electrodes 22 exemplified in the present embodiment, the arrangement of the semiconductor integrated circuit portion, the arrangement of the heat radiation cavity 30, and the like. However, when the device electrode 22 is arranged in the peripheral portion of the semiconductor element 21 and the semiconductor integrated circuit portion is arranged in the central portion of the semiconductor element 21, as illustrated in the present embodiment, the center of the semiconductor element 21 is arranged. In order to improve heat dissipation, it is preferable that the heat dissipation cavity 30 is arranged on the part.
(Embodiment 2)
Next, with reference to FIGS. 4A to 4E and FIGS. 5A to 5D, a method for manufacturing the semiconductor device according to the present embodiment will be described. 4 and 5, half of the semiconductor element 21 is omitted.
[0049]
First, a semiconductor element (semiconductor chip) 21 having a main surface 11 including a first region (element electrode formation region) 12 in which element electrodes 22 are arranged and a second region 13 other than the first region is prepared. In addition, it is preferable that portions other than the element electrode formation region 12 in the main surface 11 of the semiconductor element 21 are covered with the passivation 15. In this case, it is desirable to form the passivation 15 so as to cover the periphery of the upper surface of the element electrode 22 from the viewpoint of resistance to plating solution.
[0050]
Next, as shown in FIG. 4A, after the barrier metal layer 23 is formed on the device electrode 22, the first opening 25 and the second region in which the device electrode 22 (or the barrier metal layer 23) is exposed are exposed. A first insulating layer 24 having a heat radiation cavity 26 exposing a part 13 a is formed on the main surface 11.
[0051]
The barrier metal layer 23 on the device electrode 22 is formed in a bump shape (projection shape), for example. When the device electrode 22 is made of Al, for example, the barrier metal layer 23 is formed from an Ni film having alkali resistance by using, for example, an electroless plating method. The height of the barrier metal layer 23 is, for example, about 3 to 10 μm, preferably about 5 μm, from the viewpoint of resistance to plating solution. The formation of the barrier metal layer 23 is preferably performed so as to cover the upper surface of the passivation 15 from the viewpoint of preventing the penetration of the plating solution. The formation of the barrier metal layer 23 may be performed after the first insulating layer 24 is formed on the main surface 11 of the semiconductor element 21.
[0052]
The thickness of the first insulating layer 24 is, for example, about 5 μm to 150 μm, preferably about 100 μm. The first insulating layer 24 is formed by, for example, applying a photosensitive insulating material on the main surface 11 of the semiconductor element 21, drying, and then exposing and developing. That is, it is performed by patterning the photosensitive insulating material. The first opening 25 and the second opening 26 can be formed in the same process by patterning. When forming the first opening 25 and the second opening 26, it is preferable to use, for example, diffused light (including scattered light) instead of parallel light in the exposure process. By using diffused light, the first opening 25 and the second opening 26 are formed such that the side surface of the opening and the upper surface of the first insulating layer 24 form an obtuse angle (for example, about 100 to 140 degrees). can do.
[0053]
As the photosensitive insulating material for forming the first insulating layer 24, for example, a polymer material such as an ester bond type polyimide or an acrylate epoxy can be used, and there is no particular limitation as long as it is an insulating material. Note that the photosensitive insulating material does not need to be liquid, and a material previously formed in a film shape may be used. In this case, after a film-like photosensitive insulating material is bonded onto the main surface 11 of the semiconductor element 21, exposure and development are sequentially performed to form the first opening 25 and the second opening 26 in the insulating material. be able to. It is also possible to use an insulating material that does not have photosensitivity. In this case, for example, the first opening 24 and the second opening 26 may be formed by mechanical processing using laser or plasma, chemical processing such as etching, or printing application using a mask plate.
[0054]
Next, as shown in FIG. 4B, a second insulating layer 27 having a third opening 28 exposing the barrier metal layer 23 so as to cover the first insulating layer 24 and a part 13a of the second region. Are formed on the main surface 11. The formation of the second insulating layer 27 may be performed by a process similar to the process of forming the first insulating layer 24. That is, after applying a photosensitive insulating material, the photosensitive insulating material may be patterned.
[0055]
The formation of the third opening 28 is preferably performed so as to selectively expose the central portion (top) of the barrier metal layer 23. This is because if the third opening 28 is formed in this way, the element electrode 22 can be protected from the plating solution in the plating step performed after this step. Further, from the viewpoint of preventing disconnection of the wiring electrically connected to the barrier metal layer 23, the side surface defining the third opening 28 and the upper surface of the second insulating layer 27 are obtuse (for example, about 100 to 140 degrees). It is preferable to form the third opening 28 so that
[0056]
In order to effectively conduct heat generated from the semiconductor element 21 to the heat spreader 30, the thickness of the second insulating layer 27 is, for example, about 5 to 30 μm, preferably about 20 μm. The second insulating layer 27 may be formed using the same insulating material as the first insulating layer 24 or using a different insulating material.
[0057]
Next, as shown in FIG. 4C, a thin film metal layer 36 is formed on the second insulating layer 27 and the barrier metal layer 23. The thin metal layer 36 is formed as follows.
[0058]
First, for example, O ₂ Is performed, and thereby the surface of the second insulating layer 27 is roughened. The roughening treatment of the second insulating layer 27 is performed in order to improve the adhesion between the second insulating layer 27 and the thin film metal layer 36 by a so-called anchor effect. In this embodiment, O ₂ However, the gas used for the plasma treatment may be any gas that can appropriately roughen the second insulating layer 27. For example, O ₂ Instead of Ar, Ar or the like may be used. Further, instead of performing plasma treatment, wet etching treatment using a solution such as potassium permanganate or sulfuric acid may be performed.
[0059]
Next, a catalyst accelerator process, which is a pre-process for electroless plating, is performed, thereby depositing Pd metal nuclei serving as a catalyst for electroless plating on the surface of the second insulating layer 27. Thereafter, a thin film metal layer 36 made of Cu is deposited by performing alkaline electroless Cu plating on the second insulating layer 27 on which Pd metal nuclei are deposited. The thickness of the thin metal layer 36 is preferably in the range of about 0.2 μm to 2.0 μm. It is preferably about 0.2 μm or more from the viewpoint of functioning as a seed layer for electrolytic Cu plating in the subsequent process, and is about 2.0 μm or less from the viewpoint of time required for electroless Cu plating treatment and Cu etching property in the subsequent process. Is preferable. In the present embodiment, the thickness of the thin metal layer 36 is about 0.5 μm.
[0060]
In this embodiment, since the barrier metal layer 23 is made of Ni having alkali resistance, the barrier metal layer 23 is not dissolved in the plating solution during alkaline electroless Cu plating. In addition, since only the central portion (top) of the barrier metal layer 23 is exposed from the second insulating layer 21, the plating solution does not enter the interface between the barrier metal layer 23 and the device electrode 22, and therefore The element electrode 22 made of alkali-soluble Al is not dissolved by the plating solution. Therefore, since the thin film metal layer 36 can be deposited on the second insulating layer 27 so as to cover the barrier metal layer 23, the thin film metal layer 36 and the barrier metal layer 23 are joined together with the formation of the thin film metal layer 36. It can be carried out.
[0061]
The thin metal layer 36 is formed, for example, by depositing a Ti film (thickness: about 0.2 μm, for example) and then depositing a Cu film (thickness: about 0.5 μm) on the Ti film. May be. The thin metal layer 13 can be formed by using, for example, a vacuum deposition method, a sputtering method, or a CVD method in addition to the electroless plating method.
[0062]
Next, as shown in FIG. 4D, after a plating resist 37 is formed on the thin film metal layer 36, a thick film is formed on the thin film metal layer 36 except for a portion where the plating resist 37 is formed. A metal layer 38 is formed.
[0063]
The plating resist 37 is formed by applying a positive photosensitive resist on the thin metal layer 36, then disassembling a desired pattern portion of the finished product, and then removing the desired pattern portion. Do. In order to set the electrolytic Cu plating thickness to 5 μm to 15 μm, for example, the thickness of the plating resist 37 is set to about 20 μm, for example. Note that the plating resist film 14a may be formed using a negative photosensitive resist instead of the positive photosensitive resist. The thick metal layer 38 is formed using, for example, an electrolytic plating method. The thickness of the thick metal layer 38 is, for example, in the range of 5 μm to 15 μm, preferably about 10 μm, from the viewpoint of wiring resistance.
[0064]
Next, as shown in FIG. 4E, the plating resist 37 is disassembled and removed.
[0065]
Next, as shown in FIG. 5A, the thin film metal layer 36 and the thick metal layer 38 are selectively removed to form the wiring 29 and the heat spreader 30 in the same process. The wiring 29 and the heat spreader 30 are formed as follows.
[0066]
First, the entire surface is etched using a Cu etching solution (for example, a cupric chloride solution) that can dissolve the thin film metal layer 36 and the thick film metal layer 38, thereby thin film metal having a thickness smaller than that of the thick film metal layer 38. Layer 36 is removed first. Then, for example, O ₂ The surface of the second insulating layer 27 is dry-etched by plasma treatment using, and then wet etching is performed using, for example, diluted hydrochloric acid. When the Pd metal nuclei remaining on the surface of the second insulating layer 21 are removed in this way, the wiring 29 and the heat spreader 30 having a desired pattern are obtained.
[0067]
In this embodiment, a cupric chloride solution is used as the Cu etching solution. Instead of the cupric chloride solution, a ferric chloride solution, a hydrogen peroxide-sulfuric acid-based Cu etching solution, or an alkaline solution is used. A Cu etching solution may be used. Further, after removing the plating resist 37, an etching resist film having a desired pattern shape may be formed by using a photolithography technique, and the thick metal layer 38 may be protected by the etching resist film.
[0068]
Next, as shown in FIG. 5B, a solder resist layer 32 is formed on the second insulating film 22. The solder resist layer 32 is, for example, a fourth opening 29 that exposes at least a part of the land 32 of the second metal wiring layer 33 after the solder resist layer is deposited on the second wiring pattern 33 and the second insulating film. May be formed. By forming the solder resist layer 32, the contact portion 30 and the metal wiring 31 can be protected from the molten solder.
[0069]
Next, as shown in FIG. 5C, a barrier metal layer 39 is formed on the external electrode 31 and the joint 30 a exposed in the opening 33. The barrier metal layer 39 includes, for example, a Ni layer (thickness: about 5 μm) and an Au layer (thickness: about 0.05 μm), and each layer is formed by, for example, electroless plating.
[0070]
Finally, as shown in FIG. 5D, a metal ball 34 made of, for example, solder, solder-plated copper, nickel or the like is placed on the barrier metal layer 39, and then the metal ball 34 and the barrier metal layer are placed. 39 is melt-bonded.
[0071]
In this way, the semiconductor device 10 according to the first embodiment can be obtained. When the obtained semiconductor device 10 is mounted on the mounting substrate 51, a module is manufactured. A heat dissipation layer 53 is preferably formed on the mounting substrate 51 on which the semiconductor device 10 is mounted. In order to simplify the manufacturing process and reduce the manufacturing cost, the same material as that of the metal wiring layer 52 is used. It is desirable to use and form the heat dissipation layer 53 in the same process.
[0072]
According to the method of manufacturing a semiconductor device according to the present embodiment, since the heat spreader is formed on the second insulating layer located in the second opening, it is not necessary to separately perform a step of forming a heat sink on the back surface of the semiconductor element. A semiconductor device with improved heat dissipation can be provided.
[0073]
Further, the manufacturing process can be simplified by forming the first opening 25 and the second opening 26 in the same process, and further, the heat spreader 30 and the wiring 29 can be formed in the same process. The manufacturing process can be simplified. When a second insulating layer having a third opening that exposes the central portion of the upper surface of the barrier metal layer is formed after the barrier metal layer is formed on the device electrode, the electrical connection between the device electrode 22 and the wiring 29 is achieved. Since the connection can be performed together with the formation of the wiring 29, the manufacturing process can be simplified. As a result, the manufacturing cost can be reduced.
(Other embodiments)
In the above embodiment, Cu is used as the material constituting the thin metal layer 36 and the thick metal layer 38, but Cr, W, Ti / Cu, Ni, or the like may be used instead. Further, the thin metal layer 36 and the thick metal layer 38 are made of different metal materials, and only the thin metal layer 36 is selectively etched in the final etching step as shown in FIG. An etchant may be used.
[0074]
In the above embodiment, the metal ball 34 is provided, but a protruding electrode may be provided thereon instead. For example, the bump electrode is formed by solder bumps formed by printing and melting solder cream on the external electrode 31 and the joint 30a, solder bumps formed by dipping in the molten solder, and electroless plating. Nickel / gold bumps can be provided. The protruding electrode only needs to have conductivity and protrude from the solder resist layer 32. Providing the protruding electrodes eliminates the time-consuming process of sequentially mounting the metal balls 34, so that a low-cost semiconductor device can be realized.
[0075]
Further, a land grid array (LGA) type configuration in which the external electrode 31 functions as an external electrode terminal may be adopted. When a semiconductor device adopting an LGA type configuration is mounted on a wiring board, the solder electrode is applied to the connection terminals of the wiring board and then reflowed, for example, by reflowing. Electrical connection with the metal wiring layer 52 can be easily performed.
[0076]
【The invention's effect】
The semiconductor device according to the present invention includes the heat spreader formed on the second insulating layer located in the second opening that exposes a part of the main surface of the semiconductor element. It does not become an obstacle to conduction. For this reason, the heat generated from the semiconductor element can be efficiently transmitted to the heat spreader and dissipated. For this reason, since the heat dissipation of a semiconductor device can be improved, the semiconductor device which reduced the thermal resistance between a semiconductor element and a mounting substrate can be provided.
[0077]
In addition, when metal balls are bonded to the external electrodes and heat spreader, the external electrodes can be easily mounted on the mounting board via the metal balls, and the heat of the heat spreader is transmitted to the mounting board via the metal balls to dissipate heat. Can be made. Furthermore, an undesirable electrical short circuit between the metal ball and the wiring can be prevented by the solder resist layer. In addition, electrical contact between the wiring and the mounting substrate can be prevented. Therefore, a highly reliable semiconductor device can be provided.
[0078]
According to the module of the present invention, since the heat spreader is bonded to the heat dissipation layer of the mounting substrate via the metal balls, heat generated from the semiconductor element can be transmitted to the heat dissipation layer and dissipated. For this reason, the module which improved heat dissipation can be provided.
[0079]
According to the method of manufacturing a semiconductor device according to the present invention, the heat spreader is formed on the second insulating layer located in the second opening. A semiconductor device with excellent performance can be provided. Moreover, the manufacturing process can be simplified by forming the first opening and the second opening in the same process, and further, the heat spreader and the wiring can be formed in the same process. Simplification can be achieved. As a result, an increase in manufacturing cost can be suppressed.
[Brief description of the drawings]
FIG. 1 is a partially cutaway perspective view schematically showing a semiconductor device 10 according to a first embodiment.
FIG. 2 is a cross-sectional view schematically showing a module in which the semiconductor device 10 according to the first embodiment is mounted on a mounting substrate 51;
FIG. 3 is an enlarged cross-sectional view showing a part of the module shown in FIG. 2 in an enlarged manner.
FIGS. 4A to 4E are process cross-sectional views for explaining the method for manufacturing the semiconductor device according to the first embodiment; FIGS.
FIGS. 5A to 5D are process cross-sectional views for explaining the method for manufacturing the semiconductor device according to the first embodiment; FIGS.
6 is a cross-sectional view schematically showing a module in which a conventional semiconductor device 100 is mounted on a mounting substrate 111. FIG.
[Explanation of symbols]
10 Semiconductor devices
11 Main surface of semiconductor elements
12 1st area | region (element electrode formation area)
13 Second area
13a Part of the second area
15 Passivation film
21 Semiconductor element (semiconductor chip)
22 Device electrodes
23 Barrier metal layer
24 1st insulating layer
25 First opening
26 Second opening
27 Second insulating layer
28 Third opening
29 Wiring
30 heat spreader
30a joint
31 External electrode
32 Solder resist layer
33 Solder resist layer opening
34 Metal balls
36 Thin metal layer
37 plating resist
38 Thick film metal layer
39 Barrier metal layer
51 Mounting board
52 Metal wiring layer
53 Heat dissipation layer
54 Solder resist layer
100 Semiconductor device
101 Semiconductor element (semiconductor chip)
102 Device electrode
103 Flexible sheet-like element
104 metal wiring
105 External electrode
106 Solder resist layer
107 Partial lead
108 Low elastic modulus layer
111 Mounting board
112 metal wiring
113 Solder resist layer

Claims

A semiconductor element having a main surface including a first region in which device electrodes are arranged and a second region other than the first region;
A first insulating layer formed on the main surface and having a first opening exposing the element electrode and a second opening exposing a part of the second region;
A second insulating layer formed on the main surface, covering the first insulating layer and the part of the second region, and having a third opening exposing the element electrode;
A heat spreader formed on the second insulating layer located in the second opening;
A wiring formed on the second insulating layer and electrically connected to the element electrode in the third opening;
A semiconductor device comprising: an external electrode formed on the second insulating layer and electrically connected to the wiring.

The semiconductor device according to claim 1, further comprising a metal ball bonded to the external electrode and the heat spreader.

The semiconductor device according to claim 2, further comprising a solder resist layer that covers the wiring and the heat spreader and exposes a part of the metal ball.

A barrier metal layer on the device electrode;
The third opening exposes the center of the upper surface of the barrier metal layer,
4. The semiconductor device according to claim 1, wherein the barrier metal layer is electrically connected to the wiring in the third opening. 5.

A module comprising: a mounting substrate; and the semiconductor device according to claim 2 mounted on the mounting substrate.
The mounting board has a heat dissipation layer,
The module, wherein the heat spreader of the semiconductor device and the heat dissipation layer of the mounting substrate are joined to each other via the metal balls.

Preparing a semiconductor element having a main surface including a first region in which device electrodes are arranged and a second region other than the first region;
Forming a first insulating layer on the main surface, the first insulating layer having a first opening exposing the device electrode and a second opening exposing a part of the second region;
Forming a second insulating layer on the main surface, covering the first insulating layer and the part of the second region, and having a third opening exposing the element electrode;
Forming a heat spreader on the second insulating layer located in the second opening;
Forming a wiring electrically connected to the device electrode in the third opening on the second insulating layer;
Forming an external terminal electrically connected to the wiring on the second insulating layer.

The method of manufacturing a semiconductor device according to claim 6, wherein the first opening and the second opening are formed in the same process.

8. The method of manufacturing a semiconductor device according to claim 6, wherein the heat spreader and the wiring are formed by the same process.

Further includes a step of forming a barrier metal layer on the device electrode before the step of forming the second insulating layer;
Forming the third opening so as to expose the central portion of the upper surface of the barrier metal layer;
9. The method of manufacturing a semiconductor device according to claim 6, wherein the wiring is formed so as to be electrically connected to the barrier metal layer exposed in the third opening.

The method for manufacturing a semiconductor device according to claim 6, further comprising a step of bonding a metal ball to the external electrode and the heat spreader.

The method of claim 10, further comprising forming a solder resist layer having a fourth opening that exposes a region to which the metal ball is bonded on the second insulating layer before the step of bonding the metal ball. The manufacturing method of the semiconductor device of description.