JP3905889B2 - ドライバ回路 - Google Patents

Description

本発明は、与えられる入力信号に応じた出力信号を出力するドライバ回路に関する。

従来、与えられる入力信号に応じた出力信号を出力するドライバ回路として、図１に示すようなドライバ回路４００が知られている。バッファアンプ４０２及びバッファアンプ４０４には、予め定められたＨレベル電圧Ｖ_０及びＬレベル電圧Ｖ_１が与えられ、ＣＭＯＳスイッチ４０６及びＣＭＯＳスイッチ４０８を、与えられる入力信号に応じて制御することにより、バッファアンプ４０２又はバッファアンプ４０４のいずれかの出力を、出力抵抗４１０及び伝送線路４１２を介して被試験デバイスＤＵＴに供給する。

しかし、ＣＭＯＳスイッチ（４０６、４０８）には、スイッチオン時における抵抗に動作電圧依存性がある。そのため、ドライバ回路４００としては、出力インピーダンスと伝送線路４１２の特性インピーダンスとを整合させることが困難である。インピーダンスの整合は、ＣＭＯＳスイッチ（４０６、４０８）の後段に高速で動作できるバッファ回路を挿入することにより解決することができるが、バッファ回路を挿入した場合には、当該バッファ回路における電圧オフセット、電圧利得により、出力電圧に誤差が生じてしまう。

このような誤差を解消する回路として、図２に示すようなドライバ回路４００が知られている（例えば、特許文献１参照）。当該ドライバ回路４００は、バッファ回路４２０と同一の特性を有する模擬的なバッファ回路（４２２、４２４）を設け、これらのバッファ回路（４２２、４２４）により、バッファ回路４２０がＨレベル及びＬレベルを出力した状態をそれぞれ模擬する。そして、それぞれの状態を模擬したバッファ回路（４２２、４２４）の出力電圧を、バッファアンプ４０２及びバッファアンプ４０４にフィードバックすることにより、バッファ回路４２０の出力電圧を高精度に制御する。

しかし、被試験デバイスＤＵＴに、出力電圧を供給するバッファ回路４２０と同一の特性を有する複数のバッファ回路（４２２、４２４）を設けているため、ドライバ回路４００全体における消費電力が増大し、また回路規模も増大してしまい、実用的でない。

また、バッファ回路を用いないドライバ回路として、差動スイッチを用いたドライバ回路が知られている（例えば、特許文献２参照）。当該ドライバ回路は、差動スイッチ部における抵抗に電流を流すことにより出力電圧を生成し、当該差動スイッチ部の状態を模擬した電流経路の電圧を用いて、差動スイッチ部に流れる電流を制御することにより、出力電圧を精度よく制御している。しかし、このような回路であっても、大振幅の信号を生成する場合には、差動スイッチ部における消費電流が増大してしまう。

特開平６−７７７８４号公報 特開２００１−５７５１２号公報

上述したように、従来のドライバ回路では、インピーダンスの整合、バッファ回路における電圧オフセット、電圧利得の誤差により、出力電圧を精度よく制御することが困難であった。また、出力電圧を精度よく制御しようとした場合、消費電力が増大してしまい、低消費電力と、高精度の出力電圧とを両立することが困難であった。

上記課題を解決するために、本発明の第１の形態においては、与えられる入力信号に応じた出力信号を出力するドライバ回路であって、入力信号に応じた出力基本電圧を出力する電圧生成部と、電圧生成部が出力した出力基本電圧に応じた出力電圧を出力する第１のバッファ回路と、第１のバッファ回路より消費電力が大きく、出力電圧に応じた電圧を生成して出力信号として出力する第２のバッファ回路と、第１のバッファ回路と略同一の特性の模擬バッファ回路を有し、電圧生成部が出力した出力基本電圧に応じた模擬電圧を生成する模擬回路と、模擬電圧に基づいて、電圧生成部が出力する出力基本電圧を制御する制御部とを備えるドライバ回路を提供する。

第２のバッファ回路は、第１のバッファ回路より、出力する電圧の温度依存性が小さいことが好ましい。また制御部は、模擬電圧と、出力電圧の期待値との差分に基づいて、電圧生成部が出力する出力基本電圧を制御してよい。

第１のバッファ回路は、コレクタ接地増幅回路であって、第２のバッファ回路は、ゲートに与えられる電圧に応じて出力信号を生成する出力トランジスタと、出力トランジスタとコンプリメンタリ対を形成し、第１のバッファ回路が出力した出力電圧に応じた電圧を、出力トランジスタのゲートに供給する補償トランジスタとを有してよい。

電圧生成部は、基準電流を生成する電流源と、入力信号がＨレベルを示す場合の出力電圧の期待値であるＨレベル基準電圧が一端に与えられ、他端における電圧を第１のバッファ回路に出力する出力抵抗と、入力信号がＨレベルを示す場合に出力抵抗に基準電流を流さず、Ｈレベル基準電圧を第１バッファ回路に供給させ、入力信号がＬレベルを示す場合に出力抵抗に基準電流を流し、Ｈレベル基準電圧から電圧降下した降下電圧を、第１のバッファ回路に供給させるスイッチとを有し、模擬回路は、第１のバッファ回路と略同一の特性を有し、降下電圧に応じた第１の模擬電圧を生成する第１の模擬バッファ回路を有し、制御部は、第１の模擬電圧と、入力信号がＬレベルを示す場合の出力電圧の期待値であるＬレベル基準電圧との差分に基づいて、電流源が生成する基準電流の大きさを制御する第１のオペアンプを有してよい。

制御部は、Ｈレベル基準電圧が与えられ、Ｈレベル基準電圧に応じた電圧を出力抵抗の一端に与える第２のオペアンプを更に有し、模擬回路は、第１のバッファ回路と略同一の特性を有し、出力抵抗の一端に与えられる電圧に応じた第２の模擬電圧を生成する第２の模擬バッファ回路を更に有し、第２のオペアンプは、第２の模擬電圧と、Ｈレベル基準電圧との差分に基づいて、出力抵抗の一端に与える電圧を制御してよい。

模擬回路は、電流源と並列に設けられ、基準電流の１／ｎ倍（但しｎは正の実数）の大きさの参照電流を生成する参照電流源と、第２のオペアンプに対して出力抵抗と並列に設けられ、出力抵抗のｎ倍の抵抗値を有し、参照電流が流れることにより降下電圧と略同一の参照電圧を生成する参照抵抗とを有し、第１の模擬バッファ回路は、参照電圧に応じて第１の模擬電圧を生成し、制御部は、第１の模擬電圧と、Ｌレベル基準電圧との差分に基づいて、参照電流源が生成する電流の大きさを更に制御してよい。

電流源は、第１の駆動電流より小さい基準電流を生成してよい。第１のバッファ回路の電圧ゲインは略１であり、第２のバッファ回路の電圧ゲインは１より大きくてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明によれば、低消費電力且つ電圧精度のよいドライバ回路を提供することができる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図３は、本発明の実施形態に係るドライバ回路３００の構成の一例を示す。ドライバ回路３００は、与えられる入力信号に応じた出力信号を出力するものであって、パルス発生部１０、第１のバッファ回路１００、及び第２のバッファ回路７０を備える。

パルス発生部１０は、入力信号を受け取り、入力信号に応じた電圧のパルスを発生し、制御部１２、模擬回路２０、及び電圧生成部４０を備える。まず、ドライバ回路３００の概要について説明する。

電圧生成部４０は、入力信号に応じた出力基本電圧を出力する。そして、第１のバッファ回路１００は、電圧生成部４０が出力した出力基本電圧に応じた出力電圧を出力する。そして、第２のバッファ回路７０は、第１のバッファ回路１００より消費電力が大きく、且つ温度依存性が小さいバッファ回路であって、出力電圧に応じた電圧を生成して出力信号として出力する。つまり、第２のバッファ回路７０は、第１のバッファ回路１００より、出力電圧の経時的な変動が小さく、精度よく動作することができるバッファ回路であり、第１のバッファ回路１００は、第２のバッファ回路７０より低消費電力で動作できるバッファ回路である。

また、模擬回路２０は、第１のバッファ回路１００と略同一の特性の模擬バッファ回路を有し、電圧生成部４０が出力した出力基本電圧に応じた模擬電圧を生成する。そして、制御部１２は、模擬電圧に基づいて、電圧生成部４０が出力する出力基本電圧を制御する。例えば、制御部１２は、模擬電圧と、出力電圧の期待値との差分に基づいて、電圧生成部４０が出力する出力基本電圧を制御する。

このような構成により、第２のバッファ回路７０として精度のよいバッファ回路を用い、且つ第２のバッファ回路７０に入力する電圧を精度よく調整できるため、電圧レベルが精度よく制御された出力信号を生成することができる。また、模擬回路の出力をフィードバックして電圧レベルを制御するため、チップ内の温度変化等による経時的な電圧変動を補償することができる。また、消費電力の小さい第１のバッファ回路１００の模擬回路を用いて制御しているため、低消費電力且つ高精度のドライバ回路を実現することができる。また、第２のバッファ回路７０は、高精度に動作させるため消費電力が大きくなり、入力容量が大きくなってしまう。しかし、第２のバッファ回路７０とパルス発生部１０との間に、第１のバッファ回路１００を設けることにより、第２のバッファ回路７０を駆動させるためのドライブ能力を確保することができる。

また、ドライバ回路３００は、第２のバッファ回路７０におけるオフセット電圧や、電圧ゲインによる誤差を補正するための補正手段を更に備えていてもよい。このような誤差は経時的に変化しないため、例えば予め測定を行い補正データを取得することにより、容易に補正をすることができる。また、第１のバッファ回路１００における電圧ゲインは、略１であってよく、第２のバッファ回路７０の電圧ゲインは、略１である。

次に、ドライバ回路３００の構成の詳細について説明する。本例において電圧生成部４０は、抵抗４２、出力抵抗４４、トランジスタ４６、トランジスタ４８、入力部５０、及び電流源５３を有する。

入力部５０は、入力信号を受け取り、トランジスタ４６のベース端子に入力信号を供給し、トランジスタ４８のベース端子に入力信号の反転信号を供給する。トランジスタ４６及びトランジスタ４８は、略同一の特性を有して並列に設けられ、差動スイッチとして機能する。

抵抗４２は、トランジスタ４６のコレクタ端子に電気的に接続され、出力抵抗４４は、トランジスタ４８のコレクタ端子に電気的に接続される。抵抗４２及び出力抵抗４４の両端のうち、トランジスタ４６又はトランジスタ４８と接続されていない一端には、入力信号がＨレベルを示す場合の出力電圧の期待値であるＨレベル基準電圧（Ｖ_Ｈ）と略等しい電圧が、第２のオペアンプ３６を介して与えられる。また、出力抵抗４４の他端は、第１のバッファ回路１００と電気的に接続され、当該他端における電圧を第１のバッファ回路１００に出力する。

また、トランジスタ４６及びトランジスタ４８のエミッタ端子には、トランジスタ５２及び抵抗５４から構成される電流源５３が接続される。電流源５３は、トランジスタ５２のベース端子に与えられる電圧に応じた大きさの基準電流を生成し、トランジスタ４６及びトランジスタ４８の動作に応じて、基準電流を抵抗４２又は出力抵抗４４のいずれかに流す。電流源５３は、第１のバッファ回路１００において、電流源１０４から供給される駆動電流より小さい基準電流を生成してよい。また、トランジスタ４８のコレクタ端子と、第１のバッファ回路１００とは電気的に接続される。

トランジスタ４６及びトランジスタ４８は、入力信号の電圧がＨレベルを示す場合に、トランジスタ４６がオン状態となり、トランジスタ４８はオフ状態となる。このため、抵抗４２に基準電流が流れ、出力抵抗４４には電流が流れず、第１のバッファ回路１００には、Ｈレベル基準電圧と略等しい電圧が供給される。また、入力信号の電圧がＬレベルを示す場合には、トランジスタ４６がオフ状態となり、トランジスタ４８がオン状態となる。このため、抵抗４２に電流が流れず、出力抵抗４４に基準電流が流れ、第１のバッファ回路１００には、Ｈレベル基準電圧から、出力抵抗４４における電圧降下分を減じた電圧が供給される。つまり、トランジスタ４６及びトランジスタ４８は、このような制御を行うスイッチとして機能する。このような動作により、パルス発生部１０は、入力信号に応じたパルスを生成する。

そして、第１のバッファ回路１００は、電圧生成部４０が出力した出力基本電圧に応じた出力電圧を出力する。第１のバッファ回路１００は、例えばコレクタ接地増幅回路であってよい。ここで、パルス発生部１０は、第１のバッファ回路１００に精度よく出力電圧を出力させるために、第１のバッファ回路１００に入力する電圧を調整する。

模擬回路２０は、第１のバッファ回路１００と略同一の特性の模擬バッファ回路を有し、電圧生成部４０が出力した出力基本電圧に応じた模擬電圧を生成する。本例において、模擬回路２０は、第１の模擬バッファ回路３０、第２の模擬バッファ回路３４、参照抵抗２２、トランジスタ２４、及び参照電流源２７を有する。

参照電流源２７は、電流源５３と並列に設けられ、基準電流の１／ｎ倍（但しｎは正の実数）の大きさの参照電流を生成する。また、トランジスタ２４は、トランジスタ４８が流す電流の１／ｎ倍の電流を流す構造を有する。例えば、トランジスタ２４は、物理的なサイズがトランジスタ４８の１／ｎ倍であってよい。トランジスタ２４のベース端子には、入力信号の最大電圧が定常的に入力されることが好ましい。また、参照抵抗２２は、第２のオペアンプ３６に対して出力抵抗４４と並列に設けられ、出力抵抗の略ｎ倍の抵抗値を有し、参照電流が流れることにより、出力抵抗４４における降下電圧と略同一の参照電圧を生成する。つまり、トランジスタ２４のコレクタ端子における電圧値と、トランジスタ４８のコレクタ端子における電圧値とは略等しくなる。このような構成により、電圧生成部４０の１／ｎ倍の消費電流で、電圧生成部４０が生成する基本出力電圧と略同一の電圧を生成することができる。また、参照電圧と出力電圧との間に誤差が生じている場合には、参照抵抗２２を可変抵抗とし、参照抵抗２２の抵抗値を調整することにより、当該誤差を低減することができる。

そして、第１の模擬バッファ回路３０には、トランジスタ２４のコレクタ端子における参照電圧が供給される。第１の模擬バッファ回路３０は、第１のバッファ回路１００と略同一の特性を有する。このため、第１の模擬バッファ回路３０は、入力信号の電圧がＬレベルである場合に、第１のバッファ回路１００が出力する電圧を模擬した第１の模擬電圧を、参照電圧に応じて生成することができる。

制御部１２の第１のオペアンプ３２は、第１の模擬電圧と、入力信号がＬレベルを示す場合に、第１のバッファ回路１００が出力する出力電圧の期待値であるＬレベル基準電圧（Ｖ_Ｌ）との差分に基づいて、電流源５３が生成する基準電流、及び参照電流源２７が生成する参照電流の大きさを制御する。このような動作により、入力信号がＬレベルを示す場合に、第１のバッファ回路１００が出力する出力電圧を精度よく調整することができる。

また、第２の模擬バッファ回路３４は、出力抵抗４４の一端と電気的に接続される。第２の模擬バッファ回路３４は、第１のバッファ回路１００と略同一の特性を有するため、第２の模擬バッファ回路３４は、入力信号がＨレベルである場合に、第１のバッファ回路１００が出力する電圧を模擬した第２の模擬電圧を出力する。

制御部１２の第２のオペアンプ３６は、Ｈレベル基準電圧が与えられ、Ｈレベル基準電圧に応じた電圧を、出力抵抗４４の一端に供給する。本例においては、第２のオペアンプ３６は、第２の模擬電圧と、Ｈレベル基準電圧との差分に基づいて、出力抵抗４４の当該一端に与える電圧を制御する。このような動作により、入力信号がＨレベルを示す場合に、第１のバッファ回路１００が出力する出力電圧を精度よく調整することができる。

そして、第２のバッファ回路７０は、第１のバッファ回路１００が出力する出力電圧に応じた電圧を生成して、出力信号として出力する。ここで、第２のバッファ回路７０は、第１のバッファ回路１００より精度よく動作できるバッファである。例えば、第２のバッファ回路７０は、第１のバッファ回路１００より、出力する電圧の温度依存性が小さいことが好ましい。

本例において第２のバッファ回路７０は、ゲートに与えられる電圧に応じて出力信号を生成する複数の出力トランジスタ（８４、９０）と、出力トランジスタ（８４、９０）とコンプリメンタリ対を形成し、第１のバッファ回路１００が出力した出力電圧に応じた電圧を、出力トランジスタ（８４、９０）のゲートに供給する補償トランジスタ（７６、７８）とを有する。このような構成により、第２のバッファ回路７０として、温度依存性の小さいバッファを用いることができる。ここで、コンプリメンタリ対のトランジスタとは、例えばｎｐｎトランジスタと、ｐｎｐトランジスタとの組み合わせである。

図４は、パルス発生部１０の構成の他の例を示す。本例においてパルス発生部１０は、第１のバッファ回路１００が出力する出力電圧の期待値として、３つの基準電圧（Ｖ_０、Ｖ_１、Ｖ_２、但しＶ_０＞Ｖ_１＞Ｖ_２）が与えられ、多値の電圧レベルを有するパルスを発生する。パルス発生部１０は、第１の模擬回路２０−１、第２の模擬回路２０−２、第１の電圧生成部４０−１、第２の電圧生成部４０−２、第２の模擬バッファ回路３４、及び複数のオペアンプ（３６、３２−１、３２−２）からなる制御部（図示せず）を有する。また、図４において図３と同一の符号を付した構成要素は、図３において説明した構成要素と略同一の機能及び構成を有してよい。

第２の電圧生成部４０−２は、図３において説明した電圧生成部４０と同一の構成を有する。また、第１の電圧生成部４０−１は、図３において説明した電圧生成部４０の構成に対し、出力抵抗４４を有さないことを除き、同一の構成を有する。第１の電圧生成部４０−１のトランジスタ４８のコレクタ端子は、第２の電圧生成部４０−２の出力抵抗４４に電気的に接続される。

また、第１の模擬回路２０−１及び第２の模擬回路２０−２は、図３において説明した模擬回路２０の構成に対し、第２の模擬バッファ回路３４を有さないことを除き、同一の構成を有する。第２の模擬バッファ回路３４は、図４に示すように、第１の模擬回路２０−１及び第２の模擬回路２０−２に対して１つのみ設けられる。

また、第１のオペアンプ３６は、第２の電圧生成部４０−２の出力抵抗４４の一端に電気的に接続され、出力抵抗４４の一端に与えられる電圧を制御する。そして、第１のオペアンプ３２−１は、第１の模擬回路２０−１と対応して設けられ、第１の模擬回路２０−１の第１の模擬バッファ回路３０が出力する第１の模擬電圧に応じて、第１の模擬回路２０−１の参照電流源２７及び第１の電圧生成部４０−１の電流源５３が生成する参照電流及び基準電流を制御する。

また、第１のオペアンプ３２−２は、第２の模擬回路２０−２と対応して設けられ、第２の模擬回路２０−２の第１の模擬バッファ回路３０が出力する第１の模擬電圧に応じて、第２の模擬回路２０−２の参照電流源２７及び第２の電圧生成部４０−２の電流源５３が生成する参照電流及び基準電流を制御する。

このような構成において、第１の電圧生成部４０−１の入力部５０（以下第１の入力部５０）及び第２の電圧生成部４０−２の入力部５０（以下第２の入力部５０）に、出力するべき出力信号の電圧レベルに応じた入力信号を入力することにより、パルス発生部１０は、多値の電圧レベルを有するパルスを発生する。例えば、第１の入力部５０及び第２の入力部５０に共にＨレベルの入力信号を入力した場合、第１の電圧生成部４０−１のトランジスタ４８（以下第１のトランジスタ４８）及び第２の電圧生成部４０−２のトランジスタ４８（以下第２のトランジスタ４８）は、共にオフ状態となり、第１のバッファ回路１００には、基準電圧Ｖ_０に応じた電圧が供給される。

また、第１の入力部５０にＨレベルの入力信号を入力し、第２の入力部５０にＬレベルの入力信号を入力した場合、第２のトランジスタ４８のみがオン状態となり、第１のバッファ回路１００には、基準電圧Ｖ_２に応じた電圧が供給される。例えば、出力抵抗４４の抵抗値をＲとし、第２の電圧生成部４０−２の電流源５３が生成する基準電流をＩ_Ｌ２とした場合、第１のバッファ回路１００には、Ｖ_０−Ｒ×Ｉ_Ｌ２の電圧が入力される。

また、第１の入力部５０にＬレベルの入力信号を入力し、第２の入力部５０にＨレベルの入力信号を入力した場合、第１のトランジスタ４８のみがオン状態となり、第１のバッファ回路１００には、基準電圧Ｖ_１に応じた電圧が供給される。例えば、第１の電圧生成部４０−１の電流源５３が生成する基準電流をＩ_Ｌ１とした場合、第１のバッファ回路１００には、Ｖ_０−Ｒ×Ｉ_Ｌ１の電圧が入力される。

図５は、パルス発生部１０の構成の他の例を示す図である。図５において図４と同一の符号を付した構成要素は、図４において説明した構成要素と略同一の機能及び構成を有する。本例におけるパルス発生部１０は、図４において説明したパルス発生部１０の構成に加え、トランジスタ２０２、及び電流源２００を更に備える。電流源２００は、参照電流源２７と略同一の構成を有しており、トランジスタ２０４のベース端子に、第１のオペアンプ３２−１が出力する電圧を受け取る。即ち、電流源２００は、第１の模擬回路２０−１の参照電流源２７が生成する基準電流と同一の電流を生成する。

また、電流源２００は、第２の模擬回路２０−２の参照抵抗２２（以下第２の参照抵抗２２）に対して、第２の模擬回路２０−２の参照電流源２７と並列に接続される。第１の電圧生成部の電流源５３が生成する基準電流をＩ_Ｌ１、第２の電圧生成部の電流源が生成する基準電流をＩ_Ｌ２とすると、第２の参照抵抗２２には、Ｉ_Ｌ１＋Ｉ_Ｌ２の電流が流れる。

また、第１の入力部５０及び第２の入力部５０に共にＬレベルの入力信号を入力した場合、第１のトランジスタ４８及び第２のトランジスタ４８は共にオン状態となり、出力抵抗４４には、第１のトランジスタ４８に流れる電流と、第２のトランジスタ４８に流れる電流の和の電流による電圧降下が生じ、第１のバッファ回路１００には、Ｖ_０−Ｒ×（Ｉ_Ｌ１＋Ｉ_Ｌ２）の電圧が入力される。パルス発生部１０をこのような構成にすることにより、多値の出力信号を、低消費電力、且つ高精度で生成することができる。

つまり、第１の入力部５０及び第２の入力部５０が共にＬレベルの入力信号を入力した場合、第１のバッファ回路１００には、Ｖ_０−Ｒ×（Ｉ_Ｌ１＋Ｉ_Ｌ２）の電圧が入力されるが、第１のオペアンプ３２−２は、当該電圧が基準電圧Ｖ_２と略等しくなるように、基準電流Ｉ_Ｌ２の大きさを制御する。つまり、第１のバッファ回路１００には、基準電圧Ｖ_２と略等しい電圧が入力される。

また、第１の入力部５０にＬレベルの入力信号を入力し、第２の入力部５０にＨレベルの入力信号を入力した場合、第１のバッファ回路１００には、Ｖ_０−Ｒ×Ｉ_Ｌ１の電圧が入力されるが、第１のオペアンプ３２−１は、当該電圧が基準電圧Ｖ_１と略等しくなるように制御する。

また、第１の入力部５０及び第２の入力部５０に共にＨレベルの入力信号を入力した場合、第１のバッファ回路１００には、第２のオペアンプ３６により調整された基準電圧Ｖ_０と略等しい電圧が入力される。このような構成により、図４において説明したパルス発生部１０とは異なる電圧レベルを有する多値のパルスを生成することができる。

図６は、ドライバ回路３００の構成の他の例を示す。本例におけるドライバ回路３００は、パルス発生部１０及びバッファ回路２２０を備える。バッファ回路２２０は、図３において説明した第１のバッファ回路１００又は第２のバッファ回路７０と同一の構成及び機能を有する。

パルス発生部１０は、第１のオペアンプ１１８、第２のオペアンプ１２０、模擬回路２０、及び電圧生成部４０を有する。電圧生成部４０は、図３において説明した電圧生成部４０と同一の構成及び機能を有する。また、第１のオペアンプ１１８は、バッファ回路２２０が出力する出力電圧の期待値であるＨレベル基準電圧（Ｖ_Ｈ）を、出力抵抗４４の一端に入力する。

模擬回路２０は、電圧生成部４０における出力抵抗４４、トランジスタ４８、及び電流源５３を模擬した、参照抵抗２２、トランジスタ２４、及び参照電流源２７を有する。これらの構成は、図３において同一の符号を付した構成要素と同一の機能及び構成を有する。また、模擬回路２０は、ベース電流補償回路１１３を更に有する。ベース電流補償回路１１３は、参照電流源２７のミラー回路を構成するトランジスタ１１４及び抵抗１１６、及びトランジスタ１１４と第１のオペアンプ１１８とを電気的に接続する抵抗１１２を有する。

トランジスタ１１４は、ベース端子とエミッタ端子とが接続されており、またベース端子がトランジスタ２６のベース端子に接続される。このような構成により、トランジスタ２６における漏れ電流によって生じる出力電圧の誤差を低減することができる。

図７は、パルス発生部１０の構成の他の例を示す図である。本例におけるパルス発生部１０は、制御部１２、模擬回路２０、及び電圧生成部４０を有する。電圧生成部４０は、第１の電流源２３５、第２の電流源２５３、及び複数のトランジスタ（２３８、２４０、２４８、２５０）、抵抗２４２、出力抵抗２４６、及び入力部２６０を主に有する。

第１の電流源２３５と第２の電流源２５３との間には、トランジスタ２３８及びトランジスタ２４８が直列に接続されており、また、これらのトランジスタと並列に、トランジスタ２４０及びトランジスタ２５０が直列に接続される。トランジスタ２３８及びトランジスタ２４０は、例えばｐｎｐ型のトランジスタであり、この場合トランジスタ２４８及びトランジスタ２５０はｎｐｎ型のトランジスタである。

トランジスタ２３８及びトランジスタ２４０のベース端子には、バッファ２５６を介して入力部２６０から入力信号が与えられ、トランジスタ２４８及びトランジスタ２５０のベース端子には、バッファ２５８を介して入力部２６０から入力信号が与えられる。本例において、トランジスタ２３８及びトランジスタ２５０には入力信号が与えられ、トランジスタ２４０及びトランジスタ２４８には入力信号の反転信号が与えられる。つまり、トランジスタ２４０及びトランジスタ２５０はオンオフの動作が同一であり、トランジスタ２３８及びトランジスタ２４８はオンオフの動作が同一である。

トランジスタ２４０とトランジスタ２５０の間には、出力抵抗２４６の一端が接続されており、出力抵抗２４６の他端は、第２のオペアンプ１９８に接続される。また、出力抵抗の当該一端はバッファ回路２２０に更に接続されており、当該一端における電圧がバッファ回路２２０に供給される。第２のオペアンプ１９８は、基準電圧Ｖ_０が与えられる電圧フォロワ回路であり、基準電圧Ｖ_０と略等しい電圧を出力抵抗２４６の当該他端に印加する。

つまり、トランジスタ２４０及びトランジスタ２５０が共にオフ状態である場合、出力抵抗２４６には電流が流れないため、バッファ回路２２０には、基準電圧Ｖ_０と略等しい電圧が供給される。また、トランジスタ２４０及びトランジスタ２５０が共にオン状態となる場合、トランジスタ２４０には第１の電流源２３５が生成する電流Ｉ_Ｌａが流れ、トランジスタ２５０には第２の電流源２５３が生成する電流Ｉ_Ｌｂが流れる。このため、出力抵抗２４６には、これらの差分の電流が流れ、その電流の向きは電流Ｉ_Ｌａ及び電流Ｉ_Ｌｂの大小関係により定まる。例えば、Ｉ_Ｌａ＜Ｉ_Ｌｂである場合、出力抵抗２４６には、第２のオペアンプ１９８からトランジスタ２５０の方向に電流が流れ、基準電圧Ｖ_０から電圧降下した電圧がバッファ回路２２０に供給される。また、Ｉ_Ｌａ＞Ｉ_Ｌｂである場合、出力抵抗２４６には逆向きの電流が流れ、基準電圧Ｖ_０から昇圧した電圧がバッファ回路２２０に供給される。これらの電流Ｉ_Ｌａ、Ｉ_Ｌｂの大きさは、トランジスタ２３６及びトランジスタ２５４のベース端子に入力される電圧により定まる。

模擬回路２０は、第１の参照電流源２１３、第２の参照電流源２３１、第１のベース電流補償回路２１７、第２のベース電流補償回路２２５、トランジスタ２１８、トランジスタ２２２、及び抵抗２２１を有する。第１の参照電流源２１３及び第２の参照電流源２３１は、図６において説明した参照電流源２７と略同一の構成を有する。また、第１のベース電流補償回路２１７及び第２のベース電流補償回路２２５は、図６において説明したベース電流補償回路１１３と略同一の構成を有する。

第１の参照電流源２１３、トランジスタ２１８、トランジスタ２２２、及び第２の参照電流源２３１は、それぞれ第１の電流源２３５、トランジスタ２４０、トランジスタ２５０、及び第２の電流源２５３の模擬回路となり、直列に接続される。また、トランジスタ２１８及びトランジスタ２２２は定常的にオン状態となるベース電圧が与えられる。

また、第１のベース電流補償回路２１７及び第２のベース電流補償回路２２５は、それぞれ第１の参照電流源２１３及び第２の参照電流源２３１と並列に設けられる。また、抵抗２２１は、出力抵抗２４６の模擬回路として設けられ、一端がトランジスタ２１８及びトランジスタ２２２の間に接続され、他端が第２のオペアンプ１９８に接続される。また、第１のオペアンプ１９４には、基準電圧Ｖ_１が与えられ、抵抗２２１を介して与えられる基準電圧Ｖ_０と、基準電圧Ｖ_１との差分に応じた電流を、第１のベース電流補償回路２１７と第２のベース電流補償回路２２５とを接続する経路に出力する。

ここで、Ｖ_０＜Ｖ_１である場合には、第１のベース電流補償回路２１７に流れる電流が増大し、第２のベース電流補償回路２２５に流れる電流が減少する。このため、Ｉ_Ｌａ＞Ｉ_Ｌｂとなり、基準電圧Ｖ_０から昇圧した電圧がバッファ回路２２０に供給される。

また、Ｖ_０＞Ｖ_１である場合には、Ｉ_Ｌａ＜Ｉ_Ｌｂとなり、基準電圧Ｖ_０から降圧した電圧がバッファ回路２２０に供給される。以上説明したように、本例によれば基準電圧として与えるＶ_０、Ｖ_１の大きさを制御することにより、多様な電圧レベルを有するパルスを生成することができる。

図８は、パルス発生部１０の構成の他の例を示す図である。本例におけるパルス発生部１０は、図７において説明したパルス発生部１０の構成に加え、第１の模擬バッファ回路３０を更に備える。第１の模擬バッファ回路３０は、図４に関連して説明した第１の模擬バッファ回路３０と同一又は同様の機能及び構成を有してよい。

第１の模擬バッファ回路３０は、第１のオペアンプ１９４及び第２のオペアンプ１９８のそれぞれに対応して設けられ、対応するオペアンプが出力する電圧を、当該オペアンプの入力端にフィードバックする経路に設けられる。このような構成とすることにより、パルス発生部１０を高精度に動作させることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

従来のドライバ回路４００を示す図である。 従来の他のドライバ回路４００を示す図である。 本発明の実施形態に係るドライバ回路３００の構成の一例を示す図である。 パルス発生部１０の構成の他の例を示す図である。 パルス発生部１０の構成の他の例を示す図である。 ドライバ回路３００の構成の他の例を示す。 パルス発生部１０の構成の他の例を示す図である。 パルス発生部１０の構成の他の例を示す図である。

符号の説明

１０・・・パルス発生部、１２・・・制御部、２０・・・模擬回路、２２・・・参照抵抗、２４、２６・・・トランジスタ、２７・・・参照電流源、３０・・・第１の模擬バッファ回路、３２・・・第１のオペアンプ、３４・・・第２の模擬バッファ回路、３６・・・第２のオペアンプ、４０・・・電圧生成部、４２・・・抵抗、４４・・・出力抵抗、４６、４８・・・トランジスタ、５０・・・入力部、５２・・・トランジスタ、５３・・・電流源、５４・・・抵抗、７０・・・第２のバッファ回路、７６、７８・・・補償トランジスタ、８４・・・トランジスタ、１００・・・第１のバッファ回路、１０４・・・電流源、１１２・・・抵抗、１１３・・・ベース電流補償回路、１１４・・・トランジスタ、１１６・・・抵抗、１１８・・・第１のオペアンプ、１２０・・・第２のオペアンプ、１９４・・・第１のオペアンプ、１９８・・・第２のオペアンプ、２００・・・電流源、２０２、２０４・・・トランジスタ、２１３・・・第１の参照電流源、２１７・・・第１のベース電流補償回路、２１８・・・トランジスタ、２２０・・・バッファ回路、２２１・・・抵抗、２２２・・・トランジスタ、２２５・・・第２のベース電流補償回路、２３１・・・第２の参照電流源、２３５・・・第１の電流源、２３６、２３８、２４０、２４８、２５０、２５４・・・トランジスタ、２４２・・・抵抗、２４６・・・出力抵抗、２５３・・・第２の電流源、２５６、２５８・・・バッファ、２６０・・・入力部、３００・・・ドライバ回路、４００・・・ドライバ回路、４０２、４０４・・・バッファアンプ、４０６、４０８・・・ＣＭＯＳスイッチ、４１０・・・出力抵抗、４１２・・・伝送線路、４２０、４２２、４２４・・・バッファ回路

Claims (9)

1. 与えられる入力信号に応じた出力信号を出力するドライバ回路であって、
   前記入力信号に応じた出力基本電圧を出力する電圧生成部と、
   前記電圧生成部が出力した前記出力基本電圧に応じた出力電圧を出力する第１のバッファ回路と、
   前記第１のバッファ回路より消費電力が大きく、前記出力電圧に応じた電圧を生成して前記出力信号として出力する第２のバッファ回路と、
   前記第１のバッファ回路と略同一の特性の模擬バッファ回路を有し、前記電圧生成部が出力した前記出力基本電圧に応じた模擬電圧を生成する模擬回路と、
   前記模擬電圧に基づいて、前記電圧生成部が出力する前記出力基本電圧を制御する制御部と
   を備えるドライバ回路。
2. 前記第２のバッファ回路は、前記第１のバッファ回路より、出力する電圧の温度依存性が小さい
   請求項１に記載のドライバ回路。
3. 前記制御部は、前記模擬電圧と、前記出力電圧の期待値との差分に基づいて、前記電圧生成部が出力する前記出力基本電圧を制御する
   請求項２に記載のドライバ回路。
4. 前記第１のバッファ回路は、コレクタ接地増幅回路であって、
   前記第２のバッファ回路は、
   前記ゲートに与えられる電圧に応じて前記出力信号を生成する出力トランジスタと、
   前記出力トランジスタとコンプリメンタリ対を形成し、前記第１のバッファ回路が出力した前記出力電圧に応じた電圧を、前記出力トランジスタのゲートに供給する補償トランジスタと
   を有する
   請求項３に記載のドライバ回路。
5. 前記電圧生成部は、
   基準電流を生成する電流源と、
   前記入力信号がＨレベルを示す場合の前記出力電圧の期待値であるＨレベル基準電圧が一端に与えられ、他端における電圧を前記第１のバッファ回路に出力する出力抵抗と、
   前記入力信号がＨレベルを示す場合に前記出力抵抗に前記基準電流を流さず、前記Ｈレベル基準電圧を前記第１バッファ回路に供給させ、前記入力信号がＬレベルを示す場合に前記出力抵抗に前記基準電流を流し、前記Ｈレベル基準電圧から電圧降下した降下電圧を、前記第１のバッファ回路に供給させるスイッチと
   を有し、
   前記模擬回路は、前記第１のバッファ回路と略同一の特性を有し、前記降下電圧に応じた第１の模擬電圧を生成する第１の模擬バッファ回路を有し、
   前記制御部は、前記第１の模擬電圧と、前記入力信号がＬレベルを示す場合の前記出力電圧の期待値であるＬレベル基準電圧との差分に基づいて、前記電流源が生成する前記基準電流の大きさを制御する第１のオペアンプを有する
   請求項３に記載のドライバ回路。
6. 前記制御部は、前記Ｈレベル基準電圧が与えられ、前記Ｈレベル基準電圧に応じた電圧を前記出力抵抗の前記一端に与える第２のオペアンプを更に有し、
   前記模擬回路は、前記第１のバッファ回路と略同一の特性を有し、前記出力抵抗の前記一端に与えられる電圧に応じた第２の模擬電圧を生成する第２の模擬バッファ回路を更に有し、
   前記第２のオペアンプは、前記第２の模擬電圧と、前記Ｈレベル基準電圧との差分に基づいて、前記出力抵抗の前記一端に与える電圧を制御する
   請求項５に記載のドライバ回路。
7. 前記模擬回路は、
   前記電流源と並列に設けられ、前記基準電流の１／ｎ倍（但しｎは正の実数）の大きさの参照電流を生成する参照電流源と、
   前記第２のオペアンプに対して前記出力抵抗と並列に設けられ、前記出力抵抗のｎ倍の抵抗値を有し、前記参照電流が流れることにより前記降下電圧と略同一の参照電圧を生成する参照抵抗と
   を有し、
   前記第１の模擬バッファ回路は、前記参照電圧に応じて前記第１の模擬電圧を生成し、
   前記制御部は、前記第１の模擬電圧と、前記Ｌレベル基準電圧との差分に基づいて、前記参照電流源が生成する電流の大きさを更に制御する
   請求項６に記載のドライバ回路。
8. 前記電流源は、前記第１の駆動電流より小さい前記基準電流を生成する
   請求項５に記載のドライバ回路。
9. 前記第１のバッファ回路の電圧ゲインは略１であり、前記第２のバッファ回路の電圧ゲインは略１である
   請求項３に記載のドライバ回路。

Images