[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3904024B1 - 積層電子部品 - Google Patents

積層電子部品 Download PDF

Info

Publication number
JP3904024B1
JP3904024B1 JP2005286748A JP2005286748A JP3904024B1 JP 3904024 B1 JP3904024 B1 JP 3904024B1 JP 2005286748 A JP2005286748 A JP 2005286748A JP 2005286748 A JP2005286748 A JP 2005286748A JP 3904024 B1 JP3904024 B1 JP 3904024B1
Authority
JP
Japan
Prior art keywords
film
component
resistor film
conductive
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005286748A
Other languages
English (en)
Other versions
JP2007096215A (ja
Inventor
隆司 澤田
研次郎 羽田野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005286748A priority Critical patent/JP3904024B1/ja
Priority to PCT/JP2006/315640 priority patent/WO2007039983A1/ja
Priority to CN200680027136A priority patent/CN100587868C/zh
Priority to KR1020087001678A priority patent/KR100939987B1/ko
Application granted granted Critical
Publication of JP3904024B1 publication Critical patent/JP3904024B1/ja
Publication of JP2007096215A publication Critical patent/JP2007096215A/ja
Priority to US12/029,613 priority patent/US7605683B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Adjustable Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

【課題】端子電極において抵抗体膜を形成することによって、抵抗素子を複合した積層電子部品において、抵抗体膜を形成した端子電極上にめっき膜を電気めっきによって能率的かつ均一な膜厚をもって形成できるようにする。
【解決手段】端子電極11を形成するため、部品本体2の表面に抵抗体膜21を直接形成し、この抵抗体膜21を覆うように比較的低い体積抵抗率を有する導電性樹脂膜22を形成する。導電性樹脂膜22は、好ましくは、1×10−4Ω・m未満の比抵抗を有するようにされ、その上に、電気めっきによって、均一な膜厚のめっき膜23を能率的に形成することができる。
【選択図】図3

Description

この発明は、積層電子部品に関するもので、特に、積層構造を有する部品本体の外表面上に内部電極と電気的に接続されるように形成される端子電極の構造に関するものである。
ICの電源ラインでは、一般に、グラウンドとの間にバイパスコンデンサを接続することにより、ノイズを除去している。ところで、高密度実装可能とするためにほぼ全面が電源用導体パターンやグラウンド用導体パターンで覆われているプリント回路基板を用いた場合、電源とグラウンドとの間で共振現象が発生しやすい。共振現象が発生すると、放射ノイズが発生することになるため、共振現象を抑制する必要がある。
ところが、この共振現象を抑制するために、バイパスコンデンサとして積層セラミックコンデンサを用いると、積層セラミックコンデンサは、通常、等価直列抵抗(ESR)が数mΩと小さく、自己共振周波数が1〜100MHz程度であるため、この周波数帯のインピーダンスが小さくなる。その結果、前述の共振現象であって、1〜100MHz帯で発生するものについては、これを抑えることができない。
一般に、積層セラミックコンデンサに対して直列に抵抗を接続すれば、共振現象を抑制できることが知られている。そして、このように共振現象を抑制できるようにするため、上述の抵抗を、ディスクリートな部品として積層セラミックコンデンサに接続するのではなく、積層セラミックコンデンサ自身の端子電極に組み込むことによって、抵抗を直列に接続した構造とされた積層セラミックコンデンサが、たとえば特許文献1および2に記載されている。特に、特許文献2では、導電性粒子と硬化型樹脂とを含む抵抗体ペーストを用いて、端子電極の下地となる抵抗体膜を形成し、その上に電気めっき膜を形成することが記載されている。
しかしながら、上記特許文献2に記載のように、抵抗体膜上に電気めっきを施す場合、抵抗体膜の体積抵抗率が高いと、電気めっき時の電流が流れにくいため、電気めっきを施すことが困難である。
また、抵抗体膜上にめっき膜をたとえ形成できたとしても、めっき膜を均一な厚みで形成することが困難である。その結果、めっき膜の厚みの薄い箇所から湿気が浸入しやすくなり、耐湿性が劣化することがある。さらに、めっき膜の厚みが不均一である場合、抵抗体膜とめっき膜との間の接合力が比較的低く、実装工程などにおいて熱が加わった場合、抵抗体膜とめっき膜との間で剥がれが生じやすく、そのため、抵抗値の変動が生じやすい。
なお、以上の説明は、積層セラミックコンデンサについて行なったが、抵抗体膜を有する端子電極を備える他の積層電子部品においても、同様の問題に遭遇し得る。
実開昭62−184728号公報 特開平11−283866号公報
そこで、この発明の目的は、上述の問題を解決し得る積層電子部品を提供しようとすることである。
この発明は、チップ状の部品本体と部品本体の外表面上に形成される複数の端子電極とを備える、積層電子部品に向けられる。部品本体は、複数の絶縁体層と複数の絶縁体層間の特定の界面に沿って形成されかつ部品本体の外表面上に引き出されて特定の端子電極に電気的に接続される内部電極とが積層された積層構造を有している。
このような積層電子部品において、この発明では、前述した技術的課題を解決するため、端子電極の少なくとも1つは、カーボン粒子を熱硬化性樹脂に分散させた組成を有する抵抗体膜と、この抵抗体膜を直接覆いかつ抵抗体膜より低い体積抵抗率を有する導電性樹脂膜とを備える、抵抗性端子電極とされることを特徴としている。
上述の抵抗性端子電極は、導電性樹脂膜上に電気めっきによって形成されるめっき膜をさらに備えることが好ましい。
部品本体が相対向する2つの主面とこれら主面間を連結する側面とを有しているとき、抵抗体膜は、側面上の領域にのみ形成され、それによって、主面上には延びないようにされ、他方、導電性樹脂膜は、側面上で抵抗体膜を覆いかつその一部が主面の一部上にまで延びるように形成されることが好ましい。
この発明の第1の実施態様では、抵抗体膜は、部品本体の表面に直接形成され、かつ内部電極に接触している。この場合、抵抗体膜に接触する内部電極は、その端縁が部品本体の表面から突出していることが好ましい。また、抵抗体膜が、前述のように、カーボン粒子を熱硬化性樹脂に分散させた組成を有しているので、抵抗体膜に接触する内部電極は、Ni、Ag、PdもしくはAuまたはこれらの少なくとも2種からなる合金を導電成分として含むことが好ましい。
この発明の第2の実施態様では、抵抗性端子電極は、抵抗体膜の下に形成される下地膜をさらに備え、下地膜は、金属焼結体を導電成分として含み、かつ内部電極に接触している。この第2の実施形態において、抵抗体膜が、前述のように、カーボン粒子を熱硬化性樹脂に分散させた組成を有しているので、下地膜は、Ni、Ag、PdもしくはAuまたはこれらの少なくとも2種からなる合金を導電成分として含むことが好ましい。また、内部電極の導電成分は、下地膜の導電成分に含まれる金属と同種の金属を含むことが好ましい。
この発明に係る積層電子部品において、抵抗体膜の比抵抗は、1×10−4Ω・m以上であることが好ましい。
他方、導電性樹脂膜の比抵抗は、1×10−4Ω・m未満であることが好ましい。
この発明において、内部電極が、静電容量を形成するように絶縁体層を介して互いに対向する少なくとも1対の第1および第2の内部電極を備え、端子電極が、第1の内部電極に電気的に接続される第1の端子電極と第2の内部電極に電気的に接続される第2の内部電極とを備えていてもよい。この場合、この発明に係る積層電子部品は、CR複合部品を構成する。
この発明に係る積層電子部品は、他の局面では、端子電極の少なくとも1つは、導電性粒子を熱硬化性樹脂に分散させた組成を有する抵抗体膜と、この抵抗体膜を直接覆いかつ抵抗体膜より低い体積抵抗率を有する導電性樹脂膜と、この導電性樹脂膜を直接覆うように形成されためっき膜とを備える、抵抗性端子電極とされることを特徴としている。
この発明によれば、積層電子部品に備える抵抗性端子電極において、抵抗体膜が、当該抵抗体膜より低い体積抵抗率を有する導電性樹脂膜によって覆われるので、抵抗性端子電極に対して、良好な電気めっきが可能な構造を与えることができる。
したがって、抵抗性端子電極において、導電性樹脂膜上に電気めっきによってめっき膜が形成されたとき、このめっき膜の厚みを均一なものとすることができる。そのため、積層電子部品の耐湿性を確保できるとともに、たとえば実装工程での熱による抵抗値の変動を生じさせにくくすることができる。なお、めっき膜が、たとえばNiのような半田の溶融温度では溶融しない金属からなる層と、その上に形成される、たとえばSnのような半田濡れ性の良好な金属からなる層との2層構造を有していると、抵抗性端子電極において、湿気からのシール性を確保することができるとともに、半田付け工程に対する耐熱性を確保することができ、さらに、良好な半田付け性を与えることができる。
部品本体が、相対向する2つの主面とこれら主面間を連結する側面とを有している場合において、抵抗体膜が、主面上には延びないように、側面上の領域にのみ形成され、導電性樹脂膜が、側面上で抵抗体膜を覆いかつその一部が主面の一部上にまで延びるように形成されると、抵抗体膜を外部環境からより遠ざけることができ、耐湿性をより向上させることができる。
この発明の第1の実施態様によれば、抵抗体膜が、部品本体の表面に直接形成され、かつ内部電極に接触するようにされるので、抵抗体膜の下に下地膜が形成される第2の実施態様に比べて、次のような優れた効果が奏される。
第2の実施態様のように、下地膜を形成する場合には、導電性ペーストの塗布および焼付けが適用されるが、導電性ペーストの塗布において、特にコーナー部分では塗布状態のコントロールが難しく、塗布厚みがばらつく。同様に、抵抗体膜を形成する場合にも、コーナー部分の塗布状態のコントロールが難しく、塗布厚みがばらつく。抵抗値は、抵抗体膜上に形成した導電性樹脂膜と下地膜との間に介在する抵抗体膜の最も厚みの薄い部分によって支配的に決定されるが、導電性ペーストや抵抗ペーストを塗布する場合、一般的にコーナー部分の塗布厚みが最も薄く、かつ塗布状態のコントロールが難しいため、コーナー部分での抵抗体膜の厚みばらつきが抵抗体膜の厚みばらつきが抵抗値に大きな影響を与えることになる。
これに対して、第1の実施態様の場合には、内部電極が引き出された側面上に抵抗体膜が直接形成されるため、側面での塗布状態のコントロールはしやすくなり、抵抗体膜の厚みのばらつきが抵抗値に及ぼす影響が少なくなり、抵抗値のばらつきを抑制することができる。
また、内部電極の引出し面積が抵抗値に影響を及ぼすことになるが、このような内部電極の引出し面積のばらつきは小さいため、この点においても、抵抗値のばらつきを小さくすることができる。さらに、下地膜の形成のためのコストが不要となる。
この発明の第1の実施態様において、抵抗体膜に接触する内部電極の端縁が部品本体の表面から突出していると、内部電極と抵抗体膜ひいては抵抗性端子電極との間で信頼性の高い電気的接続状態が得られ、また、製品としての積層電子部品間での抵抗値のばらつきを抑制することができる。
この発明の第1の実施態様において、抵抗体膜が、カーボン粒子を熱硬化性樹脂に分散させた組成を有しているので、内部電極が、Ni、Ag、PdもしくはAuまたはこれらのうちの少なくとも2種からなる合金を導電成分として含むようにされると、抵抗体膜と内部電極との間で電池反応が発生することがなく、界面の接触抵抗が増加する問題に遭遇することはない。同様に、この発明の第2の実施態様において、抵抗体膜が、カーボン粒子を熱硬化性樹脂に分散させた組成を有しているので、下地膜が、Ni、Ag、PdもしくはAuまたはこれらのうちの少なくとも2種からなる合金を導電成分として含んでいる場合にも、抵抗体膜と下地膜との間で電池反応が発生することがなく、界面の接触抵抗が増加する問題に遭遇することはない。
また、上述のように、内部電極または下地膜の導電成分として、Ni、Ag、PdまたはAuのような金属が用いられると、抵抗体膜および導電性樹脂膜を形成する際に各々の樹脂成分を硬化させるために付与される熱による特性変化が生じにくいものとすることができる。
この発明の第2の実施態様において、内部電極の導電成分が、下地膜の導電成分に含まれる金属と同種の金属を含んでいると、下地膜を形成するための焼成工程において、異種金属の場合に発生し得る金属の拡散を生じないようにすることができ、そのため、抵抗値を安定化させることができる。
この発明において、抵抗体膜の比抵抗が1×10−4Ω・m以上であると、共振防止用に十分な抵抗を抵抗性端子電極に確実に与えることができる。
この発明において、導電性樹脂膜の比抵抗が1×10−4Ω・m未満であると、良好なめっき付与性を導電性樹脂膜に確実に与えることができる。
この発明に係る積層電子部品がCR複合部品を構成する場合、このCR複合部品を電源ラインとグラウンドとの間に挿入するように用いると、CR複合部品が有する容量成分による電圧変動抑制効果と抵抗成分による共振抑制効果とが発揮され、電源電圧の安定化を図ることができる。
図1および図2は、この発明に係る積層電子部品の一例としての3端子CR複合部品1の一般的な構造を説明するためのもので、図1は、3端子CR複合部品1の外観を示す斜視図であり、図2は、3端子CR複合部品1の内部構造を断面で示す平面図であり、図2(a)と同(b)とでは互いに異なる断面を示している。
3端子CR複合部品1は、チップ状の部品本体2を備えている。部品本体2は、相対向する2つの主面3および4とこれら主面3および4間を連結する4つの側面5〜8とを有する直方体状をなしている。部品本体2の外表面上には、2つの第1の端子電極9および10ならびに2つの第2の端子電極11および12がそれぞれ形成されている。
より詳細には、一方の第1の端子電極9は、部品本体2の短辺側の一方の側面5の中央部において帯状に延びながら、その一部が隣接する主面3および4の各一部にまで延びるように形成されている。他方の第1の端子電極10は、上記側面5に対向する側面6の中央部において帯状に延びながら、その一部が隣接する主面3および4の各一部にまで延びるように形成されている。
また、一方の第2の端子電極11は、部品本体2の長辺側の一方の側面7の中央部において帯状に延びながら、その一部が隣接する主面3および4の各一部にまで延びるように形成されている。他方の第2の端子電極12は、上記側面7に対向する側面8の中央部において帯状に延びながら、その一部が隣接する主面3および4の各一部にまで延びるように形成されている。
部品本体2は、図2に示されているように、たとえばBaTiO系誘電体セラミックのようなセラミックからなる複数の絶縁体層13を積層した積層構造を有している。部品本体2の内部には、複数の絶縁体層13間の特定の界面に沿って、少なくとも1対の第1および第2の内部電極14および15が設けられている。第1および第2の内部電極14および15は、交互に積層され、かつ互いに対向し、この対向によって、静電容量が形成される。
なお、図2(a)と同(b)とは互いに異なる断面を示していることは前述したが、図2(a)は、上述の第1の内部電極14が位置する面での断面を示し、同(b)は、上述の第2の内部電極15が位置する面での断面を示している。
第1の内部電極14は、部品本体2の短辺側の側面5および6上にそれぞれ比較的細幅の引出し部16および17をもって引出されて、前述の第1の端子電極9および10に電気的に接続される。他方、第2の内部電極15は、部品本体2の長辺側の側面7および8上にそれぞれ比較的細幅の引出し部18および19を持って引出されて、前述の第2の端子電極11および12に電気的に接続される。
この発明の第1の実施形態では、以上のような3端子CR複合部品1に備える第2の端子電極11および12が抵抗性端子電極とされ、これら第2の端子電極11および12の各々において、図3に示すような構造が採用される。図3は、この発明の第1の実施形態を説明するためのもので、図1および図2を参照して説明した3端子CR複合部品1の主要部を断面で示す正面図である。また、図4は、図3に示した3端子CR複合部品1の主要部のさらに一部を拡大して示す図である。図3および図4において、図1および図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図3および図4には、一方の第2の端子電極11が図示されている。もう一方の第2の端子電極12については図示されないが、この第2の端子電極12およびそれに関連する構成は、図示された端子電極11の場合と実質的に同様である。したがって、以下の説明は、図示された第2の端子電極11についてのみ行なう。なお、この実施形態では、第2の端子電極11および12は、グラウンド用端子電極として機能するものであり、第1の端子電極9および10は、信号用端子電極として機能するものである。
図3および図4を参照して、第2の端子電極11は、抵抗体膜21と、この抵抗体膜21を覆うように形成される導電性樹脂膜22と、この導電性樹脂膜22上に形成されるめっき膜23とを備えている。
抵抗体膜21は、比較的高い体積抵抗率を与えるもので、たとえば、カーボン粒子を熱硬化性樹脂に分散させた組成を有している。抵抗体膜21の比抵抗は、1×10−4Ω・m以上とされることが好ましい。これによって、端子電極11に、共振防止用として十分な抵抗を確実に与えることができる。また、抵抗体膜21の比抵抗が1×10−4Ω・m未満である場合には、その上に導電性樹脂膜22を形成することの意義が薄れてしまう。
抵抗体膜21は、この実施形態では、部品本体2の側面7上に直接形成され、かつ内部電極15に直接接触している。抵抗体膜21が、前述したように、カーボン粒子を含んでいる場合には、これに接触する内部電極15は、Cuではなく、Ni、Ag、PdもしくはAuまたはこれらのうちの少なくとも2種からなる合金を導電成分として含むことが好ましい。内部電極15がCuを含む場合には、Cu−カーボン間で電池反応が発生し、界面の接触抵抗が増加するという問題に遭遇する。これに対して、上述したNi、Ag、PdまたはAuといった金属の場合には、上述した電池反応は発生しない。
また、内部電極15に含まれるNi、Ag、PdまたはAuのような金属は、抵抗体膜20および導電性樹脂膜22を形成するにあたって、各々の樹脂成分を硬化させるために付与される熱に対しても特性変化が生じにくいという利点も有している。
また、図4に示されているように、抵抗体膜21に接触する内部電極15は、その引出し部18の端縁が部品本体2の側面7から突出していることが好ましい。これによって、内部電極15と抵抗体膜21ひいては端子電極11との間で信頼性の高い電気的接続状態が得られる。なお、内部電極15の端縁を部品本体2の側面7から突出させる方法については、後述する製造方法の説明において明らかにする。
図3に示すように、抵抗体膜21は、側面7上の領域にのみ形成され、それによって、主面3および4上には延びないようにされることが好ましい。そして、導電性樹脂膜22は、側面7上で抵抗体膜21を覆いかつその一部が主面3および4の各一部上にまで延びるように形成される。これによって、抵抗体膜21を外部環境からより遠ざけることができ、端子電極11ひいては3端子CR複合部品1の耐湿性をより向上させることができる。
導電性樹脂膜22は、上述した抵抗体膜21より低い体積抵抗率を有している。好ましくは、導電性樹脂膜22の比抵抗は、1×10−4Ω・m未満とされる。これによって、導電性樹脂膜22の表面上に、電気めっきによって、めっき膜23を形成するにあたり、良好なめっき付与性を確実に与えることができる。導電性樹脂膜22は、たとえば、Ag粉末のような導電性金属粉末をエポキシ樹脂のような熱硬化性樹脂に分散させた導電性樹脂から構成される。
めっき膜23は、導電性樹脂膜22上に電気めっきによって形成される。上述したように、抵抗体膜21が、体積抵抗率の比較的低い導電性樹脂膜22によって覆われるので、めっき膜23を形成するための電気めっき工程を良好な状態で実施することができる。より具体的には、めっき膜23を、能率的にかつ均一な厚みをもって形成することができる。
この実施形態では、めっき膜23は、図4に示すように、Ni層24と、その上に形成されるSn層25との2層構造を有している。Ni層24は半田の溶融温度では溶融しないようにするためのものであり、Sn層25は、良好な半田濡れ性を与えるためのものである。このように、めっき膜23を、Ni層24とSn層25とからなる2層構造をもって構成すると、端子電極11において、湿気からのシール性を確保することができるとともに、半田付け工程に対する耐熱性を確保することができ、さらに、良好な半田付与性を与えることができる。
なお、Ni層24を構成するNiおよびSn層25を構成するSnは、それぞれ、同様の性質を有する他の金属に置き換えられてもよい。
次に、3端子CR複合部品1を製造するための方法について説明する。
まず、絶縁体層13となるべきセラミックグリーンシートを用意し、特定のセラミックグリーンシート上に、導電性ペーストを用いて内部電極14および15を形成し、セラミックグリーンシートを積層し、圧着し、必要に応じて、カット工程を実施した後、焼成工程を実施し、焼結した部品本体2を得る。
次に、部品本体2の短辺側の側面5および6上に、たとえばCuを導電成分として含む導電性ペーストを付与し焼成することによって、第1の端子電極9および10を形成する。
次に、部品本体2の長辺側の側面7および8に対してサンドブラスト処理を施す。たとえば、ブラスト粒子を0.3MPaの圧力で側面7および8に向かって吹き付ける。このとき、側面5および6は、部品本体2を保持するホルダによって覆われているため、すでに形成された第1の端子電極9および10が不所望にも削られてしまうことはない。このサンドブラスト処理に際して、内部電極15に比べて、絶縁体層13を構成するセラミックの方が削れやすいため、内部電極15の端縁は、図4に示すように、部品本体2の側面7および8の各々から突出した状態となる。なお、図4では、部品本体2の側面8側が図示されていないが、側面8側においても、図示した側面7側と同様の状態が得られる。
次に、部品本体2の側面7および8の各々上に第2の端子電極11および12を形成するため、まず、抵抗体膜21を形成する。抵抗体膜21は、カーボン粒子を、フェノール樹脂またはエポキシ樹脂のような熱硬化性樹脂に分散させた状態にあるペーストを塗布し、240〜310℃の温度5〜20分間加熱し、ペーストを硬化させることによって形成される。
次に、抵抗体膜21を覆うように、導電性樹脂膜22を形成する。導電性樹脂膜は、たとえばAg粉末をエポキシ樹脂のような熱硬化性樹脂に分散させた導電性ペーストを、抵抗体膜21を覆うように塗布し、180〜310℃の温度で5〜20分間加熱し、この導電性ペーストを硬化させることによって形成される。なお、導電性樹脂膜22の厚みは、塗布乾燥後において、10〜60μmとなるようにされる。
次に、電気めっきを実施し、導電性樹脂膜22上にめっき膜23を形成する。より具体的には、導電性樹脂膜22上に、たとえば厚み0.7〜8.0μmのNi層24を形成し、次いで、その上に、厚み1.5〜8.0μmのSn層25を形成する。なお、このようなめっき膜は、第1の端子電極9および10上にも形成される。
図5は、この発明の第2の実施形態を説明するための図3に対応する図である。図5において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第2の実施形態による3端子CR複合部品1aにおいては、抵抗性端子電極としての第2の端子電極11および12が、抵抗体膜21の下に形成される下地膜28をさらに備えていることを特徴としている。なお、図5には、図3の場合と同様、一方の第2の端子電極11側の構成のみが図示され、もう一方の第2の端子電極12側の構成については図示されていない。しかしながら、第2の端子電極11側の構成と第2の端子電極12側の構成とは実質的に同様であるので、以下の説明は、図示した第2の端子電極11側についてのみ行なう。
下地膜28は、金属焼結体を導電成分として含み、かつ第2の内部電極15に接触している。第2の実施形態においても、第1の実施形態の場合と同様、第2の内部電極15の端縁が側面7から突出していることが好ましい。
抵抗体膜21が、前述したように、カーボン粒子を含む場合、下地膜28については、Ni、Ag、PdもしくはAuまたはこれらのうちに2種以上からなる合金を導電成分として含むことが好ましい。抵抗体膜21と下地膜28との間で電池反応が発生することがなく、界面の接触抵抗が増加するという問題に遭遇しないためである。また、これらの金属は、抵抗体膜21および導電性樹脂膜22の形成工程等において付与される熱に対しても実質的な特性変化がない点でも有利である。
また、下地膜28の導電成分に含まれる金属と同種の金属が、内部電極15の導電成分として含まれていることが好ましい。下地膜28を形成するための焼成工程において、異種金属の場合に発生し得る金属の拡散を生じないようにすることができ、抵抗値を安定化させることができるためである。
下地膜28は、たとえば、上述のような金属を含む導電性ペーストを部品本体2の側面7および8上に塗布し、部品本体2を焼結させるための焼成工程において、上記導電性ペーストを同時に焼結させることによって形成される。この場合、下地膜28の表面が酸化した場合には、サンドブラスト等によって、酸化膜を除去すればよい。
なお、下地膜28を形成するため、上述した方法に代えて、たとえばCuを含む導電性ペーストを塗布し、焼き付けた後、電気めっきを実施し、その上にたとえばNi膜を形成するようにしてもよい。
図6および図7は、この発明の第3の実施形態を説明するための図1および図2にそれぞれ対応する図である。図6および図7において、図1および図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第3の実施形態による3端子CR複合部品1bでは、第1の実施形態による3端子CR複合部品1と比べて、まず、第1の端子電極9および10の形成態様が異なっている。より詳細には、一方の第1の端子電極9は、部品本体2の短辺側の一方の側面5の全面にわたって延びながら、その一部が側面5に隣接する主面3および4ならびに側面7および8の各一部にまで延びるように形成されている。他方の第1の端子電極10は、部品本体2の短辺側の他方の側面6の全面にわたって延びながら、その一部が側面6に隣接する主面3および4ならびに側面7および8の各一部にまで延びるように形成されている。
第3の実施形態による3端子CR複合部品1bは、また、第1の実施形態による3端子CR複合部品1と比較して、第1の内部電極14のパターンが異なっている。すなわち、第1の内部電極14は、図7(a)に示すように、引出し部16および17の部分も含めて一様な幅をもって部品本体2の側面5および6上に引出されて、上述の第1の端子電極9および10に電気的に接続される。
第1および第2の実施形態では、抵抗体膜21を備える抵抗性端子電極は、第2の端子電極11および12において採用されたが、第3の実施形態では、第1の端子電極9および10が抵抗性端子電極とされることが好ましい。なぜなら、抵抗性端子電極と電気的に接続される内部電極について、その端縁を部品本体の表面から突出させるためのサンドブラスト処理は、側面5および6に対して施す方がより容易であるためである。すなわち、まず、第2の端子電極11および12を形成した後、サンドブラスト処理を側面5および6に対して実施することは容易であるが、逆に、図6および図7に示すような態様で第1の端子電極9および10を形成した後、側面7および8に対してサンドブラスト処理を施そうとすれば、特別なマスク等を用いない限り、第1の端子電極9および10の、側面7および8上に形成された部分が不所望にも削られてしまうからである。
なお、上記の点を考慮するか、しないかに関わらず、抵抗性端子電極は、第1ないし第3の実施形態において、第1の端子電極9および10と第2の端子電極11および12とのいずれに採用されてもよい。また、第1の端子電極9および10のいずれか一方あるいは第2の端子電極11および12のいずれか一方について、抵抗性端子電極となる構成が採用されてもよい。
以上、この発明が、図1ないし図7に示すような3端子CR複合部品1、1aおよび1bに適用された場合について説明したが、この発明は、通常の2端子の積層セラミックコンデンサにも適用することができ、さらには、コンデンサ以外の機能を備える積層電子部品にも適用することができる。さらに、セラミック電子部品に限らず、セラミックを用いない積層電子部品にも適用することができる。
次に、この発明による効果を確認するため、またはこの発明におけるより好ましい条件を求めるために実施した実験例について説明する。
1.実験例1
実験例1では、セラミック素体上に、表1に示すような比抵抗を有する抵抗性の下地膜を30μmの厚みをもって形成し、電流Dk値0.20A/dmとして、60分間、バレルめっきによるNi電気めっきを実施し、Niめっき膜の付着性を評価した。めっき膜が抵抗性下地膜を完全に覆っていて、この抵抗性下地膜の露出がない状態を、めっき付着性が良好であると判定した。全試料数100個において、めっき付着性が不良であった試料数が表1に示されている。
Figure 0003904024
表1からわかるように、抵抗性下地膜の比抵抗が1×10−4Ω・m以上である試料1〜3において、めっき付着不良が生じた。このことから、導電性樹脂膜の比抵抗は、1×10−4Ω・m未満であることが好ましいことがわかる。
2.実験例2
実験例2では、導電性樹脂膜を形成した実施例と導電性樹脂膜を形成しなかった比較例との間で、めっき膜の付着性を比較した。
実施例および比較例は、ともに、図6および図7に示すような構造の3端子CR複合部品1bを試料とした。部品本体2の寸法は、2.0mm×1.25mm×0.85mmとした。第1の端子電極9および10を抵抗性端子電極とし、そこに形成される抵抗体膜の比抵抗を5×10−3Ω・mとし、その厚みを30μmとした。
また、実施例に係る3端子CR複合部品1bでは、上述の抵抗体膜上に、比抵抗が3×10−5Ω・mの導電性樹脂膜を形成した。
以上のような実施例および比較例の各々に係る試料について、電流Dk値を0.19A/dm、0.31A/dm、0.43A/dm、0.55A/dm、0.63A/dmと変化させ、70分間、バレルめっきによるNi電気めっきを実施した。そして、抵抗性端子電極である第1の端子電極9および10上でのめっき付着性の良否を第1の実験例の場合と同様の基準により判定し、全試料数30個において、めっき付着性が良好な試料数の比率をめっき良品率として求めた。その結果が図8に示されている。
図8に示すように、実施例では、すべての電流Dk値について100%の良品率が得られた。これに対して、比較例では、Dk値をより大きくすることにより、めっき良品率が上昇したが、めっき良品率が50%を超えることはなかった。
3.実験例3
実験例3では、導電性樹脂膜を形成した実施例と導電性樹脂膜を形成しなかった比較例との間で、めっき膜の厚みの均一性を比較した。
実験例3では、実験例2の場合と同じ実施例および比較例の各々に係る試料を用い、実施例では、電流Dk値を0.28A/dmとし、比較例では、電流Dk値を0.43A/dmとし、その他の条件については実験例2と同様の条件で電気めっきを実施し、形成されたNiめっき膜を断面研磨し、その厚みをデジタルマイクロスコープ(1000倍)によって測定した。比較例では、Niめっき膜が形成されなかったものもあったが、Niめっき膜が形成された試料18個について、その厚みの平均値および標準偏差を求めた。その結果が表2に示されている。
Figure 0003904024
表2に示すように、実施例によれば、比較例に比べて、Niめっき膜のばらつきが格段に小さかった。なお、Niめっき膜の厚みの平均値については、比較例の方が実施例より大きくなっているが、これは、めっき膜が形成された試料のみについて、めっき膜が形成された部分のみの厚みを測定したためである。
4.実験例4
実験例4では、導電性樹脂膜を形成した実施例と導電性樹脂膜を形成しなかった比較例との間で、耐湿性を比較した。
実験例4では、実験例3で作製した実施例および比較例の各々に係る試料と比較して、抵抗体膜の比抵抗が3×10−3Ω・mであることを除いて、他の条件については同じ試料を用いた。
耐湿性試験は、相対湿度100%の雰囲気で4時間放置するスチームエージングを実施し、このスチームエージング前後での抵抗値の変化を求めた。抵抗値の測定にあたっては、1MHz、1Vrmsの条件で、各試料に係る3端子CR複合部品のESRを測定するようにした。このとき、ESRの測定は、抵抗体膜が形成された2つの端子電極の一方ごとに行なった。また、測定試料数は、実施例および比較例の各々につき、10個とした。
図9(a)には、実施例に係る試料についてのスチームエージング前後の抵抗値が示され、同(b)には、比較例に係る試料についてのスチームエージング前後の抵抗値が示されている。
比較例では、図9(b)に示すように、スチームエージング前後で抵抗値が比較的大きく変化したのに対し、実施例では、図9(a)に示すように、スチームエージングの前後で抵抗値はわずかに変化したに過ぎなかった。このことから実施例に係る3端子CR複合部品は、優れた耐湿性を有していることがわかる。
5.実験例5
実験例5では、導電性樹脂膜を形成した実施例と導電性樹脂膜を形成しなかった比較例との間で、半田溶融温度での耐熱性を比較した。
実験例5では、上記実験例4において用いたのと同様の実施例および比較例の各々に係る試料を用いた。
耐熱性を評価するため、温度270℃の溶融半田槽に実施例および比較例の各々に係る試料を10秒間浸漬し、この浸漬の前後で抵抗値を測定した。抵抗値の測定条件は、上記実験例4の場合と同様である。また、実施例および比較例の各々について、測定試料数を18個とした。
図10(a)には、実施例についての溶融半田浸漬前後の抵抗値が示され、同(b)には、比較例についての溶融半田浸漬前後の抵抗値が示されている。
比較例では、図10(b)に示すように、溶融半田浸漬前後で抵抗値が比較的大きく変化しているのに対し、実施例では、図10(a)に示すように、溶融半田浸漬前後で抵抗値がほとんど変化していない。このことから、実施例に係る3端子CR複合部品は、優れた耐熱性を有していることがわかる。
6.実験例6
実験例6は、内部電極の端縁を突出させるためのサンドブラスト処理による効果を確認するために実施したものである。
前述の実験例3において作製した実施例に係る試料は、サンドブラスト処理を施したものであったが、これと同様のサンドブラスト処理品と、サンドブラスト処理を施さなかったことを除いて同様の条件で作製したサンドブラスト非処理品とを用意した。そして、これらサンドブラスト処理品およびサンドブラスト非処理品の各々について、静電容量およびESRを測定した。静電容量については、1kHz、1Vrmsの条件で測定し、ESRについては、1MHz、1Vrmsの条件で測定した。そして、全試料数30個における平均値および標準偏差を、静電容量およびESRの各々について求めた。その結果が表3に示されている。
Figure 0003904024
表3には、サンドブラスト処理の効果が顕著に現れている。すなわち、静電容量について比較すれば、サンドブラスト非処理品では十分な静電容量が得られず、ばらつきも大きかった。また、ESRについて比較すれば、サンドブラスト非処理品では、ESRが極めて高く、また、ばらつきも極めて大きかった。これに対して、サンドブラスト処理品によれば、十分な静電容量が得られ、かつESRが小さく、また、これらのばらつきも小さかった。
この発明が適用され得る積層電子部品の一例としての3端子CR複合部品1の一般的な構造を説明するためのもので、3端子CR複合部品1の外観を示す斜視図である。 図1に示した3端子CR複合部品1の内部構造を断面で示す平面図であり、(a)は、第1の内部電極14が位置する面での断面を示し、(b)は、第2の内部電極15が位置する面での断面を示している。 この発明の第1の実施形態を説明するためのもので、図1および図2に示した3端子CR複合部品1の主要部を断面で示す正面図である。 図3の一部をさらに拡大して断面で示す正面図である。 この発明の第2の実施形態を説明するための図3に対応する図である。 この発明の第3の実施形態を説明するための図1に対応する図である。 図6に示した3端子CR複合部品1bについての図2に対応する図である。 実験例2において得られためっき付着性に関するデータを示す図である。 実験例4において得られた耐湿性に関するデータを示す図である。 実験例5において得られた半田溶融温度での耐熱性に関するデータを示す図である。
符号の説明
1,1a,1b 3端子CR複合部品(積層電子部品)
2 部品本体
3,4 主面
5〜8 側面
9,10 第1の端子電極
11,12 第2の端子電極
13 絶縁体層
14,15 内部電極
21 抵抗体膜
22 導電性樹脂膜
23 めっき膜
28 下地膜

Claims (13)

  1. チップ状の部品本体と前記部品本体の外表面上に形成される複数の端子電極とを備え、
    前記部品本体は、複数の絶縁体層と複数の前記絶縁体層間の特定の界面に沿って形成されかつ前記部品本体の外表面上に引き出されて特定の前記端子電極に電気的に接続される内部電極とが積層された積層構造を有し、
    前記端子電極の少なくとも1つは、カーボン粒子を熱硬化性樹脂に分散させた組成を有する抵抗体膜と、前記抵抗体膜を直接覆いかつ前記抵抗体膜より低い体積抵抗率を有する導電性樹脂膜とを備える、抵抗性端子電極とされる、
    積層電子部品。
  2. 前記抵抗性端子電極は、前記導電性樹脂膜上に電気めっきによって形成されるめっき膜をさらに備える、請求項1に記載の積層電子部品。
  3. 前記部品本体は、相対向する2つの主面と前記主面間を連結する側面とを有し、前記抵抗体膜は、前記側面上の領域にのみ形成され、それによって、前記主面上には延びないようにされ、前記導電性樹脂膜は、前記側面上で前記抵抗体膜を覆いかつその一部が前記主面の一部上にまで延びるように形成される、請求項1または2に記載の積層電子部品。
  4. 前記抵抗体膜は、前記部品本体の表面に直接形成され、かつ前記内部電極に接触している、請求項1ないし3のいずれかに記載の積層電子部品。
  5. 前記抵抗体膜に接触する前記内部電極は、その端縁が前記部品本体の表面から突出している、請求項4に記載の積層電子部品。
  6. 記抵抗体膜に接触する前記内部電極は、Ni、Ag、PdもしくはAuまたはこれらの少なくとも2種からなる合金を導電成分として含む、請求項4または5に記載の積層電子部品。
  7. 前記抵抗性端子電極は、前記抵抗体膜の下に形成される下地膜をさらに備え、前記下地膜は、金属焼結体を導電成分として含み、かつ前記内部電極に接触している、請求項1ないし3のいずれかに記載の積層電子部品。
  8. 記下地膜は、Ni、Ag、PdもしくはAuまたはこれらの少なくとも2種からなる合金を導電成分として含む、請求項7に記載の積層電子部品。
  9. 前記内部電極の導電成分は、前記下地膜の導電成分に含まれる金属と同種の金属を含む、請求項7または8に記載の積層電子部品。
  10. 前記抵抗体膜の比抵抗は、1×10-4Ω・m以上である、請求項1ないし9のいずれかに記載の積層電子部品。
  11. 前記導電性樹脂膜の比抵抗は、1×10-4Ω・m未満である、請求項1ないし10のいずれかに記載の積層電子部品。
  12. 前記内部電極は、静電容量を形成するように前記絶縁体層を介して互いに対向する少なくとも1対の第1および第2の内部電極を備え、前記端子電極は、前記第1の内部電極に電気的に接続される第1の端子電極と前記第2の内部電極に電気的に接続される第2の端子電極とを備え、それによって、CR複合部品を構成する、請求項1ないし11のいずれかに記載の積層電子部品。
  13. チップ状の部品本体と前記部品本体の外表面上に形成される複数の端子電極とを備え、
    前記部品本体は、複数の絶縁体層と複数の前記絶縁体層間の特定の界面に沿って形成されかつ前記部品本体の外表面上に引き出されて特定の前記端子電極に電気的に接続される内部電極とが積層された積層構造を有し、
    前記端子電極の少なくとも1つは、導電性粒子を熱硬化性樹脂に分散させた組成を有する抵抗体膜と、前記抵抗体膜を直接覆いかつ前記抵抗体膜より低い体積抵抗率を有する導電性樹脂膜と、前記導電性樹脂膜を直接覆うように形成されためっき膜とを備える、抵抗性端子電極とされる、
    積層電子部品。
JP2005286748A 2005-09-30 2005-09-30 積層電子部品 Active JP3904024B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005286748A JP3904024B1 (ja) 2005-09-30 2005-09-30 積層電子部品
PCT/JP2006/315640 WO2007039983A1 (ja) 2005-09-30 2006-08-08 積層電子部品
CN200680027136A CN100587868C (zh) 2005-09-30 2006-08-08 多层电子组件
KR1020087001678A KR100939987B1 (ko) 2005-09-30 2006-08-08 적층 전자 부품
US12/029,613 US7605683B2 (en) 2005-09-30 2008-02-12 Monolithic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005286748A JP3904024B1 (ja) 2005-09-30 2005-09-30 積層電子部品

Publications (2)

Publication Number Publication Date
JP3904024B1 true JP3904024B1 (ja) 2007-04-11
JP2007096215A JP2007096215A (ja) 2007-04-12

Family

ID=37906028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005286748A Active JP3904024B1 (ja) 2005-09-30 2005-09-30 積層電子部品

Country Status (5)

Country Link
US (1) US7605683B2 (ja)
JP (1) JP3904024B1 (ja)
KR (1) KR100939987B1 (ja)
CN (1) CN100587868C (ja)
WO (1) WO2007039983A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US8207894B2 (en) * 2008-09-11 2012-06-26 Google Inc. Multilayer compact antenna
JP5246207B2 (ja) * 2010-06-04 2013-07-24 株式会社村田製作所 チップ型電子部品
JP5267583B2 (ja) 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
KR101522490B1 (ko) * 2011-06-15 2015-05-21 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
CN103035406A (zh) * 2011-10-04 2013-04-10 三星电机株式会社 多层电容器及其制造方法
DE102012104033A1 (de) 2012-05-08 2013-11-14 Epcos Ag Keramischer Vielschichtkondensator
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
KR101462754B1 (ko) * 2013-01-24 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.
JP6142650B2 (ja) * 2013-05-08 2017-06-07 Tdk株式会社 積層貫通コンデンサ
KR101462785B1 (ko) * 2013-06-05 2014-11-20 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR102004769B1 (ko) * 2013-09-30 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
US9538662B2 (en) * 2014-09-30 2017-01-03 Apple Inc. 3D flex soldering
JP6376000B2 (ja) 2015-03-02 2018-08-22 株式会社村田製作所 電子部品およびその製造方法
JP6690176B2 (ja) * 2015-10-06 2020-04-28 Tdk株式会社 電子部品
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
CN109791839B (zh) * 2016-09-23 2021-08-24 Tdk株式会社 电子部件和电子部件装置
CN106340387B (zh) * 2016-09-30 2019-02-12 广东风华高新科技股份有限公司 片式复合元器件及其制备方法
CN106384681B (zh) * 2016-09-30 2018-11-20 广东风华高新科技股份有限公司 片式复合元器件及其制备方法
JP2018073900A (ja) * 2016-10-26 2018-05-10 株式会社村田製作所 積層セラミックコンデンサ
US10734159B2 (en) * 2016-12-22 2020-08-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
KR102059441B1 (ko) * 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품
JP2018110185A (ja) 2017-01-04 2018-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ
JP6972592B2 (ja) * 2017-03-16 2021-11-24 Tdk株式会社 電子部品及び電子部品装置
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10347425B2 (en) * 2017-05-04 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
JP7003541B2 (ja) * 2017-09-28 2022-01-20 Tdk株式会社 電子部品及び電子部品装置
KR102139752B1 (ko) * 2018-09-21 2020-07-31 삼성전기주식회사 세라믹 전자 부품
JP6965865B2 (ja) * 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
KR20220092139A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품
KR20220092249A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품
WO2022239351A1 (ja) * 2021-05-10 2022-11-17 パナソニックIpマネジメント株式会社 電池
JP2023109441A (ja) * 2022-01-27 2023-08-08 株式会社村田製作所 3端子型積層セラミックコンデンサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184728U (ja) 1986-05-15 1987-11-24
JPH05283283A (ja) 1992-03-31 1993-10-29 Mitsubishi Materials Corp チップ型cr複合素子及びその製造方法
JPH08264328A (ja) 1995-03-27 1996-10-11 Taiyo Yuden Co Ltd ノイズ除去フィルタ
JPH10303066A (ja) * 1997-04-23 1998-11-13 Mitsubishi Materials Corp Cr素子
JPH11283866A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
JP4501143B2 (ja) * 1999-02-19 2010-07-14 Tdk株式会社 電子デバイスおよびその製造方法
JP4660922B2 (ja) 2000-12-19 2011-03-30 株式会社村田製作所 サーミスタ及びその製造方法
JP2004259735A (ja) 2003-02-24 2004-09-16 Tdk Corp 複合電子部品
JP3935089B2 (ja) * 2003-02-24 2007-06-20 Tdk株式会社 複合電子部品の製造方法
JP4433678B2 (ja) * 2003-02-25 2010-03-17 株式会社村田製作所 3端子複合電子部品
JP4901078B2 (ja) * 2003-07-15 2012-03-21 株式会社村田製作所 チップ状電子部品
US7019396B2 (en) * 2003-07-15 2006-03-28 Murata Manufacturing Co., Ltd. Electronic chip component and method for manufacturing electronic chip component

Also Published As

Publication number Publication date
CN100587868C (zh) 2010-02-03
KR100939987B1 (ko) 2010-02-03
JP2007096215A (ja) 2007-04-12
WO2007039983A1 (ja) 2007-04-12
CN101228601A (zh) 2008-07-23
KR20080020694A (ko) 2008-03-05
US20080128860A1 (en) 2008-06-05
US7605683B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
JP3904024B1 (ja) 積層電子部品
JP3376970B2 (ja) セラミック電子部品
US9773611B2 (en) Chip electronic component and manufacturing method thereof
CN108597730B (zh) 片式电子组件及其制造方法
WO2008023496A1 (fr) Composant électronique feuilleté et procédé pour le fabriquer
JP2007281400A (ja) 表面実装型セラミック電子部品
JP6631547B2 (ja) 積層セラミックコンデンサ
US7019396B2 (en) Electronic chip component and method for manufacturing electronic chip component
JP3760770B2 (ja) 積層セラミック電子部品及びその製造方法
JP2005051226A (ja) チップ状電子部品およびその製造方法
JP7331622B2 (ja) 積層セラミック電子部品
CN103177875B (zh) 层叠陶瓷电子元器件
JP5724262B2 (ja) 電子部品
JPH08107039A (ja) セラミック電子部品
JP2004200373A (ja) 電子部品および製造方法
JP4349235B2 (ja) 積層電子部品およびその製造方法
JP4403825B2 (ja) チップ状セラミック電子部品およびその製造方法
JP4983381B2 (ja) 積層電子部品
JP4715000B2 (ja) チップ型電子部品の製造方法
JP2002298649A (ja) 導電性ペースト及びそれを用いたチップ型電子部品
JPH08203769A (ja) セラミック電子部品
JP4710204B2 (ja) 電子部品の端面電極形成方法
JP3962714B2 (ja) セラミック電子部品の製造方法
WO2024202666A1 (ja) 積層セラミックコンデンサ
JP3458701B2 (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070101

R150 Certificate of patent or registration of utility model

Ref document number: 3904024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7