JP3965127B2 - ステッピングモータ駆動装置、及びステッピングモータ駆動方法 - Google Patents
ステッピングモータ駆動装置、及びステッピングモータ駆動方法 Download PDFInfo
- Publication number
- JP3965127B2 JP3965127B2 JP2003062052A JP2003062052A JP3965127B2 JP 3965127 B2 JP3965127 B2 JP 3965127B2 JP 2003062052 A JP2003062052 A JP 2003062052A JP 2003062052 A JP2003062052 A JP 2003062052A JP 3965127 B2 JP3965127 B2 JP 3965127B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- winding
- stepping motor
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004804 winding Methods 0.000 claims description 123
- 230000007423 decrease Effects 0.000 claims description 59
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 35
- 230000001172 regenerating effect Effects 0.000 claims description 34
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 30
- 102100034082 Alkaline ceramidase 3 Human genes 0.000 description 17
- 101000798828 Homo sapiens Alkaline ceramidase 3 Proteins 0.000 description 17
- XDZLHTBOHLGGCJ-UHFFFAOYSA-N hexyl 2-cyanoprop-2-enoate Chemical compound CCCCCCOC(=O)C(=C)C#N XDZLHTBOHLGGCJ-UHFFFAOYSA-N 0.000 description 17
- 238000004891 communication Methods 0.000 description 13
- 239000005574 MCPA Substances 0.000 description 11
- WHKUVVPPKQRRBV-UHFFFAOYSA-N Trasan Chemical compound CC1=CC(Cl)=CC=C1OCC(O)=O WHKUVVPPKQRRBV-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 230000009467 reduction Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 230000008929 regeneration Effects 0.000 description 6
- 238000011069 regeneration method Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 101100277337 Arabidopsis thaliana DDM1 gene Proteins 0.000 description 4
- 101100043657 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CHA1 gene Proteins 0.000 description 4
- 241000801924 Sena Species 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 4
- 230000002194 synthesizing effect Effects 0.000 description 4
- 101100478627 Arabidopsis thaliana S-ACP-DES2 gene Proteins 0.000 description 3
- 101100352381 Homo sapiens PLGLA gene Proteins 0.000 description 3
- 102100035201 Plasminogen-like protein A Human genes 0.000 description 3
- 101150038966 SAD2 gene Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000012840 feeding operation Methods 0.000 description 2
- BWBONKHPVHMQHE-UHFFFAOYSA-N tiocarlide Chemical compound C1=CC(OCCC(C)C)=CC=C1NC(=S)NC1=CC=C(OCCC(C)C)C=C1 BWBONKHPVHMQHE-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003134 recirculating effect Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- XOOUIPVCVHRTMJ-UHFFFAOYSA-L zinc stearate Chemical compound [Zn+2].CCCCCCCCCCCCCCCCCC([O-])=O.CCCCCCCCCCCCCCCCCC([O-])=O XOOUIPVCVHRTMJ-UHFFFAOYSA-L 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
- H02P8/20—Arrangements for controlling speed or speed and torque characterised by bidirectional operation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
- H02P8/16—Reducing energy dissipated or supplied
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ステッピングモータ駆動装置に関し、特に、ステッピングモータを低騒音、低振動、かつ高効率に駆動する技術に関する。
【０００２】
【従来の技術】
従来、ＤＳＣ（Digital Still Camera:デジタル静止画カメラ、いわゆるデジカメ）やＤＶＣ（Digital Video Camera:デジタルビデオカメラ）といった撮影用電子機器における絞り、焦点、ズームなどの調整に、位置制御用途に好適な動作特性を有するステッピングモータが用いられている。
【０００３】
撮影用電子機器に用いられるステッピングモータの動作には、特に低騒音性及び低振動性が求められる。ステッピングモータが発する騒音は機器の内蔵マイクにキャッチされ雑音として録音され、振動やぶれ等を生じさせ画質を劣化させるからである。
この要求に応えて、ステッピングモータの動作を低騒音化及び低振動化させる駆動技術が、例えば特許文献１に開示されている。
【０００４】
図２１は、当該特許文献１に記載されている駆動装置である（ここでは、原理説明に必要な構成要素のみを記載する）。
図２１において、２０は制御対象であるステッピングモータ、４５は回転子、１９ａ及び１９ｂはそれぞれ第１巻線及び第２巻線である。
アップダウンカウンタ回路４３ａは、アップダウン信号ＤＡに応じてクロック信号ＣＬＫＰをアップカウント、又はダウンカウントし、当該カウント値を示す４ビット信号ＤＡ１〜ＤＡ４をＤ／Ａコンバータ４４ａへ供給する。
【０００５】
Ｄ／Ａコンバータ４４ａは、４ビット信号ＤＡ１〜ＤＡ４に応じた電圧信号ＶＣＡを出力する。電圧信号ＶＣＡは、ステップ状に増加し、そして減少する階段波である。クロック信号ＣＬＫＰの周波数（正確にはパルス頻度）、及びステップレベルの段差の大きさに応じて、電圧信号ＶＣＡの変化速度は可変である。クロック信号ＣＬＫＰのパルス頻度が大きいほど、また、ステップレベルの段差が大きいほど、電圧信号ＶＣＡは高速な変化を示す。また、クロック信号ＣＬＫＰを停止することによって電圧信号ＶＣＡを一定値に維持できる。
【０００６】
駆動回路３９ａは、駆動信号ＶＣＡを非反転パワーアンプ４１ａで増幅すると共に、反転パワーアンプ４２ａで増幅し、両パワーアンプの各出力端の間に接続される第１巻線１９ａを電圧駆動する。
上述した構成要素と同様の構成要素が第２巻線１９ｂについても設けられ、同様の作用によって、階段波に基いて第２巻線１９ｂを電圧駆動する。
【０００７】
この構成は、巻線への給電開始時に印加電圧を段階的に増加させ、そして給電停止時に印加電圧を段階的に減少させることによって給電の開始及び停止時の急激なトルク変動を緩和するので、当該トルク変動によって生じる振動と騒音とを低減する効果がある。
【０００８】
【特許文献１】
特開平６−３４３２９５号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来技術の駆動装置によれば、階段波のステップダウン時の巻線電流の減衰が緩慢であり、巻線電流の階段波への追従性が悪い。このことは、振動と騒音との低減効果を得るための階段波、例えば正弦波を近似した階段波、を与えたとしても、巻線電流は近似された正弦波に正確に追従しないので、意図した振動と騒音との低減効果が得られないという第１の問題を引き起こす。
【００１０】
この問題は、撮影用電子機器への適用において特に重大であり、ステッピングモータ動作の一層の低騒音化及び低振動化への要求が依然として存在する。
また、上記従来技術の駆動装置は、巻線電流を常時流すため消費電力が大きいという第２の問題がある。
上記の問題に鑑み、本発明は、駆動対象であるステッピングモータの動作を低騒音化及び低振動化する駆動装置の提供を第１の目的とする。
【００１１】
また、ステッピングモータを駆動する際の消費電力を低減する駆動装置の提供を第２の目的とする。
【００１２】
【課題を解決するための手段】
上記問題を解決するため、本発明のステッピングモータ駆動装置は、アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成手段と、ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御手段と、複数のスイッチング手段から構成され、前記巻線に流れる電流を整流するブリッジ整流回路と、前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御手段と、参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変されたディスチャージ指令信号を出力するディスチャージ指令信号生成手段と、当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御手段とを備える。
【００１３】
また、前記ステッピングモータ駆動装置は、さらに、前記巻線から給電用の電源回路に還流される回生電流を測定する巻線電流測定手段と、測定される回生電流と、前記参照信号によって表される電流制限値とを比較する比較手段とを備え、前記ディスチャージ指令信号生成手段は、前記参照信号によって表される電流制限値が減少した時点から、測定される回生電流が当該減少後の電流制限値を下回るまでの期間、前記ディスチャージ指令信号を出力してもよい。
【００１４】
上記問題を解決するため、本発明のステッピングモータ駆動方法は、アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成ステップと、ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御ステップと、複数のスイッチング手段から構成されるブリッジ整流回路によって前記巻線に流れる電流を整流するブリッジ整流ステップと、前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御ステップと、前記参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変されたディスチャージ指令信号を出力するディスチャージ指令信号生成ステップと、当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御ステップとを含む。
【００１５】
【発明の実施の形態】
（第１の実施形態）
第１の実施形態に係るステッピングモータ駆動装置は、各ステップのレベルに応じた電流制限値を表す階段波である参照信号に応じて、ステッピングモータが備える巻線への給電電流を電流チョッパ方式でＰＷＭ（Pulse Width Modulation:パルス幅変調）制御する。
【００１６】
そして、前記参照信号のステップレベルが減少した場合に、所定時間ディスチャージ指令信号を出力し、当該ディスチャージ信号が出力されている期間、前記巻線からの回生電流を給電用の電源回路に還流させる。
以下、当該ステッピングモータ駆動装置について、図面を参照しながら詳細に説明する。
【００１７】
（全体構成）
図１は当該ステッピングモータ駆動装置の全体構成を示す機能ブロック図である。なお、同図には制御対象であるステッピングモータをも記載している。
図１において、２０は制御対象であるステッピングモータ、４５は回転子、１９ａ及び１９ｂはそれぞれ異なる相に対応する第１巻線、第２巻線である。
【００１８】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、参照信号生成部１１０ａ、ディスチャージ指令信号生成部１１５ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、巻線電流測定部１４０ａ、電源８、及びＤＣカップリング用のコンデンサ７から構成される。電源８とコンデンサ７とは並列に接続され、両者を合わせて電源回路という。
【００１９】
巻線毎に設けられる構成要素の内容は同一なので、以下、第１巻線用の構成要素についてのみ説明する。
参照信号生成部１１０ａは、クロック信号ＣＬＫＰ、増減指定信号ＤＡ、及び速度指定信号ＦＤＡの各信号に応じて、所定の速度で増減する階段波である参照信号ＶＣＡ、及び参照信号ＶＣＡの減少時点を表すトリガ信号ＭＣＰＡを出力する。
【００２０】
ディスチャージ指令信号生成部１１５ａは、トリガ信号ＭＣＰＡが出力された時点から所定時間、ディスチャージ指令信号ＭＭＣＰＡを出力する。ディスチャージ指令信号生成部１１５ａの時定数は、ディスチャージ電流が参照信号ＶＣＡの１ステップ分の減少に追従する時間と、ディスチャージ指令信号ＭＭＣＰＡの出力時間とが略等しくなるように決定される。
【００２１】
ＰＷＭ制御部１２０ａは、オペアンプ４、フリップフロップ５、及び通電論理部６から構成される。
ブリッジ整流回路１３０ａは、トランジスタ１０〜１３、及びフライホイルダイオード１４〜１７から構成される。
特に、トランジスタ１１又は１３は、給電極性信号ＰＨＣＡに応じて通電論理部６から出力されるゲート信号ＧＡ２又はＧＡ４に従って、巻線１９ａへの給電電流をチョッピングする。
【００２２】
また、各トランジスタ１０乃至１３は、ディスチャージ指令信号ＭＭＣＰＡの出力期間中に通電論理部６から出力される各ゲート信号ＧＡ１乃至ＧＡ４に従って給電時とは異なる電流経路を形成し、巻線１９ａからの回生電流を電源回路に還流させる。
以降、この回生電流の電源回路への還流動作のことをディスチャージといい、また、電源回路へ還流される回生電流のことをディスチャージ電流ともいう。
【００２３】
巻線電流測定部１４０ａは、オン抵抗調整回路２４、トランジスタ２３、及びオペアンプ２１から構成される。トランジスタ２３は、オン抵抗調整回路２４によって所定のオン抵抗に調整される。オペアンプ２１は、ディスチャージ電流に比例してトランジスタ２３に生じる電圧を測定信号ＳＥＮＡとして出力する。
（参照信号生成部１１０ａの詳細）
図２は、参照信号生成部１１０ａの詳細な構成を示す機能ブロック図である。速度切替部は、速度指定信号ＦＤＡに応じて、クロック信号ＣＬＫＰ、又は当該クロック信号ＣＬＫＰを２分周して得られる信号の何れかを選択し、ステップ周期信号Ａとしてアップダウンカウンタへ供給する。
【００２４】
アップダウンカウンタは、アップダウン信号ＤＡに応じて、信号Ａをアップカウント、又はダウンカウントする。そのカウント値を示す４ビット信号ＤＡ０〜ＤＡ３を、Ｄ／Ａコンバータがアナログ電圧に変換し、参照信号ＶＣＡとして出力する。当該アップダウンカウンタ、及び当該Ｄ／Ａコンバータは、何れもごく一般的な周知回路であるため、詳細な説明を省略する。
【００２５】
トリガ信号生成部は、クロック信号ＣＬＫＰ、増減指定信号ＤＡ、及びステップ周期信号Ａが全てローレベルである期間、ハイレベルのトリガ信号ＭＣＰＡを出力する。トリガ信号ＭＣＰＡは、その立ち上りにおいて参照信号ＶＣＡの減少時点を表す。
図３は、参照信号生成部１１０ａにおける主要信号のタイミングチャートである。なお、以下では簡明のため、２値論理信号のローレベル及びハイレベルを、それぞれ”０”及び”１”と表記する。
【００２６】
時刻ｔ０から時刻ｔ１まで、”１”の速度指定信号ＦＤＡ、”１”の増減指定信号ＤＡと共に、クロック信号ＣＬＫＰが与えられ、アップダウンカウンタとＤ／Ａコンバータとは、最低レベルから最高レベルまで高速に増加する階段波ＶＣＡを生成する。
時刻ｔ１から時刻ｔ２まで、クロック信号ＣＬＫＰが停止し、参照信号ＶＣＡは最高レベルに維持される。
【００２７】
時刻ｔ２から時刻ｔ３まで、”１”の速度指定信号ＦＤＡ、及び”０”の増減指定信号と共に、クロック信号ＣＬＫＰが与えられ、アップダウンカウンタとＤ／Ａコンバータとは、最高レベルから最低レベルまで高速に減少する参照信号ＶＣＡを生成する。またこの期間には、トリガ信号生成部は、参照信号ＶＣＡのレベルが減少する毎に”１”のトリガ信号ＭＣＰＡを出力する。
【００２８】
時刻ｔ４から時刻ｔ７まで、”０”の速度指定信号ＦＤＡが与えられ、低速に増減する階段波ＶＣＡが生成される。特に時刻ｔ６から時刻ｔ７までの期間には、トリガ信号生成部は、参照信号ＶＣＡのレベルが減少する毎に”１”のトリガ信号ＭＣＰＡを出力する。
ディスチャージ指令信号生成部１１５ａは、トリガ信号ＭＣＰＡの各立ち上がり時点から前述した所定時間、”１”のディスチャージ指令信号ＭＭＣＰＡを出力する。
【００２９】
（巻線電流の制御動作の詳細）
次に、ディスチャージ指令信号生成部１１５ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、及び巻線電流測定部１４０ａが協働して行う巻線電流の制御動作について詳細に説明する。ここで説明する制御動作には、給電電流のＰＷＭ制御動作、及び回生電流のディスチャージ動作が含まれる。
【００３０】
図４は、この制御動作に係る主要信号のタイミングチャートであり、給電極性信号ＰＨＣＡが”１”の場合の一例を示している。
ここで、ゲート信号ＧＡ１及びＧＡ３は”０”の場合に対応するトランジスタを導通させる負論理信号、ゲート信号ＧＡ２及びＧＡ４は”１”の場合に対応するトランジスタを導通させる正論理信号であることに注意する。
【００３１】
期間の全体は、ディスチャージ指令信号ＭＭＣＰＡ、及び給電指令信号Ｑの組み合わせに応じて、（Ａ）給電期間、（Ｂ）回生期間、及び（Ｃ）ディスチャージ期間に分類される。
図５は、当該各期間それぞれにおける巻線電流の経路、（経路Ａ）、（経路Ｂ）、及び（経路Ｃ）を表す模式図である。
【００３２】
（給電期間における制御動作）
ＰＷＭ基準信号生成部１は、給電期間の開始を指示するＰＷＭ基準信号を、所定周期で生成している（不図示）。フリップフロップ５は当該ＰＷＭ基準信号が”１”の場合にセットされ、給電期間を示す”１”の給電指令信号Ｑを出力する。これを受けて信号ＣＨＡが”１”となる。
【００３３】
通電論理部６は、ディスチャージ指令信号ＭＭＣＰＡが”０”、信号ＣＨＡが”１”である期間、これらの信号と”１”の給電極性信号ＰＨＣＡとを論理合成して得たゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１０及び１３を導通状態にし、トランジスタ１１及び１２を非導通状態にする。
【００３４】
これにより、図５の（経路Ａ）に示した電流経路が形成され、巻線１９ａへの給電電流はトランジスタ１０及び１３を経由して、紙面に向かって左向きに流れ、当該給電電流は徐々に増加する。
オペアンプ４は、測定信号ＳＥＮＡと、参照信号ＶＣＡとを比較する。測定信号ＳＥＮＡが参照信号ＶＣＡの電圧を上回る（即ち、測定される給電電流が参照信号ＶＣＡによって表される制限電流値を上回る）と、オペアンプ４はハイレベルの出力信号を発してフリップフロップ５をリセットする。
【００３５】
その結果、給電指令信号Ｑが”０”となってゲート信号ＧＡ４が”０”となり、トランジスタ１３が非導通状態となるので、巻線１９ａへの給電が停止する。
（回生期間における制御動作）
給電指令信号Ｑとディスチャージ指令信号ＭＭＣＰＡとが共に”０”である期間、通電論理部６は、これらの信号と”１”の給電極性信号ＰＨＣＡとを論理合成して得たゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１０を導通状態にし、トランジスタ１１、１２、及び１３を非導通状態にする。
【００３６】
これにより、図５の（経路Ｂ）に示した電流経路が形成され、巻線１９ａからの回生電流は、トランジスタ１０とフライホイルダイオード１６とを経由して還流し、徐々に減少する。
ＰＷＭ基準信号が与えられる度に、このような給電動作と回生動作とが繰り返され、巻線電流は参照信号ＶＣＡによって表される電流制限値に制御される。
【００３７】
（ディスチャージ期間における制御動作）
ディスチャージ指令信号生成部１１５ａは、前述したように、参照信号ＶＣＡのレベルが減少した時点から、ディスチャージ電流が参照信号ＶＣＡの１ステップ分の減少に概ね追従する時間、ディスチャージ期間を示す”１”のディスチャージ指令信号ＭＭＣＰＡを出力する。
【００３８】
通電論理部６は、”１”のディスチャージ指令信号ＭＭＣＰＡ、”０”の給電指令信号ＣＨＡ、及び”１”の給電極性信号ＰＨＣＡを論理合成して得たゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１１及び１２を導通状態にし、トランジスタ１０及び１３を非導通状態にする。
これにより、図５の（経路Ｃ）に示した電流経路が形成され、巻線１９ａからのディスチャージ電流はトランジスタ１１及び１２を経由して電源回路に還流され、当該ディスチャージ電流は徐々に減少する。電源回路へ還流されるディスチャージ電流は、比較的高いＯＮ抵抗を示すフライホイルダイオードを経由してブリッジ整流回路内で還流される場合に比べて、より急速に減衰する。
【００３９】
ディスチャージ指令信号ＭＭＣＰＡが与えられる度に、このようなディスチャージ動作を繰り返すことによって、単に給電動作と回生動作とを繰り返す場合よりも、巻線電流の電流制限値への追従性が向上する。
図６は、この制御動作に係る主要信号の他のタイミングチャートであり、給電極性信号ＰＨＣＡが”０”の場合の一例を示している。
【００４０】
期間の全体は、給電極性信号ＰＨＣＡが”１”の場合と同様、ディスチャージ指令信号ＭＭＣＰＡ、及び給電指令信号Ｑの組み合わせに応じて、（Ｄ）給電期間、（Ｅ）回生期間、及び（Ｆ）ディスチャージ期間に分類される。
図７は、当該各期間それぞれにおける巻線電流の経路、（経路Ｄ）、（経路Ｅ）、及び（経路Ｆ）を表す模式図である。
【００４１】
図６及び図７から明らかに、給電極性信号ＰＨＣＡが”０”の場合には、給電極性信号ＰＨＣＡが”１”の場合に比べて、紙面に向かって電流方向の左右が反転される点のみが異なる。巻線電流の電流制限値への追従性を向上させる作用は、給電極性信号ＰＨＣＡが”１”の場合と同一である。
このように、巻線電流の電流制限値への追従性が向上するので、振動と騒音との低減効果を得るために、例えば正弦波を近似する参照信号を与えた場合、巻線電流はその参照信号に良好に追従し、その結果、意図した振動と騒音との的確な低減効果が得られる。
【００４２】
また、このステッピングモータ駆動装置は、巻線への給電電流を電流チョッパ方式でＰＷＭ制御するので、従来の電圧制御に比べて低電力化を達成する。
なお、巻線電流測定部１４０ａは、オン抵抗調整回路２４とトランジスタ２３とに代えて、単に抵抗器を用いて構成してもよく、またオペアンプ２１を省いて構成することもできる。
（第２の実施形態）
第２の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、ディスチャージ指令信号ＭＭＣＰＡの出力時間長を指定信号に応じて可変に構成した点で異なる。以下、主に第１の実施形態との違いを説明する。
【００４３】
（ディスチャージ指令信号の生成に関する主要部の構成）
図８は、第２の実施形態における、ディスチャージ指令信号生成に関する構成を示す機能ブロック図であり、第１の実施形態と比べて、ディスチャージ指令信号生成部１１６ａが変更される。
ディスチャージ指令信号生成部１１６ａは、指定信号ＰＲＧＡを取得し、当該取得された指定信号ＰＲＧＡに基いて制御されるスイッチを用いて、複数種類の電圧のうち１つを生成すると共に、トリガ信号ＭＣＰＡの立ち上がりを、定電流源とコンデンサとを用いて一定勾配のランプ波に変形する。
【００４４】
そして、トリガ信号ＭＣＰＡの立ち上がり時点から、当該変形後のランプ波が前記生成された電圧を上回るまでの期間、ディスチャージ指令信号ＭＭＣＰＡを出力する。
この構成によれば、参照信号ＶＣＡの各ステップの減少量が一定でない場合でも、ディスチャージ指令信号生成部１１６ａは、好適な指定信号ＰＲＧＡを与えられることによって、ステップ毎の減少量にディスチャージ電流が追従する時間に略等しい長さのディスチャージ指令信号ＭＭＣＰＡを出力する。
【００４５】
そのようなディスチャージ指令信号ＭＭＣＰＡは、参照信号ＶＣＡの各ステップの減少量に対して略過不足なくディスチャージ電流を減少させるので、ディスチャージ電流の電流制限値への追従性が向上する。
（第３の実施形態）
第３の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、ディスチャージ指令信号ＭＭＣＰＡの出力期間の終期が、ディスチャージ電流と電流制限値との比較に基いて決定される点で異なる。以下、主に第１の実施形態との違いを説明する。
【００４６】
（ディスチャージ指令信号の生成に関する主要部の構成）
図９は、第３の実施形態における、ディスチャージ指令信号生成に関する構成を示す機能ブロック図であり、第１の実施形態と比べて、ディスチャージ指令信号生成部１１７ａ、及び巻線電流測定部１４１ａが変更される。
巻線電流測定部１４１ａにおいて、極性反転スイッチ１４２ａは、トランジスタ２３に生じる電圧をオペアンプ２１へ伝達する。そして、給電時とディスチャージ時とで、伝達する電圧の極性を反転する。給電電流とディスチャージ電流とは、トランジスタ２３を流れる方向が逆なので、そうすることによって、オペアンプ２１はトランジスタ２３に流れる電流の絶対値を測定する。
【００４７】
図１０は、極性反転スイッチ１４２ａの一構成例である。
ディスチャージ指令信号生成部１１７ａのエッジトリガフリップフロップは、トリガ信号ＭＣＰＡの立ち上がりでセットされディスチャージ指令信号ＭＭＣＰＡの出力を開始する。そして測定信号ＳＥＮＡが参照信号ＶＣＡの電圧を下回る（即ち、測定されるディスチャージ電流が参照信号ＶＣＡによって表される制限電流値を下回る）と、オペアンプ４の出力信号はローレベルとなって当該エッジトリガフリップフロップをクリアし、その結果、ディスチャージ指令信号ＭＭＣＰＡは停止する。
【００４８】
つまり、ディスチャージ指令信号ＭＭＣＰＡは、参照信号ＶＣＡによって表される電流制限値が減少した時点から、測定されるディスチャージ電流が当該減少後の電流制限値を下回るまでの期間、出力される。
そのようなディスチャージ指令信号ＭＭＣＰＡは、参照信号ＶＣＡの各ステップの減少量に対して過不足なくディスチャージ電流を減少させるので、ディスチャージ電流の電流制限値への追従性が向上する。
（第４の実施形態）
本発明の第４の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、同期整流制御を行う点で異なる。同期整流制御とは、前述した回生期間において、通電論理部がブリッジ整流回路を構成する２つのトランジスタ１０及び１２を導通状態にすることによって、巻線１９ａからの回生電流をトランジスタ１０及び１２を経由して還流させることを言う。以下、主に第１の実施形態との違いを説明する。
【００４９】
（通電論理部４６の詳細）
図１１は、同期整流制御を行う通電論理部４６の詳細な構成を示す機能ブロック図である。
貫通保護論理部は、信号ＣＨＡが”１”及び”０”である期間をそれぞれ短縮した信号ＣＨＡ１及び信号ＣＨＡ２を生成する。そして、信号ＣＨＡ１、信号ＣＨＡ２、ディスチャージ指令信号ＭＭＣＰＡ、及び給電極性信号ＰＨＣＡを論理合成することにより、各ゲート信号ＧＡ１〜ＧＡ４を生成する。
【００５０】
図１２は、通電論理部４６における主要信号のタイミングチャートであり、給電極性信号ＰＨＣＡが”１”の場合の一例を示している。
期間の全体は、ディスチャージ指令信号ＭＭＣＰＡ、信号ＣＨＡ１、及び信号ＣＨＡ２の組み合わせに応じて、（Ａ）短縮された給電期間、（Ｂ）第１の貫通保護期間、（Ｃ）短縮されたディスチャージ期間、（Ｇ）同期整流期間、及び（Ｈ）第２の貫通保護期間に分類される。
【００５１】
図７は、（Ｇ）同期整流期間、及び（Ｈ）第２の貫通保護期間それぞれにおける巻線電流の経路、（経路Ｇ）、及び（経路Ｈ）を表す模式図である。
なお、（Ａ）短縮された給電期間、（Ｂ）第１の貫通保護期間、及び（Ｃ）短縮されたディスチャージ期間に生成される各ゲート信号、及びそれによって形成される巻線電流の経路は、それぞれ第１の実施形態で述べた（Ａ）給電期間、（Ｂ）回生期間、及び（Ｃ）ディスチャージ期間における各ゲート信号及び経路と同一である（図５参照）。
【００５２】
（同期整流期間における制御動作）
ディスチャージ指令信号ＭＭＣＰＡが”１”、信号ＣＨＡ１が”０”、及び信号ＣＨＡ２が”１”である期間、通電論理部６は、これらの信号と”１”の給電極性信号ＰＨＣＡとを論理合成して得たゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１０及び１２を導通状態にし、トランジスタ１１及び１３を非導通状態にする。
【００５３】
これにより、図１３の（経路Ｇ）に示した電流経路が形成され、巻線１９ａからの回生電流はトランジスタ１０及び１２を経由して還流し、徐々に減少する。この電流経路は、前述した回生期間（ここで言う第１の貫通保護期間）における電流経路に比べて、トランジスタ１２を経由する点で異なる。
【００５４】
（貫通保護期間における制御動作）
第１及び第２の貫通保護期間は、給電期間、同期整流期間、及びディスチャージ期間の転換時に、トランジスタ１０及び１１、若しくはトランジスタ１２及び１３が同時に導通して、電源回路を短絡することがないように設けられる。
なお、給電極性信号ＰＨＣＡが”０”の場合（不図示）は、給電極性信号ＰＨＣＡが”１”の場合に比べて、紙面に向かって電流方向の左右が反転される点においてのみ異なる。巻線電流の電流制限値への追従性を向上させる作用は、給電極性信号ＰＨＣＡが”１”の場合と同様である。
（第５の実施形態）
第５の実施形態に係るステッピングモータ駆動装置は、第３の実施形態に係るステッピングモータ駆動装置と比べて、巻線への給電電流を、ブリッジ整流回路を構成するトランジスタを用いて測定する点で異なる。以下、主に第３の実施形態との違いを説明する。
【００５５】
（全体構成）
図１４は、本実施形態におけるステッピングモータ駆動装置の全体構成を示す機能ブロック図である。なお、同図には制御対象であるステッピングモータをも記載している。
なお、第３の実施形態と同一の構成要素には同一の符号を付して説明を省略する。また、巻線毎に設けられる構成要素の内容は同一なので、第１巻線用の構成要素についてのみ説明する。
【００５６】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、参照信号生成部１１０ａ、ディスチャージ指令信号生成部１１７ａ、ＰＷＭ制御部１９０ａ、ブリッジ整流回路１５０ａ、巻線電流比較部１８０ａ、電源８、及びＤＣカップリング用のコンデンサ７から構成される。電源８とコンデンサ７とは並列に接続され、両者を合わせて電源回路という。
【００５７】
ブリッジ整流回路１５０ａは、ブリッジ整流回路１３０ａに比べて、トランジスタ１０及び１２のドレイン電圧を外部へ出力可能に構成したものである。
巻線電流比較部１８０ａは、基準電流源２７、トランジスタ２６、オペアンプ２８及び２９、極性反転スイッチ１４２ａ、並びに、トランジスタ１０又は１２の何れかのドレイン電圧を選択するためのスイッチから構成される。
【００５８】
ＰＷＭ制御部１９０ａは、ＰＷＭ制御部１２０ａからオペアンプ４を省き、かつ巻線電流比較部１８０ａから与えられる比較結果信号Ｒに応じてフリップフロップ５がリセットされるように構成したものである。
（巻線電流比較部１８０ａの詳細）
給電極性信号ＰＨＣＡに応じて、トランジスタ１０又は１２の何れか導通状態にされる一方のドレイン電圧が選択される。
【００５９】
極性反転スイッチ１４２ａは、当該選択された電圧と電源電圧との差（つまり、トランジスタ１０又は１２に生じる電圧）をオペアンプ２９へ伝達する。そして、給電時とディスチャージ時とで、伝達する電圧の極性を反転する。給電電流とディスチャージ電流とは、トランジスタ１０又は１２を流れる方向が逆なので、そうすることによって、オペアンプ２１はトランジスタ１０又は１２に流れる電流の絶対値を測定する。
【００６０】
また、基準電流源２７は、導通状態にされたトランジスタ２６に参照信号ＶＣＡに応じた基準電流を流し、トランジスタ２６は当該基準電流に応じたドレイン電圧を発生する。
オペアンプ２８は、トランジスタ２６のドレイン電圧が、オペアンプ２９の出力電圧よりも高い場合に、ハイレベルの比較結果信号Ｒを出力する。ハイレベルの比較結果信号Ｒは、トランジスタ２６に生じている電圧がトランジスタ１０又は１２に生じている電圧よりも小さい（即ち、測定される巻線電流が参照信号ＶＣＡによって表される電流制限値よりも大きい）ことを表している。
【００６１】
このように、オペアンプ２８は、巻線電流と電流制限値との比較に関して、第３の実施形態におけるオペアンプ４と同一の結果を示す比較結果信号Ｒを出力する。ステッピングモータ駆動装置の残部は、比較結果信号Ｒに応じて第３の実施形態と同様に動作する。
従って、この構成によっても、第３の実施形態と同様効果が得られる。さらに、巻線電流の測定をブリッジ整流回路内のトランジスタを用いて行い、電流経路に直列に電流測定専用の抵抗体を挿入しないので、ステッピングモータの駆動効率が向上する。
（実施の形態６）
第６の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、参照信号の各ステップのレベルを表すシリアルデータを受信し、当該シリアルデータに基いて参照信号を生成する点で異なる。以下、主に第１の実施形態との違いを説明する。
【００６２】
（全体構成）
図１５は、本実施形態におけるステッピングモータ駆動装置の全体構成を示す機能ブロック図である。
なお、第１の実施形態と同一の構成要素には同一の符号を付して説明を省略する。また、巻線毎に設けられる構成要素の内容は同一なので、第１巻線用の構成要素についてのみ説明する。
【００６３】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、シリアルデータ通信部３２、参照信号生成部１６０ａ、ディスチャージ指令信号生成部１１５ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、巻線電流測定部１４０ａ、電源８、及びＤＣカップリング用のコンデンサ７から構成される。電源８とコンデンサ７とは並列に接続され、両者を合わせて電源回路という。
【００６４】
シリアルデータ通信部３２は、巻線毎の参照信号について、各ステップのレベル、及び増減方向を表すシリアル情報信号ＤＡＴＡを、通信制御用の信号ＥＮＡＢ及びＣＬＫを用いた制御の下で受信し、当該受信したシリアル情報信号をパラレル変換する。そして、当該変換後のパラレルデータを、ステップ単位時間毎に、クロック信号ＣＬＫＰと共に各巻線に対応する参照信号生成部１６０ａへ供給する。
【００６５】
参照信号生成部１６０ａは、参照信号生成部１１０ａから、速度切替部とアップダウンカウンタとを省くと共に、トリガ信号ＭＣＰＡの生成論理を変更して構成される。シリアルデータ通信部３２から供給される、各ステップのレベルを表すパラレルデータを、ステップ単位時間毎にＤ／Ａ変換することによって、参照信号ＶＣＡを生成する。
【００６６】
（シリアルデータの詳細）
図１６は、受信されるシリアルデータの１単位を示したタイミングチャートであり、１つの巻線用の参照信号の１ステップ分を示している。各巻線用の参照信号の各ステップに関するシリアルデータがこのような単位で表され、連続して受信される。ＥＮＡＢは単位期間信号、ＣＬＫはビット同期信号、ＤＡＴＡは情報信号である。
【００６７】
１単位の情報信号ＤＡＴＡは、８ビットで構成される。最初の３ビットが巻線を識別するアドレスＡ２〜Ａ０、次の１ビットが増減方向ビットＤＤ、残りの４ビットがステップのレベルを表すデータＤ３〜Ｄ０である。
なお、図１８には、シリアルデータの受信タイミングに合わせて、シリアルデータ通信部３２における主要信号のタイミングをも示している。
【００６８】
（シリアルデータ通信部３２の詳細）
図１やは、シリアルデータ通信部３２の詳細な構成を示す機能ブロック図である。シリアルデータ通信部３２は、アドレスカウンタ回路３５、データカウンタ回路３４、シリアルパラレル変換回路３３、ライト信号生成回路３６、アドレスデコーダ回路３７、及びレジスタ回路３８から構成される。
【００６９】
図１８は、アドレスカウンタ回路３５、データカウンタ回路３４、シリアルパラレル変換回路３３、及びライト信号生成回路３６の詳細な構成を示す機能ブロック図である。
アドレスカウンタ回路３５は、前述した単位の前半４ビット分のビット同期信号ＣＬＫをカウントすることによって、前半４ビットの情報信号の受信が完了したことを示すアドレス完了信号ＡＤＯ及びＡＤＴを出力する。
【００７０】
データカウンタ回路３４は、アドレス完了信号ＡＤＯ信号によってトリガされ、後半４ビット分のビット同期信号ＣＬＫをカウントすることによって、８ビット全ての情報信号ＤＡＴＡの受信が完了したこと示すデータ完了信号ＤＡＴＣを出力する。
シリアルパラレル変換回路３３は、図中上段の４つのフリップフロップで構成されるシフトレジスタによって、情報信号ＤＡＴＡをパラレル変換する。そして、アドレス完了信号ＡＤＴの立ち上がりで、前半４ビットに含まれるアドレスＳＡＤ０〜ＳＡＤ２及び増減方向ビットＤＤを、図中下段の４つのフリップフロップにラッチする。これによって、アドレスＳＡＤ０〜ＳＡＤ２及び書込許可ビットＷＥが、後半４ビットに含まれるデータＳＤ０〜ＳＤ３から分離される。
【００７１】
ライト信号生成回路３６は、ＤＡＴＣ信号、及び単位期間信号ＥＮＡＢの両方が出力されている間、ライト信号ＲＥＣを出力する。
図１９は、アドレスデコーダ回路３７の詳細な構成を示す機能ブロック図である。
アドレスデコーダ回路３７は、レジスタ回路３８に設けられる５ビットのレジスタ組の１つに、データＳＤ０〜ＳＤ３、及び増減方向ビットＤＤの記録を指示する信号ＲＣＫＡ、及びＲＣＫＢを、ライト信号ＲＥＣ、及びアドレスＳＡＤ０〜ＳＡＤ２に応じて生成する。
【００７２】
図２０は、レジスタ回路３８の詳細な構成を示す機能ブロック図である。
レジスタ回路３８は、巻線１９ａ及び１９ｂにそれぞれ対応して５ビットのレジスタ組Ａ及びＢを備えている。ＲＣＫＡ信号が与えられるとデータＳＤ０〜ＳＤ３、及び増減方向ビットＤＤをレジスタ組Ａに記録し、記録したデータを５ビットパラレル信号ＤＡ０Ａ〜ＤＡ３Ａ、ＤＡとして出力する。ＲＣＫＢ信号が与えられるとデータＳＤ０〜ＳＤ３、及び増減方向ビットＤＤをレジスタ組Ｂに記録し、記録したデータを５ビットパラレル信号ＤＡ０Ｂ〜ＤＡ３Ｂ、ＤＢとして出力する。
【００７３】
以上説明したように、参照信号生成部１６０ａは実質的にＤ／Ａコンバータであり、パラレルデータＤＡ０Ａ〜ＤＡ３Ａをクロック信号ＣＬＫＰで示されるステップ単位時間毎にＤ／Ａ変換することによって、参照信号ＶＣＡを生成する。この場合の参照信号ＶＣＡの各ステップレベルは、ステップ毎にシリアルデータで指示されるので、第１の実施形態で例示したような台形波を近似する参照信号のみならず、任意の波形を近似する参照信号ＶＣＡを得ることができる。例えば、正弦波をサンプリングしたシリアルデータを与えれば、正弦波を近似する参照信号が得られる。
（その他の変形例）
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１）本発明は、実施の形態で説明したステッピングモータ駆動方法を、コンピュータシステムを用いて実現するためのコンピュータプログラムであるとしてもよいし、前記プログラムを表すデジタル信号であるとしてもよい。
【００７４】
また、本発明は、前記プログラム又は前記デジタル信号を記録したコンピュータ読取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ、ＭＯディスク、ＤＶＤ、半導体メモリ等であるとしてもよい。
また、本発明は、電気通信回線、無線又は有線通信回線、若しくはインターネットに代表されるネットワーク等を経由して伝送される前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
【００７５】
また、前記プログラム又は前記デジタル信号は、前記記録媒体に記録されて移送され、若しくは、前記ネットワーク等を経由して移送され、独立した他のコンピュータシステムにおいて実施されるとしてもよい。
（２）各実施の形態では、トランジスタ１３及び１１によって給電電流をチョッピング制御するとしたが、トランジスタ１２及び１０によって給電電流をチョッピング制御してもよく、その場合も同様に振動と騒音との抑制効果が得られる。
（３）各実施の形態では、２相の巻線を備えるステッピングモータを例示したが、本発明は２相のステッピングモータに限定されるものでないことは、いうまでもない。他の相数、例えば５相のステッピングモータの各巻線電流を、給電制御及びディスチャージ制御する場合も、本発明に含まれる。
【００７６】
【発明の効果】
本発明のステッピングモータ駆動装置は、アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成手段と、ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御手段と、複数のスイッチング手段から構成され、前記巻線に流れる電流を整流するブリッジ整流回路と、前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御手段と、前記参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変された前記ディスチャージ指令信号を出力するディスチャージ指令信号生成手段と、当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御手段とを備えることを特徴とする。
【００８１】
この構成によれば、参照信号の各ステップの減少量が一定でない場合でも、好適な指定信号が与えられることによって、ステップ毎の減少量にディスチャージ電流が追従する時間に略等しい長さのディスチャージ指令信号を出力する。
そのようなディスチャージ指令信号は、参照信号の各ステップの減少量に対して略過不足なくディスチャージ電流を減少させるので、ディスチャージ電流の電流制限値への追従性が向上する。
【００８２】
また、前記ステッピングモータ駆動装置は、さらに、前記巻線から給電用の電源回路に還流される回生電流を測定する巻線電流測定手段と、測定される回生電流と、前記参照信号によって表される電流制限値とを比較する比較手段とを備え、前記ディスチャージ指令信号生成手段は、前記参照信号によって表される電流制限値が減少した時点から、測定される回生電流が当該減少後の電流制限値を下回るまでの期間、前記ディスチャージ指令信号を出力してもよい。
【００８３】
また、前記ステッピングモータ駆動装置は、さらに、前記巻線及び前記給電用の電源回路と直列に接続される抵抗体を備え、前記巻線からの回生電流は、当該抵抗体を経由して給電用の電源回路に還流されるように構成され、前記巻線電流測定手段は、当該抵抗体に生じる電圧を用いて、前記巻線から給電用の電源回路に還流される回生電流を測定してもよい。
【００８４】
これらの構成によれば、ディスチャージ指令信号は、参照信号によって表される電流制限値が減少した時点から、測定されるディスチャージ電流が当該減少後の電流制限値を下回るまでの期間、出力される。
そのようなディスチャージ指令信号は、参照信号の各ステップの減少量に対して過不足なくディスチャージ電流を減少させるので、ディスチャージ電流の電流制限値への追従性が向上する。
【００８５】
また、前記ステッピングモータ駆動装置において、前記巻線への給電電流もまた前記抵抗体を経由して流れるように構成され、前記巻線電流測定手段は、前記抵抗体に生じる電圧を用いて、さらに、前記巻線への給電電流をも測定し、前記パルス幅変調制御手段は、当該測定された給電電流と、前記参照信号によって表される電流制限値とを比較することにより、パルス幅変調制御を行ってもよい。
【００８６】
この構成によれば、１つの抵抗体を給電電流の測定とディスチャージ電流の測定とに兼用できるので、回路構成を簡素化できる。
また、前記ステッピングモータ駆動装置は、さらに、複数のスイッチング手段から構成され、前記巻線に流れる電流を整流するブリッジ整流回路を備え、前記抵抗体は、当該ブリッジ整流回路において導通状態にされる第１の半導体素子であり、前記ステッピングモータ駆動装置は、さらに、前記参照信号によって表される電流制限値に応じた電流を流す基準電流源と、当該基準電流源と直列に接続され、かつ導通状態にされる第２の半導体素子とを備え、前記比較手段は、前記第１の半導体素子に生じる第１の電圧と、当該第２の半導体素子に生じる第２の電圧とを比較し、前記ディスチャージ指令信号生成手段は、当該第２の電圧が、当該第１の電圧を下回るまでの期間、前記ディスチャージ指令信号を出力してもよい。
【００８７】
この構成によれば、ブリッジ整流回路を構成するスイッチング素子に生じる電圧を巻線電流の測定に用いるので、巻線電流を測定する専用の抵抗体を直列に挿入する必要がない。従って、給電効率の低下が避けられ、消費電力の低減に寄与する。
さらに、前記第１の半導体素子と前記第２の半導体素子とが、同一の拡散プロセスにおいて製造される特性の揃ったトランジスタによって実現できるので、巻線電流の測定における相対精度が向上する。
【００８８】
また、前記ステッピングモータ駆動装置は、さらに、電流制限値を表すデジタル信号を受信するデジタル信号受信手段を備え、当該受信されたデジタル信号をＤ／Ａ変換することによって前記参照信号を得てもよい。
この構成によれば、デジタル信号に応じて任意の波形を近似する参照信号を生成できるので、振動と騒音との抑制の好適な波形、例えば正弦波、を近似する参照信号を簡便に発生させることができる。
【００９０】
本発明のステッピングモータ駆動方法は、アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成ステップと、ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御ステップと、複数のスイッチング手段から構成されるブリッジ整流回路によって前記巻線に流れる電流を整流するブリッジ整流ステップと、前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御ステップと、前記参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変されたディスチャージ指令信号を出力するディスチャージ指令信号生成ステップと、当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御ステップとを備える。
【００９１】
この方法によってステッピングモータを駆動すれば、前述した振動及び騒音の抑制効果、並びに低電力化が達成される。
【図面の簡単な説明】
【図１】ステッピングモータ駆動装置の構成を示す機能ブロック図である。
【図２】参照信号生成部の構成を示す機能ブロック図である。
【図３】当該参照信号生成部における主要信号のタイミングチャートである。
【図４】通電論理部における主要信号のタイミングチャートである。
【図５】当該通電論理部の制御に応じて形成される巻線電流の経路を説明する模式図である。
【図６】当該通電論理部における主要信号の他のタイミングチャートである。
【図７】当該通電論理部の制御に応じて形成される巻線電流の他の経路を説明する模式図である。
【図８】ステッピングモータ駆動装置の他の構成を示す機能ブロック図である。
【図９】ステッピングモータ駆動装置の他の構成を示す機能ブロック図である。
【図１０】極性反転スイッチの構成を示す機能ブロック図である。
【図１１】通電論理部の他の構成を示す機能ブロック図である。
【図１２】当該通電論理部における主要信号のタイミングチャートである。
【図１３】当該通電論理部の制御に応じて形成される巻線電流の経路を説明する模式図である。
【図１４】ステッピングモータ駆動装置の他の構成を示す機能ブロック図である。
【図１５】ステッピングモータ駆動装置の他の構成を示す機能ブロック図である。
【図１６】シリアルデータ通信部の構成を示す機能ブロック図である。
【図１７】シリアルデータ通信部における主要信号のタイミングチャートである。
【図１８】アドレスカウンタ回路、データカウンタ回路、シリアルパラレル変換回路、及びライト信号生成回路の構成を示す機能ブロック図である。
【図１９】アドレスデコーダ回路の構成を示す機能ブロック図である。
【図２０】レジスタ回路の構成を示す機能ブロック図である。
【図２１】従来のステッピングモータ駆動装置の構成を示す機能ブロック図である。
【符号の説明】
１ ＰＷＭ基準信号生成部
２ 階段波生成部
４ オペアンプ
５ フリップフロップ
６ 通電論理部
７ コンデンサ
８ 電源
１０〜１３ トランジスタ
１４〜１７ フライホイルダイオード
１９ａ、１９ｂ 巻線
２１ オペアンプ
２３ トランジスタ
２４ オン抵抗調整回路
２６ トランジスタ
２７ 基準電流源
２８、２９ オペアンプ
３２ シリアルデータ通信部
３３ シリアルパラレル変換回路
３４ データカウンタ回路
３５ アドレスカウンタ回路
３６ ライト信号生成回路
３７ アドレスデコーダ回路
３８ レジスタ回路
３９ａ 駆動回路
４１ａ 非反転パワーアンプ
４２ａ 反転パワーアンプ
４３ａ アップダウンカウンタ回路
４４ａ Ｄ／Ａコンバータ
４６ 通電論理部
１１０ａ 参照信号生成部
１１５ａ、１１６ａ、１１７ａ ディスチャージ指令信号生成部
１２０ａ ＰＷＭ制御部
１３０ａ ブリッジ整流回路
１４０ａ、１４１ａ 巻線電流測定部
１４２ａ 極性反転スイッチ
１５０ａ ブリッジ整流回路
１６０ａ 参照信号生成部
１８０ａ 巻線電流比較部
１９０ａ ＰＷＭ制御部
【発明の属する技術分野】
本発明は、ステッピングモータ駆動装置に関し、特に、ステッピングモータを低騒音、低振動、かつ高効率に駆動する技術に関する。
【０００２】
【従来の技術】
従来、ＤＳＣ（Digital Still Camera:デジタル静止画カメラ、いわゆるデジカメ）やＤＶＣ（Digital Video Camera:デジタルビデオカメラ）といった撮影用電子機器における絞り、焦点、ズームなどの調整に、位置制御用途に好適な動作特性を有するステッピングモータが用いられている。
【０００３】
撮影用電子機器に用いられるステッピングモータの動作には、特に低騒音性及び低振動性が求められる。ステッピングモータが発する騒音は機器の内蔵マイクにキャッチされ雑音として録音され、振動やぶれ等を生じさせ画質を劣化させるからである。
この要求に応えて、ステッピングモータの動作を低騒音化及び低振動化させる駆動技術が、例えば特許文献１に開示されている。
【０００４】
図２１は、当該特許文献１に記載されている駆動装置である（ここでは、原理説明に必要な構成要素のみを記載する）。
図２１において、２０は制御対象であるステッピングモータ、４５は回転子、１９ａ及び１９ｂはそれぞれ第１巻線及び第２巻線である。
アップダウンカウンタ回路４３ａは、アップダウン信号ＤＡに応じてクロック信号ＣＬＫＰをアップカウント、又はダウンカウントし、当該カウント値を示す４ビット信号ＤＡ１〜ＤＡ４をＤ／Ａコンバータ４４ａへ供給する。
【０００５】
Ｄ／Ａコンバータ４４ａは、４ビット信号ＤＡ１〜ＤＡ４に応じた電圧信号ＶＣＡを出力する。電圧信号ＶＣＡは、ステップ状に増加し、そして減少する階段波である。クロック信号ＣＬＫＰの周波数（正確にはパルス頻度）、及びステップレベルの段差の大きさに応じて、電圧信号ＶＣＡの変化速度は可変である。クロック信号ＣＬＫＰのパルス頻度が大きいほど、また、ステップレベルの段差が大きいほど、電圧信号ＶＣＡは高速な変化を示す。また、クロック信号ＣＬＫＰを停止することによって電圧信号ＶＣＡを一定値に維持できる。
【０００６】
駆動回路３９ａは、駆動信号ＶＣＡを非反転パワーアンプ４１ａで増幅すると共に、反転パワーアンプ４２ａで増幅し、両パワーアンプの各出力端の間に接続される第１巻線１９ａを電圧駆動する。
上述した構成要素と同様の構成要素が第２巻線１９ｂについても設けられ、同様の作用によって、階段波に基いて第２巻線１９ｂを電圧駆動する。
【０００７】
この構成は、巻線への給電開始時に印加電圧を段階的に増加させ、そして給電停止時に印加電圧を段階的に減少させることによって給電の開始及び停止時の急激なトルク変動を緩和するので、当該トルク変動によって生じる振動と騒音とを低減する効果がある。
【０００８】
【特許文献１】
特開平６−３４３２９５号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来技術の駆動装置によれば、階段波のステップダウン時の巻線電流の減衰が緩慢であり、巻線電流の階段波への追従性が悪い。このことは、振動と騒音との低減効果を得るための階段波、例えば正弦波を近似した階段波、を与えたとしても、巻線電流は近似された正弦波に正確に追従しないので、意図した振動と騒音との低減効果が得られないという第１の問題を引き起こす。
【００１０】
この問題は、撮影用電子機器への適用において特に重大であり、ステッピングモータ動作の一層の低騒音化及び低振動化への要求が依然として存在する。
また、上記従来技術の駆動装置は、巻線電流を常時流すため消費電力が大きいという第２の問題がある。
上記の問題に鑑み、本発明は、駆動対象であるステッピングモータの動作を低騒音化及び低振動化する駆動装置の提供を第１の目的とする。
【００１１】
また、ステッピングモータを駆動する際の消費電力を低減する駆動装置の提供を第２の目的とする。
【００１２】
【課題を解決するための手段】
上記問題を解決するため、本発明のステッピングモータ駆動装置は、アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成手段と、ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御手段と、複数のスイッチング手段から構成され、前記巻線に流れる電流を整流するブリッジ整流回路と、前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御手段と、参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変されたディスチャージ指令信号を出力するディスチャージ指令信号生成手段と、当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御手段とを備える。
【００１３】
また、前記ステッピングモータ駆動装置は、さらに、前記巻線から給電用の電源回路に還流される回生電流を測定する巻線電流測定手段と、測定される回生電流と、前記参照信号によって表される電流制限値とを比較する比較手段とを備え、前記ディスチャージ指令信号生成手段は、前記参照信号によって表される電流制限値が減少した時点から、測定される回生電流が当該減少後の電流制限値を下回るまでの期間、前記ディスチャージ指令信号を出力してもよい。
【００１４】
上記問題を解決するため、本発明のステッピングモータ駆動方法は、アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成ステップと、ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御ステップと、複数のスイッチング手段から構成されるブリッジ整流回路によって前記巻線に流れる電流を整流するブリッジ整流ステップと、前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御ステップと、前記参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変されたディスチャージ指令信号を出力するディスチャージ指令信号生成ステップと、当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御ステップとを含む。
【００１５】
【発明の実施の形態】
（第１の実施形態）
第１の実施形態に係るステッピングモータ駆動装置は、各ステップのレベルに応じた電流制限値を表す階段波である参照信号に応じて、ステッピングモータが備える巻線への給電電流を電流チョッパ方式でＰＷＭ（Pulse Width Modulation:パルス幅変調）制御する。
【００１６】
そして、前記参照信号のステップレベルが減少した場合に、所定時間ディスチャージ指令信号を出力し、当該ディスチャージ信号が出力されている期間、前記巻線からの回生電流を給電用の電源回路に還流させる。
以下、当該ステッピングモータ駆動装置について、図面を参照しながら詳細に説明する。
【００１７】
（全体構成）
図１は当該ステッピングモータ駆動装置の全体構成を示す機能ブロック図である。なお、同図には制御対象であるステッピングモータをも記載している。
図１において、２０は制御対象であるステッピングモータ、４５は回転子、１９ａ及び１９ｂはそれぞれ異なる相に対応する第１巻線、第２巻線である。
【００１８】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、参照信号生成部１１０ａ、ディスチャージ指令信号生成部１１５ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、巻線電流測定部１４０ａ、電源８、及びＤＣカップリング用のコンデンサ７から構成される。電源８とコンデンサ７とは並列に接続され、両者を合わせて電源回路という。
【００１９】
巻線毎に設けられる構成要素の内容は同一なので、以下、第１巻線用の構成要素についてのみ説明する。
参照信号生成部１１０ａは、クロック信号ＣＬＫＰ、増減指定信号ＤＡ、及び速度指定信号ＦＤＡの各信号に応じて、所定の速度で増減する階段波である参照信号ＶＣＡ、及び参照信号ＶＣＡの減少時点を表すトリガ信号ＭＣＰＡを出力する。
【００２０】
ディスチャージ指令信号生成部１１５ａは、トリガ信号ＭＣＰＡが出力された時点から所定時間、ディスチャージ指令信号ＭＭＣＰＡを出力する。ディスチャージ指令信号生成部１１５ａの時定数は、ディスチャージ電流が参照信号ＶＣＡの１ステップ分の減少に追従する時間と、ディスチャージ指令信号ＭＭＣＰＡの出力時間とが略等しくなるように決定される。
【００２１】
ＰＷＭ制御部１２０ａは、オペアンプ４、フリップフロップ５、及び通電論理部６から構成される。
ブリッジ整流回路１３０ａは、トランジスタ１０〜１３、及びフライホイルダイオード１４〜１７から構成される。
特に、トランジスタ１１又は１３は、給電極性信号ＰＨＣＡに応じて通電論理部６から出力されるゲート信号ＧＡ２又はＧＡ４に従って、巻線１９ａへの給電電流をチョッピングする。
【００２２】
また、各トランジスタ１０乃至１３は、ディスチャージ指令信号ＭＭＣＰＡの出力期間中に通電論理部６から出力される各ゲート信号ＧＡ１乃至ＧＡ４に従って給電時とは異なる電流経路を形成し、巻線１９ａからの回生電流を電源回路に還流させる。
以降、この回生電流の電源回路への還流動作のことをディスチャージといい、また、電源回路へ還流される回生電流のことをディスチャージ電流ともいう。
【００２３】
巻線電流測定部１４０ａは、オン抵抗調整回路２４、トランジスタ２３、及びオペアンプ２１から構成される。トランジスタ２３は、オン抵抗調整回路２４によって所定のオン抵抗に調整される。オペアンプ２１は、ディスチャージ電流に比例してトランジスタ２３に生じる電圧を測定信号ＳＥＮＡとして出力する。
（参照信号生成部１１０ａの詳細）
図２は、参照信号生成部１１０ａの詳細な構成を示す機能ブロック図である。速度切替部は、速度指定信号ＦＤＡに応じて、クロック信号ＣＬＫＰ、又は当該クロック信号ＣＬＫＰを２分周して得られる信号の何れかを選択し、ステップ周期信号Ａとしてアップダウンカウンタへ供給する。
【００２４】
アップダウンカウンタは、アップダウン信号ＤＡに応じて、信号Ａをアップカウント、又はダウンカウントする。そのカウント値を示す４ビット信号ＤＡ０〜ＤＡ３を、Ｄ／Ａコンバータがアナログ電圧に変換し、参照信号ＶＣＡとして出力する。当該アップダウンカウンタ、及び当該Ｄ／Ａコンバータは、何れもごく一般的な周知回路であるため、詳細な説明を省略する。
【００２５】
トリガ信号生成部は、クロック信号ＣＬＫＰ、増減指定信号ＤＡ、及びステップ周期信号Ａが全てローレベルである期間、ハイレベルのトリガ信号ＭＣＰＡを出力する。トリガ信号ＭＣＰＡは、その立ち上りにおいて参照信号ＶＣＡの減少時点を表す。
図３は、参照信号生成部１１０ａにおける主要信号のタイミングチャートである。なお、以下では簡明のため、２値論理信号のローレベル及びハイレベルを、それぞれ”０”及び”１”と表記する。
【００２６】
時刻ｔ０から時刻ｔ１まで、”１”の速度指定信号ＦＤＡ、”１”の増減指定信号ＤＡと共に、クロック信号ＣＬＫＰが与えられ、アップダウンカウンタとＤ／Ａコンバータとは、最低レベルから最高レベルまで高速に増加する階段波ＶＣＡを生成する。
時刻ｔ１から時刻ｔ２まで、クロック信号ＣＬＫＰが停止し、参照信号ＶＣＡは最高レベルに維持される。
【００２７】
時刻ｔ２から時刻ｔ３まで、”１”の速度指定信号ＦＤＡ、及び”０”の増減指定信号と共に、クロック信号ＣＬＫＰが与えられ、アップダウンカウンタとＤ／Ａコンバータとは、最高レベルから最低レベルまで高速に減少する参照信号ＶＣＡを生成する。またこの期間には、トリガ信号生成部は、参照信号ＶＣＡのレベルが減少する毎に”１”のトリガ信号ＭＣＰＡを出力する。
【００２８】
時刻ｔ４から時刻ｔ７まで、”０”の速度指定信号ＦＤＡが与えられ、低速に増減する階段波ＶＣＡが生成される。特に時刻ｔ６から時刻ｔ７までの期間には、トリガ信号生成部は、参照信号ＶＣＡのレベルが減少する毎に”１”のトリガ信号ＭＣＰＡを出力する。
ディスチャージ指令信号生成部１１５ａは、トリガ信号ＭＣＰＡの各立ち上がり時点から前述した所定時間、”１”のディスチャージ指令信号ＭＭＣＰＡを出力する。
【００２９】
（巻線電流の制御動作の詳細）
次に、ディスチャージ指令信号生成部１１５ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、及び巻線電流測定部１４０ａが協働して行う巻線電流の制御動作について詳細に説明する。ここで説明する制御動作には、給電電流のＰＷＭ制御動作、及び回生電流のディスチャージ動作が含まれる。
【００３０】
図４は、この制御動作に係る主要信号のタイミングチャートであり、給電極性信号ＰＨＣＡが”１”の場合の一例を示している。
ここで、ゲート信号ＧＡ１及びＧＡ３は”０”の場合に対応するトランジスタを導通させる負論理信号、ゲート信号ＧＡ２及びＧＡ４は”１”の場合に対応するトランジスタを導通させる正論理信号であることに注意する。
【００３１】
期間の全体は、ディスチャージ指令信号ＭＭＣＰＡ、及び給電指令信号Ｑの組み合わせに応じて、（Ａ）給電期間、（Ｂ）回生期間、及び（Ｃ）ディスチャージ期間に分類される。
図５は、当該各期間それぞれにおける巻線電流の経路、（経路Ａ）、（経路Ｂ）、及び（経路Ｃ）を表す模式図である。
【００３２】
（給電期間における制御動作）
ＰＷＭ基準信号生成部１は、給電期間の開始を指示するＰＷＭ基準信号を、所定周期で生成している（不図示）。フリップフロップ５は当該ＰＷＭ基準信号が”１”の場合にセットされ、給電期間を示す”１”の給電指令信号Ｑを出力する。これを受けて信号ＣＨＡが”１”となる。
【００３３】
通電論理部６は、ディスチャージ指令信号ＭＭＣＰＡが”０”、信号ＣＨＡが”１”である期間、これらの信号と”１”の給電極性信号ＰＨＣＡとを論理合成して得たゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１０及び１３を導通状態にし、トランジスタ１１及び１２を非導通状態にする。
【００３４】
これにより、図５の（経路Ａ）に示した電流経路が形成され、巻線１９ａへの給電電流はトランジスタ１０及び１３を経由して、紙面に向かって左向きに流れ、当該給電電流は徐々に増加する。
オペアンプ４は、測定信号ＳＥＮＡと、参照信号ＶＣＡとを比較する。測定信号ＳＥＮＡが参照信号ＶＣＡの電圧を上回る（即ち、測定される給電電流が参照信号ＶＣＡによって表される制限電流値を上回る）と、オペアンプ４はハイレベルの出力信号を発してフリップフロップ５をリセットする。
【００３５】
その結果、給電指令信号Ｑが”０”となってゲート信号ＧＡ４が”０”となり、トランジスタ１３が非導通状態となるので、巻線１９ａへの給電が停止する。
（回生期間における制御動作）
給電指令信号Ｑとディスチャージ指令信号ＭＭＣＰＡとが共に”０”である期間、通電論理部６は、これらの信号と”１”の給電極性信号ＰＨＣＡとを論理合成して得たゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１０を導通状態にし、トランジスタ１１、１２、及び１３を非導通状態にする。
【００３６】
これにより、図５の（経路Ｂ）に示した電流経路が形成され、巻線１９ａからの回生電流は、トランジスタ１０とフライホイルダイオード１６とを経由して還流し、徐々に減少する。
ＰＷＭ基準信号が与えられる度に、このような給電動作と回生動作とが繰り返され、巻線電流は参照信号ＶＣＡによって表される電流制限値に制御される。
【００３７】
（ディスチャージ期間における制御動作）
ディスチャージ指令信号生成部１１５ａは、前述したように、参照信号ＶＣＡのレベルが減少した時点から、ディスチャージ電流が参照信号ＶＣＡの１ステップ分の減少に概ね追従する時間、ディスチャージ期間を示す”１”のディスチャージ指令信号ＭＭＣＰＡを出力する。
【００３８】
通電論理部６は、”１”のディスチャージ指令信号ＭＭＣＰＡ、”０”の給電指令信号ＣＨＡ、及び”１”の給電極性信号ＰＨＣＡを論理合成して得たゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１１及び１２を導通状態にし、トランジスタ１０及び１３を非導通状態にする。
これにより、図５の（経路Ｃ）に示した電流経路が形成され、巻線１９ａからのディスチャージ電流はトランジスタ１１及び１２を経由して電源回路に還流され、当該ディスチャージ電流は徐々に減少する。電源回路へ還流されるディスチャージ電流は、比較的高いＯＮ抵抗を示すフライホイルダイオードを経由してブリッジ整流回路内で還流される場合に比べて、より急速に減衰する。
【００３９】
ディスチャージ指令信号ＭＭＣＰＡが与えられる度に、このようなディスチャージ動作を繰り返すことによって、単に給電動作と回生動作とを繰り返す場合よりも、巻線電流の電流制限値への追従性が向上する。
図６は、この制御動作に係る主要信号の他のタイミングチャートであり、給電極性信号ＰＨＣＡが”０”の場合の一例を示している。
【００４０】
期間の全体は、給電極性信号ＰＨＣＡが”１”の場合と同様、ディスチャージ指令信号ＭＭＣＰＡ、及び給電指令信号Ｑの組み合わせに応じて、（Ｄ）給電期間、（Ｅ）回生期間、及び（Ｆ）ディスチャージ期間に分類される。
図７は、当該各期間それぞれにおける巻線電流の経路、（経路Ｄ）、（経路Ｅ）、及び（経路Ｆ）を表す模式図である。
【００４１】
図６及び図７から明らかに、給電極性信号ＰＨＣＡが”０”の場合には、給電極性信号ＰＨＣＡが”１”の場合に比べて、紙面に向かって電流方向の左右が反転される点のみが異なる。巻線電流の電流制限値への追従性を向上させる作用は、給電極性信号ＰＨＣＡが”１”の場合と同一である。
このように、巻線電流の電流制限値への追従性が向上するので、振動と騒音との低減効果を得るために、例えば正弦波を近似する参照信号を与えた場合、巻線電流はその参照信号に良好に追従し、その結果、意図した振動と騒音との的確な低減効果が得られる。
【００４２】
また、このステッピングモータ駆動装置は、巻線への給電電流を電流チョッパ方式でＰＷＭ制御するので、従来の電圧制御に比べて低電力化を達成する。
なお、巻線電流測定部１４０ａは、オン抵抗調整回路２４とトランジスタ２３とに代えて、単に抵抗器を用いて構成してもよく、またオペアンプ２１を省いて構成することもできる。
（第２の実施形態）
第２の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、ディスチャージ指令信号ＭＭＣＰＡの出力時間長を指定信号に応じて可変に構成した点で異なる。以下、主に第１の実施形態との違いを説明する。
【００４３】
（ディスチャージ指令信号の生成に関する主要部の構成）
図８は、第２の実施形態における、ディスチャージ指令信号生成に関する構成を示す機能ブロック図であり、第１の実施形態と比べて、ディスチャージ指令信号生成部１１６ａが変更される。
ディスチャージ指令信号生成部１１６ａは、指定信号ＰＲＧＡを取得し、当該取得された指定信号ＰＲＧＡに基いて制御されるスイッチを用いて、複数種類の電圧のうち１つを生成すると共に、トリガ信号ＭＣＰＡの立ち上がりを、定電流源とコンデンサとを用いて一定勾配のランプ波に変形する。
【００４４】
そして、トリガ信号ＭＣＰＡの立ち上がり時点から、当該変形後のランプ波が前記生成された電圧を上回るまでの期間、ディスチャージ指令信号ＭＭＣＰＡを出力する。
この構成によれば、参照信号ＶＣＡの各ステップの減少量が一定でない場合でも、ディスチャージ指令信号生成部１１６ａは、好適な指定信号ＰＲＧＡを与えられることによって、ステップ毎の減少量にディスチャージ電流が追従する時間に略等しい長さのディスチャージ指令信号ＭＭＣＰＡを出力する。
【００４５】
そのようなディスチャージ指令信号ＭＭＣＰＡは、参照信号ＶＣＡの各ステップの減少量に対して略過不足なくディスチャージ電流を減少させるので、ディスチャージ電流の電流制限値への追従性が向上する。
（第３の実施形態）
第３の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、ディスチャージ指令信号ＭＭＣＰＡの出力期間の終期が、ディスチャージ電流と電流制限値との比較に基いて決定される点で異なる。以下、主に第１の実施形態との違いを説明する。
【００４６】
（ディスチャージ指令信号の生成に関する主要部の構成）
図９は、第３の実施形態における、ディスチャージ指令信号生成に関する構成を示す機能ブロック図であり、第１の実施形態と比べて、ディスチャージ指令信号生成部１１７ａ、及び巻線電流測定部１４１ａが変更される。
巻線電流測定部１４１ａにおいて、極性反転スイッチ１４２ａは、トランジスタ２３に生じる電圧をオペアンプ２１へ伝達する。そして、給電時とディスチャージ時とで、伝達する電圧の極性を反転する。給電電流とディスチャージ電流とは、トランジスタ２３を流れる方向が逆なので、そうすることによって、オペアンプ２１はトランジスタ２３に流れる電流の絶対値を測定する。
【００４７】
図１０は、極性反転スイッチ１４２ａの一構成例である。
ディスチャージ指令信号生成部１１７ａのエッジトリガフリップフロップは、トリガ信号ＭＣＰＡの立ち上がりでセットされディスチャージ指令信号ＭＭＣＰＡの出力を開始する。そして測定信号ＳＥＮＡが参照信号ＶＣＡの電圧を下回る（即ち、測定されるディスチャージ電流が参照信号ＶＣＡによって表される制限電流値を下回る）と、オペアンプ４の出力信号はローレベルとなって当該エッジトリガフリップフロップをクリアし、その結果、ディスチャージ指令信号ＭＭＣＰＡは停止する。
【００４８】
つまり、ディスチャージ指令信号ＭＭＣＰＡは、参照信号ＶＣＡによって表される電流制限値が減少した時点から、測定されるディスチャージ電流が当該減少後の電流制限値を下回るまでの期間、出力される。
そのようなディスチャージ指令信号ＭＭＣＰＡは、参照信号ＶＣＡの各ステップの減少量に対して過不足なくディスチャージ電流を減少させるので、ディスチャージ電流の電流制限値への追従性が向上する。
（第４の実施形態）
本発明の第４の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、同期整流制御を行う点で異なる。同期整流制御とは、前述した回生期間において、通電論理部がブリッジ整流回路を構成する２つのトランジスタ１０及び１２を導通状態にすることによって、巻線１９ａからの回生電流をトランジスタ１０及び１２を経由して還流させることを言う。以下、主に第１の実施形態との違いを説明する。
【００４９】
（通電論理部４６の詳細）
図１１は、同期整流制御を行う通電論理部４６の詳細な構成を示す機能ブロック図である。
貫通保護論理部は、信号ＣＨＡが”１”及び”０”である期間をそれぞれ短縮した信号ＣＨＡ１及び信号ＣＨＡ２を生成する。そして、信号ＣＨＡ１、信号ＣＨＡ２、ディスチャージ指令信号ＭＭＣＰＡ、及び給電極性信号ＰＨＣＡを論理合成することにより、各ゲート信号ＧＡ１〜ＧＡ４を生成する。
【００５０】
図１２は、通電論理部４６における主要信号のタイミングチャートであり、給電極性信号ＰＨＣＡが”１”の場合の一例を示している。
期間の全体は、ディスチャージ指令信号ＭＭＣＰＡ、信号ＣＨＡ１、及び信号ＣＨＡ２の組み合わせに応じて、（Ａ）短縮された給電期間、（Ｂ）第１の貫通保護期間、（Ｃ）短縮されたディスチャージ期間、（Ｇ）同期整流期間、及び（Ｈ）第２の貫通保護期間に分類される。
【００５１】
図７は、（Ｇ）同期整流期間、及び（Ｈ）第２の貫通保護期間それぞれにおける巻線電流の経路、（経路Ｇ）、及び（経路Ｈ）を表す模式図である。
なお、（Ａ）短縮された給電期間、（Ｂ）第１の貫通保護期間、及び（Ｃ）短縮されたディスチャージ期間に生成される各ゲート信号、及びそれによって形成される巻線電流の経路は、それぞれ第１の実施形態で述べた（Ａ）給電期間、（Ｂ）回生期間、及び（Ｃ）ディスチャージ期間における各ゲート信号及び経路と同一である（図５参照）。
【００５２】
（同期整流期間における制御動作）
ディスチャージ指令信号ＭＭＣＰＡが”１”、信号ＣＨＡ１が”０”、及び信号ＣＨＡ２が”１”である期間、通電論理部６は、これらの信号と”１”の給電極性信号ＰＨＣＡとを論理合成して得たゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１０及び１２を導通状態にし、トランジスタ１１及び１３を非導通状態にする。
【００５３】
これにより、図１３の（経路Ｇ）に示した電流経路が形成され、巻線１９ａからの回生電流はトランジスタ１０及び１２を経由して還流し、徐々に減少する。この電流経路は、前述した回生期間（ここで言う第１の貫通保護期間）における電流経路に比べて、トランジスタ１２を経由する点で異なる。
【００５４】
（貫通保護期間における制御動作）
第１及び第２の貫通保護期間は、給電期間、同期整流期間、及びディスチャージ期間の転換時に、トランジスタ１０及び１１、若しくはトランジスタ１２及び１３が同時に導通して、電源回路を短絡することがないように設けられる。
なお、給電極性信号ＰＨＣＡが”０”の場合（不図示）は、給電極性信号ＰＨＣＡが”１”の場合に比べて、紙面に向かって電流方向の左右が反転される点においてのみ異なる。巻線電流の電流制限値への追従性を向上させる作用は、給電極性信号ＰＨＣＡが”１”の場合と同様である。
（第５の実施形態）
第５の実施形態に係るステッピングモータ駆動装置は、第３の実施形態に係るステッピングモータ駆動装置と比べて、巻線への給電電流を、ブリッジ整流回路を構成するトランジスタを用いて測定する点で異なる。以下、主に第３の実施形態との違いを説明する。
【００５５】
（全体構成）
図１４は、本実施形態におけるステッピングモータ駆動装置の全体構成を示す機能ブロック図である。なお、同図には制御対象であるステッピングモータをも記載している。
なお、第３の実施形態と同一の構成要素には同一の符号を付して説明を省略する。また、巻線毎に設けられる構成要素の内容は同一なので、第１巻線用の構成要素についてのみ説明する。
【００５６】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、参照信号生成部１１０ａ、ディスチャージ指令信号生成部１１７ａ、ＰＷＭ制御部１９０ａ、ブリッジ整流回路１５０ａ、巻線電流比較部１８０ａ、電源８、及びＤＣカップリング用のコンデンサ７から構成される。電源８とコンデンサ７とは並列に接続され、両者を合わせて電源回路という。
【００５７】
ブリッジ整流回路１５０ａは、ブリッジ整流回路１３０ａに比べて、トランジスタ１０及び１２のドレイン電圧を外部へ出力可能に構成したものである。
巻線電流比較部１８０ａは、基準電流源２７、トランジスタ２６、オペアンプ２８及び２９、極性反転スイッチ１４２ａ、並びに、トランジスタ１０又は１２の何れかのドレイン電圧を選択するためのスイッチから構成される。
【００５８】
ＰＷＭ制御部１９０ａは、ＰＷＭ制御部１２０ａからオペアンプ４を省き、かつ巻線電流比較部１８０ａから与えられる比較結果信号Ｒに応じてフリップフロップ５がリセットされるように構成したものである。
（巻線電流比較部１８０ａの詳細）
給電極性信号ＰＨＣＡに応じて、トランジスタ１０又は１２の何れか導通状態にされる一方のドレイン電圧が選択される。
【００５９】
極性反転スイッチ１４２ａは、当該選択された電圧と電源電圧との差（つまり、トランジスタ１０又は１２に生じる電圧）をオペアンプ２９へ伝達する。そして、給電時とディスチャージ時とで、伝達する電圧の極性を反転する。給電電流とディスチャージ電流とは、トランジスタ１０又は１２を流れる方向が逆なので、そうすることによって、オペアンプ２１はトランジスタ１０又は１２に流れる電流の絶対値を測定する。
【００６０】
また、基準電流源２７は、導通状態にされたトランジスタ２６に参照信号ＶＣＡに応じた基準電流を流し、トランジスタ２６は当該基準電流に応じたドレイン電圧を発生する。
オペアンプ２８は、トランジスタ２６のドレイン電圧が、オペアンプ２９の出力電圧よりも高い場合に、ハイレベルの比較結果信号Ｒを出力する。ハイレベルの比較結果信号Ｒは、トランジスタ２６に生じている電圧がトランジスタ１０又は１２に生じている電圧よりも小さい（即ち、測定される巻線電流が参照信号ＶＣＡによって表される電流制限値よりも大きい）ことを表している。
【００６１】
このように、オペアンプ２８は、巻線電流と電流制限値との比較に関して、第３の実施形態におけるオペアンプ４と同一の結果を示す比較結果信号Ｒを出力する。ステッピングモータ駆動装置の残部は、比較結果信号Ｒに応じて第３の実施形態と同様に動作する。
従って、この構成によっても、第３の実施形態と同様効果が得られる。さらに、巻線電流の測定をブリッジ整流回路内のトランジスタを用いて行い、電流経路に直列に電流測定専用の抵抗体を挿入しないので、ステッピングモータの駆動効率が向上する。
（実施の形態６）
第６の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、参照信号の各ステップのレベルを表すシリアルデータを受信し、当該シリアルデータに基いて参照信号を生成する点で異なる。以下、主に第１の実施形態との違いを説明する。
【００６２】
（全体構成）
図１５は、本実施形態におけるステッピングモータ駆動装置の全体構成を示す機能ブロック図である。
なお、第１の実施形態と同一の構成要素には同一の符号を付して説明を省略する。また、巻線毎に設けられる構成要素の内容は同一なので、第１巻線用の構成要素についてのみ説明する。
【００６３】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、シリアルデータ通信部３２、参照信号生成部１６０ａ、ディスチャージ指令信号生成部１１５ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、巻線電流測定部１４０ａ、電源８、及びＤＣカップリング用のコンデンサ７から構成される。電源８とコンデンサ７とは並列に接続され、両者を合わせて電源回路という。
【００６４】
シリアルデータ通信部３２は、巻線毎の参照信号について、各ステップのレベル、及び増減方向を表すシリアル情報信号ＤＡＴＡを、通信制御用の信号ＥＮＡＢ及びＣＬＫを用いた制御の下で受信し、当該受信したシリアル情報信号をパラレル変換する。そして、当該変換後のパラレルデータを、ステップ単位時間毎に、クロック信号ＣＬＫＰと共に各巻線に対応する参照信号生成部１６０ａへ供給する。
【００６５】
参照信号生成部１６０ａは、参照信号生成部１１０ａから、速度切替部とアップダウンカウンタとを省くと共に、トリガ信号ＭＣＰＡの生成論理を変更して構成される。シリアルデータ通信部３２から供給される、各ステップのレベルを表すパラレルデータを、ステップ単位時間毎にＤ／Ａ変換することによって、参照信号ＶＣＡを生成する。
【００６６】
（シリアルデータの詳細）
図１６は、受信されるシリアルデータの１単位を示したタイミングチャートであり、１つの巻線用の参照信号の１ステップ分を示している。各巻線用の参照信号の各ステップに関するシリアルデータがこのような単位で表され、連続して受信される。ＥＮＡＢは単位期間信号、ＣＬＫはビット同期信号、ＤＡＴＡは情報信号である。
【００６７】
１単位の情報信号ＤＡＴＡは、８ビットで構成される。最初の３ビットが巻線を識別するアドレスＡ２〜Ａ０、次の１ビットが増減方向ビットＤＤ、残りの４ビットがステップのレベルを表すデータＤ３〜Ｄ０である。
なお、図１８には、シリアルデータの受信タイミングに合わせて、シリアルデータ通信部３２における主要信号のタイミングをも示している。
【００６８】
（シリアルデータ通信部３２の詳細）
図１やは、シリアルデータ通信部３２の詳細な構成を示す機能ブロック図である。シリアルデータ通信部３２は、アドレスカウンタ回路３５、データカウンタ回路３４、シリアルパラレル変換回路３３、ライト信号生成回路３６、アドレスデコーダ回路３７、及びレジスタ回路３８から構成される。
【００６９】
図１８は、アドレスカウンタ回路３５、データカウンタ回路３４、シリアルパラレル変換回路３３、及びライト信号生成回路３６の詳細な構成を示す機能ブロック図である。
アドレスカウンタ回路３５は、前述した単位の前半４ビット分のビット同期信号ＣＬＫをカウントすることによって、前半４ビットの情報信号の受信が完了したことを示すアドレス完了信号ＡＤＯ及びＡＤＴを出力する。
【００７０】
データカウンタ回路３４は、アドレス完了信号ＡＤＯ信号によってトリガされ、後半４ビット分のビット同期信号ＣＬＫをカウントすることによって、８ビット全ての情報信号ＤＡＴＡの受信が完了したこと示すデータ完了信号ＤＡＴＣを出力する。
シリアルパラレル変換回路３３は、図中上段の４つのフリップフロップで構成されるシフトレジスタによって、情報信号ＤＡＴＡをパラレル変換する。そして、アドレス完了信号ＡＤＴの立ち上がりで、前半４ビットに含まれるアドレスＳＡＤ０〜ＳＡＤ２及び増減方向ビットＤＤを、図中下段の４つのフリップフロップにラッチする。これによって、アドレスＳＡＤ０〜ＳＡＤ２及び書込許可ビットＷＥが、後半４ビットに含まれるデータＳＤ０〜ＳＤ３から分離される。
【００７１】
ライト信号生成回路３６は、ＤＡＴＣ信号、及び単位期間信号ＥＮＡＢの両方が出力されている間、ライト信号ＲＥＣを出力する。
図１９は、アドレスデコーダ回路３７の詳細な構成を示す機能ブロック図である。
アドレスデコーダ回路３７は、レジスタ回路３８に設けられる５ビットのレジスタ組の１つに、データＳＤ０〜ＳＤ３、及び増減方向ビットＤＤの記録を指示する信号ＲＣＫＡ、及びＲＣＫＢを、ライト信号ＲＥＣ、及びアドレスＳＡＤ０〜ＳＡＤ２に応じて生成する。
【００７２】
図２０は、レジスタ回路３８の詳細な構成を示す機能ブロック図である。
レジスタ回路３８は、巻線１９ａ及び１９ｂにそれぞれ対応して５ビットのレジスタ組Ａ及びＢを備えている。ＲＣＫＡ信号が与えられるとデータＳＤ０〜ＳＤ３、及び増減方向ビットＤＤをレジスタ組Ａに記録し、記録したデータを５ビットパラレル信号ＤＡ０Ａ〜ＤＡ３Ａ、ＤＡとして出力する。ＲＣＫＢ信号が与えられるとデータＳＤ０〜ＳＤ３、及び増減方向ビットＤＤをレジスタ組Ｂに記録し、記録したデータを５ビットパラレル信号ＤＡ０Ｂ〜ＤＡ３Ｂ、ＤＢとして出力する。
【００７３】
以上説明したように、参照信号生成部１６０ａは実質的にＤ／Ａコンバータであり、パラレルデータＤＡ０Ａ〜ＤＡ３Ａをクロック信号ＣＬＫＰで示されるステップ単位時間毎にＤ／Ａ変換することによって、参照信号ＶＣＡを生成する。この場合の参照信号ＶＣＡの各ステップレベルは、ステップ毎にシリアルデータで指示されるので、第１の実施形態で例示したような台形波を近似する参照信号のみならず、任意の波形を近似する参照信号ＶＣＡを得ることができる。例えば、正弦波をサンプリングしたシリアルデータを与えれば、正弦波を近似する参照信号が得られる。
（その他の変形例）
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１）本発明は、実施の形態で説明したステッピングモータ駆動方法を、コンピュータシステムを用いて実現するためのコンピュータプログラムであるとしてもよいし、前記プログラムを表すデジタル信号であるとしてもよい。
【００７４】
また、本発明は、前記プログラム又は前記デジタル信号を記録したコンピュータ読取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ、ＭＯディスク、ＤＶＤ、半導体メモリ等であるとしてもよい。
また、本発明は、電気通信回線、無線又は有線通信回線、若しくはインターネットに代表されるネットワーク等を経由して伝送される前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
【００７５】
また、前記プログラム又は前記デジタル信号は、前記記録媒体に記録されて移送され、若しくは、前記ネットワーク等を経由して移送され、独立した他のコンピュータシステムにおいて実施されるとしてもよい。
（２）各実施の形態では、トランジスタ１３及び１１によって給電電流をチョッピング制御するとしたが、トランジスタ１２及び１０によって給電電流をチョッピング制御してもよく、その場合も同様に振動と騒音との抑制効果が得られる。
（３）各実施の形態では、２相の巻線を備えるステッピングモータを例示したが、本発明は２相のステッピングモータに限定されるものでないことは、いうまでもない。他の相数、例えば５相のステッピングモータの各巻線電流を、給電制御及びディスチャージ制御する場合も、本発明に含まれる。
【００７６】
【発明の効果】
本発明のステッピングモータ駆動装置は、アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成手段と、ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御手段と、複数のスイッチング手段から構成され、前記巻線に流れる電流を整流するブリッジ整流回路と、前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御手段と、前記参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変された前記ディスチャージ指令信号を出力するディスチャージ指令信号生成手段と、当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御手段とを備えることを特徴とする。
【００８１】
この構成によれば、参照信号の各ステップの減少量が一定でない場合でも、好適な指定信号が与えられることによって、ステップ毎の減少量にディスチャージ電流が追従する時間に略等しい長さのディスチャージ指令信号を出力する。
そのようなディスチャージ指令信号は、参照信号の各ステップの減少量に対して略過不足なくディスチャージ電流を減少させるので、ディスチャージ電流の電流制限値への追従性が向上する。
【００８２】
また、前記ステッピングモータ駆動装置は、さらに、前記巻線から給電用の電源回路に還流される回生電流を測定する巻線電流測定手段と、測定される回生電流と、前記参照信号によって表される電流制限値とを比較する比較手段とを備え、前記ディスチャージ指令信号生成手段は、前記参照信号によって表される電流制限値が減少した時点から、測定される回生電流が当該減少後の電流制限値を下回るまでの期間、前記ディスチャージ指令信号を出力してもよい。
【００８３】
また、前記ステッピングモータ駆動装置は、さらに、前記巻線及び前記給電用の電源回路と直列に接続される抵抗体を備え、前記巻線からの回生電流は、当該抵抗体を経由して給電用の電源回路に還流されるように構成され、前記巻線電流測定手段は、当該抵抗体に生じる電圧を用いて、前記巻線から給電用の電源回路に還流される回生電流を測定してもよい。
【００８４】
これらの構成によれば、ディスチャージ指令信号は、参照信号によって表される電流制限値が減少した時点から、測定されるディスチャージ電流が当該減少後の電流制限値を下回るまでの期間、出力される。
そのようなディスチャージ指令信号は、参照信号の各ステップの減少量に対して過不足なくディスチャージ電流を減少させるので、ディスチャージ電流の電流制限値への追従性が向上する。
【００８５】
また、前記ステッピングモータ駆動装置において、前記巻線への給電電流もまた前記抵抗体を経由して流れるように構成され、前記巻線電流測定手段は、前記抵抗体に生じる電圧を用いて、さらに、前記巻線への給電電流をも測定し、前記パルス幅変調制御手段は、当該測定された給電電流と、前記参照信号によって表される電流制限値とを比較することにより、パルス幅変調制御を行ってもよい。
【００８６】
この構成によれば、１つの抵抗体を給電電流の測定とディスチャージ電流の測定とに兼用できるので、回路構成を簡素化できる。
また、前記ステッピングモータ駆動装置は、さらに、複数のスイッチング手段から構成され、前記巻線に流れる電流を整流するブリッジ整流回路を備え、前記抵抗体は、当該ブリッジ整流回路において導通状態にされる第１の半導体素子であり、前記ステッピングモータ駆動装置は、さらに、前記参照信号によって表される電流制限値に応じた電流を流す基準電流源と、当該基準電流源と直列に接続され、かつ導通状態にされる第２の半導体素子とを備え、前記比較手段は、前記第１の半導体素子に生じる第１の電圧と、当該第２の半導体素子に生じる第２の電圧とを比較し、前記ディスチャージ指令信号生成手段は、当該第２の電圧が、当該第１の電圧を下回るまでの期間、前記ディスチャージ指令信号を出力してもよい。
【００８７】
この構成によれば、ブリッジ整流回路を構成するスイッチング素子に生じる電圧を巻線電流の測定に用いるので、巻線電流を測定する専用の抵抗体を直列に挿入する必要がない。従って、給電効率の低下が避けられ、消費電力の低減に寄与する。
さらに、前記第１の半導体素子と前記第２の半導体素子とが、同一の拡散プロセスにおいて製造される特性の揃ったトランジスタによって実現できるので、巻線電流の測定における相対精度が向上する。
【００８８】
また、前記ステッピングモータ駆動装置は、さらに、電流制限値を表すデジタル信号を受信するデジタル信号受信手段を備え、当該受信されたデジタル信号をＤ／Ａ変換することによって前記参照信号を得てもよい。
この構成によれば、デジタル信号に応じて任意の波形を近似する参照信号を生成できるので、振動と騒音との抑制の好適な波形、例えば正弦波、を近似する参照信号を簡便に発生させることができる。
【００９０】
本発明のステッピングモータ駆動方法は、アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成ステップと、ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御ステップと、複数のスイッチング手段から構成されるブリッジ整流回路によって前記巻線に流れる電流を整流するブリッジ整流ステップと、前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御ステップと、前記参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変されたディスチャージ指令信号を出力するディスチャージ指令信号生成ステップと、当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御ステップとを備える。
【００９１】
この方法によってステッピングモータを駆動すれば、前述した振動及び騒音の抑制効果、並びに低電力化が達成される。
【図面の簡単な説明】
【図１】ステッピングモータ駆動装置の構成を示す機能ブロック図である。
【図２】参照信号生成部の構成を示す機能ブロック図である。
【図３】当該参照信号生成部における主要信号のタイミングチャートである。
【図４】通電論理部における主要信号のタイミングチャートである。
【図５】当該通電論理部の制御に応じて形成される巻線電流の経路を説明する模式図である。
【図６】当該通電論理部における主要信号の他のタイミングチャートである。
【図７】当該通電論理部の制御に応じて形成される巻線電流の他の経路を説明する模式図である。
【図８】ステッピングモータ駆動装置の他の構成を示す機能ブロック図である。
【図９】ステッピングモータ駆動装置の他の構成を示す機能ブロック図である。
【図１０】極性反転スイッチの構成を示す機能ブロック図である。
【図１１】通電論理部の他の構成を示す機能ブロック図である。
【図１２】当該通電論理部における主要信号のタイミングチャートである。
【図１３】当該通電論理部の制御に応じて形成される巻線電流の経路を説明する模式図である。
【図１４】ステッピングモータ駆動装置の他の構成を示す機能ブロック図である。
【図１５】ステッピングモータ駆動装置の他の構成を示す機能ブロック図である。
【図１６】シリアルデータ通信部の構成を示す機能ブロック図である。
【図１７】シリアルデータ通信部における主要信号のタイミングチャートである。
【図１８】アドレスカウンタ回路、データカウンタ回路、シリアルパラレル変換回路、及びライト信号生成回路の構成を示す機能ブロック図である。
【図１９】アドレスデコーダ回路の構成を示す機能ブロック図である。
【図２０】レジスタ回路の構成を示す機能ブロック図である。
【図２１】従来のステッピングモータ駆動装置の構成を示す機能ブロック図である。
【符号の説明】
１ ＰＷＭ基準信号生成部
２ 階段波生成部
４ オペアンプ
５ フリップフロップ
６ 通電論理部
７ コンデンサ
８ 電源
１０〜１３ トランジスタ
１４〜１７ フライホイルダイオード
１９ａ、１９ｂ 巻線
２１ オペアンプ
２３ トランジスタ
２４ オン抵抗調整回路
２６ トランジスタ
２７ 基準電流源
２８、２９ オペアンプ
３２ シリアルデータ通信部
３３ シリアルパラレル変換回路
３４ データカウンタ回路
３５ アドレスカウンタ回路
３６ ライト信号生成回路
３７ アドレスデコーダ回路
３８ レジスタ回路
３９ａ 駆動回路
４１ａ 非反転パワーアンプ
４２ａ 反転パワーアンプ
４３ａ アップダウンカウンタ回路
４４ａ Ｄ／Ａコンバータ
４６ 通電論理部
１１０ａ 参照信号生成部
１１５ａ、１１６ａ、１１７ａ ディスチャージ指令信号生成部
１２０ａ ＰＷＭ制御部
１３０ａ ブリッジ整流回路
１４０ａ、１４１ａ 巻線電流測定部
１４２ａ 極性反転スイッチ
１５０ａ ブリッジ整流回路
１６０ａ 参照信号生成部
１８０ａ 巻線電流比較部
１９０ａ ＰＷＭ制御部
Claims (7)
- アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成手段と、
ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御手段と、
複数のスイッチング手段から構成され、前記巻線に流れる電流を整流するブリッジ整流回路と、
前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御手段と、
前記参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変されたディスチャージ指令信号を出力するディスチャージ指令信号生成手段と、
当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御手段と
を備えることを特徴とするステッピングモータ駆動装置。 - 前記ステッピングモータ駆動装置は、さらに、
前記巻線から給電用の電源回路に還流される回生電流を測定する巻線電流測定手段と、
測定される回生電流と、前記参照信号によって表される電流制限値とを比較する比較手段とを備え、
前記ディスチャージ指令信号生成手段は、前記参照信号によって表される電流制限値が減少した時点から、測定される回生電流が当該減少後の電流制限値を下回るまでの期間、前記ディスチャージ指令信号を出力する
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。 - 前記ステッピングモータ駆動装置は、さらに、
前記巻線及び前記給電用の電源回路と直列に接続される抵抗体を備え、
前記巻線からの回生電流は、当該抵抗体を経由して給電用の電源回路に還流されるように構成され、
前記巻線電流測定手段は、当該抵抗体に生じる電圧を用いて、前記巻線から給電用の電源回路に還流される回生電流を測定する
ことを特徴とする請求項２に記載のステッピングモータ駆動装置。 - 前記ステッピングモータ駆動装置において、前記巻線への給電電流もまた前記抵抗体を経由して流れるように構成され、
前記巻線電流測定手段は、前記抵抗体に生じる電圧を用いて、さらに、前記巻線への給電電流をも測定し、
前記パルス幅変調制御手段は、当該測定された給電電流と、前記参照信号によって表される電流制限値とを比較することにより、パルス幅変調制御を行う
ことを特徴とする請求項３に記載のステッピングモータ駆動装置。 - 前記ステッピングモータ駆動装置は、さらに、
複数のスイッチング手段から構成され、前記巻線に流れる電流を整流するブリッジ整流回路を備え、
前記抵抗体は、当該ブリッジ整流回路において導通状態にされる第１の半導体素子であり、
前記ステッピングモータ駆動装置は、さらに、
前記参照信号によって表される電流制限値に応じた電流を流す基準電流源と、
当該基準電流源と直列に接続され、かつ導通状態にされる第２の半導体素子とを備え、
前記比較手段は、前記第１の半導体素子に生じる第１の電圧と、当該第２の半導体素子に生じる第２の電圧とを比較し、
前記ディスチャージ指令信号生成手段は、当該第２の電圧が、当該第１の電圧を下回るまでの期間、前記ディスチャージ指令信号を出力する
ことを特徴とする請求項３に記載のステッピングモータ駆動装置。 - 前記ステッピングモータ駆動装置は、さらに、
電流制限値を表すデジタル信号を受信するデジタル信号受信手段を備え、
当該受信されたデジタル信号をＤ／Ａ変換することによって前記参照信号を得る
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。 - アップダウンカウンタとＤ／Ａコンバータとを含み、クロック信号を分周した信号の間隔に応じた速度で増減量が変化する階段波の参照信号を発生する参照信号生成ステップと、
ステッピングモータが備える巻線への給電電流を前記参照信号に応じてパルス幅変調制御するパルス幅変調制御ステップと、
複数のスイッチング手段から構成されるブリッジ整流回路によって前記巻線に流れる電流を整流するブリッジ整流ステップと、
前記ブリッジ整流回路を構成する各スイッチング手段のうち、前記巻線と共に閉回路を形成する２つ以上を導通することによって、前記巻線からの回生電流を前記ブリッジ整流回路内で還流させる同期整流制御ステップと、
前記参照信号によって表される電流制限値が階段状に減少した場合に、ディスチャージ期間の長さを指定する指定信号を取得し取得した指定信号に基づいて、前記電流制限値が減少した時点から前記参照信号のステップ毎の減少量にディスチャージ電流が追従するようなパルス幅に略等しく可変されたディスチャージ指令信号を出力するディスチャージ指令信号生成ステップと、
当該ディスチャージ指令信号が出力されている期間において、前記ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れかの所定状態にすることにより、前記巻線からの回生電流を給電用の電源回路に還流させるディスチャージ制御ステップと
を備えることを特徴とするステッピングモータ駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062052A JP3965127B2 (ja) | 2003-03-07 | 2003-03-07 | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 |
| CNB2004100080110A CN1327607C (zh) | 2003-03-07 | 2004-03-05 | 步进电动机驱动装置和方法 |
| US10/793,342 US6906489B2 (en) | 2003-03-07 | 2004-03-05 | Stepping motor drive device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062052A JP3965127B2 (ja) | 2003-03-07 | 2003-03-07 | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274880A JP2004274880A (ja) | 2004-09-30 |
| JP3965127B2 true JP3965127B2 (ja) | 2007-08-29 |
Family
ID=33124087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003062052A Expired - Fee Related JP3965127B2 (ja) | 2003-03-07 | 2003-03-07 | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6906489B2 (ja) |
| JP (1) | JP3965127B2 (ja) |
| CN (1) | CN1327607C (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3899071B2 (ja) * | 2003-12-19 | 2007-03-28 | 松下電器産業株式会社 | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 |
| US20070024228A1 (en) * | 2005-07-28 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | Stepping motor drive apparatus and control method thereof |
| TWI285467B (en) * | 2005-10-20 | 2007-08-11 | Delta Electronics Inc | Adaptive synchronous rectification control circuit and method thereof |
| JP2008236983A (ja) | 2007-03-23 | 2008-10-02 | Matsushita Electric Ind Co Ltd | モータ駆動装置およびモータ駆動方法 |
| JP2009232666A (ja) * | 2008-03-25 | 2009-10-08 | Panasonic Corp | 逆起電力位相検出装置及び方法並びに励磁制御装置及び方法 |
| TWI416835B (zh) * | 2009-03-24 | 2013-11-21 | Anpec Electronics Corp | 限制直流馬達電流的方法及其相關裝置及相關電路 |
| CN102782593B (zh) * | 2010-02-15 | 2014-04-09 | 西铁城控股株式会社 | 电子计时装置 |
| JP6272797B2 (ja) * | 2015-05-27 | 2018-01-31 | ミネベアミツミ株式会社 | モータ駆動制御装置およびモータ駆動制御方法 |
| JP6272798B2 (ja) * | 2015-06-05 | 2018-01-31 | ミネベアミツミ株式会社 | モータ駆動制御装置およびモータ駆動制御方法 |
| KR102548688B1 (ko) | 2016-03-28 | 2023-06-28 | 삼성전자주식회사 | 누설 전력 처리 방법 및 이를 지원하는 전자 장치 |
| GB2561094B (en) * | 2016-04-26 | 2019-05-08 | Dyson Technology Ltd | A method for controlling an electric motor |
| GB2549740B (en) | 2016-04-26 | 2019-04-17 | Dyson Technology Ltd | A method for controlling an electric motor |
| CN108672860B (zh) * | 2018-05-11 | 2024-03-19 | 佛山市小奇科技有限公司 | 一种用于线切割机上的z轴智能升降控制器 |
| JP7225766B2 (ja) * | 2018-12-18 | 2023-02-21 | セイコーエプソン株式会社 | 電子時計、ムーブメントおよびモーター制御回路 |
| JP2020150669A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社デンソー | バイポーラ型ステッパモータ駆動装置 |
| EP4449828A1 (en) | 2021-12-17 | 2024-10-23 | Exro Technologies Inc. | Article for power inverter and power inverter |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4095154A (en) * | 1976-10-21 | 1978-06-13 | General Electric Company | Regenerative braking system for a chopper controlled electric traction motor |
| JPH06343295A (ja) | 1993-05-31 | 1994-12-13 | Mitsumi Electric Co Ltd | ステッピングモータ駆動回路 |
| JPH0795799A (ja) * | 1993-09-22 | 1995-04-07 | Fujitsu Ten Ltd | 電流駆動ステッピングモータ駆動装置 |
| US6121740A (en) * | 1994-06-27 | 2000-09-19 | Ford Global Technologies, Inc. | Control of regeneration energy from an electric motor |
| US5578911A (en) * | 1994-09-21 | 1996-11-26 | Chrysler Corporation | Method and apparatus for power regeneration in an electric vehicle motor drive using a deadtime generator and having continuously variable regeneration control |
| US5838127A (en) * | 1996-12-05 | 1998-11-17 | General Electric Company | Single phase motor for laundering apparatus |
| WO1998045925A1 (en) * | 1997-04-09 | 1998-10-15 | Dax Industries Inc. | Combination battery charger/controller |
| JP3365250B2 (ja) * | 1997-04-28 | 2003-01-08 | 関西日本電気株式会社 | ステッピングモータ駆動装置 |
| JP2000037093A (ja) * | 1998-07-16 | 2000-02-02 | Seiko Epson Corp | モータの回生制御方法及びモータの回生機能付き駆動装置 |
| CN1384599A (zh) * | 2002-06-19 | 2002-12-11 | 中国科学院上海光学精密机械研究所 | 微机控制步进电机的驱动器 |
| JP3863844B2 (ja) * | 2002-12-27 | 2006-12-27 | 松下電器産業株式会社 | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 |
-
2003
- 2003-03-07 JP JP2003062052A patent/JP3965127B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-05 CN CNB2004100080110A patent/CN1327607C/zh not_active Expired - Fee Related
- 2004-03-05 US US10/793,342 patent/US6906489B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1531188A (zh) | 2004-09-22 |
| CN1327607C (zh) | 2007-07-18 |
| JP2004274880A (ja) | 2004-09-30 |
| US20040232874A1 (en) | 2004-11-25 |
| US6906489B2 (en) | 2005-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3965127B2 (ja) | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 | |
| JP3863844B2 (ja) | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 | |
| JP4877764B2 (ja) | モータ駆動回路、方法およびそれらを用いたディスク装置 | |
| US6946808B2 (en) | Motor drive control circuit and motor drive apparatus | |
| JP3899071B2 (ja) | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 | |
| TW201212523A (en) | Motor driving circuit | |
| US9503011B2 (en) | Motor driving method, motor driving device, and hard disk device | |
| JP2014168326A (ja) | モータ駆動回路、およびその駆動方法、それを用いた電子機器 | |
| US7852035B2 (en) | Motor drive circuit | |
| JP2015073236A (ja) | 回路装置及び電子機器 | |
| US7466093B2 (en) | Motor drive unit and electric apparatus having a motor | |
| JP3899070B2 (ja) | ステッピングモータ駆動装置、及びステッピングモータ駆動方法 | |
| US7855523B2 (en) | Motor driving circuit and disc apparatus using the same | |
| JP7208071B2 (ja) | ステッピングモータの駆動回路およびその駆動方法、それを用いた電子機器 | |
| JP2008029145A (ja) | ステッピングモータの駆動回路および電子機器 | |
| US11018607B2 (en) | Motor driver device, semiconductor device, and electronic device including the same | |
| JP2017060334A (ja) | モータ駆動回路、およびその駆動方法、それを用いた電子機器 | |
| JP2007267553A (ja) | モータ駆動回路および方法ならびにそれを用いたディスク装置 | |
| JP3081947B2 (ja) | モータ制御回路およびこれを用いたモータ駆動装置 | |
| JP3112067B2 (ja) | モータ駆動回路 | |
| US7656113B2 (en) | Device of pulse width modulation type for load drive | |
| JP5171079B2 (ja) | モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置 | |
| JPH07274592A (ja) | ステッピングモーターの駆動回路 | |
| JP2002027792A (ja) | モータ駆動制御装置および該モータ駆動制御装置を用いるスキャナ装置 | |
| JP2009005524A (ja) | 電源装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070501 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |