JP3963632B2 - Semiconductor optical device equipment - Google Patents
Semiconductor optical device equipment Download PDFInfo
- Publication number
- JP3963632B2 JP3963632B2 JP2000104992A JP2000104992A JP3963632B2 JP 3963632 B2 JP3963632 B2 JP 3963632B2 JP 2000104992 A JP2000104992 A JP 2000104992A JP 2000104992 A JP2000104992 A JP 2000104992A JP 3963632 B2 JP3963632 B2 JP 3963632B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- optical device
- active layer
- semiconductor optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体光デバイス装置に関し、特に、半導体レーザとして好適な半導体光デバイス装置に関するものである。
【0002】
【従来の技術】
半導体光デバイス装置の代表的なものに半導体レーザがある。この半導体レーザの構造としては、リッジ導波路型ストライプ構造(以下「リッジ型」という)とセルフアライン導波路型ストライプ構造(以下「セルフアライン型」という)が広く知られている。
【0003】
図2(a)は、従来から知られている典型的なリッジ型半導体レーザの断面図を示す。図2(a)では、基板31上に第1導電型クラッド層32と活性層33が順に形成されており、活性層33上にはさらに第2導電型クラッド層34がリッジ状に形成されている。第2導電型クラッド層34のリッジ上面にはコンタクト層36、リッジ上面を除く表面には絶縁層35がそれぞれ形成されている。さらに化合物半導体層表面と基板表面には図示するように電極37,38が形成されている。このようなリッジ型半導体レーザでは、活性層33より上側にある絶縁層35によって電極間を流れる電流が絶縁層開口部に狭窄される。
【0004】
一方、図2(b)は、従来から知られている典型的なセルフアライン型の半導体レーザの断面図を示す。図2(b)では、基板41上に第1導電型クラッド層42、活性層43、及び酸化防止層44が順に形成されている。酸化防止層44の上には開口部を有する電流阻止層45が図示される形状で形成され、さらにその上に第2導電型クラッド層46およびコンタクト層47が順に形成されている。さらに化合物半導体表面と基板表面には図示するように電極48,49が形成されている。このようなリッジ型半導体レーザでは、活性層43より上側にある電流阻止層45によって電極間を流れる電流が絶縁層開口部に狭窄される。
このように、従来のリッジ型及びセルフアライン型の半導体レーザにおける電流狭窄は、いずれも活性層より上側の絶縁層や電流阻止層等を介して行われ、活性層より下側においては行われていなかった。
【0005】
【発明が解決しようとする課題】
このような従来型の電流狭窄構造では、活性層の上側に設けられた電流狭窄領域や該領域と電極との接触面の電気抵抗が大きい。このため半導体光デバイス装置の使用中に装置内で発熱が起こり、様々な問題が生じていた。例えば、発熱により活性層の温度が上昇するために、高出力動作時における信頼性が低下したり、出力飽和を起こすなどの弊害が生じている。また、熱抵抗の増加により、光出力や発振波長などの特性が変化したり、非可逆的破壊である光損傷(以下「COD」(Catastrophic Optical Damage)という)を生じるという問題も生じている。さらに、端面温度が上昇すると、エネルギーギャップが狭小化して端面での光吸収が増大し、これがさらなる端面の温度上昇を引き起こしてついには端面溶融による破壊に至ってしまうこともある。特にGaNやAlGaNなどのIII−V族の窒素含有半導体化合物で構成され、ドープされたp型層は、電気抵抗による発熱が起こると、該p型層の活性化が困難となるため、深刻な問題となっていた。
【0006】
このように半導体光デバイス装置内で発熱が起こると、出力飽和やCODによる光発振の停止、装置の劣化、特にIII−V族の窒素含有半導体化合物で構成されたp型層における活性の低下等の原因となり、半導体レーザの信頼性を低下させてしまうため、半導体光デバイス装置内における抵抗の低減化が求められていた。
かくして本発明は、上記の従来技術の問題に鑑みてなされたものであり、電流狭窄時における通過電流の抵抗を低下させて発熱を防ぎ、かつ、横モードも制御することのできる半導体光デバイス装置を提供することを課題とする。
【0007】
【課題を解決するための手段】
本発明者等は、上記の課題を解決すべく鋭意検討した結果、基板と活性層との間(例えば第1導電型クラッド層)に電流阻止層を形成すれば、電流狭窄時の電流抵抗を低下させ、発熱及び横モードの制御性を向上させ得ることを見い出し、本発明の半導体光デバイス装置を提供するに至った。
すなわち本発明は、基板上に活性層を含む化合物半導体層が形成されており;前記化合物半導体層には、前記活性層の下側に活性層より屈折率が小さいn型クラッド層が含まれ、かつ、前記活性層の上側に活性層より屈折率が小さいp型クラッド層が含まれており;前記n型クラッド層の内部には開口部を有する電流阻止層が形成されており;前記電流阻止層はストライプ状の開口部を有しており、前記電流阻止層は該開口部を除く基板上の全面にわたり形成されており;前記電流阻止層が、窒化珪素、酸化珪素、窒酸化珪素、酸化亜鉛、アルミナ、炭化珪素、スピネル、ガリウム酸リチウムのいずれかで構成されており;前記電流阻止層の下に酸化防止層が形成されている半導体光デバイス装置を提供する。
【0008】
本発明の半導体光デバイス装置の好ましい態様として、前記化合物半導体層が、活性層の上側及び下側にそれぞれ活性層よりも屈折率の小さい層を含む態様;前記活性層より屈折率の小さい層のうち、活性層の下側の層が第1導電型クラッド層であり、活性層の上側の層が第2導電型クラッド層である態様;前記電流阻止層が、前記第1導電型クラッド層の内部に形成されている態様;前記電流阻止層が、窒化珪素、酸化珪素、窒酸化珪素、酸化亜鉛、アルミナ、炭化珪素、スピネル(MgAl2O4)、ガリウム酸リチウム(LiGaO2)のいずれかで構成されている態様;前記電流阻止層が、窒化珪素、酸化珪素、窒酸化珪素のいずれかで構成されている態様;前記第2導電型クラッド層がp型である態様;前記活性層が少なくともGa元素とN元素を含む態様;前記活性層がInxGayAlzN(x+y+z=1,0≦x,y,z≦1)で構成されている態様;前記活性層が、窒化ガリウム(GaN)、窒化インジウム(InN)、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)のいずれかで構成されている態様;前記半導体光デバイス装置が半導体レーザである態様を挙げることができる。
【0009】
【発明の実施の態様】
以下において、本発明の半導体光デバイス装置について詳細に説明する。
本発明の半導体光デバイス装置は、基板上に活性層を含む化合物半導体層が形成されており、該基板と該活性層との間に開口部を有する電流阻止層が形成されていることを特徴とする。
【0010】
このような特徴を有する本発明の半導体光デバイス装置の構造を、図1に示す態様を参照しながら具体的に説明する。なお、本明細書に添付する図面は、構造を把握しやすくするために、敢えて寸法を変えている部分があるが、実際の寸法は本明細書中に記載されるとおりである。
図1(a)及び(b)では、基板11の上に、電流阻止層12、第1導電型クラッド層14、下側光ガイド層15、及び活性層16が形成されている。図1(a)における電流阻止層12は、光導波路の直下にある基板上には形成されず、光導波路の直下から左右の基板の側面にわたり形成される。このため、光導波路の直下には電流阻止層12の存在しない電流狭窄領域、すなわち開口部13が形成されている。一方、図1(b)における電流阻止層12は、図1(a)の形成部分に加えてさらに端面近傍にも形成されており、電流は端面近傍を除く開口部13に狭窄される。図1(a)及び(b)では、さらに活性層16の上に、電子リーク防止層17、上側光ガイド層18、第2導電型クラッド層19、及びコンタクト層20が順に形成されている。また、コンタクト層と基板の表面にはそれぞれ電極21,22が形成されている。
【0011】
本発明では、基板11、活性層16、及び基板と活性層の間に形成された開口部を有する電流阻止層12が必須の構成要素とされる。その他の層の種類、材質、形状については請求項の記載に従いつつ、目的や用途に応じて適宜選択することができる。図1(a)及び(b)に記載される構成層は一例に過ぎず、本発明の半導体光デバイス装置は、これらの層の他に半導体光デバイス装置に形成可能な層を適宜有していてもよい。
【0012】
なお、本明細書において「A層の上に形成されたB層」という表現は、A層の上面にB層の底面が接するようにB層が形成されている場合と、A層の上面に1以上の層が形成され、さらにその層の上にB層が形成されている場合の両方を含むものである。また、A層の上面とB層の底面が部分的に接していて、その他の部分ではA層とB層の間に1以上の層が存在している場合も、上記表現に含まれる。
また、「A層の下に形成されたB層」という表現も「A層の上に形成されたB層」と同様、A層の下面にB層の上面が接するようにB層が形成されている場合と、A層の下面に1以上の層が形成され、さらにその層の下にB層が形成されている場合の両方を含むものである。
具体的な態様については、以下の各層の説明と実施例の具体例から明らかである。
【0013】
本発明の半導体光デバイス装置を構成する基板11は、その上に化合物半導体結晶を成長することが可能なものであれば、その導電性や材料については特に限定されない。
好ましくは導電性のある基板であり、特に閃亜鉛鉱型構造を有する結晶基板を用いるのが好ましい。その場合、基板結晶成長面は低次な面またはそれと結晶学的に等価な面が好ましく、(100)面が最も好ましい。
なお、本明細書において(100)面という場合、必ずしも厳密に(100)丁度の面である必要はなく、最大30°程度のオフアングルを有する場合まで包含する。オフアングルの大きさの上限は30°以下が好ましく、16°以下がより好ましい。下限は0.5°以上が好ましく、2°以上がより好ましく、6°以上がさらに好ましく、10°以上が最も好ましい。
【0014】
また、基板11は六方晶型の基板でもよく、その場合はAl2O3、6H−SiC等の上にも形成されるものである。基板11上には、通常基板の欠陥をエピタキシャル成長層に持ち込まないために厚み0.2〜2μm程度のバッファ層を形成しておくことが好ましい。
【0015】
具体的には、基板11としてはInAlGaN系エピタキシャル層の成長が可能なものがよく、例えば、炭化珪素(SiC)、サファイア(Al2O3)、酸化亜鉛(ZnO)、ガリウム酸リチウム(LiGaO2)、スピネル(MgAl2O4)、珪素(Si)、燐化ガリウム(GaP)、砒化ガリウム(GaAs)、窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)等である。
また、裏面側に電極を取れるようにするためには、炭化珪素(SiC)、珪素(Si)、燐化ガリウム(GaP)、砒化ガリウム(GaAs)、窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)等を導電性基板として用いることがより好ましい。
さらに、その上に積層する層と格子整合し、かつ熱膨張係数が同じとなるGaNあるいはAlGaNバルク単結晶基板からなるホモ基板を用いることがさらに好ましい。
なお、基板上には、低温バッファ層、クラック防止層の挿入及び選択成長を利用した貫通転位を低減させる手法(ELOG、FIELOなど)を取り入れることにより、半導体レーザ等の発光素子に適した窒化物半導体を成長させることも可能である。
【0016】
基板11の上には、活性層を含む化合物半導体層が形成される。活性層を含む化合物半導体層は、通常、活性層16の上下に活性層より屈折率の小さい層を含んでおり、そのうち活性層の下側の層(基板側の層)は第1導電型クラッド層14、活性層の上側の層は第2導電型クラッド層19として機能することが好ましい。このとき、第2導電型クラッド層19の下にはさらに電流リークを防ぐために電流リーク防止層17を形成しておくことが好ましい。このほかレーザ光分布を垂直方向に拡大する目的で、下側光ガイド層15、上側光ガイド層18を含んでいてもよい。
【0017】
電流阻止層12の材料としては、電流を阻止する機能を有し、開口部13に電流を集中させることができるものであればその種類は特に限定されない。例えば、絶縁性のある誘電体(窒化珪素、酸化珪素、窒酸化珪素、酸化亜鉛、アルミナ、炭化珪素、スピネル(MgAl2O4)、ガリウム酸リチウム(LiGaO2)など)、第1導電型クラッド層14と逆の導電型を有する材料、あるいは高抵抗の半導体(例えば、GaN、AlGaN、AlN)などを挙げることができる。
【0018】
電流阻止層12の材料として絶縁性のある誘電体を使用すれば、比較的薄くても十分な電子阻止機能を示すため好ましい。また、反応性イオンエッチングや湿式エッチング等によりIII族窒化物に対する選択的なエッチングを容易に行うことができるので、製造プロセス上の利点も大きい。特に、電流阻止層12の材料として、窒化珪素、酸化珪素、窒酸化珪素等を使用した場合には、クラッド層との屈折率段差も容易に制御できるため、構造設計上特に好ましい。
【0019】
電流阻止層12の厚みは、薄すぎると電流の阻止機能が不十分となり、厚すぎると電流の通過抵抗が大きくなる。このため、電流阻止層12の厚みは、下限は10nm以上が好ましく、20nm以上がより好ましい。上限は2μm以下が好ましく、1μm以下がより好ましい。
特に電流阻止層12が絶縁性のある誘導体である場合には、その厚みの上限は0.5μm以下が好ましく、0.3μm以下であることがより好ましい。また半導体である場合には、その厚みの下限は0.1μm以上が好ましく、0.2μm以上であることがより好ましい。
【0020】
電流阻止層12は、図1(b)に示すように端面およびその近傍(以下、端面近傍という)にも形成することができる。このように端面近傍に電流非注入領域を形成することにより、端面での電流再結合を低減することが可能となり、CODレベルを高めて、素子の信頼性を向上させることができる。
【0021】
電流非注入領域は、両方の端面近傍に形成されていることが好ましいが、片方の端面近傍にだけ形成されていてもよい。片方にだけ形成されている場合は、より高出力のレーザ光が出射される端面側に形成されていることが好ましい。
【0022】
端面近傍に形成される電流阻止層12は、端面からの幅が狭すぎると電流非注入の効果が低減したり、端面の温度上昇を招くことがある。一方、広すぎると電流非注入領域での損失が増加するために、しきい値電流の増大やスロープ効率の低減などレーザ特性の劣化を招くことがある。そこで、端面近傍に形成される電流非注入領域は、下限としては端面からの幅が5μm以上であることが好ましく、10μm以上であることがより好ましく、20μm以上であることがさらに好ましい。一方、該電流非注入領域の端面からの幅の上限としては、100μm以下であることが好ましく、70μm以下であることがより好ましく、50μm以下であることがさらに好ましい。
【0023】
電流阻止層12を形成する場合、その下側に酸化防止層を設けても構わない。酸化防止層の材料は特に限定されず、通常の化合物半導体層形成に用いられる材料の中から適宜選択して用いることができる。特に好ましいのはGaNである。
【0024】
開口部13は、電流狭窄領域として機能する。開口部13の形状及び形成位置は特に限定されるものではなく、電流狭窄の態様に応じて適宜定められる(図1(a)及び(b)参照)。図1(a)及び(b)では、開口部13の断面の幅が開口部底部から頂部に至るまで一定であるが、幅は一定でなくても構わない。例えば、底部から頂部に向かい幅が広くなっていてもよいし、狭くなっていてもよい。また、幅が変化する場合は一定割合で連続的に変化していてもよいし、段階的に変化していてもよい。好ましいのは、幅が連続的に変化する態様である。
開口部13の幅は、広すぎると電流の狭窄機能が不十分となり、狭すぎると電流の通過抵抗が大きくなってしまう。このため、開口部13の幅の下限は0.5μm以上が好ましく、1μm以上であることが好ましい。また開口部13の幅の上限は1000μm以下が好ましく、500μm以下であることが好ましい。特に単一モードで動作させるためには、開口部13の幅は5μm以下が好ましく、4μm以下がより好ましく、3.5μm以下がさらに好ましい。
【0025】
光出力が30mW以上の高出力動作を実現するためには、開口部底部における開口幅を広くすることが端面での光密度低減の観点から有効であるが、動作電流を低減するためには開口幅を狭くすることが、導波路ロス低減の観点から好ましい。このような場合、ゲイン領域となる中央付近の開口幅を比較的狭くし、端部付近の開口幅を比較的広くなるように設計することにより、低動作電流と高出力動作を同時に実現することができ、高い信頼性を確保することができる。
【0026】
一方、高い信頼性を維持しつつ、ビームがアスペクト比2以下の円形に近いレーザを達成するためには、開口幅を狭くすることが有効である。一方、開口幅を狭くし過ぎると注入電流密度がバルク劣化を抑制するため好ましくない。このような場合、ゲイン領域となる中央部幅を比較的広くし、端部付近を比較的狭くなるようにすることにより、ビームスポット低減と低動作電流を同時に実現することができ、高い信頼性を確保することができる。
【0027】
第1導電型クラッド層14は、基板11と活性層16との間に好ましく形成される。第1導電型クラッド層14は、活性層よりも屈折率の小さい材料で形成される。
第1導電型クラッド層14は、例えば、第1導電型のInP、GaInP、AlGaInP、AlInP、AlGaAs、AlGaAsP、AlGaInAs、GaInAsP、GaN、AlGaN、AlGaInN、BeMgZnSe、MgZnSSe、CdZnSeTe、ZnO、MgZnO、MgO等の一般的なIII−V族、II−VI族半導体で構成することができる。
【0028】
各クラッド層の屈折率の大小関係は、各クラッド層の材料組成を当業者に公知の方法にしたがって適宜選択することにより調節することができる。例えば、AlxGa1-xAs、(AlxGa1-x)0.5In0.5P、AlxGa1-xNなどのAl組成を変化させることにより屈折率を調節することができる。
第1導電型クラッド層14のキャリア濃度は、電流狭窄時の電流通過抵抗を少なくし、発熱による出力飽和やCODを防止するために高めに設定することが好ましい。第1導電型クラッド層14のキャリア濃度の下限としては、1×1017cm-3以上が好ましく、3×1017cm-3以上がより好ましく、5×1017cm-3以上が最も好ましい。また該キャリア濃度の上限は2×1019cm-3以下が好ましく、5×1018cm-3以下がより好ましく、3×1018cm-3以下が最も好ましい。
【0029】
第1導電型クラッド層14は、図1に示すように単層からなるものであっても、2層以上の層からなるものであってもよい。単層からなるときは、厚みの下限は0.5μm以上が好ましく、0.6μm以上がより好ましく、0.7μm以上がさらに好ましい。また厚みの上限は3μm以下が好ましく、2.5μm以下がより好ましく、2μm以下がさらに好ましい。
なお、本明細書において「〜」は、その前後に記載される数値をそれぞれ最小値および最大値として含む範囲を意味する。
第1導電型クラッド層が2層以上形成されている例として、活性層16の側にGaInP、AlGaN、AlGaInP又はAlInPからなる第1導電型第2クラッド層と、その層よりも基板11側に第1導電型のAlGaN、AlGaAs又はAlGaAsPからなる第1導電型第1クラッド層が形成されている態様を例示することができる。このとき、活性層16側の第1導電型第2クラッド層の厚みは、屈折率等の点から薄くすることが好ましく、厚みの下限としては0.01μm以上が好ましく、0.05μm以上がより好ましい。上限としては、0.5μm以下が好ましく、0.3μm以下がより好ましい。
また、基板11側の第1導電型第1クラッド層のキャリア濃度は、下限は3×1017cm-3以上が好ましく、5×1017cm-3以上がより好ましい。上限は2×1018cm-3以下が好ましく、5×1018cm-3以下がより好ましい。
第1導電型第2クラッド層のキャリア濃度は、第1導電型第1クラッド層のキャリア濃度よりも低くすることが好ましい。
【0030】
下側光ガイド層15は、活性層の光ガイドとして作用するものである。例えば、第1導電型のInP、GaInP、AlGaInP、AlInP、AlGaAs、AlGaAsP、AlGaInAs、GaInAsP、GaN、AlGaN、AlGaInN、BeMgZnSe、MgZnSSe、CdZnSeTe、ZnO、MgZnO、MgO等の一般的なIII−V族、II−VI族半導体で構成することができる。
活性層がInxGayAlzN(x+y+z=1,0≦x,y,z≦1)で構成されている場合、下側ガイド層15はGaN、InGaNで成長させることが望ましい。通常、下側ガイド層15は、10nm〜3μm、より好ましくは20nm〜0.5μmの膜厚で成長させることが望ましい。またこの下側光ガイド層15には第1導電型の不純物をドープしてもよい。
【0031】
本発明の半導体光デバイス装置を構成する活性層16の構造は、特に制限されず、図1の(a)及び(b)の態様においては、三重量子井戸構造(TQW)を有している。この三重量子井戸構造(TQW)は具体的には光閉じ込め層(ノンドープ)23、量子井戸層(ノンドープ)24、バリア層(ノンドープ)25、量子井戸層(ノンドープ)26、バリア層(ノンドープ)27、量子井戸層(ノンドープ)28及び閉じ込め層(ノンドープ)29を順次積層した構造を有する。
この三重量子井戸構造以外にも、例えば、量子井戸層及び前記量子井戸層を上下から挟む光閉じ込め層からなる単一量子井戸構造(SQW)や、複数の量子井戸層及びそれらに挟まれたバリア層ならびに最上の量子井戸層の上及び最下の量子井戸層の下に積層された光閉じ込め層からなる二重量子井戸構造(DQW)や4層以上の量子井戸層を有する多重量子井戸構造(MQW)であってもよい。
活性層16を量子井戸構造とすることにより、単層のバルク活性層と比較して、短波長化かつ低しきい値化を達成することができる。
【0032】
活性層16の材料組成は、活性領域として機能するものであれば特に限定されない。例えば、GaAs、GaInAs、GaInP、GaInAsP、GaN、GaInN、GaNAs、GaNP、ZnSSe、CdZnSeTe、CdZnO、ZnO等の一般的なIII−V族、III−VI族半導体を用いることができる。好ましくは、少なくともGa元素とN元素を含むもの、あるいはInxGayAlzN(x+y+z=1,0≦x,y,z≦1)であり、より好ましくは、窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)のいずれかで構成されている活性層である。さらにV族にヒ素又はリンを加えて、例えばGaNAs、GaInNAs、GaNP、GaNAsPなどで構成された活性層であってもよい。
【0033】
電子リーク防止層17は、リーク電流を防止するために好ましく形成される。電子リーク防止層17は、リーク電流を防止する機能を有するものであれば、特に材質や形状は限定されないが、AlGaN、AlN、AlGaInN、AlInNなどで構成されることが好ましく、AlGaNで構成されることがより好ましい。
電子リーク防止層17のキャリア濃度は、下限は、1×1016cm-3以上が好ましく、5×1016cm-3以上がより好ましく、1×1017cm-3以上が最も好ましい。上限は、1×1019cm-3以下が好ましく、5×1018cm-3以下がより好ましく、3×1018cm-3以下が最も好ましい。
電子リーク防止層17の厚みは、光デバイス素子の出力向上の観点から、0.1μm以下にすることが好ましく、下限は特に限定されないが、5nm以上であることが望ましい。
【0034】
電子リーク防止層17の上には上側光ガイド層18が形成されていてもよい。該上側光ガイド層18は、活性層の光ガイド層として機能し、バンドギャップエネルギーが電子リーク防止層17よりも小さければ、その材料は特に限定されない。例えば、第2導電型のZnP、AlGaInP、AlInP、AlGaAs、AlGaN、AlGaAsP、AlGaInAs、GaInAsP、AlGaInN、BeMgZnSe、MgZnSSe、CdZnSeTe等の一般的なIII−V族、II−VI族元素の半導体を用いることができる。
活性層16がInxGayAlzN(x+y+z=1,0≦x,y,z≦1)である場合の電子リーク防止層17は、好ましくは下側光ガイド層15と同じくGaN、InGaNで構成され、アンドープGaNで構成されていることがさらに好ましい。
【0035】
第2導電型クラッド層19は、活性層16より上側に形成される。第2導電型クラッド層19は、活性層16よりも屈折率の小さい材料で形成されることが好ましく、第2導電型クラッド層19がp型となるような半導体化合物で形成されることがより好ましい。第2導電型クラッド層19の材料としては、例えば第2導電型のZnP、AlGaInP、AlInP、AlGaAs、AlGaN、AlGaAsP、AlGaInAs、GaInAsP、AlGaInN、BeMgZnSe、MgZnSSe、CdZnSeTe等の一般的なIII−V族、II−VI族元素の半導体を用いることができる。
活性層16がInxGayAlzN(x+y+z=1,0≦x,y,z≦1)で形成されている場合、第2導電型クラッド層19は、第2導電型のGaN、AlGaNで構成されていることが好ましい。
【0036】
第2導電型クラッド層19のキャリア濃度は、下限は2×1017cm-3以上が好ましく、5×1017cm-3以上がより好ましく、7×1017cm-3以上が最も好ましい。上限は2×1019cm-3以下が好ましく、5×1018cm-3以下がより好ましく、3×1018cm-3以下が最も好ましい。
第2導電型クラッド層19は、図1に示すように単層で形成されるものであっても、2層以上で形成されるものであってもよい。単層からなるときの厚みの下限としては、0.5μm以上が好ましく、0.6μm以上がより好ましく、0.7μm以上が最も好ましい。厚みの上限としては、3μm以下が好ましく、2.5μm以下がより好ましく、2μm以下が最も好ましい。
第2導電型クラッド層19が2層以上形成されている例として、活性層16側にGaInP、AlGaN、AlGaInP又はAlInPからなる第2導電型第1クラッド層と、その層よりも上側に第2導電型のAlGaN、AlGaAs又はAlGaAsPからなる第2導電型第2クラッド層が形成されている態様を例示することができる。このとき、活性層16側の第2導電型第1クラッド層の厚みは、屈折率等の点から薄くすることが好ましく、厚みの下限としては0.01μm以上が好ましく、0.05μm以上がより好ましい。上限としては、0.5μm以下が好ましく、0.3μm以下がより好ましい。
【0037】
本発明の好ましい実施様態では、第2導電型クラッド層19の屈折率は、第1導電型クラッド層14の屈折率よりも小さい。このような態様を採用することにより、活性層から光ガイド層側へ有効に光がしみ出すように光分布(近視野像)を制御することができ、高出力動作におけるレーザ特性や信頼性の向上を達成することができる。
【0038】
電極を形成するに先立ち、電極材料との接触抵抗を低減するために、低抵抗(高キャリア濃度)のコンタクト層20を形成することが好ましい。特に電極を形成しようとする最上層表面の全体にコンタクト層を20形成したうえで電極を形成することがより好ましい。
【0039】
このとき、コンタクト層20の材料は、通常はクラッド層よりバンドギャップが小さい材料の中から選択し、金属電極とのオーミック性を得るため低抵抗で適当なキャリア密度を有するものが好ましい。例えば、GaAs、GaInAs、GaInP、GaInAsP、GaN、GaInN、GaNAs、GaNP、GaInAsN、ZnSSe、CdZnSeTe等の一般的なIII−V族、III−VI族半導体を用いることができる。
【0040】
コンタクト層20のキャリア濃度の下限は、1×1018cm-3以上が好ましく、3×1018cm-3以上がより好ましく、5×1018cm-3以上が最も好ましい。また上限は、2×1020cm-3以下が好ましく、5×1019cm-3以下がより好ましく、3×1019cm-3以下が最も好ましい。
コンタクト層20の厚みは、下限は0.1μm以上が好ましく、0.3μm以上がより好ましく、0.5μm以上がさらに好ましい。上限は10μm以下が好ましく、6μm以下がより好ましく、4μm以下がさらに好ましい。
【0041】
コンタクト層20が形成された上面の一部は、さらに酸化防止等の目的で保護膜で覆うことも可能である。
特に、第2導電型クラッド層19がAlを含むIII−V族元素の化合物半導体で構成されている場合は、AlGaInP系やAlGaInN系など比抵抗の高い材料(とりわけp型において)で保護膜を形成すれば、装置全体の抵抗低減に有効である。
【0042】
なお本発明は、上述のとおり活性層より下側で電流狭窄する構造、すなわち活性層と基板との間に電流阻止層を形成したことを特徴とする。したがって、活性層と基板との間に電流阻止層が形成されているものであれば、活性層よりも上側の層構造は図1の(c)及び(d)に示すように従来のセルフアライン型及びリッジ型半導体レーザと同様であっても構わない。ただし、このように活性層の上下で電流狭窄を行う場合は、電流狭窄領域の構造やクラッド層の材質を適宜選択して、電流抵抗が高くならないような条件を選択することが好ましい。
【0043】
図1における本発明の態様では、電流阻止層および第1導電型クラッド層を除く化合物半導体層が、全面にわたり略均一な厚みを有する平面層として積層されているが、必ずしもこれらの層は全面にわたって均一な厚みを有し、かつ平面になるように積層されている必要はない。特に、電流阻止層により狭窄された電流によって目的とする機能が発揮される限り、電流が流れない領域や流れても機能に影響が及ばない領域の構成は特に制限されない。このため、化合物半導体層の断面は、リッジ状乃至は凸状になっていてもよく、例えば狭窄電流が主として流れる領域においては十分な層厚を有し、電流が流れない領域や流れても機能に影響が及ばない領域については層厚が薄くなっていたり、層そのものが形成されていなくてもよい。
【0044】
具体的には、図4に示す本発明の態様を好ましい例として挙げることができる。図4における半導体光デバイス装置は、図1と同様に、電極210、基板201、第1導電型第1クラッド層202、酸化防止層203及び電流阻止層204は基板201と同幅で層状に積層されている。しかし、第1導電型第2クラッド層205、活性層206、第2導電型クラッド層207、コンタクト層208及び電極209は、基板201の幅よりも小さい幅で凸状に積層されている。
【0045】
図4の態様では、凸状に形成された化合物半導体層の左右の少なくとも一方に、いわゆるダミー領域(図示せず)を設けてもよい。例えば、電流阻止層以外の第1導電型クラッド層上又は酸化防止層上にダミー領域を形成することが可能である。本明細書における「ダミー領域」とは、電極に印加した場合に電流が流れないか電流が流れても発光などの主目的とする機能を果たさない領域をいう。例えば、第1導電型第2クラッド層205の形成に先立ち、酸化防止層203上に、中央に開口部を有するストライプ状の電流阻止層204を形成し、該ストライプ状の電流阻止層204の左右には酸化防止層203が剥き出しになっている領域を設けておくことにより、ダミー領域を形成してもよい。すなわち、開口部内とともに、ストライプ状の電流阻止層の左右にも第1導電型第2クラッド層205、活性層206、第2導電型クラッド層207、コンタクト層208が形成されるため、ストライプ状の電流阻止層の左右にダミー領域が形成される。ダミー領域の化合物半導体層表面には電極を形成せずにSiNx絶縁膜等で覆うことが好ましい。
このようにしてダミー領域を形成すれば、開口部に制御性良く化合物半導体層を形成することができるとともに、製造後にウエハをダミー領域で劈開することができるため、製造プロセス上の利点が大きい。
【0046】
本発明の半導体光デバイス装置を製造する方法は特に制限されない。いかなる方法により製造されたものであっても、上記請求項1の要件を満たすものであれば本発明の範囲に含まれる。
本発明の半導体光デバイス装置を製造する際には、従来から用いられている方法を適宜選択して使用することができる。結晶の成長方法は特に限定されるものではなく、ダブルヘテロ構造の結晶成長や電流ブロック層等の選択成長には、有機金属気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)、ハイドライドあるいはハライド気相成長法(VPE法)、液相成長法(LPE法)等の公知の成長方法を適宜選択して用いることができる。該成長方法としてMOCVD法やMBE法を用いることが好ましく、MOCVD法を用いるとより好ましい。
【0047】
各層の具体的な成長条件等は、層の組成、成長方法、装置の形状等に応じて異なるが、MOCVD法を用いてIII−V族化合物半導体層を成長する場合、又はAlGaAsの場合には、成長温度600〜800℃程度、V/III比10〜100程度である。またInGaNとAlGaNの場合には、成長温度700〜1100℃、V/III比100〜10000程度で行うのが好ましい。
【0048】
特に選択成長する部分がAlGaAs、AlGaInPのようにAlを含む場合、成長中に微量のHClガスを導入することにより、マスク上へのポリの堆積を防止することができるため非常に好ましい。Alの組成が高いほど、あるいはマスク幅あるいはマスク面積比が大きいほど、他の成長条件を一定とした場合、ポリの堆積を防止し、かつ半導体表面露出部のみに選択成長を行う(セレクティブモード)のに必要なHCl導入量は増加する。
【0049】
一方、HClガスの導入量が多すぎるとAlGaAs層の成長が起こらず、逆に半導体層がエッチングされてしまうが(エッチングモード)が、Al組成が高くなるほど他の成長条件を一定とした場合、エッチングモードになるのに必要なHCl導入量は増加する。
このため、最適なHCl導入量はトリメチルアルミニウム等のAlを含んだIII族原料供給モル数に大きく依存する。具体的には、HClの供給モル数とAlを含んだIII族原料供給モル数の比(HCl/III族)は、下限は0.01以上が好ましく、0.05以上がより好ましく、0.1以上が最も好ましい。上限は、50以下が好ましく、10以下がより好ましく、5以下が最も好ましい。
【0050】
本発明では、開口部の幅及び活性層と保護膜との距離を適切な範囲内に設定すること、光の垂直広がり角が特定範囲となる様な構成とすること等を採用することにより、自励発振型の半導体光デバイス装置を提供することも可能である。
【0051】
本発明の半導体光デバイス装置を利用した半導体レーザ装置として、情報処理用光源(通常AlGaAs系(波長780nm近傍)、AlGaInP系(波長600nm帯)、InGaN系(波長400nm近傍))、通信用信号光源(通常InGaAsPあるいはInGaAsを活性層とする1.3μm帯、1.5μm帯)レーザ、ファイバー励起用光源(InGaAs歪み量子井戸活性層/GaAs基板を用いる980nm近傍、InGaAsP歪み量井戸活性層/InP基板を用いる1480nm近傍など)レーザなどの通信用半導体レーザ装置などの特に高出力動作が求められる多用な装置を挙げることができる。
【0052】
また、通信用レーザでも、円形に近いレーザはファイバーとの結合効率を高める点で有効である。また、遠視野像が単一ピークであるものは、情報処理や光通信などの幅広い用途に好適なレーザとして供することができる。
さらに、本発明の半導体光デバイス装置は、半導体レーザ以外に半導体光増幅器、光検出器、光変調器、光スイッチなどの光素子及びこれらの集積装置についても応用が可能である。
さらに、本発明は半導体レーザ以外に端面発光型などの発光ダイオード(LED)としても応用可能である。
【0053】
【実施例】
以下に実施例を挙げて本発明をさらに具体的に説明する。以下の実施例に示す材料、試薬、割合、操作等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例に制限されるものではない。
【0054】
(実施例1)
本実施例において、図3に示す順に各層を形成することにより半導体光デバイス装置を製造した。
また、本実施例においては、結晶成長はMOCVD法で行い、原料ガスとしてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、アンモニア(NH3)を用い、ドーパントにCp2Mg(シクロペンタジエニルマグネシウム)及びシラン(SiH4)を用いた。
【0055】
まず、厚み100μmで表面が(0001)Si面を有する4H−SiCまたは6H−SiCの基板101上に、厚み1μmのn型Al0.1Ga0.9N第1クラッド層(Siドープ:n=1×1018cm-3〜5×1018cm-3)102、厚み20nmのn型GaNからなる酸化防止層103(n=1×1018cm-3〜5×1018cm-3)の順に1000℃で積層した。
次に、酸化防止層103の全面に、厚み200μmの窒化珪素(SiNx)膜を形成し、フォトリソグラフィーにより、幅3μmのストライプ状開口部を有するSiNxからなる電流阻止層104を300μm間隔で(1−100)方向に多数形成した(図3(a))。
【0056】
次いで、1050℃で厚み0.4μmのn型Al0.1Ga0.9Nn型第2クラッド層(Siドープ:n=1X1018〜1×1019cm-3)105を成長させた(図3(b))。このときn型第2クラッド層105は、SiNx電流阻止層104上に直接形成させずに、まず開口部内の酸化防止層103上に上方向に成長させてから、左右のSiNx電流阻止層104上に横方向に成長させた。横方向への成長の際には、成長速度が最適になるようにIII族原料の供給量及び成長圧力を調節した。
次いで、厚み0.1μmのアンドープGaNからなるn型下側光ガイド層106を1050℃で成長させ、次に、800℃で厚み4nmのアンドープIn0.15Ga0.85N井戸層、及び厚み10nmのアンドープIn0.02Ga0.98N障壁層を交互に形成して総厚み46nmの多重量子井戸構造(MQW)の活性層107を成長した。
【0057】
次いで、温度を1050℃に上げ、厚み25nmのp型Al0.2Ga0.8N電子リーク防止層(Mgドープ:p=1X1019〜1×1020cm-3)108、バンドギャップエネルギーがp側電子リーク防止層よりも小さい厚み0.1μmのアンドープGaNp型上側光ガイド層109の順に積層した。
続いて、厚み1.2μmのp型Al0.1Ga0.9Nからなるp型クラッド層(Mgドープ:p=1X1018〜1×1019cm-3)110、厚み1μmのGaNp型コンタクト層(Mgドープ:p=5X1019〜1×1020cm-3)111をそれぞれ1050℃で順次成長させて化合物半導体層の成長を終了した(図3(c))。
【0058】
次に、n型SiC基板101を研磨して厚みを100μmまで薄くした後、p型コンタクト層111のリッジ最表面のほぼ全面に電極112を形成し、一方、n型SiC基板11の表面に電極113を形成した(図3(d))。
この電極を形成したウエハを電極に垂直な方向にバー状に劈開して、劈開面(1−100)面に共振器を作製した。このときの共振器長は600μm、端面における共振器幅は300μmとし、共振器面に誘電体多層膜を形成した。
【0059】
このようにして作製した半導体レーザ素子のSiC基板の裏面側をヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において連続発振を示し、良好なレーザ特性が歩留まりよく得られた。
【0060】
比較例として、活性層の下側に電流阻止層104を形成せずに、これと同じサイズの電流阻止層をp型クラッド層110内に形成した従来型のリッジ型半導体レーザ素子を作製して電流抵抗を測定した。活性層より上側のp側領域で電流狭窄を行う比較例の半導体レーザ素子に比べて、活性層より下側のn側領域で電流狭窄を行う実施例の半導体レーザ素子の抵抗は約1/2であった。これより実施例の半導体レーザ素子では、電流通過による抵抗熱を大幅に減少することができたため、従来型の半導体レーザ素子に比べて素子の寿命を大幅に向上させ、かつ、出力を高めることができた。
【0061】
【発明の効果】
本発明の半導体光デバイス装置によれば、基板と活性層との間(例えば第1導電型クラッド層)に電流阻止層が形成されているため、電流狭窄時の電流通過による抵抗を大幅に低減することができる。また、抵抗の低下により発熱を抑制できるので、光出力や発信波長などの特性変化を防ぐことが可能になるとともに、素子の寿命も長くすることができる。さらに、非可逆的光損傷(COD)レベルを高めたり、製造プロセスを簡素化することが可能であり、また、従来以上に横モードの制御が容易となるため、これまで困難であった高出力かつ高信頼性のあるGaN系半導体レーザの製造も可能となる。
【図面の簡単な説明】
【図1】 本発明の半導体光デバイス装置の具体的態様を示す図である。
【図2】 従来型のリッジ導波路型ストライプ構造半導体レーザ及びセルフアライン型ストライプ構造半導体レーザの断面構造を示す図である。
【図3】 実施例における本発明の半導体光デバイス装置の製造工程を説明する工程図である。
【図4】 本発明の半導体光デバイス装置に関する一態様の断面構造を示す図である。
【符号の説明】
11 基板
12 電流阻止層
13 開口部
14 第1導電型クラッド層
15 下側光ガイド層
16 活性層
17 電子リーク防止層
18 上側光ガイド層
19 第2導電型クラッド層
20 コンタクト層
21,22 電極
23 光閉じ込め層
24 量子井戸層
25 バリア層
26 量子井戸層
27 バリア層
28 量子井戸層
29 光閉じ込め層
31 基板
32 第1導電型クラッド層
33 活性層
34 第2導電型クラッド層
35 絶縁層
36 コンタクト層
37,38 電極
41 基板
42 第1導電型クラッド層
43 活性層
44 酸化防止層
45 電流阻止層
46 第2導電型クラッド層
47 コンタクト層
48,49 電極
101 基板
102 n型第1クラッド層
103 酸化防止層
104 電流阻止層
105 n型第2クラッド層
106 n型下側光ガイド層
107 活性層
108 電子リーク防止層
109 p型上側光ガイド層
110 p型クラッド層
111 p型コンタクト層
112,113 電極
201 基板
202 第1導電型第1クラッド層
203 酸化防止層
204 電流阻止層
205 第1導電型第2クラッド層
206 活性層
207 第2導電型クラッド層
208 コンタクト層
209,210 電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor optical device device, and more particularly to a semiconductor optical device device suitable as a semiconductor laser.
[0002]
[Prior art]
A typical semiconductor optical device device is a semiconductor laser. As a structure of this semiconductor laser, a ridge waveguide type stripe structure (hereinafter referred to as “ridge type”) and a self-aligned waveguide type stripe structure (hereinafter referred to as “self-aligned type”) are widely known.
[0003]
FIG. 2A shows a cross-sectional view of a typical ridge type semiconductor laser known conventionally. In FIG. 2A, a first conductivity
[0004]
On the other hand, FIG. 2B shows a cross-sectional view of a typical self-aligned semiconductor laser known conventionally. In FIG. 2B, the first conductivity
As described above, current confinement in conventional ridge type and self-aligned semiconductor lasers is performed via an insulating layer, a current blocking layer, and the like above the active layer, and is performed below the active layer. There wasn't.
[0005]
[Problems to be solved by the invention]
In such a conventional current confinement structure, the electric resistance of the current confinement region provided above the active layer and the contact surface between the region and the electrode is large. For this reason, heat is generated in the apparatus during use of the semiconductor optical device apparatus, and various problems have arisen. For example, since the temperature of the active layer rises due to heat generation, there are problems such as a decrease in reliability during high output operation and an output saturation. In addition, problems such as changes in characteristics such as light output and oscillation wavelength due to an increase in thermal resistance, and optical damage that is irreversible destruction (hereinafter referred to as “COD” (catalytic optical damage)) occur. Furthermore, when the end face temperature rises, the energy gap becomes narrower and light absorption at the end face increases, which causes a further rise in the end face temperature and may eventually lead to destruction due to end face melting. In particular, a doped p-type layer made of a III-V group nitrogen-containing semiconductor compound such as GaN or AlGaN is serious because it becomes difficult to activate the p-type layer when heat is generated by electric resistance. It was a problem.
[0006]
When heat is generated in the semiconductor optical device as described above, output saturation, optical oscillation stoppage due to COD, deterioration of the device, particularly decrease in activity in a p-type layer composed of a III-V group nitrogen-containing semiconductor compound, etc. As a result of this, the reliability of the semiconductor laser is lowered, so that a reduction in resistance in the semiconductor optical device device has been demanded.
Thus, the present invention has been made in view of the above-described problems of the prior art. A semiconductor optical device device capable of preventing heat generation by reducing the resistance of the passing current at the time of current constriction and controlling the transverse mode. It is an issue to provide.
[0007]
[Means for Solving the Problems]
As a result of intensive studies to solve the above problems, the present inventors have found that if a current blocking layer is formed between the substrate and the active layer (for example, the first conductivity type cladding layer), the current resistance at the time of current confinement can be reduced. It has been found that the controllability of the heat generation and the transverse mode can be improved, and the semiconductor optical device device of the present invention has been provided.
That is, according to the present invention, a compound semiconductor layer including an active layer is formed on a substrate; the compound semiconductor layer includes an n-type cladding layer having a lower refractive index than the active layer below the active layer; And a p-type cladding layer having a refractive index smaller than that of the active layer is included above the active layer; a current blocking layer having an opening is formed inside the n-type cladding layer; The current blocking layer has a stripe-shaped opening, and the current blocking layer is formed over the entire surface of the substrate except the opening; The current blocking layer is composed of any one of silicon nitride, silicon oxide, silicon nitride oxide, zinc oxide, alumina, silicon carbide, spinel, and lithium gallate. An antioxidant layer is formed under the current blocking layer; A semiconductor optical device apparatus is provided.
[0008]
As a preferable aspect of the semiconductor optical device device of the present invention, the compound semiconductor layer includes a layer having a refractive index lower than that of the active layer above and below the active layer; a layer having a refractive index lower than that of the active layer Of these, the lower layer of the active layer is a first conductivity type cladding layer, and the upper layer of the active layer is a second conductivity type cladding layer; the current blocking layer of the first conductivity type cladding layer A mode in which the current blocking layer is formed inside is silicon nitride, silicon oxide, silicon nitride oxide, zinc oxide, alumina, silicon carbide, spinel (MgAl 2 O Four ), Lithium gallate (LiGaO) 2 ); An aspect in which the current blocking layer is made of any one of silicon nitride, silicon oxide, and silicon oxynitride; an aspect in which the second conductivity type cladding layer is p-type; A mode in which the active layer contains at least Ga element and N element; x Ga y Al z An embodiment in which N (x + y + z = 1, 0 ≦ x, y, z ≦ 1); the active layer is gallium nitride (GaN), indium nitride (InN), indium gallium nitride (InGaN), aluminum gallium nitride An embodiment composed of any of (AlGaN); an embodiment in which the semiconductor optical device is a semiconductor laser.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the semiconductor optical device device of the present invention will be described in detail.
In the semiconductor optical device device of the present invention, a compound semiconductor layer including an active layer is formed on a substrate, and a current blocking layer having an opening is formed between the substrate and the active layer. And
[0010]
The structure of the semiconductor optical device device of the present invention having such characteristics will be specifically described with reference to the embodiment shown in FIG. In the drawings attached to this specification, there are portions where the dimensions are changed in order to make the structure easy to grasp, but the actual dimensions are as described in this specification.
In FIGS. 1A and 1B, a current blocking layer 12, a first conductivity type cladding layer 14, a lower light guide layer 15, and an active layer 16 are formed on a substrate 11. The current blocking layer 12 in FIG. 1A is not formed on the substrate directly under the optical waveguide, but is formed from directly under the optical waveguide to the side surfaces of the left and right substrates. For this reason, a current confinement region in which the current blocking layer 12 does not exist, that is, the
[0011]
In the present invention, the substrate 11, the active layer 16, and the current blocking layer 12 having an opening formed between the substrate and the active layer are essential components. For other layer types, materials and shapes While following the claims Depending on the purpose and application, it can be appropriately selected. The constituent layers described in FIGS. 1A and 1B are merely examples, and the semiconductor optical device device of the present invention appropriately includes layers that can be formed in the semiconductor optical device device in addition to these layers. May be.
[0012]
In this specification, the expression “B layer formed on the A layer” means that the B layer is formed such that the bottom surface of the B layer is in contact with the top surface of the A layer, and the top surface of the A layer. This includes both cases where one or more layers are formed and a B layer is formed on the layers. Further, the above expression also includes the case where the upper surface of the A layer and the bottom surface of the B layer are in partial contact and one or more layers exist between the A layer and the B layer in other portions.
In addition, the expression “B layer formed under the A layer” is similar to “B layer formed over the A layer”, and the B layer is formed so that the upper surface of the B layer is in contact with the lower surface of the A layer. And a case where one or more layers are formed on the lower surface of the A layer, and a B layer is formed below the layer.
Specific embodiments are apparent from the following description of each layer and specific examples.
[0013]
The substrate 11 constituting the semiconductor optical device device of the present invention is not particularly limited in terms of conductivity and material as long as a compound semiconductor crystal can be grown thereon.
A conductive substrate is preferable, and a crystalline substrate having a zinc blende structure is particularly preferable. In this case, the substrate crystal growth surface is preferably a low-order surface or a crystallographically equivalent surface, and the (100) surface is most preferable.
In the present specification, the term “(100) plane” does not necessarily need to be exactly (100) plane, and includes even a case having an off-angle of about 30 ° at the maximum. The upper limit of the off-angle size is preferably 30 ° or less, and more preferably 16 ° or less. The lower limit is preferably 0.5 ° or more, more preferably 2 ° or more, further preferably 6 ° or more, and most preferably 10 ° or more.
[0014]
The substrate 11 may be a hexagonal type substrate, in which case Al 2 O Three , 6H-SiC or the like. A buffer layer having a thickness of about 0.2 to 2 μm is preferably formed on the substrate 11 in order to prevent normal substrate defects from being brought into the epitaxial growth layer.
[0015]
Specifically, the substrate 11 is preferably a substrate on which an InAlGaN-based epitaxial layer can be grown. For example, silicon carbide (SiC), sapphire (Al 2 O Three ), Zinc oxide (ZnO), lithium gallate (LiGaO) 2 ), Spinel (MgAl 2 O Four ), Silicon (Si), gallium phosphide (GaP), gallium arsenide (GaAs), gallium nitride (GaN), aluminum gallium nitride (AlGaN), and the like.
In addition, in order to be able to take an electrode on the back side, silicon carbide (SiC), silicon (Si), gallium phosphide (GaP), gallium arsenide (GaAs), gallium nitride (GaN), aluminum gallium nitride (AlGaN) And the like are more preferably used as the conductive substrate.
Further, it is more preferable to use a homosubstrate made of a GaN or AlGaN bulk single crystal substrate that is lattice-matched with the layer laminated thereon and has the same thermal expansion coefficient.
A nitride suitable for light-emitting elements such as semiconductor lasers is incorporated on the substrate by adopting a technique (ELOG, FIELO, etc.) for reducing threading dislocations using insertion and selective growth of a low-temperature buffer layer and a crack prevention layer. It is also possible to grow semiconductors.
[0016]
A compound semiconductor layer including an active layer is formed on the substrate 11. The compound semiconductor layer including the active layer usually includes layers having a refractive index lower than that of the active layer above and below the active layer 16, and the lower layer (substrate side layer) of the active layer is the first conductivity type cladding. The layer 14 and the upper layer of the active layer preferably function as the second conductivity
[0017]
The material of the current blocking layer 12 is not particularly limited as long as it has a function of blocking current and can concentrate the current in the
[0018]
The use of an insulating dielectric as the material of the current blocking layer 12 is preferable because it exhibits a sufficient electron blocking function even if it is relatively thin. Further, selective etching with respect to the group III nitride can be easily performed by reactive ion etching, wet etching, or the like, so that there is a great advantage in the manufacturing process. In particular, as the material of the current blocking layer 12, silicon nitride, silicon oxide, silicon oxynitride Etc. If used, the refractive index step with the cladding layer can be easily controlled, which is particularly preferable in terms of structural design.
[0019]
If the thickness of the current blocking layer 12 is too thin, the current blocking function is insufficient, and if it is too thick, the current passage resistance increases. For this reason, the lower limit of the thickness of the current blocking layer 12 is preferably 10 nm or more, and more preferably 20 nm or more. The upper limit is preferably 2 μm or less, and more preferably 1 μm or less.
In particular, when the current blocking layer 12 is an insulating derivative, the upper limit of the thickness is preferably 0.5 μm or less, and more preferably 0.3 μm or less. In the case of a semiconductor, the lower limit of the thickness is preferably 0.1 μm or more, and more preferably 0.2 μm or more.
[0020]
The current blocking layer 12 can also be formed on the end face and its vicinity (hereinafter referred to as the end face vicinity) as shown in FIG. By forming the current non-injection region in the vicinity of the end face in this way, it becomes possible to reduce current recombination at the end face, and it is possible to increase the COD level and improve the reliability of the element.
[0021]
The current non-injection region is preferably formed in the vicinity of both end faces, but may be formed only in the vicinity of one end face. When it is formed only on one side, it is preferably formed on the end face side from which a higher output laser beam is emitted.
[0022]
If the current blocking layer 12 formed in the vicinity of the end face is too narrow from the end face, the effect of current non-injection may be reduced or the temperature of the end face may be increased. On the other hand, if it is too wide, loss in the current non-injection region increases, which may lead to deterioration of laser characteristics such as increase in threshold current and reduction in slope efficiency. Therefore, the lower limit of the current non-injection region formed in the vicinity of the end face is preferably 5 μm or more, more preferably 10 μm or more, and further preferably 20 μm or more. On the other hand, the upper limit of the width from the end face of the current non-injection region is preferably 100 μm or less, more preferably 70 μm or less, and further preferably 50 μm or less.
[0023]
When the current blocking layer 12 is formed, an antioxidant layer may be provided below the current blocking layer 12. The material of the antioxidant layer is not particularly limited, and can be appropriately selected from materials used for normal compound semiconductor layer formation. Particularly preferred is GaN.
[0024]
The opening 13 functions as a current confinement region. The shape and formation position of the
If the width of the
[0025]
In order to realize a high output operation with an optical output of 30 mW or more, widening the opening width at the bottom of the opening is effective from the viewpoint of reducing the light density at the end face. Narrowing the width is preferable from the viewpoint of reducing waveguide loss. In such a case, low operating current and high output operation can be realized at the same time by designing the gain area near the center to be relatively narrow and the opening width near the end to be relatively wide. And high reliability can be ensured.
[0026]
On the other hand, it is effective to narrow the aperture width in order to achieve a laser having a beam with an aspect ratio of 2 or less and a nearly circular shape while maintaining high reliability. On the other hand, when the opening width is too narrow, the injection current density is not preferable because the bulk deterioration is suppressed. In such a case, the beam spot can be reduced and the operating current can be reduced at the same time by making the central width of the gain region relatively wide and making the vicinity of the end relatively narrow. Can be secured.
[0027]
The first conductivity type cladding layer 14 is preferably formed between the substrate 11 and the active layer 16. The first conductivity type cladding layer 14 is formed of a material having a refractive index smaller than that of the active layer.
The first conductivity type cladding layer 14 is, for example, the first conductivity type InP, GaInP, AlGaInP, AlInP, AlGaAs, AlGaAsP, AlGaInAs, GaInAsP, GaN, AlGaN, AlGaInN, BeMgZnSe, MgZnSSe, CdZnSeTe, ZnO, MgZnO, MgO, etc. It can be composed of general III-V and II-VI semiconductors.
[0028]
The magnitude relationship of the refractive index of each cladding layer can be adjusted by appropriately selecting the material composition of each cladding layer according to a method known to those skilled in the art. For example, Al x Ga 1-x As, (Al x Ga 1-x ) 0.5 In 0.5 P, Al x Ga 1-x The refractive index can be adjusted by changing the Al composition such as N.
The carrier concentration of the first conductivity type cladding layer 14 is preferably set to be high in order to reduce the current passing resistance at the time of current confinement and prevent output saturation and COD due to heat generation. The lower limit of the carrier concentration of the first conductivity type cladding layer 14 is 1 × 10 17 cm -3 Or more, preferably 3 × 10 17 cm -3 More preferably, 5 × 10 17 cm -3 The above is most preferable. The upper limit of the carrier concentration is 2 × 10 19 cm -3 The following is preferred, 5 × 10 18 cm -3 The following is more preferable: 3 × 10 18 cm -3 The following are most preferred.
[0029]
The first conductivity type cladding layer 14 may be composed of a single layer as shown in FIG. 1 or may be composed of two or more layers. When composed of a single layer, the lower limit of the thickness is preferably 0.5 μm or more, more preferably 0.6 μm or more, and even more preferably 0.7 μm or more. The upper limit of the thickness is preferably 3 μm or less, more preferably 2.5 μm or less, and further preferably 2 μm or less.
In the present specification, “to” means a range including numerical values described before and after that as a minimum value and a maximum value, respectively.
As an example in which two or more first conductivity type cladding layers are formed, a first conductivity type second cladding layer made of GaInP, AlGaN, AlGaInP or AlInP on the active layer 16 side, and on the substrate 11 side from the layer. An example in which the first conductivity type first cladding layer made of the first conductivity type AlGaN, AlGaAs or AlGaAsP is formed can be exemplified. At this time, the thickness of the first conductivity type second cladding layer on the active layer 16 side is preferably thin from the viewpoint of refractive index and the like, and the lower limit of the thickness is preferably 0.01 μm or more, more preferably 0.05 μm or more. preferable. As an upper limit, 0.5 micrometer or less is preferable and 0.3 micrometer or less is more preferable.
The lower limit of the carrier concentration of the first conductivity type first cladding layer on the substrate 11 side is 3 × 10. 17 cm -3 Or more, preferably 5 × 10 17 cm -3 The above is more preferable. The upper limit is 2 × 10 18 cm -3 The following is preferred, 5 × 10 18 cm -3 The following is more preferable.
The carrier concentration of the first conductivity type second cladding layer is preferably lower than the carrier concentration of the first conductivity type first cladding layer.
[0030]
The lower light guide layer 15 functions as a light guide for the active layer. For example, general III-V groups such as InP, GaInP, AlGaInP, AlInP, AlGaAs, AlGaAsP, AlGaInAs, GaInAsP, GaN, AlGaN, AlGaInN, BeMgZnSe, MgZnSSe, CdZnSeTe, ZnO, MgZnO, MgO, etc. It can be composed of II-VI group semiconductors.
Active layer is In x Ga y Al z In the case of N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), the lower guide layer 15 is preferably grown by GaN or InGaN. Usually, the lower guide layer 15 is desirably grown to a thickness of 10 nm to 3 μm, more preferably 20 nm to 0.5 μm. The lower light guide layer 15 may be doped with a first conductivity type impurity.
[0031]
The structure of the active layer 16 constituting the semiconductor optical device device of the present invention is not particularly limited, and in the embodiment of FIGS. 1A and 1B, it has a triple quantum well structure (TQW). Specifically, this triple quantum well structure (TQW) includes an optical confinement layer (non-doped) 23, a quantum well layer (non-doped) 24, a barrier layer (non-doped) 25, a quantum well layer (non-doped) 26, and a barrier layer (non-doped) 27. The quantum well layer (non-doped) 28 and the confinement layer (non-doped) 29 are sequentially stacked.
In addition to this triple quantum well structure, for example, a single quantum well structure (SQW) comprising a quantum well layer and an optical confinement layer sandwiching the quantum well layer from above and below, a plurality of quantum well layers, and a barrier sandwiched between them Double quantum well structure (DQW) consisting of an optical confinement layer stacked above and below the uppermost quantum well layer and below the lowermost quantum well layer, or a multiple quantum well structure having four or more quantum well layers ( MQW).
By making the active layer 16 have a quantum well structure, a shorter wavelength and a lower threshold can be achieved as compared with a single-layer bulk active layer.
[0032]
The material composition of the active layer 16 is not particularly limited as long as it functions as an active region. For example, general III-V group and III-VI group semiconductors such as GaAs, GaInAs, GaInP, GaInAsP, GaN, GaInN, GaNAs, GaNP, ZnSSe, CdZnSeTe, CdZnO, and ZnO can be used. Preferably, those containing at least Ga element and N element, or In x Ga y Al z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), more preferably composed of any one of gallium nitride (GaN), indium gallium nitride (InGaN), and aluminum gallium nitride (AlGaN) It is an active layer. Further, arsenic or phosphorus may be added to the group V to form an active layer composed of, for example, GaNAs, GaInNAs, GaNP, GaNAsP, or the like.
[0033]
The electron leakage prevention layer 17 is preferably formed in order to prevent leakage current. The electron leakage preventing layer 17 is not particularly limited in material and shape as long as it has a function of preventing leakage current, but is preferably composed of AlGaN, AlN, AlGaInN, AlInN, or the like, and is composed of AlGaN. It is more preferable.
The lower limit of the carrier concentration of the electron leak prevention layer 17 is 1 × 10. 16 cm -3 Or more, preferably 5 × 10 16 cm -3 More preferably, 1 × 10 17 cm -3 The above is most preferable. The upper limit is 1 × 10 19 cm -3 The following is preferred, 5 × 10 18 cm -3 The following is more preferable: 3 × 10 18 cm -3 The following are most preferred.
The thickness of the electron leak prevention layer 17 is preferably 0.1 μm or less from the viewpoint of improving the output of the optical device element, and the lower limit is not particularly limited, but is preferably 5 nm or more.
[0034]
An upper light guide layer 18 may be formed on the electron leak prevention layer 17. The upper light guide layer 18 functions as a light guide layer of the active layer, and the material is not particularly limited as long as the band gap energy is smaller than that of the electron leak prevention layer 17. For example, a semiconductor of a general III-V group or II-VI group element such as second conductivity type ZnP, AlGaInP, AlInP, AlGaAs, AlGaN, AlGaAsP, AlGaInAs, GaInAsP, AlGaInN, BeMgZnSe, MgZnSSe, CdZnSeTe, or the like is used. Can do.
The active layer 16 is In x Ga y Al z In the case of N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), the electron leakage prevention layer 17 is preferably composed of GaN and InGaN, similarly to the lower light guide layer 15, and is composed of undoped GaN. More preferably.
[0035]
The second conductivity
The active layer 16 is In x Ga y Al z In the case of N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), the second conductivity
[0036]
The lower limit of the carrier concentration of the second conductivity
The second conductivity
As an example in which two or more second conductivity type cladding layers 19 are formed, a second conductivity type first cladding layer made of GaInP, AlGaN, AlGaInP or AlInP on the active layer 16 side, and a second layer on the upper side of the second conductivity
[0037]
In a preferred embodiment of the present invention, the refractive index of the second conductivity
[0038]
Prior to forming the electrode, it is preferable to form the contact layer 20 having a low resistance (high carrier concentration) in order to reduce the contact resistance with the electrode material. In particular, it is more preferable to form the electrode after forming 20 contact layers on the entire surface of the uppermost layer on which the electrode is to be formed.
[0039]
At this time, the material of the contact layer 20 is usually selected from materials having a band gap smaller than that of the cladding layer, and preferably has a low resistance and an appropriate carrier density in order to obtain ohmic properties with the metal electrode. For example, general III-V group and III-VI group semiconductors such as GaAs, GaInAs, GaInP, GaInAsP, GaN, GaInN, GaNAs, GaNP, GaInAsN, ZnSSe, and CdZnSeTe can be used.
[0040]
The lower limit of the carrier concentration of the contact layer 20 is 1 × 10 18 cm -3 Or more, preferably 3 × 10 18 cm -3 More preferably, 5 × 10 18 cm -3 The above is most preferable. The upper limit is 2 × 10 20 cm -3 The following is preferred, 5 × 10 19 cm -3 The following is more preferable: 3 × 10 19 cm -3 The following are most preferred.
The lower limit of the thickness of the contact layer 20 is preferably 0.1 μm or more, more preferably 0.3 μm or more, and further preferably 0.5 μm or more. The upper limit is preferably 10 μm or less, more preferably 6 μm or less, and even more preferably 4 μm or less.
[0041]
A part of the upper surface on which the contact layer 20 is formed can be further covered with a protective film for the purpose of preventing oxidation.
In particular, when the second conductivity
[0042]
The present invention is characterized in that a current blocking layer is formed below the active layer as described above, that is, a current blocking layer is formed between the active layer and the substrate. Therefore, if a current blocking layer is formed between the active layer and the substrate, the layer structure above the active layer has a conventional self-alignment as shown in FIGS. It may be the same as the type and ridge type semiconductor laser. However, when current confinement is performed above and below the active layer as described above, it is preferable to select a condition that does not increase the current resistance by appropriately selecting the structure of the current confinement region and the material of the cladding layer.
[0043]
In the embodiment of the present invention in FIG. 1, the compound semiconductor layers excluding the current blocking layer and the first conductivity type cladding layer are laminated as a planar layer having a substantially uniform thickness over the entire surface. It is not necessary to have a uniform thickness and be laminated so as to be flat. In particular, as long as the target function is exhibited by the current confined by the current blocking layer, the configuration of the region where the current does not flow or the region where the function is not affected even when the current flows is not particularly limited. For this reason, the cross section of the compound semiconductor layer may be a ridge shape or a convex shape. For example, the compound semiconductor layer has a sufficient layer thickness in a region where a constriction current mainly flows, and functions even in a region where current does not flow or flows. In a region where the influence is not exerted, the layer thickness may be thin or the layer itself may not be formed.
[0044]
Specifically, the embodiment of the present invention shown in FIG. 4 can be given as a preferred example. In the semiconductor optical device device in FIG. 4, the electrode 210, the substrate 201, the first conductivity type
[0045]
In the embodiment of FIG. 4, so-called dummy regions (not shown) may be provided on at least one of the left and right sides of the compound semiconductor layer formed in a convex shape. For example, it is possible to form a dummy region on the first conductivity type cladding layer other than the current blocking layer or on the antioxidant layer. The “dummy region” in this specification refers to a region where current does not flow when applied to an electrode or does not perform a main purpose function such as light emission even when current flows. For example, prior to the formation of the first conductivity type
If the dummy region is formed in this way, the compound semiconductor layer can be formed in the opening with good controllability, and the wafer can be cleaved in the dummy region after the manufacturing, which has a great advantage in the manufacturing process.
[0046]
The method for producing the semiconductor optical device of the present invention is not particularly limited. Any method manufactured by any method is included in the scope of the present invention as long as it satisfies the requirements of claim 1.
In manufacturing the semiconductor optical device of the present invention, a conventionally used method can be appropriately selected and used. The crystal growth method is not particularly limited. For selective growth of a double heterostructure crystal or current blocking layer, metal organic vapor phase epitaxy (MOCVD), molecular beam epitaxy (MBE), A known growth method such as a hydride or halide vapor phase growth method (VPE method) or a liquid phase growth method (LPE method) can be appropriately selected and used. As the growth method, the MOCVD method or the MBE method is preferably used, and the MOCVD method is more preferably used.
[0047]
The specific growth conditions of each layer vary depending on the layer composition, growth method, apparatus shape, etc., but when growing a III-V group compound semiconductor layer using MOCVD, or in the case of AlGaAs The growth temperature is about 600 to 800 ° C., and the V / III ratio is about 10 to 100. In the case of InGaN and AlGaN, it is preferable to carry out at a growth temperature of 700 to 1100 ° C. and a V / III ratio of about 100 to 10,000.
[0048]
In particular, when the portion to be selectively grown contains Al such as AlGaAs or AlGaInP, it is very preferable because a small amount of HCl gas can be introduced during the growth to prevent poly deposition on the mask. The higher the Al composition, or the larger the mask width or mask area ratio, the more the growth conditions are constant, so that poly deposition is prevented and selective growth is performed only on the exposed surface of the semiconductor (selective mode). The amount of HCl introduced necessary for this increases.
[0049]
On the other hand, if the introduction amount of HCl gas is too large, the growth of the AlGaAs layer does not occur, and conversely the semiconductor layer is etched (etching mode), but when the other growth conditions are constant as the Al composition increases, The amount of HCl introduced necessary to enter the etching mode increases.
For this reason, the optimum amount of HCl introduced greatly depends on the number of moles of the group III raw material containing Al such as trimethylaluminum. Specifically, the lower limit of the ratio of the number of moles of HCl supplied to the number of moles of Group III raw material containing Al (HCl / Group III) is preferably 0.01 or more, more preferably 0.05 or more, and One or more is most preferred. The upper limit is preferably 50 or less, more preferably 10 or less, and most preferably 5 or less.
[0050]
In the present invention, by setting the width of the opening and the distance between the active layer and the protective film within an appropriate range, adopting a configuration such that the vertical spread angle of light is in a specific range, etc. It is also possible to provide a self-oscillation type semiconductor optical device.
[0051]
As a semiconductor laser device using the semiconductor optical device of the present invention, an information processing light source (usually an AlGaAs system (wavelength near 780 nm), an AlGaInP system (wavelength 600 nm band), an InGaN system (wavelength near 400 nm)), a communication signal light source (Normally 1.3 μm band or 1.5 μm band with InGaAsP or InGaAs active layer) Laser, fiber excitation light source (InGaAs strained quantum well active layer / near 980 nm using GaAs substrate, InGaAsP strained well active layer / InP substrate) In the vicinity of 1480 nm using a laser, etc., there can be mentioned a variety of devices that require particularly high output operation, such as a semiconductor laser device for communication such as laser.
[0052]
In addition, even for communication lasers, a laser having a nearly circular shape is effective in increasing the coupling efficiency with a fiber. In addition, a far-field image having a single peak can be used as a laser suitable for a wide range of applications such as information processing and optical communication.
Furthermore, the semiconductor optical device device of the present invention can be applied to optical elements such as semiconductor optical amplifiers, photodetectors, optical modulators, and optical switches, and integrated devices thereof in addition to semiconductor lasers.
Furthermore, the present invention can be applied to a light emitting diode (LED) such as an edge emitting type in addition to the semiconductor laser.
[0053]
【Example】
The present invention will be described more specifically with reference to the following examples. The materials, reagents, ratios, operations and the like shown in the following examples can be appropriately changed without departing from the gist of the present invention. Therefore, the scope of the present invention is not limited to the specific examples shown below.
[0054]
Example 1
In this example, a semiconductor optical device was manufactured by forming each layer in the order shown in FIG.
In this embodiment, the crystal growth is performed by the MOCVD method, and trimethylgallium (TMG), trimethylaluminum (TMA), ammonia (NH) are used as source gases. Three ) And Cp as the dopant 2 Mg (cyclopentadienyl magnesium) and silane (SiH Four ) Was used.
[0055]
First, an n-type Al having a thickness of 1 μm is formed on a 4H—SiC or 6H—
Next, a silicon nitride (SiNx) film having a thickness of 200 μm is formed on the entire surface of the
[0056]
Next, n-type Al having a thickness of 0.4 μm at 1050 ° C. 0.1 Ga 0.9 Nn-type second cladding layer (Si-doped: n = 1 × 10 18 ~ 1x10 19 cm -3 ) 105 was grown (FIG. 3B). At this time, the n-type
Next, an n-type lower
[0057]
Next, the temperature was raised to 1050 ° C. and p-type Al having a thickness of 25 nm 0.2 Ga 0.8 N electron leakage prevention layer (Mg doped: p = 1 × 10 19 ~ 1x10 20 cm -3 ) 108, and an undoped GaN p-type upper
Subsequently, p-type Al with a thickness of 1.2 μm 0.1 Ga 0.9 P-type cladding layer made of N (Mg-doped: p = 1 × 10 18 ~ 1x10 19 cm -3 ) 110, 1 μm thick GaN p-type contact layer (Mg doped: p = 5 × 10 19 ~ 1x10 20 cm -3 ) 111 were sequentially grown at 1050 ° C. to complete the growth of the compound semiconductor layer (FIG. 3C).
[0058]
Next, after polishing the n-
The wafer on which this electrode was formed was cleaved in a bar shape in the direction perpendicular to the electrode, and a resonator was fabricated on the cleavage plane (1-100). At this time, the resonator length was 600 μm, the resonator width at the end face was 300 μm, and a dielectric multilayer film was formed on the resonator surface.
[0059]
When the back side of the SiC substrate of the semiconductor laser device fabricated in this way was placed on a heat sink and each electrode was wire-bonded and laser oscillation was attempted at room temperature, it showed continuous oscillation at room temperature and good laser characteristics. Was obtained with good yield.
[0060]
As a comparative example, a conventional ridge type semiconductor laser device in which a current blocking layer of the same size is formed in the p-
[0061]
【The invention's effect】
According to the semiconductor optical device device of the present invention, since the current blocking layer is formed between the substrate and the active layer (for example, the first conductivity type cladding layer), the resistance due to the current passage at the time of current confinement is greatly reduced. can do. In addition, since heat generation can be suppressed due to a decrease in resistance, it is possible to prevent changes in characteristics such as light output and transmission wavelength, and it is possible to extend the lifetime of the element. Furthermore, it is possible to increase the level of irreversible optical damage (COD), simplify the manufacturing process, and control of the transverse mode is easier than before, which has been difficult until now. In addition, a highly reliable GaN-based semiconductor laser can be manufactured.
[Brief description of the drawings]
FIG. 1 is a diagram showing a specific embodiment of a semiconductor optical device device of the present invention.
FIG. 2 is a diagram showing a cross-sectional structure of a conventional ridge waveguide stripe semiconductor laser and a self-aligned stripe semiconductor laser.
FIG. 3 is a process diagram illustrating a manufacturing process of a semiconductor optical device device of the present invention in an example.
FIG. 4 is a diagram showing a cross-sectional structure of one aspect related to the semiconductor optical device device of the present invention.
[Explanation of symbols]
11 Substrate
12 Current blocking layer
13 opening
14 First conductivity type cladding layer
15 Lower light guide layer
16 Active layer
17 Electron leak prevention layer
18 Upper light guide layer
19 Second conductivity type cladding layer
20 Contact layer
21 and 22 electrodes
23 Optical confinement layer
24 Quantum well layer
25 Barrier layer
26 Quantum well layer
27 Barrier layer
28 Quantum well layers
29 Light confinement layer
31 substrates
32 First conductivity type cladding layer
33 Active layer
34 Second conductivity type cladding layer
35 Insulating layer
36 Contact layer
37,38 electrodes
41 Substrate
42 First conductivity type cladding layer
43 Active layer
44 Antioxidant layer
45 Current blocking layer
46 Second conductivity type cladding layer
47 Contact layer
48, 49 electrodes
101 substrate
102 n-type first cladding layer
103 Antioxidation layer
104 Current blocking layer
105 n-type second cladding layer
106 n-type lower light guide layer
107 active layer
108 Electron leak prevention layer
109 p-type upper light guide layer
110 p-type cladding layer
111 p-type contact layer
112,113 electrodes
201 substrate
202 1st conductivity type 1st clad layer
203 Antioxidant layer
204 Current blocking layer
205 1st conductivity type 2nd clad layer
206 Active layer
207 Second conductivity type cladding layer
208 Contact layer
209, 210 electrodes
Claims (9)
前記化合物半導体層には、前記活性層の下側に活性層より屈折率が小さいn型クラッド層が含まれ、かつ、前記活性層の上側に活性層より屈折率が小さいp型クラッド層が含まれており、
前記n型クラッド層の内部には、開口部を有する電流阻止層が形成されており、
前記電流阻止層はストライプ状の開口部を有しており、前記電流阻止層は該開口部を除く基板上の全面にわたり形成されており、
前記電流阻止層が、窒化珪素、酸化珪素、窒酸化珪素、酸化亜鉛、アルミナ、炭化珪素、スピネル、ガリウム酸リチウムのいずれかで構成されており、
前記電流阻止層の下に酸化防止層が形成されている半導体光デバイス装置。A compound semiconductor layer including an active layer is formed on the substrate,
The compound semiconductor layer includes an n-type cladding layer having a lower refractive index than the active layer below the active layer, and a p-type cladding layer having a lower refractive index than the active layer above the active layer. And
A current blocking layer having an opening is formed inside the n-type cladding layer,
The current blocking layer has a stripe-shaped opening, and the current blocking layer is formed over the entire surface on the substrate excluding the opening,
The current blocking layer is composed of any one of silicon nitride, silicon oxide, silicon nitride oxide, zinc oxide, alumina, silicon carbide, spinel, lithium gallate ,
A semiconductor optical device device in which an antioxidant layer is formed under the current blocking layer .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000104992A JP3963632B2 (en) | 2000-04-06 | 2000-04-06 | Semiconductor optical device equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000104992A JP3963632B2 (en) | 2000-04-06 | 2000-04-06 | Semiconductor optical device equipment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006314117A Division JP2007049209A (en) | 2006-11-21 | 2006-11-21 | Semiconductor optical device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001291930A JP2001291930A (en) | 2001-10-19 |
JP3963632B2 true JP3963632B2 (en) | 2007-08-22 |
Family
ID=18618446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000104992A Expired - Fee Related JP3963632B2 (en) | 2000-04-06 | 2000-04-06 | Semiconductor optical device equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3963632B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101882755B (en) * | 2009-01-22 | 2012-06-06 | 索尼公司 | Semiconductor laser element and semiconductor laser device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5508539B2 (en) * | 2010-09-30 | 2014-06-04 | Dowaエレクトロニクス株式会社 | Group III nitride semiconductor light emitting device and method of manufacturing the same |
CN113169521B (en) * | 2018-11-19 | 2024-06-14 | 三菱电机株式会社 | Optical semiconductor device and method for manufacturing optical semiconductor device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264890A (en) * | 1995-03-28 | 1996-10-11 | Alps Electric Co Ltd | Distributed feedback semiconductor laser and manufacture thereof |
JPH08316574A (en) * | 1995-05-15 | 1996-11-29 | Sanyo Electric Co Ltd | Semiconductor device and semiconductor light emitting device |
JP3905935B2 (en) * | 1995-09-01 | 2007-04-18 | 株式会社東芝 | Semiconductor device and method for manufacturing semiconductor device |
JPH09167879A (en) * | 1995-12-14 | 1997-06-24 | Sony Corp | Semiconductor light emitting device |
JPH09260771A (en) * | 1996-03-25 | 1997-10-03 | Nichia Chem Ind Ltd | Nitride semiconductor laser element and its manufacture |
JPH09293932A (en) * | 1996-04-26 | 1997-11-11 | Sony Corp | Semiconductor light emitting device and manufacture thereof |
JPH10145006A (en) * | 1996-09-10 | 1998-05-29 | Toshiba Corp | Compound semiconductor device |
JPH10256647A (en) * | 1997-03-12 | 1998-09-25 | Fuji Electric Co Ltd | Semiconductor laser element and fabrication thereof |
JP2000031591A (en) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | Semiconductor light emitting element |
JP3206555B2 (en) * | 1998-08-13 | 2001-09-10 | 日本電気株式会社 | Gallium nitride based semiconductor light emitting device and method of manufacturing the same |
JP2000114663A (en) * | 1998-10-06 | 2000-04-21 | Fuji Electric Co Ltd | Iii-group nitride laser diode and manufacturing method |
JP2001057463A (en) * | 1999-06-07 | 2001-02-27 | Sharp Corp | Film structure and element of nitrogen compound semiconductor element, and manufacture of them |
JP4700154B2 (en) * | 1999-09-01 | 2011-06-15 | 学校法人 名城大学 | Semiconductor laser |
-
2000
- 2000-04-06 JP JP2000104992A patent/JP3963632B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101882755B (en) * | 2009-01-22 | 2012-06-06 | 索尼公司 | Semiconductor laser element and semiconductor laser device |
Also Published As
Publication number | Publication date |
---|---|
JP2001291930A (en) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5036617B2 (en) | Nitride semiconductor light emitting device | |
US7769066B2 (en) | Laser diode and method for fabricating same | |
JP2000244070A (en) | Semiconductor device and semiconductor light-emitting element | |
JP4162560B2 (en) | Nitride semiconductor light emitting device | |
JP3864634B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP4028158B2 (en) | Semiconductor optical device equipment | |
JP3933637B2 (en) | Gallium nitride semiconductor laser device | |
JP3889910B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2007049209A (en) | Semiconductor optical device and manufacturing method thereof | |
JP3892637B2 (en) | Semiconductor optical device equipment | |
JP3963632B2 (en) | Semiconductor optical device equipment | |
JP2002124738A (en) | Semiconductor optical device and manufacturing method thereof | |
JP2001135895A (en) | Semiconductor light emitting device | |
JP2001203423A (en) | Semiconductor light-emitting device | |
JP4955195B2 (en) | Nitride semiconductor device | |
JPH10326943A (en) | Nitride semiconductor element | |
JP2001057458A (en) | Semiconductor light-emitting device | |
JP2001358409A (en) | Semiconductor optical device and its manufacturing method | |
JP3889911B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2001102690A (en) | Nitride type semiconductor laser | |
JP4163321B2 (en) | Semiconductor light emitting device | |
JP2002026451A (en) | Semiconductor optical device | |
JP2006054426A (en) | Self-oscillation semiconductor laser device | |
JP2000312053A (en) | Semiconductor optical device | |
JP2000332359A (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |