JP3943860B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP3943860B2 JP3943860B2 JP2001140585A JP2001140585A JP3943860B2 JP 3943860 B2 JP3943860 B2 JP 3943860B2 JP 2001140585 A JP2001140585 A JP 2001140585A JP 2001140585 A JP2001140585 A JP 2001140585A JP 3943860 B2 JP3943860 B2 JP 3943860B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- film
- electrode
- face plate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【０００１】
【発明の属する技術分野】
本願に係わる発明は、電子により画像を形成する画像形成装置に関する。
【０００２】
【従来の技術】
従来、電子放出素子を利用した電子放出装置の利用形態としては、画像形成装置が挙げられ、例えば、冷陰極電子放出素子を多数形成した電子源基板と、電子放出素子から放出された電子を加速するメタルバックあるいは透明電極、及び蛍光体を具備した陽極基板とを平行に対向させ、真空に排気した平面型の電子線表示パネルが知られている。このような画像形成装置において、電界放出型電子放出素子を用いたものは、例えば、Ｉ．Ｂｒｏｄｉｅ，“Ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ：ｆｌａｔ ｃｏｌｄ−ｃａｔｈｏｄｅ ＣＲＴｓ”，Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ，１／８９，１７（１９８９）に開示されたものがある。また、表面伝導型電子放出素子を用いたものは、例えば、米国特許第５０６６８８３号等に開示されている。平面型の電子線表示パネルは、現在広く用いられている陰極線管（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ：ＣＲＴ）表示装置に比べ、軽量化、大画面化を図ることができ、また、液晶を利用した平面型表示パネルやプラズマ・ディスプレイ、エレクトロルミネッセント・ディスプレイ等の他の平面型表示パネルに比べて、より高輝度、高品質な画像を提供することができる。
【０００３】
図１７に電子放出素子を利用した画像形成装置の一例として、電子線表示パネルの概略構成図を示す。このパネルの構成について詳述すると、図中、３１は電子源基板であるリアプレート、４６は陽極（アノード）基板であるフェースプレート、４２は外枠、４１はリアプレートの基体であるガラス基板、これらにより真空外囲器４７を構成している。３４は電子放出素子である。３２（走査電極）及び３３（信号電極）は配線電極であり、それぞれ、素子電極に接続されている。４６はフェースプレートの基体であるガラス基板、４４は透明電極（アノード）、４５は蛍光体（蛍光膜）である。
【０００４】
この表示パネルにおいて画像を形成するには、マトリクス状に配置された走査電極３２と信号電極３３に所定の電圧を順次印加することで、マトリクスの交点に位置する所定の電子放出素子３４を選択的に駆動し、放出された電子を蛍光体４５に照射して所定の位置に輝点を得る。なお、透明電極４４は、放出電子を加速してより高い輝度の輝点を得るために、素子３４に対して高電位となるように高電圧Ｈｖが印加される。ここで、印加される電圧は、蛍光体の性能にもよるが、数百Ｖから数十ｋＶ程度の電圧である。従って、リアプレート３１とフェースプレート４６間の距離ｄは、この印加電圧によって真空の絶縁破壊（すなわち放電）が生じないようにするため、百μｍから数ｍｍ程度に設定されるのが一般的である。
【０００５】
尚、ここでは透明電極を用いた例を説明したが、ガラス基板４６上に蛍光体４５を形成し、さらにその上にアルミ等からなるメタルバックを前述の高電圧を印加して電子を加速するための電極としてもちいる場合も有る。
【０００６】
図１８は蛍光膜を示す模式図である。蛍光膜はモノクロームの場合は蛍光体のみから構成することができる。カラーの蛍光膜の場合は蛍光体の配列によりブラックストライプ（図１８（ａ））あるいはブラックマトリクス（図１８（ｂ））などと呼ばれる黒色部材９１と蛍光体９２とから構成することが出来る。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体９２間の塗りわけ部を黒くすることで混色等を目立たなくすることと、外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他光の透過及び反射が少ない材料であれば、これを用いることが出来る。
【０００７】
ガラス基板に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈殿法、印刷法等が採用できる。メタルバックを用いる目的は、蛍光体の発光のうち内面側への光をフェースプレート４７側へ鏡面反射させることにより輝度を向上させること、電子ビームの加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等である。メタルバックは蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる）を行ないその後Ａｌ等を用いて堆積させることで作製できる。
【０００８】
フェースプレート４７には、さらに蛍光膜４５の導電性を高めるため、蛍光膜４５の外面側（ガラス基板４６側）に透明電極（不図示）を設けてもよい。
【０００９】
カラーの場合には各色蛍光体と電子放出素子とを対応させる必要があり、十分な位置合わせが求められる。
【００１０】
また、上記のような電子線を用いた平面型の画像形成装置の場合、表示面積を大きくしていった場合には、容器の内部の真空と外部の大気圧との差に対する容器の支持のための構造部材が必要な場合がある。
【００１１】
この様な部材を設けた場合にはスペーサ近傍電子源から放出された電子あるいはフェースプレートで反射された電子の一部がスペーサに衝突する、あるいは放出した電子によりイオン化した正イオンがスペーサに付着することによりスペーサが帯電する場合がある。スペーサの帯電が強い時には、電子源から放出された電子はその軌道を曲げられ、蛍光体上の正規な位置とは異なる位置に到達し、表示画像を全面から見た時、スペーサ近傍の画像が歪んだり明暗差をともなって表示されてしまう。
【００１２】
この問題を解決するためにスペーサに微少電流が流れる様にして帯電を除去する提案（特開昭５７−１１８３５５号公報、特開昭６１−１２４０３１号公報）がなされている。そこで絶縁性のスペーサの表面に高抵抗膜を形成することによりスペーサに微少電流が流れる様にすることで帯電を防いでいる。
【００１３】
【発明が解決しようとする課題】
このように冷陰極マルチ電子源電子を加速するための前述のメタルバックや透明電極等との対向陽電極間に高電圧を印加するタイプの画像形成装置においては、発光輝度を最大限得るために高電圧を印加するのが有利である。素子の種類によって放出される電子線は対向電極に到達するまでに発散するので、高解像度のディスプレーを実現しようとすると、両極間距離が短いのが好ましい。
【００１４】
しかし必然的に対向する電極間が高電界となるため放電により電子源素子３４が破壊される現象、あるいは蛍光体の一部に集中して電流が流れるため表示画面の一部が光る現象などが生じる場合がある。
【００１５】
このような問題の解決のためには放電頻度を減らすか放電破壊が生じにくくする必要がある。
【００１６】
放電破壊の原因としては短時間に１点に集中して大電流が流入し発熱により素子を破壊したり、電子放出素子にかかる電圧が一瞬上昇することにより素子を破壊したりすることにあると考えられる。
【００１７】
放電破壊の原因となる電流を減らす手段としては図１９に示すように制限抵抗を直列に挿入する方法が考えられるが、例えば、縦５００素子×横１０００素子がマトリクス配線で線順次で駆動され、同時におよそ１０００程度の素子がＯＮ状態となる本デバイスにこの方法を採用すると次のような新たな問題が生じる。
【００１８】
いま１０００程度の素子がＯＮ状態となる１素子あたりの放出電流を５μＡと仮定すると、画像により０〜５ｍＡの陽極流入電流変動が生じているので、１ＭΩの直列抵抗を陽極に外付けで挿入する図１９の例では電圧降下が０〜５ｋＶとなり１０ｋＶの高電圧で加速する場合には最大５０％程度の輝度ムラを生じてしまう。
【００１９】
また、対向する平板に高電圧が印加されているので、コンデンサーとして蓄積される電荷は例えば図１９の陰極、陽極の面積が１００ｃｍ2 、その間隔が１ｍｍ、陽極と陰極の電位差が１０ｋＶとして１０-6クーロンに達し、１μｓｅｃで放電しても１箇所に１Ａの電流が集中する事により、これが原因で素子破壊をもたらすので前述の輝度むら問題が無いとしても、外部直列抵抗付加では問題の充分な解決とはならない。
【００２０】
よって本発明では、電圧印加の構成を改善することを目的とする。
【００２１】
【課題を解決するための手段】
本発明に係わる画像形成装置は、走査信号が印加されるＸ方向の配線と、変調信号が印加されるＹ方向の配線と、前記Ｘ方向の配線及びＹ方向の配線に接続され、前記走査信号と前記変調信号とにより線順次駆動される複数の電子放出素子とを備える第１の基板と、
抵抗体を介して加速電圧印加手段に接続され定電圧が印加される複数の電極を備える第２の基板と、
前記複数の電極の内の２つ以上の電極にまたがって配置され前記第１の基板と第２の基板との間隔を保持するとともに、前記Ｘ方向の配線及び前記２つ以上の電極と電気的に接続される支持部材とを有する画像形成装置であって、
前記第２の基板は、前記複数の電極の各々の上に位置する複数の蛍光体と、前記複数の蛍光体の各々の上であって、前記複数の電極の間隔と等しい間隔で位置する複数のメタルバックとを更に備え、
前記複数の電極の各々及び複数のメタルバックの各々は、前記Ｘ方向と非平行な方向に延びる形状であり、
前記支持部材は、第１の導電性を有する第１の部材と、前記第１の導電性よりも高い第２の導電性を有し、前記２つ以上の電極と前記第１の部材とを電気的に接続する複数の第２の部材とを備え、
前記複数の第２の部材は、それぞれ離間して位置し、該それぞれの第２の部材は、前記２つ以上の電極のそれぞれと電気的に接続していることを特徴とする。
【００２２】
以下、本願発明の画像形成装置に関連する電子放出装置、画像形成装置及び電圧印加装置について説明する。
【００２３】
なお、上記発明で言う定電圧とは、実質的な作動時に明確にある値の電圧と他の値の電圧の間でのスイッチングを伴わない、即ち明確なＯＮとＯＦＦのスイッチングを伴わない電圧である。
【００２４】
支持部材は具体的には、第１の基板と第２の基板の間の圧力と、外側の圧力との差による力によって第１の基板と第２の基板の間隔が変わるのを抑制するものであったり、第１の基板と第２の基板の間隔を略一様に保つものであったりする。
【００２５】
また、上記発明において、前記支持部材は、前記第１の基板と第２の基板の間で電流を流すことができるものであったりする。支持部材が導電性を有することにより支持部材の帯電が問題になる際に、該帯電を緩和することができる。ここで、支持部材の導電性がよくなる（電流を流しやすくなる）と消費電力が増大するので、導電性は該消費電力と、どの程度帯電を緩和したいかを考慮して設定すれば好適である。また導電性を有する支持部材を電極と電気的に接続する際に、該接続が良好になるように、該接続部に、より導電性が良好な部材を設けてもよい。
【００２６】
前記支持部材が第１の導電性を有する第１の部材を有しており、該支持部材を前記電極に電気的に接続する構成で、かつ電極との接続部に電気的接続を良好にする第２の導電性を有する第２の部材を設ける構成で、かつ支持部材を分割された電極のうちの少なくとも２つ以上の電極にまたがって設ける時には、該電気的接続を良好にするための第２の部材によって、分割した電極が短絡しやすくなってしまう。それを抑制するためには、良好な第２の導電性を有する第２の部材を離間して設ければよい。この時、第１の導電性については、それによる分割した複数の電極間での短絡が許容できる範囲内に抑制できる程度に設定すればよい。もとより第１の導電性については、消費電力の抑制の観点からも大きな電流が流れないように設定する場合があるので、上記短絡の抑制と、消費電力の抑制とを考慮して、また帯電の緩和の程度を考慮して決定すればよい。
【００２７】
また、上記第１の導電性を有する第１の部材、第２の導電性を有する第２の部材を用いる各発明においては、電気的接続を良好にするためには第２の導電性を有する部材の表面抵抗を１０-1から１０-2Ωにし、第１の導電性を有する部材の表面抵抗を１０8 から１０11Ωにすると好適である。
【００２８】
また、上記各発明における導電性を有する支持部材とは様々に構成できる。特には、支持部材の基体表面に導電性を与えるための膜を形成して、導電性を有する支持部材を得ることができる。その膜の材料、組成、厚さ、形状を選択することにより、所望の導電性を与えることができる。
【００２９】
また、上述の各発明において、前記分割した電極毎に印加電圧が設定されるようにしてもよい。
【００３０】
また、上記発明において、前記抵抗体の抵抗値は、１０ｋΩから１ＧΩの間であったり、１０ｋΩから４ＭＧの間であると好適である。
【００３１】
また、上記各発明において、前記電子放出素子は複数設けられており、前記抵抗体の抵抗値をＲ、各電子放出素子の放出電流値をＩｅ、前記電極により印加される加速電圧をＶ、分割された一つの電極に向けて電子を放出する電子放出素子の数をｎとした時、
Ｒ≦０．００４×Ｖ／（ｎ×Ｉｅ）
を満たす様にすると好適である。
【００３２】
また、上記各発明において、前記電子放出素子は、表面伝導型放出素子であると好適である。
【００３３】
ここで、前記画像形成部材は電子の照射により発光する発光体であったり、特には、電子の照射により発光する蛍光体であったりする。
【００３４】
ここで、前記画像形成部材は、前記分割されている電極が設けられている基板に設けられるものであってもよい。
【００３５】
また、前記分割された電極は、横と縦の比率が４：３の比を有する電極を含むものであったり、前記分割された電極は、全体の横と縦の比率が１６：９であったりする。
【００３６】
【発明の実施の形態】
以下に発明の実施の形態を述べる。
【００３７】
最初に、電子放出装置の構成の概略を説明し、従来から知られる構成と等価回路図を用いて対比する。
【００３８】
図７は従来の電子放出装置の等価回路を示したもので、複数の電子放出素子及びその素子を選択駆動するマトリクス配線が形成されているリアプレート基板側はほぼＧＮＤに近い電位であり、放電をきっかけとしてフェースプレート、リアプレートで作られるコンデンサーによる放電電流Ｉｂ1が素子印加電位を変動させる。変動程度はリアプレート側の回路構成（模擬的に抵抗Ｒｒで表示）にも依存するが、表面伝導型電子放出素子の場合には素子駆動の典型的電圧１〜５Ｖolt 程度でも素子は劣化することがある。
【００３９】
本発明は図８のようにフェースプレート側の電極（図１７の透明電極４４や前述のメタルバック等）を分割しそれぞれに高抵抗Ｒ１を挿入することで、コンデンサー容量を低減させ放電電流Ｉｂ2を低減している。これによって放電電流による素子印加の電圧変動も軽減され、放電時のダメージも改善される。図８では抵抗体を介して並列に各電極を繋いでいる。ここで、カソード側で選択できるように電子放出素子を多数配列形成すれば、電子放出型やその他の電子放出素子が好ましく使用できる。
【００４０】
尚、分割された複数のアノードを有する構成は米国特許第５２２５８２０号に開示されているが、これは発光させる蛍光体を選択（アドレス）する為にアノードを分割するものであり、本願に係わる発明の構成要素を全て含むものではない。
【００４１】
図９、図１０は図７、図８の抵抗Ｒｒに相当する部分をより詳しく記したもので、各素子の抵抗Ｒｓを介して画像が信号入力させるスイッチが繋がっている。放電による破壊はこのＲｓ両端の電圧が大きくなりすぎることで生じると考えられる。
【００４２】
以上説明したように、本発明では陽極に（アノード）を分割してコンデンサー構成部に蓄積される電荷を減少させる事である。Ｎ個に分割すれば蓄積電荷量は１／Ｎになる。また電極の分離を、同時に駆動される可能性のある素子が並ぶ方向と非平行にすることにより、分割した電極それぞれに同時に流入する可能性のある電流の範囲は狭くなり、電圧降下を抑制できる。また特には、前記同時に駆動される素子が並ぶ方向と、分割の方向を直交させることにより、各電極に流入する放出電流最大値も１／Ｎに減少するので、上記電圧降下も１／Ｎに出来る。従って付加抵抗により生じる輝度ムラ減少とコンデンサーとして蓄積される電荷減少も同時に実現される。即ち視覚的悪影響なしに効果的に放電ダメージが軽減される。
【００４３】
又、分割した各陽極の面積は必ずしも等しくする必要は無く、図１１に示されるように陽極の面積が異なるように分割してもよい。
【００４４】
一般にＮは大きい程効果は大きいが、Ｎ＝２でも蓄積電荷量を１／２にでき、また陽極ごとに電流制限抵抗を配置する事により流入する放出電流最大値も１／２に減少出来る効果がある。Ｎの最大値は作製精度限界により決まるが電極に対向した画素が１つの場合は電圧降下による輝度分布が好適に抑制されるので、Ｎはｍ×ｌ個にマトリクス状に画素が配列されている場合Ｎ＝ｍ×ｌとして、１画素ごとに分離するのが良い。通常線順次で同時に駆動する素子数程度まで分離するのは容易であり、効果も充分期待できる。
【００４５】
たとえば図１の様に１０００素子を同時駆動する場合には、図１に示すようにフェースプレートのアノードであるＩＴＯ電極を１〜１０００に分割し、このアノードに分割パターンがリアプレートの電子源（図３：例えば、ｖ００４共通電極（走査電極）上の１〜１０００の放出点）に対応するように位置あわせして、図１７の様にパネルとして封着する。
【００４６】
分離されたフェースプレート上のＩＴＯ １０１は同一基板上に設けた高抵抗（膜）１０２を介して共通電極１０５に束ねられ（図１）、電子源から放出された電子を加速するための高電圧が端子１０３及び共通電極１０５を介して印加される。ＩＴＯ間の抵抗値は前述の高抵抗膜１０２の抵抗値と同等以上が好ましいが、１／１００〜１／１０程度以上あれば充分である。上限はない。
【００４７】
しかしながら長方形をしたフェースプレートをｍ×ｌのマトリクス状に分離した場合で端にない電極が生じる場合は、端にない電極までの配線をパターン中に設ける構成をとりうる。そのような配線が必要な孤立した電極を作らないで本発明を実現する時にはｍ、ｌのどちらかは２以下にすることが接続する抵抗や取り出し電極の作製が容易にする。
【００４８】
またフェースプレートのアノードの分割数はリアプレートの素子配列数に対応させて設けずに、放出点１〜４、５〜８、…の放出点のブロック毎にアノードを分割して形成し分割数を少なくすることが出来る。
【００４９】
なおアノードの分割は素子配列に対して直交するように配置し画素中に分割の切れ目がない方が設計が容易だが、図５示すように斜めに交差させても効果は失われない。
【００５０】
ここで、１０００素子同時線順次駆動の例での適正な抵抗値を見積もると、１素子の放出電流を１〜１０μＡとして０．１〜１０００ＭΩが好ましい。抵抗値の実用的な上限は電圧降下がＶａの１〜数割程度以下で輝度ムラを生じない範囲で決められる。
【００５１】
一般に行われている、蛍光体に１０００オングストローム〜２０００オングストローム程度の厚さのメタルバック処理を施した場合には加速された電子の透過率はその加速電圧が１０ｋＶ程度で透過率が１に近く利用効率が高い。その１０ｋＶで加速するように設計した場合に１０ｋＶの加速電圧での電圧降下分１ｋＶを１つの目安とすると、放出電流値により＜１０μＡ，１００ＭΩ、１μＡ，１０００ＭΩ＞などの組み合わせ例が挙げられる。抵抗値の下限はＤＣ的に流れる電流が素子破壊に対して障害がない程度に選択できる。０．１ＭΩ、Ｖａ＝１０ｋＶでは１００ｍＡの電流が流入し、破壊が顕著になる領域である。しかし破壊は電子放出素子特性、配線抵抗値、走査電極・信号電極のスイッチング抵抗値に依存しており壊れなければ更に小さい抵抗でも良い。従って付加する抵抗値は具体的には０．０１ＭΩ〜１０ＧΩから選択される。１ＭΩ〜１００ＭΩがより有効に機能する範囲と考えられる。
【００５２】
また、たとえば、ＴＶ受像機のような高品位の要求には２５６階調が仕様であることから、そのレベル以下に輝度むらを抑えることが重要な意味をもつ。
【００５３】
２５６階調すなわち０．４％の幅に抑えるために、陽極の電圧の変動幅を０．４％程度以内にする必要があるので、抵抗による電圧降下をその幅にとどめればよい。
【００５４】
つまり分割された陽極に抵抗を接続し共通配線で駆動する場合には実際に電子の加速される領域での電圧が精度良くそろっていることが望ましく、共通配線で接続されていない場合には分割された電極、それぞれの電圧が揃うように調整する。
【００５５】
輝度が加速電圧に対してリニアなところを利用するとして、加速電圧Ｖの印加された分割されたアノードの中で同時に点灯する素子の数がｎの場合に、許される電圧降下量をΔＶとするとΔＶ／Ｖが０．００４となればいいのでアノードに接続されている抵抗がＲ、１素子から流れる放出電流値がＩｅの時
ΔＶ＝Ｒ×ｎ×Ｉｅであるから
Ｒ＝０．００４×Ｖ／（ｎ×Ｉｅ） で決まる。
点灯数ｎの最小値は２なので
Ｒ≦０．００２×Ｖ／Ｉｅである。
Ｖａ＝１０ｋＶolt 、Ｉｅ＝５μＡではＲ≦４ＭΩとなる。
また同様にｎが３であればＲ≦２．６７ＭΩである。
【００５６】
単純マトリクス配線を利用して素子を駆動し画像表示を行なう場合には線順次走査を行なうのが一般的である。線順次走査を行なう場合の本発明の好適な適用方法としては加速電極の分割パターンに関して走査時に同時に選択される１行の走査配線に対して垂直に配置する。そのため、分割された加速電極に接続された抵抗による電圧降下の輝度分布に及ぼす影響は１走査配線を横に分割する分割数で１走査配線に接続された電子放出素子の数を割った結果で上式のｎが決まるので分割数を決めた場合により大きな抵抗Ｒを接続出来る。
【００５７】
さらに一般的な薄膜抵抗の作成において０．４％の精度を実現するのにレーザートリミング等の手段が必要で工程の長時間化につながりコストアップの要因となる場合を鑑み、本発明では分割された加速電極に接続された抵抗の精度による輝度バラツキを補正するために分割された電極に対向した素子毎に駆動条件を異ならせることが出来る設定手段をもうけることでこの問題を解決する。
【００５８】
スペーサ上の帯電防止膜は絶縁性基板の表面を導電性膜で被覆することにより、絶縁性基板表面に蓄積した電荷を除去するものであり、通常、帯電防止膜の表面抵抗が１０12Ω以下であるとよい。さらに、十分な帯電防止効果を得るためには、より低い抵抗値であればよく１０11Ω以下であることが好ましく、より低抵抗であれば除電効果が向上する。
【００５９】
帯電防止膜を画像形成装置のスペーサに適用した場合においては、スペーサの表面抵抗は帯電防止及び消費電力からその望ましい範囲に設定される。表面抵抗の下限はスペーサにおける消費電力により制限される。低抵抗であるほどスペーサに蓄積する電荷を速やかに除去することが可能となるが、スペーサで消費される電力が大きくなる。スペーサに使用する帯電防止膜としては比抵抗が小さい金属膜よりは半導電性の材料であることが好ましい。その理由は比抵抗が小さい材料を用いた場合、表面抵抗を所望の値にするためには帯電防止膜の厚みを極めて薄くしなければならないからである。薄膜材料の表面エネルギー及び基板との密着性や基板温度によっても異なるが、一般的に１０2オングストローム以下の薄膜は島状となり、抵抗が不安定で成膜再現性に乏しい。
【００６０】
したがって、比抵抗値が金属導電体より大きく、絶縁体よりは小さい範囲にある半導電性材料が好ましいのであるが、これらは抵抗温度係数が負の材料が多い。抵抗温度係数が負であると、スペーサ表面で消費される電力による温度上昇で抵抗値が減少し、さらに発熱し温度が上昇しつづけ、過大な電流が流れる、いわゆる熱暴走を引き起こす。しかし、発熱量すなわち消費電力と放熱がバランスした状況では熱暴走は発生しない。また、帯電防止膜材料の抵抗温度係数ＴＣＲの絶対値が小さいければ熱暴走しずらい。
【００６１】
ＴＣＲが−１％の帯電防止膜を用いた条件でスペーサ１ｃｍ2 当たりの消費電力がおよそ０．１Ｗを越えるようになるとスペーサに流れる電流が増加しつづけ、熱暴走状態となることが実験で認められた。もちろんスペーサ形状とスペーサ間に印加される電圧Ｖａ及び帯電防止膜の抵抗温度係数により左右されるが、以上の条件から、消費電力が１ｃｍ2 あたり０．１Ｗを越えない表面抵抗の値は１０×Ｖａ2Ω以上である。すなわち、スペーサ上に形成した帯電防止膜の表面抵抗は１０×Ｖａ2Ωから１０11Ωの範囲に設定されると好適である。
【００６２】
上述したように絶縁性基板上に形成された帯電防止膜の膜厚は１０2オングストローム以上が望ましい。一方膜厚が１０4オングストローム以上では膜応力が大きくなって膜はがれの危険性が高まり、また成膜時間が長くなるため生産性が悪い。したがって、膜厚は１０2〜１０4オングストローム、さらには２．０×１０2〜５．０×１０3オングストロームであることが望ましい。比抵抗は表面抵抗と膜厚の積であり、以上に述べた好ましい範囲から、帯電防止膜の比抵抗は１０-5×Ｖａ2〜１０7Ωｃｍであるとよい。さらに表面抵抗と膜厚のより好ましい範囲を実現するためには、２．０×１０-5×Ｖａ2〜５．０×１０6Ωｃｍとするのが良い。
【００６３】
画像形成装置における電子の加速電圧Ｖａは１００以上であり、十分な輝度を得るためには１ｋＶの電圧を要する。Ｖａ＝１ｋＶの条件においては、帯電防止膜の比抵抗は１０〜１０7Ωｃｍが好ましい範囲である。
【００６４】
さらにスペーサには、アノード電極及び配線電極との良好な電気的接触を得るために、金属導電膜により帯状接触電極が好ましく形成されるとよい。すなわち、第１の導電性を有する第１の部材として帯電防止膜を設け、該帯電防止膜と、アノード電極もしくは配線電極との電気的接続を良好にする、第２の導電性を有する第２の部材として接触電極（金属導電膜）を設けるとよい。
【００６５】
そこで、本発明では分割アノード電極にまたがらないようにスペーサを配置して、分割アノード電極を電気的に短絡させることをなくすようにしてもよい。
【００６６】
また、本発明では分割アノード電極にまたがって配置されるスペーサに関して、分割アノード電極を電気的に短絡させることなく上記接触電極を形成するようにしてもよい。
【００６７】
例えば表面抵抗が１０-1〜１０-2Ωに設定された接触電極は、分割アノード電極側については島状に形成する。また、帯電防止膜の表面抵抗は１０8から１０11Ωに設定され、島状接触電極間及び分割アノード電極間の電気的短絡を防止する。さらに、島状接触電極の幅が分割アノード間距離より小さい場合にはスペーサ組み立て時のアライメントが簡単もしくは不要で、従来の姿穴治具を使った簡便な方法によりスペーサを組み立てることが可能である。また、島状接触電極のピッチをスペーサ高さよりも小さく形成した場合には、放出電子軌道に与える影響を抑制でき、望ましい効果を期待できる。
【００６８】
以上のような構成のスペーサを、電流制限抵抗を介して共通接続された複数の分割アノード電極が配置され、さらに電子線の照射によって発光する発光部が形成されたフェースプレートを使用した画像形成装置に適用することにより、高輝度で歪みのない表示画像を得ることが可能で、さらに素子破壊がない高寿命の画像形成装置を作製することが可能である。
【００６９】
図２９、図３０は、本発明のスペーサを利用した画像形成装置の構成の一例を示す模式図であり、図３０は、図２９におけるＡ−Ａ′断面図である。
【００７０】
図２９において、１は電子源基板であるリアプレート、２は陽極基板であるフェースプレート、３はスペーサ、４はリアプレート１の基体である基板、５は電子放出素子、６ａ及び６ｂは電子放出素子５に電圧を印加するための電極、７ａ（走査電極）及び７ｂ（信号電極）は、それぞれ電極６ａ，６ｂに接続されている配線電極、８はフェースプレート２の基体である基板、９はメタルバック、１０は蛍光体である。図３０においては、１１はスペーサに導電性を与え、帯電を緩和する帯電防止膜、１２は膜１１とアノード電極９及びリアプレート上の配線との電気的接続を良好にする接触電極、またｄはスペーサの高さすなわちフェースプレートとリアプレート間の距離、Ｈはフェースプレート側の接触電極の高さ、Ｈ′はリアプレート側の接触電極の高さ、Ｌc はフェースプレート側の島状接触電極の幅、Ｐc はそのピッチ、Ｌa は分割アノード電極を構成する透明電極１１の幅、Ｐa はそのピッチである。リアプレート１とスペーサ１１を接続する例を示しているが、フェースプレート２側に絶縁性フリットを塗布してフェースプレート２とスペーサ１１を接続することも可能である。
【００７１】
リアプレート１は、多数の電子放出素子が基板４上に配列された電子源基板である。基板４としては、石英ガラス、青板ガラス、Ｎａ等の不純物含有量を軽減したガラス、青ガラスにＳｉＯ2 を積層したガラス基板、アルミナ等のセラミックス、及びＳｉ基板等を用いることができるが、特に大画面表示パネルを構成する場合、青板ガラス、カリウム置換ガラス、青板ガラスに液相成長法、ゾル−ゲル法、スパッタ法等によりＳｉＯ2 を積層したガラス基板等が、比較的低コストであり、好ましく用いることができる。電子放出素子５として、ここでは、表面伝導型電子放出素子を用いている。
【００７２】
図３１はこの構成例に係わる画像形成装置の構成図、図３２はこの構成例に係わる画像形成装置の電子源の製法図である。図３１及び図３２において、図２９、図３０に示した部位と同じ部位には図２９、図３０に付した符号と同一の符号を付している。図３２において３１は導電性薄膜、３２は電子放出部である。導電性薄膜３１には、たとえば、１０オングストロームより５００オングストロームの範囲の膜厚の導電性微粒子で構成された微粒子膜が好ましく用いられる。導電性薄膜３１を構成する材料として、種々の導電体、ないし半導体を用いることができるが、特にＰｄ、Ｐｔ、Ａｇ、Ａｕ等の貴金属元素を含む有機化合物を加熱焼成して得られるＰｄ、Ｐｔ、Ａｇ、Ａｕ、ＰｄＯ等が好ましく用いられる。電子放出部３２は、導電性薄膜３１の一部に形成された高抵抗の亀裂により構成され、その内部には、導電性薄膜３１を構成する材料の元素、及び炭素、炭素化合物を含有する数オングストロームから数百オングストロームの範囲の粒径の導電性微粒子が存在する場合もある。
【００７３】
電極６ａ，６ｂとしては、一般的な導体材料を用いることができる。これは例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属或いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ2 、Ｐｄ−Ａｇ等の金属或いは金属酸化物とガラス等から構成される印刷導体、Ｉｎ2 Ｏ3 −ＳｎＯ2 等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
【００７４】
電子放出素子５の配列については、種々のものが採用できる。ここで説明しているのは単純マトリクス配置と称される配列で、電子放出素子５をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子５の電極の一方６ａを、Ｘ方向の配線７ａに共通に接続し、同じ列に配された複数の電子放出素子５の電極の他方６ｂを、Ｙ方向の配線７ｂに共通に接続したものである。Ｘ方向配線電極７ａ、Ｙ方向配線電極７ｂ共に真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は適宜設計される。また、層間絶縁層１４は、ガラス、セラミック等を真空蒸着法、印刷法、スパッタ法等を用いて形成された絶縁体層である。例えば、Ｘ方向配線７ａを形成した基板４の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線７ａとＹ方向配線７ｂの交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線７ａには、Ｘ方向に配列した電子放出素子５の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線７ｂには、Ｙ方向に配列した電子放出素子５の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００７５】
上記構成においては、単純マトリクス駆動により、個別の素子を選択し、独立に駆動可能とすることができる。
【００７６】
このほかに、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数個配し（行方向と呼ぶ）、この配線と直交する方向（列方向と呼ぶ）で、該電子放出素子の上方に配した制御電極（グリッドとも呼ぶ）により、電子放出素子からの電子を制御駆動するはしご状配置のもの等があるが、本発明は特にこれらの配置によって限定されるものではない。
【００７７】
フェースプレート２は、基板８の表面にメタルバック９と蛍光体膜１０等を形成した陽極基板である。基板８としては、透明であることは言うまでもないが、リアプレート用基板４と同様の機械強度、熱物性を有するものが好ましく、大画面表示パネルを構成する場合、青板ガラス、カリウムガラス、青板ガラスに液相成長法、ゾル−ゲル法、スパッタ法等によりＳｉＯ2 を積層したガラス基板等が、好ましく用いることができる。
【００７８】
メタルバック９は、電圧降下をできるだけ小さく抑えるためにＹ方向配線７ｂに平行、Ｘ方向配線７ａに垂直に配置されるよう、フォトリソグラフィーによって分割パターニングされ、さらに分割列毎に１００ＭΩ程度の電流制限抵抗を介して共通接続された取り出し部分に不図示の外部電源から正の高電圧Ｖａが印加される。このとき、分割アノード電極の幅Ｌa 及びピッチＰa は画像形成装置における素子数及びＸ方向配線側の素子ピッチＰx 等によっても異なるが、概ね以下のように規定される。
【００７９】
Ｐa ＝ｎ・Ｐx （ｎ∈Ｎ｜ｎ＜１００）
１０-6ｍ≦Ｐa −Ｌa ≦１０-4ｍ
こうして電子放出素子５より放出された電子はフェースプレート２へ引きつけられ、加速されて蛍光体膜１０に照射される。このとき、入射電子が蛍光体膜１０を発光させるのに十分なエネルギーをもっていれば、そこに輝点を得ることができる。一般に、カラーＴＶ用ＣＲＴに用いられている蛍光体では、数ｋＶから数１０ｋＶの加速電圧で電子を加速して照射して良好な輝度と発色を得ている。ＣＲＴ用の蛍光体は、比較的安価でありながら非常に高い性能を有するため、本発明においても好ましく用いることができる。アノード電極としてメタルバックを採用する場合、蛍光体の発光のうちリアプレート１側への光をフェースプレート２側へ鏡面反射させることにより輝度を向上させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護するという更なる効果もある。アノード電極として透明電極を用いる場合で、かつ支持部材と透明電極を電気的に接続する場合は、透明電極と支持部材の間に蛍光体が介在するが、外囲器内外の圧力差等によって蛍光体はつぶされる為、電気的な接続は実現できる。また透明電極と支持部材の間には蛍光体を配置しない様にしてもよい。
【００８０】
図３１において、外枠１３は、リアプレート１及びフェースプレート２と接続されており、外囲器を形成している。外枠１３とリアプレート１及びフェースプレート２との接続は、リアプレート１、フェースプレート２、外枠１３を構成する材質にもよるが、一例としてガラスを用いた場合、ガラスフリットを用いて融着することができる。スペーサ１１は、耐大気圧支持とリアプレート１とフェースプレート２間の距離ｄを略均等にする目的がある。この距離ｄは、上述の高電圧Ｖａによる真空中の放電を起こさない程度に大きくなければならない。一方、電子放出素子５からの放出電子は有限の拡がり角をもっているため、あまり大きな距離をとると、隣り合う画素との重なりを生じ、混色やコントラスト低下を生じる場合がある。したがって、上記数ｋＶから数１０ｋＶのＶａに対して、数百μｍから数ｍｍ程度の距離ｄ、すなわちスペーサ高さに設定されるのが望ましい。
【００８１】
以下、本発明のスペーサの作製法の一例を述べる。
【００８２】
まず、洗浄したガラス基板に真空蒸着法、スパッタ法、印刷法、引き上げ法等により導電性金属で接触電極を形成する。フェースプレート側の島状接触電極のスケールに関して、図３０における符号を用いると、以下の条件を満足することが望ましい。
【００８３】
第一に如何なるアライメントによっても島状接触電極が複数の分割アノードラインを短絡しない条件、
Ｌc ＜Ｐa −Ｌa …（１）
第二に島状接触電極によって素子間で輝点のバラツキが生じるような電界ムラを抑制する条件、
Ｐc ≦Ｐx ≦Ｐa …（２）
Ｈ≪ｄ …（３）
リアプレート側の帯状接触電極のスケールに関しては、第二の条件を満足することが望ましい。
【００８４】
Ｈ′≪ｄ …（４）
このようにして接触電極が形成されたスペーサは、さらに真空蒸着法、スパッタ法、印刷法、引き上げ法等によって導電性を有する帯電防止膜が形成される。
【００８５】
この帯電防止膜の表面抵抗Ｒｓは、
１０8 Ω＜Ｒｓ＜１０11Ω
なる範囲に望ましく設定される。抵抗の下限は、分割アノード電極間の短絡抑止、消費電力の抑制等から規定され、上限はスペーサの帯電防止効果が認められる範囲に規定される。
【００８６】
以上を満足すれば、スペーサとフェースプレートとの位置合わせをせずに、放電耐性及び放出電子軌道に位置的なバラツキがない均一な画像形成装置を作製できる。
【００８７】
【実施例】
以下、実施例を用いて本発明をさらに詳しく説明する。本発明の理解の容易化のために、参考例についても説明を行う。
【００８８】
実施例及び参考例で示す図面中ＸＹ軸に対してＸ方向に平行に走査配線、Ｙ方向に平行に信号配線が有するものとする。
【００８９】
［参考例１］
図１７で述べた電子放出素子を利用した画像形成装置を試作した。図３に示すようにリアプレートのマルチ電子源はマトリクス配線されたＳＥＣ電子源（後に詳細に述べる）である。図３の３００は各電子放出素子を示す。この電子源は共通配線単位の１０００素子ごとに線順次駆動される。放出点は１０００×５００である。
【００９０】
一方、図１に示すように、フェースプレートは、ガラス基板にベタでＩＴＯ膜を形成した後、２３０μｍピッチ（１０００ライン分）にフォトリソグラフィー工程で分離（１０１）し、片側を１００ＭΩの抵抗体（パターニングしたＮｉＯ膜（１０２））を介して束ねて高電圧を端子１０３から印加出来るようにした。
【００９１】
次に図２に示すように分離したＩＴＯ上に蛍光体ＺｎＳ（Ｃｕドープ）を塗布焼成し２０１，２０２、冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するフェースプレートとした。
【００９２】
リアプレートの共通配線ｖ００１，ｖ００２，…とフェースプレートのＩＴＯ分離配線１０１とは直交（交差）するよう配置した。本参考例では共通配線ｖ００１，ｖ００２，…ｖ５００は走査配線であり、各配線上の１０００個の素子は同時に電子を放出する可能性があるが、同時に駆動される可能性のある素子が並ぶ方向（走査配線の方向）と非平行にアノード電極を分割することにより、各アノード電極に流れる電流の変化の範囲を抑制している。
【００９３】
図１のフェースプレートと図３のリアプレート間を２ｍｍにし、高電圧Ｖａ：５ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。リアプレート、フェースプレート間の放電の影響を調べるために、画像形成装置内の真空度を落とす（悪くする）ことにより計測を行った。外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより放電は２回／時間程度観測されたが、画素の大幅な輝度劣化は認められなかった。比較のため試作したフェースプレートのＩＴＯを分離しない（図４）場合は縦、横の配線に沿って画素の大幅な輝度劣化が認められた。
【００９４】
図４において４０１はＩＴＯ膜、４０３は取り出し電極を示す。
【００９５】
以下、本発明に使用した表面伝導型（ＳＣＥ）電子放出素子について説明する。図１２は、本発明を適用可能な平面型表面伝導型電子放出素子の構成を示す模式図であり、図１２（ａ）は平面図、図１２（ｂ）は断面図である。図１２において３１１は基板、３１２と３１３は素子電極、３１４は導電性薄膜、３１５は電子放出部である。
【００９６】
基板３１１としては、石英ガラス、Ｎａ等の不純物含有量を減少したガラス、青板ガラス、青板ガラスにスパッタ法等により形成したＳｉＯ2 を積層したガラス基板及びアルミナ等のセラミックス及びＳｉ基板等を用いることができる。対向する素子電極３１２，３１３の材料としては、一般的な導体材料を用いることができる。これは例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属或いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ2 、Ｐｄ−Ａｇ等の金属或いは金属酸化物とガラス等から構成される印刷導体、Ｉｎ2 Ｏ3 −ＳｎＯ2等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
【００９７】
素子電極間隔ＳＬ、素子電極長さＳＷ、導電性薄膜３１４の形状等は、応用される形態等を考慮して設計される。素子電極間隔ＳＬは、好ましくは数千オングストロームから数百マイクロメートルの範囲とすることができ、より好ましくは、素子電極間に印加する電圧等を考慮して数マイクロメートルから数十マイクロメートルの範囲とすることができる。
【００９８】
素子電極長さＳＷは、電極の抵抗値、電子放出特性を考慮して、数マイクロメートルから数百マイクロメートルの範囲とすることができる。素子電極３１２，３１３の膜厚ｄは、数百オングストロームから数マイクロメートルの範囲とすることができる。尚、図１２に示した構成だけでなく、基板３１１上に、導電性薄膜３１４、対向する素子電極３１２，３１３の順に積層した構成とすることもできる。
【００９９】
導電性薄膜３１４には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。その膜厚は、素子電極３１２，３１３へのステップカバレージ、素子電極３１２，３１３間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定されるが、通常は、数オングストロームから数千オングストロームの範囲とするのが好ましく、より好ましくは１０オングストロームより５００オングストロームの範囲とするのが良い。その抵抗値は、Ｒｓが１０2から１０7Ω／□の値である。なおＲｓは、厚さがｔ、幅がｗで長さがｌの薄膜の抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｔ×ｗ）とおいたときに現れる。ここでは、フォーミング処理については、通電処理を例に挙げて説明するが、フォーミング処理はこれに限られるものではなく、膜に亀裂を生じさせて高抵抗状態を形成する処理であれば通電処理以外のものであっても良い。
【０１００】
導電性薄膜３１４を構成する材料は、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ2 、Ｉｎ2 Ｏ3 、ＰｂＯ、Ｓｂ2 Ｏ3 等の酸化物、ＨｆＢ2 、ＺｒＢ2 、ＬａＢ6 、ＣｅＢ6 、ＹＢ4 、ＧｄＢ4 等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等の中から適宜選択される。
【０１０１】
ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造は、微粒子が個々に分散配置した状態あるいは微粒子が互いに隣接、あるいは重なり合った状態（いくつかの微粒子が集合し、全体として島状構造を形成している場合も含む）をとっている。微粒子の粒径は、数オングストロームから数千オングストロームの範囲、好ましくは、１０オングストロームから２００オングストロームの範囲である。なお、本明細書では頻繁に「微粒子」という言葉を用いるので、その意味について説明する。
【０１０２】
小さな粒子を「微粒子」と呼び、これよりも小さいものを「超微粒子」と呼ぶ。「超微粒子」よりもさらに小さく原子の数が数百個程度以下のものを「クラスター」と呼ぶことは広く行われている。
【０１０３】
しかしながら、それぞれの境は厳密なものではなく、どの様な性質に注目して分類するかにより変化する。また「微粒子」と「超微粒子」を一括して「微粒子」と呼ぶ場合もあり、本明細書中での記述はこれに沿ったものである。「実験物理学講座１４ 表面・微粒子」（木下是雄編、共立出版 １９８６年９月１日発行）では次のように記述されている。
【０１０４】
「本稿で微粒子と言うときにはその直径がだいたい２〜３μｍ程度から１０ｎｍ程度までとし、特に超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎｍ程度までを意味することにする。両者を一括して単に微粒子と書くこともあってけっして厳密なものではなく、だいたいの目安である。粒子を構成する原子の数が２個から数十〜数百個程度の場合はクラスターと呼ぶ。」（１９５ページ２２〜２６行目）
付言すると、新技術開発事業団の“林・超微粒子プロジェクト”での「超微粒子」の定義は、粒径の下限はさらに小さく、次のようなものであった。「創造科学技術推進制度の“超微粒子プロジェクト”（１９８１〜１９８６）では、粒子の大きさ（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒子”（ｕｌｔｒａ ｆｉｎｅ ｐａｒｔｉｃｌｅ）と呼ぶことにした。すると１個の超微粒子はおよそ１００〜１０8個くらいの原子の集合体という事になる。原子の尺度でみれば超微粒子は大〜巨大粒子である。」
（「超微粒子 創造科学技術」林主税、上田良二、田崎明編；三田出版 １９８８年２ページ１〜４行目）「超微粒子よりさらに小さいもの、すなわち原子が数個〜数百個で構成される１個の粒子は、ふつうクラスターと呼ばれる」（同書２ページ１２〜１３行目）
上記のような一般的な呼び方をふまえて、本明細書において「微粒子」とは多数の原子・分子の集合体で、粒径の下限は数オングストローム〜１０オングストローム程度、上限は数μｍ程度のものを指すこととする。
【０１０５】
電子放出部３１５は、導電性薄膜３１４の一部に形成された高抵抗の亀裂により構成され、導電性薄膜３１４の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。電子放出部３１５の内部には、数オングストロームから数百オングストロームの範囲の粒径の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性薄膜３１４を構成する材料の元素の一部、あるいは全ての元素を含有するものとなる。電子放出部３１５及びその近傍の導電性薄膜３１４には、炭素及び炭素化合物を有することもできる。
【０１０６】
上述の表面伝導型電子放出素子の製造方法としては様々な方法があるが、その一例を図１３に模式的に示す。
【０１０７】
以下、図１３を参照しながら製造方法の一例について説明する。図１３においても、図１２に示した部位と同じ部位には図１２に付した符号と同一の符号を付している。
【０１０８】
１）基板３１１を洗剤、純水及び有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基板３１１上に素子電極３１２，３１３を形成する（図１３（ａ））。
【０１０９】
２）素子電極３１２，３１３を設けた基板３１１に、有機金属溶液を塗布して、有機金属薄膜を形成する。有機金属溶液には、前述の導電性薄膜３１４の材料の金属を主元素とする有機金属化合物の溶液を用いることができる。有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性薄膜３１４を形成する（図１３（ｂ））。ここでは、有機金属溶液の塗布法を挙げて説明したが、導電性薄膜３１４の形成法はこれに限られるものでなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散・塗布法、ディッピング法、スピンナー法等を用いることもできる。
【０１１０】
３）つづいて、フォーミング工程を施す。このフォーミング工程の方法の一例として通電処理による方法を説明する。素子電極３１２，３１３間に、不図示の電源を用いて通電を行うと、導電性薄膜３１４の部位に構造の変化した電子放出部５が形成される（図１３（ｃ））。通電フォーミングによれば導電性薄膜３１４に局所的に破壊、変形もしくは変質等の構造の変化した部位が形成される。該部位が電子放出部３１５を構成する。通電フォーミングの電圧波形の例を図１４に示す。
【０１１１】
電圧波形は、パルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図１４（ａ）に示した手法とパルス波高値を増加させながら、電圧パルスを印加する図１４（ｂ）に示した手法がある。
【０１１２】
図１４（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔である。通常Ｔ１は１マイクロ秒〜１０ミリ秒、Ｔ２は、１０マイクロ秒〜１００ミリ秒の範囲で設定される。三角波の波高値（通電フォーミング時のピーク電圧）は、表面伝導型電子放出素子形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は三角波に限定されるものではなく、矩形波など所望の波形を採用することができる。
【０１１３】
図１４（ｂ）におけるＴ１及びＴ２は、図１４（ａ）に示したのと同様とすることができる。三角波の波高値（通電フォーミング時のピーク電圧）は、例えば０．１Ｖステップ程度づつ、増加させることができる。
【０１１４】
通電フォーミング処理の終了は、パルス間隔Ｔ２中に、導電性薄膜２を局所的に破壊、変形しない程度の電圧を印加し、電流を測定して検知することができる。例えば０．１Ｖ程度の電圧印加により流れる素子電流を測定し、抵抗値を求めて１ＭΩ以上の抵抗を示した時、通電フォーミングを終了させる。
【０１１５】
４）フォーミングを終えた素子には活性化工程と呼ばれる処理を施すのが好ましい。活性化工程とは、この工程により素子電流Ｉｆ、放出電流Ｉｅが著しく変化する工程である。
【０１１６】
活性化工程は、例えば有機物質のガスを含有する雰囲気下で、通電フォーミングと同様に、パルスの印加を繰り返すことで行うことができる。この雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空容器内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる他、イオンポンプなどにより一旦十分に排気した真空中に適当な有機物質のガスを導入することによっても得られる。このときの好ましい有機物質のガス圧は、前述の応用の形態、真空容器の形状や有機物質の種類などにより異なるため場合に応じ適宜設定される。適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセント、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等が使用できる。この処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が素子上に堆積し、素子電流Ｉｆ、放出電流Ｉｅが著しく変化するようになる。活性化工程の終了判定は、素子電流Ｉｆと放出電流Ｉｅを測定しながら適宜行う。なお、パルス幅、パルス間隔、パルス波高値などは適宜設定される。
【０１１７】
炭素及び炭素化合物とは、例えばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含する。ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２００オングストローム程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２０オングストローム程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す）であり、その膜厚は、５００オングストローム以下の範囲とするのが好ましく、３００オングストローム以下の範囲とすることがより好ましい。
【０１１８】
５）このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質排気する工程である。真空容器内の圧力は、１〜３×１０-7Ｔｏｒｒ以下が好ましく、さらに１×１０-8Ｔｏｒｒ以下が特に好ましい。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることが出来る。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や電子放出素子に吸着した有機物質分子を排気しやすくなるのが好ましい。このときの加熱条件は、８０〜２００℃で５時間以上が望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。
【０１１９】
安定化工程を行った後の駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、真空度自体は多少低下しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素あるいは炭素化合物の堆積を抑制でき、結果として素子電流Ｉｆ、放出電流Ｉｅが安定する。
【０１２０】
［参考例２］
本参考例では、図１５に示すようにフェースプレートガラス基板上に導電性ブラックストライプ；ＢＳ（カーボン６０％、水ガラス成分４０％を分散したもの）をスクリーン印刷した（１００１）。幅１００μｍ、ピッチ２３０μｍ、厚み１０μｍとした。抵抗値は１５０Ω／□である。
【０１２１】
さらに高抵抗体としてＲｕＯ2 を印刷した。抵抗値は幅１００μｍ長さ７５０μｍで１０ＭΩであった（１００２）。次にＣＲＴ用蛍光体Ｐ２２をＲ、Ｇ、ＢをＢＳ間にストライプ状に１０μｍ厚で塗布、焼成した。続いてＡｌのメタルバックを施した（１００３）。アクリル系の樹脂をディッピングで成形後１０００オングストロームのＡｌを蒸着、焼成する。Ａｌ側からレーザ加工によりＡｌ膜を分離することにより目的のフェースプレートを得た。
【０１２２】
本素子を参考例１のリアプレートと参考例１と同様に封着し、パネルを形成し同様の耐放電テストを行ったところ、放電は２〜５回／時間程度観測されたが画素の大幅な輝度劣化は認められず、Ａｌ膜を分離しないものと比較して放電ダメージを顕著に減少させる効果が認められた。又試験的に１ライン、１０ライン、１００ライン毎に分離幅を変えてテストしたところ細かい分離幅の方が、放電ダメージが小さく有効である事がわかった。（図１５はこのレーザ加工の様子を模式図的に示したものである。）
具体的には１ライン、１０ラインの分離領域では画素の大幅な輝度劣化はなかったが１００ライン部では数画素にわたる劣化が（輝度低下が）認められた。
【０１２３】
比較例として行ったＡｌを分離しないパネルでは参考例１と同様の配線にそって画素の大幅な輝度劣化が生じた。
【０１２４】
［参考例３］
本参考例では図１６（ａ）、図１６（ｂ）に示すように、参考例２で行った樹脂ディッピングの後Ａｌ斜め蒸着を行った図１６において１１０５は蛍光体、１１０６はフェースプレートを構成するガラス基板、１１０７は蒸着Ａｌ膜である。
【０１２５】
ＢＳ１１０１の高さはＡｌビーム１１０２の影を形成するよう２５μｍとした。ここにＡｌビーム１１０２を斜め方向からあてることにより、分割されたＡｌ膜１１０７を設けた。焼成後１ライン毎の素子分離が大部分（９０％以上）が１００ＭΩ以上である事を確認、作成されたフェースプレートとリアプレートとを封着し、素子活性化後、参考例１と同様の耐放電テストを行ったところ、Ａｌ膜を分離しないサンプルと比較し放電に対して有意な改善が認められた。すなわち放電回数は〜３回／時間であったが、放電にともなう大幅な輝度劣化は認められなかった。比較例サンプルでは参考例２で示したものと同じように配線にそった画素の大幅な輝度劣化が発生した。完全にアノード（Ａｌのメタルバック）分離が出来なくても、ある程度有効である事が実験からも確認出来た。これは不完全な素子分離によっても、蓄積電荷容量が減少している効果によるものと考えられる。
【０１２６】
［参考例４］
本参考例ではフェースプレートを構成するガラス基板上に導電性ブラックストライプ；ＢＳ（カーボン６０％、水ガラス成分４０％を分散したもの）をスクリーン印刷した。本参考例では導電性ブラックストライプがアノード電極を兼ねる。幅１００μｍ、ピッチ２３０μｍ、厚み１０μｍとした。抵抗値は１５０Ω／□である。高抵抗体としてＲｕＯ2 を印刷した。抵抗値は幅１００μｍ長さ７５０μｍで１０ＭΩであった。次に低抵抗化処理済 ＧＲＥＥＮ蛍光体（ＺｎＳ、Ｃｕ ｄｏｐｅｄ Ｉｎ2 Ｏ3 添加、比抵抗〜１０9Ωｃｍ）を１０μｍ厚で表示部全面に形成した。導電性ＢＳ間の抵抗値はＲｕＯ2 の抵抗値１０ＭΩと隣接ＢＳ間の導電性蛍光体抵抗〜３００ＭΩの並列抵抗で分離されている。参考例１と同様に画像形成装置を形成し、放電による劣化特性を比較したところ、参考例１のＩＴＯパターンによる素子分離の場合と同様な有効な結果を得た。低抵抗化処理をしないＺｎＳを用いた場合は１０12Ωｃｍの比抵抗であり、若干のチャージアップ現象がみられたが、放電耐性は効果が認められた。このように初めに述べたように、フェースプレート陽極上で１〜１００ＭΩ程度の分離ができれば、本発明が有効であることが実証された。
【０１２７】
［参考例５］
本参考例ではフェースプレートを構成するガラス基板上に透明導電性膜をシート抵抗値が１００ＫΩ／□になるようにＳｂをドープしたＩｎ2 Ｏ3 で形成した。
【０１２８】
参考例１のようにストライプ状にパターニングし、参考例１と同様分割されたアノード１つあたりの抵抗を１００ＭΩとした後、取り出し部にＡｇ印刷電極１０３、蛍光体（不図示）を形成、焼成した（図１）。ただし本参考例ではアノードが有意な抵抗を有しており、アノード自体がアノードが抵抗体を介して接続される際の抵抗体を兼ねるので、別個に設けた抵抗体１０２はない。
【０１２９】
参考例１と同じ封着工程でリアプレートと対向させてパネル化しディスプレーとした。放電に対する耐性は図４に示す比較用ベタ低抵抗ＩＴＯサンプルより優れており、電圧降下による輝度ムラも実用に耐える程度であった。線順次駆動実験中の同時放出電流はΣＩｅ＝０〜１ｍＡであり、ＤＣ印加電圧の電圧降下による輝度ムラは許容出来る範囲であった。
【０１３０】
［参考例６］
本参考例では電子放出素子として電界放出型電子放出素子（ＦＥ）を用いた。
【０１３１】
図６に示すように、リアプレートを構成するガラス基板７０７に、陰極膜７０６、アモルファスＳｉ抵抗膜７０１、ＳｉＯ2 絶縁膜７０２、ゲート膜７０３を順次積層する。続いて、ドライエッチングにより２μｍの穴を開けた後、ＳｉＯ2 層のみ選択的にドライエッチングで除去した。つぎに、ゲート上にＮｉカソード配線膜を形成後、冷陰極材のＭｏ７０４を回転斜方蒸着により成膜した。ゲート上のＭｏ膜はＮｉのリフトオフにより除去しＦＥ電子源を形成した。各電子放出ユニットは図６（ａ）のような構造をしている。
【０１３２】
この電子放出素子を〜２０００個を１画素として１０００×５００の陰極側電子放出源をリアプレートとした。陽極側は［参考例１］の方法で蛍光体を塗布したフェースプレートを用い、リアプレートと封着してディスプレーパネルを形成した。
【０１３３】
フェースプレート、リアプレート間に６００Ｖ電圧を印加、リアプレートはカソード配線、ゲート電極で選択的に必要画素を駆動することで平面ディスプレーを実現した。陽極のＩＴＯを分割しなかった（図４）のフェースプレートを用いたパネルはゲート電極、Ｍｏ陰極先端部の放電による劣化が顕著であったが、（図１）のＩＴＯ分割したフェースプレートを用いた方は放電劣化が著しく軽減され、本発明の有効性が実証された。すなわちＩＴＯを分割した場合は一定時間駆動中の放電による画素の輝度の大幅な劣化はなかった。比較例では放電により輝度が５０％以下になった画素が２０点見られた。
【０１３４】
［参考例７］
本参考例のフェースプレート構造について述べる。参考例１と同様にガラス基板にＩＴＯ膜を形成、２３０μｍピッチ（１５００ライン分）に分離し、片側を１００ＭΩの抵抗体（スクリーン印刷によりＲｕＯ2 を分離形成）を介して束ねて高電圧を印加出来るようにした（図１）。
【０１３５】
次に分離したＩＴＯ上の分離溝毎に絶縁性ブラックストライプを印刷、次に、分離したＩＴＯストライプ１０１上に各色ＲＧＢ蛍光体（Ｐ２２）を周期的に塗布焼成した。Ａｌメタルバック形成後ＢＳ上に沿ってレーザ加工しＡｌメタルバックも分離し、後述する冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するカラーフェースプレートとした（図１）。
【０１３６】
リアプレートは１５００×５００のＳＣＥ電子放出素子を形成し、図３に示す共通配線とフェースプレートのＩＴＯ分離配線とは直交（交差）するよう、かつ電子放出素子とＲＧＢ蛍光体が対向するようにアライメント封着した。
【０１３７】
フェースプレートとリアプレートとの間隔は３ｍｍとし高電圧Ｖａ；８ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより行い、駆動初期は〜５回／時間程度観測されたが、リアプレート側の素子劣化は認められなかった。すなわち画素の輝度の大幅な劣化は認められなかった。比較のため試作したフェースプレートのＩＴＯを分離しない場合は放電に因る画素の輝度の大幅な劣化が横、縦の配線に沿って認められる場合があった。
【０１３８】
［参考例８］
本参考例でのフェースプレート構造について述べる。
【０１３９】
図２０に示すように、フェースプレートガラス基板上にＡｇの取り出し配線３箇所１０３を印刷した。縦横の絶縁性ブラックストライプをスクリーン印刷した。横幅１００μｍ、横ピッチ２８２μｍ、縦幅３００μｍ、縦ピッチ８４２μｍ、厚み１０μｍとした。取り出し配線を外付け抵抗３つを介して電源Ｖ１、Ｖ２及びＶ３に接続し加速電圧が掛けられるようにした。それぞれの抵抗値は１０．１ＭΩと１０．３ＭΩ、１０．４ＭΩであった。
【０１４０】
次にＣＲＴ用蛍光体Ｐ２２をＲ、Ｇ、ＢをＢＳ間にストライプ状に１５μｍ厚で塗布、焼成した。続いてＡｌメタルバックを形成した。（アクリル系の樹脂をディッピングで形成後１０００オングストロームのＡｌ蒸着、焼成する。）本フェースプレートは約１６：９の表示エリアをもっている。
【０１４１】
左右から３２０個目の縦のブラックストライプにそって２本Ａｌ側からレーザ加工によりＡｌ膜を分離することにより目的のフェースプレートを得た。リアプレートは２５５６×４８０のＳＣＥ電子放出素子を形成した。
【０１４２】
電子放出素子とＲＧＢ蛍光体が対向するようにフェースプレートとリアプレートをアライメントし封着した。フェースプレートとリアプレート間隔は３ｍｍとし高電圧Ｖａ；８ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。
【０１４３】
全面を発光させＣＣＤで計測したところ抵抗値のバラツキと同様に一番抵抗値の高い抵抗が接続された取り出し電極高圧を供給する分割された加速電極に対応した面の輝度が暗かったが、高圧電源の出力を調整し駆動したところ分割電極に対応した輝度差は計測誤差以内にすることが出来た。
【０１４４】
リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより駆動初期は〜５回／時間程度観測されたが、リアプレート側の素子劣化は認められなかった。また、ＮＴＳＣ画像等の４：３の縦横比率を画面中央に出す場合に外側の領域の高圧を０．３ｋＶ落としたところ放電回数が減り〜２回／時間程度観測されたが、高圧を落とした領域では放電は観測されなかった。また放電による画素の輝度の劣化は認められなかった。
【０１４５】
［参考例９］
本参考例ではリアプレートのマルチ電子源はマトリクス配線されたＳＣＥ電子源である。この電子源は共通配線単位の１５００素子ごとに線順次駆動される。放出点は１５００×５００である。
【０１４６】
一方、図２１に示すように、フェースプレートは、ガラス基板２１０１に２分割されたＩＴＯ膜２１０２を形成、取り出し電極１０３を形成し１０ｋΩの外付け抵抗（不図示）を介し高電圧を印加出来るようにした。
【０１４７】
次にＩＴＯ上に縦横に絶縁性ブラックストライプを幅１００μｍ、ピッチ２３０μｍ、厚み１０μｍと印刷した（不図示）。次にＣＲＴ用蛍光体Ｐ２２に導電性を付加したもの（Ｉｎ2 Ｏ3 添加、比抵抗〜１０9Ωｃｍ）各色Ｒ、Ｇ、ＢをＢＳ間にストライプ状に１０μｍ厚で塗布、焼成した（２１０３）。続いてＡｌのメタルバックを施した（２１０４）。（アクリル系の樹脂をディッピングで形成後１０００オングストロームのＡｌを蒸着、焼成する。）Ａｌメタルバック形成後ＢＳ上に沿ってレーザ加工しＡｌ膜を分離することで冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するカラーフェースプレートとした。
【０１４８】
図２２に本参考例のフェースプレートの模式的な断面図を示す。
【０１４９】
ガラス基板２２０１、ＩＴＯ膜２２０２、ブラックストライプ２２０３、蛍光体２２０４、メタルバック２２０５である。画素ごとのメタルバックはブラックストライプと蛍光体の抵抗で絶縁分離されており放電時の電流は１画素分の大きさのメタルバックの容量成分にたまるわずかな電荷で決まる電流は流れてしまうが電源から供給される分は蛍光体の抵抗及び外付け抵抗で制限されるので素子破壊にいたるような電流は流れない。導電性のない蛍光体を用いたフェースプレートも作製したが、帯電により若干の輝度低下が見られたが放電時の電流抑制の効果は同様にあった。
【０１５０】
リアプレートとフェースプレートは電子放出素子とＲＧＢ蛍光体が対向するようにアライメントし封着した。フェースプレートとリアプレート間隔は３ｍｍとし高電圧Ｖａ；８ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより駆動初期は〜８回／時間程度観測されたが、画素の大幅な輝度劣化は認められなかった。比較のため試作したフェースプレートのメタルバックを分離しない場合は放電に因る縦、横の配線に沿って画素の大幅な輝度劣化が認められた。
【０１５１】
［参考例１０］
本参考例ではリアプレートのマルチ電子源はマトリクス配線されたＳＣＥ電子源である。この電子源は共通配線単位の２５５６素子ごとに線順次駆動される。放出点は２５５６×４８０である。
【０１５２】
一方、フェースプレート構造の部分拡大図を図２３に示す。
【０１５３】
フェースプレートを構成するガラス基板２３０１上にＡｇの取り出し配線２３０３を印刷した。絶縁性ブラックストライプ２３０５をスクリーン印刷した。横幅１００μｍ、横ピッチ２８２μｍ、厚み１０μｍとした。高抵抗体としてＲｕＯ2 を印刷した（２３０２）。抵抗値は幅１００μｍ、長さ７５０μｍであり１００ＭΩであった。
【０１５４】
次にＣＲＴ用蛍光体Ｐ２２をＲ、Ｇ、ＢをＢＳ間にマトリクス状に１５μｍ厚で塗布、焼成した。続いてＡｌメタルバックを形成した（２３０４）。（アクリル系の樹脂をディッピングで形成後１０００オングストロームのＡｌを蒸着、焼成する。）ブラックストライプにそってＡｌ側からレーザ加工によりＡｌ膜を分離する。
【０１５５】
次に走査ラインに垂直に２分割することにより図２４に示す様な目的のフェースプレートを得た。図２４はフェースプレートとリアプレートを重ね合せた図である。すなわち、それぞれの電子放出素子に対応した幅で加速電極であるメタルバックがストライプ状に分離されたフェースプレートである。
【０１５６】
リアプレートの共通配線ｖ００１，ｖ００２，…とフェースプレートの分離されたアルミのメタルバック２３０４とが図の通り、直交（交差）するよう配置した。
【０１５７】
表示パネルの配線は、端子Ｄｘ１からＤｘｍ（ｍ＝２５５６）及びＤｙ１からＤｙｎ（ｎ＝４８０）を介して外部の電気回路と接続されている。走査回路２３０６の出力はそれぞれリアプレートの端子Ｄｙ１からＤｙｎに接続され共通配線ｖ００１，ｖ００２を１ライン３０μｓｅｃ、６０Ｈｚでスクロールし駆動する。
【０１５８】
走査回路２３０６について説明する。同回路は、内部にｎ個のスイッチング素子を備えるもので、各スイッチング素子は、図示せぬ直流電圧源の２つの出力電圧ＶｓもしくはＶｓｎのいずれか一方を選択し、表示パネルの端子Ｄｙ１ないしＤｙｎと電気的に接続するものである。各スイッチング素子は、タイミング信号発生回路２６０７が出力する制御信号Ｔｓｃａｎにもとづいて出力が電位ＶｓとＶｎｓの２値間で切り換えられる。
【０１５９】
次に、入力された画像信号の流れについて図２６を用いて説明する。
【０１６０】
入力されたコンポジット画像信号をデコーダで３原色の輝度信号及び水平、垂直同期信号（ＨＳＹＮＣ，ＶＳＹＮＣ）に分離する。タイミング信号発生回路２６０７ではＨＳＹＮＣ，ＶＳＹＮＣ信号に同期した各種タイミング信号を発生させる。
【０１６１】
画像データ（輝度データ）はシフトレジスタ２６０８に入力される。シフトレジスタ２６０８は、時系列的にシリアルに入力される画像データを、画像の１ラインを単位としてシリアル／パラレル変換するためのもので、前記制御回路２６０７より入力される制御信号（シフトクロック）Ｔsft に基づいて動作する。パラレル信号に変換された画像１ライン分のデータ（電子放出素子 Ｎ素子分の駆動データに相当する）は、Ｉd1〜Ｉdnの並列信号としてラッチ回路２６０９に対して出力される。
【０１６２】
ラッチ回路２６０９は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶回路であり、制御回路２６０７より送られる制御信号Ｔmry に従ってＩd1〜Ｉdnを同時に記憶する。記憶されたデータは、Ｉ′d1〜Ｉ′dnとしてパルス幅変調回路２６１０に対して出力される。
【０１６３】
パルス幅変調回路２６１０は、前記画像データＩ′d1〜Ｉ′dnに応じて一定の波高値の電圧パルスを発生するが、入力されるデータに対応する電圧パルスの長さを変調するパルス幅変調方式の回路を用いる。
【０１６４】
パルス幅変調回路２６１０で画像信号強度に対応したパルス幅を持つドライブパルスをＩ″d1〜Ｉ″dnとして出力する。より具体的には、画像データの輝度レベルが大きい程幅の広い電圧パルスを出力するもので、例えば波高値として７．５［Ｖ］、最高輝度に対して３０［μｓｅｃ］の電圧パルスを出力するものである。上記出力信号Ｉ″d1〜Ｉ″dnは、表示パネル１０１の端子Ｄｙ１〜Ｄｙｍに印加される。
【０１６５】
電圧出力パルスが供給されたパネルでは走査回路が選択した行に接続された表面伝導型放出素子のみが供給されたパルス幅に応じた期間だけ電子を放出する。
【０１６６】
フェースプレートとリアプレートとの間に高電圧Ｖａ；５ｋＶを印加した状態では電子が加速され蛍光体が発光する。走査回路が選択する行を順次走査することで２次元画像が形成される。
【０１６７】
リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより３回／時間程度観測されたが、リアプレート側の素子劣化は認められなかった。比較のため試作したフェースプレートのＩＴＯを分離しない（図４）場合は放電に因る素子劣化が横、縦の配線に沿って認められた。
【０１６８】
また、１つの分割された加速電極に対応して配置されているＲ、Ｇ、Ｂそれぞれの素子は同一の入力信号に対して他の素子の点灯の有無によらず一定の輝度値を示していた。例えばＲに２４０の指示値を与えた状態でＧ、Ｂそれぞれの素子の発光を変化させた時もＲの輝度は変化しなかった。
【０１６９】
［参考例１１］
本参考例では参考例１と同様なリアプレートを用いる。
【０１７０】
一方、フェースプレートに関しては図２７に示すようにＩＴＯ膜の分離のピッチを変更し２３０×５μｍピッチに分離し、片側を１００ＭΩの抵抗体（パターニングしたＮｉＯ膜（１０２））を介して束ねて高電圧を印加出来るようにした。また上記の高抵抗膜の個々の精度に関しては特に注意を払わずに作製した。
【０１７１】
このとき１００ＭΩの抵抗体の抵抗値は５％程度のバラツキを持っていた。
【０１７２】
次に分離したＩＴＯ上に蛍光体ＺｎＳ（Ｃｕドープ）を塗布焼成し冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するフェースプレートとした。
【０１７３】
本参考例では、分割した電極領域毎の特性の差を、各電極領域に電子を放出する電子放出素子の駆動条件を制御することによって、より望ましい状態に補正している。より具体的には、特性の差を少なくするように補正している。電極領域毎の特性の差とは、例えば各領域毎の発光状態の違いなどによって顕われる。電子放出素子の駆動条件の制御は、例えば電子放出素子への印加電圧や、パルス幅変調する際の電圧印加時間等の印加信号波形を制御することによって実現することができる。
【０１７４】
本参考例ではリアプレートの変調配線の駆動回路の５ライン毎に駆動電流値を設定出来るＲＯＭ２７１１を配置しパネル作製後、同条件で全面を発光させＣＣＤで計測したところ抵抗値のバラツキと同様な５％程度のバラツキがあったため、補正値をＲＯＭに書き込み駆動したところ分割電極に対応した輝度バラツキは計測誤差以内にすることが出来た。
【０１７５】
図２７の取り出し部１０３とリアプレート間２ｍｍに高電圧Ｖａ；５ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより２回／時間程度観測されたが、画素の輝度の大幅な劣化は認められなかった。
【０１７６】
［参考例１２］
本参考例では参考例１と同様だが走査配線と信号配線の上下関係を逆にしたリアプレートを用いる。一方、図１に示すように、フェースプレートは、ガラス基板に２３０×３μｍピッチ（１０００ライン分）で絶縁性ブラックストライプを印刷、パターニングしたＲｕＯ2 膜（２．６ＭΩの抵抗体）を作製する。
【０１７７】
次に分離したブラックストライプ間に各色ＲＧＢ蛍光体（Ｐ２２）を周期的に塗布焼成した。Ａｌメタルバック形成後ＢＳ上に沿って２本おきにレーザ加工しＡｌメタルバックも分離し、後述する冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するカラーフェースプレートとした。すなわち、１画素ＲＧＢの３つの電子放出素子に対応した幅でメタルバックが分離配置されたフェースプレートである。
【０１７８】
リアプレートの共通配線ｖ００１，ｖ００２，…とフェースプレートの分離メタルバック膜とは交差（直交）するよう配置した。図２８にリアプレートの平面図を示す。
【０１７９】
スペーサ２８１５は、リアプレート側では列方向配線上に、フェースプレート側では分離したメタルバック面上に複数のメタルバックにまたがらないように、導電性のフィラーあるいは金属等の導電材を混合した導電性フリットガラス（不図示）を介して配置し、上記気密容器の封着と同時に、大気中で４００℃乃至５００℃で１０分以上焼成することで、接着しかつ電気的な接続も行った。
【０１８０】
線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールし出力パルスが供給されたパネルでは走査回路が選択した行に接続された表面伝導型放出素子のみが供給されたパルス幅に応じた期間だけ電子を放出する。フェースプレートとリアプレートとの間に高電圧Ｖａ；５ｋＶを印加した状態で電子が加速され蛍光体が発光する。走査回路が選択する行を順次走査することで２次元画像が形成される。
【０１８１】
リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより３回／時間程度観測されたが、画素の輝度の大幅な劣化は認められなかった。また、１つの分割された加速電極に対応して配置されているＲ、Ｇ、Ｂそれぞれの素子は同一の入力信号に対して他の素子の点灯の有無によらずに一定の輝度値を示していた。例えばＲに２４０の指示値を与えた状態でＧ、Ｂそれぞれの素子の発光を変化させた時もＲの輝度は変化しなかった。
【０１８２】
また比較のため試作したフェースプレートの高抵抗体としてはＲｕＯ2 の抵抗値を５ＭΩのものを作製すると放電に対する特性は向上したが、表示画像によっては分離したメタルバックごとの輝度差が目視で確認出来る場合があった。
【０１８３】
［実施例］
本実施例にかかわる基本的な画像形成装置の構成は、図２９、図３０と同様であり、全体の概観図を図３１に示した。図３１中、図２９、図３０に示した部位と同じ部位には同じ符号を付している。本発明に係わる画像形成装置の電子源の製造法は図３２に、スペーサの製造法は図３３に、フェースプレートの構成図を図３４に示している。
【０１８４】
以下、図３２、図３３及び図３４を用いて、本発明に係わる画像形成装置の基本的な構成及び製造法を説明する。図３２は簡便のため、少数の電子放出素子近傍の製造工程を拡大して示しているが、本実施例は、多数の表面伝導電子放出素子を単純マトリクス配置した画像形成装置の例である。
【０１８５】
工程−ａ
洗浄した青板ガラス基板に、オフセット印刷法により素子電極６ａ，６ｂを形成する。ここで使用した厚膜ペースト材料は、ＭＯＤペーストで金属成分はＰｔである。印刷後７０℃で１０分乾燥し、次に本焼成を行う。焼成温度は５５０℃で、ピーク保持時間は約８分である。印刷・焼成後の膜厚は〜０．３μｍであった。
【０１８６】
工程−ｂ
次に、厚膜スクリーン印刷法により電極配線層（信号側）７ａを形成する。ペースト材料は、ノリタケカンパニー製Ａｇ含有厚膜ペーストＮＰ−４０３５ＣＡを使用した。焼成温度は４００℃で、ピーク保持時間約１３分である。印刷・焼成後の膜厚は〜７μｍであった。
【０１８７】
工程−ｃ
次に、厚膜スクリーン印刷法により層間絶縁層１４を形成する。ペースト材料は、ＰｂＯを主成分としてガラスバインダーを混合したものである。焼成温度は４８０℃で、ピーク保持時間は約１３分である。印刷・焼成後の膜厚は〜３６μｍであった。また、通常、絶縁層は上下層間の絶縁性を確保するために、印刷・焼成を３回づつ行う。厚膜ペーストにより形成される膜は通常ポーラスな膜であるため、複数回印刷・焼成を繰り返すことで膜のポーラス状態を埋め込み、絶縁性を確保するのである。
【０１８８】
工程−ｄ
次に、厚膜スクリーン印刷法により電極配線層（走査側）７ｂ走査側配線層を形成する。ペースト材料は、ノリタケカンパニー製Ａｇ含有厚膜ペーストＮＰ−４０３５ＣＡを使用した。焼成温度は４００℃で、ピーク保持時間は約１３分である。印刷・焼成後の膜厚は〜１１μｍであった。
【０１８９】
以上の工程にてマトリクス配線が完成する。
【０１９０】
工程−ｅ
本工程に係わる電子放出素子の導電性薄膜３１のマスクは、素子電極６ａ，６ｂにまたがって開口を有するマスクであり、このマスクにより膜厚１００ｎｍのＣｒ膜を真空蒸着により堆積・パターニングし、そのうえに有機Ｐｄ（ｃｃｐ４２３０ 奥野製薬（株）社製）をスピンナーにより回転塗布、３００℃で１０分間の加熱焼成処理をする。また、こうして形成された主元素としてＰｄよりなる微粒子からなる導電性薄膜３１の膜厚は１０ｎｍ、表面抵抗値は５×１０4 Ω／□であった。
【０１９１】
Ｃｒ膜及び焼成後の導電性薄膜３１を酸エッチャントによりエッチングして所望のパターンを形成する。
【０１９２】
工程−ｆ
次に本発明のスペーサを作製する。
【０１９３】
まず、清浄化したソーダライムガラスからなる絶縁性基板（高さ３．８ｍｍ、板厚２００μｍ、長さ２０ｍｍ）上に、Ｎａブロック層として窒化シリコン膜を０．５μｍ成膜し、その上にＣｒとＡｌの窒化膜を真空成膜法により成膜した。本実施例で用いたＣｒとＡｌの窒化膜はスパッタリング装置を用いてアルゴンと窒素混合雰囲気中でＣｒとＡｌのターゲットを同時スパッタする事により成膜した。それぞれのターゲットにかける電力を変化することにより組成の調節を行い、最適の抵抗値を得た。基板は室温で、アースに接地されている。作製したＣｒとＡｌの窒化膜は、膜厚が２００ｎｍ、比抵抗が２．４×１０5 Ωｃｍ［表面抵抗で１．２×１０10Ω］であった。また、本材料の抵抗温度係数は−０．５％であり、Ｖａ＝５ｋＶにおいても熱暴走はみられなかった。
【０１９４】
つづいて、リアプレートにおけるＸ方向配線及びフェースプレートにおける分割アノード電極との接続を確実にするために、マスクを用いた真空蒸着法により、Ａｌからなる接触電極１２を設ける。
【０１９５】
リアプレート側、すなわちＸ方向配線と接続する側の帯状接触電極の高さはＨ* ＝５０μｍ、またフェースプレート側、すなわち分割アノード電極と接続する側の島状接触電極の高さはＨ＝５０μｍ、幅はＬc ＝４０μｍ、ピッチはＰc ＝１４５μｍ（＝（Ｐｘ／２）＝（Ｐａ／２））であった。このとき、フェースプレートにおける分割アノード電極を構成する透明電極の幅はＬａ＝２４０μｍ、ピッチはＰａ＝２９０μｍであり、島状接触電極が複数の分割アノードラインを短絡しない条件、島状接触電極あるいはリアプレート側の帯状接触電極によって素子間で許容できない輝点のバラツキが生じるような電界ムラを生じない条件を満足している。
【０１９６】
工程−ｇ
次に電極配線７ｂ上に導電性フリットを塗布し、仮焼成を行う。導電フリットは、導電性フィラーとフリットガラスの混合粉末をテルピネオール／エルバサイト溶液とともに撹拌・混合して作製し、ディスペンサーにより塗布した。導電フリットの粘性によりディスペンサー塗布条件も異なるが、口径１７５μｍのノズルを使用して室温で塗布した場合の条件は、吐出圧は２．０ｋｇｆ／ｃｍ2 、ノズル−配線間ギャップ１５０μｍであり、このとき塗布幅は〜１５０μｍであった。
【０１９７】
仮焼成とは、有機溶媒と樹脂バインダーからなるビヒクル成分を揮散、燃焼させる工程をいい、フリットガラスの軟化点温度より低い温度で、大気中あるいは窒素雰囲気中で焼成される。
【０１９８】
工程−ｈ
次に不図示の姿穴治具を用いて位置合わせしながら、大気中あるいは窒素雰囲気中で４１０℃１０分焼成することにより、スペーサーとリアプレートを接続する。
【０１９９】
工程−ｉ
以上のようにして形成したリアプレート１及びスペーサ３に、外枠１３を配置する。このとき、リアプレート１と外枠１３の接合部にはあらかじめフリットガラスを塗布してある。フェースプレート２（ガラス基板８の内面に蛍光膜１０とメタルバックが形成されて構成される）は外枠１３を介して配置するが、フェースプレート２と外枠１３の接合部には、あらかじめフリットガラスをそれぞれ塗布しておく。リアプレート１、外枠１３、フェースプレート２を貼り合わせたものを、はじめ、大気中で１００℃で１０分間保持し、その後、３００℃まで昇温し、３００℃で１時間保持して、更に４００℃まで昇温し、１０分間焼成することで封着する。
【０２００】
図３４におけるフェースプレートは、酸化ルテニウム（ＲｕＯ2 ）、硼珪酸ガラス等からなる圧膜抵抗体の１００ＭΩの電流制限抵抗を介して共通接続された複数の分割アノード電極が配置され、その上に不図示の蛍光膜が配置された構成を取っている。分割アノード電極は、フォトリソグラフィーによって、幅がＬａ＝２４０μｍ、ピッチがＰａ＝２９０μｍでパターニングされている。
【０２０１】
なお、蛍光膜は、モノクロームの場合は蛍光体のみから成るが、本実施例では蛍光体はストライプ形状を採用し、先に分割アノード電極を電気的に短絡しない配置でブラックストライプを形成し、その間隙部に各色蛍光体を塗布したものを用いる。ブラックストライプの材料としては通常良く用いられている黒鉛を主成分とする材料を用いている。ガラス基板８に蛍光体を塗布する方法はスラリー法を用いた。
【０２０２】
また、蛍光膜の内面側にはメタルバックを形成した。メタルバックは、蛍光膜作製後に蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行ない、その後Ａｌを真空蒸着することで作製している。さらに、べた膜として形成したメタルバックは、分割アノード間に形成したブラックストライプに沿ってＮｂ：ＹＡＧレーザー（５３２ｎｍ）を照射して切断することにより、電気的な短絡を回避した。このとき、分割したメタルバック間隔はほぼ透明電極間隔に等しく〜５０μｍであった。
【０２０３】
前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、十分な位置合わせを行った。
【０２０４】
以上のようにして完成したガラス容器内の雰囲気を排気管（図示せず）を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Ｄｘｏ１ないしＤｏｘｍとＤｏｙ１ないしＤｏｙｎを通じ電子放出素子５の電極６ａ，６ｂ間に電圧を印加し、導電性薄膜３１をフォーミング処理することにより電子放出部３２を形成する。さらに、パネルの排気管よりトルエンをスローリークバルブを通してパネル内に導入し、１．０×１０-5ｔｏｒｒの雰囲気下で全ての電子放出素子５を駆動し、活性化処理を行う。
【０２０５】
次に１．０×１０-6ｔｏｒｒ程度の真空度まで排気し、不図示の排気管をガスバーナーで熱することで溶着し外囲器の封止を行う。
【０２０６】
最後に封止後の真空度を維持するために、高周波加熱法でゲッター処理を行う。
【０２０７】
以上のように完成した本実施例の画像表示装置において、各電子放出素子には、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子放出させ、高圧端子Ｈｖを通じて透明電極に高電圧Ｖａを印加し、電子ビームを加速し、蛍光膜１０に衝突させ、励起・発光させることで画像を表示することができる。
【０２０８】
本実施例の画像形成装置においては、高電圧Ｖａ＝５．５ｋＶで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも画素の輝度劣化のない、高寿命の画像形成装置を作製できた。
【０２０９】
［参考例１３］
本参考例では、工程−ｆ以外は実施例と同様である。
【０２１０】
工程−ｆ
次に本発明のスペーサを作製する。
【０２１１】
まず、清浄化したソーダライムガラスからなる絶縁性基板（高さ３．８ｍｍ、板厚２００μｍ、長さ２０ｍｍ）上に、好ましくはＮａブロック層として窒化シリコン膜を０．５μｍ成膜し、その上にＣｒとＡｌの窒化膜を真空成膜法により成膜した。本参考例で用いたＣｒとＡｌの窒化膜はスパッタリング装置を用いてアルゴンと窒素混合雰囲気中でＣｒとＡｌのターゲットを同時スパッタする事により成膜した。それぞれのターゲットにかける電力を変化することにより組成の調節を行い、最適の抵抗値を得た。基板は室温で、アースに接地されている。作製したＣｒとＡｌの窒化膜は、膜厚が２００ｎｍ、比抵抗が２．４×１０5 Ωｃｍ［表面抵抗で１．２×１０10Ω］であった。また、本材料の抵抗温度係数は−０．５％であり、Ｖａ＝５ｋＶにおいても熱暴走はみられなかった。
【０２１２】
つづいて、リアプレートにおけるＸ方向配線及びフェースプレートにおける分割アノード電極との接続を確実にするために、マスクを用いた真空蒸着法により、Ａｌからなる接触電極１２を設ける。
【０２１３】
リアプレート側、すなわちＸ方向配線と接続する側の帯状接触電極の高さはＨ* ＝５０μｍ、またフェースプレート側、すなわち分割アノード電極と接続する側の島状接触電極の高さはＨ＝５０μｍ、幅はＬc ＝４０μｍ、ピッチはＰc ＝２９０μｍ（＝Ｐｘ＝（Ｐａ／５））であった。このとき、フェースプレートにおける分割アノード電極を構成する電極の幅はＬａ＝１４００μｍ、ピッチはＰａ＝１４５０μｍであり、島状接触電極が複数の分割アノードラインを短絡しない条件、島状接触電極あるいはリアプレート側の帯状接触電極によって素子間で輝点のバラツキが生じるような電界ムラが生じない条件を満足している。
【０２１４】
フェースプレートにおける蛍光膜は、モノクロームの場合は蛍光体のみから成るが、本参考例では蛍光体はストライプ形状を採用し、先にピッチ１４５０μｍ、幅５０μｍの絶縁性のブラックストライプを形成し、その間隙部に各色蛍光体を塗布したものを用いる。ガラス基板８に蛍光体を塗布する方法はスラリー法を用いた。また、酸化ルテニウム（ＲｕＯ2 ）、硼珪酸ガラス等からなる圧膜抵抗体の２０ＭΩの電流制限抵抗を配置し、さらにメタルバックを形成した。メタルバックは、蛍光膜作製後に蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着することで作製している。さらに、べた膜として形成したメタルバックは、ブラックストライプに沿ってＮｂ：ＹＡＧレーザー（５３２ｎｍ）を照射、切断することにより、電気的な短絡を回避した。このとき、分割したメタルバック間隔は５０μｍであった。こうして、幅Ｌａ＝１４５０μｍ、ピッチＰａ＝１４５０μｍのメタルバックのみから構成される分割アノード電極を形成し、２０ＭΩの電流制限抵抗を介して、共通取り出しとしたフェースプレートを使用した。
【０２１５】
以上のようにして完成したガラス容器内の雰囲気を排気管を通じ真空ポンプにて排気し、十分な真空度に達した後、参考例１と同様の手法でフォーミング処理、活性化処理を行う。
【０２１６】
次に排気、封止を行った後、高周波加熱法でゲッター処理を行う。
【０２１７】
以上のように完成した本参考例の画像表示装置において、各電子放出素子には、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子放出させ、高圧端子Ｈｖを通じて透明電極に高電圧Ｖａを印加し、電子ビームを加速し、蛍光膜１０に衝突させ、励起・発光させることで画像を表示することができる。
【０２１８】
本参考例の画像形成装置においては、高電圧Ｖａ＝５．０ｋＶで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも画素の輝度劣化のない、高寿命の画像形成装置を作製できた。
【０２１９】
［実施例の比較例１］
本比較例では、工程−ｆ、ｇ、ｈ以外は参考例１２と同様である。
【０２２０】
工程−ｆ
まず、清浄化したソーダライムガラスからなる絶縁性基板（高さ３．８ｍｍ、板厚２００μｍ、長さ２０ｍｍ）上に、スパッタリング装置を用いて、Ｃｒ−Ａｌの窒化膜を成膜する。
【０２２１】
アルゴンと窒素混合雰囲気中でＣｒとＡｌのターゲットを同時スパッタする事により成膜した。それぞれのターゲットにかける電力を変化することにより組成の調節を行い、最適の抵抗値を得た。基板は室温で、アースに接地されている。作製したＣｒとＡｌの窒化膜は、膜厚が２００ｎｍで比抵抗が２．４×１０5 Ωｃｍ［表面抵抗で１．２×１０10Ω］であった。
【０２２２】
つづいて、リアプレートにおけるＸ方向配線及びフェースプレートにおける分割アノード電極との接続を確実にするために、マスクを用いた真空蒸着法により、Ａｌからなる接触電極１２を設ける。リアプレート側、すなわちＸ方向配線と接続する側の帯状接触電極の高さはＨ′＝５０μｍ、またフェースプレート側、すなわち分割アノード電極と接続する側の帯状接触電極の高さはＨ＝２００μｍであった。このとき、フェースプレートにおける分割アノード電極の幅はＬa ＝２４０μｍ、ピッチはＰa ＝２９０μｍで実施例と同様であった。
【０２２３】
工程−ｇ
次に電極配線７ｂ上に導電性フリットを塗布し、仮焼成を行う。導電フリットは、導電性フィラーとフリットガラスの混合粉末をテルピネオール／エルバサイト溶液とともに撹拌・混合して作製し、ディスペンサーにより塗布した。導電フリットの粘性によりディスペンサー塗布条件も異なるが、口径１７５μｍのノズルを使用して室温で塗布した場合の条件は、吐出圧は２．０ｋｇｆ／ｃｍ2 、ノズル−配線間ギャップ１５０μｍであり、このとき塗布幅は〜１５０μｍであった。
【０２２４】
仮焼成とは、有機溶媒と樹脂バインダからなるビヒクル成分を揮散、燃焼させる工程をいい、フリットガラスの軟化点温度より低い温度で、大気中あるいは窒素雰囲気中で焼成される。
【０２２５】
工程−ｈ
次に不図示の姿穴治具を用いて位置合わせしながら、大気中あるいは窒素雰囲気中で４１０℃１０分焼成することにより、スペーサーとリアプレートを接続する。この結果フェースプレート側の帯状接触電極によって複数の分割アノードラインが短絡してしまった。具体的には６９本の分割アノードラインを短絡してしまい、参考例１２と比較するとキャパシタンス、蓄積電荷量はアノード面積から換算して約１００倍となってしまった。
【０２２６】
以上のようにして形成したリアプレート１及びスペーサ３に、外枠１３を配置する。このとき、リアプレート１と外枠１３の接合部にはあらかじめフリットガラスを塗布してある。フェースプレート２（ガラス基板８の内面に蛍光膜１０とメタルバックが形成されて構成される）は外枠１３を介して配置するが、フェースプレート２と外枠１３の接合部には、あらかじめフリットガラスをそれぞれ塗布しておく。リアプレート１、外枠１３、フェースプレート２を貼り合わせたものを、はじめ、大気中で１００℃で１０分間保持し、その後、３００℃まで昇温し、３００℃で１時間保持して、更に４００℃まで昇温し、１０分間焼成することで封着する。
【０２２７】
以上のようにして完成したガラス容器内の雰囲気を排気管を通じ真空ポンプにて排気し、十分な真空度に達した後、実施例と同様の手法でフォーミング処理、活性化処理を行う。次に排気、封止を行った後、高周波加熱法でゲッター処理を行う。
【０２２８】
以上のように完成した画像表示装置において、実施例と同様、電子ビームを蛍光膜に衝突させ、励起・発光させることで画像を表示させた。
【０２２９】
本比較例の画像形成装置においては、高電圧Ｖａを５．２ｋＶまで上げたところ、放電による素子破壊が観測されたので、Ｖａを４．０ｋＶまで下げて画像を評価したところ、輝度が低く、色表現も十分ではなかった。また、数分のうちに画像が乱れ、安定した表示が行なえなかった。
【０２３０】
本比較例の画像形成装置においては、フェース−リアプレート間の放電による素子破壊が観測され、高輝度、高寿命の画像形成装置を作製することが困難であった。
【０２３１】
［参考例１４］
本参考例は、電子放出素子としてスピント型の電界放出型電子放出素子（ＦＥ）を用いた画像形成装置の例である。スピント型ＦＥの作製は参考例６で用いたものを用いた。その電子放出素子を〜２０００個を１画素として１０００×５００素子の陰極側電子放出源を設けてリアプレートとした。フェースプレート及びスペーサに関しては、参考例１２と同様のものを使用した。
【０２３２】
フェースプレート、リアプレート間にＶａ＝６００Ｖの電圧を印加し、リアプレートはカソード配線、ゲート電極で選択的に必要画素を駆動、平面ディスプレーを実現した。
【０２３３】
本参考例の画像形成装置においては、高電圧Ｖａ＝６００Ｖで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも素子、とくにゲート電極及びＭｏ陰極先端部が破壊されることがない、高寿命の画像形成装置を作製できた。
【０２３４】
［比較例２］
本比較例では、電子放出素子としてスピント型の電界放出型電子放出素子（ＦＥ）を用いた参考例１４に対する画像形成装置の例である。スペーサに関しては、比較例１と同様である。
【０２３５】
本比較例の画像形成装置においては、フェース−リアプレート間の放電による素子破壊、とくにゲート電極及びＭｏ陰極先端部の放電による劣化が顕著であり、具体的には放電により輝度が５０％以下になった画素が２０点見られ、高輝度、高寿命の画像形成装置を作製することが困難であった。
【０２３６】
本参考例の画像形成装置においては、高電圧Ｖａ＝６００Ｖで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも素子、とくにゲート電極及びＭｏ陰極先端部が破壊されることがない、高寿命の画像形成装置を作製できた。
【０２３７】
［参考例１５］
本参考例では、上記比較例のスペーサを用いる。
【０２３８】
工程−ｇ
次にフェースプレート分割電極配線上に導電性フリットと絶縁性フリットを組み合わせて（組み合わせかたは後に説明）塗布し仮焼成を行う。
【０２３９】
図３６に本参考例の導電性フリットと絶縁性フリットの組み合わせの仕方を説明する。
【０２４０】
図３６は仮焼成後のフェースプレートとスペーサの接合部分の拡大模式図である。３６０１はスペーサで接触電極３６０２が形成されている。導電性フリット３６０３で１箇所のメタルバック３６０５と電気的接続がなされ他のメタルバックとは絶縁性フリット３６０４で絶縁されている。フェースプレート側の接触電極とは良好な接触がなされているので帯電防止の機能が十分に働く構成となっている。また分割されたメタルバック間は絶縁されており、それぞれの容量もスペーサを配置しない場合と変化が無かった。簡単のためフェースプレート上の蛍光体、ブラックストライプ等は省略してある。
【０２４１】
工程−ｈ
次に不図示の姿穴治具を用いて位置合わせしながら、大気中あるいは窒素雰囲気中で４１０℃１０分焼成することにより、スペーサーとフェースプレートを接続する。その後実施例と工程ｉと同様に封着する。
【０２４２】
以上のように完成した本参考例の画像表示装置において他の参考例と同じく駆動したところ高電圧Ｖａ＝８ｋＶで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも画素の輝度劣化のない、高寿命の画像形成装置が作製できた。
【０２４３】
［参考例１６］
本参考例では、参考例６と同様に、電子放出素子として電界放出型電子放出素子を用い、画面サイズ（蛍光体が形成された領域）が対角１４インチのディスプレイを作成した。本参考例で作成した画像形成装置を図１、図２５、３７、３８を用いて以下に説明する。
【０２４４】
本参考例の画像形成装置では、蛍光体を形成したフェースプレートと、スピント型の電界放出型電子放出素子をマトリクス状に配列形成したリアプレートとの間に、耐大気圧支持のためのスペーサを配置した。
【０２４５】
本参考例のフェースプレートの平面模式図は図１と同じである。
【０２４６】
図２５は本参考例で作成した画像形成装置の模式化した部分断面斜視図である。図２５では説明のため、スペーサを省いてある。
【０２４７】
図３７は本参考例の画像形成装置のカソード配線２５１２と平行方向の断面模式図である。
【０２４８】
図３８は本参考例の画像形成装置のリアプレートの平面模式図であり、スペーサ２５４０が固定された状態を示している。
【０２４９】
図１において、１０１は蛍光体が載置されたＩＴＯからなる分割アノード電極であり、１０２は１００ＭΩの高抵抗膜（ＮｉＯ膜）、１０５は共通電極、１０３は画像形成装置の外部に導出される高圧端子である。
【０２５０】
図２５において、２５１０はガラスからなるリアプレート、２５１２はカソード配線（信号配線：Ｙ方向）、２５１８は絶縁層、２５１６はゲート配線（走査配線：Ｘ方向）、２５１４はＭｏからなるエミッターチップであり、図３７、３８では簡略化して図示してあるが、ゲート配線とカソード配線の各交差部に約３００個のエミッターチップが形成されている。各交差部のエミッタ群がフェースプレート上に形成された各色の蛍光体にそれぞれ対応している。１０１は導電性が付与された３原色の蛍光体（Ｒ、Ｇ、Ｂ）がそれぞれ載置されたアノード電極、２５２０は絶縁層、２５２２はガラスからなるフェースプレートである。本参考例では、図２５に示すように、ゲート配線（走査配線：Ｘ方向）と分割されたアノード電極１０１の方向（Ｙ方向）とが直交するようになっている。
【０２５１】
また、図３７、３８に示す様に、本参考例の画像形成装置では、Ｘ方向にプレート状のスペーサ２５４０を配置している。つまり、カソード配線２５１２間、及び分割されたアノード電極１０１間をまたがってスペーサ２５４０を配置している。
【０２５２】
本参考例で用いたスペーサ２５４０は図３７、３８に示す様に、放電を誘発する可能性のある鋭角な部分ができないよう角部を削って形状加工したガラス板の表面にポリイミドの膜をコートした絶縁性のスペーサを用いている。絶縁性スペーサのフェースプレートとリアプレート間方向の高さは１ｍｍであり、Ｘ方向の長さは４ｍｍとした。このスペーサを図３８に示すように、ゲート配線間に配置し、画像形成装置内の全面にわたってジグザグ状に配置してある。
【０２５３】
本参考例の画像形成装置の製造方法を以下に記す。
【０２５４】
本参考例のフェースプレートには参考例１と同様にフォトリソグラフィー法を用いて、１００μｍピッチに分割されたＩＴＯ電極上に３原色（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ）の導電性の付与された蛍光体をそれぞれ形成した（１０１）。
【０２５５】
一方リアプレート側は、参考例６と同様にフォトリソグラフィー法を用いて、ゲート配線とカソード配線の各交差部に約３００個のエミッタ−チップを形成した。尚、ゲート配線間ピッチを３００μｍとし、カソード配線間ピッチを１００μｍで形成した。
【０２５６】
次に、ゲート配線２５１６間に前述の絶縁性スペーサを不図示のフリットによりリアプレート側に固定し、さらに、絶縁性スペーサのフェースプレート側の固定部にもフリットを塗布・仮焼成（フリットに含まれる有機物を加熱除去）した。
【０２５７】
そして、スペーサを固定したリアプレートの外周部に、既に仮焼成したフリットが配置された枠部材（不図示）を載置した。
【０２５８】
次に、以上の様にした作成したフェースプレート上の分割されたアノード電極１０１と、リアプレート上のカソード配線２５１２とが平行になるように位置決めし、高真空中で、フェースプレートとリアプレート間間隔方向に加圧しながら加熱および冷却することで、フリットによる封着を行い、内部が高真空に維持された画像形成装置を作成した。
【０２５９】
この様にして作成した電界放出型電子放出素子を用いた画像形成装置に不図示の駆動回路を接続し、アノード電極に３ｋＶの高電圧を印加し、電子放出素子を駆動したが、放電と見られる発光は確認されなかった。
【０２６０】
尚、本参考例では、絶縁性スペーサとして平板状のものを用いた例を示したが、アノード電極あるいはカソード配線間隔未満の直径を有する公知の棒（ファイバー）状の絶縁性スペーサを用い、カソード配線間及びアノード電極間をまたがらないようにスペーサを配置した画像形成装置でも放電と見られる発光及び電子放出素子の破壊等も確認されなかった。
【０２６１】
電子放出素子を設けた電子放出装置の構成例として、電子放出素子の電極や、電子放出素子への配線を電子放出素子が設けられた基板側の電極とし、該基板に対向する電極を分割する構成にした例を示した。本発明は、電圧を印加する様々な構成に適用可能である。また、例えば平板対向型の表示装置には好適に採用しうる。また、対向する電極間に印加される高電圧がＤＣ電圧又はＤＣに近い（若干の変調による電圧変動を含む）電圧が印加される構成に対しても特に有効である。
【０２６２】
【発明の効果】
以上述べたように、本発明では、両極間での放電の影響を抑制することができる。より具体的に言えば、両極間の静電容量を実質的に小さくすることができる。
【０２６３】
より具体的には、電圧印加装置としては、放電の際の放電量を少なくすることができ、また電子放出装置としては、放電による電子放出素子への影響を緩和でき、良好な耐久性、長寿命化を実現できる。
【図面の簡単な説明】
【図１】 本発明の電子放出装置に用いるフェースプレートの一例を示す平面図である。
【図２】 図１、図５のフェースプレートに蛍光体を塗布した状態を示す平面図である。
【図３】 本発明の電子放出装置に用いるリアプレートの一例を示す平面図である。
【図４】 従来例（比較例）のフェースプレートを示す平面図である。
【図５】 図１のフェースプレートの変形例である。
【図６】 表面型電子放出素子以外の冷陰極アレーの例（リアプレートの一部）を示す断面図である。
【図７】 従来の電子放出装置の動作を説明するための等価回路図である。
【図８】 本発明の電子放出装置の動作を説明するための等価回路図である。
【図９】 従来の電子放出装置の動作を説明するための等価回路図である。
【図１０】 本発明の電子放出装置の動作を説明するための等価回路図である。
【図１１】 本発明のフェースプレートの別の例を示す図である。
【図１２】 表面型電子放出素子の概念図である。
【図１３】 表面伝導型放出素子の作製工程を示す図である。
【図１４】 フォーミング工程での電圧印加の例を示す図である。
【図１５】 Ａｌメタルバックを具備した場合のフェースプレートの例を示す平面図である。
【図１６】 図１５のフェースプレートの別の例を示す平面図及び断面図である。
【図１７】 本発明が適用される平面ディスプレイの典型例を示す図である。
【図１８】 蛍光膜の構成を示す図である。
【図１９】 電子放出装置を示す概念図である。
【図２０】 本発明の参考例８におけるフェースプレートの平面図である。
【図２１】 本発明の参考例９におけるフェースプレートの平面図である。
【図２２】 本発明の参考例９におけるフェースプレートの断面図である。
【図２３】 本発明の参考例１０におけるフェースプレートの拡大図である。
【図２４】 本発明の参考例１０におけるフェースプレートの平面図である。
【図２５】 本発明の参考例１６における画像形成装置の概略構成図である。
【図２６】 本発明の参考例１０におけるフェースプレートの平面図である。
【図２７】 本発明の参考例１１におけるフェースプレートの平面図である。
【図２８】 リアプレートの平面図である。
【図２９】 本発明の画像形成装置の一例を示す概略構成図である。
【図３０】 本発明の画像形成装置の一例を示す断面図である。
【図３１】 本発明の実施例に係わる画像形成装置の構成図である。
【図３２】 本発明の実施例に係わる画像形成装置の電子源の製法図である。
【図３３】 本発明の実施例に係わるスペーサの製法図である。
【図３４】 本発明の実施例、参考例１３に係わるフェースプレートの構成図である。
【図３５】 本発明の比較例に係わるスペーサの製法図である。
【図３６】 本発明の参考例１５に係わるスペーサの製法図である。
【図３７】 本発明の参考例１６の画像形成装置の断面図である。
【図３８】 本発明の参考例１６のリアプレートの平面図である。
【符号の説明】
１ 電子源基板（リアプレート）
２ 陽極基板（フェースプレート）
３ スペーサ
４ ガラス基板
５ 電子放出素子
６ａ，６ｂ 素子電極
７ａ 配線電極（走査電極）
７ｂ 配線電極（信号電極）
８ 基板
９ 透明電極
１０ 蛍光体
１１ 帯電防止膜
１２ 接触電極
１３ 外枠
１４ 層間絶縁層
３１ 導電性薄膜
３２ 電子放出部
【発明の属する技術分野】
本願に係わる発明は、電子により画像を形成する画像形成装置に関する。
【０００２】
【従来の技術】
従来、電子放出素子を利用した電子放出装置の利用形態としては、画像形成装置が挙げられ、例えば、冷陰極電子放出素子を多数形成した電子源基板と、電子放出素子から放出された電子を加速するメタルバックあるいは透明電極、及び蛍光体を具備した陽極基板とを平行に対向させ、真空に排気した平面型の電子線表示パネルが知られている。このような画像形成装置において、電界放出型電子放出素子を用いたものは、例えば、Ｉ．Ｂｒｏｄｉｅ，“Ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ：ｆｌａｔ ｃｏｌｄ−ｃａｔｈｏｄｅ ＣＲＴｓ”，Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ，１／８９，１７（１９８９）に開示されたものがある。また、表面伝導型電子放出素子を用いたものは、例えば、米国特許第５０６６８８３号等に開示されている。平面型の電子線表示パネルは、現在広く用いられている陰極線管（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ：ＣＲＴ）表示装置に比べ、軽量化、大画面化を図ることができ、また、液晶を利用した平面型表示パネルやプラズマ・ディスプレイ、エレクトロルミネッセント・ディスプレイ等の他の平面型表示パネルに比べて、より高輝度、高品質な画像を提供することができる。
【０００３】
図１７に電子放出素子を利用した画像形成装置の一例として、電子線表示パネルの概略構成図を示す。このパネルの構成について詳述すると、図中、３１は電子源基板であるリアプレート、４６は陽極（アノード）基板であるフェースプレート、４２は外枠、４１はリアプレートの基体であるガラス基板、これらにより真空外囲器４７を構成している。３４は電子放出素子である。３２（走査電極）及び３３（信号電極）は配線電極であり、それぞれ、素子電極に接続されている。４６はフェースプレートの基体であるガラス基板、４４は透明電極（アノード）、４５は蛍光体（蛍光膜）である。
【０００４】
この表示パネルにおいて画像を形成するには、マトリクス状に配置された走査電極３２と信号電極３３に所定の電圧を順次印加することで、マトリクスの交点に位置する所定の電子放出素子３４を選択的に駆動し、放出された電子を蛍光体４５に照射して所定の位置に輝点を得る。なお、透明電極４４は、放出電子を加速してより高い輝度の輝点を得るために、素子３４に対して高電位となるように高電圧Ｈｖが印加される。ここで、印加される電圧は、蛍光体の性能にもよるが、数百Ｖから数十ｋＶ程度の電圧である。従って、リアプレート３１とフェースプレート４６間の距離ｄは、この印加電圧によって真空の絶縁破壊（すなわち放電）が生じないようにするため、百μｍから数ｍｍ程度に設定されるのが一般的である。
【０００５】
尚、ここでは透明電極を用いた例を説明したが、ガラス基板４６上に蛍光体４５を形成し、さらにその上にアルミ等からなるメタルバックを前述の高電圧を印加して電子を加速するための電極としてもちいる場合も有る。
【０００６】
図１８は蛍光膜を示す模式図である。蛍光膜はモノクロームの場合は蛍光体のみから構成することができる。カラーの蛍光膜の場合は蛍光体の配列によりブラックストライプ（図１８（ａ））あるいはブラックマトリクス（図１８（ｂ））などと呼ばれる黒色部材９１と蛍光体９２とから構成することが出来る。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体９２間の塗りわけ部を黒くすることで混色等を目立たなくすることと、外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他光の透過及び反射が少ない材料であれば、これを用いることが出来る。
【０００７】
ガラス基板に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈殿法、印刷法等が採用できる。メタルバックを用いる目的は、蛍光体の発光のうち内面側への光をフェースプレート４７側へ鏡面反射させることにより輝度を向上させること、電子ビームの加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等である。メタルバックは蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる）を行ないその後Ａｌ等を用いて堆積させることで作製できる。
【０００８】
フェースプレート４７には、さらに蛍光膜４５の導電性を高めるため、蛍光膜４５の外面側（ガラス基板４６側）に透明電極（不図示）を設けてもよい。
【０００９】
カラーの場合には各色蛍光体と電子放出素子とを対応させる必要があり、十分な位置合わせが求められる。
【００１０】
また、上記のような電子線を用いた平面型の画像形成装置の場合、表示面積を大きくしていった場合には、容器の内部の真空と外部の大気圧との差に対する容器の支持のための構造部材が必要な場合がある。
【００１１】
この様な部材を設けた場合にはスペーサ近傍電子源から放出された電子あるいはフェースプレートで反射された電子の一部がスペーサに衝突する、あるいは放出した電子によりイオン化した正イオンがスペーサに付着することによりスペーサが帯電する場合がある。スペーサの帯電が強い時には、電子源から放出された電子はその軌道を曲げられ、蛍光体上の正規な位置とは異なる位置に到達し、表示画像を全面から見た時、スペーサ近傍の画像が歪んだり明暗差をともなって表示されてしまう。
【００１２】
この問題を解決するためにスペーサに微少電流が流れる様にして帯電を除去する提案（特開昭５７−１１８３５５号公報、特開昭６１−１２４０３１号公報）がなされている。そこで絶縁性のスペーサの表面に高抵抗膜を形成することによりスペーサに微少電流が流れる様にすることで帯電を防いでいる。
【００１３】
【発明が解決しようとする課題】
このように冷陰極マルチ電子源電子を加速するための前述のメタルバックや透明電極等との対向陽電極間に高電圧を印加するタイプの画像形成装置においては、発光輝度を最大限得るために高電圧を印加するのが有利である。素子の種類によって放出される電子線は対向電極に到達するまでに発散するので、高解像度のディスプレーを実現しようとすると、両極間距離が短いのが好ましい。
【００１４】
しかし必然的に対向する電極間が高電界となるため放電により電子源素子３４が破壊される現象、あるいは蛍光体の一部に集中して電流が流れるため表示画面の一部が光る現象などが生じる場合がある。
【００１５】
このような問題の解決のためには放電頻度を減らすか放電破壊が生じにくくする必要がある。
【００１６】
放電破壊の原因としては短時間に１点に集中して大電流が流入し発熱により素子を破壊したり、電子放出素子にかかる電圧が一瞬上昇することにより素子を破壊したりすることにあると考えられる。
【００１７】
放電破壊の原因となる電流を減らす手段としては図１９に示すように制限抵抗を直列に挿入する方法が考えられるが、例えば、縦５００素子×横１０００素子がマトリクス配線で線順次で駆動され、同時におよそ１０００程度の素子がＯＮ状態となる本デバイスにこの方法を採用すると次のような新たな問題が生じる。
【００１８】
いま１０００程度の素子がＯＮ状態となる１素子あたりの放出電流を５μＡと仮定すると、画像により０〜５ｍＡの陽極流入電流変動が生じているので、１ＭΩの直列抵抗を陽極に外付けで挿入する図１９の例では電圧降下が０〜５ｋＶとなり１０ｋＶの高電圧で加速する場合には最大５０％程度の輝度ムラを生じてしまう。
【００１９】
また、対向する平板に高電圧が印加されているので、コンデンサーとして蓄積される電荷は例えば図１９の陰極、陽極の面積が１００ｃｍ2 、その間隔が１ｍｍ、陽極と陰極の電位差が１０ｋＶとして１０-6クーロンに達し、１μｓｅｃで放電しても１箇所に１Ａの電流が集中する事により、これが原因で素子破壊をもたらすので前述の輝度むら問題が無いとしても、外部直列抵抗付加では問題の充分な解決とはならない。
【００２０】
よって本発明では、電圧印加の構成を改善することを目的とする。
【００２１】
【課題を解決するための手段】
本発明に係わる画像形成装置は、走査信号が印加されるＸ方向の配線と、変調信号が印加されるＹ方向の配線と、前記Ｘ方向の配線及びＹ方向の配線に接続され、前記走査信号と前記変調信号とにより線順次駆動される複数の電子放出素子とを備える第１の基板と、
抵抗体を介して加速電圧印加手段に接続され定電圧が印加される複数の電極を備える第２の基板と、
前記複数の電極の内の２つ以上の電極にまたがって配置され前記第１の基板と第２の基板との間隔を保持するとともに、前記Ｘ方向の配線及び前記２つ以上の電極と電気的に接続される支持部材とを有する画像形成装置であって、
前記第２の基板は、前記複数の電極の各々の上に位置する複数の蛍光体と、前記複数の蛍光体の各々の上であって、前記複数の電極の間隔と等しい間隔で位置する複数のメタルバックとを更に備え、
前記複数の電極の各々及び複数のメタルバックの各々は、前記Ｘ方向と非平行な方向に延びる形状であり、
前記支持部材は、第１の導電性を有する第１の部材と、前記第１の導電性よりも高い第２の導電性を有し、前記２つ以上の電極と前記第１の部材とを電気的に接続する複数の第２の部材とを備え、
前記複数の第２の部材は、それぞれ離間して位置し、該それぞれの第２の部材は、前記２つ以上の電極のそれぞれと電気的に接続していることを特徴とする。
【００２２】
以下、本願発明の画像形成装置に関連する電子放出装置、画像形成装置及び電圧印加装置について説明する。
【００２３】
なお、上記発明で言う定電圧とは、実質的な作動時に明確にある値の電圧と他の値の電圧の間でのスイッチングを伴わない、即ち明確なＯＮとＯＦＦのスイッチングを伴わない電圧である。
【００２４】
支持部材は具体的には、第１の基板と第２の基板の間の圧力と、外側の圧力との差による力によって第１の基板と第２の基板の間隔が変わるのを抑制するものであったり、第１の基板と第２の基板の間隔を略一様に保つものであったりする。
【００２５】
また、上記発明において、前記支持部材は、前記第１の基板と第２の基板の間で電流を流すことができるものであったりする。支持部材が導電性を有することにより支持部材の帯電が問題になる際に、該帯電を緩和することができる。ここで、支持部材の導電性がよくなる（電流を流しやすくなる）と消費電力が増大するので、導電性は該消費電力と、どの程度帯電を緩和したいかを考慮して設定すれば好適である。また導電性を有する支持部材を電極と電気的に接続する際に、該接続が良好になるように、該接続部に、より導電性が良好な部材を設けてもよい。
【００２６】
前記支持部材が第１の導電性を有する第１の部材を有しており、該支持部材を前記電極に電気的に接続する構成で、かつ電極との接続部に電気的接続を良好にする第２の導電性を有する第２の部材を設ける構成で、かつ支持部材を分割された電極のうちの少なくとも２つ以上の電極にまたがって設ける時には、該電気的接続を良好にするための第２の部材によって、分割した電極が短絡しやすくなってしまう。それを抑制するためには、良好な第２の導電性を有する第２の部材を離間して設ければよい。この時、第１の導電性については、それによる分割した複数の電極間での短絡が許容できる範囲内に抑制できる程度に設定すればよい。もとより第１の導電性については、消費電力の抑制の観点からも大きな電流が流れないように設定する場合があるので、上記短絡の抑制と、消費電力の抑制とを考慮して、また帯電の緩和の程度を考慮して決定すればよい。
【００２７】
また、上記第１の導電性を有する第１の部材、第２の導電性を有する第２の部材を用いる各発明においては、電気的接続を良好にするためには第２の導電性を有する部材の表面抵抗を１０-1から１０-2Ωにし、第１の導電性を有する部材の表面抵抗を１０8 から１０11Ωにすると好適である。
【００２８】
また、上記各発明における導電性を有する支持部材とは様々に構成できる。特には、支持部材の基体表面に導電性を与えるための膜を形成して、導電性を有する支持部材を得ることができる。その膜の材料、組成、厚さ、形状を選択することにより、所望の導電性を与えることができる。
【００２９】
また、上述の各発明において、前記分割した電極毎に印加電圧が設定されるようにしてもよい。
【００３０】
また、上記発明において、前記抵抗体の抵抗値は、１０ｋΩから１ＧΩの間であったり、１０ｋΩから４ＭＧの間であると好適である。
【００３１】
また、上記各発明において、前記電子放出素子は複数設けられており、前記抵抗体の抵抗値をＲ、各電子放出素子の放出電流値をＩｅ、前記電極により印加される加速電圧をＶ、分割された一つの電極に向けて電子を放出する電子放出素子の数をｎとした時、
Ｒ≦０．００４×Ｖ／（ｎ×Ｉｅ）
を満たす様にすると好適である。
【００３２】
また、上記各発明において、前記電子放出素子は、表面伝導型放出素子であると好適である。
【００３３】
ここで、前記画像形成部材は電子の照射により発光する発光体であったり、特には、電子の照射により発光する蛍光体であったりする。
【００３４】
ここで、前記画像形成部材は、前記分割されている電極が設けられている基板に設けられるものであってもよい。
【００３５】
また、前記分割された電極は、横と縦の比率が４：３の比を有する電極を含むものであったり、前記分割された電極は、全体の横と縦の比率が１６：９であったりする。
【００３６】
【発明の実施の形態】
以下に発明の実施の形態を述べる。
【００３７】
最初に、電子放出装置の構成の概略を説明し、従来から知られる構成と等価回路図を用いて対比する。
【００３８】
図７は従来の電子放出装置の等価回路を示したもので、複数の電子放出素子及びその素子を選択駆動するマトリクス配線が形成されているリアプレート基板側はほぼＧＮＤに近い電位であり、放電をきっかけとしてフェースプレート、リアプレートで作られるコンデンサーによる放電電流Ｉｂ1が素子印加電位を変動させる。変動程度はリアプレート側の回路構成（模擬的に抵抗Ｒｒで表示）にも依存するが、表面伝導型電子放出素子の場合には素子駆動の典型的電圧１〜５Ｖolt 程度でも素子は劣化することがある。
【００３９】
本発明は図８のようにフェースプレート側の電極（図１７の透明電極４４や前述のメタルバック等）を分割しそれぞれに高抵抗Ｒ１を挿入することで、コンデンサー容量を低減させ放電電流Ｉｂ2を低減している。これによって放電電流による素子印加の電圧変動も軽減され、放電時のダメージも改善される。図８では抵抗体を介して並列に各電極を繋いでいる。ここで、カソード側で選択できるように電子放出素子を多数配列形成すれば、電子放出型やその他の電子放出素子が好ましく使用できる。
【００４０】
尚、分割された複数のアノードを有する構成は米国特許第５２２５８２０号に開示されているが、これは発光させる蛍光体を選択（アドレス）する為にアノードを分割するものであり、本願に係わる発明の構成要素を全て含むものではない。
【００４１】
図９、図１０は図７、図８の抵抗Ｒｒに相当する部分をより詳しく記したもので、各素子の抵抗Ｒｓを介して画像が信号入力させるスイッチが繋がっている。放電による破壊はこのＲｓ両端の電圧が大きくなりすぎることで生じると考えられる。
【００４２】
以上説明したように、本発明では陽極に（アノード）を分割してコンデンサー構成部に蓄積される電荷を減少させる事である。Ｎ個に分割すれば蓄積電荷量は１／Ｎになる。また電極の分離を、同時に駆動される可能性のある素子が並ぶ方向と非平行にすることにより、分割した電極それぞれに同時に流入する可能性のある電流の範囲は狭くなり、電圧降下を抑制できる。また特には、前記同時に駆動される素子が並ぶ方向と、分割の方向を直交させることにより、各電極に流入する放出電流最大値も１／Ｎに減少するので、上記電圧降下も１／Ｎに出来る。従って付加抵抗により生じる輝度ムラ減少とコンデンサーとして蓄積される電荷減少も同時に実現される。即ち視覚的悪影響なしに効果的に放電ダメージが軽減される。
【００４３】
又、分割した各陽極の面積は必ずしも等しくする必要は無く、図１１に示されるように陽極の面積が異なるように分割してもよい。
【００４４】
一般にＮは大きい程効果は大きいが、Ｎ＝２でも蓄積電荷量を１／２にでき、また陽極ごとに電流制限抵抗を配置する事により流入する放出電流最大値も１／２に減少出来る効果がある。Ｎの最大値は作製精度限界により決まるが電極に対向した画素が１つの場合は電圧降下による輝度分布が好適に抑制されるので、Ｎはｍ×ｌ個にマトリクス状に画素が配列されている場合Ｎ＝ｍ×ｌとして、１画素ごとに分離するのが良い。通常線順次で同時に駆動する素子数程度まで分離するのは容易であり、効果も充分期待できる。
【００４５】
たとえば図１の様に１０００素子を同時駆動する場合には、図１に示すようにフェースプレートのアノードであるＩＴＯ電極を１〜１０００に分割し、このアノードに分割パターンがリアプレートの電子源（図３：例えば、ｖ００４共通電極（走査電極）上の１〜１０００の放出点）に対応するように位置あわせして、図１７の様にパネルとして封着する。
【００４６】
分離されたフェースプレート上のＩＴＯ １０１は同一基板上に設けた高抵抗（膜）１０２を介して共通電極１０５に束ねられ（図１）、電子源から放出された電子を加速するための高電圧が端子１０３及び共通電極１０５を介して印加される。ＩＴＯ間の抵抗値は前述の高抵抗膜１０２の抵抗値と同等以上が好ましいが、１／１００〜１／１０程度以上あれば充分である。上限はない。
【００４７】
しかしながら長方形をしたフェースプレートをｍ×ｌのマトリクス状に分離した場合で端にない電極が生じる場合は、端にない電極までの配線をパターン中に設ける構成をとりうる。そのような配線が必要な孤立した電極を作らないで本発明を実現する時にはｍ、ｌのどちらかは２以下にすることが接続する抵抗や取り出し電極の作製が容易にする。
【００４８】
またフェースプレートのアノードの分割数はリアプレートの素子配列数に対応させて設けずに、放出点１〜４、５〜８、…の放出点のブロック毎にアノードを分割して形成し分割数を少なくすることが出来る。
【００４９】
なおアノードの分割は素子配列に対して直交するように配置し画素中に分割の切れ目がない方が設計が容易だが、図５示すように斜めに交差させても効果は失われない。
【００５０】
ここで、１０００素子同時線順次駆動の例での適正な抵抗値を見積もると、１素子の放出電流を１〜１０μＡとして０．１〜１０００ＭΩが好ましい。抵抗値の実用的な上限は電圧降下がＶａの１〜数割程度以下で輝度ムラを生じない範囲で決められる。
【００５１】
一般に行われている、蛍光体に１０００オングストローム〜２０００オングストローム程度の厚さのメタルバック処理を施した場合には加速された電子の透過率はその加速電圧が１０ｋＶ程度で透過率が１に近く利用効率が高い。その１０ｋＶで加速するように設計した場合に１０ｋＶの加速電圧での電圧降下分１ｋＶを１つの目安とすると、放出電流値により＜１０μＡ，１００ＭΩ、１μＡ，１０００ＭΩ＞などの組み合わせ例が挙げられる。抵抗値の下限はＤＣ的に流れる電流が素子破壊に対して障害がない程度に選択できる。０．１ＭΩ、Ｖａ＝１０ｋＶでは１００ｍＡの電流が流入し、破壊が顕著になる領域である。しかし破壊は電子放出素子特性、配線抵抗値、走査電極・信号電極のスイッチング抵抗値に依存しており壊れなければ更に小さい抵抗でも良い。従って付加する抵抗値は具体的には０．０１ＭΩ〜１０ＧΩから選択される。１ＭΩ〜１００ＭΩがより有効に機能する範囲と考えられる。
【００５２】
また、たとえば、ＴＶ受像機のような高品位の要求には２５６階調が仕様であることから、そのレベル以下に輝度むらを抑えることが重要な意味をもつ。
【００５３】
２５６階調すなわち０．４％の幅に抑えるために、陽極の電圧の変動幅を０．４％程度以内にする必要があるので、抵抗による電圧降下をその幅にとどめればよい。
【００５４】
つまり分割された陽極に抵抗を接続し共通配線で駆動する場合には実際に電子の加速される領域での電圧が精度良くそろっていることが望ましく、共通配線で接続されていない場合には分割された電極、それぞれの電圧が揃うように調整する。
【００５５】
輝度が加速電圧に対してリニアなところを利用するとして、加速電圧Ｖの印加された分割されたアノードの中で同時に点灯する素子の数がｎの場合に、許される電圧降下量をΔＶとするとΔＶ／Ｖが０．００４となればいいのでアノードに接続されている抵抗がＲ、１素子から流れる放出電流値がＩｅの時
ΔＶ＝Ｒ×ｎ×Ｉｅであるから
Ｒ＝０．００４×Ｖ／（ｎ×Ｉｅ） で決まる。
点灯数ｎの最小値は２なので
Ｒ≦０．００２×Ｖ／Ｉｅである。
Ｖａ＝１０ｋＶolt 、Ｉｅ＝５μＡではＲ≦４ＭΩとなる。
また同様にｎが３であればＲ≦２．６７ＭΩである。
【００５６】
単純マトリクス配線を利用して素子を駆動し画像表示を行なう場合には線順次走査を行なうのが一般的である。線順次走査を行なう場合の本発明の好適な適用方法としては加速電極の分割パターンに関して走査時に同時に選択される１行の走査配線に対して垂直に配置する。そのため、分割された加速電極に接続された抵抗による電圧降下の輝度分布に及ぼす影響は１走査配線を横に分割する分割数で１走査配線に接続された電子放出素子の数を割った結果で上式のｎが決まるので分割数を決めた場合により大きな抵抗Ｒを接続出来る。
【００５７】
さらに一般的な薄膜抵抗の作成において０．４％の精度を実現するのにレーザートリミング等の手段が必要で工程の長時間化につながりコストアップの要因となる場合を鑑み、本発明では分割された加速電極に接続された抵抗の精度による輝度バラツキを補正するために分割された電極に対向した素子毎に駆動条件を異ならせることが出来る設定手段をもうけることでこの問題を解決する。
【００５８】
スペーサ上の帯電防止膜は絶縁性基板の表面を導電性膜で被覆することにより、絶縁性基板表面に蓄積した電荷を除去するものであり、通常、帯電防止膜の表面抵抗が１０12Ω以下であるとよい。さらに、十分な帯電防止効果を得るためには、より低い抵抗値であればよく１０11Ω以下であることが好ましく、より低抵抗であれば除電効果が向上する。
【００５９】
帯電防止膜を画像形成装置のスペーサに適用した場合においては、スペーサの表面抵抗は帯電防止及び消費電力からその望ましい範囲に設定される。表面抵抗の下限はスペーサにおける消費電力により制限される。低抵抗であるほどスペーサに蓄積する電荷を速やかに除去することが可能となるが、スペーサで消費される電力が大きくなる。スペーサに使用する帯電防止膜としては比抵抗が小さい金属膜よりは半導電性の材料であることが好ましい。その理由は比抵抗が小さい材料を用いた場合、表面抵抗を所望の値にするためには帯電防止膜の厚みを極めて薄くしなければならないからである。薄膜材料の表面エネルギー及び基板との密着性や基板温度によっても異なるが、一般的に１０2オングストローム以下の薄膜は島状となり、抵抗が不安定で成膜再現性に乏しい。
【００６０】
したがって、比抵抗値が金属導電体より大きく、絶縁体よりは小さい範囲にある半導電性材料が好ましいのであるが、これらは抵抗温度係数が負の材料が多い。抵抗温度係数が負であると、スペーサ表面で消費される電力による温度上昇で抵抗値が減少し、さらに発熱し温度が上昇しつづけ、過大な電流が流れる、いわゆる熱暴走を引き起こす。しかし、発熱量すなわち消費電力と放熱がバランスした状況では熱暴走は発生しない。また、帯電防止膜材料の抵抗温度係数ＴＣＲの絶対値が小さいければ熱暴走しずらい。
【００６１】
ＴＣＲが−１％の帯電防止膜を用いた条件でスペーサ１ｃｍ2 当たりの消費電力がおよそ０．１Ｗを越えるようになるとスペーサに流れる電流が増加しつづけ、熱暴走状態となることが実験で認められた。もちろんスペーサ形状とスペーサ間に印加される電圧Ｖａ及び帯電防止膜の抵抗温度係数により左右されるが、以上の条件から、消費電力が１ｃｍ2 あたり０．１Ｗを越えない表面抵抗の値は１０×Ｖａ2Ω以上である。すなわち、スペーサ上に形成した帯電防止膜の表面抵抗は１０×Ｖａ2Ωから１０11Ωの範囲に設定されると好適である。
【００６２】
上述したように絶縁性基板上に形成された帯電防止膜の膜厚は１０2オングストローム以上が望ましい。一方膜厚が１０4オングストローム以上では膜応力が大きくなって膜はがれの危険性が高まり、また成膜時間が長くなるため生産性が悪い。したがって、膜厚は１０2〜１０4オングストローム、さらには２．０×１０2〜５．０×１０3オングストロームであることが望ましい。比抵抗は表面抵抗と膜厚の積であり、以上に述べた好ましい範囲から、帯電防止膜の比抵抗は１０-5×Ｖａ2〜１０7Ωｃｍであるとよい。さらに表面抵抗と膜厚のより好ましい範囲を実現するためには、２．０×１０-5×Ｖａ2〜５．０×１０6Ωｃｍとするのが良い。
【００６３】
画像形成装置における電子の加速電圧Ｖａは１００以上であり、十分な輝度を得るためには１ｋＶの電圧を要する。Ｖａ＝１ｋＶの条件においては、帯電防止膜の比抵抗は１０〜１０7Ωｃｍが好ましい範囲である。
【００６４】
さらにスペーサには、アノード電極及び配線電極との良好な電気的接触を得るために、金属導電膜により帯状接触電極が好ましく形成されるとよい。すなわち、第１の導電性を有する第１の部材として帯電防止膜を設け、該帯電防止膜と、アノード電極もしくは配線電極との電気的接続を良好にする、第２の導電性を有する第２の部材として接触電極（金属導電膜）を設けるとよい。
【００６５】
そこで、本発明では分割アノード電極にまたがらないようにスペーサを配置して、分割アノード電極を電気的に短絡させることをなくすようにしてもよい。
【００６６】
また、本発明では分割アノード電極にまたがって配置されるスペーサに関して、分割アノード電極を電気的に短絡させることなく上記接触電極を形成するようにしてもよい。
【００６７】
例えば表面抵抗が１０-1〜１０-2Ωに設定された接触電極は、分割アノード電極側については島状に形成する。また、帯電防止膜の表面抵抗は１０8から１０11Ωに設定され、島状接触電極間及び分割アノード電極間の電気的短絡を防止する。さらに、島状接触電極の幅が分割アノード間距離より小さい場合にはスペーサ組み立て時のアライメントが簡単もしくは不要で、従来の姿穴治具を使った簡便な方法によりスペーサを組み立てることが可能である。また、島状接触電極のピッチをスペーサ高さよりも小さく形成した場合には、放出電子軌道に与える影響を抑制でき、望ましい効果を期待できる。
【００６８】
以上のような構成のスペーサを、電流制限抵抗を介して共通接続された複数の分割アノード電極が配置され、さらに電子線の照射によって発光する発光部が形成されたフェースプレートを使用した画像形成装置に適用することにより、高輝度で歪みのない表示画像を得ることが可能で、さらに素子破壊がない高寿命の画像形成装置を作製することが可能である。
【００６９】
図２９、図３０は、本発明のスペーサを利用した画像形成装置の構成の一例を示す模式図であり、図３０は、図２９におけるＡ−Ａ′断面図である。
【００７０】
図２９において、１は電子源基板であるリアプレート、２は陽極基板であるフェースプレート、３はスペーサ、４はリアプレート１の基体である基板、５は電子放出素子、６ａ及び６ｂは電子放出素子５に電圧を印加するための電極、７ａ（走査電極）及び７ｂ（信号電極）は、それぞれ電極６ａ，６ｂに接続されている配線電極、８はフェースプレート２の基体である基板、９はメタルバック、１０は蛍光体である。図３０においては、１１はスペーサに導電性を与え、帯電を緩和する帯電防止膜、１２は膜１１とアノード電極９及びリアプレート上の配線との電気的接続を良好にする接触電極、またｄはスペーサの高さすなわちフェースプレートとリアプレート間の距離、Ｈはフェースプレート側の接触電極の高さ、Ｈ′はリアプレート側の接触電極の高さ、Ｌc はフェースプレート側の島状接触電極の幅、Ｐc はそのピッチ、Ｌa は分割アノード電極を構成する透明電極１１の幅、Ｐa はそのピッチである。リアプレート１とスペーサ１１を接続する例を示しているが、フェースプレート２側に絶縁性フリットを塗布してフェースプレート２とスペーサ１１を接続することも可能である。
【００７１】
リアプレート１は、多数の電子放出素子が基板４上に配列された電子源基板である。基板４としては、石英ガラス、青板ガラス、Ｎａ等の不純物含有量を軽減したガラス、青ガラスにＳｉＯ2 を積層したガラス基板、アルミナ等のセラミックス、及びＳｉ基板等を用いることができるが、特に大画面表示パネルを構成する場合、青板ガラス、カリウム置換ガラス、青板ガラスに液相成長法、ゾル−ゲル法、スパッタ法等によりＳｉＯ2 を積層したガラス基板等が、比較的低コストであり、好ましく用いることができる。電子放出素子５として、ここでは、表面伝導型電子放出素子を用いている。
【００７２】
図３１はこの構成例に係わる画像形成装置の構成図、図３２はこの構成例に係わる画像形成装置の電子源の製法図である。図３１及び図３２において、図２９、図３０に示した部位と同じ部位には図２９、図３０に付した符号と同一の符号を付している。図３２において３１は導電性薄膜、３２は電子放出部である。導電性薄膜３１には、たとえば、１０オングストロームより５００オングストロームの範囲の膜厚の導電性微粒子で構成された微粒子膜が好ましく用いられる。導電性薄膜３１を構成する材料として、種々の導電体、ないし半導体を用いることができるが、特にＰｄ、Ｐｔ、Ａｇ、Ａｕ等の貴金属元素を含む有機化合物を加熱焼成して得られるＰｄ、Ｐｔ、Ａｇ、Ａｕ、ＰｄＯ等が好ましく用いられる。電子放出部３２は、導電性薄膜３１の一部に形成された高抵抗の亀裂により構成され、その内部には、導電性薄膜３１を構成する材料の元素、及び炭素、炭素化合物を含有する数オングストロームから数百オングストロームの範囲の粒径の導電性微粒子が存在する場合もある。
【００７３】
電極６ａ，６ｂとしては、一般的な導体材料を用いることができる。これは例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属或いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ2 、Ｐｄ−Ａｇ等の金属或いは金属酸化物とガラス等から構成される印刷導体、Ｉｎ2 Ｏ3 −ＳｎＯ2 等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
【００７４】
電子放出素子５の配列については、種々のものが採用できる。ここで説明しているのは単純マトリクス配置と称される配列で、電子放出素子５をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子５の電極の一方６ａを、Ｘ方向の配線７ａに共通に接続し、同じ列に配された複数の電子放出素子５の電極の他方６ｂを、Ｙ方向の配線７ｂに共通に接続したものである。Ｘ方向配線電極７ａ、Ｙ方向配線電極７ｂ共に真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は適宜設計される。また、層間絶縁層１４は、ガラス、セラミック等を真空蒸着法、印刷法、スパッタ法等を用いて形成された絶縁体層である。例えば、Ｘ方向配線７ａを形成した基板４の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線７ａとＹ方向配線７ｂの交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線７ａには、Ｘ方向に配列した電子放出素子５の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線７ｂには、Ｙ方向に配列した電子放出素子５の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００７５】
上記構成においては、単純マトリクス駆動により、個別の素子を選択し、独立に駆動可能とすることができる。
【００７６】
このほかに、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数個配し（行方向と呼ぶ）、この配線と直交する方向（列方向と呼ぶ）で、該電子放出素子の上方に配した制御電極（グリッドとも呼ぶ）により、電子放出素子からの電子を制御駆動するはしご状配置のもの等があるが、本発明は特にこれらの配置によって限定されるものではない。
【００７７】
フェースプレート２は、基板８の表面にメタルバック９と蛍光体膜１０等を形成した陽極基板である。基板８としては、透明であることは言うまでもないが、リアプレート用基板４と同様の機械強度、熱物性を有するものが好ましく、大画面表示パネルを構成する場合、青板ガラス、カリウムガラス、青板ガラスに液相成長法、ゾル−ゲル法、スパッタ法等によりＳｉＯ2 を積層したガラス基板等が、好ましく用いることができる。
【００７８】
メタルバック９は、電圧降下をできるだけ小さく抑えるためにＹ方向配線７ｂに平行、Ｘ方向配線７ａに垂直に配置されるよう、フォトリソグラフィーによって分割パターニングされ、さらに分割列毎に１００ＭΩ程度の電流制限抵抗を介して共通接続された取り出し部分に不図示の外部電源から正の高電圧Ｖａが印加される。このとき、分割アノード電極の幅Ｌa 及びピッチＰa は画像形成装置における素子数及びＸ方向配線側の素子ピッチＰx 等によっても異なるが、概ね以下のように規定される。
【００７９】
Ｐa ＝ｎ・Ｐx （ｎ∈Ｎ｜ｎ＜１００）
１０-6ｍ≦Ｐa −Ｌa ≦１０-4ｍ
こうして電子放出素子５より放出された電子はフェースプレート２へ引きつけられ、加速されて蛍光体膜１０に照射される。このとき、入射電子が蛍光体膜１０を発光させるのに十分なエネルギーをもっていれば、そこに輝点を得ることができる。一般に、カラーＴＶ用ＣＲＴに用いられている蛍光体では、数ｋＶから数１０ｋＶの加速電圧で電子を加速して照射して良好な輝度と発色を得ている。ＣＲＴ用の蛍光体は、比較的安価でありながら非常に高い性能を有するため、本発明においても好ましく用いることができる。アノード電極としてメタルバックを採用する場合、蛍光体の発光のうちリアプレート１側への光をフェースプレート２側へ鏡面反射させることにより輝度を向上させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護するという更なる効果もある。アノード電極として透明電極を用いる場合で、かつ支持部材と透明電極を電気的に接続する場合は、透明電極と支持部材の間に蛍光体が介在するが、外囲器内外の圧力差等によって蛍光体はつぶされる為、電気的な接続は実現できる。また透明電極と支持部材の間には蛍光体を配置しない様にしてもよい。
【００８０】
図３１において、外枠１３は、リアプレート１及びフェースプレート２と接続されており、外囲器を形成している。外枠１３とリアプレート１及びフェースプレート２との接続は、リアプレート１、フェースプレート２、外枠１３を構成する材質にもよるが、一例としてガラスを用いた場合、ガラスフリットを用いて融着することができる。スペーサ１１は、耐大気圧支持とリアプレート１とフェースプレート２間の距離ｄを略均等にする目的がある。この距離ｄは、上述の高電圧Ｖａによる真空中の放電を起こさない程度に大きくなければならない。一方、電子放出素子５からの放出電子は有限の拡がり角をもっているため、あまり大きな距離をとると、隣り合う画素との重なりを生じ、混色やコントラスト低下を生じる場合がある。したがって、上記数ｋＶから数１０ｋＶのＶａに対して、数百μｍから数ｍｍ程度の距離ｄ、すなわちスペーサ高さに設定されるのが望ましい。
【００８１】
以下、本発明のスペーサの作製法の一例を述べる。
【００８２】
まず、洗浄したガラス基板に真空蒸着法、スパッタ法、印刷法、引き上げ法等により導電性金属で接触電極を形成する。フェースプレート側の島状接触電極のスケールに関して、図３０における符号を用いると、以下の条件を満足することが望ましい。
【００８３】
第一に如何なるアライメントによっても島状接触電極が複数の分割アノードラインを短絡しない条件、
Ｌc ＜Ｐa −Ｌa …（１）
第二に島状接触電極によって素子間で輝点のバラツキが生じるような電界ムラを抑制する条件、
Ｐc ≦Ｐx ≦Ｐa …（２）
Ｈ≪ｄ …（３）
リアプレート側の帯状接触電極のスケールに関しては、第二の条件を満足することが望ましい。
【００８４】
Ｈ′≪ｄ …（４）
このようにして接触電極が形成されたスペーサは、さらに真空蒸着法、スパッタ法、印刷法、引き上げ法等によって導電性を有する帯電防止膜が形成される。
【００８５】
この帯電防止膜の表面抵抗Ｒｓは、
１０8 Ω＜Ｒｓ＜１０11Ω
なる範囲に望ましく設定される。抵抗の下限は、分割アノード電極間の短絡抑止、消費電力の抑制等から規定され、上限はスペーサの帯電防止効果が認められる範囲に規定される。
【００８６】
以上を満足すれば、スペーサとフェースプレートとの位置合わせをせずに、放電耐性及び放出電子軌道に位置的なバラツキがない均一な画像形成装置を作製できる。
【００８７】
【実施例】
以下、実施例を用いて本発明をさらに詳しく説明する。本発明の理解の容易化のために、参考例についても説明を行う。
【００８８】
実施例及び参考例で示す図面中ＸＹ軸に対してＸ方向に平行に走査配線、Ｙ方向に平行に信号配線が有するものとする。
【００８９】
［参考例１］
図１７で述べた電子放出素子を利用した画像形成装置を試作した。図３に示すようにリアプレートのマルチ電子源はマトリクス配線されたＳＥＣ電子源（後に詳細に述べる）である。図３の３００は各電子放出素子を示す。この電子源は共通配線単位の１０００素子ごとに線順次駆動される。放出点は１０００×５００である。
【００９０】
一方、図１に示すように、フェースプレートは、ガラス基板にベタでＩＴＯ膜を形成した後、２３０μｍピッチ（１０００ライン分）にフォトリソグラフィー工程で分離（１０１）し、片側を１００ＭΩの抵抗体（パターニングしたＮｉＯ膜（１０２））を介して束ねて高電圧を端子１０３から印加出来るようにした。
【００９１】
次に図２に示すように分離したＩＴＯ上に蛍光体ＺｎＳ（Ｃｕドープ）を塗布焼成し２０１，２０２、冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するフェースプレートとした。
【００９２】
リアプレートの共通配線ｖ００１，ｖ００２，…とフェースプレートのＩＴＯ分離配線１０１とは直交（交差）するよう配置した。本参考例では共通配線ｖ００１，ｖ００２，…ｖ５００は走査配線であり、各配線上の１０００個の素子は同時に電子を放出する可能性があるが、同時に駆動される可能性のある素子が並ぶ方向（走査配線の方向）と非平行にアノード電極を分割することにより、各アノード電極に流れる電流の変化の範囲を抑制している。
【００９３】
図１のフェースプレートと図３のリアプレート間を２ｍｍにし、高電圧Ｖａ：５ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。リアプレート、フェースプレート間の放電の影響を調べるために、画像形成装置内の真空度を落とす（悪くする）ことにより計測を行った。外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより放電は２回／時間程度観測されたが、画素の大幅な輝度劣化は認められなかった。比較のため試作したフェースプレートのＩＴＯを分離しない（図４）場合は縦、横の配線に沿って画素の大幅な輝度劣化が認められた。
【００９４】
図４において４０１はＩＴＯ膜、４０３は取り出し電極を示す。
【００９５】
以下、本発明に使用した表面伝導型（ＳＣＥ）電子放出素子について説明する。図１２は、本発明を適用可能な平面型表面伝導型電子放出素子の構成を示す模式図であり、図１２（ａ）は平面図、図１２（ｂ）は断面図である。図１２において３１１は基板、３１２と３１３は素子電極、３１４は導電性薄膜、３１５は電子放出部である。
【００９６】
基板３１１としては、石英ガラス、Ｎａ等の不純物含有量を減少したガラス、青板ガラス、青板ガラスにスパッタ法等により形成したＳｉＯ2 を積層したガラス基板及びアルミナ等のセラミックス及びＳｉ基板等を用いることができる。対向する素子電極３１２，３１３の材料としては、一般的な導体材料を用いることができる。これは例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属或いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ2 、Ｐｄ−Ａｇ等の金属或いは金属酸化物とガラス等から構成される印刷導体、Ｉｎ2 Ｏ3 −ＳｎＯ2等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
【００９７】
素子電極間隔ＳＬ、素子電極長さＳＷ、導電性薄膜３１４の形状等は、応用される形態等を考慮して設計される。素子電極間隔ＳＬは、好ましくは数千オングストロームから数百マイクロメートルの範囲とすることができ、より好ましくは、素子電極間に印加する電圧等を考慮して数マイクロメートルから数十マイクロメートルの範囲とすることができる。
【００９８】
素子電極長さＳＷは、電極の抵抗値、電子放出特性を考慮して、数マイクロメートルから数百マイクロメートルの範囲とすることができる。素子電極３１２，３１３の膜厚ｄは、数百オングストロームから数マイクロメートルの範囲とすることができる。尚、図１２に示した構成だけでなく、基板３１１上に、導電性薄膜３１４、対向する素子電極３１２，３１３の順に積層した構成とすることもできる。
【００９９】
導電性薄膜３１４には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。その膜厚は、素子電極３１２，３１３へのステップカバレージ、素子電極３１２，３１３間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定されるが、通常は、数オングストロームから数千オングストロームの範囲とするのが好ましく、より好ましくは１０オングストロームより５００オングストロームの範囲とするのが良い。その抵抗値は、Ｒｓが１０2から１０7Ω／□の値である。なおＲｓは、厚さがｔ、幅がｗで長さがｌの薄膜の抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｔ×ｗ）とおいたときに現れる。ここでは、フォーミング処理については、通電処理を例に挙げて説明するが、フォーミング処理はこれに限られるものではなく、膜に亀裂を生じさせて高抵抗状態を形成する処理であれば通電処理以外のものであっても良い。
【０１００】
導電性薄膜３１４を構成する材料は、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ2 、Ｉｎ2 Ｏ3 、ＰｂＯ、Ｓｂ2 Ｏ3 等の酸化物、ＨｆＢ2 、ＺｒＢ2 、ＬａＢ6 、ＣｅＢ6 、ＹＢ4 、ＧｄＢ4 等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等の中から適宜選択される。
【０１０１】
ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造は、微粒子が個々に分散配置した状態あるいは微粒子が互いに隣接、あるいは重なり合った状態（いくつかの微粒子が集合し、全体として島状構造を形成している場合も含む）をとっている。微粒子の粒径は、数オングストロームから数千オングストロームの範囲、好ましくは、１０オングストロームから２００オングストロームの範囲である。なお、本明細書では頻繁に「微粒子」という言葉を用いるので、その意味について説明する。
【０１０２】
小さな粒子を「微粒子」と呼び、これよりも小さいものを「超微粒子」と呼ぶ。「超微粒子」よりもさらに小さく原子の数が数百個程度以下のものを「クラスター」と呼ぶことは広く行われている。
【０１０３】
しかしながら、それぞれの境は厳密なものではなく、どの様な性質に注目して分類するかにより変化する。また「微粒子」と「超微粒子」を一括して「微粒子」と呼ぶ場合もあり、本明細書中での記述はこれに沿ったものである。「実験物理学講座１４ 表面・微粒子」（木下是雄編、共立出版 １９８６年９月１日発行）では次のように記述されている。
【０１０４】
「本稿で微粒子と言うときにはその直径がだいたい２〜３μｍ程度から１０ｎｍ程度までとし、特に超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎｍ程度までを意味することにする。両者を一括して単に微粒子と書くこともあってけっして厳密なものではなく、だいたいの目安である。粒子を構成する原子の数が２個から数十〜数百個程度の場合はクラスターと呼ぶ。」（１９５ページ２２〜２６行目）
付言すると、新技術開発事業団の“林・超微粒子プロジェクト”での「超微粒子」の定義は、粒径の下限はさらに小さく、次のようなものであった。「創造科学技術推進制度の“超微粒子プロジェクト”（１９８１〜１９８６）では、粒子の大きさ（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒子”（ｕｌｔｒａ ｆｉｎｅ ｐａｒｔｉｃｌｅ）と呼ぶことにした。すると１個の超微粒子はおよそ１００〜１０8個くらいの原子の集合体という事になる。原子の尺度でみれば超微粒子は大〜巨大粒子である。」
（「超微粒子 創造科学技術」林主税、上田良二、田崎明編；三田出版 １９８８年２ページ１〜４行目）「超微粒子よりさらに小さいもの、すなわち原子が数個〜数百個で構成される１個の粒子は、ふつうクラスターと呼ばれる」（同書２ページ１２〜１３行目）
上記のような一般的な呼び方をふまえて、本明細書において「微粒子」とは多数の原子・分子の集合体で、粒径の下限は数オングストローム〜１０オングストローム程度、上限は数μｍ程度のものを指すこととする。
【０１０５】
電子放出部３１５は、導電性薄膜３１４の一部に形成された高抵抗の亀裂により構成され、導電性薄膜３１４の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。電子放出部３１５の内部には、数オングストロームから数百オングストロームの範囲の粒径の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性薄膜３１４を構成する材料の元素の一部、あるいは全ての元素を含有するものとなる。電子放出部３１５及びその近傍の導電性薄膜３１４には、炭素及び炭素化合物を有することもできる。
【０１０６】
上述の表面伝導型電子放出素子の製造方法としては様々な方法があるが、その一例を図１３に模式的に示す。
【０１０７】
以下、図１３を参照しながら製造方法の一例について説明する。図１３においても、図１２に示した部位と同じ部位には図１２に付した符号と同一の符号を付している。
【０１０８】
１）基板３１１を洗剤、純水及び有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基板３１１上に素子電極３１２，３１３を形成する（図１３（ａ））。
【０１０９】
２）素子電極３１２，３１３を設けた基板３１１に、有機金属溶液を塗布して、有機金属薄膜を形成する。有機金属溶液には、前述の導電性薄膜３１４の材料の金属を主元素とする有機金属化合物の溶液を用いることができる。有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性薄膜３１４を形成する（図１３（ｂ））。ここでは、有機金属溶液の塗布法を挙げて説明したが、導電性薄膜３１４の形成法はこれに限られるものでなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散・塗布法、ディッピング法、スピンナー法等を用いることもできる。
【０１１０】
３）つづいて、フォーミング工程を施す。このフォーミング工程の方法の一例として通電処理による方法を説明する。素子電極３１２，３１３間に、不図示の電源を用いて通電を行うと、導電性薄膜３１４の部位に構造の変化した電子放出部５が形成される（図１３（ｃ））。通電フォーミングによれば導電性薄膜３１４に局所的に破壊、変形もしくは変質等の構造の変化した部位が形成される。該部位が電子放出部３１５を構成する。通電フォーミングの電圧波形の例を図１４に示す。
【０１１１】
電圧波形は、パルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図１４（ａ）に示した手法とパルス波高値を増加させながら、電圧パルスを印加する図１４（ｂ）に示した手法がある。
【０１１２】
図１４（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔である。通常Ｔ１は１マイクロ秒〜１０ミリ秒、Ｔ２は、１０マイクロ秒〜１００ミリ秒の範囲で設定される。三角波の波高値（通電フォーミング時のピーク電圧）は、表面伝導型電子放出素子形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は三角波に限定されるものではなく、矩形波など所望の波形を採用することができる。
【０１１３】
図１４（ｂ）におけるＴ１及びＴ２は、図１４（ａ）に示したのと同様とすることができる。三角波の波高値（通電フォーミング時のピーク電圧）は、例えば０．１Ｖステップ程度づつ、増加させることができる。
【０１１４】
通電フォーミング処理の終了は、パルス間隔Ｔ２中に、導電性薄膜２を局所的に破壊、変形しない程度の電圧を印加し、電流を測定して検知することができる。例えば０．１Ｖ程度の電圧印加により流れる素子電流を測定し、抵抗値を求めて１ＭΩ以上の抵抗を示した時、通電フォーミングを終了させる。
【０１１５】
４）フォーミングを終えた素子には活性化工程と呼ばれる処理を施すのが好ましい。活性化工程とは、この工程により素子電流Ｉｆ、放出電流Ｉｅが著しく変化する工程である。
【０１１６】
活性化工程は、例えば有機物質のガスを含有する雰囲気下で、通電フォーミングと同様に、パルスの印加を繰り返すことで行うことができる。この雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空容器内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる他、イオンポンプなどにより一旦十分に排気した真空中に適当な有機物質のガスを導入することによっても得られる。このときの好ましい有機物質のガス圧は、前述の応用の形態、真空容器の形状や有機物質の種類などにより異なるため場合に応じ適宜設定される。適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセント、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等が使用できる。この処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が素子上に堆積し、素子電流Ｉｆ、放出電流Ｉｅが著しく変化するようになる。活性化工程の終了判定は、素子電流Ｉｆと放出電流Ｉｅを測定しながら適宜行う。なお、パルス幅、パルス間隔、パルス波高値などは適宜設定される。
【０１１７】
炭素及び炭素化合物とは、例えばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含する。ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２００オングストローム程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２０オングストローム程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す）であり、その膜厚は、５００オングストローム以下の範囲とするのが好ましく、３００オングストローム以下の範囲とすることがより好ましい。
【０１１８】
５）このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質排気する工程である。真空容器内の圧力は、１〜３×１０-7Ｔｏｒｒ以下が好ましく、さらに１×１０-8Ｔｏｒｒ以下が特に好ましい。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることが出来る。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や電子放出素子に吸着した有機物質分子を排気しやすくなるのが好ましい。このときの加熱条件は、８０〜２００℃で５時間以上が望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。
【０１１９】
安定化工程を行った後の駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、真空度自体は多少低下しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素あるいは炭素化合物の堆積を抑制でき、結果として素子電流Ｉｆ、放出電流Ｉｅが安定する。
【０１２０】
［参考例２］
本参考例では、図１５に示すようにフェースプレートガラス基板上に導電性ブラックストライプ；ＢＳ（カーボン６０％、水ガラス成分４０％を分散したもの）をスクリーン印刷した（１００１）。幅１００μｍ、ピッチ２３０μｍ、厚み１０μｍとした。抵抗値は１５０Ω／□である。
【０１２１】
さらに高抵抗体としてＲｕＯ2 を印刷した。抵抗値は幅１００μｍ長さ７５０μｍで１０ＭΩであった（１００２）。次にＣＲＴ用蛍光体Ｐ２２をＲ、Ｇ、ＢをＢＳ間にストライプ状に１０μｍ厚で塗布、焼成した。続いてＡｌのメタルバックを施した（１００３）。アクリル系の樹脂をディッピングで成形後１０００オングストロームのＡｌを蒸着、焼成する。Ａｌ側からレーザ加工によりＡｌ膜を分離することにより目的のフェースプレートを得た。
【０１２２】
本素子を参考例１のリアプレートと参考例１と同様に封着し、パネルを形成し同様の耐放電テストを行ったところ、放電は２〜５回／時間程度観測されたが画素の大幅な輝度劣化は認められず、Ａｌ膜を分離しないものと比較して放電ダメージを顕著に減少させる効果が認められた。又試験的に１ライン、１０ライン、１００ライン毎に分離幅を変えてテストしたところ細かい分離幅の方が、放電ダメージが小さく有効である事がわかった。（図１５はこのレーザ加工の様子を模式図的に示したものである。）
具体的には１ライン、１０ラインの分離領域では画素の大幅な輝度劣化はなかったが１００ライン部では数画素にわたる劣化が（輝度低下が）認められた。
【０１２３】
比較例として行ったＡｌを分離しないパネルでは参考例１と同様の配線にそって画素の大幅な輝度劣化が生じた。
【０１２４】
［参考例３］
本参考例では図１６（ａ）、図１６（ｂ）に示すように、参考例２で行った樹脂ディッピングの後Ａｌ斜め蒸着を行った図１６において１１０５は蛍光体、１１０６はフェースプレートを構成するガラス基板、１１０７は蒸着Ａｌ膜である。
【０１２５】
ＢＳ１１０１の高さはＡｌビーム１１０２の影を形成するよう２５μｍとした。ここにＡｌビーム１１０２を斜め方向からあてることにより、分割されたＡｌ膜１１０７を設けた。焼成後１ライン毎の素子分離が大部分（９０％以上）が１００ＭΩ以上である事を確認、作成されたフェースプレートとリアプレートとを封着し、素子活性化後、参考例１と同様の耐放電テストを行ったところ、Ａｌ膜を分離しないサンプルと比較し放電に対して有意な改善が認められた。すなわち放電回数は〜３回／時間であったが、放電にともなう大幅な輝度劣化は認められなかった。比較例サンプルでは参考例２で示したものと同じように配線にそった画素の大幅な輝度劣化が発生した。完全にアノード（Ａｌのメタルバック）分離が出来なくても、ある程度有効である事が実験からも確認出来た。これは不完全な素子分離によっても、蓄積電荷容量が減少している効果によるものと考えられる。
【０１２６】
［参考例４］
本参考例ではフェースプレートを構成するガラス基板上に導電性ブラックストライプ；ＢＳ（カーボン６０％、水ガラス成分４０％を分散したもの）をスクリーン印刷した。本参考例では導電性ブラックストライプがアノード電極を兼ねる。幅１００μｍ、ピッチ２３０μｍ、厚み１０μｍとした。抵抗値は１５０Ω／□である。高抵抗体としてＲｕＯ2 を印刷した。抵抗値は幅１００μｍ長さ７５０μｍで１０ＭΩであった。次に低抵抗化処理済 ＧＲＥＥＮ蛍光体（ＺｎＳ、Ｃｕ ｄｏｐｅｄ Ｉｎ2 Ｏ3 添加、比抵抗〜１０9Ωｃｍ）を１０μｍ厚で表示部全面に形成した。導電性ＢＳ間の抵抗値はＲｕＯ2 の抵抗値１０ＭΩと隣接ＢＳ間の導電性蛍光体抵抗〜３００ＭΩの並列抵抗で分離されている。参考例１と同様に画像形成装置を形成し、放電による劣化特性を比較したところ、参考例１のＩＴＯパターンによる素子分離の場合と同様な有効な結果を得た。低抵抗化処理をしないＺｎＳを用いた場合は１０12Ωｃｍの比抵抗であり、若干のチャージアップ現象がみられたが、放電耐性は効果が認められた。このように初めに述べたように、フェースプレート陽極上で１〜１００ＭΩ程度の分離ができれば、本発明が有効であることが実証された。
【０１２７】
［参考例５］
本参考例ではフェースプレートを構成するガラス基板上に透明導電性膜をシート抵抗値が１００ＫΩ／□になるようにＳｂをドープしたＩｎ2 Ｏ3 で形成した。
【０１２８】
参考例１のようにストライプ状にパターニングし、参考例１と同様分割されたアノード１つあたりの抵抗を１００ＭΩとした後、取り出し部にＡｇ印刷電極１０３、蛍光体（不図示）を形成、焼成した（図１）。ただし本参考例ではアノードが有意な抵抗を有しており、アノード自体がアノードが抵抗体を介して接続される際の抵抗体を兼ねるので、別個に設けた抵抗体１０２はない。
【０１２９】
参考例１と同じ封着工程でリアプレートと対向させてパネル化しディスプレーとした。放電に対する耐性は図４に示す比較用ベタ低抵抗ＩＴＯサンプルより優れており、電圧降下による輝度ムラも実用に耐える程度であった。線順次駆動実験中の同時放出電流はΣＩｅ＝０〜１ｍＡであり、ＤＣ印加電圧の電圧降下による輝度ムラは許容出来る範囲であった。
【０１３０】
［参考例６］
本参考例では電子放出素子として電界放出型電子放出素子（ＦＥ）を用いた。
【０１３１】
図６に示すように、リアプレートを構成するガラス基板７０７に、陰極膜７０６、アモルファスＳｉ抵抗膜７０１、ＳｉＯ2 絶縁膜７０２、ゲート膜７０３を順次積層する。続いて、ドライエッチングにより２μｍの穴を開けた後、ＳｉＯ2 層のみ選択的にドライエッチングで除去した。つぎに、ゲート上にＮｉカソード配線膜を形成後、冷陰極材のＭｏ７０４を回転斜方蒸着により成膜した。ゲート上のＭｏ膜はＮｉのリフトオフにより除去しＦＥ電子源を形成した。各電子放出ユニットは図６（ａ）のような構造をしている。
【０１３２】
この電子放出素子を〜２０００個を１画素として１０００×５００の陰極側電子放出源をリアプレートとした。陽極側は［参考例１］の方法で蛍光体を塗布したフェースプレートを用い、リアプレートと封着してディスプレーパネルを形成した。
【０１３３】
フェースプレート、リアプレート間に６００Ｖ電圧を印加、リアプレートはカソード配線、ゲート電極で選択的に必要画素を駆動することで平面ディスプレーを実現した。陽極のＩＴＯを分割しなかった（図４）のフェースプレートを用いたパネルはゲート電極、Ｍｏ陰極先端部の放電による劣化が顕著であったが、（図１）のＩＴＯ分割したフェースプレートを用いた方は放電劣化が著しく軽減され、本発明の有効性が実証された。すなわちＩＴＯを分割した場合は一定時間駆動中の放電による画素の輝度の大幅な劣化はなかった。比較例では放電により輝度が５０％以下になった画素が２０点見られた。
【０１３４】
［参考例７］
本参考例のフェースプレート構造について述べる。参考例１と同様にガラス基板にＩＴＯ膜を形成、２３０μｍピッチ（１５００ライン分）に分離し、片側を１００ＭΩの抵抗体（スクリーン印刷によりＲｕＯ2 を分離形成）を介して束ねて高電圧を印加出来るようにした（図１）。
【０１３５】
次に分離したＩＴＯ上の分離溝毎に絶縁性ブラックストライプを印刷、次に、分離したＩＴＯストライプ１０１上に各色ＲＧＢ蛍光体（Ｐ２２）を周期的に塗布焼成した。Ａｌメタルバック形成後ＢＳ上に沿ってレーザ加工しＡｌメタルバックも分離し、後述する冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するカラーフェースプレートとした（図１）。
【０１３６】
リアプレートは１５００×５００のＳＣＥ電子放出素子を形成し、図３に示す共通配線とフェースプレートのＩＴＯ分離配線とは直交（交差）するよう、かつ電子放出素子とＲＧＢ蛍光体が対向するようにアライメント封着した。
【０１３７】
フェースプレートとリアプレートとの間隔は３ｍｍとし高電圧Ｖａ；８ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより行い、駆動初期は〜５回／時間程度観測されたが、リアプレート側の素子劣化は認められなかった。すなわち画素の輝度の大幅な劣化は認められなかった。比較のため試作したフェースプレートのＩＴＯを分離しない場合は放電に因る画素の輝度の大幅な劣化が横、縦の配線に沿って認められる場合があった。
【０１３８】
［参考例８］
本参考例でのフェースプレート構造について述べる。
【０１３９】
図２０に示すように、フェースプレートガラス基板上にＡｇの取り出し配線３箇所１０３を印刷した。縦横の絶縁性ブラックストライプをスクリーン印刷した。横幅１００μｍ、横ピッチ２８２μｍ、縦幅３００μｍ、縦ピッチ８４２μｍ、厚み１０μｍとした。取り出し配線を外付け抵抗３つを介して電源Ｖ１、Ｖ２及びＶ３に接続し加速電圧が掛けられるようにした。それぞれの抵抗値は１０．１ＭΩと１０．３ＭΩ、１０．４ＭΩであった。
【０１４０】
次にＣＲＴ用蛍光体Ｐ２２をＲ、Ｇ、ＢをＢＳ間にストライプ状に１５μｍ厚で塗布、焼成した。続いてＡｌメタルバックを形成した。（アクリル系の樹脂をディッピングで形成後１０００オングストロームのＡｌ蒸着、焼成する。）本フェースプレートは約１６：９の表示エリアをもっている。
【０１４１】
左右から３２０個目の縦のブラックストライプにそって２本Ａｌ側からレーザ加工によりＡｌ膜を分離することにより目的のフェースプレートを得た。リアプレートは２５５６×４８０のＳＣＥ電子放出素子を形成した。
【０１４２】
電子放出素子とＲＧＢ蛍光体が対向するようにフェースプレートとリアプレートをアライメントし封着した。フェースプレートとリアプレート間隔は３ｍｍとし高電圧Ｖａ；８ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。
【０１４３】
全面を発光させＣＣＤで計測したところ抵抗値のバラツキと同様に一番抵抗値の高い抵抗が接続された取り出し電極高圧を供給する分割された加速電極に対応した面の輝度が暗かったが、高圧電源の出力を調整し駆動したところ分割電極に対応した輝度差は計測誤差以内にすることが出来た。
【０１４４】
リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより駆動初期は〜５回／時間程度観測されたが、リアプレート側の素子劣化は認められなかった。また、ＮＴＳＣ画像等の４：３の縦横比率を画面中央に出す場合に外側の領域の高圧を０．３ｋＶ落としたところ放電回数が減り〜２回／時間程度観測されたが、高圧を落とした領域では放電は観測されなかった。また放電による画素の輝度の劣化は認められなかった。
【０１４５】
［参考例９］
本参考例ではリアプレートのマルチ電子源はマトリクス配線されたＳＣＥ電子源である。この電子源は共通配線単位の１５００素子ごとに線順次駆動される。放出点は１５００×５００である。
【０１４６】
一方、図２１に示すように、フェースプレートは、ガラス基板２１０１に２分割されたＩＴＯ膜２１０２を形成、取り出し電極１０３を形成し１０ｋΩの外付け抵抗（不図示）を介し高電圧を印加出来るようにした。
【０１４７】
次にＩＴＯ上に縦横に絶縁性ブラックストライプを幅１００μｍ、ピッチ２３０μｍ、厚み１０μｍと印刷した（不図示）。次にＣＲＴ用蛍光体Ｐ２２に導電性を付加したもの（Ｉｎ2 Ｏ3 添加、比抵抗〜１０9Ωｃｍ）各色Ｒ、Ｇ、ＢをＢＳ間にストライプ状に１０μｍ厚で塗布、焼成した（２１０３）。続いてＡｌのメタルバックを施した（２１０４）。（アクリル系の樹脂をディッピングで形成後１０００オングストロームのＡｌを蒸着、焼成する。）Ａｌメタルバック形成後ＢＳ上に沿ってレーザ加工しＡｌ膜を分離することで冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するカラーフェースプレートとした。
【０１４８】
図２２に本参考例のフェースプレートの模式的な断面図を示す。
【０１４９】
ガラス基板２２０１、ＩＴＯ膜２２０２、ブラックストライプ２２０３、蛍光体２２０４、メタルバック２２０５である。画素ごとのメタルバックはブラックストライプと蛍光体の抵抗で絶縁分離されており放電時の電流は１画素分の大きさのメタルバックの容量成分にたまるわずかな電荷で決まる電流は流れてしまうが電源から供給される分は蛍光体の抵抗及び外付け抵抗で制限されるので素子破壊にいたるような電流は流れない。導電性のない蛍光体を用いたフェースプレートも作製したが、帯電により若干の輝度低下が見られたが放電時の電流抑制の効果は同様にあった。
【０１５０】
リアプレートとフェースプレートは電子放出素子とＲＧＢ蛍光体が対向するようにアライメントし封着した。フェースプレートとリアプレート間隔は３ｍｍとし高電圧Ｖａ；８ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより駆動初期は〜８回／時間程度観測されたが、画素の大幅な輝度劣化は認められなかった。比較のため試作したフェースプレートのメタルバックを分離しない場合は放電に因る縦、横の配線に沿って画素の大幅な輝度劣化が認められた。
【０１５１】
［参考例１０］
本参考例ではリアプレートのマルチ電子源はマトリクス配線されたＳＣＥ電子源である。この電子源は共通配線単位の２５５６素子ごとに線順次駆動される。放出点は２５５６×４８０である。
【０１５２】
一方、フェースプレート構造の部分拡大図を図２３に示す。
【０１５３】
フェースプレートを構成するガラス基板２３０１上にＡｇの取り出し配線２３０３を印刷した。絶縁性ブラックストライプ２３０５をスクリーン印刷した。横幅１００μｍ、横ピッチ２８２μｍ、厚み１０μｍとした。高抵抗体としてＲｕＯ2 を印刷した（２３０２）。抵抗値は幅１００μｍ、長さ７５０μｍであり１００ＭΩであった。
【０１５４】
次にＣＲＴ用蛍光体Ｐ２２をＲ、Ｇ、ＢをＢＳ間にマトリクス状に１５μｍ厚で塗布、焼成した。続いてＡｌメタルバックを形成した（２３０４）。（アクリル系の樹脂をディッピングで形成後１０００オングストロームのＡｌを蒸着、焼成する。）ブラックストライプにそってＡｌ側からレーザ加工によりＡｌ膜を分離する。
【０１５５】
次に走査ラインに垂直に２分割することにより図２４に示す様な目的のフェースプレートを得た。図２４はフェースプレートとリアプレートを重ね合せた図である。すなわち、それぞれの電子放出素子に対応した幅で加速電極であるメタルバックがストライプ状に分離されたフェースプレートである。
【０１５６】
リアプレートの共通配線ｖ００１，ｖ００２，…とフェースプレートの分離されたアルミのメタルバック２３０４とが図の通り、直交（交差）するよう配置した。
【０１５７】
表示パネルの配線は、端子Ｄｘ１からＤｘｍ（ｍ＝２５５６）及びＤｙ１からＤｙｎ（ｎ＝４８０）を介して外部の電気回路と接続されている。走査回路２３０６の出力はそれぞれリアプレートの端子Ｄｙ１からＤｙｎに接続され共通配線ｖ００１，ｖ００２を１ライン３０μｓｅｃ、６０Ｈｚでスクロールし駆動する。
【０１５８】
走査回路２３０６について説明する。同回路は、内部にｎ個のスイッチング素子を備えるもので、各スイッチング素子は、図示せぬ直流電圧源の２つの出力電圧ＶｓもしくはＶｓｎのいずれか一方を選択し、表示パネルの端子Ｄｙ１ないしＤｙｎと電気的に接続するものである。各スイッチング素子は、タイミング信号発生回路２６０７が出力する制御信号Ｔｓｃａｎにもとづいて出力が電位ＶｓとＶｎｓの２値間で切り換えられる。
【０１５９】
次に、入力された画像信号の流れについて図２６を用いて説明する。
【０１６０】
入力されたコンポジット画像信号をデコーダで３原色の輝度信号及び水平、垂直同期信号（ＨＳＹＮＣ，ＶＳＹＮＣ）に分離する。タイミング信号発生回路２６０７ではＨＳＹＮＣ，ＶＳＹＮＣ信号に同期した各種タイミング信号を発生させる。
【０１６１】
画像データ（輝度データ）はシフトレジスタ２６０８に入力される。シフトレジスタ２６０８は、時系列的にシリアルに入力される画像データを、画像の１ラインを単位としてシリアル／パラレル変換するためのもので、前記制御回路２６０７より入力される制御信号（シフトクロック）Ｔsft に基づいて動作する。パラレル信号に変換された画像１ライン分のデータ（電子放出素子 Ｎ素子分の駆動データに相当する）は、Ｉd1〜Ｉdnの並列信号としてラッチ回路２６０９に対して出力される。
【０１６２】
ラッチ回路２６０９は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶回路であり、制御回路２６０７より送られる制御信号Ｔmry に従ってＩd1〜Ｉdnを同時に記憶する。記憶されたデータは、Ｉ′d1〜Ｉ′dnとしてパルス幅変調回路２６１０に対して出力される。
【０１６３】
パルス幅変調回路２６１０は、前記画像データＩ′d1〜Ｉ′dnに応じて一定の波高値の電圧パルスを発生するが、入力されるデータに対応する電圧パルスの長さを変調するパルス幅変調方式の回路を用いる。
【０１６４】
パルス幅変調回路２６１０で画像信号強度に対応したパルス幅を持つドライブパルスをＩ″d1〜Ｉ″dnとして出力する。より具体的には、画像データの輝度レベルが大きい程幅の広い電圧パルスを出力するもので、例えば波高値として７．５［Ｖ］、最高輝度に対して３０［μｓｅｃ］の電圧パルスを出力するものである。上記出力信号Ｉ″d1〜Ｉ″dnは、表示パネル１０１の端子Ｄｙ１〜Ｄｙｍに印加される。
【０１６５】
電圧出力パルスが供給されたパネルでは走査回路が選択した行に接続された表面伝導型放出素子のみが供給されたパルス幅に応じた期間だけ電子を放出する。
【０１６６】
フェースプレートとリアプレートとの間に高電圧Ｖａ；５ｋＶを印加した状態では電子が加速され蛍光体が発光する。走査回路が選択する行を順次走査することで２次元画像が形成される。
【０１６７】
リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより３回／時間程度観測されたが、リアプレート側の素子劣化は認められなかった。比較のため試作したフェースプレートのＩＴＯを分離しない（図４）場合は放電に因る素子劣化が横、縦の配線に沿って認められた。
【０１６８】
また、１つの分割された加速電極に対応して配置されているＲ、Ｇ、Ｂそれぞれの素子は同一の入力信号に対して他の素子の点灯の有無によらず一定の輝度値を示していた。例えばＲに２４０の指示値を与えた状態でＧ、Ｂそれぞれの素子の発光を変化させた時もＲの輝度は変化しなかった。
【０１６９】
［参考例１１］
本参考例では参考例１と同様なリアプレートを用いる。
【０１７０】
一方、フェースプレートに関しては図２７に示すようにＩＴＯ膜の分離のピッチを変更し２３０×５μｍピッチに分離し、片側を１００ＭΩの抵抗体（パターニングしたＮｉＯ膜（１０２））を介して束ねて高電圧を印加出来るようにした。また上記の高抵抗膜の個々の精度に関しては特に注意を払わずに作製した。
【０１７１】
このとき１００ＭΩの抵抗体の抵抗値は５％程度のバラツキを持っていた。
【０１７２】
次に分離したＩＴＯ上に蛍光体ＺｎＳ（Ｃｕドープ）を塗布焼成し冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するフェースプレートとした。
【０１７３】
本参考例では、分割した電極領域毎の特性の差を、各電極領域に電子を放出する電子放出素子の駆動条件を制御することによって、より望ましい状態に補正している。より具体的には、特性の差を少なくするように補正している。電極領域毎の特性の差とは、例えば各領域毎の発光状態の違いなどによって顕われる。電子放出素子の駆動条件の制御は、例えば電子放出素子への印加電圧や、パルス幅変調する際の電圧印加時間等の印加信号波形を制御することによって実現することができる。
【０１７４】
本参考例ではリアプレートの変調配線の駆動回路の５ライン毎に駆動電流値を設定出来るＲＯＭ２７１１を配置しパネル作製後、同条件で全面を発光させＣＣＤで計測したところ抵抗値のバラツキと同様な５％程度のバラツキがあったため、補正値をＲＯＭに書き込み駆動したところ分割電極に対応した輝度バラツキは計測誤差以内にすることが出来た。
【０１７５】
図２７の取り出し部１０３とリアプレート間２ｍｍに高電圧Ｖａ；５ｋＶを印加した。線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールした。リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより２回／時間程度観測されたが、画素の輝度の大幅な劣化は認められなかった。
【０１７６】
［参考例１２］
本参考例では参考例１と同様だが走査配線と信号配線の上下関係を逆にしたリアプレートを用いる。一方、図１に示すように、フェースプレートは、ガラス基板に２３０×３μｍピッチ（１０００ライン分）で絶縁性ブラックストライプを印刷、パターニングしたＲｕＯ2 膜（２．６ＭΩの抵抗体）を作製する。
【０１７７】
次に分離したブラックストライプ間に各色ＲＧＢ蛍光体（Ｐ２２）を周期的に塗布焼成した。Ａｌメタルバック形成後ＢＳ上に沿って２本おきにレーザ加工しＡｌメタルバックも分離し、後述する冷陰極マルチ電子源（リアプレート）に対して陽極高電圧を印加するカラーフェースプレートとした。すなわち、１画素ＲＧＢの３つの電子放出素子に対応した幅でメタルバックが分離配置されたフェースプレートである。
【０１７８】
リアプレートの共通配線ｖ００１，ｖ００２，…とフェースプレートの分離メタルバック膜とは交差（直交）するよう配置した。図２８にリアプレートの平面図を示す。
【０１７９】
スペーサ２８１５は、リアプレート側では列方向配線上に、フェースプレート側では分離したメタルバック面上に複数のメタルバックにまたがらないように、導電性のフィラーあるいは金属等の導電材を混合した導電性フリットガラス（不図示）を介して配置し、上記気密容器の封着と同時に、大気中で４００℃乃至５００℃で１０分以上焼成することで、接着しかつ電気的な接続も行った。
【０１８０】
線順次駆動はＴＶレートで１ライン３０μｓｅｃでスクロールし出力パルスが供給されたパネルでは走査回路が選択した行に接続された表面伝導型放出素子のみが供給されたパルス幅に応じた期間だけ電子を放出する。フェースプレートとリアプレートとの間に高電圧Ｖａ；５ｋＶを印加した状態で電子が加速され蛍光体が発光する。走査回路が選択する行を順次走査することで２次元画像が形成される。
【０１８１】
リアプレート、フェースプレート間の放電は外部回路の測定及び蛍光体の輝点をＣＣＤにより検出することにより３回／時間程度観測されたが、画素の輝度の大幅な劣化は認められなかった。また、１つの分割された加速電極に対応して配置されているＲ、Ｇ、Ｂそれぞれの素子は同一の入力信号に対して他の素子の点灯の有無によらずに一定の輝度値を示していた。例えばＲに２４０の指示値を与えた状態でＧ、Ｂそれぞれの素子の発光を変化させた時もＲの輝度は変化しなかった。
【０１８２】
また比較のため試作したフェースプレートの高抵抗体としてはＲｕＯ2 の抵抗値を５ＭΩのものを作製すると放電に対する特性は向上したが、表示画像によっては分離したメタルバックごとの輝度差が目視で確認出来る場合があった。
【０１８３】
［実施例］
本実施例にかかわる基本的な画像形成装置の構成は、図２９、図３０と同様であり、全体の概観図を図３１に示した。図３１中、図２９、図３０に示した部位と同じ部位には同じ符号を付している。本発明に係わる画像形成装置の電子源の製造法は図３２に、スペーサの製造法は図３３に、フェースプレートの構成図を図３４に示している。
【０１８４】
以下、図３２、図３３及び図３４を用いて、本発明に係わる画像形成装置の基本的な構成及び製造法を説明する。図３２は簡便のため、少数の電子放出素子近傍の製造工程を拡大して示しているが、本実施例は、多数の表面伝導電子放出素子を単純マトリクス配置した画像形成装置の例である。
【０１８５】
工程−ａ
洗浄した青板ガラス基板に、オフセット印刷法により素子電極６ａ，６ｂを形成する。ここで使用した厚膜ペースト材料は、ＭＯＤペーストで金属成分はＰｔである。印刷後７０℃で１０分乾燥し、次に本焼成を行う。焼成温度は５５０℃で、ピーク保持時間は約８分である。印刷・焼成後の膜厚は〜０．３μｍであった。
【０１８６】
工程−ｂ
次に、厚膜スクリーン印刷法により電極配線層（信号側）７ａを形成する。ペースト材料は、ノリタケカンパニー製Ａｇ含有厚膜ペーストＮＰ−４０３５ＣＡを使用した。焼成温度は４００℃で、ピーク保持時間約１３分である。印刷・焼成後の膜厚は〜７μｍであった。
【０１８７】
工程−ｃ
次に、厚膜スクリーン印刷法により層間絶縁層１４を形成する。ペースト材料は、ＰｂＯを主成分としてガラスバインダーを混合したものである。焼成温度は４８０℃で、ピーク保持時間は約１３分である。印刷・焼成後の膜厚は〜３６μｍであった。また、通常、絶縁層は上下層間の絶縁性を確保するために、印刷・焼成を３回づつ行う。厚膜ペーストにより形成される膜は通常ポーラスな膜であるため、複数回印刷・焼成を繰り返すことで膜のポーラス状態を埋め込み、絶縁性を確保するのである。
【０１８８】
工程−ｄ
次に、厚膜スクリーン印刷法により電極配線層（走査側）７ｂ走査側配線層を形成する。ペースト材料は、ノリタケカンパニー製Ａｇ含有厚膜ペーストＮＰ−４０３５ＣＡを使用した。焼成温度は４００℃で、ピーク保持時間は約１３分である。印刷・焼成後の膜厚は〜１１μｍであった。
【０１８９】
以上の工程にてマトリクス配線が完成する。
【０１９０】
工程−ｅ
本工程に係わる電子放出素子の導電性薄膜３１のマスクは、素子電極６ａ，６ｂにまたがって開口を有するマスクであり、このマスクにより膜厚１００ｎｍのＣｒ膜を真空蒸着により堆積・パターニングし、そのうえに有機Ｐｄ（ｃｃｐ４２３０ 奥野製薬（株）社製）をスピンナーにより回転塗布、３００℃で１０分間の加熱焼成処理をする。また、こうして形成された主元素としてＰｄよりなる微粒子からなる導電性薄膜３１の膜厚は１０ｎｍ、表面抵抗値は５×１０4 Ω／□であった。
【０１９１】
Ｃｒ膜及び焼成後の導電性薄膜３１を酸エッチャントによりエッチングして所望のパターンを形成する。
【０１９２】
工程−ｆ
次に本発明のスペーサを作製する。
【０１９３】
まず、清浄化したソーダライムガラスからなる絶縁性基板（高さ３．８ｍｍ、板厚２００μｍ、長さ２０ｍｍ）上に、Ｎａブロック層として窒化シリコン膜を０．５μｍ成膜し、その上にＣｒとＡｌの窒化膜を真空成膜法により成膜した。本実施例で用いたＣｒとＡｌの窒化膜はスパッタリング装置を用いてアルゴンと窒素混合雰囲気中でＣｒとＡｌのターゲットを同時スパッタする事により成膜した。それぞれのターゲットにかける電力を変化することにより組成の調節を行い、最適の抵抗値を得た。基板は室温で、アースに接地されている。作製したＣｒとＡｌの窒化膜は、膜厚が２００ｎｍ、比抵抗が２．４×１０5 Ωｃｍ［表面抵抗で１．２×１０10Ω］であった。また、本材料の抵抗温度係数は−０．５％であり、Ｖａ＝５ｋＶにおいても熱暴走はみられなかった。
【０１９４】
つづいて、リアプレートにおけるＸ方向配線及びフェースプレートにおける分割アノード電極との接続を確実にするために、マスクを用いた真空蒸着法により、Ａｌからなる接触電極１２を設ける。
【０１９５】
リアプレート側、すなわちＸ方向配線と接続する側の帯状接触電極の高さはＨ* ＝５０μｍ、またフェースプレート側、すなわち分割アノード電極と接続する側の島状接触電極の高さはＨ＝５０μｍ、幅はＬc ＝４０μｍ、ピッチはＰc ＝１４５μｍ（＝（Ｐｘ／２）＝（Ｐａ／２））であった。このとき、フェースプレートにおける分割アノード電極を構成する透明電極の幅はＬａ＝２４０μｍ、ピッチはＰａ＝２９０μｍであり、島状接触電極が複数の分割アノードラインを短絡しない条件、島状接触電極あるいはリアプレート側の帯状接触電極によって素子間で許容できない輝点のバラツキが生じるような電界ムラを生じない条件を満足している。
【０１９６】
工程−ｇ
次に電極配線７ｂ上に導電性フリットを塗布し、仮焼成を行う。導電フリットは、導電性フィラーとフリットガラスの混合粉末をテルピネオール／エルバサイト溶液とともに撹拌・混合して作製し、ディスペンサーにより塗布した。導電フリットの粘性によりディスペンサー塗布条件も異なるが、口径１７５μｍのノズルを使用して室温で塗布した場合の条件は、吐出圧は２．０ｋｇｆ／ｃｍ2 、ノズル−配線間ギャップ１５０μｍであり、このとき塗布幅は〜１５０μｍであった。
【０１９７】
仮焼成とは、有機溶媒と樹脂バインダーからなるビヒクル成分を揮散、燃焼させる工程をいい、フリットガラスの軟化点温度より低い温度で、大気中あるいは窒素雰囲気中で焼成される。
【０１９８】
工程−ｈ
次に不図示の姿穴治具を用いて位置合わせしながら、大気中あるいは窒素雰囲気中で４１０℃１０分焼成することにより、スペーサーとリアプレートを接続する。
【０１９９】
工程−ｉ
以上のようにして形成したリアプレート１及びスペーサ３に、外枠１３を配置する。このとき、リアプレート１と外枠１３の接合部にはあらかじめフリットガラスを塗布してある。フェースプレート２（ガラス基板８の内面に蛍光膜１０とメタルバックが形成されて構成される）は外枠１３を介して配置するが、フェースプレート２と外枠１３の接合部には、あらかじめフリットガラスをそれぞれ塗布しておく。リアプレート１、外枠１３、フェースプレート２を貼り合わせたものを、はじめ、大気中で１００℃で１０分間保持し、その後、３００℃まで昇温し、３００℃で１時間保持して、更に４００℃まで昇温し、１０分間焼成することで封着する。
【０２００】
図３４におけるフェースプレートは、酸化ルテニウム（ＲｕＯ2 ）、硼珪酸ガラス等からなる圧膜抵抗体の１００ＭΩの電流制限抵抗を介して共通接続された複数の分割アノード電極が配置され、その上に不図示の蛍光膜が配置された構成を取っている。分割アノード電極は、フォトリソグラフィーによって、幅がＬａ＝２４０μｍ、ピッチがＰａ＝２９０μｍでパターニングされている。
【０２０１】
なお、蛍光膜は、モノクロームの場合は蛍光体のみから成るが、本実施例では蛍光体はストライプ形状を採用し、先に分割アノード電極を電気的に短絡しない配置でブラックストライプを形成し、その間隙部に各色蛍光体を塗布したものを用いる。ブラックストライプの材料としては通常良く用いられている黒鉛を主成分とする材料を用いている。ガラス基板８に蛍光体を塗布する方法はスラリー法を用いた。
【０２０２】
また、蛍光膜の内面側にはメタルバックを形成した。メタルバックは、蛍光膜作製後に蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行ない、その後Ａｌを真空蒸着することで作製している。さらに、べた膜として形成したメタルバックは、分割アノード間に形成したブラックストライプに沿ってＮｂ：ＹＡＧレーザー（５３２ｎｍ）を照射して切断することにより、電気的な短絡を回避した。このとき、分割したメタルバック間隔はほぼ透明電極間隔に等しく〜５０μｍであった。
【０２０３】
前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、十分な位置合わせを行った。
【０２０４】
以上のようにして完成したガラス容器内の雰囲気を排気管（図示せず）を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Ｄｘｏ１ないしＤｏｘｍとＤｏｙ１ないしＤｏｙｎを通じ電子放出素子５の電極６ａ，６ｂ間に電圧を印加し、導電性薄膜３１をフォーミング処理することにより電子放出部３２を形成する。さらに、パネルの排気管よりトルエンをスローリークバルブを通してパネル内に導入し、１．０×１０-5ｔｏｒｒの雰囲気下で全ての電子放出素子５を駆動し、活性化処理を行う。
【０２０５】
次に１．０×１０-6ｔｏｒｒ程度の真空度まで排気し、不図示の排気管をガスバーナーで熱することで溶着し外囲器の封止を行う。
【０２０６】
最後に封止後の真空度を維持するために、高周波加熱法でゲッター処理を行う。
【０２０７】
以上のように完成した本実施例の画像表示装置において、各電子放出素子には、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子放出させ、高圧端子Ｈｖを通じて透明電極に高電圧Ｖａを印加し、電子ビームを加速し、蛍光膜１０に衝突させ、励起・発光させることで画像を表示することができる。
【０２０８】
本実施例の画像形成装置においては、高電圧Ｖａ＝５．５ｋＶで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも画素の輝度劣化のない、高寿命の画像形成装置を作製できた。
【０２０９】
［参考例１３］
本参考例では、工程−ｆ以外は実施例と同様である。
【０２１０】
工程−ｆ
次に本発明のスペーサを作製する。
【０２１１】
まず、清浄化したソーダライムガラスからなる絶縁性基板（高さ３．８ｍｍ、板厚２００μｍ、長さ２０ｍｍ）上に、好ましくはＮａブロック層として窒化シリコン膜を０．５μｍ成膜し、その上にＣｒとＡｌの窒化膜を真空成膜法により成膜した。本参考例で用いたＣｒとＡｌの窒化膜はスパッタリング装置を用いてアルゴンと窒素混合雰囲気中でＣｒとＡｌのターゲットを同時スパッタする事により成膜した。それぞれのターゲットにかける電力を変化することにより組成の調節を行い、最適の抵抗値を得た。基板は室温で、アースに接地されている。作製したＣｒとＡｌの窒化膜は、膜厚が２００ｎｍ、比抵抗が２．４×１０5 Ωｃｍ［表面抵抗で１．２×１０10Ω］であった。また、本材料の抵抗温度係数は−０．５％であり、Ｖａ＝５ｋＶにおいても熱暴走はみられなかった。
【０２１２】
つづいて、リアプレートにおけるＸ方向配線及びフェースプレートにおける分割アノード電極との接続を確実にするために、マスクを用いた真空蒸着法により、Ａｌからなる接触電極１２を設ける。
【０２１３】
リアプレート側、すなわちＸ方向配線と接続する側の帯状接触電極の高さはＨ* ＝５０μｍ、またフェースプレート側、すなわち分割アノード電極と接続する側の島状接触電極の高さはＨ＝５０μｍ、幅はＬc ＝４０μｍ、ピッチはＰc ＝２９０μｍ（＝Ｐｘ＝（Ｐａ／５））であった。このとき、フェースプレートにおける分割アノード電極を構成する電極の幅はＬａ＝１４００μｍ、ピッチはＰａ＝１４５０μｍであり、島状接触電極が複数の分割アノードラインを短絡しない条件、島状接触電極あるいはリアプレート側の帯状接触電極によって素子間で輝点のバラツキが生じるような電界ムラが生じない条件を満足している。
【０２１４】
フェースプレートにおける蛍光膜は、モノクロームの場合は蛍光体のみから成るが、本参考例では蛍光体はストライプ形状を採用し、先にピッチ１４５０μｍ、幅５０μｍの絶縁性のブラックストライプを形成し、その間隙部に各色蛍光体を塗布したものを用いる。ガラス基板８に蛍光体を塗布する方法はスラリー法を用いた。また、酸化ルテニウム（ＲｕＯ2 ）、硼珪酸ガラス等からなる圧膜抵抗体の２０ＭΩの電流制限抵抗を配置し、さらにメタルバックを形成した。メタルバックは、蛍光膜作製後に蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着することで作製している。さらに、べた膜として形成したメタルバックは、ブラックストライプに沿ってＮｂ：ＹＡＧレーザー（５３２ｎｍ）を照射、切断することにより、電気的な短絡を回避した。このとき、分割したメタルバック間隔は５０μｍであった。こうして、幅Ｌａ＝１４５０μｍ、ピッチＰａ＝１４５０μｍのメタルバックのみから構成される分割アノード電極を形成し、２０ＭΩの電流制限抵抗を介して、共通取り出しとしたフェースプレートを使用した。
【０２１５】
以上のようにして完成したガラス容器内の雰囲気を排気管を通じ真空ポンプにて排気し、十分な真空度に達した後、参考例１と同様の手法でフォーミング処理、活性化処理を行う。
【０２１６】
次に排気、封止を行った後、高周波加熱法でゲッター処理を行う。
【０２１７】
以上のように完成した本参考例の画像表示装置において、各電子放出素子には、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子放出させ、高圧端子Ｈｖを通じて透明電極に高電圧Ｖａを印加し、電子ビームを加速し、蛍光膜１０に衝突させ、励起・発光させることで画像を表示することができる。
【０２１８】
本参考例の画像形成装置においては、高電圧Ｖａ＝５．０ｋＶで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも画素の輝度劣化のない、高寿命の画像形成装置を作製できた。
【０２１９】
［実施例の比較例１］
本比較例では、工程−ｆ、ｇ、ｈ以外は参考例１２と同様である。
【０２２０】
工程−ｆ
まず、清浄化したソーダライムガラスからなる絶縁性基板（高さ３．８ｍｍ、板厚２００μｍ、長さ２０ｍｍ）上に、スパッタリング装置を用いて、Ｃｒ−Ａｌの窒化膜を成膜する。
【０２２１】
アルゴンと窒素混合雰囲気中でＣｒとＡｌのターゲットを同時スパッタする事により成膜した。それぞれのターゲットにかける電力を変化することにより組成の調節を行い、最適の抵抗値を得た。基板は室温で、アースに接地されている。作製したＣｒとＡｌの窒化膜は、膜厚が２００ｎｍで比抵抗が２．４×１０5 Ωｃｍ［表面抵抗で１．２×１０10Ω］であった。
【０２２２】
つづいて、リアプレートにおけるＸ方向配線及びフェースプレートにおける分割アノード電極との接続を確実にするために、マスクを用いた真空蒸着法により、Ａｌからなる接触電極１２を設ける。リアプレート側、すなわちＸ方向配線と接続する側の帯状接触電極の高さはＨ′＝５０μｍ、またフェースプレート側、すなわち分割アノード電極と接続する側の帯状接触電極の高さはＨ＝２００μｍであった。このとき、フェースプレートにおける分割アノード電極の幅はＬa ＝２４０μｍ、ピッチはＰa ＝２９０μｍで実施例と同様であった。
【０２２３】
工程−ｇ
次に電極配線７ｂ上に導電性フリットを塗布し、仮焼成を行う。導電フリットは、導電性フィラーとフリットガラスの混合粉末をテルピネオール／エルバサイト溶液とともに撹拌・混合して作製し、ディスペンサーにより塗布した。導電フリットの粘性によりディスペンサー塗布条件も異なるが、口径１７５μｍのノズルを使用して室温で塗布した場合の条件は、吐出圧は２．０ｋｇｆ／ｃｍ2 、ノズル−配線間ギャップ１５０μｍであり、このとき塗布幅は〜１５０μｍであった。
【０２２４】
仮焼成とは、有機溶媒と樹脂バインダからなるビヒクル成分を揮散、燃焼させる工程をいい、フリットガラスの軟化点温度より低い温度で、大気中あるいは窒素雰囲気中で焼成される。
【０２２５】
工程−ｈ
次に不図示の姿穴治具を用いて位置合わせしながら、大気中あるいは窒素雰囲気中で４１０℃１０分焼成することにより、スペーサーとリアプレートを接続する。この結果フェースプレート側の帯状接触電極によって複数の分割アノードラインが短絡してしまった。具体的には６９本の分割アノードラインを短絡してしまい、参考例１２と比較するとキャパシタンス、蓄積電荷量はアノード面積から換算して約１００倍となってしまった。
【０２２６】
以上のようにして形成したリアプレート１及びスペーサ３に、外枠１３を配置する。このとき、リアプレート１と外枠１３の接合部にはあらかじめフリットガラスを塗布してある。フェースプレート２（ガラス基板８の内面に蛍光膜１０とメタルバックが形成されて構成される）は外枠１３を介して配置するが、フェースプレート２と外枠１３の接合部には、あらかじめフリットガラスをそれぞれ塗布しておく。リアプレート１、外枠１３、フェースプレート２を貼り合わせたものを、はじめ、大気中で１００℃で１０分間保持し、その後、３００℃まで昇温し、３００℃で１時間保持して、更に４００℃まで昇温し、１０分間焼成することで封着する。
【０２２７】
以上のようにして完成したガラス容器内の雰囲気を排気管を通じ真空ポンプにて排気し、十分な真空度に達した後、実施例と同様の手法でフォーミング処理、活性化処理を行う。次に排気、封止を行った後、高周波加熱法でゲッター処理を行う。
【０２２８】
以上のように完成した画像表示装置において、実施例と同様、電子ビームを蛍光膜に衝突させ、励起・発光させることで画像を表示させた。
【０２２９】
本比較例の画像形成装置においては、高電圧Ｖａを５．２ｋＶまで上げたところ、放電による素子破壊が観測されたので、Ｖａを４．０ｋＶまで下げて画像を評価したところ、輝度が低く、色表現も十分ではなかった。また、数分のうちに画像が乱れ、安定した表示が行なえなかった。
【０２３０】
本比較例の画像形成装置においては、フェース−リアプレート間の放電による素子破壊が観測され、高輝度、高寿命の画像形成装置を作製することが困難であった。
【０２３１】
［参考例１４］
本参考例は、電子放出素子としてスピント型の電界放出型電子放出素子（ＦＥ）を用いた画像形成装置の例である。スピント型ＦＥの作製は参考例６で用いたものを用いた。その電子放出素子を〜２０００個を１画素として１０００×５００素子の陰極側電子放出源を設けてリアプレートとした。フェースプレート及びスペーサに関しては、参考例１２と同様のものを使用した。
【０２３２】
フェースプレート、リアプレート間にＶａ＝６００Ｖの電圧を印加し、リアプレートはカソード配線、ゲート電極で選択的に必要画素を駆動、平面ディスプレーを実現した。
【０２３３】
本参考例の画像形成装置においては、高電圧Ｖａ＝６００Ｖで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも素子、とくにゲート電極及びＭｏ陰極先端部が破壊されることがない、高寿命の画像形成装置を作製できた。
【０２３４】
［比較例２］
本比較例では、電子放出素子としてスピント型の電界放出型電子放出素子（ＦＥ）を用いた参考例１４に対する画像形成装置の例である。スペーサに関しては、比較例１と同様である。
【０２３５】
本比較例の画像形成装置においては、フェース−リアプレート間の放電による素子破壊、とくにゲート電極及びＭｏ陰極先端部の放電による劣化が顕著であり、具体的には放電により輝度が５０％以下になった画素が２０点見られ、高輝度、高寿命の画像形成装置を作製することが困難であった。
【０２３６】
本参考例の画像形成装置においては、高電圧Ｖａ＝６００Ｖで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも素子、とくにゲート電極及びＭｏ陰極先端部が破壊されることがない、高寿命の画像形成装置を作製できた。
【０２３７】
［参考例１５］
本参考例では、上記比較例のスペーサを用いる。
【０２３８】
工程−ｇ
次にフェースプレート分割電極配線上に導電性フリットと絶縁性フリットを組み合わせて（組み合わせかたは後に説明）塗布し仮焼成を行う。
【０２３９】
図３６に本参考例の導電性フリットと絶縁性フリットの組み合わせの仕方を説明する。
【０２４０】
図３６は仮焼成後のフェースプレートとスペーサの接合部分の拡大模式図である。３６０１はスペーサで接触電極３６０２が形成されている。導電性フリット３６０３で１箇所のメタルバック３６０５と電気的接続がなされ他のメタルバックとは絶縁性フリット３６０４で絶縁されている。フェースプレート側の接触電極とは良好な接触がなされているので帯電防止の機能が十分に働く構成となっている。また分割されたメタルバック間は絶縁されており、それぞれの容量もスペーサを配置しない場合と変化が無かった。簡単のためフェースプレート上の蛍光体、ブラックストライプ等は省略してある。
【０２４１】
工程−ｈ
次に不図示の姿穴治具を用いて位置合わせしながら、大気中あるいは窒素雰囲気中で４１０℃１０分焼成することにより、スペーサーとフェースプレートを接続する。その後実施例と工程ｉと同様に封着する。
【０２４２】
以上のように完成した本参考例の画像表示装置において他の参考例と同じく駆動したところ高電圧Ｖａ＝８ｋＶで安定に駆動することができ、高輝度で歪みがない、均一で鮮明な表示画像を得ることが可能で、さらにフェース−リアプレート間で放電が起きた際でも画素の輝度劣化のない、高寿命の画像形成装置が作製できた。
【０２４３】
［参考例１６］
本参考例では、参考例６と同様に、電子放出素子として電界放出型電子放出素子を用い、画面サイズ（蛍光体が形成された領域）が対角１４インチのディスプレイを作成した。本参考例で作成した画像形成装置を図１、図２５、３７、３８を用いて以下に説明する。
【０２４４】
本参考例の画像形成装置では、蛍光体を形成したフェースプレートと、スピント型の電界放出型電子放出素子をマトリクス状に配列形成したリアプレートとの間に、耐大気圧支持のためのスペーサを配置した。
【０２４５】
本参考例のフェースプレートの平面模式図は図１と同じである。
【０２４６】
図２５は本参考例で作成した画像形成装置の模式化した部分断面斜視図である。図２５では説明のため、スペーサを省いてある。
【０２４７】
図３７は本参考例の画像形成装置のカソード配線２５１２と平行方向の断面模式図である。
【０２４８】
図３８は本参考例の画像形成装置のリアプレートの平面模式図であり、スペーサ２５４０が固定された状態を示している。
【０２４９】
図１において、１０１は蛍光体が載置されたＩＴＯからなる分割アノード電極であり、１０２は１００ＭΩの高抵抗膜（ＮｉＯ膜）、１０５は共通電極、１０３は画像形成装置の外部に導出される高圧端子である。
【０２５０】
図２５において、２５１０はガラスからなるリアプレート、２５１２はカソード配線（信号配線：Ｙ方向）、２５１８は絶縁層、２５１６はゲート配線（走査配線：Ｘ方向）、２５１４はＭｏからなるエミッターチップであり、図３７、３８では簡略化して図示してあるが、ゲート配線とカソード配線の各交差部に約３００個のエミッターチップが形成されている。各交差部のエミッタ群がフェースプレート上に形成された各色の蛍光体にそれぞれ対応している。１０１は導電性が付与された３原色の蛍光体（Ｒ、Ｇ、Ｂ）がそれぞれ載置されたアノード電極、２５２０は絶縁層、２５２２はガラスからなるフェースプレートである。本参考例では、図２５に示すように、ゲート配線（走査配線：Ｘ方向）と分割されたアノード電極１０１の方向（Ｙ方向）とが直交するようになっている。
【０２５１】
また、図３７、３８に示す様に、本参考例の画像形成装置では、Ｘ方向にプレート状のスペーサ２５４０を配置している。つまり、カソード配線２５１２間、及び分割されたアノード電極１０１間をまたがってスペーサ２５４０を配置している。
【０２５２】
本参考例で用いたスペーサ２５４０は図３７、３８に示す様に、放電を誘発する可能性のある鋭角な部分ができないよう角部を削って形状加工したガラス板の表面にポリイミドの膜をコートした絶縁性のスペーサを用いている。絶縁性スペーサのフェースプレートとリアプレート間方向の高さは１ｍｍであり、Ｘ方向の長さは４ｍｍとした。このスペーサを図３８に示すように、ゲート配線間に配置し、画像形成装置内の全面にわたってジグザグ状に配置してある。
【０２５３】
本参考例の画像形成装置の製造方法を以下に記す。
【０２５４】
本参考例のフェースプレートには参考例１と同様にフォトリソグラフィー法を用いて、１００μｍピッチに分割されたＩＴＯ電極上に３原色（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ）の導電性の付与された蛍光体をそれぞれ形成した（１０１）。
【０２５５】
一方リアプレート側は、参考例６と同様にフォトリソグラフィー法を用いて、ゲート配線とカソード配線の各交差部に約３００個のエミッタ−チップを形成した。尚、ゲート配線間ピッチを３００μｍとし、カソード配線間ピッチを１００μｍで形成した。
【０２５６】
次に、ゲート配線２５１６間に前述の絶縁性スペーサを不図示のフリットによりリアプレート側に固定し、さらに、絶縁性スペーサのフェースプレート側の固定部にもフリットを塗布・仮焼成（フリットに含まれる有機物を加熱除去）した。
【０２５７】
そして、スペーサを固定したリアプレートの外周部に、既に仮焼成したフリットが配置された枠部材（不図示）を載置した。
【０２５８】
次に、以上の様にした作成したフェースプレート上の分割されたアノード電極１０１と、リアプレート上のカソード配線２５１２とが平行になるように位置決めし、高真空中で、フェースプレートとリアプレート間間隔方向に加圧しながら加熱および冷却することで、フリットによる封着を行い、内部が高真空に維持された画像形成装置を作成した。
【０２５９】
この様にして作成した電界放出型電子放出素子を用いた画像形成装置に不図示の駆動回路を接続し、アノード電極に３ｋＶの高電圧を印加し、電子放出素子を駆動したが、放電と見られる発光は確認されなかった。
【０２６０】
尚、本参考例では、絶縁性スペーサとして平板状のものを用いた例を示したが、アノード電極あるいはカソード配線間隔未満の直径を有する公知の棒（ファイバー）状の絶縁性スペーサを用い、カソード配線間及びアノード電極間をまたがらないようにスペーサを配置した画像形成装置でも放電と見られる発光及び電子放出素子の破壊等も確認されなかった。
【０２６１】
電子放出素子を設けた電子放出装置の構成例として、電子放出素子の電極や、電子放出素子への配線を電子放出素子が設けられた基板側の電極とし、該基板に対向する電極を分割する構成にした例を示した。本発明は、電圧を印加する様々な構成に適用可能である。また、例えば平板対向型の表示装置には好適に採用しうる。また、対向する電極間に印加される高電圧がＤＣ電圧又はＤＣに近い（若干の変調による電圧変動を含む）電圧が印加される構成に対しても特に有効である。
【０２６２】
【発明の効果】
以上述べたように、本発明では、両極間での放電の影響を抑制することができる。より具体的に言えば、両極間の静電容量を実質的に小さくすることができる。
【０２６３】
より具体的には、電圧印加装置としては、放電の際の放電量を少なくすることができ、また電子放出装置としては、放電による電子放出素子への影響を緩和でき、良好な耐久性、長寿命化を実現できる。
【図面の簡単な説明】
【図１】 本発明の電子放出装置に用いるフェースプレートの一例を示す平面図である。
【図２】 図１、図５のフェースプレートに蛍光体を塗布した状態を示す平面図である。
【図３】 本発明の電子放出装置に用いるリアプレートの一例を示す平面図である。
【図４】 従来例（比較例）のフェースプレートを示す平面図である。
【図５】 図１のフェースプレートの変形例である。
【図６】 表面型電子放出素子以外の冷陰極アレーの例（リアプレートの一部）を示す断面図である。
【図７】 従来の電子放出装置の動作を説明するための等価回路図である。
【図８】 本発明の電子放出装置の動作を説明するための等価回路図である。
【図９】 従来の電子放出装置の動作を説明するための等価回路図である。
【図１０】 本発明の電子放出装置の動作を説明するための等価回路図である。
【図１１】 本発明のフェースプレートの別の例を示す図である。
【図１２】 表面型電子放出素子の概念図である。
【図１３】 表面伝導型放出素子の作製工程を示す図である。
【図１４】 フォーミング工程での電圧印加の例を示す図である。
【図１５】 Ａｌメタルバックを具備した場合のフェースプレートの例を示す平面図である。
【図１６】 図１５のフェースプレートの別の例を示す平面図及び断面図である。
【図１７】 本発明が適用される平面ディスプレイの典型例を示す図である。
【図１８】 蛍光膜の構成を示す図である。
【図１９】 電子放出装置を示す概念図である。
【図２０】 本発明の参考例８におけるフェースプレートの平面図である。
【図２１】 本発明の参考例９におけるフェースプレートの平面図である。
【図２２】 本発明の参考例９におけるフェースプレートの断面図である。
【図２３】 本発明の参考例１０におけるフェースプレートの拡大図である。
【図２４】 本発明の参考例１０におけるフェースプレートの平面図である。
【図２５】 本発明の参考例１６における画像形成装置の概略構成図である。
【図２６】 本発明の参考例１０におけるフェースプレートの平面図である。
【図２７】 本発明の参考例１１におけるフェースプレートの平面図である。
【図２８】 リアプレートの平面図である。
【図２９】 本発明の画像形成装置の一例を示す概略構成図である。
【図３０】 本発明の画像形成装置の一例を示す断面図である。
【図３１】 本発明の実施例に係わる画像形成装置の構成図である。
【図３２】 本発明の実施例に係わる画像形成装置の電子源の製法図である。
【図３３】 本発明の実施例に係わるスペーサの製法図である。
【図３４】 本発明の実施例、参考例１３に係わるフェースプレートの構成図である。
【図３５】 本発明の比較例に係わるスペーサの製法図である。
【図３６】 本発明の参考例１５に係わるスペーサの製法図である。
【図３７】 本発明の参考例１６の画像形成装置の断面図である。
【図３８】 本発明の参考例１６のリアプレートの平面図である。
【符号の説明】
１ 電子源基板（リアプレート）
２ 陽極基板（フェースプレート）
３ スペーサ
４ ガラス基板
５ 電子放出素子
６ａ，６ｂ 素子電極
７ａ 配線電極（走査電極）
７ｂ 配線電極（信号電極）
８ 基板
９ 透明電極
１０ 蛍光体
１１ 帯電防止膜
１２ 接触電極
１３ 外枠
１４ 層間絶縁層
３１ 導電性薄膜
３２ 電子放出部
Claims (1)
- 走査信号が印加されるＸ方向の配線と、変調信号が印加されるＹ方向の配線と、前記Ｘ方向の配線及びＹ方向の配線に接続され、前記走査信号と前記変調信号とにより線順次駆動される複数の電子放出素子とを備える第１の基板と、
抵抗体を介して加速電圧印加手段に接続され定電圧が印加される複数の電極を備える第２の基板と、
前記複数の電極の内の２つ以上の電極にまたがって配置され前記第１の基板と第２の基板との間隔を保持するとともに、前記Ｘ方向の配線及び前記２つ以上の電極と電気的に接続される支持部材とを有する画像形成装置であって、
前記第２の基板は、前記複数の電極の各々の上に位置する複数の蛍光体と、前記複数の蛍光体の各々の上であって、前記複数の電極の間隔と等しい間隔で位置する複数のメタルバックとを更に備え、
前記複数の電極の各々及び複数のメタルバックの各々は、前記Ｘ方向と非平行な方向に延びる形状であり、
前記支持部材は、第１の導電性を有する第１の部材と、前記第１の導電性よりも高い第２の導電性を有し、前記２つ以上の電極と前記第１の部材とを電気的に接続する複数の第２の部材とを備え、
前記複数の第２の部材は、それぞれ離間して位置し、該それぞれの第２の部材は、前記２つ以上の電極のそれぞれと電気的に接続していることを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001140585A JP3943860B2 (ja) | 1997-03-21 | 2001-05-10 | 画像形成装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6817497 | 1997-03-21 | ||
| JP9-68174 | 1997-03-21 | ||
| JP2001140585A JP3943860B2 (ja) | 1997-03-21 | 2001-05-10 | 画像形成装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07053598A Division JP3199682B2 (ja) | 1997-03-21 | 1998-03-19 | 電子放出装置及びそれを用いた画像形成装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001325904A JP2001325904A (ja) | 2001-11-22 |
| JP2001325904A5 JP2001325904A5 (ja) | 2006-05-11 |
| JP3943860B2 true JP3943860B2 (ja) | 2007-07-11 |
Family
ID=26409403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001140585A Expired - Fee Related JP3943860B2 (ja) | 1997-03-21 | 2001-05-10 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3943860B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511259B1 (ko) * | 2003-01-29 | 2005-08-31 | 엘지전자 주식회사 | 에프이디 패널의 그라운드 전극구조 |
| JP2005123066A (ja) * | 2003-10-17 | 2005-05-12 | Toshiba Corp | 画像表示装置 |
| JP4131238B2 (ja) | 2003-12-26 | 2008-08-13 | ソニー株式会社 | 表示用パネル及び表示装置 |
| KR100868265B1 (ko) * | 2004-04-28 | 2008-11-11 | 가부시키가이샤 아루박 | 전계방출형 표시장치 및 그 제어방법 |
| JP2006004807A (ja) * | 2004-06-18 | 2006-01-05 | Toshiba Corp | 平面型表示装置 |
| JP2006019219A (ja) * | 2004-07-05 | 2006-01-19 | Toshiba Corp | 表示装置 |
| JP2006120622A (ja) * | 2004-09-21 | 2006-05-11 | Canon Inc | 発光スクリーン構造及び画像形成装置 |
| JP5514421B2 (ja) * | 2008-09-19 | 2014-06-04 | ソニー株式会社 | 平面型表示装置並びにスペーサ |
-
2001
- 2001-05-10 JP JP2001140585A patent/JP3943860B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001325904A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199682B2 (ja) | 電子放出装置及びそれを用いた画像形成装置 | |
| EP0869531A2 (en) | Image forming apparatus and method of manufacturing the same | |
| JP3187367B2 (ja) | 電子装置及びそれを用いた画像形成装置 | |
| JPH097532A (ja) | 画像形成装置 | |
| JP3195290B2 (ja) | 画像形成装置 | |
| JP3423661B2 (ja) | 電子放出素子、電子源および画像形成装置の製造方法 | |
| JP3703287B2 (ja) | 画像形成装置 | |
| JP3943860B2 (ja) | 画像形成装置 | |
| US6522064B2 (en) | Image forming apparatus and method of manufacture the same | |
| JP3466870B2 (ja) | 画像形成装置の製造方法 | |
| JPH0945266A (ja) | 画像形成装置 | |
| JP2001319561A (ja) | 電子源及び画像表示装置 | |
| JP3689683B2 (ja) | 電子放出素子、電子源および画像形成装置の製造方法 | |
| JP3740296B2 (ja) | 画像形成装置 | |
| JP3323750B2 (ja) | 電子放出素子及びそれを備えた電子源並びに画像形成装置 | |
| JP3619043B2 (ja) | 画像形成装置 | |
| JP3768697B2 (ja) | 画像形成装置 | |
| JPH0945226A (ja) | 電子放出素子、それを用いた電子源並びに画像形成装置と、それらの製造方法 | |
| KR100340890B1 (ko) | 전자방출소자,화상형성장치및전극사이에전압을인가하기위한전압인가장치를포함하는전자방출장치 | |
| JP3466868B2 (ja) | 電子線発生装置及び画像形成装置 | |
| JP3548431B2 (ja) | 電子源、該電子源を用いた画像形成装置 | |
| JP2001332194A (ja) | 電子線発生装置及び画像形成装置 | |
| JPH07326284A (ja) | 電子源とその制御方法並びにそれを用いた画像形成方法とその装置 | |
| JPH09330676A (ja) | 電子放出素子、電子源、及び画像形成装置 | |
| JPH07335152A (ja) | 画像形成方法とその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |