[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3837215B2 - 個別半導体装置およびその製造方法 - Google Patents

個別半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3837215B2
JP3837215B2 JP27723097A JP27723097A JP3837215B2 JP 3837215 B2 JP3837215 B2 JP 3837215B2 JP 27723097 A JP27723097 A JP 27723097A JP 27723097 A JP27723097 A JP 27723097A JP 3837215 B2 JP3837215 B2 JP 3837215B2
Authority
JP
Japan
Prior art keywords
individual semiconductor
bond pad
semiconductor device
sealing resin
wire bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27723097A
Other languages
English (en)
Other versions
JPH11121644A (ja
Inventor
稔 大平
健治 扇山
照久 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27723097A priority Critical patent/JP3837215B2/ja
Priority to US09/070,724 priority patent/US6163069A/en
Priority to TW087108209A priority patent/TW405235B/zh
Priority to KR10-1998-0020879A priority patent/KR100389230B1/ko
Priority to CNB981024785A priority patent/CN1160781C/zh
Publication of JPH11121644A publication Critical patent/JPH11121644A/ja
Priority to US09/695,311 priority patent/US6787389B1/en
Application granted granted Critical
Publication of JP3837215B2 publication Critical patent/JP3837215B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、個別半導体装置、特に、高周波特性、放熱性に優れた小信号用個別半導体装置に関する。
【０００２】
【従来の技術】
従来の個別半導体装置は、通常、図２５に示すようにＤＩＰ(Dual In-linePackage)に実装して用いられる。図２５（ａ）は樹脂封止型ＤＩＰの上面透視図、（ｂ）は樹脂封止型ＤＩＰの側面透視図である。図中、２は封止樹脂、８は個別半導体素子、９は個別半導体素子８の電極部とインナーリード３９とを接続するワイヤ、３８は個別半導体素子８を固定するアイランド、３９はインナーリード、４０はアウターリードである。
かかる樹脂モールド型ＤＩＰは、図２６に示すリードフレーム４１のアイランド３８に、個別半導体素子８をダイボンドにより固定し、個別半導体素子８の電極部とインナーリード３９とをＡｕワイヤ９で接続した後に、各個別半導体素子８毎に独立した金型を用いて樹脂封止を行い、最後にリードフレーム４１からリードを切り離して個別半導体装置を作製していた（図２７）。
【０００３】
【発明が解決しようとする課題】
上記個別半導体装置をマザーボードへ実装する場合、パッケージの側面から外方に設けられたアウターリード４０を用いてマザーボードに接続するため実装面積が大きくなるという問題があった。
また、個別半導体素子とマザーボードとはリードにより接続されるために配線長が長くなり、このため個別半導体素子の高周波領域における損失が大きくなり、良好な高周波特性が得られないという問題もあった。
更には、個別半導体素子は熱伝導率の小さい封止樹脂で封止されるため、放熱効率が低下し、出力の大きい個別半導体素子の搭載ができないという問題もあった。
これに対し、例えば特開平８−２３６６６５号公報に示すように、ＩＣチップにおいては、リードを用いずに、ＩＣチップを実装した樹脂封止型半導体装置の裏面に設けたバンプを用いて、マザーボードに実装する方法が提案されている。
しかし、小電力素子が用いられるＩＣに比べて、個別半導体素子では例えばパワーＭＯＳデバイスのような高出力素子が用いられるため、バンプからの熱伝導だけでは半導体装置からの放熱が不十分であった。また、高周波素子を用いる場合には、高周波素子の電極とかかる高周波素子が実装されるマザーボードとの距離を可能な限り短くして高周波特性を改善することが必要とされた。
更に、従来の樹脂封止型の個別半導体装置の製造工程においては、半導体素子の樹脂封止は、各半導体装置毎に個別の金型を用いてかかる金型に夫々封止樹脂を注入して行っていたが、かかる方法では、半導体装置の外形寸法や形状が変更された場合にはその都度金型を新たに作製する必要が生じ、半導体装置の開発期間の短縮、開発費用の低減が困難であった。
また、リードフレームを使用した場合には、リード部分以外のフレーム周辺部は不要となるため、製造コストの低減が困難であった。
そこで、本発明は、個別半導体素子における上記問題点を解決するものであり、実装面積が小さく、高周波特性に優れ、放熱効率の良好な個別半導体素子およびその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
そこで発明者らは鋭意研究の結果、ダイボンドパッドおよびワイヤボンドパッドに個別半導体素子を実装し、かかる実装面を樹脂封止した個別半導体装置を用いることにより、かかるダイボンドパッドおよびワイヤボンドパッドの裏面を直接マザーボードに接続することが可能となり、上記目的を達成できることを見出し、本発明を完成した。
【０００５】
即ち、本発明は、所定の間隔をおいて配置されたダイボンドパッドおよびワイヤボンドパッドと、上記ダイボンドパッド上に裏面が固定され、上記ワイヤボンドパッドと電気的に接続された電極部を有する個別半導体素子と、上記個別半導体素子を封止するように上記ダイボンドパッドおよび上記ワイヤボンドパッドの片面に設けられた封止樹脂とからなる個別半導体装置である。
かかる個別半導体装置では、個別半導体装置の片面が樹脂封止されず、かかる樹脂封止されていない裏面のダイボンドパッドおよびワイヤボンドパッドを用いて直接マザーボードと接続することができる。
従って、第１に、従来のリードを用いて実装していた場合に比較して、個別半導体装置の裏面に接続部を有するため実装面積を小さくすることができる。また、裏面のダイボンドパッドおよびワイヤボンドパッドとマザーボードとは、半田等を用いて直接接続されるため、バンプを用いる構造に比べて実装高さも小さくすることが可能となる。
第２に、ダイボンドパッド上には個別半導体素子が直接固定されて、かかるダイボンドパッドがマザーボードに直接接続されるため、リードを介して放熱する従来の構造に比較して個別半導体素子の放熱効率を大幅に向上させることが可能となる。このため、パワーＭＯＳデバイス等の発熱量の大きい素子の使用も可能となる。
第３に、ダイボンドパッド、ワイヤボンドパッドが直接マザーボードと接続されるため、個別半導体装置とマザーボードとの接続距離が短縮でき、個別半導体装置を高周波帯域で用いる場合の高周波特性の向上も可能となる。
【０００６】
また、本発明は、上記ダイボンドパッドおよび上記ワイヤボンドパッドが、絶縁性シートの裏面の所定の位置に導電性の金属板を間隔をおいて固定し、該金属板上の上記絶縁性シートを開口して形成された片面実装基板を構成するものであって、上記封止樹脂が、上記個別半導体素子を封止するように上記片面実装基板の片面に設けられたことを特徴とする個別半導体装置でもある。
ダイボンドパッド、ワイヤボンドパッドを絶縁シート上に形成することにより、複数の半導体装置を同時に作製することが容易になるからである。
【０００７】
また、本発明は、上記ダイボンドパッドおよび上記ワイヤボンドパッドが、導電性の金属板上に形成された上記封止樹脂を支持体として切断された上記金属板であって、上記封止樹脂が、上記ダイボンドパッドおよび上記ワイヤボンドパッドを上記所定の間隔で固定し、上記個別半導体素子を封止するように上記ダイボンドパッドおよび上記ワイヤボンドパッドの片面に設けられたことを特徴とする個別半導体装置でもある。
このように、所定の間隔をおいて形成された金属板をダイボンドパッドおよびワイヤボンドパッドとすることにより、ワイヤボンドパッドを共有する構造等複数の半導体素子を直列、並列に接続した個別半導体装置の作製が可能となるからである。
【０００８】
上記個別半導体素子は、その裏面に電極部を有し、上記ワイヤボンドパッドと電気的に接続されてなることが好ましい。
このように、裏面電極を有する個別半導体素子を直接、導電性のワイヤボンドパッド上に固定することにより、放熱効率の向上を図るとともに、配線の短縮も可能となるからである。
尚、上記個別半導体素子は、ダイオードまたはトランジスタであることが好ましく、また、上記金属板は、導電性であり、かつ熱伝導率の高い銅からなることが好ましい。
【０００９】
また、本発明は、複数の上記個別半導体素子が、一体の上記封止樹脂で樹脂封止されてなる個別半導体装置でもある。
【００１０】
上記複数の上記個別半導体素子は、上記ダイボンドパッドおよび／または上記ワイヤボンドパッドを共通として一体の上記封止樹脂で樹脂封止されてなるものである。
これにより、個別半導体素子が、直列、並列に接続されて一体的に樹脂封止された構造の個別半導体装置を得ることができるからである。
【００１１】
また、本発明は、絶縁性シートの裏面の所定の位置に導電性の金属板を夫々固定するとともに該金属板上の上記絶縁性シートを開口して、複数組のダイボンドパッドとワイヤボンドパッドを形成する工程と、上記ダイボンドパッド上に個別半導体素子の裏面を夫々固定し、各個別半導体素子の電極部と上記ワイヤボンドパッドとを電気的に接続する実装工程と、上記絶縁性シートの実装面を樹脂封止して上記絶縁性シート上の複数の上記個別半導体素子を一体の封止樹脂で樹脂封止する工程と、上記封止樹脂を上記個別半導体素子の周囲で切断して各個別半導体装置に分割する分割工程とからなることを特徴とする個別半導体装置の製造方法である。
かかる製造方法を用いることにより、絶縁性シート上の複数の個別半導体素子を一の金型を用いた一体の封止樹脂で樹脂封止し、これを切断して各個別半導体装置とすることができるため、従来方法のように各個別半導体装置毎に樹脂封止用金型を用いることが不要となる。
従って、実装される個別半導体素子の寸法や形状が変わった場合には、封止樹脂の切断位置を変えるだけで、金型の変更を伴わずに封止樹脂の外形を変更することができる。
これにより、個別半導体装置の開発期間の短縮、開発費用の低減が可能となり、特に多品種少量生産が必要な個別半導体装置において、その効果が大となる。また、リードフレームを用いる場合のように不要なリードフレームが発生せず、製造コストの低減を図ることも可能となる。
【００１２】
上記実装工程は、上記ダイボンドパッド上に個別半導体素子の裏面電極を固定して、上記ダイボンドパッドと上記裏面電極とを電気的に接続する工程を含むものであっても良い。
【００１３】
上記分割工程は、複数の上記個別半導体素子を一体としてその周囲で上記封止樹脂を切断して、複数の上記個別半導体素子が一体の上記封止樹脂で樹脂封止された個別半導体装置に分割する工程であっても良い。
かかる工程を用いることにより、複数の個別半導体素子が一体の封止樹脂で封止された構造を容易に製造できるからである。
【００１４】
また、本発明は、導電性の金属板上に、複数の個別半導体素子を裏面で固定し、各個別半導体素子の電極部と上記金属板の所定の位置とを電気的に接続する実装工程と、上記金属板の実装面を一体の封止樹脂により樹脂封止する工程と、上記金属板を裏面から切断して、上記金属板を間隔をおいて設けられたダイボンドパッドおよびワイヤボンドパッドとする切断工程と、上記封止樹脂を上記個別半導体素子の周囲で切断して各個別半導体装置に分割する分割工程とからなることを特徴とする個別半導体装置の製造方法でもある。
かかる方法では、実装される個別半導体素子の寸法や形状が変わった場合にも、封止樹脂の切断位置を変えるだけで、封止樹脂用金型の変更を伴わずに封止樹脂の外形を変更することができるのに加えて、個別半導体素子が、直列、並列に接続されて一体的に樹脂封止された構造を有する個別半導体装置を容易に得ることができるからである。
【００１５】
上記実装工程は、上記金属板上に個別半導体素子の裏面電極を固定して、上記金属板と上記裏面電極とを電気的に接続する工程を含むものであっても良い。
【００１６】
上記分割工程は、複数の上記個別半導体素子を一体としてその周囲で上記封止樹脂を切断して、複数の上記個別半導体素子が一体の上記封止樹脂で樹脂封止された個別半導体装置に分割する工程であっても良い。
複数の個別半導体素子が一体的に樹脂封止された構造の個別半導体装置を、封止樹脂用金型の変更を伴わずに容易に得ることができるからである。
【００１７】
上記切断工程が、複数の上記個別半導体素子に接続された上記ダイボンドパッドおよび／または上記ワイヤボンドパッドが一体となるように上記金属板を切断する工程であり、上記分割工程が、上記ダイボンドパッドおよび／または上記ワイヤボンドパッドが一体となるように形成された上記個別半導体素子の周囲で上記封止樹脂を切断して、上記ダイボンドパッドおよび／または上記ワイヤボンドパッドを共通とする複数の上記個別半導体素子が一体の上記封止樹脂で樹脂封止された個別半導体装置に分割する工程であっても良い。
複数の個別半導体素子が直列、並列に接続され、かつ一体的に樹脂封止された構造の個別半導体装置を、封止樹脂用金型の変更を伴わずに容易に得ることができるからである。
【００１８】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態１について、図面を参照しながら説明する。
図１は、実施の形態１にかかる半導体装置１００の斜視図であり、片面実装基板１と封止樹脂２により構成される。
図２（ａ）は、半導体チップを搭載する前の片面実装基板１の上面図であり、図２（ｂ）は、Ａ−Ａ’における断面図である。
片面実装基板１には、開口部を有する絶縁性のポリイミドフィルム４により銅箔が固定され、銅箔の両面は露出した構造となり、外形寸法は１．２×１．０×０．５５ｔ（ｍｍ）となっている。かかる銅箔は、その両面を接続電極として使用するダイボンドパッド５およびワイヤボンドパッド６として用いられる。
ダイボンドパッド５の上面には個別半導体素子８が固定され、ワイヤボンドパッド６の上面にはＡｕワイヤが接続される。一方、ダイボンドパッド５およびワイヤボンドパッド６の裏面は、半導体装置１００をマザーボードに接続する外部接続端子となる。
【００１９】
図３は、実施の形態１にかかる半導体装置１００をマザーボード１０上に搭載した断面図である。
図３において、片面配線基板１のダイボンドパッド５の表面に個別半導体素子８が裏面電極を介して固定され、個別半導体素子８の表面電極部と片面実装基板１のワイヤボンドパッド６がＡｕワイヤ９で夫々接続されている。また、個別半導体素子８とＡｕワイヤ９を保護するために、片面実装基板１の上面上にエポキシ系の封止樹脂２が成形されている。この半導体装置１００のダイボンドパッド５およびワイヤボンドパッド６の裏面は、マザーボード１０上の接続電極と半田材１１により接続されている。
このような半導体装置１００では、熱伝導率が高い銅箔等からなるダイボンドパッド５およびワイヤボンドパッド６を介して、個別半導体素子８が直接マザーボード１０に接続されるため、個別半導体素子８の放熱特性が向上する。
また、個別半導体素子８の裏面電極とダイボンドパッド５が直接接続される一方、個別半導体素子８とワイヤボンドパッド６とはＡｕワイヤ９を介して接続され、かつ、かかるダイボンドパッド５とワイヤボンドパッド６が直接マザーボードに接続されているため、従来のように、個別半導体素子８がリードを介してマザーボード１０と接続される場合に比べて、配線距離の短縮が可能となる。従って、個別半導体装置１００を高周波帯域で使用した場合における損失を低減し、高周波特性の向上を図ることが可能となる。
また、個別半導体装置１００の裏面を直接外部接続端子として、直接マザーボード１０上に接続できるため、リードを用いて接続する場合やバンプ電極を用いて接続する場合に比べて実装面積を小さくでき、また、実装高さも低くすることができる。従って、個別半導体装置１００が実装されたマザーボード１０の小型化、薄型化を図ることが可能となる。
【００２０】
次に、本実施の形態にかかる個別半導体装置１００の製造方法について、図４〜１３を用いて説明する。
図４は、本実施の形態にかかる個別半導体装置１００のアセンブリフローである。図５中、１６はウエハ状の個別半導体素子を個々の個別半導体素子８に分割するダイシング工程、１７は個々に分割された個別半導体素子８をマトリックス状に配列したダイボンドパッド上に搭載するダイボンド工程、１８はダイボンドされた個別半導体素子８の電極部とワイヤボンドパッド６をＡｕワイヤ９で接続するワイヤボンド工程、１９は個別半導体素子８とＡｕワイヤ９をエポキシ系樹脂２により樹脂封止する樹脂封止工程、２０は半導体装置１００上面の封止樹脂にマークを付するマーキング工程、２１はシート状基板を個々の個別半導体装置１０に分割する分割工程、２２は個別半導体装置１００の検査を行なう検査工程、２３は検査に合格した半導体装置１００を梱包するテーピング工程である。
以上の８工程により、個別半導体装置１００のアセンブリが行われる。
【００２１】
本実施の形態にかかる個別半導体装置１００の製造方法においては、まず、図５に示すように、シート状の片面実装基板１を準備する。図中、１２は、図２（ａ）に示す配線パターンをマトリックス状に配列したポリイミド等のシート状基板である。また、１３はシート状基板１２の位置決めに使用される２．０ｍｍφの貫通穴、１４はシート状基板１２の送り用のフィード穴、１５はシート状基板を分割する時の切断ラインでありシート基板１２上にメッキ形成されたものである。シート状基板１２の外形は、例えば３５×３８×０．０７５ｔ（ｍｍ）であり、ダイボンドパッド５およびワイヤボンドパッド６の組からなる、数１００個の配線パターンが、切断ライン１５の間隔（約０．１ｍｍ）を隔ててマトリックス状に配列されている。
かかる配線パターンは、所定の位置に開口部を形成したポリイミドフィルム等のシート部材の裏面に銅箔等の導電性金属箔を夫々熱圧着し、フォトリソグラフィ技術を用いてかかる金属箔をエッチングして、開口部の裏面のみに金属箔を残すことにより形成される。
【００２２】
次に、図６に示すように、シート状基板１２上のダイボンドパッド５上に、ウエハをダイシングして形成した個別半導体素子８をＡｕエポキシ樹脂２４を用いてダイボンドすることにより固定する。
本実施の形態では、個別半導体素子８が裏面電極を有するため、かかるダイボンド工程により、裏面電極とダイボンドパッド５が電気的に接続される。
尚、かかる実施の形態にかかる製造方法は、裏面電極を有しない個別半導体素子にも同様に適用することが可能である。
このようにして、マトリックス状に配列された配線パターンの全てのダイボンドパッド５上に個別半導体素子８を固定する。従来のリードフレームを用いる構造では、個別半導体素子８の固定を１個ずつ行うことが必要であったが、本実施の形態では一括してダイボンドを行なうことが可能となり製造工程の削減が可能となる。
【００２３】
次に、図７に示すように、個別半導体素子８の表面上の電極とシート状基板１２上のワイヤボンドパッド６とをＡｕワイヤ９を用いて電気的に接続する。
【００２４】
次に、図８に示すように、シート状基板１２の実装面の樹脂封止を行う。樹脂封止工程は、エポキシ系封止樹脂を加熱、加圧しながら溶融させ、かかる溶融した封止樹脂を、シート状基板１２上の所定の位置に配置した金型キャビティに注入することにより行う。図中、２５は、個別半導体装置１００の電極方向を示すために封止樹脂２上に形成された穴部である。
従来のリードフレームを用いた製造方法では、各半導体装置１００毎に独立した金型キャビティを用いて封止樹脂２を形成していたが、本実施の形態では、シート状基板１２上にマトリックス状に配列した、数１００個の半導体装置の封止樹脂２を、一つの金型キャビティを用いて一体として形成する。
このため、従来方法よりも、樹脂封止工程における製造タクトの向上、および封止樹脂の作製効率を向上させることができる。
【００２５】
ここで、図８では、個別半導体装置の電極方向を示す手段として封止樹脂２に穴部２４を形成したが、図９（ａ）（ｂ）に示すように、各個別半導体装置の一方の封止樹脂厚を薄くする手段（このような形状の金型キャビティの使用）を用いることもできる。かかる構造では、封止樹脂厚の薄い部分を、後述する個別半導体装置１００の間の切断部分として用いることができ、切断が容易になるとともに、バルクタイプフィーダーを使用する場合の電極方向の確認、整列を可能とする。
【００２６】
次に、図１０に示すように、シート状基板１２上に形成された封止樹脂２の上面に、レーザーマーカー等のマーキング装置を用いて所定の文字２６をマーキングする。図１０では、各個別半導体装置の「ＬＦ」からなる文字のマーキングを行っている。
【００２７】
次に、図１１（ａ）（ｂ）に示すように、シート状基板１２は、ダイシング装置を用いて個々の個別半導体装置１００に分割するために、封止樹脂２側を下にして粘着テープ２８を用いてフレーム治具２７に固定する。図１１において、（ａ）はフレーム治具に固定した状態での上面図、（ｂ）はＢ−Ｂ’における断面図とする。
【００２８】
次に、図１２に示すように、フレーム治具２７に粘着テープ２８により固定されたシート状基板１２は、所定の切断ライン１５に沿ってダイシング装置により裏面側（シート状基板１２側）より切断され、各個別半導体装置１００が形成される。
このように、本実施の形態にかかる製造方法では、金型キャビティの形状により半導体装置の外観形状が決まらず切断工程により外観形状が決まるため、外観形状の異なる他の機種と金型を共通化することができる。このため、機種毎に金型を作製する必要がなく、製造コストの削減が可能となる。
また、機種切り替え時の金型変更作業が不要となり、製造効率の向上を図ることも可能となる。
切断された各個別半導体装置１００は、粘着テープ２８に貼り付けたままで検査工程に付される。検査工程は、各エリア毎に個別半導体装置のダイボンドパッド５およびワイヤボンドパッド６の裏面からなる外部接続端子上にコンタクトピン等の接続端子を圧着して、各エリア毎に一括して行なわれる。このため、各半導体装置毎に検査する場合に比べて検査時間、労力の削減が可能となる。
【００２９】
最後に、図１３に示すように、検査により良品と判定された個別半導体装置のみを上記粘着テープ２８からはずし、キャリアテープに梱包する。図中、２９は、半導体装置を梱包するキャリアテープである。従来のようなリードを備えた半導体装置では、封止樹脂より突出したアウターリード部が外力に弱いこと、封止樹脂が厚いため半導体装置の高さが厚くなること等の理由から、紙製のキャリアテープの使用ができず、高価なポリ塩化ビニル、ポリスチレン等のプラスチック製エンボステープを使用しなければならなかった。
これに対して本発明にかかる個別半導体装置はリードレス構造であるため、リードの曲がりや折れ等の発生がなく、また、半導体素子自体も薄型であるため、安価な紙製のキャリアテープの使用が可能となる。このため、プラスチック製品の使用量の削減、ひいては地球資源の節減や環境問題の発生防止にも有効となる。
【００３０】
実施の形態２．
本発明の実施の形態２について、図面を参照しながら説明する。
図１４は、実施の形態２にかかる個別半導体装置１０１の斜視図であり、銅基板３０と封止樹脂２により構成される。
図１５は、実施の形態２にかかる個別半導体装置１０１の上面からの透視図（封止樹脂２を除去した状態）である。
個別半導体装置１０１の外形は、１．６×２．１×０．６５ｔ（ｍｍ）となり、銅基板の厚みは０．１ｍｍである。
図１６は、図１４のＣ−Ｃ’における断面図である。
実施の形態１と同様に、銅からなるダイボンドパッド５上に個別半導体素子８が搭載され、個別半導体素子８の電極部とワイヤボンドパッド６がＡｕワイヤ９により夫々接続されている。また、個別半導体素子８とＡｕワイヤ９を保護するために、エポキシ系の封止樹脂２により、実装面が樹脂封止されている。
【００３１】
かかる個別半導体装置１０１は、ダイボンドパッド５およびワイヤボンドパッド６の裏面からなる外部接続端子をマザーボード１０上の接続電極に半田１１にて接続することにより、マザーボード１０に実装される。
かかる個別半導体装置１０１では、個別半導体素子８が熱伝導率が高い銅板からなるワイヤボンドパッド６を介して直接マザーボード１０に接続されるため、放熱効率の向上が可能となる。
また、個別半導体素子８からワイヤボンドパッド６までの配線もＡｕワイヤ９が有する配線長で接続されるため、配線距離の短縮が可能となり、個別半導体装置１０１を高周波領域で使用した場合の損失を最小限に抑えることができる。
また、個別半導体装置１０１とマザーボード１０との接続を、バンプではなく、ダイボンドパッド５およびワイヤボンドパッド６の裏面を外部接続端子として直接行うことにより個別半導体装置１０１の小型化、薄型化を図ることができる。
【００３２】
次に、本実施の形態にかかる個別半導体装置１０１の製造方法について、図１７〜２０を参照しながら説明する。
本実施の形態にかかる個別半導体装置１０１の製造方法では、まず、図１７に示すように、中央に個別半導体装置８を実装するアセンブリエリア３２が設けられた銅フレーム３１が準備される。かかるアセンブリエリア３２もしくは銅フレーム３１には、チップ実装用にＡｇＰｄ等のメッキが施されている。かかる銅フレーム３１には、個別半導体装置８を固定、接続するための配線パターンは設けられていないため、個別半導体装置８の接続位置は、予め設定する必要がある。
図中、３３は、銅フレームの位置決めに使用される２．０ｍｍφの貫通穴、３４は、銅フレーム３１の熱変形を防止するために設けられたスリットである。また、３５は、銅フレーム３１を分割する時の切断ラインであり、銅フレーム３１に切り込まれた溝である。銅フレーム３１の寸法は、外形は４７×４７×０．１ｔ（ｍｍ）であり、アセンブリエリア３２は２２×２２（ｍｍ）である。
尚、本実施の形態にかかるアセンブリフローは、図４に示した実施の形態１の場合と同様である。
【００３３】
次に、図１８に示すように、銅フレーム３１の所定の位置に、導電性接続材２４を用いて、個別半導体素子８がマトリックス状にダイボンド接続される。個別半導体素子８の接続位置は、銅フレーム３１に設けられた切断ライン３５を個別半導体装置の外形に見立てて、図１５に示すダイボンドパッド５となる位置である。実施の形態２においても、実施の形態１と同様に、所定のグループの個別半導体素子８を一括してダイボンドすることが可能となるため、製造タクトの削減を図ることができる。
【００３４】
次に、図１９に示すように、銅フレーム３１の所定の位置と、個別半導体素子８の電極部が電気的に接続されるようにＡｕワイヤ９でワイヤボンドを行う。ワイヤボンドは、個別半導体素子８のダイボンド接続位置から所定間隔を隔てた個別半導体素子８の両側の位置に行う。
【００３５】
続いて、実施の形態１と同様の方法により、銅フレーム３１の実装面を一体の封止樹脂で樹脂封止し、封止樹脂上の所定の位置にマーキングを行った後に、図２０に示すように、銅フレーム３１の切断工程を行う。
マーキング工程が行われた銅フレーム３１は、実施の形態１で使用されたフレーム治具２７に設けられた粘着テープ２８に、樹脂封止面を下にして固定され、銅フレーム３１を切断して、ダイボンドパッド５、ワイヤボンドパッド６に分割する工程が行われる。
かかる切断工程においては、実施の形態１では、ダイシング装置により、所定の切断ライン１５に沿った切断のみが行われ、各個別半導体装置１００の分割が行われたのに対し、本実施の形態では、銅フレーム３１および封止樹脂を切断することにより個別半導体装置１０１の分割が行われるとともに、銅フレーム３１のみを切断することによりダイボンドパッド５およびワイヤボンドパッド６の形成も行われる。
図２０中、３６は、ダイシング装置を用いて個別半導体装置１０１に分割するために切断した切断部、３７は、レーザーカット装置を用いて個別半導体装置１０１の銅フレーム３１を切断し、ダイボンドパッド５とワイヤボンドパッド６との間を電気的に分離するために形成された切断部である。
【００３６】
最後に、実施の形態１と同様に、検査工程が行われ、粘着テープ２８から良品と判定された個別半導体装置１０１のみが取り外され、キャリアテープに梱包される。
【００３７】
実施の形態３．
図２１（ａ）は、本実施の形態にかかる個別半導体装置１０３の斜視図であり、図２１（ｂ）は、（ａ）に示す個別半導体装置１０３の上面透視図である。
本実施の形態にかかる個別半導体装置１０３では、１の個別半導体装置１０３が、２つの個別半導体素子８を搭載する構造となっている。
即ち、実施の形態１では、図１２に示す分割工程において、各構造半導体素子８の周囲を夫々切断することにより、各個別半導体装置１００が、夫々１個の個別半導体素子８を搭載する構造としたが、本実施の形態では、図２１（ｂ）に示すように、２つの個別半導体素子８の周囲で切断することにより、１の個別半導体装置１０３が２つの個別半導体素子８を搭載する構造とすることができる。
このように、本実施の形態では、分割工程における切断位置を変えるだけで、複数の個別半導体素子８を搭載した個別半導体装置１０３の作製を行うことができ、ユーザの要求に対応して、搭載された個別半導体素子８を容易に変更することが可能となる。
これより、かかる構造では、個別半導体装置１０３の実装面積および実装コストを更に低減することができる。
尚、図２１（ｂ）に示すように、分割工程における切断位置を変えることにより、個別半導体素子８は、縦方向、横方向いずれに配置された構造でも容易に作製することができる。
また、本実施の形態にかかる方法を用いることにより、３以上の個別半導体素子８が１の個別半導体装置１０３中に配置される構造も容易に作製することが可能となる。
【００３８】
実施の形態４．
図２２は、本実施の形態４にかかる個別半導体装置１０４の斜視図である。また、図２３（ａ）は、本実施の形態にかかる個別半導体装置１０４の上面透視図であり、図２３（ｂ）は、図２２のＤ−Ｄ’における断面図である。
本実施の形態にかかる個別半導体装置１０４においても、実施の形態３と同様に、１の個別半導体装置１０４が２つの個別半導体素子８を搭載する構造となっている。
本実施の形態にかかる個別半導体装置１０４の製造方法は、実施の形態２において、封止樹脂および銅フレーム３１の切断位置３６を変更することにより、容易に行うことができる。
即ち、図２０に示す実施の形態２の切断工程において、各個別半導体素子８の周囲毎に封止樹脂の切断溝３６を設けず、２の個別半導体素子８を１組として封止樹脂を切断することにより作製する。
このように、本実施の形態では、分割工程における封止樹脂の切断位置を変えるだけで、複数の個別半導体素子８を搭載した個別半導体装置１０４の作製を行うことができ、ユーザの要求に対応して搭載された個別半導体素子８を容易に変更することが可能となる。
また、かかる構造では、個別半導体装置１０４の実装面積および実装コストを更に低減することができる。
【００３９】
図２２（ａ）は、本実施の形態によりかかる個別半導体装置１０４’であって、搭載された２つの個別半導体素子８が、ワイヤボンドパッド６を共通として直列に接続された個別半導体装置１０４’の上面透視図であり、図２２（ｂ）は、その断面図である。
かかる個別半導体装置１０４’は、上述の切断工程において、２つの個別半導体素子８の間にある銅フレーム３１の切断を行わず、双方の個別半導体素子８に共通した一体のワイヤボンドパッド６として作製することができる。
このように、本実施の形態では、分割工程における封止樹脂および金属板の切断位置を変え、また切断を行わない箇所を設けるだけで、複数の個別半導体素子８が電気的に搭載された個別半導体装置１０４の作製を行うことができ、ユーザの要求に対応して、搭載された個別半導体素子８を容易に変更することが可能となる。
図２４においてはワイヤボンドパッド６が共通して形成され、各個別半導体素子８が直列に接続された形態を示したが、ダイボンドパッド５およびワイヤボンドパッド６が共に共通になるように形成し、各個別半導体素子８を並列に接続することも可能である。
更には、３以上の個別半導体素子８を、直列または並列に接続した構造も、同様の方法を用いることにより作製することが可能となる。
【００４０】
【発明の効果】
以上の説明から明らかなように、本発明にかかる個別半導体装置によれば、従来のリードを用いて実装していた場合に比較して、実装面積を小さくすることができ、また、実装高さも小さくすることができるため、高密度実装が可能な個別半導体素子を提供することができる。
【００４１】
また、個別半導体素子の放熱効率を大幅に向上させることが可能となるため、パワーＭＯＳデバイス等の発熱量の大きい個別半導体素子の使用も可能となる。
【００４２】
また、個別半導体素子とマザーボードとの接続距離が短縮でき、個別半導体装置を高周波帯域で用いる場合の高周波特性の向上も可能となる。
【００４３】
また、本発明にかかる製造方法を用いることにより、金型の変更を伴わずに各個別半導体装置の外形を変更することができるため、個別半導体装置の開発期間の短縮、開発費用の低減が可能となり、特に多品種少量生産が必要な個別半導体装置において、その効果が大となる。
【００４４】
また、リードフレームを用いる場合のように不要なリードフレームが発生せず、製造コストの低減を図ることも可能となる。
【００４５】
また、複数の個別半導体素子を搭載した個別半導体装置の作製を容易におこなうことが可能となる。
【００４６】
また、複数の半導体素子を直列、並列に接続して搭載した個別半導体装置の作製も可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる個別半導体装置の斜視図である。
【図２】 （ａ） 本発明の実施の形態１にかかる片面実装基板の上面図である。
（ｂ） 図２（ａ）のＡ−Ａ’における断面図である。
【図３】 本発明の実施の形態１にかかる個別半導体装置をマザーボードに搭載した場合の断面図である。
【図４】 本発明の実施の形態１にかかる個別半導体装置のアセンブリフローである。
【図５】 シート状の片面実装基板の上面図である。
【図６】 ダイボンド工程後の片面実装基板の上面図である。
【図７】 ワイヤボンド工程後の片面実装基板の上面図である。
【図８】 樹脂封止工程後の片面実装基板の上面図である。
【図９】 （ａ） 樹脂封止工程後の片面実装基板の上面図である。
（ｂ） 樹脂封止工程後の片面実装基板の断面図である。
【図１０】 マーキング工程後の片面実装基板の断面図である。
【図１１】 （ａ） フレーム治具固定後の上面図である。
（ｂ） 図１１（ａ）のＢ−Ｂ’における断面図である。
【図１２】 分割工程後の片面実装基板の上面図である。
【図１３】 テーピング工程後の上面図である。
【図１４】 本発明の実施の形態２にかかる個別半導体装置の斜視図である。
【図１５】 本発明の実施の形態２にかかる個別半導体装置の上面透視図である。
【図１６】 図１４のＣ−Ｃ’における断面図である。
【図１７】 銅フレームの上面図である。
【図１８】 ダイボンド工程後の上面図である。
【図１９】 ワイヤボンド工程後の上面図である。
【図２０】 分割工程後の個別半導体装置の断面図である。
【図２１】 （ａ） 本発明の実施の形態３にかかる個別半導体装置の斜視図である。
（ｂ） 本発明の実施の形態３にかかる個別半導体装置の上面透視図である。
【図２２】 本発明の実施の形態４にかかる個別半導体装置の斜視図である。
【図２３】 （ａ） 本発明の実施の形態４にかかる個別半導体装置の上面透視図である。
（ｂ） 図２２のＤ−Ｄ’における断面図である。
【図２４】 （ａ） 発明の実施の形態４にかかる他の個別半導体装置の上面透視図である。
（ｂ） 発明の実施の形態４にかかる他の個別半導体装置の断面図である。
【図２５】 （ａ） 従来構造にかかる個別半導体装置の上面透視図である。
（ｂ） 従来構造にかかる個別半導体装置の側面透視図である。
【図２６】 （ａ） 従来構造にかかる個別半導体装置の製造に用いるリードフレームである。
（ｂ） リードフレームの部分拡大図である。
【図２７】 従来構造にかかる個別半導体装置のアセンブリフローである。
【符号の説明】
１ 片面実装基板、２ 封止樹脂、５ ダイボンドパッド、６ ワイヤボンドパッド、８ 個別半導体素子、９ Ａｕワイヤ、１０ マザーボード、１００ 個別半導体装置。

Claims (8)

  1. 所定の間隔をおいて配置されたダイボンドパッドおよびワイヤボンドパッドと、
    上記ダイボンドパッド上に裏面が固定され、上記ワイヤボンドパッドと電気的に接続された電極部を有する個別半導体素子と、
    上記ダイボンドパッドおよび上記ワイヤボンドパッドを上記所定の間隔で固定し、上記個別半導体素子、上記ダイボンドパッド、および上記ワイヤボンドパッドを封止するように上記ダイボンドパッドおよび上記ワイヤボンドパッドの片面に設けられた封止樹脂とを含み、
    上記ダイボンドパッドおよび上記ワイヤボンドパッドが、導電性の金属板上に形成された上記封止樹脂を支持体として切断された上記金属板であって、上記ダイボンドパッドおよび上記ワイヤボンドパッドの一辺の長さが、上記個別半導体装置の一辺の長さに等しいことを特徴とする個別半導体装置。
  2. 上記個別半導体素子が、その裏面に電極部を有し、上記ワイヤボンドパッドと電気的に接続されてなることを特徴とする請求項１に記載の個別半導体装置。
  3. 複数の上記個別半導体素子が、一体の上記封止樹脂で樹脂封止されてなることを特徴とする請求項１に記載の個別半導体装置。
  4. 複数の上記個別半導体素子が、上記ダイボンドパッドおよび／または上記ワイヤボンドパッドを共通として一体の上記封止樹脂で樹脂封止されてなることを特徴とする請求項３に記載の個別半導体装置。
  5. 導電性の金属板上に、複数の個別半導体素子を裏面で固定し、各個別半導体素子の電極部と上記金属板の所定の位置とを電気的に接続する実装工程と、
    上記金属板の実装面を一体の封止樹脂により樹脂封止する工程と、
    上記金属板を裏面から切断して、上記金属板を間隔をおいて設けられたダイボンドパッドおよびワイヤボンドパッドとする切断工程と、
    上記封止樹脂と上記金属板とを上記個別半導体素子の周囲で切断し、上記ダイボンドパッドおよび上記ワイヤボンドパッドの一辺の長さが各個別半導体装置の一辺の長さに等しい個別半導体装置に分割する分割工程とからなることを特徴とする個別半導体装置の製造方法。
  6. 上記実装工程が、上記金属板上に個別半導体素子の裏面電極を固定して、上記金属板と上記裏面電極とを電気的に接続する工程を含むことを特徴とする請求項５に記載の個別半導体装置の製造方法。
  7. 上記分割工程が、複数の上記個別半導体素子を一体としてその周囲で上記封止樹脂を切断して、複数の上記個別半導体素子が一体の上記封止樹脂で樹脂封止された個別半導体装置に分割する工程であることを特徴とする請求項５に記載の個別半導体装置の製造方法。
  8. 上記切断工程が、複数の上記個別半導体素子に接続された上記ダイボンドパッドおよび／または上記ワイヤボンドパッドが一体となるように上記金属板を切断する工程であり、
    上記分割工程が、上記ダイボンドパッドおよび／または上記ワイヤボンドパッドが一体となるように形成された上記個別半導体素子の周囲で上記封止樹脂を切断して、上記ダイボンドパッドおよび／または上記ワイヤボンドパッドを共通とする複数の上記個別半導体素子が一体の上記封止樹脂で樹脂封止された個別半導体装置に分割する工程であることを特徴とする請求項５に記載の個別半導体装置の製造方法。
JP27723097A 1997-10-09 1997-10-09 個別半導体装置およびその製造方法 Expired - Lifetime JP3837215B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP27723097A JP3837215B2 (ja) 1997-10-09 1997-10-09 個別半導体装置およびその製造方法
US09/070,724 US6163069A (en) 1997-10-09 1998-05-01 Semiconductor device having pads for connecting a semiconducting element to a mother board
TW087108209A TW405235B (en) 1997-10-09 1998-05-27 Discrete semiconductor device and method for producing the same
KR10-1998-0020879A KR100389230B1 (ko) 1997-10-09 1998-06-05 개별반도체장치및그제조방법
CNB981024785A CN1160781C (zh) 1997-10-09 1998-06-06 分立半导体器件及其制造方法
US09/695,311 US6787389B1 (en) 1997-10-09 2000-10-25 Semiconductor device having pads for connecting a semiconducting element to a mother board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27723097A JP3837215B2 (ja) 1997-10-09 1997-10-09 個別半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11121644A JPH11121644A (ja) 1999-04-30
JP3837215B2 true JP3837215B2 (ja) 2006-10-25

Family

ID=17580644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27723097A Expired - Lifetime JP3837215B2 (ja) 1997-10-09 1997-10-09 個別半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6163069A (ja)
JP (1) JP3837215B2 (ja)
KR (1) KR100389230B1 (ja)
CN (1) CN1160781C (ja)
TW (1) TW405235B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022044A (ja) 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
US6636334B2 (en) * 1999-03-26 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor device having high-density packaging thereof
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
JP3827497B2 (ja) 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3778773B2 (ja) * 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
TW497371B (en) * 2000-10-05 2002-08-01 Sanyo Electric Co Semiconductor device and semiconductor module
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
JP4354109B2 (ja) * 2000-11-15 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
US6737931B2 (en) * 2002-07-19 2004-05-18 Agilent Technologies, Inc. Device interconnects and methods of making the same
CN1326235C (zh) * 2003-06-03 2007-07-11 胜开科技股份有限公司 封装积体电路基板的制造方法
KR100796587B1 (ko) * 2004-09-02 2008-01-21 삼성에스디아이 주식회사 도너 기판의 제조 방법 및 그를 이용한 유기 전계 발광소자의 제조 방법
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
CN101351170B (zh) * 2005-11-07 2013-06-19 精密技术公司 用于安装在病人的骨上的假体
DE102006044690B4 (de) * 2006-09-22 2010-07-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
JP6610497B2 (ja) 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPS6225444A (ja) * 1985-07-26 1987-02-03 Hitachi Ltd 連続配線基板
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
JPH0691176B2 (ja) * 1989-12-07 1994-11-14 株式会社東芝 大電力用半導体装置
JPH04118678A (ja) * 1990-09-10 1992-04-20 Seiko Epson Corp 現像方法
JPH04171969A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
DE4431604A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Schaltungsanordnung mit einem Chipkartenmodul und einer damit verbundenen Spule
JP3987573B2 (ja) * 1994-10-31 2007-10-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 能動素子及び受動素子を有する集積化された半導体装置
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
JPH08316372A (ja) * 1995-05-16 1996-11-29 Toshiba Corp 樹脂封止型半導体装置
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
US5696666A (en) * 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US5942796A (en) * 1997-11-17 1999-08-24 Advanced Packaging Concepts, Inc. Package structure for high-power surface-mounted electronic devices

Also Published As

Publication number Publication date
JPH11121644A (ja) 1999-04-30
KR19990036521A (ko) 1999-05-25
CN1160781C (zh) 2004-08-04
US6163069A (en) 2000-12-19
TW405235B (en) 2000-09-11
CN1214544A (zh) 1999-04-21
KR100389230B1 (ko) 2003-10-22

Similar Documents

Publication Publication Date Title
JP3837215B2 (ja) 個別半導体装置およびその製造方法
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US20020027297A1 (en) Semiconductor package
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JPH11307673A (ja) 半導体装置とその製造方法
US6787389B1 (en) Semiconductor device having pads for connecting a semiconducting element to a mother board
JPH08241940A (ja) 半導体装置およびその製造方法
JP2682200B2 (ja) 半導体装置
JP3466354B2 (ja) 半導体装置
JP2002050720A (ja) 半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR200169976Y1 (ko) 반도체 패키지
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH08125051A (ja) 半導体装置
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
JPH1126643A (ja) 半導体装置
JPH09270435A (ja) 半導体装置の製造方法
KR100364842B1 (ko) 반도체 패키지 및 그의 제조 방법
JPH02303056A (ja) 半導体集積回路の製造方法
JPH1074861A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term