JP3889540B2 - Equalization amplifier - Google Patents
Equalization amplifier Download PDFInfo
- Publication number
- JP3889540B2 JP3889540B2 JP37564199A JP37564199A JP3889540B2 JP 3889540 B2 JP3889540 B2 JP 3889540B2 JP 37564199 A JP37564199 A JP 37564199A JP 37564199 A JP37564199 A JP 37564199A JP 3889540 B2 JP3889540 B2 JP 3889540B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- peak detection
- detection circuit
- data signal
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、光伝送システムにおいて、光ファイバ伝送路の損失を補償するための等化増幅器に関する。
【0002】
【従来の技術】
光伝送システムにおいて、信号光は光ファイバ伝送路を伝送するに連れて減衰するため、伝送路の終端で受光した信号の振幅は伝送路の距離によって異なる。この伝送路の損失を補償するため、通常、受光側に等化増幅器が設けられている。等化増幅器は、増幅した信号振幅から自動的に増幅器の利得を制御し、出力振幅を一定に保つ。
【0003】
光受信器を小型化するため、光通信用の等化増幅器は集積化されている。等化増幅器内の各増幅器はDC直結増幅器により構成されている。DC直結増幅器は、等化増幅器に要求される高い利得に対してDCオフセットを生じる。そのため、DCオフセットをキャンセルするためのDCフィードバックループが必須となる。
【0004】
図3は、従来の等化増幅器の構成を示すブロック図である。この等化増幅器は、前段アンプ11、AGC(AutomaticGain Control)アンプ12、後段アンプ13、ピーク検波回路14および差動アンプ15から構成されている。図3において、IN1は信号入力端子、IN2はしきい値入力端子、IN3は基準電圧入力端子、OUT1は正相データ出力端子、OUT2は逆相データ出力端子である。この等化増幅器は、後段アンプ13から出力される正相および逆相の出力データ信号の振幅を、ピーク検波回路14にてピーク検波することによってDCフィードバック制御を行う構成となっている。
【0005】
図3に示す等化増幅器の作用について説明する。光ファイバ伝送路を伝搬してきた信号光は、光受信器の図示しないフォトディテクタによって電気信号に変換される。その電気信号は図示しない前置増幅器により増幅され、デジタルデータ信号列に変換される。デジタルデータ信号列は、信号入力端子IN1を介して前段アンプ11に入力される。また、前段アンプ11には、しきい値入力端子IN2を介してしきい値電圧が入力される。
【0006】
前段アンプ11の出力信号は次段のAGCアンプ12によりさらに増幅される。AGCアンプ12の出力信号は次段の後段アンプ13によってさらに増幅される。後段アンプ13からは、正相データ出力端子OUT1および逆相データ出力端子OUT2を介してそれぞれ正相の出力データ信号および逆相の出力データ信号が外部へ出力される。
【0007】
また、後段アンプ13の正相および逆相の出力データ信号はピーク検波回路14にも入力される。ピーク検波回路14では、入力信号のピーク検波により振幅のピーク値が検出される。ピーク検波回路14の出力信号は差動アンプ15に入力される。その入力信号は、差動アンプ15において、基準電圧入力端子IN3から入力された基準電圧と比較される。そして、2つの電圧の差は差動アンプ15において増幅される。その増幅された差信号はしきい値電圧としてしきい値入力端子IN2に入力される。
【0008】
このようにしてDCフィードバックループが形成され、ピーク検波回路14の出力信号と基準電圧とを比較した結果がしきい値入力端子IN2にフィードバックされることにより、正相データ出力端子OUT1と逆相データ出力端子OUT2でのDCオフセットがキャンセルされる。なお、等化増幅器は、同様な動作原理に基づいて、入力振幅にかかわわらずに出力振幅を一定にするAGC機能を有しているが、AGC機能についての説明は省略する。
【0009】
つぎに、DCフィードバック機構について、図4〜図9を参照しながら詳細に説明する。図4は、DCオフセットが制御されていない場合の後段アンプ13の正相および逆相の出力データ信号の波形図である。図4において、Vsは正相出力データ信号のスペース側の電圧値と逆相出力データ信号のスペース側の電圧値との差である。また、Vmは正相出力データ信号のマーク側の電圧値と逆相出力データ信号のマーク側の電圧値との差である。図4に示すように、DCオフセットが生じている場合には、正相出力データ信号のマーク側の電圧値と逆相出力データ信号のスペース側の電圧値とは一致しない。
【0010】
図5は、DCオフセットが制御されている場合の後段アンプ13の正相および逆相の出力データ信号の波形図である。図5において、VRは等化増幅器の設定出力振幅である。DCオフセットが生じていない場合には、図5に示すように、正相出力データ信号のマーク側の電圧値と逆相出力データ信号のスペース側の電圧値とはほぼ一致することになる。したがって、DCオフセットをキャンセルするためには、つぎの(1)式が成り立つようにしきい値入力端子IN2に入力されるしきい値電圧を制御する必要がある。
Vs=Vm=VR ・・・(1)
【0011】
ピーク検波回路14を用いた場合、DCフィードバック制御は、つぎのようにして実現される。図6は、フィードバック制御されていない場合の後段アンプ13の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅VRだけレベルシフトした場合の各信号の波形図である。図7は、フィードバック制御されている場合の後段アンプ13の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅VRだけレベルシフトした場合の各信号の波形図である。図8は、フィードバック制御されていない場合の後段アンプ13の正相出力データ信号、および後段アンプ13の逆相出力データ信号を設定出力振幅VRだけレベルシフトした場合の信号の波形図である。図9は、フィードバック制御されている場合の後段アンプ13の正相出力データ信号、および後段アンプ13の逆相出力データ信号を設定出力振幅VRだけレベルシフトした場合の信号の波形図である。
【0012】
上記(1)式が成り立つようにするためには、図9から明らかなように、後段アンプ13の正相出力データ信号のスペース側のピーク検波値VNsと、後段アンプ13の逆相出力データ信号をレベルシフトした信号のスペース側のピーク検波値VSIsとの差をなくす、すなわちつぎの(2)式が成り立つようにしきい値電圧を制御してしきい値入力端子IN2に入力させる。
VNs−VSIs=0 ・・・(2)
【0013】
【発明が解決しようとする課題】
しかしながら、上述した従来の等化増幅器では、前段アンプ11がリニアに動作している間はDCフィードバック動作が正常に働くが、前段アンプ11が飽和するとしきい値電圧の変化に対するピーク検波値の変化量がほとんどなくなってしまう。そのため、DCフィードバック動作が不安定となり、しきい値電圧が異常な電圧値に設定されてしまい、DCフィードバック制御が正常に働かないという問題点がある。
【0014】
本発明は、上記問題点を解決するためになされたもので、前段のアンプが飽和動作している状態においても、出力信号の振幅のピーク検波値に基づいて安定したしきい値電圧を発生させることができ、それによってDCフィードバック制御が正常に動作する等化増幅器を得ることを目的とする。
【0015】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる等化増幅器は、増幅対象である入力信号およびしきい値電圧が入力される前段アンプと、前記前段アンプから出力された正相のデータ信号および逆相のデータ信号が入力されるAGCアンプと、前記AGCアンプから出力された正相のデータ信号および逆相のデータ信号が入力され、かつ増幅後の正相のデータ信号および逆相のデータ信号を外部へ出力する後段アンプと、前記前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第1のピーク検波回路と、前記後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第2のピーク検波回路と、前記第1のピーク検波回路から出力された信号、前記第2のピーク検波回路から出力された信号および基準電圧に基づいて前記しきい値電圧を制御するDCフィードバック制御回路と、を備え、前記DCフィードバック制御回路は、前記第2のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第1のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えることを特徴とする。
【0016】
この発明によれば、第1のピーク検波回路は、前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出し、第2のピーク検波回路は、後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する。そして、DCフィードバック制御回路は、第1のピーク検波回路の出力信号、第2のピーク検波回路の出力信号および基準電圧に基づいて、前段アンプへ供給するしきい値電圧を制御する。
【0017】
また、この発明によれば、前記DCフィードバック制御回路は、前記第2のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第1のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えており、第1のピーク検波回路により検出された前段アンプの出力振幅によって差動アンプの利得が制御される。
【0018】
そして、前記差動アンプは、前記第1のピーク検波回路の振幅検出の結果、前記前段アンプが利得飽和を起こしていない場合、利得を高くし、一方、前記前段アンプが利得飽和を起こしている場合、利得を低くする構成となっていてもよい。この場合、前段アンプが利得飽和を起こしていない場合には差動アンプの利得は高くなり、一方、前段アンプが利得飽和を起こしている場合には差動アンプの利得は低くなる。
【0021】
【発明の実施の形態】
以下に、本発明にかかる等化増幅器の実施の形態について図面を参照しつつ詳細に説明する。
【0022】
実施の形態1.
図1は、本発明の実施の形態1にかかる等化増幅器の構成を示すブロック図である。この等化増幅器は、前段アンプ21、AGCアンプ22、後段アンプ23、第1のピーク検波回路26、第2のピーク検波回路24およびDCフィードバック制御回路3を備えている。DCフィードバック制御回路3は可変利得増幅器である差動アンプ31により構成されている。
【0023】
前段アンプ21の2個の入力端子はそれぞれ等化増幅器の信号入力端子IN1およびしきい値入力端子IN2に接続されている。前段アンプ21の2個の出力端子はそれぞれAGCアンプ22の2個の入力端子に接続されているとともに、それぞれ第1のピーク検波回路26の2個の入力端子に接続されている。AGCアンプ22の2個の出力端子はそれぞれ後段アンプ23の2個の入力端子に接続されている。
【0024】
後段アンプ23の2個の出力端子はそれぞれ等化増幅器の正相および逆相の出力端子OUT1,OUT2に接続されているとともに、それぞれ第2のピーク検波回路24の2個の入力端子に接続されている。第2のピーク検波回路24の出力端子および基準電圧入力端子IN3はそれぞれ差動アンプ31の2個の入力端子に接続されている。差動アンプ31の出力端子はしきい値入力端子IN2に接続されている。
【0025】
第1のピーク検波回路26は、前段アンプ21の正相および逆相の出力信号の振幅をピーク検波し、それに基づいて前段アンプ21が利得飽和を起こしているか否かを検出する。第1のピーク検波回路26の検出結果に基づいて、差動アンプ31の利得が制御される。すなわち、前段アンプ21が利得飽和を起こしている場合、差動アンプ31の利得は低くなる。一方、前段アンプ21が利得飽和を起こしていない場合、差動アンプ31の利得は高くなる。
【0026】
つぎに、図1に示す等化増幅器の作用について説明するが、前段アンプ21から後段アンプ23へ至る電気信号の流れ、並びに第2のピーク検波回路24および差動アンプ31からなるDCフィードバックループの作用については従来例と同じであるので、重複する説明を省略する。また、等化増幅器のAGC機能についての説明も省略する。したがって、以下に、第1のピーク検波回路26による差動アンプ31の利得制御について説明する。
【0027】
信号入力端子IN1から入力された信号の振幅が前段アンプ21の利得飽和領域にある場合、第1のピーク検波回路26により前段アンプ21が利得飽和領域にあることが検出される。そして、第1のピーク検波回路26により差動アンプ31の利得は低くなる。それによって、DCフィードバック制御が不安定になって異常な値のしきい値電圧が前段アンプ21へ出力されるのが防止される。ここで、前段アンプ21が利得飽和領域にある場合には等化増幅器の利得は低くなっているので、しきい値電圧値の制御に関して高い精度が要求されない。したがって、DCフィードバックループの利得を低くすることについては何ら問題はない。
【0028】
一方、信号入力端子IN1から入力された信号の振幅が前段アンプ21の線形利得領域にある場合、第1のピーク検波回路26により前段アンプ21が線形利得領域にあることが検出される。そして、第1のピーク検波回路26により差動アンプ31の利得は高くなる。それによって、DCフィードバック制御利得が高くなり、等化増幅器が高利得の場合においてもDCオフセットが正確にキャンセルされる。
【0029】
上述したように、実施の形態1によれば、前段アンプ21が線形利得領域にある場合、第1のピーク検波回路26により差動アンプ31の利得が高くなるため、DCオフセットを確実にキャンセルすることができる。また、入力信号の振幅が大きくて前段アンプ21が利得飽和領域にある場合には、第1のピーク検波回路26により差動アンプ31の利得が低くなるため、差動アンプ31から適当なしきい値電圧が出力されることになる。したがって、前段アンプ21が線形利得領域にあっても、あるいは利得飽和領域にあっても、DCフィードバック制御は常に正常に動作するという効果を奏する。
【0030】
実施の形態2.
図2は、本発明の実施の形態2にかかる等化増幅器の構成を示すブロック図である。実施の形態2が実施の形態1と異なるのは、DCフィードバック制御回路3に代えて、差動アンプ41および切り換えスイッチ42よりなるDCフィードバック制御回路4を設けたことと、切り換えスイッチ42に所定のしきい値電圧を入力させるようにしたことである。その他の構成は実施の形態1と同じであるので、実施の形態1と同一の構成については同じ符号を付して説明を省略する。以下に、実施の形態1と異なる構成についてのみ説明する。
【0031】
差動アンプ41の2個の入力端子には、それぞれ第2のピーク検波回路24の出力端子および基準電圧入力端子IN3が接続されている。差動アンプ41の出力端子は、切り換えスイッチ42の一方の入力端子に接続されている。切り換えスイッチ42のもう一方の入力端子にはしきい値電圧入力端子IN4が接続されている。しきい値電圧入力端子IN4には所定のしきい値電圧が印加される。切り換えスイッチ42の出力端子は、しきい値入力端子IN2に接続されている。切り換えスイッチ42の切り換え動作は、第1のピーク検波回路26により制御される。
【0032】
第1のピーク検波回路26により前段アンプ21が利得飽和を起こしていることが検出された場合、切り換えスイッチ42はしきい値電圧入力端子IN4側が有効となるように切り換えられる。一方、第1のピーク検波回路26により前段アンプ21が利得飽和を起こしていないことが検出された場合、切り換えスイッチ42は差動アンプ41の出力側が有効となるように切り換えられる。
【0033】
つぎに、図2に示す等化増幅器の作用について説明するが、前段アンプ21から後段アンプ23へ至る電気信号の流れ、並びに第2のピーク検波回路24および差動アンプ41からなるDCフィードバックループの作用については従来例と同じであるので、重複する説明を省略する。また、等化増幅器のAGC機能についての説明も省略する。したがって、以下に、第1のピーク検波回路26による切り換えスイッチ42の動作について説明する。
【0034】
信号入力端子IN1から入力された信号の振幅が前段アンプ21の利得飽和領域にある場合、第1のピーク検波回路26により前段アンプ21が利得飽和領域にあることが検出される。そして、切り換えスイッチ42は、しきい値入力端子IN2にしきい値電圧入力端子IN4を接続するように切り換えられる。それによって、しきい値入力端子IN2を介して前段アンプ21には所定のしきい値電圧が入力されることになる。
【0035】
一方、信号入力端子IN1から入力された信号の振幅が前段アンプ21の線形利得領域にある場合、第1のピーク検波回路26により前段アンプ21が線形利得領域にあることが検出される。そして、切り換えスイッチ42は、しきい値入力端子IN2に差動アンプ41の出力信号を供給するように切り換えられる。それによって、DCフィードバックループが形成され、第2のピーク検波回路24の出力信号と基準電圧とを比較した結果がしきい値入力端子IN2を介して前段アンプ21にフィードバックされることになる。したがって、正相データ出力端子OUT1と逆相データ出力端子OUT2でのDCオフセットがキャンセルされる。
【0036】
上述したように、実施の形態2によれば、前段アンプ21が線形利得領域にある場合、切り換えスイッチ42の切り換えによりDCフィードバックループが形成されるため、DCオフセットをキャンセルすることができる。また、入力信号の振幅が大きくて前段アンプ21が利得飽和領域にある場合には、切り換えスイッチ42の切り換えにより前段アンプ21に所定のしきい値電圧が入力される。したがって、前段アンプ21が線形利得領域にあっても、あるいは利得飽和領域にあっても、DCフィードバック制御は常に正常に動作するという効果を奏する。
【0037】
以上において本発明は、上述した各実施の形態に限らず、種々設計変更可能であることはもちろんである。
【0038】
【発明の効果】
以上、説明したとおり、本発明によれば、第1のピーク検波回路は、前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出し、第2のピーク検波回路は、後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する。また、DCフィードバック制御回路は、第1のピーク検波回路の出力信号、第2のピーク検波回路の出力信号および基準電圧に基づいて、前段アンプへ供給するしきい値電圧を制御する。そして、DCフィードバック制御回路を構成する差動アンプの利得は、第1のピーク検波回路により検出された前段アンプの出力振幅によって制御される。したがって、入力信号の振幅が大きくて前段アンプが利得飽和領域にあることが検出された場合、差動アンプの利得制御によって前段アンプに適当なしきい値電圧が供給されるので、DCフィードバック制御が正常に動作するという効果を奏する。
【0040】
また、本発明によれば、DCフィードバック制御回路を構成する差動アンプの利得は、前段アンプが利得飽和を起こしていない場合には高くなり、一方、前段アンプが利得飽和を起こしている場合には低くなる。したがって、前段アンプが線形利得領域にあっても、あるいは利得飽和領域にあっても、差動アンプの利得制御によって前段アンプに適当なしきい値電圧が供給されるので、DCフィードバック制御は常に正常に動作するという効果を奏する。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかる等化増幅器の構成を示すブロック図である。
【図2】 本発明の実施の形態2にかかる等化増幅器の構成を示すブロック図である。
【図3】 従来における等化増幅器の構成を示すブロック図である。
【図4】 DCオフセットが制御されていない場合の等化増幅器の正相および逆相の出力データ信号の波形図である。
【図5】 DCオフセットが制御されている場合の等化増幅器の正相および逆相の出力データ信号の波形図である。
【図6】 フィードバック制御されていない場合の等化増幅器の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅VRだけレベルシフトした場合の各信号の波形図である。
【図7】 フィードバック制御されている場合の等化増幅器の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅VRだけレベルシフトした場合の各信号の波形図である。
【図8】 フィードバック制御されていない場合の等化増幅器の正相出力データ信号、および等化増幅器の逆相出力データ信号を設定出力振幅VRだけレベルシフトした場合の信号の波形図である。
【図9】 フィードバック制御されている場合の等化増幅器の正相出力データ信号、および等化増幅器の逆相出力データ信号を設定出力振幅VRだけレベルシフトした場合の信号の波形図である。
【符号の説明】
IN1 信号入力端子、IN2 しきい値入力端子、IN3 基準電圧入力端子、IN4 原しきい値電圧入力端子、OUT1 正相の出力端子、OUT2 逆相の出力端子、21 前段アンプ、22 AGCアンプ、23 後段アンプ、24 第2のピーク検波回路、26 第1のピーク検波回路、3,4 DCフィードバック制御回路、31 利得制御可能な差動アンプ、41 差動アンプ、42 切り換えスイッチ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an equalizing amplifier for compensating for a loss in an optical fiber transmission line in an optical transmission system.
[0002]
[Prior art]
In the optical transmission system, the signal light attenuates as it is transmitted through the optical fiber transmission line, so that the amplitude of the signal received at the end of the transmission line varies depending on the distance of the transmission line. In order to compensate for this transmission line loss, an equalizing amplifier is usually provided on the light receiving side. The equalizing amplifier automatically controls the gain of the amplifier from the amplified signal amplitude and keeps the output amplitude constant.
[0003]
In order to reduce the size of the optical receiver, equalizing amplifiers for optical communication are integrated. Each amplifier in the equalization amplifier is constituted by a DC direct connection amplifier. DC direct-coupled amplifiers produce a DC offset for the high gain required of equalization amplifiers. Therefore, a DC feedback loop for canceling the DC offset is essential.
[0004]
FIG. 3 is a block diagram showing a configuration of a conventional equalizing amplifier. The equalizing amplifier includes a front-
[0005]
The operation of the equalizing amplifier shown in FIG. 3 will be described. The signal light that has propagated through the optical fiber transmission line is converted into an electrical signal by a photodetector (not shown) of the optical receiver. The electric signal is amplified by a preamplifier (not shown) and converted into a digital data signal sequence. The digital data signal string is input to the
[0006]
The output signal of the
[0007]
The output data signals of the normal phase and the reverse phase of the
[0008]
In this way, a DC feedback loop is formed, and the result of comparing the output signal of the
[0009]
Next, the DC feedback mechanism will be described in detail with reference to FIGS. FIG. 4 is a waveform diagram of output data signals of the positive phase and the reverse phase of the
[0010]
FIG. 5 is a waveform diagram of output data signals of the positive phase and the reverse phase of the
Vs = Vm = VR (1)
[0011]
When the
[0012]
In order to satisfy the above formula (1), as is clear from FIG. 9, the space-side peak detection value VNs of the positive-phase output data signal of the
VNs−VSIs = 0 (2)
[0013]
[Problems to be solved by the invention]
However, in the conventional equalizing amplifier described above, the DC feedback operation works normally while the front-
[0014]
The present invention has been made to solve the above problems, and generates a stable threshold voltage based on the peak detection value of the amplitude of the output signal even when the amplifier in the previous stage is in a saturation operation. It is possible to obtain an equalizing amplifier in which the DC feedback control operates normally.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, an equalizing amplifier according to the present invention includes a front-stage amplifier to which an input signal to be amplified and a threshold voltage are input, a positive-phase data signal and a negative-phase data output from the front-stage amplifier. AGC amplifier to which a normal-phase data signal and a negative-phase data signal output from the AGC amplifier are input, and the amplified normal-phase data signal and the negative-phase data signal are externally transmitted. A post-stage amplifier that outputs to the output, a first peak detection circuit that detects amplitudes of the positive-phase data signal and the negative-phase data signal output from the pre-stage amplifier, and a positive-phase data signal output from the post-stage amplifier And a second peak detection circuit for detecting the amplitude of the data signal of opposite phase, a signal output from the first peak detection circuit, and a signal output from the second peak detection circuit With No. and a DC feedback control circuit for controlling the threshold voltage based on a reference voltage, wherein the DC feedback control circuit, the signal output from the second peak detection circuit and the reference voltage is input And a differential amplifier capable of controlling a gain based on a signal output from the first peak detection circuit .
[0016]
According to the present invention, the first peak detection circuit detects the amplitudes of the positive phase data signal and the negative phase data signal output from the preceding amplifier, and the second peak detection circuit is output from the subsequent amplifier. The amplitudes of the positive phase data signal and the negative phase data signal are detected. The DC feedback control circuit controls the threshold voltage supplied to the pre-stage amplifier based on the output signal of the first peak detection circuit, the output signal of the second peak detection circuit, and the reference voltage.
[0017]
Further , according to the present invention, the DC feedback control circuit is based on the signal output from the second peak detection circuit and the reference voltage and the signal output from the first peak detection circuit. has a controllable differential amplifier gain Te, the gain of the differential amplifier is controlled by the output amplitude of the preamplifier which is detected by the first peak detection circuit.
[0018]
Then, as a result of detecting the amplitude of the first peak detection circuit, the differential amplifier increases the gain when the preamplifier does not cause gain saturation, while the preamplifier causes gain saturation. In this case, the gain may be reduced. In this case, the gain of the differential amplifier is high when the pre-stage amplifier does not cause gain saturation, while the gain of the differential amplifier is low when the pre-stage amplifier causes gain saturation.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an equalizing amplifier according to the present invention will be described below in detail with reference to the drawings.
[0022]
FIG. 1 is a block diagram showing the configuration of the equalizing amplifier according to the first exemplary embodiment of the present invention. The equalizing amplifier includes a front-
[0023]
The two input terminals of the
[0024]
The two output terminals of the post-amplifier 23 are connected to the positive-phase and negative-phase output terminals OUT1 and OUT2 of the equalization amplifier, respectively, and are connected to the two input terminals of the second
[0025]
The first
[0026]
Next, the operation of the equalizing amplifier shown in FIG. 1 will be described. The flow of an electric signal from the front-
[0027]
When the amplitude of the signal input from the signal input terminal IN1 is in the gain saturation region of the
[0028]
On the other hand, when the amplitude of the signal input from the signal input terminal IN1 is in the linear gain region of the
[0029]
As described above, according to the first embodiment, when the
[0030]
FIG. 2 is a block diagram showing a configuration of the equalizing amplifier according to the second exemplary embodiment of the present invention. The second embodiment differs from the first embodiment in that a DC
[0031]
The two input terminals of the
[0032]
When it is detected by the first
[0033]
Next, the operation of the equalizing amplifier shown in FIG. 2 will be described. The flow of an electric signal from the
[0034]
When the amplitude of the signal input from the signal input terminal IN1 is in the gain saturation region of the
[0035]
On the other hand, when the amplitude of the signal input from the signal input terminal IN1 is in the linear gain region of the
[0036]
As described above, according to the second embodiment, when the
[0037]
Of course, the present invention is not limited to the above-described embodiments, and various design changes can be made.
[0038]
【The invention's effect】
As described above, according to the present invention, the first peak detection circuit detects the amplitudes of the positive-phase data signal and the negative-phase data signal output from the preceding amplifier, and the second peak detection circuit The amplitudes of the positive phase data signal and the negative phase data signal output from the subsequent amplifier are detected. The DC feedback control circuit controls the threshold voltage supplied to the preceding amplifier based on the output signal of the first peak detection circuit, the output signal of the second peak detection circuit, and the reference voltage. The gain of the differential amplifier constituting the DC feedback control circuit is controlled by the output amplitude of the pre-stage amplifier detected by the first peak detection circuit. Therefore, when it is detected that the amplitude of the input signal is large and the preamplifier is in the gain saturation region, an appropriate threshold voltage is supplied to the preamplifier by the gain control of the differential amplifier, so that the DC feedback control is normal. There is an effect that it operates.
[0040]
Further, according to the present invention, the gain of the differential amplifier constituting the DC feedback control circuit is high when the preamplifier does not cause gain saturation, while when the preamplifier causes gain saturation. Becomes lower. Therefore, even if the pre-stage amplifier is in the linear gain region or the gain saturation region, an appropriate threshold voltage is supplied to the pre-stage amplifier by the gain control of the differential amplifier, so that the DC feedback control is always normal. There is an effect that it operates.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an equalizing amplifier according to a first exemplary embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of an equalizing amplifier according to a second exemplary embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a conventional equalizing amplifier.
FIG. 4 is a waveform diagram of output data signals of normal phase and reverse phase of the equalization amplifier when the DC offset is not controlled.
FIG. 5 is a waveform diagram of output data signals of positive and negative phases of the equalization amplifier when the DC offset is controlled.
FIG. 6 is a waveform diagram of respective signals when the level of the output data signal of the normal phase and the reverse phase of the equalization amplifier when the feedback control is not performed and those output data signals are shifted by the set output amplitude VR.
FIG. 7 is a waveform diagram of respective signals when the output data signals of the normal phase and the reverse phase of the equalizing amplifier when feedback control is performed, and the output data signals are level-shifted by a set output amplitude VR.
FIG. 8 is a waveform diagram of signals when the positive phase output data signal of the equalization amplifier and the negative phase output data signal of the equalization amplifier are level-shifted by a set output amplitude VR when feedback control is not performed.
FIG. 9 is a waveform diagram of signals when the normal phase output data signal of the equalization amplifier and the negative phase output data signal of the equalization amplifier are level-shifted by a set output amplitude VR when feedback control is performed.
[Explanation of symbols]
IN1 signal input terminal, IN2 threshold input terminal, IN3 reference voltage input terminal, IN4 original threshold voltage input terminal, OUT1 positive phase output terminal, OUT2 reverse phase output terminal, 21 front-stage amplifier, 22 AGC amplifier, 23 Subsequent amplifier, 24 second peak detection circuit, 26 first peak detection circuit, 3, 4 DC feedback control circuit, 31 differential amplifier capable of gain control, 41 differential amplifier, 42 changeover switch.
Claims (2)
前記前段アンプから出力された正相のデータ信号および逆相のデータ信号が入力されるAGCアンプと、
前記AGCアンプから出力された正相のデータ信号および逆相のデータ信号が入力され、かつ増幅後の正相のデータ信号および逆相のデータ信号を外部へ出力する後段アンプと、
前記前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第1のピーク検波回路と、
前記後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第2のピーク検波回路と、
前記第1のピーク検波回路から出力された信号、前記第2のピーク検波回路から出力された信号および基準電圧に基づいて前記しきい値電圧を制御するDCフィードバック制御回路と、
を備え、
前記DCフィードバック制御回路は、前記第2のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第1のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えることを特徴とする等化増幅器。A preamplifier to which an input signal to be amplified and a threshold voltage are input;
An AGC amplifier to which a positive-phase data signal and a negative-phase data signal output from the previous-stage amplifier are input;
A post-stage amplifier that receives the positive-phase data signal and the negative-phase data signal output from the AGC amplifier, and outputs the amplified positive-phase data signal and the negative-phase data signal to the outside;
A first peak detection circuit for detecting amplitudes of a positive-phase data signal and a negative-phase data signal output from the preceding amplifier;
A second peak detection circuit for detecting the amplitude of the positive phase data signal and the negative phase data signal output from the subsequent amplifier;
A DC feedback control circuit that controls the threshold voltage based on a signal output from the first peak detection circuit, a signal output from the second peak detection circuit, and a reference voltage;
With
The DC feedback control circuit receives the signal output from the second peak detection circuit and the reference voltage and can control the gain based on the signal output from the first peak detection circuit. equalizing amplifier characterized in that it comprises an amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37564199A JP3889540B2 (en) | 1999-12-28 | 1999-12-28 | Equalization amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37564199A JP3889540B2 (en) | 1999-12-28 | 1999-12-28 | Equalization amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001189632A JP2001189632A (en) | 2001-07-10 |
JP3889540B2 true JP3889540B2 (en) | 2007-03-07 |
Family
ID=18505835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37564199A Expired - Fee Related JP3889540B2 (en) | 1999-12-28 | 1999-12-28 | Equalization amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3889540B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105429460A (en) * | 2015-12-31 | 2016-03-23 | 无锡华润矽科微电子有限公司 | DC-DC converter with line loss compensation function |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4022059B2 (en) * | 2001-12-13 | 2007-12-12 | 住友重機械工業株式会社 | Current amplifier circuit offset adjustment method and current amplifier circuit having offset adjustment function |
KR100802518B1 (en) * | 2005-12-08 | 2008-02-12 | 한국전자통신연구원 | Transimpedance pre-amplifier with function of gain control |
-
1999
- 1999-12-28 JP JP37564199A patent/JP3889540B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105429460A (en) * | 2015-12-31 | 2016-03-23 | 无锡华润矽科微电子有限公司 | DC-DC converter with line loss compensation function |
CN105429460B (en) * | 2015-12-31 | 2019-01-25 | 无锡华润矽科微电子有限公司 | DC-DC converter with line loss compensation |
Also Published As
Publication number | Publication date |
---|---|
JP2001189632A (en) | 2001-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3502264B2 (en) | Receiver | |
JP3340341B2 (en) | Level identification circuit | |
US6587004B2 (en) | Signal amplifier and optical signal receiver using the same | |
US7525391B2 (en) | Linear transimpedance amplifier with multiplexed gain stage | |
US11394349B2 (en) | Transimpedance amplifier | |
US7123098B2 (en) | Transimpedance amplifier with differential peak detector | |
WO2007079378A1 (en) | Optical receiver comprising a photodiode digitizer with fast gain switching | |
JPWO2007036993A1 (en) | Optical receiver and identification threshold value generation method thereof | |
JP3042608B2 (en) | Burst light receiving circuit | |
JP6661057B1 (en) | Limiting amplifier circuit | |
US20050078966A1 (en) | Identification level control method and optical receiver | |
US7903984B2 (en) | Optical receiver | |
JP3889540B2 (en) | Equalization amplifier | |
JP2013535934A (en) | Optoelectronic device for differential light reception using automatic compensation of phase imbalance and amplitude imbalance | |
US7088174B2 (en) | Offset cancellation and slice adjust amplifier circuit | |
KR100802518B1 (en) | Transimpedance pre-amplifier with function of gain control | |
US6870426B2 (en) | Output stage, amplifier and associated method for limiting an amplifier output | |
US20220231639A1 (en) | Fast Settling Ripple Reduction Loop For High Speed Precision Chopper Amplifiers | |
JPH11168335A (en) | Receiver with gain control function | |
JPH11136196A (en) | Optical receiver | |
US7372328B2 (en) | Amplification circuit for driving a laser signal | |
JP2600462B2 (en) | Optical receiving circuit | |
JP2021197736A (en) | Variable gain amplifier system, particularly for optical receiver systems | |
JP2000059317A (en) | Optical transmitter | |
JPH05211478A (en) | Optical signal input interruption detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |