JP3875153B2 - 不揮発性半導体記憶装置およびその書き換え禁止制御方法 - Google Patents
不揮発性半導体記憶装置およびその書き換え禁止制御方法 Download PDFInfo
- Publication number
- JP3875153B2 JP3875153B2 JP2002195768A JP2002195768A JP3875153B2 JP 3875153 B2 JP3875153 B2 JP 3875153B2 JP 2002195768 A JP2002195768 A JP 2002195768A JP 2002195768 A JP2002195768 A JP 2002195768A JP 3875153 B2 JP3875153 B2 JP 3875153B2
- Authority
- JP
- Japan
- Prior art keywords
- prohibition
- control signal
- erase
- rewrite
- permission state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源を切ってもデータが保持される不揮発性半導体記憶装置に関し、特に不揮発性半導体記憶装置に一度書き込んだデータの再書き込みを禁止するための書き換え制御方法に関する。
【０００２】
【従来の技術】
近年、電源を切ってもデータが保持されるＥＥＰＲＯＭ（Electrically Erasable and Programable Read Only Memory）やフラッシュメモリ等の不揮発性半導体記憶装置（以降半導体メモリと呼ぶ。）が様々な用途に用いられている。
【０００３】
このような不揮発性メモリは一度プログラム等のデータを書き込んだ後でも再書き込みが可能である。そのため、不揮発性メモリが用いられる用途によっては、不揮発性メモリにデータを書き込んだ後に後からはそのデータの内容を読み出したり書き換えができないようにすることが要求される。例えば、自動車のエンジン制御のためのプログラムを不揮発性メモリに書き込んで供給した場合、その自動車を購入した一般ユーザがそのプログラムの内容を読み出して修正できたりしたのでは安全性上問題となる。
【０００４】
マスクＲＯＭにプログラムを書き込んで使用すればこのような問題を解決することができる。しかし、マスクＲＯＭを制作するためには予めマスクを制作することが必要となるが、このマスクの制作には時間を要するため、プログラムの開発期間を短縮してしまうことになってしまう。また、プログラムにバグが発見されプログラムを修正しようとした場合、マスクＲＯＭを用いていたのではマスクを作り替えるまでプログラムの修正ができないことになってしまう。そのため、プログラムの開発当初にはマスクＲＯＭを用いずにフラッシュメモリ等の不揮発性メモリを用いるのが一般的に行われている。
【０００５】
上記で説明したような要求により、一度データを書き込んだ後に、再書き込みを禁止するようにした不揮発性メモリが特開２０００−１８１８９８号公報等に記載されている。
【０００６】
特開２０００−１８１８９８号公報には、フラッシュメモリに、プログラミングを行う領域と、このプログラミングを行う領域への管理情報を記憶する領域とを対領域して配設し、外部からのプログラミング要求があった場合、ＣＰＵは管理情報が記憶された領域を参照し、プログラミングを行う領域へのプログラミングの実行の可否を判断するようにした不揮発性メモリが開示されている。
【０００７】
しかし、この従来の方法では、ＣＰＵが管理情報を読み出してプログラミングの実行の可否を判定しているため、悪意のある第三者がＣＰＵのプログラム自体を変更してしまえば例え管理情報が書き換え禁止となっていてもプログラミングが可能となってしまう。
【０００８】
【発明が解決しようとする課題】
上述した従来の不揮発性半導体記憶装置では、メモリ領域に管理情報を記憶し、ＣＰＵがこの管理情報に基づいて書き込み禁止／許可の判断を行っているため、悪意のある第三者による書き換えを有効に禁止することができないという問題点があった。
【０００９】
本発明の目的は、悪意のある第三者による書き換えを有効に禁止することができる不揮発性半導体記憶装置およびその書き換え禁止制御方法を提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の不揮発性半導体記憶装置は、記憶領域が複数のメモリブロックにより構成され、各メモリブロック毎にデータの消去が行われる不揮発性半導体記憶装置において、
前記複数のメモリブロックのうちの少なくとも３つ以上のメモリブロック内に、書き換え禁止状態を示す同一内容のセキュリティフラグが格納され、
格納されている３つ以上のセキュリティフラグの値の多数決判定を行うことにより書き換え禁止／許可状態の判定を行い、該判定結果に基づいて禁止制御信号の論理を決定する書き換え制御回路を備え、
前記記憶領域への再書き込みの禁止／許可の制御が、前記禁止制御信号の論理に基づいて行われることを特徴とする。
【００１１】
本発明によれば、書き換え禁止状態を示すセキリィティフラグを記憶領域内に設けたセキュリティフラグ格納領域に格納し、格納されているセキュリティフラグの値に応じ書き換え制御回路というハードウェアにより禁止／許可状態の設定を直接行うようにしている。そのため、不揮発性半導体記憶装置の記憶領域にあるプログラムを記憶させ、以降の消去や書き込み等の書き換えを禁止しようとする場合、禁止しようとする状態に応じてセキュリティフラグを設定すれば悪意のある第三者が記憶されているプログラムの書き換えを行うことを防ぐことができる。
【００１２】
また、本発明の不揮発性半導体記憶装置では、同一内容のセキュリティフラグを少なくとも３つ以上のメモリブロックに格納するようにし、書き換え制御回路は、この３つ以上のセキュリティフラグの値の多数決判定を行うことにより、禁止／許可状態の判定を行うようにしているので、あるメモリブロックの消去中に電源瞬断等が発生して１つのメモリブロックのセキュリティフラグが意図せずに書き換わってしまった場合でも、残り２つ以上のメモリブロックに格納されているセキュリティフラグは元の値を維持しているため、意図しない禁止設定が有効になる等の不具合の発生を防ぐことができる。
【００１３】
また、前記セキュリティフラグが、記憶領域への新たなデータの書き込みの禁止／許可状態およびブロック単位での消去の禁止／許可状態を示す書き込み禁止フラグと、ブロック単位での消去の禁止／許可状態を示すブロック消去禁止フラグと、記憶領域全体の一括消去の禁止／許可状態およびブロック単位での消去の禁止／許可状態を示すチップ消去禁止フラグとから構成され、前記禁止制御信号が、書き込み禁止制御信号とブロック消去禁止制御信号とチップ消去禁止制御信号により構成されるようにしてもよい。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の一実施形態の不揮発性半導体記憶装置の構成を示すブロック図である。
【００１５】
本実施形態の不揮発性半導体記憶装置は、図１に示すように、３つのメモリブロック５０1〜５０3とにより構成されている記憶領域と、書き換え制御回路１０とを備えている。尚、本実施形態では、不揮発性メモリとしてフラッシュメモリを用いた場合について説明する。
【００１６】
３つのメモリブロック５０1〜５０3は、それぞれ、ユーザがプログラムコード等のデータを書き込むためのユーザ領域と、書き込み禁止フラグ、ブロック消去禁止フラグ、チップ消去禁止フラグ等のセキュリティフラグを格納するためのセキュリティフラグ格納領域とに分けられている。本実施形態では、これらのセキュリティフラグは、それぞれ１ビットにより構成されていて、セキュリティフラグ格納領域は３ビットにより構成されている。
【００１７】
ここで、書き込み禁止フラグは、記憶領域への新たなデータの書き込みの禁止／許可状態およびブロック単位での消去の禁止／許可状態を示すフラグであり、ブロック消去禁止フラグは、ブロック単位でのデータの消去の禁止／許可状態を示すフラグであり、チップ消去禁止フラグは、記憶領域全体の一括消去の禁止／許可状態およびブロック単位での消去の禁止／許可状態を示すフラグである。
【００１８】
従って、書き込み禁止フラグまたはチップ消去禁止フラグのいずれかが禁止状態となっている場合には、たとえブロック消去禁止フラグが許可状態を示していてもブロック消去は禁止状態となる。
【００１９】
このフラッシュメモリでは、あるメモリブロックの消去を行うと、そのメモリブロック内のセキュリティフラグ格納領域とユーザ領域は同時に消去され、いずれかの領域に格納されたデータのみを残すことはできないようになっている。また、どのような方法の消去であっても内部的には必ず１メモリブロック毎に消去が行われる。
【００２０】
書き換え制御回路１０は、書き込み禁止制御信号生成回路１１と、ブロック消去禁止制御信号生成回路１２と、チップ消去禁止制御信号生成回路１３とから構成されている。
【００２１】
書き込み禁止制御信号生成回路１１は、各メモリブロック５０1〜５０3のセキュリティフラグ格納領域の書き込み禁止フラグを読み出し、読み出した３つの書き込み禁止フラグの値の多数決判定を行うことにより書き込み禁止／許可状態の判定を行い、その判定結果に基づいて書き込み禁止制御信号２０の論理を決定している。
【００２２】
具体的には、書き込み禁止制御信号生成回路１１は、読み出した３つの書き込み禁止フラグの値のうち２つ以上が禁止状態を示す“０”の場合には、書き込み禁止制御信号２０を書き込み禁止を示すロウレベルとする。そして、書き込み禁止制御信号生成回路１１は、読み出した３つの書き込み禁止フラグの値のうち２つ以上が許可状態を示す“１”の場合には、書き込み禁止制御信号２０を書き込み許可を示すハイレベルとする。
【００２３】
上述したような書き込み禁止制御信号生成回路１１の入出力関係を図２に示す。尚、ブロック消去禁止制御信号生成回路１２、チップ消去禁止制御信号生成回路１３の入出力関係も、入力がそれぞれブロック消去禁止フラグ、チップ消去禁止フラグとなり、出力がそれぞれブロック消去禁止制御信号３０、チップ消去禁止制御信号４０となる以外は同様となるため、その説明は省略する。
【００２４】
また、書き換え制御回路１０には、オンボードモード信号６０とセルフプログラミングモード信号７０が入力されている。
【００２５】
フラッシュメモリがフラッシュライタモードとなった場合、オンボードモード信号６０がアクティブとなり、フラッシュメモリをターゲットシステムに実装した状態（オンボード）で、フラッシュライタを用いて外部からプログラムの書き込みを行うことが可能となる。フラッシュメモリがセルフプログラミングモードとなった場合、セルフプログラミングモード信号７０がアクティブとなり、いずれかのメモリブロックに予め書き込まれたプログラムが起動することにより外部からのプログラムが読み込まれメモリブロックへの書き込みが行われる。
【００２６】
モードの判定が行われる際には、先ずフラッシュライタモードか通常モードかの判定が行われ、この通常モード中にある特定の端子がハイレベルとなることによりセルフプログラミングモードへの移行が行われる。ここで、通常モードとは、ユーザプログラムが実行されるモードであり、この通常モードでは、オンボードモード信号６０、セルフプログラミングモード信号７０のいずれもインアクティブとなる。
【００２７】
尚、上述したセキュリティフラグの設定は、フラッシュライタモードにおいてプログラムの書き込みが行われた後に行うことができる。
【００２８】
セルフプログラミングモードでは、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０はハイレベルとなり書き換えの制限は行われない。
【００２９】
また、オンボードモード信号６０がアクティブとなり、フラッシュメモリがフラッシュライタモードとなった場合の書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０の初期値は必ずロウレベルとなり書き換えは禁止されるようになっている。
【００３０】
次に、各セキュリティフラグとフラッシュライタでのふるまいの関係を図３に示す。
【００３１】
ここで、書き込み禁止とは、フラッシュメモリへの新たなデータの書き込みを禁止することを意味している。また、ブロック消去禁止とは、ブロック単位でのデータの消去を禁止する意味であり、チップ消去禁止とは、フラッシュメモリのチップ全体のデータの一括消去を禁止することを意味している。
【００３２】
本実施形態のフラッシュメモリでは、３つのメモリブロック５０1〜５０3を設け、書き換え制御回路１０において各セキュリティフラグの多数決判定をそれぞれ行って書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０の論理を決定しているのは下記の理由による。
【００３３】
もし、セキュリティフラグを１つのメモリブロックにのみ格納し、このセキュリティフラグにのみ基づいて、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号の論理を決定するようにした場合、電源の瞬断等が発生すると以下のような問題が発生するからである。
【００３４】
例えば、オンボードモード信号６０がアクティブとなりフラッシュライタモードでプログラムの消去が行われている最中に電源瞬断等が発生した場合、セキュリティフラグの値が不定となり意図していない禁止設定が有効となってしまう可能性がある。このような状態になってしまうと、その後の書き換えが禁止されてしまい、ユーザ領域には正しいプログラムが書き込まれていないにも関わらずその後一切書き換えができなくなり正常な復帰ができなくなってしまう。
【００３５】
また、セルフプログラミングモードにてあるユーザ領域の消去中に電源瞬断が発生した場合、そのユーザ領域を含むメモリブロックに１ビットしかないセキュリティフラグが格納されていると、セキュリティフラグの値が不定となり意図しない禁止設定が有効となってしまう可能性がある。
【００３６】
特にフラッシュメモリ等では、書き込まれているデータを消去する前に一旦書き込みを行って全てのメモリセルに保持されている電圧レベルを同じレベルとするプリライトが行われる。そのため、あるメモリブロックのプリライト中に電源瞬断が発生すると、そのメモリブロックのセキュリティフラグ格納領域のセキュリティフラグが本来はロウレベルのはずのがハイレベルとなってしまうような場合が発生し得る。
【００３７】
上述したようにフラッシュメモリでは、どのような消去方法でも内部的には必ず１ブロック毎に消去が行われるため、消去中に電源瞬断等が発生した場合でも２つ以上のメモリブロックのデータが不定となることはない。そのため、同一内容のセキュリティフラグを３つ以上のメモリブロックに分散させて記憶させておくことにより、あるメモリブロックに格納されているセキュリティフラグが意図せずに書き換えられてしまっても、他の２つのメモリブロックに格納されているセキュリティフラグには正しい値が保持される。従って、３つのメモリブロックに分散させて記憶されていたセキュリティフラグを読み出して多数決により正しい値を判定すれば、例え電源瞬断等によりあるメモリブロックに格納されていたセキュリティフラグの値が書き換えられてしまっても、意図しない禁止設定が有効になる等の不具合は発生しない。
【００３８】
次に、本実施形態の不揮発性半導体記憶装置における書き換え制御回路１０の動作を図４のフローチャートを参照して説明する。
【００３９】
書き換え制御回路１０は、先ず書き換えモード判定を行う（ステップ１０１）。具体的には、書き換え制御回路１０は、オンボートモード信号６０がアクティブでセルフプログラミングモード信号７０がインアクティブの場合には、フラッシュライタモードであると判定し、オンボード信号６０およびセルフプログラミングモード信号７０が共にインアクティブの場合には通常モードであると判定する。
【００４０】
ステップ１０１において通常モードであると判定された場合、書き換え制御回路１０は、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号を全てロウレベルにして禁止状態にする。そして、この通常モード中においてセルフプログラムが起動されると、セルフプログラミングモード信号７０がアクティブとなり、書き換え制御回路１０は、セルフプログラミングモードに移行したことを知ることができる。書き換え制御回路１０は、セルフプログラミングモードへ移行したことを知ると、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号を全てハイレベルにして許可状態とする。ここまでの処理を図４のフローチャートではセルフプログラミング処理として表現する（ステップ１０２）。
【００４１】
ステップ１０１において、フラッシュライタモードであると判定された場合、書き換え制御回路１０は、初期設定として、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号を全てロウレベルにして禁止状態にする（ステップ１０３）。
【００４２】
次に、書き換え制御回路１０では、各メモリブロック５０1〜５０3のセキュリティフラグ格納領域に格納されているセキュリティフラグをそれぞれ読み出し、書き込み禁止制御信号生成回路１１、ブロック消去禁止制御信号生成回路１２、チップ消去禁止制御信号生成回路１３において多数決判定が行われる（ステップ１０４）。書き込み禁止制御信号生成回路１１では、３つのメモリブロック５０1〜５０3のそれぞれのセキュリティフラグ格納領域に格納されている３つの書き込み禁止フラグの多数決判定を行う。ブロック消去禁止制御信号生成回路１２では、３つのメモリブロック５０1〜５０3のそれぞれのセキュリティフラグ格納領域に格納されている３つのブロック消去禁止フラグの多数決判定を行う。チップ消去禁止制御信号生成回路１３では、３つのメモリブロック５０1〜５０3のそれぞれのセキュリティフラグ格納領域に格納されている３つのチップ消去禁止フラグの多数決判定を行う。
【００４３】
セキュリティフラグの多数決判定を行った書き換え制御回路１０は、その多数決判定の結果に基づいて、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０の論理を変更する（ステップ１０５）。尚、多数決判定の結果が禁止状態である場合には、各禁止制御信号の論理はロウレベルのままとなる。
【００４４】
以上のような制御が行われることにより、書き換え制御回路１０は、メモリブロック５０1〜５０3の各セキュリティフラグ格納領域に格納されているセキュリティフラグに基づいて、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号の禁止／許可の状態を設定している。
【００４５】
本実施形態の不揮発性半導体記憶装置によれば、書き換え禁止状態を示すセキリィティフラグをフラッシュメモリの記憶領域内に設けたセキュリティフラグ格納領域に格納し、格納されているセキュリティフラグの値に応じて書き込み禁止制御信号生成回路１１、ブロック消去禁止制御信号生成回路１２、チップ消去禁止制御信号生成回路１３等のハードウェアにより禁止／許可状態の設定を直接行うようにしている。そのため、フラッシュメモリにあるプログラムを記憶させ、以降の消去や書き込み等の書き換えを禁止しようとする場合、禁止しようとする状態に応じてセキュリティフラグを設定すれば悪意のある第三者がフラッシュライタを用いて記憶されているプログラムの書き換えを行うことを防ぐことができる。
【００４６】
また、本実施形態の不揮発性半導体記憶装置では、同一内容のセキュリティフラグを異なる３つのメモリブロックに格納するようにし、書き換え制御回路１０は、この３つのセキュリティフラグの値の多数決判定を行うことにより、禁止／許可状態の判定を行うようにしているので、あるメモリブロックの消去中に電源瞬断等が発生して１つのメモリブロックのセキュリティフラグが意図せずに書き換わってしまった場合でも、残り２つのメモリブロックに格納されているセキュリティフラグは元の値を維持しているため、意図しない禁止設定が有効になる等の不具合の発生を防ぐことができる。
【００４７】
本実施形態では、書き込み禁止／ブロック消去禁止／チップ消去禁止の各フラグはそれぞれ１ビットであるものとして説明したが、本発明はこのような場合に限定されるものではなく、各フラグがそれぞれ２ビット以上により構成されるようにしてもよい。例えば、各フラグを２ビットにより構成し、この２ビットのフラグが“１１”の場合には消去可とし、それ以外の“１０”、“０１”、“００”の場合には消去禁止とするようにしてもよい。
【００４８】
また、本実施形態では、説明を簡単にするためにメモリブロックの数が３の場合を用いて説明したが、本発明はこれに限定されるものではなく、メモリブロックの数は多数決の判定を行うことができるように少なくとも３以上であればよく、メモリブロックの数が４以上の場合にも同様に本発明を適用することができるものである。尚、全てのメモリブロックにセキュリティフラグ格納領域を設ける必要はなく、メモリブロックの数とセキュリティフラグ格納領域の数が同じとなる必要はない。
【００４９】
さらに、本実施形態では、フラッシュメモリを３つのメモリブロックに分割し、さらに１つのメモリブロックをセキュリティフラグ格納領域とユーザ領域とに分割して、このセキュリティフラグ格納領域に同一内容のセキュリティフラグを格納するようにしていたが、同時に消去が行われることが無い３つ以上の領域に同一内容のセキュリティフラグを格納することができれば同様の効果を得ることができる。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、データの書き換えを行っている最中に電源瞬断等が発生した場合でも意図しない禁止設定が有効になる等の問題を発生させることなく、悪意のある第三者による書き換えを有効に禁止することができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の不揮発性半導体記憶装置の構成を示すブロック図である。
【図２】図１中の書き込み禁止制御信号生成回路１１の入出力関係を示す図である。
【図３】各セキュリティフラグとフラッシュライタでのふるまいの関係を示す図である。
【図４】書き換え制御回路１０の動作を示すフローチャートである。
【符号の説明】
１０ 書き換え制御回路
１１ 書き込み禁止制御信号生成回路
１２ ブロック消去禁止制御信号生成回路
１３ チップ消去禁止制御信号生成回路
２０ 書き込み禁止制御信号
３０ ブロック消去禁止制御信号
４０ チップ消去禁止制御信号
５０1〜５０3 メモリブロック
６０ オンボードモード信号
７０ セルフプログラミングモード信号
【発明の属する技術分野】
本発明は、電源を切ってもデータが保持される不揮発性半導体記憶装置に関し、特に不揮発性半導体記憶装置に一度書き込んだデータの再書き込みを禁止するための書き換え制御方法に関する。
【０００２】
【従来の技術】
近年、電源を切ってもデータが保持されるＥＥＰＲＯＭ（Electrically Erasable and Programable Read Only Memory）やフラッシュメモリ等の不揮発性半導体記憶装置（以降半導体メモリと呼ぶ。）が様々な用途に用いられている。
【０００３】
このような不揮発性メモリは一度プログラム等のデータを書き込んだ後でも再書き込みが可能である。そのため、不揮発性メモリが用いられる用途によっては、不揮発性メモリにデータを書き込んだ後に後からはそのデータの内容を読み出したり書き換えができないようにすることが要求される。例えば、自動車のエンジン制御のためのプログラムを不揮発性メモリに書き込んで供給した場合、その自動車を購入した一般ユーザがそのプログラムの内容を読み出して修正できたりしたのでは安全性上問題となる。
【０００４】
マスクＲＯＭにプログラムを書き込んで使用すればこのような問題を解決することができる。しかし、マスクＲＯＭを制作するためには予めマスクを制作することが必要となるが、このマスクの制作には時間を要するため、プログラムの開発期間を短縮してしまうことになってしまう。また、プログラムにバグが発見されプログラムを修正しようとした場合、マスクＲＯＭを用いていたのではマスクを作り替えるまでプログラムの修正ができないことになってしまう。そのため、プログラムの開発当初にはマスクＲＯＭを用いずにフラッシュメモリ等の不揮発性メモリを用いるのが一般的に行われている。
【０００５】
上記で説明したような要求により、一度データを書き込んだ後に、再書き込みを禁止するようにした不揮発性メモリが特開２０００−１８１８９８号公報等に記載されている。
【０００６】
特開２０００−１８１８９８号公報には、フラッシュメモリに、プログラミングを行う領域と、このプログラミングを行う領域への管理情報を記憶する領域とを対領域して配設し、外部からのプログラミング要求があった場合、ＣＰＵは管理情報が記憶された領域を参照し、プログラミングを行う領域へのプログラミングの実行の可否を判断するようにした不揮発性メモリが開示されている。
【０００７】
しかし、この従来の方法では、ＣＰＵが管理情報を読み出してプログラミングの実行の可否を判定しているため、悪意のある第三者がＣＰＵのプログラム自体を変更してしまえば例え管理情報が書き換え禁止となっていてもプログラミングが可能となってしまう。
【０００８】
【発明が解決しようとする課題】
上述した従来の不揮発性半導体記憶装置では、メモリ領域に管理情報を記憶し、ＣＰＵがこの管理情報に基づいて書き込み禁止／許可の判断を行っているため、悪意のある第三者による書き換えを有効に禁止することができないという問題点があった。
【０００９】
本発明の目的は、悪意のある第三者による書き換えを有効に禁止することができる不揮発性半導体記憶装置およびその書き換え禁止制御方法を提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の不揮発性半導体記憶装置は、記憶領域が複数のメモリブロックにより構成され、各メモリブロック毎にデータの消去が行われる不揮発性半導体記憶装置において、
前記複数のメモリブロックのうちの少なくとも３つ以上のメモリブロック内に、書き換え禁止状態を示す同一内容のセキュリティフラグが格納され、
格納されている３つ以上のセキュリティフラグの値の多数決判定を行うことにより書き換え禁止／許可状態の判定を行い、該判定結果に基づいて禁止制御信号の論理を決定する書き換え制御回路を備え、
前記記憶領域への再書き込みの禁止／許可の制御が、前記禁止制御信号の論理に基づいて行われることを特徴とする。
【００１１】
本発明によれば、書き換え禁止状態を示すセキリィティフラグを記憶領域内に設けたセキュリティフラグ格納領域に格納し、格納されているセキュリティフラグの値に応じ書き換え制御回路というハードウェアにより禁止／許可状態の設定を直接行うようにしている。そのため、不揮発性半導体記憶装置の記憶領域にあるプログラムを記憶させ、以降の消去や書き込み等の書き換えを禁止しようとする場合、禁止しようとする状態に応じてセキュリティフラグを設定すれば悪意のある第三者が記憶されているプログラムの書き換えを行うことを防ぐことができる。
【００１２】
また、本発明の不揮発性半導体記憶装置では、同一内容のセキュリティフラグを少なくとも３つ以上のメモリブロックに格納するようにし、書き換え制御回路は、この３つ以上のセキュリティフラグの値の多数決判定を行うことにより、禁止／許可状態の判定を行うようにしているので、あるメモリブロックの消去中に電源瞬断等が発生して１つのメモリブロックのセキュリティフラグが意図せずに書き換わってしまった場合でも、残り２つ以上のメモリブロックに格納されているセキュリティフラグは元の値を維持しているため、意図しない禁止設定が有効になる等の不具合の発生を防ぐことができる。
【００１３】
また、前記セキュリティフラグが、記憶領域への新たなデータの書き込みの禁止／許可状態およびブロック単位での消去の禁止／許可状態を示す書き込み禁止フラグと、ブロック単位での消去の禁止／許可状態を示すブロック消去禁止フラグと、記憶領域全体の一括消去の禁止／許可状態およびブロック単位での消去の禁止／許可状態を示すチップ消去禁止フラグとから構成され、前記禁止制御信号が、書き込み禁止制御信号とブロック消去禁止制御信号とチップ消去禁止制御信号により構成されるようにしてもよい。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の一実施形態の不揮発性半導体記憶装置の構成を示すブロック図である。
【００１５】
本実施形態の不揮発性半導体記憶装置は、図１に示すように、３つのメモリブロック５０1〜５０3とにより構成されている記憶領域と、書き換え制御回路１０とを備えている。尚、本実施形態では、不揮発性メモリとしてフラッシュメモリを用いた場合について説明する。
【００１６】
３つのメモリブロック５０1〜５０3は、それぞれ、ユーザがプログラムコード等のデータを書き込むためのユーザ領域と、書き込み禁止フラグ、ブロック消去禁止フラグ、チップ消去禁止フラグ等のセキュリティフラグを格納するためのセキュリティフラグ格納領域とに分けられている。本実施形態では、これらのセキュリティフラグは、それぞれ１ビットにより構成されていて、セキュリティフラグ格納領域は３ビットにより構成されている。
【００１７】
ここで、書き込み禁止フラグは、記憶領域への新たなデータの書き込みの禁止／許可状態およびブロック単位での消去の禁止／許可状態を示すフラグであり、ブロック消去禁止フラグは、ブロック単位でのデータの消去の禁止／許可状態を示すフラグであり、チップ消去禁止フラグは、記憶領域全体の一括消去の禁止／許可状態およびブロック単位での消去の禁止／許可状態を示すフラグである。
【００１８】
従って、書き込み禁止フラグまたはチップ消去禁止フラグのいずれかが禁止状態となっている場合には、たとえブロック消去禁止フラグが許可状態を示していてもブロック消去は禁止状態となる。
【００１９】
このフラッシュメモリでは、あるメモリブロックの消去を行うと、そのメモリブロック内のセキュリティフラグ格納領域とユーザ領域は同時に消去され、いずれかの領域に格納されたデータのみを残すことはできないようになっている。また、どのような方法の消去であっても内部的には必ず１メモリブロック毎に消去が行われる。
【００２０】
書き換え制御回路１０は、書き込み禁止制御信号生成回路１１と、ブロック消去禁止制御信号生成回路１２と、チップ消去禁止制御信号生成回路１３とから構成されている。
【００２１】
書き込み禁止制御信号生成回路１１は、各メモリブロック５０1〜５０3のセキュリティフラグ格納領域の書き込み禁止フラグを読み出し、読み出した３つの書き込み禁止フラグの値の多数決判定を行うことにより書き込み禁止／許可状態の判定を行い、その判定結果に基づいて書き込み禁止制御信号２０の論理を決定している。
【００２２】
具体的には、書き込み禁止制御信号生成回路１１は、読み出した３つの書き込み禁止フラグの値のうち２つ以上が禁止状態を示す“０”の場合には、書き込み禁止制御信号２０を書き込み禁止を示すロウレベルとする。そして、書き込み禁止制御信号生成回路１１は、読み出した３つの書き込み禁止フラグの値のうち２つ以上が許可状態を示す“１”の場合には、書き込み禁止制御信号２０を書き込み許可を示すハイレベルとする。
【００２３】
上述したような書き込み禁止制御信号生成回路１１の入出力関係を図２に示す。尚、ブロック消去禁止制御信号生成回路１２、チップ消去禁止制御信号生成回路１３の入出力関係も、入力がそれぞれブロック消去禁止フラグ、チップ消去禁止フラグとなり、出力がそれぞれブロック消去禁止制御信号３０、チップ消去禁止制御信号４０となる以外は同様となるため、その説明は省略する。
【００２４】
また、書き換え制御回路１０には、オンボードモード信号６０とセルフプログラミングモード信号７０が入力されている。
【００２５】
フラッシュメモリがフラッシュライタモードとなった場合、オンボードモード信号６０がアクティブとなり、フラッシュメモリをターゲットシステムに実装した状態（オンボード）で、フラッシュライタを用いて外部からプログラムの書き込みを行うことが可能となる。フラッシュメモリがセルフプログラミングモードとなった場合、セルフプログラミングモード信号７０がアクティブとなり、いずれかのメモリブロックに予め書き込まれたプログラムが起動することにより外部からのプログラムが読み込まれメモリブロックへの書き込みが行われる。
【００２６】
モードの判定が行われる際には、先ずフラッシュライタモードか通常モードかの判定が行われ、この通常モード中にある特定の端子がハイレベルとなることによりセルフプログラミングモードへの移行が行われる。ここで、通常モードとは、ユーザプログラムが実行されるモードであり、この通常モードでは、オンボードモード信号６０、セルフプログラミングモード信号７０のいずれもインアクティブとなる。
【００２７】
尚、上述したセキュリティフラグの設定は、フラッシュライタモードにおいてプログラムの書き込みが行われた後に行うことができる。
【００２８】
セルフプログラミングモードでは、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０はハイレベルとなり書き換えの制限は行われない。
【００２９】
また、オンボードモード信号６０がアクティブとなり、フラッシュメモリがフラッシュライタモードとなった場合の書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０の初期値は必ずロウレベルとなり書き換えは禁止されるようになっている。
【００３０】
次に、各セキュリティフラグとフラッシュライタでのふるまいの関係を図３に示す。
【００３１】
ここで、書き込み禁止とは、フラッシュメモリへの新たなデータの書き込みを禁止することを意味している。また、ブロック消去禁止とは、ブロック単位でのデータの消去を禁止する意味であり、チップ消去禁止とは、フラッシュメモリのチップ全体のデータの一括消去を禁止することを意味している。
【００３２】
本実施形態のフラッシュメモリでは、３つのメモリブロック５０1〜５０3を設け、書き換え制御回路１０において各セキュリティフラグの多数決判定をそれぞれ行って書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０の論理を決定しているのは下記の理由による。
【００３３】
もし、セキュリティフラグを１つのメモリブロックにのみ格納し、このセキュリティフラグにのみ基づいて、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号の論理を決定するようにした場合、電源の瞬断等が発生すると以下のような問題が発生するからである。
【００３４】
例えば、オンボードモード信号６０がアクティブとなりフラッシュライタモードでプログラムの消去が行われている最中に電源瞬断等が発生した場合、セキュリティフラグの値が不定となり意図していない禁止設定が有効となってしまう可能性がある。このような状態になってしまうと、その後の書き換えが禁止されてしまい、ユーザ領域には正しいプログラムが書き込まれていないにも関わらずその後一切書き換えができなくなり正常な復帰ができなくなってしまう。
【００３５】
また、セルフプログラミングモードにてあるユーザ領域の消去中に電源瞬断が発生した場合、そのユーザ領域を含むメモリブロックに１ビットしかないセキュリティフラグが格納されていると、セキュリティフラグの値が不定となり意図しない禁止設定が有効となってしまう可能性がある。
【００３６】
特にフラッシュメモリ等では、書き込まれているデータを消去する前に一旦書き込みを行って全てのメモリセルに保持されている電圧レベルを同じレベルとするプリライトが行われる。そのため、あるメモリブロックのプリライト中に電源瞬断が発生すると、そのメモリブロックのセキュリティフラグ格納領域のセキュリティフラグが本来はロウレベルのはずのがハイレベルとなってしまうような場合が発生し得る。
【００３７】
上述したようにフラッシュメモリでは、どのような消去方法でも内部的には必ず１ブロック毎に消去が行われるため、消去中に電源瞬断等が発生した場合でも２つ以上のメモリブロックのデータが不定となることはない。そのため、同一内容のセキュリティフラグを３つ以上のメモリブロックに分散させて記憶させておくことにより、あるメモリブロックに格納されているセキュリティフラグが意図せずに書き換えられてしまっても、他の２つのメモリブロックに格納されているセキュリティフラグには正しい値が保持される。従って、３つのメモリブロックに分散させて記憶されていたセキュリティフラグを読み出して多数決により正しい値を判定すれば、例え電源瞬断等によりあるメモリブロックに格納されていたセキュリティフラグの値が書き換えられてしまっても、意図しない禁止設定が有効になる等の不具合は発生しない。
【００３８】
次に、本実施形態の不揮発性半導体記憶装置における書き換え制御回路１０の動作を図４のフローチャートを参照して説明する。
【００３９】
書き換え制御回路１０は、先ず書き換えモード判定を行う（ステップ１０１）。具体的には、書き換え制御回路１０は、オンボートモード信号６０がアクティブでセルフプログラミングモード信号７０がインアクティブの場合には、フラッシュライタモードであると判定し、オンボード信号６０およびセルフプログラミングモード信号７０が共にインアクティブの場合には通常モードであると判定する。
【００４０】
ステップ１０１において通常モードであると判定された場合、書き換え制御回路１０は、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号を全てロウレベルにして禁止状態にする。そして、この通常モード中においてセルフプログラムが起動されると、セルフプログラミングモード信号７０がアクティブとなり、書き換え制御回路１０は、セルフプログラミングモードに移行したことを知ることができる。書き換え制御回路１０は、セルフプログラミングモードへ移行したことを知ると、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号を全てハイレベルにして許可状態とする。ここまでの処理を図４のフローチャートではセルフプログラミング処理として表現する（ステップ１０２）。
【００４１】
ステップ１０１において、フラッシュライタモードであると判定された場合、書き換え制御回路１０は、初期設定として、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号を全てロウレベルにして禁止状態にする（ステップ１０３）。
【００４２】
次に、書き換え制御回路１０では、各メモリブロック５０1〜５０3のセキュリティフラグ格納領域に格納されているセキュリティフラグをそれぞれ読み出し、書き込み禁止制御信号生成回路１１、ブロック消去禁止制御信号生成回路１２、チップ消去禁止制御信号生成回路１３において多数決判定が行われる（ステップ１０４）。書き込み禁止制御信号生成回路１１では、３つのメモリブロック５０1〜５０3のそれぞれのセキュリティフラグ格納領域に格納されている３つの書き込み禁止フラグの多数決判定を行う。ブロック消去禁止制御信号生成回路１２では、３つのメモリブロック５０1〜５０3のそれぞれのセキュリティフラグ格納領域に格納されている３つのブロック消去禁止フラグの多数決判定を行う。チップ消去禁止制御信号生成回路１３では、３つのメモリブロック５０1〜５０3のそれぞれのセキュリティフラグ格納領域に格納されている３つのチップ消去禁止フラグの多数決判定を行う。
【００４３】
セキュリティフラグの多数決判定を行った書き換え制御回路１０は、その多数決判定の結果に基づいて、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０の論理を変更する（ステップ１０５）。尚、多数決判定の結果が禁止状態である場合には、各禁止制御信号の論理はロウレベルのままとなる。
【００４４】
以上のような制御が行われることにより、書き換え制御回路１０は、メモリブロック５０1〜５０3の各セキュリティフラグ格納領域に格納されているセキュリティフラグに基づいて、書き込み禁止制御信号２０、ブロック消去禁止制御信号３０、チップ消去禁止制御信号４０等の禁止制御信号の禁止／許可の状態を設定している。
【００４５】
本実施形態の不揮発性半導体記憶装置によれば、書き換え禁止状態を示すセキリィティフラグをフラッシュメモリの記憶領域内に設けたセキュリティフラグ格納領域に格納し、格納されているセキュリティフラグの値に応じて書き込み禁止制御信号生成回路１１、ブロック消去禁止制御信号生成回路１２、チップ消去禁止制御信号生成回路１３等のハードウェアにより禁止／許可状態の設定を直接行うようにしている。そのため、フラッシュメモリにあるプログラムを記憶させ、以降の消去や書き込み等の書き換えを禁止しようとする場合、禁止しようとする状態に応じてセキュリティフラグを設定すれば悪意のある第三者がフラッシュライタを用いて記憶されているプログラムの書き換えを行うことを防ぐことができる。
【００４６】
また、本実施形態の不揮発性半導体記憶装置では、同一内容のセキュリティフラグを異なる３つのメモリブロックに格納するようにし、書き換え制御回路１０は、この３つのセキュリティフラグの値の多数決判定を行うことにより、禁止／許可状態の判定を行うようにしているので、あるメモリブロックの消去中に電源瞬断等が発生して１つのメモリブロックのセキュリティフラグが意図せずに書き換わってしまった場合でも、残り２つのメモリブロックに格納されているセキュリティフラグは元の値を維持しているため、意図しない禁止設定が有効になる等の不具合の発生を防ぐことができる。
【００４７】
本実施形態では、書き込み禁止／ブロック消去禁止／チップ消去禁止の各フラグはそれぞれ１ビットであるものとして説明したが、本発明はこのような場合に限定されるものではなく、各フラグがそれぞれ２ビット以上により構成されるようにしてもよい。例えば、各フラグを２ビットにより構成し、この２ビットのフラグが“１１”の場合には消去可とし、それ以外の“１０”、“０１”、“００”の場合には消去禁止とするようにしてもよい。
【００４８】
また、本実施形態では、説明を簡単にするためにメモリブロックの数が３の場合を用いて説明したが、本発明はこれに限定されるものではなく、メモリブロックの数は多数決の判定を行うことができるように少なくとも３以上であればよく、メモリブロックの数が４以上の場合にも同様に本発明を適用することができるものである。尚、全てのメモリブロックにセキュリティフラグ格納領域を設ける必要はなく、メモリブロックの数とセキュリティフラグ格納領域の数が同じとなる必要はない。
【００４９】
さらに、本実施形態では、フラッシュメモリを３つのメモリブロックに分割し、さらに１つのメモリブロックをセキュリティフラグ格納領域とユーザ領域とに分割して、このセキュリティフラグ格納領域に同一内容のセキュリティフラグを格納するようにしていたが、同時に消去が行われることが無い３つ以上の領域に同一内容のセキュリティフラグを格納することができれば同様の効果を得ることができる。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、データの書き換えを行っている最中に電源瞬断等が発生した場合でも意図しない禁止設定が有効になる等の問題を発生させることなく、悪意のある第三者による書き換えを有効に禁止することができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の不揮発性半導体記憶装置の構成を示すブロック図である。
【図２】図１中の書き込み禁止制御信号生成回路１１の入出力関係を示す図である。
【図３】各セキュリティフラグとフラッシュライタでのふるまいの関係を示す図である。
【図４】書き換え制御回路１０の動作を示すフローチャートである。
【符号の説明】
１０ 書き換え制御回路
１１ 書き込み禁止制御信号生成回路
１２ ブロック消去禁止制御信号生成回路
１３ チップ消去禁止制御信号生成回路
２０ 書き込み禁止制御信号
３０ ブロック消去禁止制御信号
４０ チップ消去禁止制御信号
５０1〜５０3 メモリブロック
６０ オンボードモード信号
７０ セルフプログラミングモード信号
Claims (4)
- 記憶領域が複数のメモリブロックにより構成され、各メモリブロック毎にデータの消去が行われる不揮発性半導体記憶装置において、
前記複数のメモリブロックのうちの少なくとも３つ以上のメモリブロック内に、書き換え禁止状態を示す同一内容のセキュリティフラグが格納され、
格納されている３つ以上のセキュリティフラグの値の多数決判定を行うことにより書き換え禁止／許可状態の判定を行い、該判定結果に基づいて禁止制御信号の論理を決定する書き換え制御回路を備え、
前記記憶領域への再書き込みの禁止／許可の制御が、前記禁止制御信号の論理に基づいて行われることを特徴とする不揮発性半導体記憶装置。 - 前記セキュリティフラグが、記憶領域への新たなデータの書き込みの禁止／許可状態およびブロック単位での消去の禁止／許可状態を示す書き込み禁止フラグと、ブロック単位での消去の禁止／許可状態を示すブロック消去禁止フラグと、記憶領域全体の一括消去の禁止／許可状態およびブロック単位での消去の禁止／許可状態を示すチップ消去禁止フラグにより構成され、前記禁止制御信号が、書き込み禁止制御信号とブロック消去禁止制御信号とチップ消去禁止制御信号により構成される請求項１記載の不揮発性半導体記憶装置。
- 不揮発性半導体記憶装置に一度書き込んだデータの再書き込みを禁止するための、不揮発性半導体記憶装置の書き換え禁止制御方法であって、
書き換え禁止状態を示すセキュリティフラグを、同時に消去が行われることが無い少なくとも３つ以上の領域にそれぞれ同一内容で格納するステップと、
格納されている３つ以上のセキュリティフラグの値の多数決判定を行うことにより書き換え禁止／許可状態の判定を書き換え制御回路において行い、該判定結果に基づいて禁止制御信号の論理を決定するステップと、
前記禁止制御信号の論理に基づいて記憶領域への再書き込みの禁止／許可の制御を行うステップと、を備えた不揮発性半導体記憶装置の書き換え禁止制御方法。 - 前記セキュリティフラグが、記憶領域への新たなデータの書き込みの禁止／許可状態およびブロック単位での消去の禁止／許可状態を示す書き込み禁止フラグと、ブロック単位での消去の禁止／許可状態を示すブロック消去禁止フラグと、記憶領域全体の一括消去の禁止／許可状態およびブロック単位での消去の禁止／許可状態を示すチップ消去禁止フラグにより構成され、前記禁止制御信号が、書き込み禁止制御信号とブロック消去禁止制御信号とチップ消去禁止制御信号により構成される請求項３記載の不揮発性半導体記憶装置の書き換え禁止制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002195768A JP3875153B2 (ja) | 2002-07-04 | 2002-07-04 | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 |
| US10/610,627 US6836433B2 (en) | 2002-07-04 | 2003-07-02 | Rewrite disable control method for determining rewrite enable/disable based on result of majority decision |
| DE10330057A DE10330057A1 (de) | 2002-07-04 | 2003-07-03 | Neueinschreibsperrverfahren zum Bestimmen von Neueinschreibfreigabe/Sperre basierend auf dem Ergebnis einer Majoritätsentscheidung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002195768A JP3875153B2 (ja) | 2002-07-04 | 2002-07-04 | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039127A JP2004039127A (ja) | 2004-02-05 |
| JP3875153B2 true JP3875153B2 (ja) | 2007-01-31 |
Family
ID=29997031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002195768A Expired - Fee Related JP3875153B2 (ja) | 2002-07-04 | 2002-07-04 | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6836433B2 (ja) |
| JP (1) | JP3875153B2 (ja) |
| DE (1) | DE10330057A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4133166B2 (ja) * | 2002-09-25 | 2008-08-13 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US7800932B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Memory cell comprising switchable semiconductor memory element with trimmable resistance |
| DE10308610B4 (de) * | 2003-02-27 | 2006-04-13 | Carl Zeiss | Immersionsflüssigkeit für die Mikroskopie bei Wasserimmersion |
| US7178015B2 (en) * | 2004-01-12 | 2007-02-13 | Hewlett-Packard Development Company, L.P. | Security measures in a partitionable computing system |
| DE102005056940B4 (de) | 2005-11-29 | 2016-06-30 | Infineon Technologies Ag | Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes |
| US20080025069A1 (en) * | 2006-07-31 | 2008-01-31 | Scheuerlein Roy E | Mixed-use memory array with different data states |
| WO2008016419A2 (en) * | 2006-07-31 | 2008-02-07 | Sandisk 3D Llc | Mixed-use memory array and method for use therewith |
| US7450414B2 (en) * | 2006-07-31 | 2008-11-11 | Sandisk 3D Llc | Method for using a mixed-use memory array |
| US20080023790A1 (en) * | 2006-07-31 | 2008-01-31 | Scheuerlein Roy E | Mixed-use memory array |
| US7486537B2 (en) * | 2006-07-31 | 2009-02-03 | Sandisk 3D Llc | Method for using a mixed-use memory array with different data states |
| US7565477B2 (en) * | 2006-12-22 | 2009-07-21 | Spansion Llc | Semiconductor device and method of controlling the same |
| TWI404076B (zh) * | 2008-01-07 | 2013-08-01 | Powerchip Technology Corp | 記憶體裝置以及資料讀取方法 |
| JP2010079686A (ja) * | 2008-09-26 | 2010-04-08 | Nec Electronics Corp | データ処理装置、メモリ制御回路およびメモリ制御方法 |
| KR101565968B1 (ko) | 2009-03-04 | 2015-11-05 | 삼성전자주식회사 | 데이터 보호를 위한 메모리, 이를 포함하는 메모리 시스템 및 이의 동작 방법 |
| KR101069730B1 (ko) | 2010-07-02 | 2011-10-04 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 설정정보 처리방법 |
| KR101124332B1 (ko) * | 2010-07-02 | 2012-03-19 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 설정정보 처리방법 |
| US10052050B2 (en) * | 2013-12-16 | 2018-08-21 | Dexcom, Inc. | Systems and methods for monitoring and managing life of a battery in an analyte sensor system worn by a user |
| US20150169438A1 (en) * | 2013-12-18 | 2015-06-18 | Infineon Technologies Ag | Method and device for incrementing an erase counter |
| CN111813432B (zh) * | 2020-06-01 | 2024-10-08 | 大唐微电子技术有限公司 | 一种fpga配置升级方法和fpga平台 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3489708B2 (ja) * | 1996-10-23 | 2004-01-26 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP3870563B2 (ja) * | 1998-07-22 | 2007-01-17 | 株式会社デンソー | 電子制御装置及び不揮発性メモリの書き換え回数計数方法 |
| JP2000181898A (ja) | 1998-12-14 | 2000-06-30 | Nec Corp | フラッシュメモリ搭載型シングルチップマイクロコンピュータ |
| JP2000268584A (ja) | 1999-03-15 | 2000-09-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP3848069B2 (ja) * | 2000-09-22 | 2006-11-22 | 株式会社東芝 | 半導体記憶装置 |
-
2002
- 2002-07-04 JP JP2002195768A patent/JP3875153B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-02 US US10/610,627 patent/US6836433B2/en not_active Expired - Lifetime
- 2003-07-03 DE DE10330057A patent/DE10330057A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004039127A (ja) | 2004-02-05 |
| US20040004858A1 (en) | 2004-01-08 |
| US6836433B2 (en) | 2004-12-28 |
| DE10330057A1 (de) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3875153B2 (ja) | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 | |
| KR100543442B1 (ko) | 불 휘발성 반도체 메모리 장치의 메모리 블록들의 쓰기방지 영역을 설정하는 장치 | |
| JP3884839B2 (ja) | 半導体記憶装置 | |
| US6076149A (en) | Programmable logic device using a two bit security scheme to prevent unauthorized access | |
| JP2001014871A (ja) | 不揮発性半導体記憶装置 | |
| US8607061B2 (en) | Flash device security method utilizing a check register | |
| US7249231B2 (en) | Semiconductor memory with access protection scheme | |
| US7096351B2 (en) | Single-chip microcomputer and boot region switching method thereof | |
| JPH11306085A (ja) | メモリデバイス | |
| JPWO2006040798A1 (ja) | 半導体集積回路装置および電子システム | |
| WO2001061503A1 (en) | Nonvolatile memory | |
| JP2009032349A (ja) | 不揮発性メモリ制御システム | |
| JP3924568B2 (ja) | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム | |
| JP4327626B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4118023B2 (ja) | メモリ制御回路 | |
| US8225051B2 (en) | Access control method for a memory, memory controller for controlling access to the memory, and data processing apparatus | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH1021693A (ja) | 半導体記憶装置 | |
| JP2008203988A (ja) | セキュリティ保護機能付きマイクロコンピュータ | |
| KR19990078265A (ko) | 마이크로컴퓨터 | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JP7089423B2 (ja) | 情報処理装置及び制御方法 | |
| JP2701790B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2002007372A (ja) | 半導体装置 | |
| JP5885638B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |