[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3871148B2 - 半導体メモリ装置のデータ出力バッファ - Google Patents

半導体メモリ装置のデータ出力バッファ Download PDF

Info

Publication number
JP3871148B2
JP3871148B2 JP24836093A JP24836093A JP3871148B2 JP 3871148 B2 JP3871148 B2 JP 3871148B2 JP 24836093 A JP24836093 A JP 24836093A JP 24836093 A JP24836093 A JP 24836093A JP 3871148 B2 JP3871148 B2 JP 3871148B2
Authority
JP
Japan
Prior art keywords
signal
data
control signal
memory device
data output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24836093A
Other languages
English (en)
Other versions
JPH06215575A (ja
Inventor
哲佑 朴
潤浩 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH06215575A publication Critical patent/JPH06215575A/ja
Application granted granted Critical
Publication of JP3871148B2 publication Critical patent/JP3871148B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106Data output latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Description

【0001】
【産業上の利用分野】
本発明は半導体メモリ装置に関し、特に、外部から印加される一定周期のクロック信号を使用する半導体メモリ装置のデータ出力バッファに関するものである。
【0002】
【従来の技術】
半導体メモリ装置において、読出/書込メモリとして代表的なダイナミックRAMは、基本的に、行アドレスストローブ信号をチップの外部から入力してデータの読出及び書込動作を遂行する。
【0003】
図5及び図6を参照して、従来の技術によるダイナミックRAMのデータ出力過程を説明する。行アドレスストローブ信号バーRASが論理“ロウ”の状態に活性化された後に行アドレス信号RAが入力され、そして、行アドレスストローブ信号バーRASがアクティブサイクルに入った以後、列アドレスストローブ信号バーCASが論理“ロウ”の状態に活性化されると、列アドレス信号CAが入力される。これによって、該当するアドレスで指定されるメモリセルに記憶されたデータがセンスアンプを介して感知され、データ出力バッファを通じて出力される。
【0004】
このとき、このデータ出力バッファ内では、出力活性化信号バーOEに従ってデータ経路が遮断又は連結される。この出力活性化信号バーOEは、チップ外部の中央処理装置(CPU)からチップ内に供給される制御クロック信号と、チップ内のデータ感知状態に関する信号とを利用して得られる。これは、当該分野でよく知られた技術である。
【0005】
通常の半導体メモリ装置、例えばダイナミックRAMにおいて、行アドレスストローブ信号バーRASが活性化された後に出力データが発生されるまでの時間tRAC は、ほぼ一定となっている。同様に、列アドレスストローブ信号バーCASが活性化された後に出力データが発生されるまでの時間tCAC も、一定となっている。これは、行アドレスストローブ信号バーRASによって行アドレス信号RAが入力され、列アドレスストローブ信号バーCASによって列アドレス信号CAが入力された後、指定されたメモリセルからデータが感知され、出力データとして発生するまでの過程が、順次に進行するビットライン及びデータバスへの信号転送によって行われるためである。
【0006】
このようなデータ伝送上の根本的な特性のため、実際に有効な出力データをデータ出力バッファを通じて発生させるためには、時間tRAC に合わせて、出力活性化信号バーOEによりデータ出力バッファが駆動されなければならない。
【0007】
通常の非同期式(asynchronous)ダイナミックRAMにおいて、出力活性化信号バーOEは、列アドレスストローブ信号バーCASが活性化された後、一定時間経過してから活性化されるので、データ出力上の誤動作、すなわち、不要なときにデータ出力バッファが駆動されて間違った出力データが発生してしまうようなことはない。要するに、システムクロック信号を使用しない従来の半導体メモリ装置においては、センスアンプを介して転送されるデータがデータ出力バッファの入力側に現れる時点を考慮して、出力活性化信号バーOEの活性化時点を設定するので、データの入力時点に合わせてデータ出力バッファを駆動させることができる。
【0008】
しかしながら、よく知られているように、中央処理装置の動作周波数に比べて、半導体メモリ装置の動作周波数の進歩速度は劣勢にあり、ダイナミックRAM等の半導体メモリ装置の開発は、動作速度の高速化(又はデータアクセス時間の短縮)を指向する高性能ダイナミックRAM(high-performanceDRAM)においては、中央処理装置から供給されるクロックに同期させて読出及び書込動作を制御する方向に進めるのが望ましい。
【0009】
このような半導体メモリ装置においては、システムクロック信号の多様なパルス周期に同期させてデータ出力のタイミングを制御しなければならないので、上記の時間tCAC に合わせてデータ出力バッファが駆動されるようにする必要がある。
【0010】
例えば、中央処理装置から供給される33MHzから100MHzに至る周波数可変範囲を有するシステムクロック信号の中で、66MHzのシステムクロック信号が供給されるとき、列アドレスストローブ信号バーCASが活性化した直後のシステムクロック信号のパルスを第1パルスとして数えると、第2パルスの立上エッジ以後にデータ出力バッファを活性化させるように設計した場合、少なくとも第1パルス及び第2パルスの各立上エッジの間の時間、すなわち1周期に該当する15ns以後にデータ出力バッファが駆動される。
【0011】
一方、100MHzのシステムクロック信号が供給されるとき、列アドレスストローブ信号バーCASが活性化された後のシステムクロック信号の第3パルスの立上エッジ以後に、データ出力バッファを駆動するように設計した場合、少なくとも2周期に該当する時間、すなわち20ns以後にデータ出力バッファが駆動される。
【0012】
ところが、列アドレスストローブ信号バーCASが活性化された後にデータがデータ出力バッファの入力側に現れる時間が25ns、周波数が66MHzとなる場合には、データがデータ出力バッファの入力側に現れる前にデータ出力バッファが早めに駆動されてしまうことになり、出力データの誤りが発生する。
【0013】
【発明が解決しようとする課題】
したがって本発明の目的は、多様な周波数のシステムクロック信号を使用する半導体メモリ装置において、システムクロック信号の周波数に関係なく安定したデータ出力動作を遂行できるデータ出力バッファを提供することにある。
【0014】
また、本発明の他の目的は、多様な周波数のシステムクロック信号を使用する半導体メモリ装置について、システムクロック信号の周波数に関係なく安定したデータ出力動作を遂行することができるデータ出力バッファ制御装置及びデータ出力バッファを有する半導体メモリ装置を提供することにある。
【0015】
【課題を解決するための手段】
このような目的を達成するために本発明は、特に、外部から供給される一定周期のクロック信号を使用すると共に、アドレスによって指定されるメモリセルからデータを読出すためにセンスアンプを有する半導体メモリ装置について、前記クロック信号を基に、論理状態の変化を2以上の異なる時点で設定可能な制御信号を発生するための2つ以上の遅延手段と、制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段と、該制御信号に応じて、センスアンプから出力されるデータが入力されるデータ出力バッファと、を備えるようにすることを大きな特徴とする。
【0016】
また、前記データ出力バッファに、制御信号に応じて入力されるデータを一時貯蔵するラッチ回路を備えることを特徴とする。
【0017】
【実施例】
以下、本発明の好適な実施例を添付の図面を参照して詳細に説明する。
【0018】
図1は、図2に示すようなデータ出力バッファを制御するための本発明に係る制御回路の一例を示す回路図である。この図1に示すように、本発明による制御回路100は、チップの外部から印加されるシステムクロック信号SCを入力とするパルス成形部10と、パルス成形部10の出力を所定時間遅延させる第1遅延部20と、パルス成形部10及び第1遅延部20からの2つの出力を、選択信号としての列アドレス組合せ信号CL2により制御される伝送ゲートTG1及びTG2を介することで、いずれか一方を選択的に伝送する選択部30と、選択部30の出力を所定時間遅延させて、データ出力バッファに供給される制御信号SCDOを発生する第2遅延部35とから構成される。
【0019】
パルス成形部10は、この例では、5個の直列接続されたインバータI1〜I5と、システムクロック信号SC及びインバータI5の出力を入力とするNANDゲートND1とを備えている。それにより、システムクロック信号SCの所定の変化点(この実施例の場合システムクロック信号SCの論理“ハイ”への上昇点)から、インバータI1〜I5に応じた時間(すなわちインバータの数に応じた時間)で論理状態の変化する信号を発生する。尚、パルス成形部10に入力される信号は、この例ではシステムクロック信号SCとされているが、このシステムクロック信号SCから得られた一定の周期を有する内部のクロック信号を使用することもできる。
【0020】
また、列アドレス組合せ信号CL2は、列アドレスストローブ信号バーCASが活性化された後、システムクロック信号SCの第2パルス(前述と同様に信号バーCASの活性化直後のパルスを第1パルスとした場合)の立上エッジ以後から出力データを発生させるということを意味する(「待ち時間“latency ”」) 信号であって、列アドレスストローブ信号バーCASの入力により有効に入力された列アドレス信号の組合せによって得られるものである。
【0021】
さらに、図2に示すように、データ出力バッファの制御信号SCDOは、データ出力バッファに待ち時間情報を知らせる待ち時間情報信号YEPと共に入力される。この待ち時間情報信号YEPは、アドレスが入力されてから、列アドレスストローブ信号バーCASが活性化された後のシステムクロック信号SCの何番目のパルスの立上エッジに同期して出力データを発生させるかを、データ出力バッファに知らせる信号で、システムクロック信号SCの第1パルスの立上エッジ(又は第1の周期の開始点)に該当する場合を除いて、論理“ロウ”の状態にある。
【0022】
したがって、制御信号SCDOは、この例において、列アドレスストローブ信号バーCASが論理“ロウ”の状態にエネーブルとされた後、システムクロック信号SCの第2パルスの上昇点でエネーブルとされる条件を有している。列アドレスストローブ信号バーCASが継続して論理“ハイ”の状態を維持するとき、すなわち、プリチャージの状態にあるときには、制御信号SCDOは、所定の手段(図示を省略)により、論理“ロウ”の状態に維持されるようになっている。
【0023】
図2は、本発明に係るデータ出力バッファ200の構成例を示す回路図である。次に、このデータ出力バッファ200について説明する。
【0024】
待ち時間情報信号YEP及び制御信号SCDOを入力とするNORゲートNR1の出力は、センスアンプ(図示せず)から出力されるデータDO及び相補データバーDOをそれぞれ入力とする伝送ゲートTG3及びTG4で構成されたデータ入力部40を制御する。
【0025】
データ入力部40の伝送ゲートTG3及びTG4の出力は、それぞれラッチ部45及び46で一時貯蔵されてから、データDO、バーDOをそれぞれ駆動するためのドライバ50及び60に伝送される。ドライバ50のプルアップトランジスタPT1は、供給電圧として、半導体メモリ装置内から昇圧された電圧Vppを使用するようになっているが、これは、出力用プルアップトランジスタNT3のゲート電位を十分に上昇させ、電源電圧Vccが、データ出力ノード201に十分に供給されるようにするためである。また、ドライバ50、60の信号伝送を制御するデータ出力信号HZは、図5に示す従来例に適用されているデータ出力バッファの出力活性化信号バーOEと同じ機能を有する。
【0026】
以下、図3及び図4を参照して、この実施例のデータ出力状態を説明する。
【0027】
図3に示すタイミング図は、図1に示した列アドレス組合せ信号CL2が論理“ハイ”の状態となる場合、すなわち、待ち時間が“2”であり、システムクロック信号SCの周波数範囲が33〜66MHzである場合のデータ出力制御状態を示す。
【0028】
論理“ハイ”の状態となる列アドレス組合せ信号CL2により、伝送ゲートTG1がONとなるので、制御信号SCDOは、パルス成形部10→第1遅延部20→伝送ゲートTG1→第2遅延部35を通じて発生される。したがって、列アドレスストローブ信号バーCASが論理“ロウ”の状態に活性化された後、システムクロック信号SCの第2パルスの立上エッジ(又はシステムクロック信号SCの第1の周期終了点、すなわち第2パルスの上昇点)から、第1、第2遅延部20、35による所定の遅延時間tD の後に、制御信号SCDOが論理“ハイ”の状態に活性化される。
【0029】
列アドレス組合せ信号CL2が論理“ハイ”の状態となる、すなわち、待ち時間が“2”である場合には、待ち時間情報信号YEPは論理“ロウ”の状態なので、データ出力バッファ200のNORゲートNR1の出力は、制御信号SCDOの論理“ハイ”の状態のパルスによって論理“ロウ”の状態となる。この制御信号SCDOの論理“ハイ”の状態のパルスは、パルス成形部10によって決定される短いパルス幅を有するので、その短いパルス幅に応じた時間だけ、データ入力部40の伝送ゲートTG3及びTG4はONとなる。そして、その制御信号SCDOが論理“ハイ”の状態で印加される短い時間の間に、センスアンプから供給されたデータDO、バーDOがラッチ回路45及び46にそれぞれ供給され、一時貯蔵される。その後、データ出力信号HZが論理“ハイ”の状態に活性化されることによって、出力データDOUT が発生される。
【0030】
図3に示すタイミング図の制御信号SCDOの波形で、点線で示された論理“ハイ”の状態のパルスは、上述の従来例における問題が起こる場合の例で、図1及び図2に示した本発明に係る構成を使用しない場合(すなわち、この場合第1遅延部20を備えない)の状態を示している。
【0031】
結果的に、制御信号SCDOの発生にかかる時間tA がおよそ30nsの場合、この時間tA に合わせてデータ出力バッファを駆動することが可能となる。
【0032】
一方、図4に示すタイミング図は、図1に示した列アドレス組合せ信号CL2が論理“ロウ”の状態の場合、すなわち、待ち時間が“3”で、システムクロック信号SCの周波数範囲が66〜100MHzの場合のデータ出力制御状態を示す。
【0033】
列アドレス組合せ信号CL2が論理“ロウ”の状態なので、伝送ゲートTG2がONとなるため、制御信号SCDOは、パルス成形部10→伝送ゲートTG2→第2遅延部35を通じて伝送され、列アドレスストローブ信号バーCASが活性化された後のシステムクロック信号SCの第3パルスの立上エッジ以後(又はシステムクロック信号の第2の周期終了点以後)に、上述と同様に短い期間の間、論理“ハイ”の状態に活性化される。
【0034】
そして、図3に示す場合と同様に、待ち時間情報信号YEPが論理“ロウ”の状態であるので、論理“ハイ”の状態の制御信号SCDOによって、データ出力バッファ200のデータ入力部40が駆動される。その後のデータ出力バッファ200内における過程は、図3の場合と同じである。
【0035】
結局、図4に示すように待ち時間が“3”で、100MHzの周波数を有するシステムクロック信号SCが印加される場合、制御信号SCDOの発生にかかる時間tA がおよそ30nsであるので、図3の場合のように、第1遅延部20を通じて遅延を行わなくても、30nsの時間tA に合わせてデータ出力バッファを駆動することができる。
【0036】
以上より分かるように、制御信号SCDOを発生する制御回路100は、システムクロック信号SCの周波数の高低に関係なく、半導体メモリ装置内で一定に発生する列アドレスストローブ信号バーCASの活性化以後、データが出力バッファの入力側に現れる時点に合うようにして、データ出力バッファを制御できることになる。
【0037】
【発明の効果】
以上述べてきたように本発明は、一定周期のシステムクロック信号を使用する半導体メモリ装置において、中央処理装置から供給されるシステムクロック信号の周波数に無関係に、希望の時点で出力データを発生させることを可能とできるので、データ出力動作の信頼性が一層向上するようになるという効果がある。
【図面の簡単な説明】
【図1】本発明に係るデータ出力バッファの制御信号を発生する回路を示す回路図。
【図2】本発明に係るデータ出力バッファの回路図。
【図3】図1に示す回路において、データ出力バッファの制御信号が第1遅延部を介して発生される場合のデータ出力状態を示すタイミング図。
【図4】図1に示す回路において、データ出力バッファ制御信号がパルス成形部のみを介して発生される場合のデータ出力状態を示すタイミング図。
【図5】従来のダイナミックRAMにおけるデータ出力過程を示すタイミング図。
【図6】従来のダイナミックRAMで使用されるデータ出力バッファの回路図。
【符号の説明】
100 制御回路
10 パルス成形部
20 第1遅延部
30 選択部
35 第2遅延部
200 データ出力バッファ
40 データ入力部
45、46 ラッチ部
50、60 ドライバ
201 出力ノード
SCDO 制御信号

Claims (8)

  1. 外部から供給される一定周期のクロック信号を使用する半導体メモリ装置において、
    前記クロック信号の変化点に応じて所定のパルス幅のパルス信号を成形するパルス成形手段と、前記パルス成形手段の出力を基に、論理状態の変化を2以上の異なる時点で設定可能な制御信号を発生するための2つ以上の遅延手段と、制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段と、該制御信号に応じてメモリセルからのデータを受入れてラッチした後、データ出力信号に応じて、前記データに従って出力データを発生するデータ出力バッファと、を備えていることを特徴とする半導体メモリ装置。
  2. 選択信号は、アドレス信号の組合せによって得られる請求項1記載の半導体メモリ装置。
  3. 制御信号がクロック信号に同期するようになっている請求項1記載の半導体メモリ装置。
  4. 外部から供給される一定周期のクロック信号及びアドレスストローブ信号を使用すると共に、データ出力バッファを有する半導体メモリ装置において、
    アドレスストローブ信号入力後のクロック信号の変化点に応じて所定のパルス幅のパルス信号を成形するパルス成形手段と、前記パルス成形手段の出力を基に、論理状態の変化を2以上の異なる時点で設定可能な制御信号を発生するための2つ以上の遅延手段と、制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段とを備え、
    データ出力バッファが、該制御信号に応じてメモリセルからのデータを受入れてラッチした後、データ出力信号に応じて、前記データに従って出力データを発生するように構成されていることを特徴とする半導体メモリ装置。
  5. 選択信号は、アドレス信号の組合せによって得られる請求項4記載の半導体メモリ装置。
  6. 外部から供給される一定周期のクロック信号を使用すると共に、アドレスによって指定されるメモリセルからデータを読出すためにセンスアンプを有する半導体メモリ装置において、
    前記クロック信号の変化点に応じて所定のパルス幅のパルス信号を成形するパルス成形手段と、前記パルス成形手段の出力を基に、論理状態の変化を2以上の異なる時点で設定可能な制御信号を発生するための2つ以上の遅延手段と、
    制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段と、
    該制御信号に応じて前記センスアンプから出力されるデータを受入れてラッチした後、データ出力信号に応じて、前記データに従って出力データを発生するデータ出力バッファと、を備えていることを特徴とする半導体メモリ装置。
  7. データ出力バッファは、制御信号に応じて入力されるデータを一時貯蔵するラッチ回路を更に備えている請求項6記載の半導体メモリ装置。
  8. 外部から供給される一定周期のクロック信号を使用する半導体メモリ装置において、
    前記クロック信号の変化点に応じて、所定のパルス幅のパルス信号を成形するパルス成形手段と、
    パルス成形手段の出力を遅延する第1遅延手段と、
    パルス成形手段及び第1遅延手段の各出力をそれぞれ入力とし、これら出力のうちのいずれかを、アドレス信号を組合せて得られる選択信号に応じて選択して出力する選択手段と、
    選択手段の出力を遅延して制御信号として出力する第2遅延手段と、
    該制御信号に応じてメモリセルからのデータを受入れてラッチした後、データ出力信号に応じて、前記データに従って出力データを発生するデータ出力バッファと、を備えていることを特徴とする半導体メモリ装置。
JP24836093A 1992-10-02 1993-10-04 半導体メモリ装置のデータ出力バッファ Expired - Lifetime JP3871148B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992P18132 1992-10-02
KR1019920018132A KR950012019B1 (ko) 1992-10-02 1992-10-02 반도체메모리장치의 데이타출력버퍼

Publications (2)

Publication Number Publication Date
JPH06215575A JPH06215575A (ja) 1994-08-05
JP3871148B2 true JP3871148B2 (ja) 2007-01-24

Family

ID=19340549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24836093A Expired - Lifetime JP3871148B2 (ja) 1992-10-02 1993-10-04 半導体メモリ装置のデータ出力バッファ

Country Status (3)

Country Link
US (1) US5384735A (ja)
JP (1) JP3871148B2 (ja)
KR (1) KR950012019B1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
US5331593A (en) * 1993-03-03 1994-07-19 Micron Semiconductor, Inc. Read circuit for accessing dynamic random access memories (DRAMS)
KR960004567B1 (ko) * 1994-02-04 1996-04-09 삼성전자주식회사 반도체 메모리 장치의 데이타 출력 버퍼
JPH07326191A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp 半導体記憶装置
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
US5450356A (en) * 1994-10-25 1995-09-12 At&T Corp. Programmable pull-up buffer
US5557581A (en) * 1995-04-10 1996-09-17 Sun Microsystems, Inc. Logic and memory circuit with reduced input-to-output signal propagation delay
US5784047A (en) * 1995-04-28 1998-07-21 Intel Corporation Method and apparatus for a display scaler
JPH0973775A (ja) * 1995-09-01 1997-03-18 Mitsubishi Electric Corp 半導体記憶装置
US5758188A (en) * 1995-11-21 1998-05-26 Quantum Corporation Synchronous DMA burst transfer protocol having the peripheral device toggle the strobe signal such that data is latched using both edges of the strobe signal
KR0164807B1 (ko) * 1995-12-22 1999-02-01 김광호 반도체 메모리 장치의 데이타 출력버퍼 제어회로
US6209071B1 (en) 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
JP3565984B2 (ja) * 1996-05-14 2004-09-15 三菱電機株式会社 データ保持回路およびバッファ回路
KR100206921B1 (ko) * 1996-07-22 1999-07-01 구본준 출력버퍼회로
TW328661B (en) * 1996-07-26 1998-03-21 Oki Electric Ind Co Ltd The semiconductor apparatus
KR100211149B1 (ko) * 1996-12-24 1999-07-15 윤종용 반도체 메모리 장치의 데이터 출력버퍼 제어회로
JP3716080B2 (ja) * 1997-08-28 2005-11-16 エルピーダメモリ株式会社 半導体記憶装置の出力回路
US6041417A (en) * 1998-06-04 2000-03-21 Hewlett-Packard Company Method and apparatus for synchronizing data received in an accelerated graphics port of a graphics memory system
JP2000163965A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2001052498A (ja) * 1999-08-05 2001-02-23 Toshiba Corp 半導体記憶装置
KR100311044B1 (ko) 1999-10-05 2001-10-18 윤종용 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법
JP4613378B2 (ja) * 1999-11-01 2011-01-19 富士通セミコンダクター株式会社 半導体集積回路
US6438040B1 (en) * 2000-07-31 2002-08-20 Stmicroelectronics S.R.L. Enabling circuit for output devices in electronic memories
KR100363094B1 (ko) * 2000-09-20 2002-12-05 삼성전자 주식회사 전력소모 및 면적을 최소화할 수 있는 출력드라이버
KR100382985B1 (ko) * 2000-12-27 2003-05-09 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력회로 및 그 방법
KR100401510B1 (ko) * 2001-06-15 2003-10-17 주식회사 하이닉스반도체 입력 데이타 래치 조절회로
JP2003281890A (ja) * 2002-03-25 2003-10-03 Mitsubishi Electric Corp 同期型半導体記憶装置
DE10302128B3 (de) * 2003-01-21 2004-09-09 Infineon Technologies Ag Pufferverstärkeranordnung
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
EP1932158A4 (en) * 2005-09-30 2008-10-15 Mosaid Technologies Inc MEMORY WITH OUTPUT CONTROL
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US7688652B2 (en) * 2007-07-18 2010-03-30 Mosaid Technologies Incorporated Storage of data in memory via packet strobing
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115092A (ja) * 1983-11-28 1985-06-21 Nec Corp 半導体記憶回路
US4663741A (en) * 1984-10-16 1987-05-05 Trilogy Systems Corporation Strobed access semiconductor memory system

Also Published As

Publication number Publication date
KR950012019B1 (ko) 1995-10-13
US5384735A (en) 1995-01-24
KR940010082A (ko) 1994-05-24
JPH06215575A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
JP3871148B2 (ja) 半導体メモリ装置のデータ出力バッファ
KR100303775B1 (ko) 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치
US6317381B1 (en) Method and system for adaptively adjusting control signal timing in a memory device
US5537354A (en) Semiconductor memory device and method of forming the same
US6064625A (en) Semiconductor memory device having a short write time
KR100256004B1 (ko) 반도체 기억 장치 시스템 및 반도체 기억 장치
US5535171A (en) Data output buffer of a semiconducter memory device
US5555526A (en) Synchronous semiconductor memory device having an auto-precharge function
JPH09198875A (ja) 同期型半導体記憶装置
JP3804990B2 (ja) メモリ装置コマンド信号生成器
KR100377840B1 (ko) 반도체 기억 장치
US6198674B1 (en) Data strobe signal generator of semiconductor device using toggled pull-up and pull-down signals
US6002615A (en) Clock shift circuit and synchronous semiconductor memory device using the same
CN1629980B (zh) 用于降低地址存取时间的半导体存储设备及其操作方法
US7230864B2 (en) Circuit for generating data strobe signal of semiconductor memory device
JP3681877B2 (ja) 半導体装置の内部クロック発生回路及び内部クロック発生方法
KR100473747B1 (ko) 클럭 신호에 동기하여 동작하는 반도체 기억 장치
EP0766251B1 (en) Semiconducteur memory device having extended margin in latching input signal
US6026041A (en) Semiconductor memory device
US6671788B2 (en) Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus
US6407962B1 (en) Memory module having data switcher in high speed memory device
USRE36532E (en) Synchronous semiconductor memory device having an auto-precharge function
US6834015B2 (en) Semiconductor memory device for reducing data accessing time
US5606526A (en) Glitch-free dual clok read circuit
US6301189B1 (en) Apparatus for generating write control signals applicable to double data rate SDRAM

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061012

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

EXPY Cancellation because of completion of term