JP3865596B2 - 自動等化回路およびそれを用いた受信回路 - Google Patents
自動等化回路およびそれを用いた受信回路 Download PDFInfo
- Publication number
- JP3865596B2 JP3865596B2 JP2001105279A JP2001105279A JP3865596B2 JP 3865596 B2 JP3865596 B2 JP 3865596B2 JP 2001105279 A JP2001105279 A JP 2001105279A JP 2001105279 A JP2001105279 A JP 2001105279A JP 3865596 B2 JP3865596 B2 JP 3865596B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- equalizer
- training signal
- training
- tap coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多値デジタル変調信号の復調回路における等化回路に係わり、特に、トレーニング信号により等化特性を自動的に設定する方式の自動等化回路およびその自動等化回路を用いた受信回路（復調回路）に関する。
【０００２】
【従来の技術】
多値デジタル変調方式による信号伝送システムも含めて、どのような伝送系でも、波形歪みやエコーなどは少ないに越したことはなく、このため、従来から、多値デジタル変調方式の復調回路に自動等化器を適用した例が知られている。
【０００３】
例えば、ＳＨＡＨＩＤ Ｕ．Ｈ． ＱＵＲＥＳＨＩ ”ＡＤＡＰＴＩＶＥ ＱＵＡＬＩＺＡＴＩＯＮ”、ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ、ＶＯＬ．７３、ＮＯ．９、ＳＥＰＴＥＭＢＥＲ １９８５、ページ1349〜1355や、村野和夫、海上重之 ”情報・通信におけるディジタル信号処理の応用”、電子通信学会、１９８１年５月２０日、ページ150図６．１、ページ171図６．２１にそのような適用事例が開示されている。
【０００４】
上述のような多値デジタル変調方式の従来技術による復調回路における自動等化回路の一例について、図１１のブロック図により説明する。図１１は多値デジタル変調方式の復調回路（受信回路）全体の構成を示す。
【０００５】
この図１１に示した復調回路では、まず受信された搬送波周波数ｆの変調波信号は、アナログＢＰＦ（帯域ろ波器）１に入力され、ここで帯域制限された上でＡＧＣ（自動利得制御部）２により、受信されたときのレベルにかかわらず、一定のレベルにされてからＡ／Ｄコンバータ（アナログ−デジタル変換器）３に入力され、デジタル化されて受信電力計算部４と乗算器５に供給される。
【０００６】
そして、受信電力計算部４では、Ａ／Ｄコンバータ３から出力されるデジタル信号に基づいて、受信された信号のレベルが計算され、それがＡＧＣ２の制御入力にフィードバックされ、この結果、Ａ／Ｄコンバータ３には、結果的に一定レベルにされたデジタル信号が入力されるようになる。
【０００７】
乗算器５に入力されたデジタル信号は、ここで正弦波発生器７から供給されている周波数ｆの搬送波信号と夫々乗算され、同相成分（Ｉ成分）と直交成分（Ｑ成分）が取り出される。
【０００８】
このとき、乗算器５では、正弦波発生器７から直接供給される正弦波信号ｃｏｓ（ωｔ）と乗算されて得られた同相成分（Ｉ成分）の信号と、正弦波発生器７からの正弦波信号ｃｏｓ（ωｔ）が位相シフト器６を介してπ／２位相シフトされた搬送波信号ｓｉｎ（ωｔ）と乗算されて得られた直交成分（Ｑ成分）の信号が生成されることで直交復調がなされる。なお、ω＝２πｆである。
【０００９】
乗算器５から出力された同相成分（Ｉ成分）の信号と直交成分（Ｑ成分）の信号は、夫々ロールオフフィルタ（ＲＯＦ）８により波形整形され、出力信号Ｉｒ、Ｑｒとして取り出されてタップ係数値を設定することにより等化特性を設定可能な等化器９に供給される。
【００１０】
そして、この等化器９により等化されたデータ信号Ｉａ、Ｑａが識別器１０に入力され、ここで送信側で送った送信点を識別し、この識別結果がデータ信号Ｉｄ、Ｑｄとして出力され、これらがＰ／Ｓ変換器（並列／直列変換器）１１により直列信号に変換され、復調された受信データが得られることになる。
【００１１】
ここで、等化器９は、伝送路での伝送信号に与えられてしまう波形歪みやエコーなどの影響を除去するために受信した信号を等化する働きをするものであるが、このためには、等化器９に予め所定の等化特性を設定しておく必要がある。
【００１２】
ここで、この等化器９としては同相成分と直交成分とからなる複素数で演算を行なう構成によるものが一般的であり、その一例を図５により説明する。
【００１３】
この図５に示した等化器９は、２個の加算器２０１と、４個のトランスバーサルフィルタ２０２で構成されたものである。
【００１４】
さらに、等化器９の各トランスバーサルフィルタ２０２は、何れも、図６に示すように、（Ｎ−１）個の遅延素子２０２１と、Ｎ個の乗算器２０２２、それに総和器２０２３からなる一般的なもので、各乗算器２０２２に設定されるタップ係数Ｃ１〜ＣＮが更新されることにより、等化器９の等化特性が設定されるようになっている。
【００１５】
いま、各トランスバーサルフィルタ２０２のタップ係数ベクトルをそれぞれ図のようにＣｂｉ、Ｃｂｑとする。さらに、Ｉｒ、Ｑｒが遅延素子２０２１の遅延時間ごとに時系列に設定された値のベクトルである、入力信号ベクトルをそれぞれＩｒ、Ｑｒと表わすこととすると、信号複素数で表わした入力信号の値（Ｉｒ＋ｊ・Ｑｒ）とタップ係数ベクトルＣｂｉ、Ｃｂｑの関係は、次の式で表わせる。
（Ｉｒ＋ｊ・Ｑｒ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｒ・Ｃｂｉ−Ｑｒ・Ｃｂｑ）＋ｊ・（Ｉｒ・Ｃｂｑ＋Ｑｒ・Ｃｂｉ）
【００１６】
よって、出力信号Ｉａ、Ｑａの値は、入力信号ベクトルＩｒ、Ｑｒとタップ係数ベクトルＣｂｉ、Ｃｂｑにより次式で表わせ、従って、タップ係数ベクトルＣｂｉ、Ｃｂｑを変えることにより、入力信号Ｉｒ、Ｑｒに対する出力信号Ｉａ、Ｑａの特性、つまり伝達特性を変えることができる。
Ｉａ＝Ｉｒ・Ｃｂｉ−Ｑｒ・Ｃｂｑ
Ｑａ＝Ｉｒ・Ｃｂｑ＋Ｑｒ・Ｃｂｉ
【００１７】
ところで、この等化回路における等化特性の設定は、次のようにして行われる。すなわち、所定のフォーマットのトレーニング信号と呼ばれる信号を基準の信号として設定しておき、本来のデータ信号の伝送開始に先立って、まず、このトレーニング信号が送信側から受信側に送信されるようにし、これにより上記した等化特性の設定を行い、設定完了後、本来のデータ信号の伝送処理に移行するのである。
【００１８】
ここで、トレーニング信号としては、ベースバンドにおける２値の信号点をＭ系列等のＰＮパターンで発生させ、これを直交変調したものをトレーニング信号とするのが一般的である。
【００１９】
その２値としては、データ信号でのコンスタレーション平面の信号点の中で、データ信号の平均電力と等しい２つの信号点を選んだものを、その２値の信号とする場合と、トレーニング信号のために特別にデータ信号で使用しない信号点を新たに作成して、それを２値の信号とする場合とがある。後者の場合にも、もちろんデータ信号の平均電力と等しいレベルの信号点を取る。
【００２０】
前者の例を１６ＱＡＭの場合に示すと、図８の示したように、Ａ（＋３，＋１）とＢ（−３，−１）とをトレーニング信号用の２点とする。この場合、データ信号の平均電力は、各信号点がそれぞれ同確率で送信されるものとして、（（１2＋１2）＋２×（１2＋３2）＋（３2＋３2））／４＝１０であり、またＡ，Ｂの平均電力は、（３2＋１2）＝１０となり、等しい。
【００２１】
後者の例として、同様に１６ＱＡＭの場合、図９に示したように、Ｃ（＋√１０，０）とＤ（−√１０，０）とを新しくトレーニング信号の２点とする。データ信号の平均電力が、１０であるから、Ｃ、Ｄの振幅を√１０とすれば、電力は等しくなる。
【００２２】
後者は、変調器内でトレーニング信号用のための回路が必要となる。他方、データ信号と同じ信号点が使用できる前者は回路として小規模になるので、前者を採用する場合が多い。
【００２３】
そのようなトレーニング信号が受信された場合、受信側では、受信されたトレーニング信号を、トレーニング信号発生器１８から発生されているトレーニング信号と比較し、その差を誤差としてこの誤差に応じて等化器９のタップ係数値を逐次変えて行き、その誤差が最も小さくなったとされたところで、等化器９は伝送路の歪みを等化する状態になっている。
【００２４】
このため、図１１に示すようにトレーニング信号同期検出器１２とスイッチ回路１６−３’、それに加算器１７−１を設ける。
【００２５】
トレーニング信号同期検出器１２は相関器で構成しても良い。トレーニング信号は、M系列のPNパターンを用いるのが一般的である。このPNパターンの一部のパターンを相関器の係数としておき、ロールオフフィルタ8の出力信号Ｉｒ，Ｑｒを相関器に入力して相関を取る。パターンが一致したときに相関値が大きく出力され、相関が取れない、つまりパターンが一致しないときには、出力される相関値が小さい。相関器の出力を図示しない比較器で所定の閾値と比較して、閾値を越えた時、トレーニング信号の特定パターンを受信したとみなせる。特定パターンの位置がトレーニング信号のどの位置にあるかは、最初から分かっているので、これにより、受信している信号のフレーム構成が分かり、次のフレームからトレーニング信号の先頭位置がわかることになる。
【００２６】
トレーニング信号が受信され、それがトレーニング信号同期検出器１２で検出されたらスイッチ回路１６−３’を接点ｂ側に切換えると共に、タップ係数更新器１５に検出信号を供給し、上に述べたような等化特性を変えていくことを開始するようにしてある。
【００２７】
この結果、送信側から送信されたトレーニング信号が受信側で検出されている間は、等化器９の出力信号Ｉａ、Ｑａが加算器１７−１に供給されるが、このとき加算器１７−１の減算入力には、送信側で発生されているトレーニング信号のフォーマットと同じフォーマットのトレーニング信号Ｉｔ、Ｑｔがトレーニング信号発生器１８から供給されている。
【００２８】
そこで、これらの加算器１７−１の出力には、等化器９の出力Ｉａ、Ｑａと、基準トレーニング信号Ｉｔ、Ｑｔの夫々の差である等化誤差信号Ｅｉ、Ｅｑが取り出される。これにより、タップ係数更新器１５は、これら加算器１７−１出力信号を等化誤差信号Ｅｉ、Ｅｑとして入力し、所定の最小誤差法による等化処理アルゴリズムに従って等化器９のタップ係数を逐次更新する。
【００２９】
このタップ係数は、上述の図６に示されているＮ個の乗算器２０２２に与えられている係数Ｃ１〜ＣＮのことで、これらの各タップ係数Ｃ１〜ＣＮを以下に示す式に従って、等化誤差値Ｅが最小になるように更新して行くことにより、必要な等化が与えられた出力信号Ｉａ、Ｑａが得られることになる。
ＣＮ(T+1)＝ＣＮ(T)−ｇ・Ｘ*・Ｅ
Ｘ*：入力信号の複素共役数＝Ｉｒ−ｊ・Ｑｒ
Ｅ ：Ｅｂｉ＋ｊ・Ｅｂｑ＝（Ｉａ−Ｉｄ）＋ｊ・（Ｑａ−Ｑｄ）
ｇ：定数（スカラー量）
ＣＮ(T)：時刻Ｔにおけるタップ係数Ｃｌ〜ＣＮ
ＣＮ(T+1)：時刻Ｔ＋１におけるタップ係数Ｃ１〜ＣＮ
ここで、ｊは複素数の虚数部を表わす。
【００３０】
なお、この等化特性設定のアルゴリズムは当該技術分野で周知であるが、その詳細については、例えば次の文献に開示されている。
電子通信学会編、宮川洋外著
『デジタル信号処理』
昭和５０年１１月、ｐｐ２３１〜２４３
タップ係数更新器１５によるタップ係数値の更新処理は１／変調速度の周期で実施され、この所定の周期毎に繰り返され、この結果、等化誤差Ｅｉ、Ｅｑは逐次減少して零に近づいていく。
【００３１】
従って、等化誤差Ｅｉ、Ｅｑが充分に小さな値になったら、伝送路の状態によって発生することがある波形歪み等の影響をなくすようにするため、受信側で受信された信号が等化器９により等化され、誤りのないデータの再生が可能になっている状態が得られたことになり、最適な等化特性が得られることになる。
【００３２】
ところで、このようにして受信側での等化特性が得られたら、ここでスイッチ回路１６−３’を接点ａ側に戻し、本来のデータの伝送動作に移行するのであるが、このとき、送信側では、受信側で等化特性の設定が終わった時点を知る術がない。
【００３３】
そこで、従来は、受信側でのトレーニング信号による等化特性の設定にかかる時間を見込んで、予めトレーニング信号の送出時間を決めておき、この時間が経過したら、その時点でトレーニング信号の送信を止め、本来のデータの伝送動作に移行するようにしている。
【００３４】
そして、このようにしてトレーニング信号が途切れると、これが受信側のトレーニング信号同期検出器１２により検出され、この時点でスイッチ回路１６−３’を接点ａ側に切換える。
【００３５】
従って、この後は、データ信号Ｉａ、Ｑａが識別器１０に入力されるようになり、この結果、Ｐ／Ｓ変換器１１から直列データ信号が出力されるという通常のデータ伝送動作に移行することになる。
【００３６】
ところで、このようにして、等化器９の等化特性の設定を終え、データ伝送処理に移行した後で、データ信号が受信されている状態のとき、例えば位相ヒットや振幅ヒット、瞬断などが発生し、伝送路の状態が急変したとすると、その影響で等化器９では等化状態でなくなり、いわゆる発散状態になってしまうことがある。
【００３７】
この場合、トレーニング信号を用いないでデータ信号によって等化器９を等化状態にすることは難しく、たとえ何らかの方法により等化状態にすることができたとしても、それまでには非常に長い時間がかかってしまう。
【００３８】
ここで、データの伝送に代えて、送信側からトレーニング信号を送信してやれば、短時間で再び受信側の等化器９を等化状態にすることができるが、このためには、受信側で等化器９の発散状態が生じたことを送信側で検出する必要がある。
【００３９】
このとき、データの伝送が双方向に行なわれている場合には、この等化器９が発散状態となったことも、何らかの方法により受信側から送信側に伝送できるかも知れないが、データ伝送が片方向の場合には、これも不可能である。
【００４０】
そこで、従来では、図１０に示すように、受信側での等化器の等化状態とは無関係に、トレーニング信号ＤＴを常時、所定の周期で、本来のデータ信号ＤＡと交互に送信し、受信側では、トレーニング信号ＤＴが受信されたら、たとえ自動等化器が発散していなくても、このトレーニング信号ＤＴによる等化器の等化設定処理が実行されるようにしていた。
【００４１】
等化器に発散が発生したときは、受信側では正しいデータの再生ができなくなるので、ビット誤りとなってしまう。
【００４２】
しかし、データ信号伝送中、等化器に発散が生じたとしても、所定期間後にはトレーニング信号が必ず送信されるので、周期毎に送られてくる次のトレーニング信号が受信された時点で等化処理が実行され、再び等化状態に復旧することができる。
【００４３】
従って、この従来の自動等化技術によれば、たとえ等化器が発散状態になったとしても、データ信号の伝送にビット誤りが生じるのは、次にトレーニング信号が受信され、再び等化状態になるまでの期間に限定され、トレーニング信号が受信されて、等化状態になった後は、また誤りのない正しいデータ信号を再生することができる。
【００４４】
ところで、伝送されたトレーニング信号を受信して等化器を等化状態にするための等化器のタップ更新動作としては、トレーニング信号のシンボル数分の回数だけタップ更新演算を実行する必要がある。一般的に、トレーニング信号のシンボル数としては、数十から数百のシンボルが用いられている。ここで１シンボルとは、ベースバンド伝送信号におけるコンスタレーション平面上に表される信号点ごとの信号のことであり、このシンボルは、所定期間、すなわち、１／変調速度の周期ごとに１シンボルが変調され送信されるものである。
【００４５】
【発明が解決しようとする課題】
上述した従来の自動等化技術によっては、上記の式に示した演算をタップ毎に実行するとなると、複素数構成であるために、かつ、同相成分および直交成分も共に実施しなければならないので、その処理量は非常に膨大な処理量となる。そのため、このタップ更新をソフトウェアにて実現する場合には、処理時間やプログラム自身が大きなものになるし、ハードウェアで実現する場合には、その回路規模が大きなものとなってしまう。
【００４６】
本発明の目的は、同じ等化引き込み性能を保持しつつ、ソフトウェアで実現する場合には、その処理時間やプログラム容量を少なくし、ハードウェアで実現する場合には、その回路規模をすくなくした自動等化回路およびその自動等化回路を用いた受信回路（復調回路）を提供することである。
【００４７】
【課題を解決するための手段】
本発明は上述の課題を解決するために、デジタルトレーニング信号とデジタルデータ信号とを受信し、等化されたデジタルデータ信号を出力する自動等化回路において、前記デジタルトレーニング信号と前記デジタルデータ信号とを入力し前記デジタルデータ信号を等化する、第１等化器を含む第１自動等化ユニットと、前記デジタルトレーニング信号を記録するメモリと、前記メモリに接続し、更新信号を出力する第２自動等化ユニットであって、前記更新信号を出力する第２等化器と、同相成分および直交成分のいずれか一方の成分のみで他方が無成分のトレーニング信号を出力するトレーニング信号発生器と、前記第２等化器に接続し、前記メモリからのデジタルトレーニング信号と前記トレーニング信号発生器からの出力信号とを比較してタップ係数値を出力するタップ係数計算ユニットと、前記第１自動等化ユニットの入力信号と出力信号、前記メモリに入力する前記デジタルトレーニング信号および前記第２等化器から出力される前記更新信号のうちいずれか一つを位相回転する位相回転器とを有し、前記第２等化器からの前記更新信号が前記第１等化器に供給されて、前記第１等化器の等化特性が更新されるものである。
【００４８】
また、本発明は、前記第２等化器の構成が前記第１等化器の構成と同じかあるいはほぼ同じで有るとしてもよく、また、所定の遅延時間の遅延回路を通って前記デジタルトレーニング信号と前記デジタルデータ信号とが前記第１自動等化ユニットに入力したり、前記第１等化器と前記第２等化器はフィードフォワード形等化器であり、さらに、前記第１自動等化ユニットの出力端子に接続された第３等化器と、前記トレーニング信号発生器に接続された第４等化器とを有し、前記第３等化器と第４等化器はフィードバック形等化器であって、前記第３等化器の等化特性を更新するために前記第４等化器の出力信号が前記第３等化器に入力されるとしてもよい。
【００４９】
また、本発明は、前記位相回転器として、前記第１等化器と前記第２等化器の間にあって、前記第２等化器からの更新信号の位相を回転させ、または、前記メモリに接続され、前記メモリに入力される前記入力信号を通過させ、前記メモリへのデジタルトレーニング信号の位相を回転させ、あるいは、前記第１等化器に接続され、前記第１等化器に入力される前記デジタルデータ信号と前記デジタルトレーニング信号とを通過させるとしたり、前記第１等化器に接続され、前記第１自動等化ユニットから出力されるデジタルデータ信号を通過させるとしてもよい。
【００５０】
また、本発明は、前記デジタルトレーニング信号が、データ信号コンスタレーション平面上の、前記デジタルデータ信号の平均電力と実質的に等しい電力となる、２つの信号点に対応する信号であるとしてもよい。
【００５１】
また、本発明は、上述の課題を解決するために、デジタル多値変調システムにより変調されたトレーニング信号とデータ信号とを再生するための受信回路において、前記トレーニング信号とデータ信号とが入力し、デジタルトレーニング信号とデジタルデータ信号とを生成する信号処理ユニットと、前記デジタルトレーニング信号と前記デジタルデータ信号とを入力し前記デジタルデータ信号を等化する、第１等化器を含む第１自動等化ユニットと、前記デジタルトレーニング信号を記録するメモリと、前記メモリに接続し、更新信号を出力する第２自動等化ユニットであって、前記更新信号を出力する第２等化器と、同相成分および直交成分のいずれか一方の成分のみで他方が無成分のトレーニング信号を出力するトレーニング信号発生器と、前記第２等化器に接続し、前記メモリからのデジタルトレーニング信号と前記トレーニング信号発生器からの出力信号とを比較してタップ係数値を出力するタップ係数計算ユニットと、前記第１自動等化ユニットの入力信号と出力信号、前記メモリに入力する前記デジタルトレーニング信号および前記第２等化器から出力される前記更新信号のうちいずれか一つを位相回転する位相回転器とを有し、前記第２等化器からの前記更新信号が前記第１等化器に供給されて、前記第１等化器の等化特性が更新されるとしてもよい。
【００５２】
さらに、本発明は上述の課題を解決するために、受信されたトレーニング信号に基いて、データ信号の復調に必要な等化特性を自動的に更新設定する方式の自動等化回路において、前記トレーニング信号と比較するための、前記自動等化器で発生するトレーニング信号を同相成分のみもしくは直交成分のみの信号とし、前記同相成分および直交成分のいずれか一方の成分のみを入力して演算量を軽減した自動等化器でもってタップ係数の更新を行ない、その等化引き込みが達成された時点で得られたタップ係数値を位相回転するものである。
【００５３】
ここで、トレーニング信号として用いられる２値の信号のそれぞれが、πの位相で対称になっていることに着目すると、トレーニング信号を受信した時に等化引き込みのためのリファレンス信号を発生として、同相成分だけ、もしくは直交成分だけの成分であるリファレンス信号を発生して、これを基にして、タップ更新を実施する。そして、トレーニング信号によるタップ係数更新終了時に、タップ係数値を位相回転することにより、複素数構成あるいは複素数演算が簡素化されて、タップ係数更新および自動等化器のフィルタ演算が少なくなる。また、タップ係数更新終了時にタップ係数値をもとのトレーニング信号と同じ位相になるように回転して戻せば、データ信号受信時には、従来と同様にデータ信号を再生することができる。
【００５４】
【発明の実施の形態】
以下、本発明の実施例を図面に言及して説明する。なお、図面において、上述の構成部分と同様な構成部分には同様な参照符号を付し、更なる説明は省略する。
【００５５】
まず、本発明を適用する、判定帰還型の等化器を内蔵する自動等化回路を含む復調回路（受信回路）を図１２に示して説明する。なお、本発明はこれに限定されず、他の型の自動等化回路にも適用できることは言うまでもない。
【００５６】
図１２において、参照番号９，１２，１３，１４，１５，１６−１，１６−２，１６−３，１７−１，１７−２，１７−３，１８，１９，２０’，２１’を付した構成部分が自動等化回路を構成する。
【００５７】
アナログＢＰＦ１、ＡＧＣ２、Ａ／Ｄコンバータ３、受信電力計算部４、乗算器５、位相シフト器６、正弦波発生器７、ロールオフフィルタ８は受信処理部を構成する。
【００５８】
アナログＢＰＦ１、ＡＧＣ２、Ａ／Ｄコンバータ３、受信電力計算部４、乗算器５、位相シフト器６、正弦波発生器７、ロールオフフィルタ８、識別器１０、Ｐ／Ｓ変換器１１からなるアナログＢＰＦ１からＰ／Ｓ変換器１１までの構成は図１１の受信回路のそれと同じである。
【００５９】
等化器１４，１９，２０’、タップ係数更新器１５，２１’、加算器１７−１，１７−２，１７−３、トレーニング信号発生器１８はタップ係数更新部を構成する。
【００６０】
図１２において、図１１と異なる点は、主に、メモリ１３、フィードフォワード形等化器１４、フィードバック形等化器１９および２０’、タップ係数更新器２１’、スイッチ１６−１および１６−２、加算器１７−３の各ブロックが追加されていることであることと、２接点のスイッチ１６−３’の代わりに１接点のスイッチ１６−３が用いられている点である。
【００６１】
それら追加されている各ブロックの構成としては、識別器１０の出力信号Ｉｄ、Ｑｄがフィードバック形等化器１９に入力され、そこで入力された信号が等化器２０’の場合と同様に波形等化され、その波形等化された信号が加算器１７−２へ入力される。また、等化器９からの信号も加算器１７−２へ入力され、そこでＩ成分、Ｑ成分どうしそれぞれ加算されて、その加算信号が新たに信号Ｉａ、Ｑａとされてスイッチ１６−３をへて識別器１０へ入力される。ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒは、さらに、スイッチ１６−１を介してメモリ１３へ入力される。メモリ１３へ入力された信号は信号Ｉｒ’、Ｑｒ’としてフィードフォワード形等化器１４へ入力される。一方、トレーニング信号発生器１８で発生されるトレーニング信号Ｉｔ、Ｑｔは、加算器１７−１とフィードバック形等化器２０’およびタップ係数更新器２１’へ入力される。フィードバック形等化器２０’では入力された信号が等化器１９の場合と同様に波形等化され、その波形等化された信号が加算器１７−３へ入力される。加算器１７−３では、加算器１７−２と同様な加算機能を有し、等化器１４からの出力信号と等化器２０’からの出力信号とを加算して、信号Ｉａ’、Ｑａ’を生成し出力する。その信号Ｉａ’、Ｑａ’は加算回路１７−１へ入力され、そこで信号Ｉａ’、Ｑａ’と信号Ｉｔ、Ｑｔとが各々加算され、等化誤差Ｅｉ、Ｅｑが得られる。そして、等化誤差Ｅｉ、Ｅｑはタップ係数更新器１５と同じくタップ係数更新器２１’とに入力される。タップ係数更新器１５は、図１１における同符号を付したものと同様なものであり、ここで生成されたタップ係数が等化器１４へ入力されることで等化器１４が等化状態にされ、さらに、等化状態になった等化器１４からスイッチ１６−２を介して、等化器９へその等化状態のときのタップ係数値が出力され、等化器９ではその入力されたタップ係数値を用いることで等化状態にされる。一方、タップ係数更新器２１’は、入力された等化誤差Ｅｉ、Ｅｑおよびトレーニング信号Ｉｔ、Ｑｔをもとに、タップ係数を生成し、ここで生成されたタップ係数が等化器２０’へ入力されることで等化器２０’が等化状態にされ、さらに、等化状態になった等化器２０’からスイッチ１６−２を介して、等化器１９へその等化状態のときのタップ係数値が出力され、等化器１９ではその入力されたタップ係数値を用いることで等化状態にされる。なお、スイッチ１６−１、スイッチ１６−２、スイッチ１６−３、タップ係数更新器１５、トレーニング信号発生器１８は、トレーニング信号同期検出器１２で検出された受信されたトレーニング信号のタイミングに応じて動作する。
【００６２】
なお、このようにフィードバック形の等化器およびフィードフォワード形の等化器を用いるようにした、いわゆる判定帰還形の自動等化器については、例えば、文献 オーム社刊 笹岡 秀一編著『移動通信』ｐｐ257−263に詳しく説明されている。
【００６３】
フィードフォワード形等化器およびフィードバック形等化器は、上述の図５に示した場合と同様に、複素数演算を行うようにした構成が用いられている。この図５に示した等化器２０’は、２個の加算器２０１と、４個のトランスバーサルフィルタ２０２で構成されたものである。なお、図５における入力信号および出力信号のうち、それぞれＩｒ、Ｑｒ、Ｉａ、Ｑａとなっているのは等化器９の場合についてのものであり、等化器２０’の場合はそれぞれＩｔ、Ｑｔ、Ｉａｂ’、Ｑａｂ’と置き換えられる。
【００６４】
また、フィードフォワード形等化器およびフィードバック形等化器内における各トランスバーサルフィルタ２０２は、何れも、図６に示すように、（Ｎ−１）個の遅延素子２０２１と、Ｎ個の乗算器２０２２、それに総和器２０２３からなる一般的なもので、各乗算器２０２２に設定されるタップ係数Ｃ１〜ＣＮが更新されることにより、自動等化器の等化特性が設定されるようになっている。
【００６５】
また、等化引き込みを行うようにフィードバック形等化器２０’のタップ係数を更新するためのタップ係数更新器２１’は、図４に示すように、入力された等化誤差Ｅｉ、Ｅｑおよびトレーニング信号Ｉｔ、Ｑｔをもとに、複素数演算を行うようにした構成が用いられている。図４において、２４，２６は乗算器、２５，２７は加算器、２８は遅延回路を示す。
【００６６】
ここで図５に示した等化器のうち等化器２０’の場合を例として、その入力と出力の関係について説明する。図５の各トランスバーサルフィルタ２０２のタップ係数ベクトルをそれぞれ図のようにＣｂｉ、Ｃｂｑとする。これらタップ係数ベクトルは、上述のタップ係数Ｃ１〜ＣＮにより構成されている。さらに、入力信号Ｉｔ、Ｑｔが、遅延素子２０２１の遅延期間ごとに時系列に設定されたベクトルである、入力信号ベクトルとしてそれぞれＩｔ、Ｑｔと表わす。そうすると、複素数で表わした入力信号ベクトル（Ｉｔ＋ｊ・Ｑｔ）とタップ係数ベクトルＣｂｉ、Ｃｂｑの関係は、次の式で表わせる。
（Ｉｔ＋ｊ・Ｑｔ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ）＋ｊ・（Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ）
よって、出力信号Ｉａｂ’、Ｑａｂ’の値は、入力信号ベクトルＩｔ、Ｑｔとタップ係数ベクトルＣｂｉ、Ｃｂｑにより次式で表わせ、従って、タップ係数ベクトルＣｂｉ、Ｃｂｑを変えることにより、入力信号Ｉｔ、Ｑｔに対する出力信号Ｉａｂ’、Ｑａｂ’の特性、つまり伝達特性を変えることができる。
Ｉａｂ’＝Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ
Ｑａｂ’＝Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ
【００６７】
なお、上述のフィードバック形等化器の例では、図５の各トランスバーサルフィルタ２０２のタップ係数ベクトルをそれぞれＣｂｉ、Ｃｂｑとしたが、フィードフォワード形等化器の場合は、各トランスバーサルフィルタ２０２のタップ係数ベクトルをそれぞれＣｆｉ、Ｃｆｑとする。
【００６８】
さらに、この等化特性の設定される様子について詳しく説明する。
まず、所定のフォーマットのトレーニング信号と呼ばれる信号を基準の信号として設定しておき、本来のデータ信号の伝送開始に先立って、このトレーニング信号が図示しない送信機（変調器）から受信機（復調器）に送信されるようにし、これにより上記した等化特性の設定を行い、設定完了後、本来のデータ信号の伝送処理に移行するのである。
【００６９】
このとき、受信側では、受信されたトレーニング信号を、トレーニング信号発生器１８から発生されているトレーニング信号と比較し、その差を誤差としてこの誤差に応じて等化器９のタップ係数値を逐次変えて行き、等化引き込み達成時の最終タップ係数値を等化器９に設定するようになっている。
【００７０】
この等化特性の設定のためのタップ係数更新動作については、所定の等化アルゴリズムに従った演算が行なわれるものであるが、例えば、最小誤差法に係わる等化アルゴリズムを用いてタップ係数更新動作を行うための演算方法について以下説明する。
【００７１】
フィードフォワード形等化器の場合、タップ係数ベクトルをＣｆｉ、Ｃｆｑとすると、
Ｃｆ(n+1)＝Ｃｆ(n)−ｇ・Ｘ*・Ｅ
ここで、
Ｃｆ(n+1)：（ｎ＋１）時点のタップ係数
Ｃｆ(n)：（ｎ）時点のタップ係数
Ｘ*：入力信号の複素共役数
Ｘ*＝Ｉｒ−ｊ・Ｑｒ
（ ｊ＝√（−１） ）
Ｅ：等化誤差
Ｅ＝Ｅｉ＋ｊ・Ｅｑ
ｇ：タップ更新ゲイン
また、フィードバック形等化器の場合は、タップ係数ベクトルをＣｂｉ、Ｃｂｑとすると、
Ｃｂ(n+1)＝Ｃｂ(n)−ｇ・Ｒ*・Ｅ
ここで、
Ｃｂ(n+1)：（ｎ＋１）時点のタップ係数
Ｃｂ(n+1)＝Ｃｂｉ(n+1)＋ｊ・Ｃｂｑ(n+1)
Ｃｂ(n)：（ｎ）時点のタップ係数
Ｃｂ(n)＝Ｃｂｉ(n)＋ｊ・Ｃｂｑ(n)
Ｒ*：参照トレーニング信号の複素共役数
Ｒ*＝Ｉｔ−ｊ・Ｑｔ
Ｅ：等化誤差
Ｅ＝Ｅｉ＋ｊ・Ｅｑ
ｇ：タップ更新ゲイン
である。
【００７２】
このフィードバック形等化器の場合のタップ係数ベクトルを求める式を具現化したものが図４のタップ係数更新器２１’である。
【００７３】
以上説明したように図１２の自動等化回路では、図１１の自動等化回路に比べて、等化器が発散しても等化状態に復旧するまでの時間を短くすることができる。しかしながら、図１１の場合と同様に、自動等化器やタップ係数更新器における複素数構成の演算をタップ毎に実行するとなると、同相成分および直交成分も共に実施しなければならないので、その処理量は非常に膨大な処理量となる。そのため、このタップ更新をソフトウェアにて実現する場合には、処理時間やプログラム自身が大きなものになるし、ハードウェアで実現する場合には、その回路規模が大きなものとなってしまう。
【００７４】
そのため、図１１の自動等化回路と同じ等化引き込み性能を保持しつつ、ソフトウェアで実現する場合には、その処理時間やプログラム量を少なくし、ハードウェアで実現する場合には、その回路規模をすくなくした本発明の一実施例の自動等化回路を含む復調回路（受信回路）のブロック構成を図１に示す。
【００７５】
図１において、受信した信号をアナログＢＰＦ１により帯域制限した後、ＡＧＣ２により、受信レベルの大小にかかわらず、一定のレベルにしてＡ／Ｄコンバータ３に出力する。Ａ／Ｄコンバータ３によりデジタル化された信号は受信電力計算器４で受信電力計算が行なわれ、その計算結果がフィードバックされてＡＧＣ２のゲインを制御する。またＡ／Ｄコンバータ３の出力が乗算器５で正弦波発生器７から発生された変調波（ｆｃ）の周波数の正弦波ｃｏｓ（ωｃ・ｔ）と乗算されると共に、この正弦波ｃｏｓ（ωｃ・ｔ）を位相シフト器６によりπ／２位相シフトした正弦波ｓｉｎ（ωｃ・ｔ）とも乗算されることにより、直交復調が行なわれる。ここでωｃ＝２・π・ｆｃである。これら乗算結果である同相成分（Ｉ）と直交成分（Ｑ）の出力をロールオフフィルタ８にそれぞれ通過させて、波形整形を行ない、等化器９に入力する。
【００７６】
図１において、乗算器５の出力信号つまり復調された信号Ｉｍ、Ｑｍをロールオフフィルタ８で波形整形して得た信号Ｉｒ、Ｑｒからトレーニング信号同期検出器１２により、受信したトレーニング信号を検出して同期を取る。トレーニング信号を受信している間、ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒをメモリ１３に格納するために、スイッチ１６−１をＯＮにする。フィードフォワード形等化器９およびフィードバック形等化器１９とそれぞれ構成が等しいフィードフォワード形等化器１４およびフィードバック形自動等化器２０との合成出力信号Ｉａ'、Ｑａ'と、トレーニング信号発生回路１８から発生された信号Ｉｔとの差を取り誤差信号Ｅｉとする。等化器１４と等化器２０との合成出力信号Ｑａ’はそのまま誤差信号Ｅｑとする。すなわち、
Ｅｉ＝Ｉａ'−Ｉｔ
Ｅｑ＝Ｑａ'
【００７７】
この誤差信号を用いて等化器１４のタップ更新を行なう。フィードフォワード形等化器９、１４およびフィードバック形等化器１９、２０は、図５に示したような複素数構成である。つまり、フィードバック形等化器について説明すると、（Ｉｔ＋ｊ・Ｑｔ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ）＋ｊ・（Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ）
従って、
Ｉａｂ'＝Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ
Ｑａｂ'＝Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ
さらにトランスバーサルフィルタ２０２は、図６に示したような一般的によくある構成となっている。
【００７８】
等化器１４、２０のタップ係数値は、タップ係数更新器１５、２１によって、それぞれ更新され徐々に等化状態となっていく。例えば、タップ更新のアルゴリズムとして、最小誤差法を採用した場合、各タップごとに下記の計算を実施する。
【００７９】
フィードフォワード側の場合は、
Ｃｆ(n+1)＝Ｃｆ(n)−ｇ・Ｘ*・Ｅ
ここで、
Ｃｆ(n+1)：（ｎ＋１）時点のタップ係数
Ｃｆ(n)：（ｎ）時点のタップ係数
Ｘ*：入力信号の複素共役数
Ｘ*＝Ｉｒ−ｊ・Ｑｒ
（ ｊ＝√（−１） ）
Ｅ：等化誤差
Ｅ＝Ｅｉ＋ｊ・Ｅｑ
ｇ：タップ更新ゲイン
また、フィードバック側の場合は、
Ｃｂ(n+1)＝Ｃｂ(n)−ｇ・Ｒ*・Ｅ
ここで、
Ｃｂ(n+1)：（ｎ＋１）時点のタップ係数
Ｃｂ(n+1)＝Ｃｂｉ(n+1)＋ｊ・Ｃｂｑ(n+1)
Ｃｂ(n)：（ｎ）時点のタップ係数
Ｃｂ(n)＝Ｃｂｉ(n)＋ｊ・Ｃｂｑ(n)
Ｒ*：参照トレーニング信号の複素共役数
Ｒ*＝Ｉｔ−ｊ・Ｑｔ
Ｅ：等化誤差
Ｅ＝Ｅｉ＋ｊ・Ｅｑ
ｇ：タップ更新ゲイン
【００８０】
以上の式に従って、タップ係数更新を繰り返すと段々と等化状態になっていき、等化誤差がほぼ０になる時点で等化状態となる。
【００８１】
更新計算をしたタップ係数値を次のトレーニング信号を受信したときに、等化器９のタップに係数値として書き込む。トレーニング信号の終わり時点からデータへの切り替わり時点でスイッチ１６−３をＯＮにして、フィードフォワード形等化器９およびフィードバック形等化器１９の合成出力信号Ｉａ、Ｑａを識別器１０に入力して、等化された信号を識別して、この出力信号をＰ／Ｓ変換器１１により、シリアルの受信データとして出力する。
【００８２】
ここで、受信するトレーニング信号の信号点が図８に示したようなＡ，Ｂである場合、トレーニング信号発生器１８から出力されるトレーニング信号は、図９に示したＣ，Ｄとする。そうすると、同相成分は±√１０となるが、直交成分は０でよい。そうするとＩｔは±√１０、Ｑｔは０である。
【００８３】
図５に示したような複素数構成のフィードバック等化器２０’のＱｔ入力が０であるので、この場合、図３に示したようなより簡単な回路構成の自動等化器２０でもって本発明の自動等化回路を実現することができる。また、図４に示したようなタップ係数更新器２１’についても、Ｑｔ入力が０とすることができるので、図２に示したようなより簡単な回路構成のタップ係数更新器２１でもって本発明の自動等化回路を実現することができる。
【００８４】
すなわち、図８に示すＡとＢが受信トレーニング信号の信号点であるとき、トレーニング信号発生器１８から出力される信号点は、相対的に図９に示すＣとＤの位置に回転され、そうすることで、例えば、図１に示すように信号発生器１８の直交成分信号Ｑｔを出力する必要がなくなる。
【００８５】
そうすることにより、等化器２０やタップ係数更新器２１の回路構成が等化器２０’やタップ係数更新器２１’と比べて非常に簡単となり、その演算量は各構成とも約１／２となる。
【００８６】
ところで、この図１の自動等化回路の受信した信号点がＡ、Ｂであるのに対して、トレーニング信号発生器１８からのトレーニング信号（参照トレーニング信号）がＣ，Ｄであることでは、それらの位相はθ分異なることになる。従って、タップ更新をして等化状態になる場合には、−θ分位相回転したタップ係数値となるので、フィードフォワード形等化器１４から、フィードフォワード形等化器９へ、タップ係数値を設定する前に、位相θ分回転しておいてやれば、参照トレーニング信号をＡ，Ｂにしたときと同じタップ係数値となり、フィードフォワード形等化器９、フィードバック形等化器１９で正しく等化される状態になる。
【００８７】
ここで、位相を回転させるには、下記の式に示したようにすればθ分位相回転させることができる。
Ｃf(n+1)’＝Ｃf(n+1) × ｅj・θ
ここで、
Ｃf(n+1)’＝Ｃfｉ(n+1)’＋ｊ・Ｃfｑ(n+1)’
Ｃf(n+1)＝Ｃfｉ(n+1)＋ｊ・Ｃfｑ(n+1)
ｅj・θ＝ｃｏｓθ＋ｊ・ｓｉｎθ
Ｃf(n+1) × ｅj・θ＝（Ｃfｉ(n+1)・ｃｏｓθ−Ｃfｑ(n+1)・ｓｉｎθ）＋ｊ・（Ｃfｉ(n+1)・ｓｉｎθ＋Ｃfｑ(n+1)・ｃｏｓθ）
したがって、
Ｃfｉ(n+1)’＝Ｃfｉ(n+1)・ｃｏｓθ−Ｃfｑ(n+1)・ｓｉｎθ
Ｃfｑ(n+1)’＝Ｃfｉ(n+1)・ｓｉｎθ＋Ｃfｑ(n+1)・ｃｏｓθ
【００８８】
なお、これら２つの式の動作を信号処理して実現するための位相回転器３１のブロック構成を図７に示す。図７において、２９は乗算器を、３０は加算器を表す。
【００８９】
図１において、自動等化器１４からの等化引き込みしたタップ係数値Ｃf(n+1)を位相回転器３１で上記のように、θ位相回転することでＣf(n+1)’として、スイッチ１６−２がＯＮ時にフィードフォワード形等化器９に設定する。
【００９０】
図１３は本発明の自動等化器を含む受信回路の別の実施例を示す図１３では、メモリ１３、フィードフォワード形等化器１４に入力する信号を位相回転器３３により、−θ位相回転させておく。そうすると、フィードフォワード形等化器１４に入力されるトレーニング信号は、受信した信号点Ａ，Ｂが位相回転され、丁度、図９に示したような信号点Ｃ、Ｄと同様の位相となる。トレーニング信号発生器１８から出力されるトレーニング信号も同じ位相の信号であり、そのタップ係数値をそのままフィードフォワード形等化器９およびフィードバック形等化器１９に設定すれば、図１２で示した構成の場合と同じタップ係数値が設定されることになる。
【００９１】
図１４は、本発明の自動等化回路を含む受信回路の更に別の実施例を示す。図１４では、図１２で示した構成の場合と同様に、等化器１４、２０で等化引き込みを行ない、このタップ係数値を位相回転せずに、等化器９、１９にそれぞれ設定する。タップ係数値としては、−θ分位相回転している。そこで、位相回転器３４で受信信号を＋θ分位相回転させておけば、識別器１０では位相回転のない信号が入力されて正しく受信信号を再生することができる。
【００９２】
図１５は、本発明の自動等化回路を含む受信回路の更に別の実施例を示す。図１５では、識別器１０の入力で位相回転器３５により、受信信号を＋θ分位相回転をさせることでも、図１４に示す場合と同様な効果を得る。
【００９３】
以上の図１３〜１５に示した受信回路における自動等化回路の構成では、図１に示したものと同様にＱｔを０とするので、図２、図３に示したような簡単な構成のタップ係数更新器や自動等化器を用いることで、より簡便な構成の自動等化回路を実現可能である。
【００９４】
図１６は、本発明の自動等化回路を含む受信回路の更に別の実施例を示す。変調器から送信するトレーニング信号の信号点が図９に示したような、Ｃ、Ｄの場合には、自動等化回路の構成を図１６に示すようなものにして、回路構成によって位相回転をすることなく、図２、図３に示したような簡単な構成のタップ係数更新器や自動等化器を用いることが可能で、より簡便な構成の自動等化回路を実現することができる。
【００９５】
以上の説明では、トレーニング信号発生器から発生するトレーニング信号として同相成分が０でなく、直交成分が０であるとしたが、同相成分が０で、直交成分が０でないトレーニング信号を使うことができるのはいうまでもない。
【００９６】
次に、本発明の別の実施例について、図１７により説明する。
この図１７の実施例は、図示のように、各ロールオフフィルタ８と、等化器９の間に、夫々遅延回路８９を挿入したもので、その他の構成は、図１の実施例と同じである。
【００９７】
遅延回路８９は夫々所定の遅延時間τを有し、ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒに、この所定の遅延時間τを与え、遅延出力信号ＩｒＤ、ＱｒＤとして等化器９に供給する働きをする。
【００９８】
ここで、この所定の遅延時間τは、１フレーム分のデータ信号の伝送に要する時間、つまりトレーニング信号ＤＴとデータ信号ＤＡの１回分の伝送時間、すなわちτ＝ｔt＋ｔd 時間(図１０参照)に設定してある。
【００９９】
次に、図１７の実施例の動作について、図１８のタイミング図により説明する。説明のため、図１８の(a)に示してあるトレーニング信号ＤＴとデータ信号ＤＡに番号０、１、２、……、が付してあり、これに対応して、図１８の(h)でのトレーニング信号ＤＴとデータ信号ＤＡにも番号０、１、２、……、が付してあり、図１８の(a)と図１８の(h)で、同じ番号の信号が対応していることを表している。
【０１００】
いま、ここで、図１８の(a)の時刻ｔ０で、ロールオフフィルタ８から出力されたトレーニング信号がＤＴ１であったとすると、このトレーニング信号ＤＴ１が、図１８の(b)に示すようにしてメモリ１３に取込まれ、これにより等化器１４による等化引き込み処理、すなわち、タップ係数更新が、図１８の(c)に示すように実行され、こうして得られたタップ係数値が、図１８の(d)に示すように、時刻ｔ３で位相回転器３１とスイッチ回路１６−２とを経由して等化器９に書き込まれる。
【０１０１】
ところが、等化器９に対しては、ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒが遅延回路８９により１フレーム分遅延されて入力されるので、タップ更新したときに使用したトレーニング信号ＤＴ１及びそれに続くデータ信号ＤＡ１に対して、遅延出力信号ＩｒＤ、ＱｒＤでのトレーニング信号ＤＴ１及びそれに続くデータ信号ＤＡ１が丁度同期した形で等化器９にタップ係数値が書き込まれるようになる。
【０１０２】
この場合、タップ係数更新処理までに１フレーム分の時間を要しているが、等価的には、トレーニング信号ＤＴ１により等化引き込みをした後、すぐに同一フレームのデータ信号ＤＡ１に等化特性が反映した形でタップ係数更新処理が与えられることになり、従って、この図１７の実施例によれば、各フレーム毎に、トレーニング信号ＤＴによるタップ係数更新処理の結果から直ちに、同一フレーム内のデータ信号ＤＡの等化が得られることになる。
【０１０３】
図１の実施例では、或る時点、例えば時刻ｔ０で受信されたトレーニング信号ＤＴ１によって等化引き込み動作が行なわれた場合、その更新計算に時間がかかるため、そのタップ係数値が等化器９に反映されるのは、次のフレームのデータ信号ＤＡ２になってしまい、１フレーム時間遅れてタップ係数値の更新がなされる。
【０１０４】
これでも、伝送路があまり変化しない場合には問題はないが、伝送路が短期間で変化しているときは、１フレーム前の信号で求めた収束したタップ係数値での等化特性では、伝送路の変化に追従が遅れ、正確な等化が得られなくなる虞れがあるが、この図１７の実施例では、すぐに反映された形になるので、伝送路の変化に対して十分追従することができる。
【０１０５】
従って、図１７の実施例によれば、等化器に対するタップ係数値の設定が、受信信号に同期した状態にでき、この結果、追従特性が大きく改善され、伝送路の変化が多いときでも常に正しい受信データを容易に再生することができる。
【０１０６】
なお、以上の説明では、遅延回路８９の遅延時間τを１フレーム分の伝送時間に設定したが、フレームの長さとタップ係数値の更新処理時間との関係で、遅延時間を２フレーム以上にしなければならない場合もあるが、その場合には遅延回路８９の遅延時間を、その時間に合わせて延ばせばよい。
【０１０７】
図１９は本発明の別の実施例の自動等化回路を含む多値デジタル信号受信回路（復調回路）の構成を示す。
【０１０８】
図１９において、メモリ１３から読み出したＩｒ’、Ｑｒ’をタップ係数更新器１５に入力する。更に、等化器１４の出力信号Ｉａ’とトレーニング信号発生回路１８の出力信号Ｉｔとを加算器１７−１に供給して得た誤差信号Ｅｉ’と、等化器１４のもう一方の出力信号Ｑａ’とをタップ係数更新器１５に供給する。即ち、Ｉａ’−Ｉｔ＝Ｅｉで、Ｑａ’＝Ｅｑとなる。
【０１０９】
図２１はこれを説明するためのＩ−Ｑ平面図である。図において、黒点で示したトレーニング信号発生回路１８の出力ポイント（信号点）はＩ軸上にあるので直交成分Ｑｔは０である。一方、受信ポイント（信号点）は図のＸ印の位置にあるとすると、式Ｑａ’−Ｑｔ＝ＥｑにおいてＱｔは０なのでＱａ’＝Ｅｑとなる。また、Ｉ軸上の同相成分Ｉａとトレーニング信号点
Ｉｔとの差Ｉａ’−ＩｔはＥｉとなる。
【０１１０】
動作において、この自動等化器１４に、所定の時点で、メモリ１３から読出したトレーニング信号を入力し、タップ係数更新器１５を動作させ、所定の等化状態が得られるまで、等化器１４のタップ係数を更新して行くようにする。
【０１１１】
こうして自動等化器１４によりトレーニング処理を行った結果、タップ係数が更新され、所定の等化状態が得られたら、その後、このタップ更新結果を等化器９に与え、この時点で始めて等化器９のタップ係数が設定され、等化状態が得られるようにしてある。
【０１１２】
このため、一方ではスイッチ回路１６−３を設け、これによりトレーニング信号が受信されているときは、等化器９の出力信号Ｉａ、Ｑａが識別器１０の入力から切り離されるように構成し、他方ではスイッチ１６−２を設け、これにより所定の時点で、等化器１４に設定されたタップ係数設定結果が等化器９に与えられるように構成してある。
【０１１３】
従って、スイッチ回路１６−１は、トレーニング信号同期検出器１２により、トレーニング信号が検出されている期間だけ閉じるように制御され、スイッチ回路１６−３は、反転回路２６０の存在により、スイッチ回路１６−１とは反対に、トレーニング信号が検出されている期間だけ開くように制御される。
【０１１４】
上記構成により、誤差Ｅｑは等化器１４の一方の出力であるＱａ’そのものなので、誤差Ｅｑが簡単に求められると言う利点が得られる。なお、この場合、タップ係数更新器１５は図４の構成のものを使うことが出来る。但し、入力Ｉｔ，Ｑｔの代わりにＩｒ’，Ｑｒ’を用いる。なお、等化トレーニング用等化器１４はデータ再生用等化器９と同じ構成である。
【０１１５】
図１９に示す受信回路の実施例を基として、図２０の受信回路に示すように、等化器９の入力側に図１７の実施例と同様な遅延回路８９を加えた実施例としてもよい。
【０１１６】
【発明の効果】
以上説明したように本発明によれば、トレーニング信号による等化引き込みにおける、復調回路（受信回路）で発生する参照トレーニング信号を同相成分単独または直交成分単独にすることにより、性能を落とすことなく、同等な等化機能の自動等化器のフィルタ演算およびタップ更新演算が可能で、かつ、回路構成がより簡略化される。そうすることで、ソフトウェアによる実現方法では、その処理量やプログラム量を減らすことができ、またハードウェアによる実現方法では、ハードウェア量を減らすことができる。
【０１１７】
さらに、処理時間が減ることにより、今までは完全にリアルタイム処理ができなかった処理についても、リアルタイム処理化することが可能である。あるいは、もし、リアルタイム処理が不可能であったとしても、自動等化器の追従性能が向上するなどの利点がある。
【０１１８】
さらに、ハードウェア量が減ることにより、小形化・低消費電力化することが可能となる。
【０１１９】
本発明は特に優先的な実施例に関して開示されており、そのため、当該技術分野における当業者によって、形態やその細部における様々な変更や省略が、本発明の範囲内でもってもたらされることが容易であることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の自動等化回路を含む受信回路の一実施例のブロック構成を示す図。
【図２】本発明によるタップ係数更新器のブロック図。
【図３】本発明による自動等化器のブロック図。
【図４】図１２の受信回路の自動等化回路に用いるタップ係数更新器の構成例のブロック図。
【図５】図１２の受信回路に用いるタップ係数設定可能な等化器の構成例のブロック図。
【図６】トランスバーサル・フィルタのブロック構成例を示す図。
【図７】本発明による位相回転器のブロック図。
【図８】１６ＱＡＭの場合のコンスタレーション表示例を示す図。
【図９】１６ＱＡＭの場合のコンスタレーション表示例を示す図。
【図１０】トレーニング信号とデータ信号の繰り返し伝送のようすを説明する図。
【図１１】従来の技術の自動等化回路のブロック構成例を示す図。
【図１２】判定帰還型自動等化回路を含む復調回路（受信回路）のブロック構成を示す図。
【図１３】本発明の復調回路の別の実施例のブロック構成を示す図。
【図１４】本発明の復調回路の別の実施例のブロック構成を示す図。
【図１５】本発明の復調回路の別の実施例のブロック構成を示す図。
【図１６】本発明の復調回路の別の実施例のブロック構成を示す図。
【図１７】本発明の復調回路（受信回路）の別の実施例のブロック構成を示す図。
【図１８】図１７の復調回路の動作を説明するためのタイミング図。
【図１９】本発明の復調回路（受信回路）の別の実施例のブロック構成を示す図。
【図２０】本発明の復調回路（受信回路）の別の実施例のブロック構成を示す図。
【図２１】図１９の復調回路の動作を説明するためのＩ−Ｑ平面図。
【符号の説明】
１：アナログＢＰＦ（ANALOG BPF）、 ２：ＡＧＣ、 ３：Ａ／Ｄコンバータ、 ４：受信電力計算部（POWER CALCULATION）、 ５，２４，２６，２９，２０２２：乗算器、 ６：位相シフト器（PHASE SHIFTER）、 ７：正弦波発生器（SINE WAVE GENERATOR）、 ８：ロールオフフィルタ（ROF）、 ９，１４：フィードフォワード形等化器（EQUALIZER）、 １０：識別器（IDENTIFIER）、 １１：Ｐ／Ｓ変換器（P/S CONVERTER）、 １２：トレーニング信号同期検出器（TRAINING SIGNAL SYNCHRONIZATION DETECTOR）、 １３：メモリ（MEMORY）、１５，２１，２１’：タップ係数更新器（TAP COEFFICIENT UPDATING UNIT）、 １６−１，１６−２，１６−３，１６−３’：スイッチ回路、 １７−１，１７−２，１７−３，２５，２７，３０，２０１：加算器、 ２０２３：総和器、 １８：トレーニング信号発生器（TRAINING SIGNAL GENERATOR）、 １９，２０，２０’：フィードバック形自動等化器（EQUALIZER）、 ２８，８９：遅延回路、 ３１，３３，３４，３５：位相回転器（PHASE ROTATOR）、 ２０２：トランスバーサルフィルタ、 ２６０：反転回路、 ２０２１：遅延素子。
【発明の属する技術分野】
本発明は、多値デジタル変調信号の復調回路における等化回路に係わり、特に、トレーニング信号により等化特性を自動的に設定する方式の自動等化回路およびその自動等化回路を用いた受信回路（復調回路）に関する。
【０００２】
【従来の技術】
多値デジタル変調方式による信号伝送システムも含めて、どのような伝送系でも、波形歪みやエコーなどは少ないに越したことはなく、このため、従来から、多値デジタル変調方式の復調回路に自動等化器を適用した例が知られている。
【０００３】
例えば、ＳＨＡＨＩＤ Ｕ．Ｈ． ＱＵＲＥＳＨＩ ”ＡＤＡＰＴＩＶＥ ＱＵＡＬＩＺＡＴＩＯＮ”、ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ、ＶＯＬ．７３、ＮＯ．９、ＳＥＰＴＥＭＢＥＲ １９８５、ページ1349〜1355や、村野和夫、海上重之 ”情報・通信におけるディジタル信号処理の応用”、電子通信学会、１９８１年５月２０日、ページ150図６．１、ページ171図６．２１にそのような適用事例が開示されている。
【０００４】
上述のような多値デジタル変調方式の従来技術による復調回路における自動等化回路の一例について、図１１のブロック図により説明する。図１１は多値デジタル変調方式の復調回路（受信回路）全体の構成を示す。
【０００５】
この図１１に示した復調回路では、まず受信された搬送波周波数ｆの変調波信号は、アナログＢＰＦ（帯域ろ波器）１に入力され、ここで帯域制限された上でＡＧＣ（自動利得制御部）２により、受信されたときのレベルにかかわらず、一定のレベルにされてからＡ／Ｄコンバータ（アナログ−デジタル変換器）３に入力され、デジタル化されて受信電力計算部４と乗算器５に供給される。
【０００６】
そして、受信電力計算部４では、Ａ／Ｄコンバータ３から出力されるデジタル信号に基づいて、受信された信号のレベルが計算され、それがＡＧＣ２の制御入力にフィードバックされ、この結果、Ａ／Ｄコンバータ３には、結果的に一定レベルにされたデジタル信号が入力されるようになる。
【０００７】
乗算器５に入力されたデジタル信号は、ここで正弦波発生器７から供給されている周波数ｆの搬送波信号と夫々乗算され、同相成分（Ｉ成分）と直交成分（Ｑ成分）が取り出される。
【０００８】
このとき、乗算器５では、正弦波発生器７から直接供給される正弦波信号ｃｏｓ（ωｔ）と乗算されて得られた同相成分（Ｉ成分）の信号と、正弦波発生器７からの正弦波信号ｃｏｓ（ωｔ）が位相シフト器６を介してπ／２位相シフトされた搬送波信号ｓｉｎ（ωｔ）と乗算されて得られた直交成分（Ｑ成分）の信号が生成されることで直交復調がなされる。なお、ω＝２πｆである。
【０００９】
乗算器５から出力された同相成分（Ｉ成分）の信号と直交成分（Ｑ成分）の信号は、夫々ロールオフフィルタ（ＲＯＦ）８により波形整形され、出力信号Ｉｒ、Ｑｒとして取り出されてタップ係数値を設定することにより等化特性を設定可能な等化器９に供給される。
【００１０】
そして、この等化器９により等化されたデータ信号Ｉａ、Ｑａが識別器１０に入力され、ここで送信側で送った送信点を識別し、この識別結果がデータ信号Ｉｄ、Ｑｄとして出力され、これらがＰ／Ｓ変換器（並列／直列変換器）１１により直列信号に変換され、復調された受信データが得られることになる。
【００１１】
ここで、等化器９は、伝送路での伝送信号に与えられてしまう波形歪みやエコーなどの影響を除去するために受信した信号を等化する働きをするものであるが、このためには、等化器９に予め所定の等化特性を設定しておく必要がある。
【００１２】
ここで、この等化器９としては同相成分と直交成分とからなる複素数で演算を行なう構成によるものが一般的であり、その一例を図５により説明する。
【００１３】
この図５に示した等化器９は、２個の加算器２０１と、４個のトランスバーサルフィルタ２０２で構成されたものである。
【００１４】
さらに、等化器９の各トランスバーサルフィルタ２０２は、何れも、図６に示すように、（Ｎ−１）個の遅延素子２０２１と、Ｎ個の乗算器２０２２、それに総和器２０２３からなる一般的なもので、各乗算器２０２２に設定されるタップ係数Ｃ１〜ＣＮが更新されることにより、等化器９の等化特性が設定されるようになっている。
【００１５】
いま、各トランスバーサルフィルタ２０２のタップ係数ベクトルをそれぞれ図のようにＣｂｉ、Ｃｂｑとする。さらに、Ｉｒ、Ｑｒが遅延素子２０２１の遅延時間ごとに時系列に設定された値のベクトルである、入力信号ベクトルをそれぞれＩｒ、Ｑｒと表わすこととすると、信号複素数で表わした入力信号の値（Ｉｒ＋ｊ・Ｑｒ）とタップ係数ベクトルＣｂｉ、Ｃｂｑの関係は、次の式で表わせる。
（Ｉｒ＋ｊ・Ｑｒ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｒ・Ｃｂｉ−Ｑｒ・Ｃｂｑ）＋ｊ・（Ｉｒ・Ｃｂｑ＋Ｑｒ・Ｃｂｉ）
【００１６】
よって、出力信号Ｉａ、Ｑａの値は、入力信号ベクトルＩｒ、Ｑｒとタップ係数ベクトルＣｂｉ、Ｃｂｑにより次式で表わせ、従って、タップ係数ベクトルＣｂｉ、Ｃｂｑを変えることにより、入力信号Ｉｒ、Ｑｒに対する出力信号Ｉａ、Ｑａの特性、つまり伝達特性を変えることができる。
Ｉａ＝Ｉｒ・Ｃｂｉ−Ｑｒ・Ｃｂｑ
Ｑａ＝Ｉｒ・Ｃｂｑ＋Ｑｒ・Ｃｂｉ
【００１７】
ところで、この等化回路における等化特性の設定は、次のようにして行われる。すなわち、所定のフォーマットのトレーニング信号と呼ばれる信号を基準の信号として設定しておき、本来のデータ信号の伝送開始に先立って、まず、このトレーニング信号が送信側から受信側に送信されるようにし、これにより上記した等化特性の設定を行い、設定完了後、本来のデータ信号の伝送処理に移行するのである。
【００１８】
ここで、トレーニング信号としては、ベースバンドにおける２値の信号点をＭ系列等のＰＮパターンで発生させ、これを直交変調したものをトレーニング信号とするのが一般的である。
【００１９】
その２値としては、データ信号でのコンスタレーション平面の信号点の中で、データ信号の平均電力と等しい２つの信号点を選んだものを、その２値の信号とする場合と、トレーニング信号のために特別にデータ信号で使用しない信号点を新たに作成して、それを２値の信号とする場合とがある。後者の場合にも、もちろんデータ信号の平均電力と等しいレベルの信号点を取る。
【００２０】
前者の例を１６ＱＡＭの場合に示すと、図８の示したように、Ａ（＋３，＋１）とＢ（−３，−１）とをトレーニング信号用の２点とする。この場合、データ信号の平均電力は、各信号点がそれぞれ同確率で送信されるものとして、（（１2＋１2）＋２×（１2＋３2）＋（３2＋３2））／４＝１０であり、またＡ，Ｂの平均電力は、（３2＋１2）＝１０となり、等しい。
【００２１】
後者の例として、同様に１６ＱＡＭの場合、図９に示したように、Ｃ（＋√１０，０）とＤ（−√１０，０）とを新しくトレーニング信号の２点とする。データ信号の平均電力が、１０であるから、Ｃ、Ｄの振幅を√１０とすれば、電力は等しくなる。
【００２２】
後者は、変調器内でトレーニング信号用のための回路が必要となる。他方、データ信号と同じ信号点が使用できる前者は回路として小規模になるので、前者を採用する場合が多い。
【００２３】
そのようなトレーニング信号が受信された場合、受信側では、受信されたトレーニング信号を、トレーニング信号発生器１８から発生されているトレーニング信号と比較し、その差を誤差としてこの誤差に応じて等化器９のタップ係数値を逐次変えて行き、その誤差が最も小さくなったとされたところで、等化器９は伝送路の歪みを等化する状態になっている。
【００２４】
このため、図１１に示すようにトレーニング信号同期検出器１２とスイッチ回路１６−３’、それに加算器１７−１を設ける。
【００２５】
トレーニング信号同期検出器１２は相関器で構成しても良い。トレーニング信号は、M系列のPNパターンを用いるのが一般的である。このPNパターンの一部のパターンを相関器の係数としておき、ロールオフフィルタ8の出力信号Ｉｒ，Ｑｒを相関器に入力して相関を取る。パターンが一致したときに相関値が大きく出力され、相関が取れない、つまりパターンが一致しないときには、出力される相関値が小さい。相関器の出力を図示しない比較器で所定の閾値と比較して、閾値を越えた時、トレーニング信号の特定パターンを受信したとみなせる。特定パターンの位置がトレーニング信号のどの位置にあるかは、最初から分かっているので、これにより、受信している信号のフレーム構成が分かり、次のフレームからトレーニング信号の先頭位置がわかることになる。
【００２６】
トレーニング信号が受信され、それがトレーニング信号同期検出器１２で検出されたらスイッチ回路１６−３’を接点ｂ側に切換えると共に、タップ係数更新器１５に検出信号を供給し、上に述べたような等化特性を変えていくことを開始するようにしてある。
【００２７】
この結果、送信側から送信されたトレーニング信号が受信側で検出されている間は、等化器９の出力信号Ｉａ、Ｑａが加算器１７−１に供給されるが、このとき加算器１７−１の減算入力には、送信側で発生されているトレーニング信号のフォーマットと同じフォーマットのトレーニング信号Ｉｔ、Ｑｔがトレーニング信号発生器１８から供給されている。
【００２８】
そこで、これらの加算器１７−１の出力には、等化器９の出力Ｉａ、Ｑａと、基準トレーニング信号Ｉｔ、Ｑｔの夫々の差である等化誤差信号Ｅｉ、Ｅｑが取り出される。これにより、タップ係数更新器１５は、これら加算器１７−１出力信号を等化誤差信号Ｅｉ、Ｅｑとして入力し、所定の最小誤差法による等化処理アルゴリズムに従って等化器９のタップ係数を逐次更新する。
【００２９】
このタップ係数は、上述の図６に示されているＮ個の乗算器２０２２に与えられている係数Ｃ１〜ＣＮのことで、これらの各タップ係数Ｃ１〜ＣＮを以下に示す式に従って、等化誤差値Ｅが最小になるように更新して行くことにより、必要な等化が与えられた出力信号Ｉａ、Ｑａが得られることになる。
ＣＮ(T+1)＝ＣＮ(T)−ｇ・Ｘ*・Ｅ
Ｘ*：入力信号の複素共役数＝Ｉｒ−ｊ・Ｑｒ
Ｅ ：Ｅｂｉ＋ｊ・Ｅｂｑ＝（Ｉａ−Ｉｄ）＋ｊ・（Ｑａ−Ｑｄ）
ｇ：定数（スカラー量）
ＣＮ(T)：時刻Ｔにおけるタップ係数Ｃｌ〜ＣＮ
ＣＮ(T+1)：時刻Ｔ＋１におけるタップ係数Ｃ１〜ＣＮ
ここで、ｊは複素数の虚数部を表わす。
【００３０】
なお、この等化特性設定のアルゴリズムは当該技術分野で周知であるが、その詳細については、例えば次の文献に開示されている。
電子通信学会編、宮川洋外著
『デジタル信号処理』
昭和５０年１１月、ｐｐ２３１〜２４３
タップ係数更新器１５によるタップ係数値の更新処理は１／変調速度の周期で実施され、この所定の周期毎に繰り返され、この結果、等化誤差Ｅｉ、Ｅｑは逐次減少して零に近づいていく。
【００３１】
従って、等化誤差Ｅｉ、Ｅｑが充分に小さな値になったら、伝送路の状態によって発生することがある波形歪み等の影響をなくすようにするため、受信側で受信された信号が等化器９により等化され、誤りのないデータの再生が可能になっている状態が得られたことになり、最適な等化特性が得られることになる。
【００３２】
ところで、このようにして受信側での等化特性が得られたら、ここでスイッチ回路１６−３’を接点ａ側に戻し、本来のデータの伝送動作に移行するのであるが、このとき、送信側では、受信側で等化特性の設定が終わった時点を知る術がない。
【００３３】
そこで、従来は、受信側でのトレーニング信号による等化特性の設定にかかる時間を見込んで、予めトレーニング信号の送出時間を決めておき、この時間が経過したら、その時点でトレーニング信号の送信を止め、本来のデータの伝送動作に移行するようにしている。
【００３４】
そして、このようにしてトレーニング信号が途切れると、これが受信側のトレーニング信号同期検出器１２により検出され、この時点でスイッチ回路１６−３’を接点ａ側に切換える。
【００３５】
従って、この後は、データ信号Ｉａ、Ｑａが識別器１０に入力されるようになり、この結果、Ｐ／Ｓ変換器１１から直列データ信号が出力されるという通常のデータ伝送動作に移行することになる。
【００３６】
ところで、このようにして、等化器９の等化特性の設定を終え、データ伝送処理に移行した後で、データ信号が受信されている状態のとき、例えば位相ヒットや振幅ヒット、瞬断などが発生し、伝送路の状態が急変したとすると、その影響で等化器９では等化状態でなくなり、いわゆる発散状態になってしまうことがある。
【００３７】
この場合、トレーニング信号を用いないでデータ信号によって等化器９を等化状態にすることは難しく、たとえ何らかの方法により等化状態にすることができたとしても、それまでには非常に長い時間がかかってしまう。
【００３８】
ここで、データの伝送に代えて、送信側からトレーニング信号を送信してやれば、短時間で再び受信側の等化器９を等化状態にすることができるが、このためには、受信側で等化器９の発散状態が生じたことを送信側で検出する必要がある。
【００３９】
このとき、データの伝送が双方向に行なわれている場合には、この等化器９が発散状態となったことも、何らかの方法により受信側から送信側に伝送できるかも知れないが、データ伝送が片方向の場合には、これも不可能である。
【００４０】
そこで、従来では、図１０に示すように、受信側での等化器の等化状態とは無関係に、トレーニング信号ＤＴを常時、所定の周期で、本来のデータ信号ＤＡと交互に送信し、受信側では、トレーニング信号ＤＴが受信されたら、たとえ自動等化器が発散していなくても、このトレーニング信号ＤＴによる等化器の等化設定処理が実行されるようにしていた。
【００４１】
等化器に発散が発生したときは、受信側では正しいデータの再生ができなくなるので、ビット誤りとなってしまう。
【００４２】
しかし、データ信号伝送中、等化器に発散が生じたとしても、所定期間後にはトレーニング信号が必ず送信されるので、周期毎に送られてくる次のトレーニング信号が受信された時点で等化処理が実行され、再び等化状態に復旧することができる。
【００４３】
従って、この従来の自動等化技術によれば、たとえ等化器が発散状態になったとしても、データ信号の伝送にビット誤りが生じるのは、次にトレーニング信号が受信され、再び等化状態になるまでの期間に限定され、トレーニング信号が受信されて、等化状態になった後は、また誤りのない正しいデータ信号を再生することができる。
【００４４】
ところで、伝送されたトレーニング信号を受信して等化器を等化状態にするための等化器のタップ更新動作としては、トレーニング信号のシンボル数分の回数だけタップ更新演算を実行する必要がある。一般的に、トレーニング信号のシンボル数としては、数十から数百のシンボルが用いられている。ここで１シンボルとは、ベースバンド伝送信号におけるコンスタレーション平面上に表される信号点ごとの信号のことであり、このシンボルは、所定期間、すなわち、１／変調速度の周期ごとに１シンボルが変調され送信されるものである。
【００４５】
【発明が解決しようとする課題】
上述した従来の自動等化技術によっては、上記の式に示した演算をタップ毎に実行するとなると、複素数構成であるために、かつ、同相成分および直交成分も共に実施しなければならないので、その処理量は非常に膨大な処理量となる。そのため、このタップ更新をソフトウェアにて実現する場合には、処理時間やプログラム自身が大きなものになるし、ハードウェアで実現する場合には、その回路規模が大きなものとなってしまう。
【００４６】
本発明の目的は、同じ等化引き込み性能を保持しつつ、ソフトウェアで実現する場合には、その処理時間やプログラム容量を少なくし、ハードウェアで実現する場合には、その回路規模をすくなくした自動等化回路およびその自動等化回路を用いた受信回路（復調回路）を提供することである。
【００４７】
【課題を解決するための手段】
本発明は上述の課題を解決するために、デジタルトレーニング信号とデジタルデータ信号とを受信し、等化されたデジタルデータ信号を出力する自動等化回路において、前記デジタルトレーニング信号と前記デジタルデータ信号とを入力し前記デジタルデータ信号を等化する、第１等化器を含む第１自動等化ユニットと、前記デジタルトレーニング信号を記録するメモリと、前記メモリに接続し、更新信号を出力する第２自動等化ユニットであって、前記更新信号を出力する第２等化器と、同相成分および直交成分のいずれか一方の成分のみで他方が無成分のトレーニング信号を出力するトレーニング信号発生器と、前記第２等化器に接続し、前記メモリからのデジタルトレーニング信号と前記トレーニング信号発生器からの出力信号とを比較してタップ係数値を出力するタップ係数計算ユニットと、前記第１自動等化ユニットの入力信号と出力信号、前記メモリに入力する前記デジタルトレーニング信号および前記第２等化器から出力される前記更新信号のうちいずれか一つを位相回転する位相回転器とを有し、前記第２等化器からの前記更新信号が前記第１等化器に供給されて、前記第１等化器の等化特性が更新されるものである。
【００４８】
また、本発明は、前記第２等化器の構成が前記第１等化器の構成と同じかあるいはほぼ同じで有るとしてもよく、また、所定の遅延時間の遅延回路を通って前記デジタルトレーニング信号と前記デジタルデータ信号とが前記第１自動等化ユニットに入力したり、前記第１等化器と前記第２等化器はフィードフォワード形等化器であり、さらに、前記第１自動等化ユニットの出力端子に接続された第３等化器と、前記トレーニング信号発生器に接続された第４等化器とを有し、前記第３等化器と第４等化器はフィードバック形等化器であって、前記第３等化器の等化特性を更新するために前記第４等化器の出力信号が前記第３等化器に入力されるとしてもよい。
【００４９】
また、本発明は、前記位相回転器として、前記第１等化器と前記第２等化器の間にあって、前記第２等化器からの更新信号の位相を回転させ、または、前記メモリに接続され、前記メモリに入力される前記入力信号を通過させ、前記メモリへのデジタルトレーニング信号の位相を回転させ、あるいは、前記第１等化器に接続され、前記第１等化器に入力される前記デジタルデータ信号と前記デジタルトレーニング信号とを通過させるとしたり、前記第１等化器に接続され、前記第１自動等化ユニットから出力されるデジタルデータ信号を通過させるとしてもよい。
【００５０】
また、本発明は、前記デジタルトレーニング信号が、データ信号コンスタレーション平面上の、前記デジタルデータ信号の平均電力と実質的に等しい電力となる、２つの信号点に対応する信号であるとしてもよい。
【００５１】
また、本発明は、上述の課題を解決するために、デジタル多値変調システムにより変調されたトレーニング信号とデータ信号とを再生するための受信回路において、前記トレーニング信号とデータ信号とが入力し、デジタルトレーニング信号とデジタルデータ信号とを生成する信号処理ユニットと、前記デジタルトレーニング信号と前記デジタルデータ信号とを入力し前記デジタルデータ信号を等化する、第１等化器を含む第１自動等化ユニットと、前記デジタルトレーニング信号を記録するメモリと、前記メモリに接続し、更新信号を出力する第２自動等化ユニットであって、前記更新信号を出力する第２等化器と、同相成分および直交成分のいずれか一方の成分のみで他方が無成分のトレーニング信号を出力するトレーニング信号発生器と、前記第２等化器に接続し、前記メモリからのデジタルトレーニング信号と前記トレーニング信号発生器からの出力信号とを比較してタップ係数値を出力するタップ係数計算ユニットと、前記第１自動等化ユニットの入力信号と出力信号、前記メモリに入力する前記デジタルトレーニング信号および前記第２等化器から出力される前記更新信号のうちいずれか一つを位相回転する位相回転器とを有し、前記第２等化器からの前記更新信号が前記第１等化器に供給されて、前記第１等化器の等化特性が更新されるとしてもよい。
【００５２】
さらに、本発明は上述の課題を解決するために、受信されたトレーニング信号に基いて、データ信号の復調に必要な等化特性を自動的に更新設定する方式の自動等化回路において、前記トレーニング信号と比較するための、前記自動等化器で発生するトレーニング信号を同相成分のみもしくは直交成分のみの信号とし、前記同相成分および直交成分のいずれか一方の成分のみを入力して演算量を軽減した自動等化器でもってタップ係数の更新を行ない、その等化引き込みが達成された時点で得られたタップ係数値を位相回転するものである。
【００５３】
ここで、トレーニング信号として用いられる２値の信号のそれぞれが、πの位相で対称になっていることに着目すると、トレーニング信号を受信した時に等化引き込みのためのリファレンス信号を発生として、同相成分だけ、もしくは直交成分だけの成分であるリファレンス信号を発生して、これを基にして、タップ更新を実施する。そして、トレーニング信号によるタップ係数更新終了時に、タップ係数値を位相回転することにより、複素数構成あるいは複素数演算が簡素化されて、タップ係数更新および自動等化器のフィルタ演算が少なくなる。また、タップ係数更新終了時にタップ係数値をもとのトレーニング信号と同じ位相になるように回転して戻せば、データ信号受信時には、従来と同様にデータ信号を再生することができる。
【００５４】
【発明の実施の形態】
以下、本発明の実施例を図面に言及して説明する。なお、図面において、上述の構成部分と同様な構成部分には同様な参照符号を付し、更なる説明は省略する。
【００５５】
まず、本発明を適用する、判定帰還型の等化器を内蔵する自動等化回路を含む復調回路（受信回路）を図１２に示して説明する。なお、本発明はこれに限定されず、他の型の自動等化回路にも適用できることは言うまでもない。
【００５６】
図１２において、参照番号９，１２，１３，１４，１５，１６−１，１６−２，１６−３，１７−１，１７−２，１７−３，１８，１９，２０’，２１’を付した構成部分が自動等化回路を構成する。
【００５７】
アナログＢＰＦ１、ＡＧＣ２、Ａ／Ｄコンバータ３、受信電力計算部４、乗算器５、位相シフト器６、正弦波発生器７、ロールオフフィルタ８は受信処理部を構成する。
【００５８】
アナログＢＰＦ１、ＡＧＣ２、Ａ／Ｄコンバータ３、受信電力計算部４、乗算器５、位相シフト器６、正弦波発生器７、ロールオフフィルタ８、識別器１０、Ｐ／Ｓ変換器１１からなるアナログＢＰＦ１からＰ／Ｓ変換器１１までの構成は図１１の受信回路のそれと同じである。
【００５９】
等化器１４，１９，２０’、タップ係数更新器１５，２１’、加算器１７−１，１７−２，１７−３、トレーニング信号発生器１８はタップ係数更新部を構成する。
【００６０】
図１２において、図１１と異なる点は、主に、メモリ１３、フィードフォワード形等化器１４、フィードバック形等化器１９および２０’、タップ係数更新器２１’、スイッチ１６−１および１６−２、加算器１７−３の各ブロックが追加されていることであることと、２接点のスイッチ１６−３’の代わりに１接点のスイッチ１６−３が用いられている点である。
【００６１】
それら追加されている各ブロックの構成としては、識別器１０の出力信号Ｉｄ、Ｑｄがフィードバック形等化器１９に入力され、そこで入力された信号が等化器２０’の場合と同様に波形等化され、その波形等化された信号が加算器１７−２へ入力される。また、等化器９からの信号も加算器１７−２へ入力され、そこでＩ成分、Ｑ成分どうしそれぞれ加算されて、その加算信号が新たに信号Ｉａ、Ｑａとされてスイッチ１６−３をへて識別器１０へ入力される。ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒは、さらに、スイッチ１６−１を介してメモリ１３へ入力される。メモリ１３へ入力された信号は信号Ｉｒ’、Ｑｒ’としてフィードフォワード形等化器１４へ入力される。一方、トレーニング信号発生器１８で発生されるトレーニング信号Ｉｔ、Ｑｔは、加算器１７−１とフィードバック形等化器２０’およびタップ係数更新器２１’へ入力される。フィードバック形等化器２０’では入力された信号が等化器１９の場合と同様に波形等化され、その波形等化された信号が加算器１７−３へ入力される。加算器１７−３では、加算器１７−２と同様な加算機能を有し、等化器１４からの出力信号と等化器２０’からの出力信号とを加算して、信号Ｉａ’、Ｑａ’を生成し出力する。その信号Ｉａ’、Ｑａ’は加算回路１７−１へ入力され、そこで信号Ｉａ’、Ｑａ’と信号Ｉｔ、Ｑｔとが各々加算され、等化誤差Ｅｉ、Ｅｑが得られる。そして、等化誤差Ｅｉ、Ｅｑはタップ係数更新器１５と同じくタップ係数更新器２１’とに入力される。タップ係数更新器１５は、図１１における同符号を付したものと同様なものであり、ここで生成されたタップ係数が等化器１４へ入力されることで等化器１４が等化状態にされ、さらに、等化状態になった等化器１４からスイッチ１６−２を介して、等化器９へその等化状態のときのタップ係数値が出力され、等化器９ではその入力されたタップ係数値を用いることで等化状態にされる。一方、タップ係数更新器２１’は、入力された等化誤差Ｅｉ、Ｅｑおよびトレーニング信号Ｉｔ、Ｑｔをもとに、タップ係数を生成し、ここで生成されたタップ係数が等化器２０’へ入力されることで等化器２０’が等化状態にされ、さらに、等化状態になった等化器２０’からスイッチ１６−２を介して、等化器１９へその等化状態のときのタップ係数値が出力され、等化器１９ではその入力されたタップ係数値を用いることで等化状態にされる。なお、スイッチ１６−１、スイッチ１６−２、スイッチ１６−３、タップ係数更新器１５、トレーニング信号発生器１８は、トレーニング信号同期検出器１２で検出された受信されたトレーニング信号のタイミングに応じて動作する。
【００６２】
なお、このようにフィードバック形の等化器およびフィードフォワード形の等化器を用いるようにした、いわゆる判定帰還形の自動等化器については、例えば、文献 オーム社刊 笹岡 秀一編著『移動通信』ｐｐ257−263に詳しく説明されている。
【００６３】
フィードフォワード形等化器およびフィードバック形等化器は、上述の図５に示した場合と同様に、複素数演算を行うようにした構成が用いられている。この図５に示した等化器２０’は、２個の加算器２０１と、４個のトランスバーサルフィルタ２０２で構成されたものである。なお、図５における入力信号および出力信号のうち、それぞれＩｒ、Ｑｒ、Ｉａ、Ｑａとなっているのは等化器９の場合についてのものであり、等化器２０’の場合はそれぞれＩｔ、Ｑｔ、Ｉａｂ’、Ｑａｂ’と置き換えられる。
【００６４】
また、フィードフォワード形等化器およびフィードバック形等化器内における各トランスバーサルフィルタ２０２は、何れも、図６に示すように、（Ｎ−１）個の遅延素子２０２１と、Ｎ個の乗算器２０２２、それに総和器２０２３からなる一般的なもので、各乗算器２０２２に設定されるタップ係数Ｃ１〜ＣＮが更新されることにより、自動等化器の等化特性が設定されるようになっている。
【００６５】
また、等化引き込みを行うようにフィードバック形等化器２０’のタップ係数を更新するためのタップ係数更新器２１’は、図４に示すように、入力された等化誤差Ｅｉ、Ｅｑおよびトレーニング信号Ｉｔ、Ｑｔをもとに、複素数演算を行うようにした構成が用いられている。図４において、２４，２６は乗算器、２５，２７は加算器、２８は遅延回路を示す。
【００６６】
ここで図５に示した等化器のうち等化器２０’の場合を例として、その入力と出力の関係について説明する。図５の各トランスバーサルフィルタ２０２のタップ係数ベクトルをそれぞれ図のようにＣｂｉ、Ｃｂｑとする。これらタップ係数ベクトルは、上述のタップ係数Ｃ１〜ＣＮにより構成されている。さらに、入力信号Ｉｔ、Ｑｔが、遅延素子２０２１の遅延期間ごとに時系列に設定されたベクトルである、入力信号ベクトルとしてそれぞれＩｔ、Ｑｔと表わす。そうすると、複素数で表わした入力信号ベクトル（Ｉｔ＋ｊ・Ｑｔ）とタップ係数ベクトルＣｂｉ、Ｃｂｑの関係は、次の式で表わせる。
（Ｉｔ＋ｊ・Ｑｔ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ）＋ｊ・（Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ）
よって、出力信号Ｉａｂ’、Ｑａｂ’の値は、入力信号ベクトルＩｔ、Ｑｔとタップ係数ベクトルＣｂｉ、Ｃｂｑにより次式で表わせ、従って、タップ係数ベクトルＣｂｉ、Ｃｂｑを変えることにより、入力信号Ｉｔ、Ｑｔに対する出力信号Ｉａｂ’、Ｑａｂ’の特性、つまり伝達特性を変えることができる。
Ｉａｂ’＝Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ
Ｑａｂ’＝Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ
【００６７】
なお、上述のフィードバック形等化器の例では、図５の各トランスバーサルフィルタ２０２のタップ係数ベクトルをそれぞれＣｂｉ、Ｃｂｑとしたが、フィードフォワード形等化器の場合は、各トランスバーサルフィルタ２０２のタップ係数ベクトルをそれぞれＣｆｉ、Ｃｆｑとする。
【００６８】
さらに、この等化特性の設定される様子について詳しく説明する。
まず、所定のフォーマットのトレーニング信号と呼ばれる信号を基準の信号として設定しておき、本来のデータ信号の伝送開始に先立って、このトレーニング信号が図示しない送信機（変調器）から受信機（復調器）に送信されるようにし、これにより上記した等化特性の設定を行い、設定完了後、本来のデータ信号の伝送処理に移行するのである。
【００６９】
このとき、受信側では、受信されたトレーニング信号を、トレーニング信号発生器１８から発生されているトレーニング信号と比較し、その差を誤差としてこの誤差に応じて等化器９のタップ係数値を逐次変えて行き、等化引き込み達成時の最終タップ係数値を等化器９に設定するようになっている。
【００７０】
この等化特性の設定のためのタップ係数更新動作については、所定の等化アルゴリズムに従った演算が行なわれるものであるが、例えば、最小誤差法に係わる等化アルゴリズムを用いてタップ係数更新動作を行うための演算方法について以下説明する。
【００７１】
フィードフォワード形等化器の場合、タップ係数ベクトルをＣｆｉ、Ｃｆｑとすると、
Ｃｆ(n+1)＝Ｃｆ(n)−ｇ・Ｘ*・Ｅ
ここで、
Ｃｆ(n+1)：（ｎ＋１）時点のタップ係数
Ｃｆ(n)：（ｎ）時点のタップ係数
Ｘ*：入力信号の複素共役数
Ｘ*＝Ｉｒ−ｊ・Ｑｒ
（ ｊ＝√（−１） ）
Ｅ：等化誤差
Ｅ＝Ｅｉ＋ｊ・Ｅｑ
ｇ：タップ更新ゲイン
また、フィードバック形等化器の場合は、タップ係数ベクトルをＣｂｉ、Ｃｂｑとすると、
Ｃｂ(n+1)＝Ｃｂ(n)−ｇ・Ｒ*・Ｅ
ここで、
Ｃｂ(n+1)：（ｎ＋１）時点のタップ係数
Ｃｂ(n+1)＝Ｃｂｉ(n+1)＋ｊ・Ｃｂｑ(n+1)
Ｃｂ(n)：（ｎ）時点のタップ係数
Ｃｂ(n)＝Ｃｂｉ(n)＋ｊ・Ｃｂｑ(n)
Ｒ*：参照トレーニング信号の複素共役数
Ｒ*＝Ｉｔ−ｊ・Ｑｔ
Ｅ：等化誤差
Ｅ＝Ｅｉ＋ｊ・Ｅｑ
ｇ：タップ更新ゲイン
である。
【００７２】
このフィードバック形等化器の場合のタップ係数ベクトルを求める式を具現化したものが図４のタップ係数更新器２１’である。
【００７３】
以上説明したように図１２の自動等化回路では、図１１の自動等化回路に比べて、等化器が発散しても等化状態に復旧するまでの時間を短くすることができる。しかしながら、図１１の場合と同様に、自動等化器やタップ係数更新器における複素数構成の演算をタップ毎に実行するとなると、同相成分および直交成分も共に実施しなければならないので、その処理量は非常に膨大な処理量となる。そのため、このタップ更新をソフトウェアにて実現する場合には、処理時間やプログラム自身が大きなものになるし、ハードウェアで実現する場合には、その回路規模が大きなものとなってしまう。
【００７４】
そのため、図１１の自動等化回路と同じ等化引き込み性能を保持しつつ、ソフトウェアで実現する場合には、その処理時間やプログラム量を少なくし、ハードウェアで実現する場合には、その回路規模をすくなくした本発明の一実施例の自動等化回路を含む復調回路（受信回路）のブロック構成を図１に示す。
【００７５】
図１において、受信した信号をアナログＢＰＦ１により帯域制限した後、ＡＧＣ２により、受信レベルの大小にかかわらず、一定のレベルにしてＡ／Ｄコンバータ３に出力する。Ａ／Ｄコンバータ３によりデジタル化された信号は受信電力計算器４で受信電力計算が行なわれ、その計算結果がフィードバックされてＡＧＣ２のゲインを制御する。またＡ／Ｄコンバータ３の出力が乗算器５で正弦波発生器７から発生された変調波（ｆｃ）の周波数の正弦波ｃｏｓ（ωｃ・ｔ）と乗算されると共に、この正弦波ｃｏｓ（ωｃ・ｔ）を位相シフト器６によりπ／２位相シフトした正弦波ｓｉｎ（ωｃ・ｔ）とも乗算されることにより、直交復調が行なわれる。ここでωｃ＝２・π・ｆｃである。これら乗算結果である同相成分（Ｉ）と直交成分（Ｑ）の出力をロールオフフィルタ８にそれぞれ通過させて、波形整形を行ない、等化器９に入力する。
【００７６】
図１において、乗算器５の出力信号つまり復調された信号Ｉｍ、Ｑｍをロールオフフィルタ８で波形整形して得た信号Ｉｒ、Ｑｒからトレーニング信号同期検出器１２により、受信したトレーニング信号を検出して同期を取る。トレーニング信号を受信している間、ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒをメモリ１３に格納するために、スイッチ１６−１をＯＮにする。フィードフォワード形等化器９およびフィードバック形等化器１９とそれぞれ構成が等しいフィードフォワード形等化器１４およびフィードバック形自動等化器２０との合成出力信号Ｉａ'、Ｑａ'と、トレーニング信号発生回路１８から発生された信号Ｉｔとの差を取り誤差信号Ｅｉとする。等化器１４と等化器２０との合成出力信号Ｑａ’はそのまま誤差信号Ｅｑとする。すなわち、
Ｅｉ＝Ｉａ'−Ｉｔ
Ｅｑ＝Ｑａ'
【００７７】
この誤差信号を用いて等化器１４のタップ更新を行なう。フィードフォワード形等化器９、１４およびフィードバック形等化器１９、２０は、図５に示したような複素数構成である。つまり、フィードバック形等化器について説明すると、（Ｉｔ＋ｊ・Ｑｔ）・（Ｃｂｉ＋ｊ・Ｃｂｑ）＝（Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ）＋ｊ・（Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ）
従って、
Ｉａｂ'＝Ｉｔ・Ｃｂｉ−Ｑｔ・Ｃｂｑ
Ｑａｂ'＝Ｉｔ・Ｃｂｑ＋Ｑｔ・Ｃｂｉ
さらにトランスバーサルフィルタ２０２は、図６に示したような一般的によくある構成となっている。
【００７８】
等化器１４、２０のタップ係数値は、タップ係数更新器１５、２１によって、それぞれ更新され徐々に等化状態となっていく。例えば、タップ更新のアルゴリズムとして、最小誤差法を採用した場合、各タップごとに下記の計算を実施する。
【００７９】
フィードフォワード側の場合は、
Ｃｆ(n+1)＝Ｃｆ(n)−ｇ・Ｘ*・Ｅ
ここで、
Ｃｆ(n+1)：（ｎ＋１）時点のタップ係数
Ｃｆ(n)：（ｎ）時点のタップ係数
Ｘ*：入力信号の複素共役数
Ｘ*＝Ｉｒ−ｊ・Ｑｒ
（ ｊ＝√（−１） ）
Ｅ：等化誤差
Ｅ＝Ｅｉ＋ｊ・Ｅｑ
ｇ：タップ更新ゲイン
また、フィードバック側の場合は、
Ｃｂ(n+1)＝Ｃｂ(n)−ｇ・Ｒ*・Ｅ
ここで、
Ｃｂ(n+1)：（ｎ＋１）時点のタップ係数
Ｃｂ(n+1)＝Ｃｂｉ(n+1)＋ｊ・Ｃｂｑ(n+1)
Ｃｂ(n)：（ｎ）時点のタップ係数
Ｃｂ(n)＝Ｃｂｉ(n)＋ｊ・Ｃｂｑ(n)
Ｒ*：参照トレーニング信号の複素共役数
Ｒ*＝Ｉｔ−ｊ・Ｑｔ
Ｅ：等化誤差
Ｅ＝Ｅｉ＋ｊ・Ｅｑ
ｇ：タップ更新ゲイン
【００８０】
以上の式に従って、タップ係数更新を繰り返すと段々と等化状態になっていき、等化誤差がほぼ０になる時点で等化状態となる。
【００８１】
更新計算をしたタップ係数値を次のトレーニング信号を受信したときに、等化器９のタップに係数値として書き込む。トレーニング信号の終わり時点からデータへの切り替わり時点でスイッチ１６−３をＯＮにして、フィードフォワード形等化器９およびフィードバック形等化器１９の合成出力信号Ｉａ、Ｑａを識別器１０に入力して、等化された信号を識別して、この出力信号をＰ／Ｓ変換器１１により、シリアルの受信データとして出力する。
【００８２】
ここで、受信するトレーニング信号の信号点が図８に示したようなＡ，Ｂである場合、トレーニング信号発生器１８から出力されるトレーニング信号は、図９に示したＣ，Ｄとする。そうすると、同相成分は±√１０となるが、直交成分は０でよい。そうするとＩｔは±√１０、Ｑｔは０である。
【００８３】
図５に示したような複素数構成のフィードバック等化器２０’のＱｔ入力が０であるので、この場合、図３に示したようなより簡単な回路構成の自動等化器２０でもって本発明の自動等化回路を実現することができる。また、図４に示したようなタップ係数更新器２１’についても、Ｑｔ入力が０とすることができるので、図２に示したようなより簡単な回路構成のタップ係数更新器２１でもって本発明の自動等化回路を実現することができる。
【００８４】
すなわち、図８に示すＡとＢが受信トレーニング信号の信号点であるとき、トレーニング信号発生器１８から出力される信号点は、相対的に図９に示すＣとＤの位置に回転され、そうすることで、例えば、図１に示すように信号発生器１８の直交成分信号Ｑｔを出力する必要がなくなる。
【００８５】
そうすることにより、等化器２０やタップ係数更新器２１の回路構成が等化器２０’やタップ係数更新器２１’と比べて非常に簡単となり、その演算量は各構成とも約１／２となる。
【００８６】
ところで、この図１の自動等化回路の受信した信号点がＡ、Ｂであるのに対して、トレーニング信号発生器１８からのトレーニング信号（参照トレーニング信号）がＣ，Ｄであることでは、それらの位相はθ分異なることになる。従って、タップ更新をして等化状態になる場合には、−θ分位相回転したタップ係数値となるので、フィードフォワード形等化器１４から、フィードフォワード形等化器９へ、タップ係数値を設定する前に、位相θ分回転しておいてやれば、参照トレーニング信号をＡ，Ｂにしたときと同じタップ係数値となり、フィードフォワード形等化器９、フィードバック形等化器１９で正しく等化される状態になる。
【００８７】
ここで、位相を回転させるには、下記の式に示したようにすればθ分位相回転させることができる。
Ｃf(n+1)’＝Ｃf(n+1) × ｅj・θ
ここで、
Ｃf(n+1)’＝Ｃfｉ(n+1)’＋ｊ・Ｃfｑ(n+1)’
Ｃf(n+1)＝Ｃfｉ(n+1)＋ｊ・Ｃfｑ(n+1)
ｅj・θ＝ｃｏｓθ＋ｊ・ｓｉｎθ
Ｃf(n+1) × ｅj・θ＝（Ｃfｉ(n+1)・ｃｏｓθ−Ｃfｑ(n+1)・ｓｉｎθ）＋ｊ・（Ｃfｉ(n+1)・ｓｉｎθ＋Ｃfｑ(n+1)・ｃｏｓθ）
したがって、
Ｃfｉ(n+1)’＝Ｃfｉ(n+1)・ｃｏｓθ−Ｃfｑ(n+1)・ｓｉｎθ
Ｃfｑ(n+1)’＝Ｃfｉ(n+1)・ｓｉｎθ＋Ｃfｑ(n+1)・ｃｏｓθ
【００８８】
なお、これら２つの式の動作を信号処理して実現するための位相回転器３１のブロック構成を図７に示す。図７において、２９は乗算器を、３０は加算器を表す。
【００８９】
図１において、自動等化器１４からの等化引き込みしたタップ係数値Ｃf(n+1)を位相回転器３１で上記のように、θ位相回転することでＣf(n+1)’として、スイッチ１６−２がＯＮ時にフィードフォワード形等化器９に設定する。
【００９０】
図１３は本発明の自動等化器を含む受信回路の別の実施例を示す図１３では、メモリ１３、フィードフォワード形等化器１４に入力する信号を位相回転器３３により、−θ位相回転させておく。そうすると、フィードフォワード形等化器１４に入力されるトレーニング信号は、受信した信号点Ａ，Ｂが位相回転され、丁度、図９に示したような信号点Ｃ、Ｄと同様の位相となる。トレーニング信号発生器１８から出力されるトレーニング信号も同じ位相の信号であり、そのタップ係数値をそのままフィードフォワード形等化器９およびフィードバック形等化器１９に設定すれば、図１２で示した構成の場合と同じタップ係数値が設定されることになる。
【００９１】
図１４は、本発明の自動等化回路を含む受信回路の更に別の実施例を示す。図１４では、図１２で示した構成の場合と同様に、等化器１４、２０で等化引き込みを行ない、このタップ係数値を位相回転せずに、等化器９、１９にそれぞれ設定する。タップ係数値としては、−θ分位相回転している。そこで、位相回転器３４で受信信号を＋θ分位相回転させておけば、識別器１０では位相回転のない信号が入力されて正しく受信信号を再生することができる。
【００９２】
図１５は、本発明の自動等化回路を含む受信回路の更に別の実施例を示す。図１５では、識別器１０の入力で位相回転器３５により、受信信号を＋θ分位相回転をさせることでも、図１４に示す場合と同様な効果を得る。
【００９３】
以上の図１３〜１５に示した受信回路における自動等化回路の構成では、図１に示したものと同様にＱｔを０とするので、図２、図３に示したような簡単な構成のタップ係数更新器や自動等化器を用いることで、より簡便な構成の自動等化回路を実現可能である。
【００９４】
図１６は、本発明の自動等化回路を含む受信回路の更に別の実施例を示す。変調器から送信するトレーニング信号の信号点が図９に示したような、Ｃ、Ｄの場合には、自動等化回路の構成を図１６に示すようなものにして、回路構成によって位相回転をすることなく、図２、図３に示したような簡単な構成のタップ係数更新器や自動等化器を用いることが可能で、より簡便な構成の自動等化回路を実現することができる。
【００９５】
以上の説明では、トレーニング信号発生器から発生するトレーニング信号として同相成分が０でなく、直交成分が０であるとしたが、同相成分が０で、直交成分が０でないトレーニング信号を使うことができるのはいうまでもない。
【００９６】
次に、本発明の別の実施例について、図１７により説明する。
この図１７の実施例は、図示のように、各ロールオフフィルタ８と、等化器９の間に、夫々遅延回路８９を挿入したもので、その他の構成は、図１の実施例と同じである。
【００９７】
遅延回路８９は夫々所定の遅延時間τを有し、ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒに、この所定の遅延時間τを与え、遅延出力信号ＩｒＤ、ＱｒＤとして等化器９に供給する働きをする。
【００９８】
ここで、この所定の遅延時間τは、１フレーム分のデータ信号の伝送に要する時間、つまりトレーニング信号ＤＴとデータ信号ＤＡの１回分の伝送時間、すなわちτ＝ｔt＋ｔd 時間(図１０参照)に設定してある。
【００９９】
次に、図１７の実施例の動作について、図１８のタイミング図により説明する。説明のため、図１８の(a)に示してあるトレーニング信号ＤＴとデータ信号ＤＡに番号０、１、２、……、が付してあり、これに対応して、図１８の(h)でのトレーニング信号ＤＴとデータ信号ＤＡにも番号０、１、２、……、が付してあり、図１８の(a)と図１８の(h)で、同じ番号の信号が対応していることを表している。
【０１００】
いま、ここで、図１８の(a)の時刻ｔ０で、ロールオフフィルタ８から出力されたトレーニング信号がＤＴ１であったとすると、このトレーニング信号ＤＴ１が、図１８の(b)に示すようにしてメモリ１３に取込まれ、これにより等化器１４による等化引き込み処理、すなわち、タップ係数更新が、図１８の(c)に示すように実行され、こうして得られたタップ係数値が、図１８の(d)に示すように、時刻ｔ３で位相回転器３１とスイッチ回路１６−２とを経由して等化器９に書き込まれる。
【０１０１】
ところが、等化器９に対しては、ロールオフフィルタ８の出力信号Ｉｒ、Ｑｒが遅延回路８９により１フレーム分遅延されて入力されるので、タップ更新したときに使用したトレーニング信号ＤＴ１及びそれに続くデータ信号ＤＡ１に対して、遅延出力信号ＩｒＤ、ＱｒＤでのトレーニング信号ＤＴ１及びそれに続くデータ信号ＤＡ１が丁度同期した形で等化器９にタップ係数値が書き込まれるようになる。
【０１０２】
この場合、タップ係数更新処理までに１フレーム分の時間を要しているが、等価的には、トレーニング信号ＤＴ１により等化引き込みをした後、すぐに同一フレームのデータ信号ＤＡ１に等化特性が反映した形でタップ係数更新処理が与えられることになり、従って、この図１７の実施例によれば、各フレーム毎に、トレーニング信号ＤＴによるタップ係数更新処理の結果から直ちに、同一フレーム内のデータ信号ＤＡの等化が得られることになる。
【０１０３】
図１の実施例では、或る時点、例えば時刻ｔ０で受信されたトレーニング信号ＤＴ１によって等化引き込み動作が行なわれた場合、その更新計算に時間がかかるため、そのタップ係数値が等化器９に反映されるのは、次のフレームのデータ信号ＤＡ２になってしまい、１フレーム時間遅れてタップ係数値の更新がなされる。
【０１０４】
これでも、伝送路があまり変化しない場合には問題はないが、伝送路が短期間で変化しているときは、１フレーム前の信号で求めた収束したタップ係数値での等化特性では、伝送路の変化に追従が遅れ、正確な等化が得られなくなる虞れがあるが、この図１７の実施例では、すぐに反映された形になるので、伝送路の変化に対して十分追従することができる。
【０１０５】
従って、図１７の実施例によれば、等化器に対するタップ係数値の設定が、受信信号に同期した状態にでき、この結果、追従特性が大きく改善され、伝送路の変化が多いときでも常に正しい受信データを容易に再生することができる。
【０１０６】
なお、以上の説明では、遅延回路８９の遅延時間τを１フレーム分の伝送時間に設定したが、フレームの長さとタップ係数値の更新処理時間との関係で、遅延時間を２フレーム以上にしなければならない場合もあるが、その場合には遅延回路８９の遅延時間を、その時間に合わせて延ばせばよい。
【０１０７】
図１９は本発明の別の実施例の自動等化回路を含む多値デジタル信号受信回路（復調回路）の構成を示す。
【０１０８】
図１９において、メモリ１３から読み出したＩｒ’、Ｑｒ’をタップ係数更新器１５に入力する。更に、等化器１４の出力信号Ｉａ’とトレーニング信号発生回路１８の出力信号Ｉｔとを加算器１７−１に供給して得た誤差信号Ｅｉ’と、等化器１４のもう一方の出力信号Ｑａ’とをタップ係数更新器１５に供給する。即ち、Ｉａ’−Ｉｔ＝Ｅｉで、Ｑａ’＝Ｅｑとなる。
【０１０９】
図２１はこれを説明するためのＩ−Ｑ平面図である。図において、黒点で示したトレーニング信号発生回路１８の出力ポイント（信号点）はＩ軸上にあるので直交成分Ｑｔは０である。一方、受信ポイント（信号点）は図のＸ印の位置にあるとすると、式Ｑａ’−Ｑｔ＝ＥｑにおいてＱｔは０なのでＱａ’＝Ｅｑとなる。また、Ｉ軸上の同相成分Ｉａとトレーニング信号点
Ｉｔとの差Ｉａ’−ＩｔはＥｉとなる。
【０１１０】
動作において、この自動等化器１４に、所定の時点で、メモリ１３から読出したトレーニング信号を入力し、タップ係数更新器１５を動作させ、所定の等化状態が得られるまで、等化器１４のタップ係数を更新して行くようにする。
【０１１１】
こうして自動等化器１４によりトレーニング処理を行った結果、タップ係数が更新され、所定の等化状態が得られたら、その後、このタップ更新結果を等化器９に与え、この時点で始めて等化器９のタップ係数が設定され、等化状態が得られるようにしてある。
【０１１２】
このため、一方ではスイッチ回路１６−３を設け、これによりトレーニング信号が受信されているときは、等化器９の出力信号Ｉａ、Ｑａが識別器１０の入力から切り離されるように構成し、他方ではスイッチ１６−２を設け、これにより所定の時点で、等化器１４に設定されたタップ係数設定結果が等化器９に与えられるように構成してある。
【０１１３】
従って、スイッチ回路１６−１は、トレーニング信号同期検出器１２により、トレーニング信号が検出されている期間だけ閉じるように制御され、スイッチ回路１６−３は、反転回路２６０の存在により、スイッチ回路１６−１とは反対に、トレーニング信号が検出されている期間だけ開くように制御される。
【０１１４】
上記構成により、誤差Ｅｑは等化器１４の一方の出力であるＱａ’そのものなので、誤差Ｅｑが簡単に求められると言う利点が得られる。なお、この場合、タップ係数更新器１５は図４の構成のものを使うことが出来る。但し、入力Ｉｔ，Ｑｔの代わりにＩｒ’，Ｑｒ’を用いる。なお、等化トレーニング用等化器１４はデータ再生用等化器９と同じ構成である。
【０１１５】
図１９に示す受信回路の実施例を基として、図２０の受信回路に示すように、等化器９の入力側に図１７の実施例と同様な遅延回路８９を加えた実施例としてもよい。
【０１１６】
【発明の効果】
以上説明したように本発明によれば、トレーニング信号による等化引き込みにおける、復調回路（受信回路）で発生する参照トレーニング信号を同相成分単独または直交成分単独にすることにより、性能を落とすことなく、同等な等化機能の自動等化器のフィルタ演算およびタップ更新演算が可能で、かつ、回路構成がより簡略化される。そうすることで、ソフトウェアによる実現方法では、その処理量やプログラム量を減らすことができ、またハードウェアによる実現方法では、ハードウェア量を減らすことができる。
【０１１７】
さらに、処理時間が減ることにより、今までは完全にリアルタイム処理ができなかった処理についても、リアルタイム処理化することが可能である。あるいは、もし、リアルタイム処理が不可能であったとしても、自動等化器の追従性能が向上するなどの利点がある。
【０１１８】
さらに、ハードウェア量が減ることにより、小形化・低消費電力化することが可能となる。
【０１１９】
本発明は特に優先的な実施例に関して開示されており、そのため、当該技術分野における当業者によって、形態やその細部における様々な変更や省略が、本発明の範囲内でもってもたらされることが容易であることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の自動等化回路を含む受信回路の一実施例のブロック構成を示す図。
【図２】本発明によるタップ係数更新器のブロック図。
【図３】本発明による自動等化器のブロック図。
【図４】図１２の受信回路の自動等化回路に用いるタップ係数更新器の構成例のブロック図。
【図５】図１２の受信回路に用いるタップ係数設定可能な等化器の構成例のブロック図。
【図６】トランスバーサル・フィルタのブロック構成例を示す図。
【図７】本発明による位相回転器のブロック図。
【図８】１６ＱＡＭの場合のコンスタレーション表示例を示す図。
【図９】１６ＱＡＭの場合のコンスタレーション表示例を示す図。
【図１０】トレーニング信号とデータ信号の繰り返し伝送のようすを説明する図。
【図１１】従来の技術の自動等化回路のブロック構成例を示す図。
【図１２】判定帰還型自動等化回路を含む復調回路（受信回路）のブロック構成を示す図。
【図１３】本発明の復調回路の別の実施例のブロック構成を示す図。
【図１４】本発明の復調回路の別の実施例のブロック構成を示す図。
【図１５】本発明の復調回路の別の実施例のブロック構成を示す図。
【図１６】本発明の復調回路の別の実施例のブロック構成を示す図。
【図１７】本発明の復調回路（受信回路）の別の実施例のブロック構成を示す図。
【図１８】図１７の復調回路の動作を説明するためのタイミング図。
【図１９】本発明の復調回路（受信回路）の別の実施例のブロック構成を示す図。
【図２０】本発明の復調回路（受信回路）の別の実施例のブロック構成を示す図。
【図２１】図１９の復調回路の動作を説明するためのＩ−Ｑ平面図。
【符号の説明】
１：アナログＢＰＦ（ANALOG BPF）、 ２：ＡＧＣ、 ３：Ａ／Ｄコンバータ、 ４：受信電力計算部（POWER CALCULATION）、 ５，２４，２６，２９，２０２２：乗算器、 ６：位相シフト器（PHASE SHIFTER）、 ７：正弦波発生器（SINE WAVE GENERATOR）、 ８：ロールオフフィルタ（ROF）、 ９，１４：フィードフォワード形等化器（EQUALIZER）、 １０：識別器（IDENTIFIER）、 １１：Ｐ／Ｓ変換器（P/S CONVERTER）、 １２：トレーニング信号同期検出器（TRAINING SIGNAL SYNCHRONIZATION DETECTOR）、 １３：メモリ（MEMORY）、１５，２１，２１’：タップ係数更新器（TAP COEFFICIENT UPDATING UNIT）、 １６−１，１６−２，１６−３，１６−３’：スイッチ回路、 １７−１，１７−２，１７−３，２５，２７，３０，２０１：加算器、 ２０２３：総和器、 １８：トレーニング信号発生器（TRAINING SIGNAL GENERATOR）、 １９，２０，２０’：フィードバック形自動等化器（EQUALIZER）、 ２８，８９：遅延回路、 ３１，３３，３４，３５：位相回転器（PHASE ROTATOR）、 ２０２：トランスバーサルフィルタ、 ２６０：反転回路、 ２０２１：遅延素子。
Claims (2)
- デジタルトレーニング信号とデジタルデータ信号とを受信し、等化されたデジタルデータ信号を出力する自動等化回路において、前記デジタルトレーニング信号と前記デジタルデータ信号とを入力し前記デジタルデータ信号を等化する、第１等化器を含む第１自動等化ユニットと、前記デジタルトレーニング信号を記録するメモリと、前記メモリに接続し、更新信号を出力する第２自動等化ユニットであって、前記更新信号を出力する第２等化器と、同相成分および直交成分のいずれか一方の成分のみで他方が無成分のトレーニング信号を出力するトレーニング信号発生器と、前記第２等化器に接続し、前記メモリからのデジタルトレーニング信号と前記トレーニング信号発生器からの出力信号とを比較してタップ係数値を出力するタップ係数計算ユニットと、前記第１自動等化ユニットの入力信号と出力信号、前記メモリに入力する前記デジタルトレーニング信号および前記第２等化器から出力される前記更新信号のうちいずれか一つを位相回転する位相回転器とを有し、前記第２等化器からの前記更新信号が前記第１等化器に供給されて、前記第１等化器の等化特性が更新されることを特徴とする自動等化回路。
- デジタル多値変調システムにより変調されたトレーニング信号とデータ信号とを再生するための受信回路において、前記トレーニング信号とデータ信号とが入力し、デジタルトレーニング信号とデジタルデータ信号とを生成する信号処理ユニットと、前記デジタルトレーニング信号と前記デジタルデータ信号とを入力し前記デジタルデータ信号を等化する、第１等化器を含む第１自動等化ユニットと、前記デジタルトレーニング信号を記録するメモリと、前記メモリに接続し、更新信号を出力する第２自動等化ユニットであって、前記更新信号を出力する第２等化器と、同相成分および直交成分のいずれか一方の成分のみで他方が無成分のトレーニング信号を出力するトレーニング信号発生器と、前記第２等化器に接続し、前記メモリからのデジタルトレーニング信号と前記トレーニング信号発生器からの出力信号とを比較してタップ係数値を出力するタップ係数計算ユニットと、前記第１自動等化ユニットの入力信号と出力信号、前記メモリに入力する前記デジタルトレーニング信号および前記第２等化器から出力される前記更新信号のうちいずれか一つを位相回転する位相回転器とを有し、前記第２等化器からの前記更新信号が前記第１等化器に供給されて、前記第１等化器の等化特性が更新されることを特徴とする受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001105279A JP3865596B2 (ja) | 2000-04-03 | 2001-04-03 | 自動等化回路およびそれを用いた受信回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101622 | 2000-04-03 | ||
| JP2000-101622 | 2000-04-03 | ||
| JP2001105279A JP3865596B2 (ja) | 2000-04-03 | 2001-04-03 | 自動等化回路およびそれを用いた受信回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001352278A JP2001352278A (ja) | 2001-12-21 |
| JP2001352278A5 JP2001352278A5 (ja) | 2004-12-24 |
| JP3865596B2 true JP3865596B2 (ja) | 2007-01-10 |
Family
ID=26589390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001105279A Expired - Fee Related JP3865596B2 (ja) | 2000-04-03 | 2001-04-03 | 自動等化回路およびそれを用いた受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3865596B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005537747A (ja) * | 2002-08-30 | 2005-12-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 周波数領域判定フィードバック等化デバイス及び方法 |
| KR100922970B1 (ko) * | 2007-02-08 | 2009-10-22 | 삼성전자주식회사 | 통신 시스템에서의 훈련 시퀀스 코드의 생성/변조 방법 및 이를 이용한 데이터 송신 장치 |
| GB0708344D0 (en) * | 2007-04-30 | 2007-06-06 | Nokia Siemens Networks Oy | Data modulation in a communication system |
| JP5232677B2 (ja) * | 2009-02-02 | 2013-07-10 | 日本放送協会 | デジタル伝送方式の復号器及び受信装置 |
-
2001
- 2001-04-03 JP JP2001105279A patent/JP3865596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001352278A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5353306A (en) | Tap-weight controller for adaptive matched filter receiver | |
| US5710792A (en) | Adaptive equalizer | |
| US4227152A (en) | Method and device for training an adaptive equalizer by means of an unknown data signal in a quadrature amplitude modulation transmission system | |
| JP5406989B2 (ja) | 光受信器及び光伝送システム | |
| JPH05504458A (ja) | 適応性位相同期ループ | |
| US5434883A (en) | Adaptive equalizers | |
| JPH0614627B2 (ja) | モデムのトレーニング方法 | |
| US6879630B2 (en) | Automatic equalization circuit and receiver circuit using the same | |
| US9729364B1 (en) | Frequency shift keying (FSK) demodulator and method therefor | |
| US4309770A (en) | Method and device for training an adaptive equalizer by means of an unknown data signal in a transmission system using double sideband-quadrature carrier modulation | |
| US6052413A (en) | Apparatus and method for waveform equalization coefficient generation | |
| JP3594297B2 (ja) | データ再生方式およびデータ再生器 | |
| CN101309244A (zh) | 相位调制信号常数模全盲检测均衡方法 | |
| JPH1174942A (ja) | 無線受信装置 | |
| JP3865596B2 (ja) | 自動等化回路およびそれを用いた受信回路 | |
| JP2001285145A (ja) | 自動等化回路 | |
| JPH03258147A (ja) | 非同期直交復調器 | |
| US20020027952A1 (en) | Method for automatic equalization for use in demodulating a digital multilevel modulation signal and automatic equalization circuit and receiver circuit using the method | |
| WO2007043124A9 (ja) | オーバーサンプリング・トランスバーサル等化器 | |
| WO2013174304A1 (en) | Method with improved phase robustness in coherent detected optical system | |
| JP4658403B2 (ja) | 自動等化方法および自動等化装置 | |
| US9559876B2 (en) | Adaptive equalization processing circuit and adaptive equalization processing method | |
| JP3939058B2 (ja) | 無線受信システムおよび検波方法 | |
| JP2001285147A (ja) | 自動等化回路 | |
| JP4183613B2 (ja) | 受信方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3865596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |