JP3842241B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3842241B2 JP3842241B2 JP2003133324A JP2003133324A JP3842241B2 JP 3842241 B2 JP3842241 B2 JP 3842241B2 JP 2003133324 A JP2003133324 A JP 2003133324A JP 2003133324 A JP2003133324 A JP 2003133324A JP 3842241 B2 JP3842241 B2 JP 3842241B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- chip
- inner lead
- die pad
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを積層した半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＬＳＩ半導体装置の低コスト化及び小型化を図るために、互いに異なる機能を有するＬＳＩ又は互いに異なるプロセスにより形成されたＬＳＩチップを３次元実装するマルチチップパッケージが提案されている。
【０００３】
以下、従来例として、特開平１−２３５３６３号公報で示されたマルチチップパケージについて図１２を参照しながら説明する。
【０００４】
まず、図１２に示すように、第１のＬＳＩチップ５３がリードフレームのダイパッド５１にダイボンドされ、インナーリード５２と電極５５がボンディングワイヤ５７にて接続されている。第１のＬＳＩチップ５３の表面には第２のＬＳＩチップ５４が絶縁性樹脂などでダイボンドされ、外部電極５６とインナーリード５２がボンディングワイヤ５８にて接続され、トランスファモールドによりパッケージングされたものである。
【０００５】
この従来のマルチチップパッケージの製造方法について説明する。まず、リードフレームのダイパッド５１にロジックやメモリ等の第１のＬＳＩチップ５３を導電性樹脂等のダイボンド樹脂６１でダイボンドする。次に、第２のＬＳＩチップ５４を第１のＬＳＩチップ５３の表面に絶縁性樹脂等のダイボンド樹脂６２でダイボンドする。次に第１及び第２のＬＳＩチップ５３，５４の外部電極５５，５６とインナーリード５２をワイヤボンディングにて電気的に接続する。次に、トランスファモールド等により封止樹脂５９を形成しパッケージングしたものである。
【０００６】
この従来の構成および製造方法によれば、第１および第２のＬＳＩチップ５３，５４をダイボンドした後で、ワイヤボンディングを行うため、第１のＬＳＩチップ５３のワイヤボンディングを可能にするためには第２のＬＳＩチップ５４のサイズは、ダイボンド時に第１のＬＳＩチップ５３の外部電極５５にはかからず、ダイボンド樹脂６２がはみ出し、第１のＬＳＩチップ５３の電極５５を覆わないことが必要であり、第２のＬＳＩチップ５４は第１のＬＳＩチップ５３に比べ十分小さいものに限定される。
【０００７】
【発明が解決しようとする課題】
上記従来の３次元実装によるマルチチップパッケージによると、３次元実装された上側に位置する第２のＬＳＩチップ５４のサイズは下側の第１のＬＳＩチップ５３のサイズにくらべ十分小さくすることが必要であるため、２つのチップの組み合わせが適合できる適用範囲が狭い。特に、片側のチップにメモリチップを適用する場合は、通常メモリチップの場合、縦横比の大きい長方形であり、四角形の直交する２辺（長辺と短辺）において、もう一方のチップの２辺に対し長辺は大きく、短辺は小さい組み合わせとなり、３次元実装への適用が不可であるケースが多く発生するものであり、適用範囲の狭い構成である。
【０００８】
本発明の目的は、２つのチップを積層して搭載する半導体装置において、搭載可能なチップサイズの組み合わせの適用範囲を広くとれる半導体装置及びその製造方法を提供することである。
【００１３】
【課題を解決するための手段】
請求項１記載の半導体装置は、インナーリード及びアウターリードとなるリードを有するリードフレームを用い、第１の半導体チップの上部に第２の半導体チップが搭載された半導体装置であって、第１の半導体チップの表面の周辺部と重なるように配置されたインナーリードを第１の半導体チップの表面に絶縁テープを介して固着し、第１の半導体チップの表面の電極とインナーリードとを金属細線で接続し、第１の半導体チップの表面及び、金属細線の第１の半導体チップの表面の電極との接続部からインナーリードとの接続部までを絶縁性樹脂で覆い、第２の半導体チップを絶縁性樹脂上に設置し、第２の半導体チップの表面の電極とインナーリードとを電気的に接続し、第１の半導体チップ及び第２の半導体チップを封止樹脂で覆い、封止樹脂の外部にアウターリードを露出したことを特徴とする。
【００１４】
請求項１の発明によれば、第１の半導体チップの表面及び、金属細線の第１の半導体チップの表面の電極との接続部からインナーリードとの接続部までを絶縁性樹脂で覆い、その絶縁性樹脂上に第２の半導体チップを設置することにより、第２の半導体チップが第１の半導体チップの電極に接続された金属細線と接触することがなく、第１および第２の半導体チップのチップサイズの制約を無くし、搭載可能なチップサイズの組み合わせの適用範囲を広くできる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態における半導体装置であるマルチチップパッケージ（以下ＭＣＰと記す）について図面を参照しながら説明する。
【００２２】
〔参考例１〕
図１は本発明の参考例１におけるＭＣＰの製造方法の工程順断面図を示すものである。図１において、１はリードフレーム（支持体）のインナーリード（電極部，内部電極部）、２はリードフレームのダイパッド（素子載置部）、３は第１のＬＳＩチップ（第１の半導体チップ）、４は第１のＬＳＩチップの電極、５は第１のＬＳＩチップの電極４とインナーリード１を接続するボンディングワイヤ（金属細線）、６は第２のＬＳＩチップ（第２の半導体チップ）、７は第２のＬＳＩチップの電極、８は絶縁性樹脂（絶縁性接着剤）、９は第２のＬＳＩチップの電極７とインナーリード１を接続するボンディングワイヤ、１０は封止樹脂、１１はリードフレームのアウターリード（外部電極部）を示すものである。また、図４は第１のＬＳＩチップ３及び第２のＬＳＩチップ６の構成（サイズ）例を示す平面図である。
【００２３】
本参考例におけるＭＣＰの製造方法は、まず、図１（ａ）に示すように、第１のＬＳＩチップ３をリードフレームのダイパッド２にダイボンドする。リードフレームの材質は、４２アロイやＣｕ等であり、厚みは０．１５ｍｍ程度である。ダイパッド２は、後に行うトランスファモールド工程での樹脂の流動を良好にすること、パッケージの厚みを薄くする事などの目的から、リードフレームのインナーリード１の位置より下げた位置になるよう、あらかじめプレス加工を施しておく。ダイボンド工程では、図示はしていないが、導電性あるいは絶縁性のエポキシやポリイミド系の樹脂を用い加熱により樹脂を硬化し、第１のＬＳＩチップ３を固定する。そして、第１のＬＳＩチップ３の電極４とインナーリード１をボンディングワイヤ５で接続する。ボンディングワイヤ５の径，材質やワイヤボンディングの方式ついては、後述のボンディングワイヤ９と同様である。
【００２４】
次に、図１（ｂ）に示すように、第２のＬＳＩチップ６の裏面を第１のＬＳＩチップ２の表面に絶縁性樹脂８を用いて固着する。このとき、絶縁性樹脂８の厚みは、第２のＬＳＩチップ６の裏面が第１のＬＳＩチップ３のボンディングワイヤ５の最上部より高い位置になるよう設定する。通常ボンディングワイヤ５のループ高さは５０μｍ〜２００μｍ程度であり、絶縁性樹脂８の厚みは５５μｍ〜３００μｍ程度に設定する。絶縁性樹脂８の材質は、液状のエポキシ、ポリイミド、アクリル等であり、ディスペンス法やスタンピング法等で第１のＬＳＩチップ３の表面に形成した後、第２のＬＳＩチップ６を設置し、加熱することで硬化する。絶縁性樹脂８の性状は、液状だけでなく、Ｂステージで固形状にしたものや、絶縁フィルム、両面に粘着材が形成されたフィルム、あるいは、熱可塑性のフィルム等を用いることができる。ここでの絶縁性樹脂８の形成領域は、第１のＬＳＩチップ３の電極４部より内側の領域としており、この場合、絶縁性樹脂８にフィルムタイプのものを用いることができるため、作業性が向上し、コストを低く抑えられる。
【００２５】
次に、図１（ｃ）に示すように、第２のＬＳＩチップ６の電極７とインナーリード１をワイヤボンディングにより、ボンディングワイヤ９で接続することで電気的に接続する。ボンディングワイヤ９は、通常１８μｍ〜３０μｍ程度の径であり、材質は、Ａｕ、Ｃｕ、Ａｌ等であり、ボンディングワイヤ９の表面に絶縁性皮膜が形成されたものを用いることもできる。ワイヤボンディングの方式は、超音波熱圧着ボンディングによるボールボンディングや、ウエッジボンディングを用いる。この時、第２のＬＳＩチップ６の電極７が位置する裏面の部分は、絶縁性樹脂８で固定されていないが、その固定されていない部分である絶縁性樹脂８の形成領域の端からボンディングワイヤ９が接続される位置までの距離が２ｍｍ程度までであれば、第２のＬＳＩチップ６の剛性で、ワイヤボンディング時の荷重には十分耐えることができ、ワイヤボンディング性は十分確保できる。また、後述の図２、図３に示した構成とすることにより第２のＬＳＩチップ６のワイヤボンディングを容易に行うことができる。
【００２６】
次に、図１（ｄ）に示すように、トランスファモールドにより、封止樹脂１０を形成し、その後アウターリード１１をフォーミングしＭＣＰを完成する。
【００２７】
この図１（ｄ）に示されるように、本参考例のＭＣＰは、第１のＬＳＩチップ２の表面に厚い絶縁性樹脂８を設け、第２のＬＳＩチップ６の裏面を、第１のＬＳＩチップ３を接続するボンディングワイヤ５の最上部より高い位置にしているため、第２のＬＳＩチップ６が第１のＬＳＩチップ３に接続されたボンディングワイヤ５と接触することがない。従来では、積み重ねる２つのＬＳＩチップのサイズは、上側のＬＳＩチップを下側のＬＳＩチップより小さくする必要があったが、本参考例では、図１からも明らかなように、絶縁性樹脂８を、第１のＬＳＩチップ３のボンディングワイヤ５のループ高さ（最上部）より高くなるように厚く設けているため、図４に示すように、上側の第２のＬＳＩチップ６の平面形状の直交する２辺のうち少なくとも１辺が、第１のＬＳＩチップ３の平面形状の直交する２辺よりも大きくても、ボンディングワイヤ５を損傷することなく積層することができる。そのため、２つのＬＳＩチップ３，６のサイズの制約を少なくし、２つのＬＳＩチップ３，６のサイズの組み合わせの適用範囲が広く、汎用性の高いものとなる。
【００２８】
なお、本参考例では、第１，第２のＬＳＩチップ３，６のサイズ（平面形状）が図４に示された場合であるため、上側の第２のＬＳＩチップ６が下側の第１のＬＳＩチップ３に接続されたボンディングワイヤ５の一部分と重なるように配置されるが、第２のＬＳＩチップ６のサイズが小さく、第１のＬＳＩチップ３の電極４の内側に配置されるような場合には、第２のＬＳＩチップ６が第１のＬＳＩチップ３に接続されるボンディングワイヤ５と重ならないことは言うまでもない。
【００２９】
〔参考例２〕
図２は本発明の参考例２におけるＭＣＰの断面図であり、図１と対応する部分には同一符号を付し、その説明を省略する。
【００３０】
この図２に示す参考例２では、絶縁性樹脂８の形成領域を第１のＬＳＩチップ３の表面全面としている。他の構成及び製造方法は参考例１と同様である。この参考例２によれば、参考例１と比べ、第２のＬＳＩチップ６が絶縁性樹脂８で固定される領域が広がり、積層する第２のＬＳＩチップ６のサイズを参考例１に比べて大きくしても、第２のＬＳＩチップ６へのワイヤボンディングを容易に行うことができる。
【００３１】
この参考例２の場合、絶縁性樹脂８を第１のＬＳＩチップ３の表面全面に形成するため、少なくとも第１のＬＳＩチップ３と第２のＬＳＩチップ６とが重なり合う領域の全部に絶縁性樹脂８が形成されることになる。
【００３２】
〔参考例３〕
図３は本発明の参考例３におけるＭＣＰの断面図であり、図１と対応する部分には同一符号を付し、その説明を省略する。
【００３３】
この図３に示す参考例３では、リードフレームのダイパッド２のサイズ（平面形状）を第２のＬＳＩチップ６のサイズ（平面形状）とほぼ同等にしておき、第２のＬＳＩチップ６を固定する絶縁性樹脂８の形成領域を第２のＬＳＩチップ６の裏面全面から第１のＬＳＩチップ４及びダイパッド２の表面に至る領域としたものであり、他の構成及び製造方法は参考例１と同様である。この構成であれば、第２のＬＳＩチップ６の電極７の位置に対応する裏面が絶縁性樹脂８で固定されているため、第２のＬＳＩチップ６へのワイヤボンディング性が向上し、参考例１、参考例２よりも更に、第１のＬＳＩチップ３と第２のＬＳＩチップ６のサイズ差を大きくすることができ、適用範囲をさらに広げることができるものである。
【００３４】
この参考例３の場合、絶縁性樹脂８が第２のＬＳＩチップ６の裏面全面の下に形成されるため、第１のＬＳＩチップ３と第２のＬＳＩチップ６とが重なり合う領域の全部に絶縁性樹脂８が形成されることは言うまでもなく、図３に示されるように第１のＬＳＩチップ３の少なくとも一部の側面にも絶縁性樹脂８が形成されることになる。
【００３５】
上記の参考例１〜３では、パッケージングは樹脂封止によるＱＦＰやＳＯＰの場合について示したが、キャリアを用いるＣＳＰやＢＧＡのパッケージでもかまわない。このＣＳＰやＢＧＡのパッケージの場合を図５に示す。図５の（ａ），（ｂ），（ｃ）はそれぞれ参考例１，２，３に対応したものである。図５において、３１はキャリアと呼ばれる配線基板（支持体）であり、この配線基板３１は、一般にセラミックやエポキシ樹脂からなる複数層の絶縁基板に銅配線されたもので、通常パッケージサイズがキャリア（配線基板３１）のサイズとなる。３２，３３は配線基板３１の電極部であり、電極部３２が第１のＬＳＩチップ３の電極４に接続され、電極部３３が第２のＬＳＩチップ６の電極７に接続されている。なお、支持体の素子載置部は、図５（ａ），（ｂ）の場合には配線基板３１上で第１のＬＩチップ３が載置された部分であり、図５（ｃ）の場合には配線基板３１上で第１のＬＳＩチップ３が載置された部分および絶縁性樹脂８が形成されている部分である。
【００３６】
〔参考例４〕
図６は本発明の参考例４におけるＭＣＰの断面図であり、図１と対応する部分には同一符号を付している。
【００３７】
本参考例のＭＣＰは、参考例１〜３のように第１のＬＳＩチップ３と第２のＬＳＩチップ６とを厚い絶縁性樹脂８で固着するのではなく、第１と第２のＬＳＩチップ３，６の間にリードフレームのダイパッド２を挟み込み、第１のＬＳＩチップ３の表面がダイパッド２の下面に固着され、第２のＬＳＩチップ６の裏面がダイパッド２の上面に固着されている。そして、第１のＬＳＩチップ３の電極４とインナーリード１とを接続しているボンディングワイヤ５の高さをダイパッド２の厚みより低くしている。
【００３８】
この参考例４におけるＭＣＰの製造方法は、まず、第１のＬＳＩチップ３をリードフレームのダイパッド２の下面にダイボンドする。このときダイボンドされる領域及びダイパッドサイズは第１のＬＳＩチップ３の電極４部より内側となる。図示はしていないが、絶縁性のエポキシやポリイミド系の樹脂を用い加熱により樹脂を硬化し、第１のＬＳＩチップ３を固定する。次に、第１のＬＳＩチップ３の電極４とインナーリード１を金属細線であるボンディングワイヤ５で接続する。このときのボンディングワイヤ５のループ高さはダイパッド２の厚み（８０μｍ〜２００μｍ程度）よりも低くなければならず、ループ高さは５０μｍ〜１００μｍ程度である。その後、第２のＬＳＩチップ６の裏面をダイパッド２の上面にダイボンドし、第２のＬＳＩチップ６の電極７とインナーリード１を金属細線であるボンディングワイヤ９で接続する。最後に外部電極であるアウターリード１１のみが露出するように封止樹脂１０で成形する。
【００３９】
本参考例によれば、第１と第２のＬＳＩチップ３，６でダイパッド２を挟み込み、第１のＬＳＩチップ３の電極４とインナーリード１とを接続しているボンディングワイヤ５の高さをダイパッド２の厚みより低くすることで、第２のＬＳＩチップ６のサイズに関係なく組立でき、ボディ厚みが１ｍｍ以下の薄型パッケージの形成が可能となる。したがって、２つのＬＳＩチップ３，６のサイズの制約を少なくし、２つのＬＳＩチップ３，６のサイズの組み合わせの適用範囲を広くでき、また、薄型の装置を実現できる。
【００４０】
〔参考例５〕
図７（ａ）は本発明の参考例５におけるＭＣＰの断面図であり、２Ａは立体型ダイパッドであり、その他図１と対応する部分には同一符号を付している。また、図７（ｂ）は立体型ダイパッド２Ａの平面図である。
【００４１】
本参考例のＭＣＰは、図６のダイパッド２に代えて、立体型ダイパッド２Ａを用いた構成であり、他は図６と同様である。立体型ダイパッド２Ａは、下面に第１のＬＳＩチップ３が固着される第１のチップ固着部２ａと、上面に第２のＬＳＩチップ６が固着される第２のチップ固着部２ｂと、第１のチップ固着部２ａが第２のチップ固着部２ｂの下方に位置するように第１のチップ固着部２ａと第２のチップ固着部２ｂとを連結する連結部２ｃとを備えるように、リードフレームが加工され形成されている。
【００４２】
本参考例におけるＭＣＰの製造方法は、まず、第１のＬＳＩチップ３をリードフレームの立体型ダイパッド２Ａの第１のチップ固着部２ａの下面にダイボンドする。このときダイボンドされる領域及び第１のチップ固着部２ａのサイズは第１のＬＳＩチップ３の電極４部より内側となる。図示はしていないが、絶縁性のエポキシやポリイミド系の樹脂を用い加熱により樹脂を硬化し、第１のＬＳＩチップ３を固定する。次に、第１のＬＳＩチップ３の電極４とインナーリード１を金属細線であるボンディングワイヤ５で接続する。このときのボンディングワイヤ５のループ高さは立体型ダイパッド２Ａの高さ（〜３００μｍ程度）よりも低くなければならず、ループ高さは〜２５０μｍ程度である。その後、第２のＬＳＩチップ６の裏面を立体型ダイパッド２Ａの第２のチップ固着部２ｂの上面にダイボンドし、第２のＬＳＩチップ６の電極７とインナーリード１を金属細線であるボンディングワイヤ９で接続する。最後に外部電極であるアウターリード１１のみが露出するように封止樹脂１０で成形する。
【００４３】
本参考例によれば、図６に示された参考例４に比べ、第１のＬＳＩチップ３の電極４に接続する金属細線であるボンディングワイヤ５の高さ制限が緩和され、金属細線径φ２５μｍから３０μｍでワイヤー長６ｍｍ程度までのワイヤリングが可能となり、チップサイズの適用範囲が飛躍的に改善される。
【００４４】
〔第１の実施の形態〕
図８は本発明の第１の実施の形態におけるＭＣＰの断面図である。図８において、１２は絶縁性樹脂からなる両面接着の絶縁テープである。その他図１と対応する部分には同一符号を付している。
【００４５】
本実施の形態のＭＣＰは、インナーリード１を第１のＬＳＩチップ３の表面とオーバーラップさせ、オーバーラップ部分のインナーリード１を第１のＬＳＩチップ３の表面に絶縁テープ１２で固着し、第１のＬＳＩチップ３の表面と第１のＬＳＩチップ３に接続されたボンディングワイヤ５とを覆うように絶縁性樹脂８を形成し、その絶縁性樹脂８上に第２のＬＳＩチップ６を固着している。
【００４６】
本実施の形態におけるＭＣＰの製造方法は、まず、第１のＬＳＩチップ３をリードフレームのインナーリード１の下面に絶縁テープ１２を介して固定し、第１のＬＳＩチップ３の電極４とインナーリード１を金属細線であるボンディングワイヤ５で接続する。その後、絶縁性樹脂８で第１のＬＳＩチップ３の表面を覆う。このとき、ボンディングワイヤ５と第１のＬＳＩチップ３の電極４とインナーリード１の一部とを覆う。絶縁性樹脂８の上に第２のＬＳＩチップ６をダイボンドし、第２のＬＳＩチップ６の電極７とインナーリード１を金属細線であるボンディングワイヤ９で接続する。最後に外部電極であるアウターリード１１のみが露出するように封止樹脂１０で成形する。
【００４７】
本実施の形態によれば、第１のＬＳＩチップ３の表面と第１のＬＳＩチップ３に接続されたボンディングワイヤ５とを覆うように絶縁性樹脂８を形成し、その絶縁性樹脂８上に第２のＬＳＩチップ６を固着することにより、第２のＬＳＩチップ６が第１のＬＳＩチップ３に接続されたボンディングワイヤ５と接触することがなく、第１，第２のＬＳＩチップ３，６のチップサイズの制約を無くし、搭載可能なチップサイズの組み合わせの適用範囲を広くできる。
【００４８】
〔参考例６〕
図９（ａ）は本発明の参考例６におけるＭＣＰの樹脂封止前の平面図、図９（ｂ）は図９（ａ）におけるＡ−Ａ′断面図、図９（ｃ）は図９（ａ）におけるＢ−Ｂ′断面図である。また、図１０は本発明の参考例６におけるＭＣＰに使用するリードフレームの製造工程を示す工程順平面図である。
【００４９】
図９、図１０において、１３はリードフレームの第１のインナーリード、１４はリードフレームのダイパッド、１５は第２のＬＳＩチップ（第２の半導体チップ）、１６は第２のＬＳＩチップ１５の電極、１７は第２のＬＳＩチップ１５を接続するボンディングワイヤ、１８は第１のＬＳＩチップ（第１の半導体チップ）、１９は第１のＬＳＩチップ１８の電極、２１は第１のＬＳＩチップ１８を接続するボンディングワイヤ、２２は第１と第２のインナーリード１３，２４ａを接続するボンディングワイヤ、２３は絶縁性貼り付けテープ、２４ａはリードフレームの第２のインナーリード、２４ｂは小ダイパッド、２５はＩＣチップを示すものである。
【００５０】
本参考例のＭＣＰは、アウターリード（図示せず）と、アウターリードと連続した第１のインナーリード１３と、第１のインナーリード１３よりダウンセットされたダイパッド１４と、ダイパッド１４と第１のインナーリード１３との間に配置されダイパッド１４と同一平面上の位置になるようにダウンセットされた第２のインナーリード２４ａおよび小ダイパッド２４ｂとを有するリードフレームを用いたものである。他の構成については、以下の製造方法に代えて説明する。
【００５１】
本参考例におけるＭＣＰの製造方法は、第１のＬＳＩチップ１８をダウンセットされたダイパッド１４にダイボンドし、次に第２のＬＳＩチップ１５を第１のＬＳＩチップ１８の上に設置し固着する。このとき図示はしていないが、第２のＬＳＩチップ１５と第１のＬＳＩチップ１８との間に絶縁性のエポキシやポリイミド系の樹脂を介し、加熱によりその樹脂を硬化し、固着する。これと前後してＩＣチップ２５も小ダイパッド２４ｂにダイボンドされる。次に第１のＬＳＩチップ１８の電極１９とリードフレームの第２のインナーリード２４ａとを金属細線であるボンディングワイヤ２１で接続し、さらに第２のインナーリード２４ａと第１のインナーリード１３とを金属細線であるボンディングワイヤ２２で接続し、ＩＣチップ２５と第１のインナーリード１３及び第１のＬＳＩチップ１８の電極１９とを金属細線であるボンディングワイヤで接続する。その後、第２のＬＳＩチップ１５の電極１６と第１のインナーリード１３をボンディングワイヤ１７で接続する。最後に外部電極であるアウターリードのみが露出するように封止樹脂（図示せず）を形成する。
【００５２】
この図９の構成によれば、前述のリードフレームを用いたことにより、第１のＬＳＩチップ１８と第２のＬＳＩチップ１５のボンディングワイヤが交差しない。また、第１のＬＳＩチップ１８の電極１９をそのチップ形状（四角形）の１組の対向する２辺側にのみ形成しているため、図９のＢ−Ｂ′断面方向に対しては２つのチップのサイズの組み合わせの適用範囲を広くとれる。さらに、ダイパッド１４の高さを図９より高くして第２のＬＳＩチップ１５をインナーリード１３上にオーバーラップさせることも可能となる。
【００５３】
また、本参考例に用いられるリードフレームは、まず図１０（ａ）に示すように、央部にダイパッド１４が設けられ、その周囲に第１のインナーリード１３が設けられ、ダイパッド１４と第１のインナーリード１３との間にダイパッド１４から接続された第２のインナーリード２４ａ及び小ダイパッド２４ｂが設けられたリードフレーム（仕掛品）を形成する。次に、図１０（ｂ）に示すように、第２のインナーリード２４ａ及び小ダイパッド２４ｂの下面に絶縁性の貼り付けテープ２３をダイパッド１４を保持するサポートリード（吊りリード）に重なるように貼り付ける。次に、図１０（ｃ）に示すように、第２のインナーリード２４ａ及び小ダイパッド２４ｂをダイパッド１４から切り離し（図１０（ａ）のＣが切り離す部分を示す）、その後、ダイパッド１４と第２のインナーリード２４ａ及び小ダイパッド２４ｂとが第１のインナーリード１３より下になるようにサポートリードにダウンセット部２６を設ける。
【００５４】
このように、第２のインナーリード２４ａを、第１のインナーリード１３よりダウンセットされたダイパッド１４と同一平面上に位置させることでＭＣＰのワイヤーリングが容易にできる。また、第２のインナーリード２４ａの領域に小ダイパッド２４ｂを設けることによりＩＣチップ２５（図９）を搭載することも可能となる。
【００５５】
なお、本参考例では、第２のインナーリード２４ａおよび小ダイパッド２４ｂを、ダイパッド１４と同一平面上に位置させたが、第１のインナーリード１３より下に位置するようにダウンセットしてあれば、ダイパッド１４と同一平面上より上に位置させてあっても同様の効果が得られる。この場合、例えば、図１０のダウンセット部２６に加え、サポートリードの貼り付けテープ２３とダイパッド１４との間にもダウンセット部を設けることにより、ダイパッド１４より上でかつ第１のインナーリード１３より下に、第２のインナーリード２４ａおよび小ダイパッド２４ｂを位置させることができる。
【００５６】
なお、ＩＣチップ２５を搭載する必要がない場合には小ダイパッド２４ｂを設けなくてもよいことは言うまでもない。
【００５７】
〔参考例７〕
図１１（ａ）は本発明の参考例７におけるＭＣＰの樹脂封止前の平面図、図１１（ｂ）は図１１（ａ）におけるＡ−Ａ′断面図、図１１（ｃ）は図１１（ａ）におけるＢ−Ｂ′断面図である。図１１において、１３ａはインナーリード１３においてその先端部１３ｂを下に位置させるためのダウンセット部であり、その他の図９と対応する部分には同一符号を付している。
【００５８】
本参考例のＭＣＰに用いられるリードフレームは、アウターリード（図示せず）と、アウターリードと連続し先端部１３ｂがダウンセットされたインナーリード１３と、インナーリード１３の先端部１３ｂを除いた部分よりダウンセットされたダイパッド１４とを有する。インナーリード先端部１３ｂは、ダイパッド１４と同一平面上もしくは同一平面上より上側にダウンセットされ、ダウンセットされる高さは１００から４００μｍの範囲である。ＭＣＰの他の構成については、以下の製造方法に代えて説明する。
【００５９】
本参考例におけるＭＣＰの製造方法は、第１のＬＳＩチップ１８をダウンセットされたダイパッド１４にダイボンドし、次に第２のＬＳＩチップ１５を第１のＬＳＩチップ１８の上に設置し固着する。このとき図示はしていないが、第２のＬＳＩチップ１５と第１のＬＳＩチップ１８との間に絶縁性のエポキシやポリイミド系の樹脂を介し、加熱によりその樹脂を硬化し、固着する。次に第１のＬＳＩチップ１８の電極１９とダウンセットされたインナーリード先端部１３ｂとを金属細線であるボンディングワイヤ２１で接続する。さらに第２のＬＳＩチップ１５の電極１６とインナーリード１３のダウンセットされた部分より外側を金属細線であるボンディングワイヤ１７で接続する。第１，第２のＬＳＩチップ１８，１５に接続されたそれぞれのボンディングワイヤ２１，１７は高さ方向では接触しない構造となる。最後に外部電極であるアウターリードのみが露出するように封止樹脂（図示せず）を形成する。
【００６０】
この図１１の構成によれば、前述のリードフレームを用いたことにより、第１のＬＳＩチップ１８と第２のＬＳＩチップ１５のボンディングワイヤが交差しない。また、第１のＬＳＩチップ１８の電極１９をそのチップ形状（四角形）の１組の対向する２辺側にのみ形成しているため、図１１のＢ−Ｂ′断面方向に対しては２つのチップのサイズの組み合わせの適用範囲を広くとれる。さらに、ダイパッド１４の高さを図１１より高くして第２のＬＳＩチップ１５をインナーリード１３上にオーバーラップさせることも可能となる。さらに、ボンディングワイヤの高さ（上下２つのチップより交差している部分）が、より低い高さにおいてワイヤリングできることが可能となり、パッケージボディ厚１ｍｍ以下の薄型パッケージに適用できる。
【００６１】
【発明の効果】
以上のように、本発明によれば、積層する上側の第２の半導体チップの裏面を、下側の第１の半導体チップに電極に接続された金属細線より高い位置になる構造であるため、積み重ねる２つの半導体チップのサイズの制約が無く、ＭＣＰの適用範囲が広く、コストの安い、小型・高密度・高機能の積層型半導体装置を提供することができるものである。
【図面の簡単な説明】
【図１】 本発明の参考例１における半導体装置の製造方法の工程順断面図。
【図２】 本発明の参考例２における半導体装置の断面図。
【図３】 本発明の参考例３における半導体装置の断面図。
【図４】 本発明の参考例における第１のＬＳＩチップ及び第２のＬＳＩチップの組み合わせ例を示す平面図。
【図５】 本発明の参考例１，２，３における他の例を示す半導体装置の断面図。
【図６】 本発明の参考例４における半導体装置の断面図。
【図７】 本発明の参考例５における半導体装置の断面図及びそれに用いられた立体型ダイパッドの平面図。
【図８】 本発明の第１の実施の形態における半導体装置の断面図。
【図９】 本発明の参考例６における半導体装置の平面図および断面図。
【図１０】 本発明の参考例６における半導体装置に使用するリードフレームの製造方法を示す工程順の要部平面図。
【図１１】 本発明の参考例７における半導体装置の平面図および断面図。
【図１２】 従来の半導体装置の断面図。
【符号の説明】
１ リードフレームのインナーリード
２ リードフレームのダイパッド
２Ａ 立体型ダイパッド
２ａ 立体型ダイパッドの第１のチップ固着部
２ｂ 立体型ダイパッドの第２のチップ固着部
２ｃ 立体型ダイパッドの連結部
３ 第１のＬＳＩチップ
４ 第１のＬＳＩチップの電極
５ 第１のＬＳＩチップを接続するボンディングワイヤ
６ 第２のＬＳＩチップ
７ 第２のＬＳＩチップの電極
８ 絶縁性樹脂
９ 第２のＬＳＩチップを接続するボンディングワイヤ
１０ 封止樹脂
１１ リードフレームのアウターリード
１２ 絶縁テープ
１３ リードフレームの（第１の）インナーリード
１３ａ インナーリードのダウンセット部
１３ｂ インナーリードの先端部
１４ ダイパッド
１５ 第２のＬＳＩチップ
１６ 第２のＬＳＩチップの電極
１７ 第２のＬＳＩチップを接続するボンディングワイヤ
１８ 第１のＬＳＩチップ
１９ 第１のＬＳＩチップの電極
２１ 第１のＬＳＩチップを接続するボンディングワイヤ
２２ 第１と第２のインナーリードを接続するボンディングワイヤ
２３ 絶縁性貼り付けテープ
２４ａ リードフレームの第２のインナーリード
２４ｂ 小ダイパッド
２５ ＩＣチップ
【発明の属する技術分野】
本発明は、半導体チップを積層した半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＬＳＩ半導体装置の低コスト化及び小型化を図るために、互いに異なる機能を有するＬＳＩ又は互いに異なるプロセスにより形成されたＬＳＩチップを３次元実装するマルチチップパッケージが提案されている。
【０００３】
以下、従来例として、特開平１−２３５３６３号公報で示されたマルチチップパケージについて図１２を参照しながら説明する。
【０００４】
まず、図１２に示すように、第１のＬＳＩチップ５３がリードフレームのダイパッド５１にダイボンドされ、インナーリード５２と電極５５がボンディングワイヤ５７にて接続されている。第１のＬＳＩチップ５３の表面には第２のＬＳＩチップ５４が絶縁性樹脂などでダイボンドされ、外部電極５６とインナーリード５２がボンディングワイヤ５８にて接続され、トランスファモールドによりパッケージングされたものである。
【０００５】
この従来のマルチチップパッケージの製造方法について説明する。まず、リードフレームのダイパッド５１にロジックやメモリ等の第１のＬＳＩチップ５３を導電性樹脂等のダイボンド樹脂６１でダイボンドする。次に、第２のＬＳＩチップ５４を第１のＬＳＩチップ５３の表面に絶縁性樹脂等のダイボンド樹脂６２でダイボンドする。次に第１及び第２のＬＳＩチップ５３，５４の外部電極５５，５６とインナーリード５２をワイヤボンディングにて電気的に接続する。次に、トランスファモールド等により封止樹脂５９を形成しパッケージングしたものである。
【０００６】
この従来の構成および製造方法によれば、第１および第２のＬＳＩチップ５３，５４をダイボンドした後で、ワイヤボンディングを行うため、第１のＬＳＩチップ５３のワイヤボンディングを可能にするためには第２のＬＳＩチップ５４のサイズは、ダイボンド時に第１のＬＳＩチップ５３の外部電極５５にはかからず、ダイボンド樹脂６２がはみ出し、第１のＬＳＩチップ５３の電極５５を覆わないことが必要であり、第２のＬＳＩチップ５４は第１のＬＳＩチップ５３に比べ十分小さいものに限定される。
【０００７】
【発明が解決しようとする課題】
上記従来の３次元実装によるマルチチップパッケージによると、３次元実装された上側に位置する第２のＬＳＩチップ５４のサイズは下側の第１のＬＳＩチップ５３のサイズにくらべ十分小さくすることが必要であるため、２つのチップの組み合わせが適合できる適用範囲が狭い。特に、片側のチップにメモリチップを適用する場合は、通常メモリチップの場合、縦横比の大きい長方形であり、四角形の直交する２辺（長辺と短辺）において、もう一方のチップの２辺に対し長辺は大きく、短辺は小さい組み合わせとなり、３次元実装への適用が不可であるケースが多く発生するものであり、適用範囲の狭い構成である。
【０００８】
本発明の目的は、２つのチップを積層して搭載する半導体装置において、搭載可能なチップサイズの組み合わせの適用範囲を広くとれる半導体装置及びその製造方法を提供することである。
【００１３】
【課題を解決するための手段】
請求項１記載の半導体装置は、インナーリード及びアウターリードとなるリードを有するリードフレームを用い、第１の半導体チップの上部に第２の半導体チップが搭載された半導体装置であって、第１の半導体チップの表面の周辺部と重なるように配置されたインナーリードを第１の半導体チップの表面に絶縁テープを介して固着し、第１の半導体チップの表面の電極とインナーリードとを金属細線で接続し、第１の半導体チップの表面及び、金属細線の第１の半導体チップの表面の電極との接続部からインナーリードとの接続部までを絶縁性樹脂で覆い、第２の半導体チップを絶縁性樹脂上に設置し、第２の半導体チップの表面の電極とインナーリードとを電気的に接続し、第１の半導体チップ及び第２の半導体チップを封止樹脂で覆い、封止樹脂の外部にアウターリードを露出したことを特徴とする。
【００１４】
請求項１の発明によれば、第１の半導体チップの表面及び、金属細線の第１の半導体チップの表面の電極との接続部からインナーリードとの接続部までを絶縁性樹脂で覆い、その絶縁性樹脂上に第２の半導体チップを設置することにより、第２の半導体チップが第１の半導体チップの電極に接続された金属細線と接触することがなく、第１および第２の半導体チップのチップサイズの制約を無くし、搭載可能なチップサイズの組み合わせの適用範囲を広くできる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態における半導体装置であるマルチチップパッケージ（以下ＭＣＰと記す）について図面を参照しながら説明する。
【００２２】
〔参考例１〕
図１は本発明の参考例１におけるＭＣＰの製造方法の工程順断面図を示すものである。図１において、１はリードフレーム（支持体）のインナーリード（電極部，内部電極部）、２はリードフレームのダイパッド（素子載置部）、３は第１のＬＳＩチップ（第１の半導体チップ）、４は第１のＬＳＩチップの電極、５は第１のＬＳＩチップの電極４とインナーリード１を接続するボンディングワイヤ（金属細線）、６は第２のＬＳＩチップ（第２の半導体チップ）、７は第２のＬＳＩチップの電極、８は絶縁性樹脂（絶縁性接着剤）、９は第２のＬＳＩチップの電極７とインナーリード１を接続するボンディングワイヤ、１０は封止樹脂、１１はリードフレームのアウターリード（外部電極部）を示すものである。また、図４は第１のＬＳＩチップ３及び第２のＬＳＩチップ６の構成（サイズ）例を示す平面図である。
【００２３】
本参考例におけるＭＣＰの製造方法は、まず、図１（ａ）に示すように、第１のＬＳＩチップ３をリードフレームのダイパッド２にダイボンドする。リードフレームの材質は、４２アロイやＣｕ等であり、厚みは０．１５ｍｍ程度である。ダイパッド２は、後に行うトランスファモールド工程での樹脂の流動を良好にすること、パッケージの厚みを薄くする事などの目的から、リードフレームのインナーリード１の位置より下げた位置になるよう、あらかじめプレス加工を施しておく。ダイボンド工程では、図示はしていないが、導電性あるいは絶縁性のエポキシやポリイミド系の樹脂を用い加熱により樹脂を硬化し、第１のＬＳＩチップ３を固定する。そして、第１のＬＳＩチップ３の電極４とインナーリード１をボンディングワイヤ５で接続する。ボンディングワイヤ５の径，材質やワイヤボンディングの方式ついては、後述のボンディングワイヤ９と同様である。
【００２４】
次に、図１（ｂ）に示すように、第２のＬＳＩチップ６の裏面を第１のＬＳＩチップ２の表面に絶縁性樹脂８を用いて固着する。このとき、絶縁性樹脂８の厚みは、第２のＬＳＩチップ６の裏面が第１のＬＳＩチップ３のボンディングワイヤ５の最上部より高い位置になるよう設定する。通常ボンディングワイヤ５のループ高さは５０μｍ〜２００μｍ程度であり、絶縁性樹脂８の厚みは５５μｍ〜３００μｍ程度に設定する。絶縁性樹脂８の材質は、液状のエポキシ、ポリイミド、アクリル等であり、ディスペンス法やスタンピング法等で第１のＬＳＩチップ３の表面に形成した後、第２のＬＳＩチップ６を設置し、加熱することで硬化する。絶縁性樹脂８の性状は、液状だけでなく、Ｂステージで固形状にしたものや、絶縁フィルム、両面に粘着材が形成されたフィルム、あるいは、熱可塑性のフィルム等を用いることができる。ここでの絶縁性樹脂８の形成領域は、第１のＬＳＩチップ３の電極４部より内側の領域としており、この場合、絶縁性樹脂８にフィルムタイプのものを用いることができるため、作業性が向上し、コストを低く抑えられる。
【００２５】
次に、図１（ｃ）に示すように、第２のＬＳＩチップ６の電極７とインナーリード１をワイヤボンディングにより、ボンディングワイヤ９で接続することで電気的に接続する。ボンディングワイヤ９は、通常１８μｍ〜３０μｍ程度の径であり、材質は、Ａｕ、Ｃｕ、Ａｌ等であり、ボンディングワイヤ９の表面に絶縁性皮膜が形成されたものを用いることもできる。ワイヤボンディングの方式は、超音波熱圧着ボンディングによるボールボンディングや、ウエッジボンディングを用いる。この時、第２のＬＳＩチップ６の電極７が位置する裏面の部分は、絶縁性樹脂８で固定されていないが、その固定されていない部分である絶縁性樹脂８の形成領域の端からボンディングワイヤ９が接続される位置までの距離が２ｍｍ程度までであれば、第２のＬＳＩチップ６の剛性で、ワイヤボンディング時の荷重には十分耐えることができ、ワイヤボンディング性は十分確保できる。また、後述の図２、図３に示した構成とすることにより第２のＬＳＩチップ６のワイヤボンディングを容易に行うことができる。
【００２６】
次に、図１（ｄ）に示すように、トランスファモールドにより、封止樹脂１０を形成し、その後アウターリード１１をフォーミングしＭＣＰを完成する。
【００２７】
この図１（ｄ）に示されるように、本参考例のＭＣＰは、第１のＬＳＩチップ２の表面に厚い絶縁性樹脂８を設け、第２のＬＳＩチップ６の裏面を、第１のＬＳＩチップ３を接続するボンディングワイヤ５の最上部より高い位置にしているため、第２のＬＳＩチップ６が第１のＬＳＩチップ３に接続されたボンディングワイヤ５と接触することがない。従来では、積み重ねる２つのＬＳＩチップのサイズは、上側のＬＳＩチップを下側のＬＳＩチップより小さくする必要があったが、本参考例では、図１からも明らかなように、絶縁性樹脂８を、第１のＬＳＩチップ３のボンディングワイヤ５のループ高さ（最上部）より高くなるように厚く設けているため、図４に示すように、上側の第２のＬＳＩチップ６の平面形状の直交する２辺のうち少なくとも１辺が、第１のＬＳＩチップ３の平面形状の直交する２辺よりも大きくても、ボンディングワイヤ５を損傷することなく積層することができる。そのため、２つのＬＳＩチップ３，６のサイズの制約を少なくし、２つのＬＳＩチップ３，６のサイズの組み合わせの適用範囲が広く、汎用性の高いものとなる。
【００２８】
なお、本参考例では、第１，第２のＬＳＩチップ３，６のサイズ（平面形状）が図４に示された場合であるため、上側の第２のＬＳＩチップ６が下側の第１のＬＳＩチップ３に接続されたボンディングワイヤ５の一部分と重なるように配置されるが、第２のＬＳＩチップ６のサイズが小さく、第１のＬＳＩチップ３の電極４の内側に配置されるような場合には、第２のＬＳＩチップ６が第１のＬＳＩチップ３に接続されるボンディングワイヤ５と重ならないことは言うまでもない。
【００２９】
〔参考例２〕
図２は本発明の参考例２におけるＭＣＰの断面図であり、図１と対応する部分には同一符号を付し、その説明を省略する。
【００３０】
この図２に示す参考例２では、絶縁性樹脂８の形成領域を第１のＬＳＩチップ３の表面全面としている。他の構成及び製造方法は参考例１と同様である。この参考例２によれば、参考例１と比べ、第２のＬＳＩチップ６が絶縁性樹脂８で固定される領域が広がり、積層する第２のＬＳＩチップ６のサイズを参考例１に比べて大きくしても、第２のＬＳＩチップ６へのワイヤボンディングを容易に行うことができる。
【００３１】
この参考例２の場合、絶縁性樹脂８を第１のＬＳＩチップ３の表面全面に形成するため、少なくとも第１のＬＳＩチップ３と第２のＬＳＩチップ６とが重なり合う領域の全部に絶縁性樹脂８が形成されることになる。
【００３２】
〔参考例３〕
図３は本発明の参考例３におけるＭＣＰの断面図であり、図１と対応する部分には同一符号を付し、その説明を省略する。
【００３３】
この図３に示す参考例３では、リードフレームのダイパッド２のサイズ（平面形状）を第２のＬＳＩチップ６のサイズ（平面形状）とほぼ同等にしておき、第２のＬＳＩチップ６を固定する絶縁性樹脂８の形成領域を第２のＬＳＩチップ６の裏面全面から第１のＬＳＩチップ４及びダイパッド２の表面に至る領域としたものであり、他の構成及び製造方法は参考例１と同様である。この構成であれば、第２のＬＳＩチップ６の電極７の位置に対応する裏面が絶縁性樹脂８で固定されているため、第２のＬＳＩチップ６へのワイヤボンディング性が向上し、参考例１、参考例２よりも更に、第１のＬＳＩチップ３と第２のＬＳＩチップ６のサイズ差を大きくすることができ、適用範囲をさらに広げることができるものである。
【００３４】
この参考例３の場合、絶縁性樹脂８が第２のＬＳＩチップ６の裏面全面の下に形成されるため、第１のＬＳＩチップ３と第２のＬＳＩチップ６とが重なり合う領域の全部に絶縁性樹脂８が形成されることは言うまでもなく、図３に示されるように第１のＬＳＩチップ３の少なくとも一部の側面にも絶縁性樹脂８が形成されることになる。
【００３５】
上記の参考例１〜３では、パッケージングは樹脂封止によるＱＦＰやＳＯＰの場合について示したが、キャリアを用いるＣＳＰやＢＧＡのパッケージでもかまわない。このＣＳＰやＢＧＡのパッケージの場合を図５に示す。図５の（ａ），（ｂ），（ｃ）はそれぞれ参考例１，２，３に対応したものである。図５において、３１はキャリアと呼ばれる配線基板（支持体）であり、この配線基板３１は、一般にセラミックやエポキシ樹脂からなる複数層の絶縁基板に銅配線されたもので、通常パッケージサイズがキャリア（配線基板３１）のサイズとなる。３２，３３は配線基板３１の電極部であり、電極部３２が第１のＬＳＩチップ３の電極４に接続され、電極部３３が第２のＬＳＩチップ６の電極７に接続されている。なお、支持体の素子載置部は、図５（ａ），（ｂ）の場合には配線基板３１上で第１のＬＩチップ３が載置された部分であり、図５（ｃ）の場合には配線基板３１上で第１のＬＳＩチップ３が載置された部分および絶縁性樹脂８が形成されている部分である。
【００３６】
〔参考例４〕
図６は本発明の参考例４におけるＭＣＰの断面図であり、図１と対応する部分には同一符号を付している。
【００３７】
本参考例のＭＣＰは、参考例１〜３のように第１のＬＳＩチップ３と第２のＬＳＩチップ６とを厚い絶縁性樹脂８で固着するのではなく、第１と第２のＬＳＩチップ３，６の間にリードフレームのダイパッド２を挟み込み、第１のＬＳＩチップ３の表面がダイパッド２の下面に固着され、第２のＬＳＩチップ６の裏面がダイパッド２の上面に固着されている。そして、第１のＬＳＩチップ３の電極４とインナーリード１とを接続しているボンディングワイヤ５の高さをダイパッド２の厚みより低くしている。
【００３８】
この参考例４におけるＭＣＰの製造方法は、まず、第１のＬＳＩチップ３をリードフレームのダイパッド２の下面にダイボンドする。このときダイボンドされる領域及びダイパッドサイズは第１のＬＳＩチップ３の電極４部より内側となる。図示はしていないが、絶縁性のエポキシやポリイミド系の樹脂を用い加熱により樹脂を硬化し、第１のＬＳＩチップ３を固定する。次に、第１のＬＳＩチップ３の電極４とインナーリード１を金属細線であるボンディングワイヤ５で接続する。このときのボンディングワイヤ５のループ高さはダイパッド２の厚み（８０μｍ〜２００μｍ程度）よりも低くなければならず、ループ高さは５０μｍ〜１００μｍ程度である。その後、第２のＬＳＩチップ６の裏面をダイパッド２の上面にダイボンドし、第２のＬＳＩチップ６の電極７とインナーリード１を金属細線であるボンディングワイヤ９で接続する。最後に外部電極であるアウターリード１１のみが露出するように封止樹脂１０で成形する。
【００３９】
本参考例によれば、第１と第２のＬＳＩチップ３，６でダイパッド２を挟み込み、第１のＬＳＩチップ３の電極４とインナーリード１とを接続しているボンディングワイヤ５の高さをダイパッド２の厚みより低くすることで、第２のＬＳＩチップ６のサイズに関係なく組立でき、ボディ厚みが１ｍｍ以下の薄型パッケージの形成が可能となる。したがって、２つのＬＳＩチップ３，６のサイズの制約を少なくし、２つのＬＳＩチップ３，６のサイズの組み合わせの適用範囲を広くでき、また、薄型の装置を実現できる。
【００４０】
〔参考例５〕
図７（ａ）は本発明の参考例５におけるＭＣＰの断面図であり、２Ａは立体型ダイパッドであり、その他図１と対応する部分には同一符号を付している。また、図７（ｂ）は立体型ダイパッド２Ａの平面図である。
【００４１】
本参考例のＭＣＰは、図６のダイパッド２に代えて、立体型ダイパッド２Ａを用いた構成であり、他は図６と同様である。立体型ダイパッド２Ａは、下面に第１のＬＳＩチップ３が固着される第１のチップ固着部２ａと、上面に第２のＬＳＩチップ６が固着される第２のチップ固着部２ｂと、第１のチップ固着部２ａが第２のチップ固着部２ｂの下方に位置するように第１のチップ固着部２ａと第２のチップ固着部２ｂとを連結する連結部２ｃとを備えるように、リードフレームが加工され形成されている。
【００４２】
本参考例におけるＭＣＰの製造方法は、まず、第１のＬＳＩチップ３をリードフレームの立体型ダイパッド２Ａの第１のチップ固着部２ａの下面にダイボンドする。このときダイボンドされる領域及び第１のチップ固着部２ａのサイズは第１のＬＳＩチップ３の電極４部より内側となる。図示はしていないが、絶縁性のエポキシやポリイミド系の樹脂を用い加熱により樹脂を硬化し、第１のＬＳＩチップ３を固定する。次に、第１のＬＳＩチップ３の電極４とインナーリード１を金属細線であるボンディングワイヤ５で接続する。このときのボンディングワイヤ５のループ高さは立体型ダイパッド２Ａの高さ（〜３００μｍ程度）よりも低くなければならず、ループ高さは〜２５０μｍ程度である。その後、第２のＬＳＩチップ６の裏面を立体型ダイパッド２Ａの第２のチップ固着部２ｂの上面にダイボンドし、第２のＬＳＩチップ６の電極７とインナーリード１を金属細線であるボンディングワイヤ９で接続する。最後に外部電極であるアウターリード１１のみが露出するように封止樹脂１０で成形する。
【００４３】
本参考例によれば、図６に示された参考例４に比べ、第１のＬＳＩチップ３の電極４に接続する金属細線であるボンディングワイヤ５の高さ制限が緩和され、金属細線径φ２５μｍから３０μｍでワイヤー長６ｍｍ程度までのワイヤリングが可能となり、チップサイズの適用範囲が飛躍的に改善される。
【００４４】
〔第１の実施の形態〕
図８は本発明の第１の実施の形態におけるＭＣＰの断面図である。図８において、１２は絶縁性樹脂からなる両面接着の絶縁テープである。その他図１と対応する部分には同一符号を付している。
【００４５】
本実施の形態のＭＣＰは、インナーリード１を第１のＬＳＩチップ３の表面とオーバーラップさせ、オーバーラップ部分のインナーリード１を第１のＬＳＩチップ３の表面に絶縁テープ１２で固着し、第１のＬＳＩチップ３の表面と第１のＬＳＩチップ３に接続されたボンディングワイヤ５とを覆うように絶縁性樹脂８を形成し、その絶縁性樹脂８上に第２のＬＳＩチップ６を固着している。
【００４６】
本実施の形態におけるＭＣＰの製造方法は、まず、第１のＬＳＩチップ３をリードフレームのインナーリード１の下面に絶縁テープ１２を介して固定し、第１のＬＳＩチップ３の電極４とインナーリード１を金属細線であるボンディングワイヤ５で接続する。その後、絶縁性樹脂８で第１のＬＳＩチップ３の表面を覆う。このとき、ボンディングワイヤ５と第１のＬＳＩチップ３の電極４とインナーリード１の一部とを覆う。絶縁性樹脂８の上に第２のＬＳＩチップ６をダイボンドし、第２のＬＳＩチップ６の電極７とインナーリード１を金属細線であるボンディングワイヤ９で接続する。最後に外部電極であるアウターリード１１のみが露出するように封止樹脂１０で成形する。
【００４７】
本実施の形態によれば、第１のＬＳＩチップ３の表面と第１のＬＳＩチップ３に接続されたボンディングワイヤ５とを覆うように絶縁性樹脂８を形成し、その絶縁性樹脂８上に第２のＬＳＩチップ６を固着することにより、第２のＬＳＩチップ６が第１のＬＳＩチップ３に接続されたボンディングワイヤ５と接触することがなく、第１，第２のＬＳＩチップ３，６のチップサイズの制約を無くし、搭載可能なチップサイズの組み合わせの適用範囲を広くできる。
【００４８】
〔参考例６〕
図９（ａ）は本発明の参考例６におけるＭＣＰの樹脂封止前の平面図、図９（ｂ）は図９（ａ）におけるＡ−Ａ′断面図、図９（ｃ）は図９（ａ）におけるＢ−Ｂ′断面図である。また、図１０は本発明の参考例６におけるＭＣＰに使用するリードフレームの製造工程を示す工程順平面図である。
【００４９】
図９、図１０において、１３はリードフレームの第１のインナーリード、１４はリードフレームのダイパッド、１５は第２のＬＳＩチップ（第２の半導体チップ）、１６は第２のＬＳＩチップ１５の電極、１７は第２のＬＳＩチップ１５を接続するボンディングワイヤ、１８は第１のＬＳＩチップ（第１の半導体チップ）、１９は第１のＬＳＩチップ１８の電極、２１は第１のＬＳＩチップ１８を接続するボンディングワイヤ、２２は第１と第２のインナーリード１３，２４ａを接続するボンディングワイヤ、２３は絶縁性貼り付けテープ、２４ａはリードフレームの第２のインナーリード、２４ｂは小ダイパッド、２５はＩＣチップを示すものである。
【００５０】
本参考例のＭＣＰは、アウターリード（図示せず）と、アウターリードと連続した第１のインナーリード１３と、第１のインナーリード１３よりダウンセットされたダイパッド１４と、ダイパッド１４と第１のインナーリード１３との間に配置されダイパッド１４と同一平面上の位置になるようにダウンセットされた第２のインナーリード２４ａおよび小ダイパッド２４ｂとを有するリードフレームを用いたものである。他の構成については、以下の製造方法に代えて説明する。
【００５１】
本参考例におけるＭＣＰの製造方法は、第１のＬＳＩチップ１８をダウンセットされたダイパッド１４にダイボンドし、次に第２のＬＳＩチップ１５を第１のＬＳＩチップ１８の上に設置し固着する。このとき図示はしていないが、第２のＬＳＩチップ１５と第１のＬＳＩチップ１８との間に絶縁性のエポキシやポリイミド系の樹脂を介し、加熱によりその樹脂を硬化し、固着する。これと前後してＩＣチップ２５も小ダイパッド２４ｂにダイボンドされる。次に第１のＬＳＩチップ１８の電極１９とリードフレームの第２のインナーリード２４ａとを金属細線であるボンディングワイヤ２１で接続し、さらに第２のインナーリード２４ａと第１のインナーリード１３とを金属細線であるボンディングワイヤ２２で接続し、ＩＣチップ２５と第１のインナーリード１３及び第１のＬＳＩチップ１８の電極１９とを金属細線であるボンディングワイヤで接続する。その後、第２のＬＳＩチップ１５の電極１６と第１のインナーリード１３をボンディングワイヤ１７で接続する。最後に外部電極であるアウターリードのみが露出するように封止樹脂（図示せず）を形成する。
【００５２】
この図９の構成によれば、前述のリードフレームを用いたことにより、第１のＬＳＩチップ１８と第２のＬＳＩチップ１５のボンディングワイヤが交差しない。また、第１のＬＳＩチップ１８の電極１９をそのチップ形状（四角形）の１組の対向する２辺側にのみ形成しているため、図９のＢ−Ｂ′断面方向に対しては２つのチップのサイズの組み合わせの適用範囲を広くとれる。さらに、ダイパッド１４の高さを図９より高くして第２のＬＳＩチップ１５をインナーリード１３上にオーバーラップさせることも可能となる。
【００５３】
また、本参考例に用いられるリードフレームは、まず図１０（ａ）に示すように、央部にダイパッド１４が設けられ、その周囲に第１のインナーリード１３が設けられ、ダイパッド１４と第１のインナーリード１３との間にダイパッド１４から接続された第２のインナーリード２４ａ及び小ダイパッド２４ｂが設けられたリードフレーム（仕掛品）を形成する。次に、図１０（ｂ）に示すように、第２のインナーリード２４ａ及び小ダイパッド２４ｂの下面に絶縁性の貼り付けテープ２３をダイパッド１４を保持するサポートリード（吊りリード）に重なるように貼り付ける。次に、図１０（ｃ）に示すように、第２のインナーリード２４ａ及び小ダイパッド２４ｂをダイパッド１４から切り離し（図１０（ａ）のＣが切り離す部分を示す）、その後、ダイパッド１４と第２のインナーリード２４ａ及び小ダイパッド２４ｂとが第１のインナーリード１３より下になるようにサポートリードにダウンセット部２６を設ける。
【００５４】
このように、第２のインナーリード２４ａを、第１のインナーリード１３よりダウンセットされたダイパッド１４と同一平面上に位置させることでＭＣＰのワイヤーリングが容易にできる。また、第２のインナーリード２４ａの領域に小ダイパッド２４ｂを設けることによりＩＣチップ２５（図９）を搭載することも可能となる。
【００５５】
なお、本参考例では、第２のインナーリード２４ａおよび小ダイパッド２４ｂを、ダイパッド１４と同一平面上に位置させたが、第１のインナーリード１３より下に位置するようにダウンセットしてあれば、ダイパッド１４と同一平面上より上に位置させてあっても同様の効果が得られる。この場合、例えば、図１０のダウンセット部２６に加え、サポートリードの貼り付けテープ２３とダイパッド１４との間にもダウンセット部を設けることにより、ダイパッド１４より上でかつ第１のインナーリード１３より下に、第２のインナーリード２４ａおよび小ダイパッド２４ｂを位置させることができる。
【００５６】
なお、ＩＣチップ２５を搭載する必要がない場合には小ダイパッド２４ｂを設けなくてもよいことは言うまでもない。
【００５７】
〔参考例７〕
図１１（ａ）は本発明の参考例７におけるＭＣＰの樹脂封止前の平面図、図１１（ｂ）は図１１（ａ）におけるＡ−Ａ′断面図、図１１（ｃ）は図１１（ａ）におけるＢ−Ｂ′断面図である。図１１において、１３ａはインナーリード１３においてその先端部１３ｂを下に位置させるためのダウンセット部であり、その他の図９と対応する部分には同一符号を付している。
【００５８】
本参考例のＭＣＰに用いられるリードフレームは、アウターリード（図示せず）と、アウターリードと連続し先端部１３ｂがダウンセットされたインナーリード１３と、インナーリード１３の先端部１３ｂを除いた部分よりダウンセットされたダイパッド１４とを有する。インナーリード先端部１３ｂは、ダイパッド１４と同一平面上もしくは同一平面上より上側にダウンセットされ、ダウンセットされる高さは１００から４００μｍの範囲である。ＭＣＰの他の構成については、以下の製造方法に代えて説明する。
【００５９】
本参考例におけるＭＣＰの製造方法は、第１のＬＳＩチップ１８をダウンセットされたダイパッド１４にダイボンドし、次に第２のＬＳＩチップ１５を第１のＬＳＩチップ１８の上に設置し固着する。このとき図示はしていないが、第２のＬＳＩチップ１５と第１のＬＳＩチップ１８との間に絶縁性のエポキシやポリイミド系の樹脂を介し、加熱によりその樹脂を硬化し、固着する。次に第１のＬＳＩチップ１８の電極１９とダウンセットされたインナーリード先端部１３ｂとを金属細線であるボンディングワイヤ２１で接続する。さらに第２のＬＳＩチップ１５の電極１６とインナーリード１３のダウンセットされた部分より外側を金属細線であるボンディングワイヤ１７で接続する。第１，第２のＬＳＩチップ１８，１５に接続されたそれぞれのボンディングワイヤ２１，１７は高さ方向では接触しない構造となる。最後に外部電極であるアウターリードのみが露出するように封止樹脂（図示せず）を形成する。
【００６０】
この図１１の構成によれば、前述のリードフレームを用いたことにより、第１のＬＳＩチップ１８と第２のＬＳＩチップ１５のボンディングワイヤが交差しない。また、第１のＬＳＩチップ１８の電極１９をそのチップ形状（四角形）の１組の対向する２辺側にのみ形成しているため、図１１のＢ−Ｂ′断面方向に対しては２つのチップのサイズの組み合わせの適用範囲を広くとれる。さらに、ダイパッド１４の高さを図１１より高くして第２のＬＳＩチップ１５をインナーリード１３上にオーバーラップさせることも可能となる。さらに、ボンディングワイヤの高さ（上下２つのチップより交差している部分）が、より低い高さにおいてワイヤリングできることが可能となり、パッケージボディ厚１ｍｍ以下の薄型パッケージに適用できる。
【００６１】
【発明の効果】
以上のように、本発明によれば、積層する上側の第２の半導体チップの裏面を、下側の第１の半導体チップに電極に接続された金属細線より高い位置になる構造であるため、積み重ねる２つの半導体チップのサイズの制約が無く、ＭＣＰの適用範囲が広く、コストの安い、小型・高密度・高機能の積層型半導体装置を提供することができるものである。
【図面の簡単な説明】
【図１】 本発明の参考例１における半導体装置の製造方法の工程順断面図。
【図２】 本発明の参考例２における半導体装置の断面図。
【図３】 本発明の参考例３における半導体装置の断面図。
【図４】 本発明の参考例における第１のＬＳＩチップ及び第２のＬＳＩチップの組み合わせ例を示す平面図。
【図５】 本発明の参考例１，２，３における他の例を示す半導体装置の断面図。
【図６】 本発明の参考例４における半導体装置の断面図。
【図７】 本発明の参考例５における半導体装置の断面図及びそれに用いられた立体型ダイパッドの平面図。
【図８】 本発明の第１の実施の形態における半導体装置の断面図。
【図９】 本発明の参考例６における半導体装置の平面図および断面図。
【図１０】 本発明の参考例６における半導体装置に使用するリードフレームの製造方法を示す工程順の要部平面図。
【図１１】 本発明の参考例７における半導体装置の平面図および断面図。
【図１２】 従来の半導体装置の断面図。
【符号の説明】
１ リードフレームのインナーリード
２ リードフレームのダイパッド
２Ａ 立体型ダイパッド
２ａ 立体型ダイパッドの第１のチップ固着部
２ｂ 立体型ダイパッドの第２のチップ固着部
２ｃ 立体型ダイパッドの連結部
３ 第１のＬＳＩチップ
４ 第１のＬＳＩチップの電極
５ 第１のＬＳＩチップを接続するボンディングワイヤ
６ 第２のＬＳＩチップ
７ 第２のＬＳＩチップの電極
８ 絶縁性樹脂
９ 第２のＬＳＩチップを接続するボンディングワイヤ
１０ 封止樹脂
１１ リードフレームのアウターリード
１２ 絶縁テープ
１３ リードフレームの（第１の）インナーリード
１３ａ インナーリードのダウンセット部
１３ｂ インナーリードの先端部
１４ ダイパッド
１５ 第２のＬＳＩチップ
１６ 第２のＬＳＩチップの電極
１７ 第２のＬＳＩチップを接続するボンディングワイヤ
１８ 第１のＬＳＩチップ
１９ 第１のＬＳＩチップの電極
２１ 第１のＬＳＩチップを接続するボンディングワイヤ
２２ 第１と第２のインナーリードを接続するボンディングワイヤ
２３ 絶縁性貼り付けテープ
２４ａ リードフレームの第２のインナーリード
２４ｂ 小ダイパッド
２５ ＩＣチップ
Claims (1)
- インナーリード及びアウターリードとなるリードを有するリードフレームを用い、第１の半導体チップの上部に第２の半導体チップが搭載された半導体装置であって、
前記第１の半導体チップの表面の周辺部と重なるように配置されたインナーリードを前記第１の半導体チップの表面に絶縁テープを介して固着し、前記第１の半導体チップの表面の電極と前記インナーリードとを金属細線で接続し、前記第１の半導体チップの表面及び、前記金属細線の前記第１の半導体チップの表面の電極との接続部から前記インナーリードとの接続部までを絶縁性樹脂で覆い、前記第２の半導体チップを前記絶縁性樹脂上に設置し、前記第２の半導体チップの表面の電極と前記インナーリードとを電気的に接続し、前記第１の半導体チップ及び前記第２の半導体チップを封止樹脂で覆い、前記封止樹脂の外部に前記アウターリードを露出したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133324A JP3842241B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003133324A JP3842241B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23490499A Division JP3497775B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347504A JP2003347504A (ja) | 2003-12-05 |
| JP3842241B2 true JP3842241B2 (ja) | 2006-11-08 |
Family
ID=29774789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003133324A Expired - Fee Related JP3842241B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3842241B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004303841A (ja) * | 2003-03-28 | 2004-10-28 | Lintec Corp | 半導体装置、半導体装置の製造方法およびスペーサ |
| JP4643341B2 (ja) * | 2005-04-08 | 2011-03-02 | 株式会社東芝 | 半導体装置 |
| US7163839B2 (en) * | 2005-04-27 | 2007-01-16 | Spansion Llc | Multi-chip module and method of manufacture |
| JP2008041999A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| WO2014132835A1 (ja) * | 2013-02-26 | 2014-09-04 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
2003
- 2003-05-12 JP JP2003133324A patent/JP3842241B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347504A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US7432583B2 (en) | Leadless leadframe package substitute and stack package | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3631120B2 (ja) | 半導体装置 | |
| US6762079B2 (en) | Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure | |
| JP3865055B2 (ja) | 半導体装置の製造方法 | |
| KR100445073B1 (ko) | 듀얼 다이 패키지 | |
| JP2609382B2 (ja) | 半導体装置 | |
| US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
| JP4633971B2 (ja) | 半導体装置 | |
| US7067413B2 (en) | Wire bonding method, semiconductor chip, and semiconductor package | |
| JP2004063767A (ja) | 半導体装置 | |
| CN111293088A (zh) | 具有激光可激活模塑化合物的半导体封装 | |
| JP2005317975A (ja) | ソルダバンプとゴールドバンプとの接合を持つシステムインパッケージ及びその製造方法 | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP3842241B2 (ja) | 半導体装置 | |
| JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
| JP3670625B2 (ja) | 半導体装置およびその製造方法 | |
| JP4050199B2 (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| US7323361B2 (en) | Packaging system for semiconductor devices | |
| KR100610916B1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |