JP3734979B2 - シリコン半導体基板及びその製造方法 - Google Patents
シリコン半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP3734979B2 JP3734979B2 JP07839399A JP7839399A JP3734979B2 JP 3734979 B2 JP3734979 B2 JP 3734979B2 JP 07839399 A JP07839399 A JP 07839399A JP 7839399 A JP7839399 A JP 7839399A JP 3734979 B2 JP3734979 B2 JP 3734979B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- wafer
- grown
- single crystal
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はシリコン単結晶及びその製造方法に関するものであって、酸化膜耐圧特性に優れた品質のシリコンウェハ及びその製造方法に関するものである。
【０００２】
【従来の技術】
高集積ＭＯＳデバイスの基板として用いられるチョクラルスキー法（ＣＺ法）により製造されるシリコン単結晶ウェハには、酸化膜耐圧特性などのデバイス特性に悪影響を与えないような高品質な結晶が求められている。
【０００３】
近年、結晶育成直後のシリコン単結晶中に、酸化膜耐圧特性のうちの初期絶縁破壊特性（ＴＺＤＢ特性）を劣化させる結晶欠陥が存在することが明らかとなってきた。それらの結晶欠陥は選択エッチング法、アンモニア系のウェハ洗浄、あるいは赤外散乱・赤外干渉を用いた結晶欠陥評価法で検出されるものであり、総じてｇｒｏｗｎ−ｉｎ欠陥と呼ばれる。これらの欠陥の実体はいずれも八面体ボイド欠陥であり、特にアンモニア系のウェハ洗浄後に八面体ボイド欠陥が表面にエッチピットとして顕在化したものはＣＯＰ（Crystal Originated Particle）と呼ばれている（J. Ryuta, E. Morita, T. Tanaka and Y. Shimanuki, Jpn. J.
Appl. Phys. 29, L1947(1990)）。
【０００４】
このＣＯＰ等のｇｒｏｗｎ−ｉｎ欠陥を減らすことを目的とした結晶製造方法として、例えば、特開昭５９−２０２６４号公報で規定するような水素雰囲気１００％中での熱処理を行うことで、ウェハ表面のＣＯＰを低減できることが知られている。またこの水素雰囲気熱処理を施すシリコン基板として、特開平１０−２０８９８７号公報で規定するような赤外トモグラフで検出されるｇｒｏｗｎ−ｉｎ欠陥（Laser Scattering Tomography Defect; LSTD）密度が３×１０6／ｃｍ3以上、もしくはＳｅｃｃｏエッチング液で検出されるｇｒｏｗｎ−ｉｎ欠陥（Flow Pattern Defect; FPD）が３×１０6／ｃｍ3以上存在するような基板を用いることで、表面のＣＯＰがより顕著に低減できることが知られている。
【０００５】
しかしこのような熱処理は欠陥低減に有効であるものの、水素という爆発の危険性のあるガスを取り扱うため、安全上の防護対策を施した特殊な炉が必要となり、ウェハのコストアップに繋がるものであった。
【０００６】
【発明が解決しようとする課題】
従って、本発明は、半導体デバイス用のシリコン単結晶基板において、デバイス作成上問題になる結晶欠陥を、水素雰囲気等の熱処理を用いずに安価にしかも効率よく低減させてなるシリコン半導体基板、およびその製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明者らは、上記課題を解決するために、鋭意検討研究を行なった結果、特別な防護設備のない通常の熱処理炉を使用して、水素を用いない非酸化性雰囲気熱処理を用いた。また熱処理用シリコン基板として、内部に存在するｇｒｏｗｎ−ｉｎ欠陥を結晶育成条件で制御することにより、熱処理で消滅しやすいような性質を持つｇｒｏｗｎ−ｉｎ欠陥を作り込んだ。そして、ｇｒｏｗｎ−ｉｎ欠陥の密度・サイズと熱処理温度・雰囲気・時間を変化させて試験を行った結果、表面ＣＯＰが少なくなるような組み合わせを見いだし、本発明を完成したものである。
【０００８】
すなわち、上記課題を解決する本発明は、（１）ウェハ表面から５０μｍより深い領域の直径換算で５０ｎｍ以上の欠陥密度が３×１０6／ｃｍ3以上でかつ表面から１μｍより浅い領域での０．１μｍ以上のＣＯＰ密度が３×１０5／ｃｍ3以下であることを特徴とするシリコンウェハである。
【０００９】
本発明はまた、（２）ＣＺ法により製造されたシリコン単結晶であって、結晶育成中の融液温度〜８００℃までを２℃／分以上の冷却速度で育成した単結晶から切り出したシリコンウェハを、不純物５ｐｐｍ以下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑えられている非酸化性雰囲気中において１１５０℃以上で［７３−０．０６×温度（℃）］時間以上熱処理することを特徴とするシリコンウェハの製造方法である。
【００１０】
本発明はさらに、（３）ＣＺ法により製造されたシリコン単結晶であって、結晶育成中の融液温度〜８００℃までを２℃／分以上の冷却速度で、かつ８００℃〜４００℃までを１℃／分以上の冷却速度で育成した単結晶から切り出したシリコンウェハを、不純物５ｐｐｍ以下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑えられている非酸化性雰囲気中において１１５０℃以上で［７３−０．０６×温度（℃）］時間以上熱処理することを特徴とするシリコンウェハの製造方法である。
【００１１】
本発明はまた、（４）上記（１）記載のシリコンウェハを製造するために用いられるシリコン単結晶であって、ａｓ ｇｒｏｗｎのホイドサイズ分布において１４０ｎｍ（球の直径換算）以上のサイズのものが１０5／ｃｍ3以下であることを特徴とするシリコン単結晶である。
【００１２】
【発明の実施の形態】
本発明者らは、種々の育成条件で育成したシリコン半導体基板において、基板中に存在するｇｒｏｗｎ−ｉｎ欠陥の密度・サイズを調査した。その結果、図１に示すように結晶育成中の冷却条件を急冷にすることで、ｇｒｏｗｎ−ｉｎ欠陥の密度が増加し、サイズが低下することが明らかとなった。密度が増加する理由は、結晶育成条件が急冷になることで、ｇｒｏｗｎ−ｉｎ欠陥の構成要素となる点欠陥の過飽和度が増加して、ｇｒｏｗｎ−ｉｎ欠陥の核形成速度が高くなったためと解釈できる。またサイズが低下した原因は、結晶育成条件が急冷となることでｇｒｏｗｎ−ｉｎ欠陥の成長に要する時間が短くなったためと解釈できる。これらの結晶を種々の条件で熱処理した後に、デバイス特性の指標である酸化膜耐圧特性を調べた結果、１４０ｎｍ以上のｇｒｏｗｎ−ｉｎ欠陥が１０5／ｃｍ3以上存在していたシリコン単結晶基板は、どの条件でも特性が良くなかった。これは１４０ｎｍ以上のｇｒｏｗｎ−ｉｎ欠陥は熱処理によって消滅しないためと考えられる。よって熱処理用基板としては１４０ｎｍ以上のｇｒｏｗｎ−ｉｎ欠陥が１０5／ｃｍ3以下であるものが有効であることが分かった。このようなシリコン基板を製造するための結晶育成条件としては、融点〜８００℃までの温度を２℃／分以上、より好ましくは２〜５℃／分、及び８００〜４００℃までの温度範囲を１℃／分以上、より好ましくは１〜３℃／分の冷却速度をもって育成することが有効である。このような条件で製造したシリコン基板の直径換算で５０ｎｍ以上の欠陥密度は３×１０6／ｃｍ3以上になる。これは通常の結晶製造条件ではｇｒｏｗｎ−ｉｎ欠陥の構成要素となる点欠陥の総量が常に一定となってしまうため、個々のｇｒｏｗｎ−ｉｎ欠陥のサイズが小さくなった分だけｇｒｏｗｎ−ｉｎ欠陥の個数が増えてしまうと解釈できる。
【００１３】
なお本発明において、このようなシリコン単結晶を製造するためのＣＺ法におけるその他の条件としては特に限定されるものではなく、また通常のＣＺ法のみならず、例えば、磁場印可ＣＺ法等の従来知られる種々の付加的要件を付したＣＺ法を用いることも可能である。
【００１４】
さらに、上記で述べたようなｇｒｏｗｎ−ｉｎ欠陥密度・サイズを制御した基板を用いて、酸化膜耐圧特性に優れたシリコン基板を製造できるような熱処理条件を詳細に検討した結果、温度については１１５０℃以上が有効であることが分かった。これは熱処理温度が低くなるほど熱処理中のｇｒｏｗｎ−ｉｎ欠陥の収縮速度が小さくなるためである。時間については１１５０℃で４時間以上、１２００℃では１時間以上ということから熱処理温度に対して［７３−０．０６×温度（℃）］時間以上の熱処理が有効であることが分かった。これは熱処理時間が高くなるほど熱処理中のｇｒｏｗｎ−ｉｎ欠陥の収縮速度が大きくなるため、時間が短くても十分な特性が出るためと解釈できる。なお、熱処理温度の上限温度としては、１３００℃程度である。このような温度以上では、酸素の外方拡散がおきにくく、シリコンウェハにスリップが入りやすくなる虞れがあるためである。
【００１５】
熱処理雰囲気としては、非酸化性雰囲気であれば特に限定されるものではなくいずれを用いても良いが、アルゴンガスが安価であり、工業的には最も望ましい。ガス中の不純物、例えば酸素、水分は５ｐｐｍ以下が望ましい。これは５ｐｐｍ超の不純物が混入していると表面あれの原因となるためである。また熱処理後の酸化膜厚が２ｎｍ以下に抑えられているような条件では表面ＣＯＰ密度の低減効果が最も著しい。これは表面に酸化膜が付着することによって酸化膜から酸素が内部に拡散し、ｇｒｏｗｎ−ｉｎ欠陥の内壁に取り付くことで内壁酸化膜が成長してしまうためと解釈される。
【００１６】
上記に述べたようなシリコン基板、及び熱処理条件で作成したシリコン基板はいずれも、表面から１μｍまでの深さの０．１μｍ以上のＣＯＰ密度が３×１０5／ｃｍ3以下で、かつ表面から５０μｍより深い位置のｇｒｏｗｎ−ｉｎ欠陥密度が３×１０6／ｃｍ3以上になっていることが分かった。これは表面から１μｍ未満の深さにあるｇｒｏｗｎ−ｉｎ欠陥は消滅して密度が１０5／ｃｍ3以下になり、表面から５０μｍより深い位置にあるｇｒｏｗｎ−ｉｎ欠陥は消えずに残って熱処理によって大きくなったためと解釈できる。
【００１７】
【実施例】
以下に本発明の実施例を挙げて説明するが、本発明はこれらの実施例の記載によって何ら限定されるものではない。
実施例１
本実施例では通常のＣＺ法によるシリコン単結晶製造に用いられる単結晶製造装置を利用して、融点から８００℃までの冷却条件を表１のように制御してシリコン単結晶Ａ、Ｂの引上成長を行った（なお、８００℃未満の温度域での冷却速度はいずれも０．５℃／分であった。）。この条件で育成されたシリコン単結晶Ａ、Ｂはいずれも、導電型ｐ型（ボロンドープ）、結晶径１５０ｍｍ、抵抗率１０Ωｃｍであった。
【００１８】
このインゴットから切り出したウェハを、市販の縦型炉を用いて熱処理を行った。熱処理条件は温度を１１００〜１２００℃、時間を０．５〜８時間とした。雰囲気は不純物が５ｐｐｍ以下のＡｒ１００％と、不純物が５ｐｐｍ以下のＡｒに０．０１ｖｏｌ％酸素を混入した条件とした。酸素を０．０１ｖｏｌ％混入した場合の熱処理後の酸化膜厚は２ｎｍ以上であった。
【００１９】
熱処理後のウェハの表面ＣＯＰを測定するため、Ｈ2Ｏ、Ｈ2Ｏ2、ＮＨ4ＯＨを組成とするＳＣｌ洗浄液で洗浄し、０．１１μｍ以上のパーティクルサイズとして検出されるＣＯＰを表面異物計で測定した。ＣＯＰ体積密度はＳＣｌの繰り返し洗浄を行った時のＣＯＰ増加数と一回のＳＣｌ洗浄でのシリコンウェハのエッチング量から求めた（森田他、第３９回応用物理学会春季予稿集第一分冊、ｐ２７８、１９９２）。
【００２０】
次にこのウェハの表面から５０μｍ、１００μｍ、３００μｍに存在するウェハ内部ボイド欠陥の平均密度を赤外干渉法で測定した。市販されている赤外干渉法による欠陥評価装置として、バイオラッド社のＯＰＰ（Optical Precipitate Profiler）を用いた。測定条件は、レーザーの二光束の焦点をウェハのミラー側表面からウェハ内部に入った位置５０μｍ、１００μｍ、３００μｍに設定し、ミラー面に対して平行にウェハを走査した。その時に二光束の位相差を電気的に信号処理して得られる強度が０．２Ｖ以上となる欠陥をカウントした。得られたサイズ分布からゴーストシグナルを除去した後に、それぞれの深さで欠陥の総密度を算出し、三箇所の平均値を求めた。なお、上記３カ所のウェハ内部ボイド欠陥密度はどの熱処理水準のウェハでも１０％以内の誤差で一致しており、５０μｍより深い場所ではウェハ内部ボイド欠陥密度の変化は見られなかった。
【００２１】
また酸化膜耐圧を評価するために、同時バッチで熱処理した別のウェハを用いて１０００℃乾燥酸素中でウェハ上に２５０オングストロームのゲート酸化膜を積み、その上に厚み５０００オングストローム、面積２０ｍｍ3のボロンドープポリシリコン電極を積んだＭＯＳキャパシターを作成した。上記ＭＯＳキャパシターに電界を印可し、判定電流が０．１Ａ／ｃｍ2の時のゲート酸化膜にかかる平均電界が１１ＭＶ／ｃｍ以上を示すＭＯＳキャパシターの個数の割合を高Ｃモード合格率とした。
【００２２】
ウェハの欠陥評価結果を表２に示す。また電気特性評価結果を表３に示す。この結果から結晶Ａ、Ｂから切り出したウェハを、Ａｒ１００％で熱処理したもので、１１５０℃４時間以上、１２００℃１時間以上熱処理したものは、ウェハ内部の欠陥密度は３×１０6／ｃｍ3以上、かつウェハ表面のＣＯＰ密度が３×１０5／ｃｍ3以下であり、高Ｃモード合格率が９０％以上と良好であった。
【００２３】
なお、結晶Ａ、Ｂのａｓ ｇｒｏｗｎ結晶から切り出したミラーウェハのミラー面から深さ３００μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定したところ、いずれも直径換算で１４０ｎｍ以上のボイドの密度が１０5／ｃｍ3以下であった。
実施例２
本実施例では実施例１と同様な単結晶製造装置を利用して、融点から８００℃、８００℃から４００℃までの冷却条件を表１のように制御してシリコン単結晶Ｃ、Ｄの引上成長を行った。なお、シリコン単結晶Ｄの冷却条件は単結晶Ｂと同じである。この条件で育成されたシリコン単結晶は、導電型ｐ型（ボロンドープ）、結晶径１５０ｍｍ、抵抗率１０Ωｃｍであった。
【００２４】
この単結晶から切り出したウェハについて実施例１と同様に熱処理を行った後の欠陥密度、熱処理後の酸化膜耐圧特性を評価した。その結果を表４、５に示す。この結果から結晶Ｃ、Ｄから切り出したウェハをＡｒ１００％で熱処理したもので、１１５０℃４時間以上、１２００℃１時間以上熱処理したものは、ウェハ内部の欠陥密度は３×１０6／ｃｍ3以上、かつウェハ表面のＣＯＰ密度が３×１０5／ｃｍ3以下であり、高Ｃモード合格率が９０％以上と良好であった。特に結晶Ｃにおいては、Ａｒ１００％で熱処理したもので、１１５０℃４時間以上、１２００℃１時間以上熱処理したものは、高Ｃモード合格率が１００％となり、結晶Ｄより更に改善されていた。
【００２５】
なお、結晶Ｃ、Ｄのａｓ ｇｒｏｗｎ結晶から切り出したミラーウェハのミラー面から深さ３００μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定したところ、いずれも直径換算で１４０ｎｍ以上のボイドの密度が１０5／ｃｍ3以下であった。
比較例１
この比較例では実施例１と同様な単結晶製造装置を利用して、融点から８００℃、８００℃から４００℃までの冷却条件を表１のように制御してシリコン単結晶Ｅ、Ｆの引上成長を行った。この条件で育成されたシリコン単結晶は、導電型ｐ型（ボロンドープ）、結晶径１５０ｍｍ、抵抗率１０Ωｃｍであった。
【００２６】
この単結晶から切り出したウェハについて実施例１と同様の熱処理及び評価を行った。その結果を表６、７に示す。いずれの熱処理条件でもウェハ内部の欠陥密度は３×１０6／ｃｍ3未満、かつウェハ表面のＣＯＰ密度が３×１０5／ｃｍ3超であり、高Ｃモード合格率が９０％未満となり、実施例１と比べて劣るものであった。
【００２７】
なお、結晶Ｅ、Ｆのａｓ ｇｒｏｗｎ結晶から切り出したミラーウェハのミラー面から深さ３００μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定したところ、いずれも直径換算で１４０ｎｍ以上のボイドの密度が１０5／ｃｍ3超であった。
【００２８】
【表１】
【００２９】
【表２】
【００３０】
【表３】
【００３１】
【表４】
【００３２】
【表５】
【００３３】
【表６】
【００３４】
【表７】
【００３５】
【発明の効果】
本発明の製造方法によるシリコンウェハは、ＣＯＰ欠陥が少なく、酸化膜耐圧特性に優れたものであり、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウェハを製造するのに最適な結晶である。
【図面の簡単な説明】
【図１】は、赤外干渉法によるボイド欠陥密度・サイズの観察例である。
【発明の属する技術分野】
本発明はシリコン単結晶及びその製造方法に関するものであって、酸化膜耐圧特性に優れた品質のシリコンウェハ及びその製造方法に関するものである。
【０００２】
【従来の技術】
高集積ＭＯＳデバイスの基板として用いられるチョクラルスキー法（ＣＺ法）により製造されるシリコン単結晶ウェハには、酸化膜耐圧特性などのデバイス特性に悪影響を与えないような高品質な結晶が求められている。
【０００３】
近年、結晶育成直後のシリコン単結晶中に、酸化膜耐圧特性のうちの初期絶縁破壊特性（ＴＺＤＢ特性）を劣化させる結晶欠陥が存在することが明らかとなってきた。それらの結晶欠陥は選択エッチング法、アンモニア系のウェハ洗浄、あるいは赤外散乱・赤外干渉を用いた結晶欠陥評価法で検出されるものであり、総じてｇｒｏｗｎ−ｉｎ欠陥と呼ばれる。これらの欠陥の実体はいずれも八面体ボイド欠陥であり、特にアンモニア系のウェハ洗浄後に八面体ボイド欠陥が表面にエッチピットとして顕在化したものはＣＯＰ（Crystal Originated Particle）と呼ばれている（J. Ryuta, E. Morita, T. Tanaka and Y. Shimanuki, Jpn. J.
Appl. Phys. 29, L1947(1990)）。
【０００４】
このＣＯＰ等のｇｒｏｗｎ−ｉｎ欠陥を減らすことを目的とした結晶製造方法として、例えば、特開昭５９−２０２６４号公報で規定するような水素雰囲気１００％中での熱処理を行うことで、ウェハ表面のＣＯＰを低減できることが知られている。またこの水素雰囲気熱処理を施すシリコン基板として、特開平１０−２０８９８７号公報で規定するような赤外トモグラフで検出されるｇｒｏｗｎ−ｉｎ欠陥（Laser Scattering Tomography Defect; LSTD）密度が３×１０6／ｃｍ3以上、もしくはＳｅｃｃｏエッチング液で検出されるｇｒｏｗｎ−ｉｎ欠陥（Flow Pattern Defect; FPD）が３×１０6／ｃｍ3以上存在するような基板を用いることで、表面のＣＯＰがより顕著に低減できることが知られている。
【０００５】
しかしこのような熱処理は欠陥低減に有効であるものの、水素という爆発の危険性のあるガスを取り扱うため、安全上の防護対策を施した特殊な炉が必要となり、ウェハのコストアップに繋がるものであった。
【０００６】
【発明が解決しようとする課題】
従って、本発明は、半導体デバイス用のシリコン単結晶基板において、デバイス作成上問題になる結晶欠陥を、水素雰囲気等の熱処理を用いずに安価にしかも効率よく低減させてなるシリコン半導体基板、およびその製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明者らは、上記課題を解決するために、鋭意検討研究を行なった結果、特別な防護設備のない通常の熱処理炉を使用して、水素を用いない非酸化性雰囲気熱処理を用いた。また熱処理用シリコン基板として、内部に存在するｇｒｏｗｎ−ｉｎ欠陥を結晶育成条件で制御することにより、熱処理で消滅しやすいような性質を持つｇｒｏｗｎ−ｉｎ欠陥を作り込んだ。そして、ｇｒｏｗｎ−ｉｎ欠陥の密度・サイズと熱処理温度・雰囲気・時間を変化させて試験を行った結果、表面ＣＯＰが少なくなるような組み合わせを見いだし、本発明を完成したものである。
【０００８】
すなわち、上記課題を解決する本発明は、（１）ウェハ表面から５０μｍより深い領域の直径換算で５０ｎｍ以上の欠陥密度が３×１０6／ｃｍ3以上でかつ表面から１μｍより浅い領域での０．１μｍ以上のＣＯＰ密度が３×１０5／ｃｍ3以下であることを特徴とするシリコンウェハである。
【０００９】
本発明はまた、（２）ＣＺ法により製造されたシリコン単結晶であって、結晶育成中の融液温度〜８００℃までを２℃／分以上の冷却速度で育成した単結晶から切り出したシリコンウェハを、不純物５ｐｐｍ以下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑えられている非酸化性雰囲気中において１１５０℃以上で［７３−０．０６×温度（℃）］時間以上熱処理することを特徴とするシリコンウェハの製造方法である。
【００１０】
本発明はさらに、（３）ＣＺ法により製造されたシリコン単結晶であって、結晶育成中の融液温度〜８００℃までを２℃／分以上の冷却速度で、かつ８００℃〜４００℃までを１℃／分以上の冷却速度で育成した単結晶から切り出したシリコンウェハを、不純物５ｐｐｍ以下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑えられている非酸化性雰囲気中において１１５０℃以上で［７３−０．０６×温度（℃）］時間以上熱処理することを特徴とするシリコンウェハの製造方法である。
【００１１】
本発明はまた、（４）上記（１）記載のシリコンウェハを製造するために用いられるシリコン単結晶であって、ａｓ ｇｒｏｗｎのホイドサイズ分布において１４０ｎｍ（球の直径換算）以上のサイズのものが１０5／ｃｍ3以下であることを特徴とするシリコン単結晶である。
【００１２】
【発明の実施の形態】
本発明者らは、種々の育成条件で育成したシリコン半導体基板において、基板中に存在するｇｒｏｗｎ−ｉｎ欠陥の密度・サイズを調査した。その結果、図１に示すように結晶育成中の冷却条件を急冷にすることで、ｇｒｏｗｎ−ｉｎ欠陥の密度が増加し、サイズが低下することが明らかとなった。密度が増加する理由は、結晶育成条件が急冷になることで、ｇｒｏｗｎ−ｉｎ欠陥の構成要素となる点欠陥の過飽和度が増加して、ｇｒｏｗｎ−ｉｎ欠陥の核形成速度が高くなったためと解釈できる。またサイズが低下した原因は、結晶育成条件が急冷となることでｇｒｏｗｎ−ｉｎ欠陥の成長に要する時間が短くなったためと解釈できる。これらの結晶を種々の条件で熱処理した後に、デバイス特性の指標である酸化膜耐圧特性を調べた結果、１４０ｎｍ以上のｇｒｏｗｎ−ｉｎ欠陥が１０5／ｃｍ3以上存在していたシリコン単結晶基板は、どの条件でも特性が良くなかった。これは１４０ｎｍ以上のｇｒｏｗｎ−ｉｎ欠陥は熱処理によって消滅しないためと考えられる。よって熱処理用基板としては１４０ｎｍ以上のｇｒｏｗｎ−ｉｎ欠陥が１０5／ｃｍ3以下であるものが有効であることが分かった。このようなシリコン基板を製造するための結晶育成条件としては、融点〜８００℃までの温度を２℃／分以上、より好ましくは２〜５℃／分、及び８００〜４００℃までの温度範囲を１℃／分以上、より好ましくは１〜３℃／分の冷却速度をもって育成することが有効である。このような条件で製造したシリコン基板の直径換算で５０ｎｍ以上の欠陥密度は３×１０6／ｃｍ3以上になる。これは通常の結晶製造条件ではｇｒｏｗｎ−ｉｎ欠陥の構成要素となる点欠陥の総量が常に一定となってしまうため、個々のｇｒｏｗｎ−ｉｎ欠陥のサイズが小さくなった分だけｇｒｏｗｎ−ｉｎ欠陥の個数が増えてしまうと解釈できる。
【００１３】
なお本発明において、このようなシリコン単結晶を製造するためのＣＺ法におけるその他の条件としては特に限定されるものではなく、また通常のＣＺ法のみならず、例えば、磁場印可ＣＺ法等の従来知られる種々の付加的要件を付したＣＺ法を用いることも可能である。
【００１４】
さらに、上記で述べたようなｇｒｏｗｎ−ｉｎ欠陥密度・サイズを制御した基板を用いて、酸化膜耐圧特性に優れたシリコン基板を製造できるような熱処理条件を詳細に検討した結果、温度については１１５０℃以上が有効であることが分かった。これは熱処理温度が低くなるほど熱処理中のｇｒｏｗｎ−ｉｎ欠陥の収縮速度が小さくなるためである。時間については１１５０℃で４時間以上、１２００℃では１時間以上ということから熱処理温度に対して［７３−０．０６×温度（℃）］時間以上の熱処理が有効であることが分かった。これは熱処理時間が高くなるほど熱処理中のｇｒｏｗｎ−ｉｎ欠陥の収縮速度が大きくなるため、時間が短くても十分な特性が出るためと解釈できる。なお、熱処理温度の上限温度としては、１３００℃程度である。このような温度以上では、酸素の外方拡散がおきにくく、シリコンウェハにスリップが入りやすくなる虞れがあるためである。
【００１５】
熱処理雰囲気としては、非酸化性雰囲気であれば特に限定されるものではなくいずれを用いても良いが、アルゴンガスが安価であり、工業的には最も望ましい。ガス中の不純物、例えば酸素、水分は５ｐｐｍ以下が望ましい。これは５ｐｐｍ超の不純物が混入していると表面あれの原因となるためである。また熱処理後の酸化膜厚が２ｎｍ以下に抑えられているような条件では表面ＣＯＰ密度の低減効果が最も著しい。これは表面に酸化膜が付着することによって酸化膜から酸素が内部に拡散し、ｇｒｏｗｎ−ｉｎ欠陥の内壁に取り付くことで内壁酸化膜が成長してしまうためと解釈される。
【００１６】
上記に述べたようなシリコン基板、及び熱処理条件で作成したシリコン基板はいずれも、表面から１μｍまでの深さの０．１μｍ以上のＣＯＰ密度が３×１０5／ｃｍ3以下で、かつ表面から５０μｍより深い位置のｇｒｏｗｎ−ｉｎ欠陥密度が３×１０6／ｃｍ3以上になっていることが分かった。これは表面から１μｍ未満の深さにあるｇｒｏｗｎ−ｉｎ欠陥は消滅して密度が１０5／ｃｍ3以下になり、表面から５０μｍより深い位置にあるｇｒｏｗｎ−ｉｎ欠陥は消えずに残って熱処理によって大きくなったためと解釈できる。
【００１７】
【実施例】
以下に本発明の実施例を挙げて説明するが、本発明はこれらの実施例の記載によって何ら限定されるものではない。
実施例１
本実施例では通常のＣＺ法によるシリコン単結晶製造に用いられる単結晶製造装置を利用して、融点から８００℃までの冷却条件を表１のように制御してシリコン単結晶Ａ、Ｂの引上成長を行った（なお、８００℃未満の温度域での冷却速度はいずれも０．５℃／分であった。）。この条件で育成されたシリコン単結晶Ａ、Ｂはいずれも、導電型ｐ型（ボロンドープ）、結晶径１５０ｍｍ、抵抗率１０Ωｃｍであった。
【００１８】
このインゴットから切り出したウェハを、市販の縦型炉を用いて熱処理を行った。熱処理条件は温度を１１００〜１２００℃、時間を０．５〜８時間とした。雰囲気は不純物が５ｐｐｍ以下のＡｒ１００％と、不純物が５ｐｐｍ以下のＡｒに０．０１ｖｏｌ％酸素を混入した条件とした。酸素を０．０１ｖｏｌ％混入した場合の熱処理後の酸化膜厚は２ｎｍ以上であった。
【００１９】
熱処理後のウェハの表面ＣＯＰを測定するため、Ｈ2Ｏ、Ｈ2Ｏ2、ＮＨ4ＯＨを組成とするＳＣｌ洗浄液で洗浄し、０．１１μｍ以上のパーティクルサイズとして検出されるＣＯＰを表面異物計で測定した。ＣＯＰ体積密度はＳＣｌの繰り返し洗浄を行った時のＣＯＰ増加数と一回のＳＣｌ洗浄でのシリコンウェハのエッチング量から求めた（森田他、第３９回応用物理学会春季予稿集第一分冊、ｐ２７８、１９９２）。
【００２０】
次にこのウェハの表面から５０μｍ、１００μｍ、３００μｍに存在するウェハ内部ボイド欠陥の平均密度を赤外干渉法で測定した。市販されている赤外干渉法による欠陥評価装置として、バイオラッド社のＯＰＰ（Optical Precipitate Profiler）を用いた。測定条件は、レーザーの二光束の焦点をウェハのミラー側表面からウェハ内部に入った位置５０μｍ、１００μｍ、３００μｍに設定し、ミラー面に対して平行にウェハを走査した。その時に二光束の位相差を電気的に信号処理して得られる強度が０．２Ｖ以上となる欠陥をカウントした。得られたサイズ分布からゴーストシグナルを除去した後に、それぞれの深さで欠陥の総密度を算出し、三箇所の平均値を求めた。なお、上記３カ所のウェハ内部ボイド欠陥密度はどの熱処理水準のウェハでも１０％以内の誤差で一致しており、５０μｍより深い場所ではウェハ内部ボイド欠陥密度の変化は見られなかった。
【００２１】
また酸化膜耐圧を評価するために、同時バッチで熱処理した別のウェハを用いて１０００℃乾燥酸素中でウェハ上に２５０オングストロームのゲート酸化膜を積み、その上に厚み５０００オングストローム、面積２０ｍｍ3のボロンドープポリシリコン電極を積んだＭＯＳキャパシターを作成した。上記ＭＯＳキャパシターに電界を印可し、判定電流が０．１Ａ／ｃｍ2の時のゲート酸化膜にかかる平均電界が１１ＭＶ／ｃｍ以上を示すＭＯＳキャパシターの個数の割合を高Ｃモード合格率とした。
【００２２】
ウェハの欠陥評価結果を表２に示す。また電気特性評価結果を表３に示す。この結果から結晶Ａ、Ｂから切り出したウェハを、Ａｒ１００％で熱処理したもので、１１５０℃４時間以上、１２００℃１時間以上熱処理したものは、ウェハ内部の欠陥密度は３×１０6／ｃｍ3以上、かつウェハ表面のＣＯＰ密度が３×１０5／ｃｍ3以下であり、高Ｃモード合格率が９０％以上と良好であった。
【００２３】
なお、結晶Ａ、Ｂのａｓ ｇｒｏｗｎ結晶から切り出したミラーウェハのミラー面から深さ３００μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定したところ、いずれも直径換算で１４０ｎｍ以上のボイドの密度が１０5／ｃｍ3以下であった。
実施例２
本実施例では実施例１と同様な単結晶製造装置を利用して、融点から８００℃、８００℃から４００℃までの冷却条件を表１のように制御してシリコン単結晶Ｃ、Ｄの引上成長を行った。なお、シリコン単結晶Ｄの冷却条件は単結晶Ｂと同じである。この条件で育成されたシリコン単結晶は、導電型ｐ型（ボロンドープ）、結晶径１５０ｍｍ、抵抗率１０Ωｃｍであった。
【００２４】
この単結晶から切り出したウェハについて実施例１と同様に熱処理を行った後の欠陥密度、熱処理後の酸化膜耐圧特性を評価した。その結果を表４、５に示す。この結果から結晶Ｃ、Ｄから切り出したウェハをＡｒ１００％で熱処理したもので、１１５０℃４時間以上、１２００℃１時間以上熱処理したものは、ウェハ内部の欠陥密度は３×１０6／ｃｍ3以上、かつウェハ表面のＣＯＰ密度が３×１０5／ｃｍ3以下であり、高Ｃモード合格率が９０％以上と良好であった。特に結晶Ｃにおいては、Ａｒ１００％で熱処理したもので、１１５０℃４時間以上、１２００℃１時間以上熱処理したものは、高Ｃモード合格率が１００％となり、結晶Ｄより更に改善されていた。
【００２５】
なお、結晶Ｃ、Ｄのａｓ ｇｒｏｗｎ結晶から切り出したミラーウェハのミラー面から深さ３００μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定したところ、いずれも直径換算で１４０ｎｍ以上のボイドの密度が１０5／ｃｍ3以下であった。
比較例１
この比較例では実施例１と同様な単結晶製造装置を利用して、融点から８００℃、８００℃から４００℃までの冷却条件を表１のように制御してシリコン単結晶Ｅ、Ｆの引上成長を行った。この条件で育成されたシリコン単結晶は、導電型ｐ型（ボロンドープ）、結晶径１５０ｍｍ、抵抗率１０Ωｃｍであった。
【００２６】
この単結晶から切り出したウェハについて実施例１と同様の熱処理及び評価を行った。その結果を表６、７に示す。いずれの熱処理条件でもウェハ内部の欠陥密度は３×１０6／ｃｍ3未満、かつウェハ表面のＣＯＰ密度が３×１０5／ｃｍ3超であり、高Ｃモード合格率が９０％未満となり、実施例１と比べて劣るものであった。
【００２７】
なお、結晶Ｅ、Ｆのａｓ ｇｒｏｗｎ結晶から切り出したミラーウェハのミラー面から深さ３００μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定したところ、いずれも直径換算で１４０ｎｍ以上のボイドの密度が１０5／ｃｍ3超であった。
【００２８】
【表１】
【表２】
【表３】
【表４】
【表５】
【表６】
【表７】
【発明の効果】
本発明の製造方法によるシリコンウェハは、ＣＯＰ欠陥が少なく、酸化膜耐圧特性に優れたものであり、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウェハを製造するのに最適な結晶である。
【図面の簡単な説明】
【図１】は、赤外干渉法によるボイド欠陥密度・サイズの観察例である。
Claims (1)
- チョクラルスキー法により製造されたシリコン単結晶であって、結晶育成中の融液温度〜８００℃までを２℃／分以上の冷却速度で、かつ８００℃〜４００℃までを１℃／分以上の冷却速度で育成したシリコン単結晶であって、ａｓ ｇｒｏｗｎのホイドサイズ分布において１４０ｎｍ（球の直径換算）以上のサイズのものが１０ ５ ／ｃｍ ３ 以下であるシリコン単結晶から切り出したシリコンウェハを、不純物５ｐｐｍ以下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑えられている非酸化性雰囲気中において１１５０℃以上で［７３−０．０６×温度（℃）］時間以上熱処理することを特徴とするシリコンウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07839399A JP3734979B2 (ja) | 1999-03-23 | 1999-03-23 | シリコン半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07839399A JP3734979B2 (ja) | 1999-03-23 | 1999-03-23 | シリコン半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000264783A JP2000264783A (ja) | 2000-09-26 |
| JP3734979B2 true JP3734979B2 (ja) | 2006-01-11 |
Family
ID=13660781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07839399A Expired - Fee Related JP3734979B2 (ja) | 1999-03-23 | 1999-03-23 | シリコン半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3734979B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100348782C (zh) * | 2001-01-26 | 2007-11-14 | Memc电子材料有限公司 | 具有基本上没有氧化诱生堆垛层错的空位为主的芯的低缺陷密度硅 |
| JP2003002785A (ja) * | 2001-06-15 | 2003-01-08 | Shin Etsu Handotai Co Ltd | 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法 |
-
1999
- 1999-03-23 JP JP07839399A patent/JP3734979B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000264783A (ja) | 2000-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5072460B2 (ja) | 半導体用シリコンウエハ、およびその製造方法 | |
| US6191009B1 (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
| JP5537802B2 (ja) | シリコンウエハの製造方法 | |
| KR100871626B1 (ko) | 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법 | |
| US7846252B2 (en) | Silicon wafer for IGBT and method for producing same | |
| JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
| KR20100070989A (ko) | 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법 | |
| JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
| KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| EP1154048B1 (en) | Method of manufacture of a silicon epitaxial wafer | |
| JP2003055088A (ja) | シリコン半導体基板およびその製造方法 | |
| JP5121139B2 (ja) | アニールウエハの製造方法 | |
| JP5678211B2 (ja) | アニールウエハの製造方法 | |
| EP1343200A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JP3734979B2 (ja) | シリコン半導体基板及びその製造方法 | |
| JP4276764B2 (ja) | シリコン単結晶基板及びその製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP3735002B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP4107700B2 (ja) | シリコン単結晶およびその製造方法、評価方法 | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JPH1143393A (ja) | シリコン単結晶ウエハーおよびその製造方法 | |
| JP4615785B2 (ja) | 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法 | |
| JP2002134514A (ja) | シリコンウェーハおよびその製造方法 | |
| JP2004331496A (ja) | シリコン半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |