JP3727062B2 - 高帯域幅コンピュータ用モジュール式構造 - Google Patents

Description

発明の背景
本出願はコンピュータシステムのための構造に関し、特に、関連したシステムの他のいかなるプリント回路基板の設計を変更又は置換しなければならなくはないことはなく、どんなプリント回路基板でも容易に置換できるような、コンピュータシステムのプリント回路基板（「カード」ともいう）上の電子部品を分割することができる構造に関する。加えるに、プリント回路基板と背面は種々の適切な構成で配置できる。
従来のコンピュータシステムはプリント回路基板（ＰＣＢ）の上に位置している電子部品を含んでいる。ＰＣＢは同じく「カード」、「ドーターカード」又は「マザーボード」という。従来のコンピュータは「マザーボード」と呼ばれた主なＰＣＢの上にそれらの部品の大部分を含んでいる。マザーボードは通常少なくともプロセッサ、メモリ及び周辺機器コントローラーを含んでいる。マザーボードは通常同じく種々のバスロジックチップ、バッファー、バスプロトコル回路及びメモリ管理チップを含んでいる。
いくつかの従来のシステムはマザーボードのほかに追加のＰＣＢを含む。これらのＰＣＢはマザーボードによって使われるマザーボードと互換性があるタイプの電子部品を含んでいる。このような電子部品はアドオン周辺機器、ビデオ回路、音源回路などのためにコントローラーを含むことができる。他の従来のシステムは１以上の別のＰＣＢ上の（シングルインラインメモリモジュール即ち「SIMM」という）低い帯域幅の差し込み自在モジュールでメモリサブシステムを含んでいる。
マザーボード上の電子素子は１以上の「バス」及び種々の制御信号を伝達しているラインによってマザーボード上で互いに接続される。バスは電子部品の間でアドレス、データ、制御信号などを伝送する。マザーボードは１以上の「コネクタ」によって他のＰＣＢと接続される。各コネクタは「ピン」を有し、そのいくつかはマザーボードと他のＰＣＢの間に渡される信号を伝送し、他のいくつかは電源又は接地に接続される。「トレース」という信号通路はＰＣＢ、背面及び／又はマザーボード上のコネクタを接続する。
ＰＣＢを接続するために使われる従来のコネクタでは、インチ長毎に８０の接点密度より高密度を達成することができない。この低密度は、コネクタ上に位置し得るピン数を制御し、他のＰＣＢにマザーボードを接続するバスの可能な幅を制限する。加えるに、接続されたコネクタが比較的小数のピンを含んでいるとき、信号は少なくともピンのいくつかの上にてしばしば多重化される。２つの信号が１つのピン上に多重送信される時、例えば、信号は異なった時において１つのピン上にて伝送される。
多重送信の信号は電子のオーバーヘッドを加えて、そしてシステムの操作上のスピードを遅くする。狭いバス及び多重送信した信号の代替物として、従来のいくつかのシステムはただ非常に大きいコネクタを使う。このようなコネクタの大きさの増加はタイミング問題を起こす。同様に、ノイズ、信号外乱、伝播遅延及びクロストークのような望ましくない効果は、コネクタの大きさとともに増加する。いくつかのコネクタピンは電源と接地信号のために使われなくてはならない。信号と電源／接地の間の関係は２：１、又は３：１の関係を有することが望ましい。まだ、このような関係は従来の低密度コネクタの制限条件の中で可能ではない。それで、ピンアウト限界と従来のコネクタ技術の大きさは、マザーボード以外のボード上に位置し得るタイプの電子部品上に制限条件を置くことになる。
現在、プロセッサが実行すべきタスクに最も良くするものを何でも使うことが可能であるコンピュータシステムが望まれるようになっている。例えば、第１タイプのプロセッサが図形処理のために最も良く動作できる一方で、第２タイプのプロセッサはネットワークサーバーの役を務める最も良い選択であるでであろう。例えば、コンピュータシステムによって実行される仕事に応じて種々のタイプのプロセッサと交換できるシステムを有することを可能とすることは望ましい。システムによって使われるプロセッサを変える時、オペレーティングシステム及び新しいプロセッサのために最適な関連アプリケーションソフトウェアを使えることは、同じく望ましい。
従来のコンピュータシステムは通常マザーボード上にプロセッサを含む。いくつかの従来のシステムでは、しばしばユーザにマザーボードから第１タイププロセッサチップを抜いて、そして第２タイププロセッサチップに交換することによって、プロセッサを置換できるようにしている。しかしながら、このような置換はただ同一大きさのバスを有しているプロセッサチップと類似の構造との間に行われることができるだけである。特に、両方のプロセッサチップはマザーボード上に他の電子部品と互換性がなくてはならない。
従来のシステムでは、コンピュータシステムの構造は１つのタイプのコンピュータシステムで使われたプロセッサによって規定される。例えば、マザーボード上のプロセッサチップは、異なった構造を有するプロセッサチップにアップグレードできない。異なった構造を有するプロセッサで益するためには、他のマザーボード上の構成要素が新しいプロセッサで動作するために設計を変更するしかない。同様に、１つのタイプのシステムで使われた周辺機器コントローラは、システムとシステムによって受け入れられた周辺機器カードのタイプで使われる１つのタイプの周辺機器バスとを決定する。新しいタイプのシステムで周辺機器バスを使うために、マザーボードは対応する新しいタイプの周辺機器コントローラーを認めるために設計を変更しなければならない。
パーソナルコンピュータの進化はプロセッサスピードにおける重要な増加によって特徴づけられる。バス幅はすべてのプロセッサの新世代毎に増加し続けた。「チップセット」の中にメモリ管理及び周辺機器サポート機能を統合することは今、普通である。新しいプロセッサ又はチップセットの導入は、コンピュータのマザーボードが完全に増やされた機能性と新しいプロセッサの帯域幅で利益を得るためにあらかじめ設計を変更することを要求している。高いスピードと密集しているパッケージはプロセッサ、チップセット及びそれらを相互に接続するバスは、１つのマザーボード上に載置されることを要求する。マザーボードの使用は、新しい技術が、マザーボードがある特定のバス幅、メモリ管理体系、周辺機器バス及び拡張スロットでだけ動作するように設計されるから、利用可能になる時、既存のシステムはアップグレードできる程度を制限する。
それ故に、一般に、コンピュータシステムの部品を可能な限りモジュール式にすることは望ましい。コンピュータシステムの部品の大部分はマザーボード上に配置されるので、マザーボードは必ず大きくなるであろう。これらの大きいボードの製造は小さいボードを生産するよりいっそう複雑で、従って、大きいボードはいっそう難しく、そして生産するのにコストがかかる。一般に、大きいマザーボードによって要求される多くの小さい許容誤差の影響は大きいボードのために製造問題を起こし、製造工程間の有用なボードのより低い歩留まりをもたらす。大きいボードは、焼結ひずみを避けて、そしてトレーサのルーティングを容易にするために小さいボードより厚くしなければない。
加えるに、ボードはより大きいとそれだけ、いっそう多くの構成要素がボード上に位置している。大きいボードは、例えば、もしマザーボード上の１つの構成要素が欠陥があるなら、全部のボードは修理又は交換のためにコンピュータから取り除かれなくてはならないから、修理が小さいボードよりもいっそう難しくて、そして高価である。上に述べられるように、コンピュータシステムではモジュール式の部品を有することが望ましいけれども、従来のコネクタのピンアウト限界はモジュール性を実行不可能にする。
発明の概要
本発明は、電子部品がプリント回路基板ＰＣＢの間で分割される方法を変えることによって従来の技術の問題及び不利を克服する。本発明は、伝統的なマザーボードの使用を解消する。その代わりに、コンピュータの電子部品は、すべてのプロセッサに関連している構成要素が第１のＰＣＢの上に載置されるようにＰＣＢの複数の間に分割され、すべてのメモリに関連しているコンピュータの構成要素が少なくとも第２のＰＣＢの上に置かれ、周辺制御に関連しているコンピュータのすべての電子部品が少なくとも第３のＰＣＢなどの上に載置される。ＰＣＢの複数背面を通して接続される。それで、プロセッサを含んでいるＰＣＢ、メモリ、周辺機器コントローラ、又は他のいかなる部品は同じ一般的な機能を実行している素子を含んでいるＰＣＢによって置換又は容易にアップグレードされ得る。本発明では、新しいタイプの高密度コネクタを使うことによってＰＣＢの間にピンアウト制限条件の問題及び従来のＩ／Ｏ制限条件を解消し、そしてタイミング制約を容易にする。
加えるに、本発明では、１以上の背面がいろいろな高密度コネクタを使う方法で配置できる。ＰＣＢはいろいろな実装技術を使って背面上に載置され得る。
ここに具体化され概括的に記述されるように、発明の目的によると、本発明は、ローカルバスと、メモリバスと、ローカルバス及びメモリバスに接続されその上にマイクロプロセッサを含む第１のＰＣＢ、メモリバスに接続されその上にメモリを含む第２のＰＣＢ、並びにローカルバスに接続されその上に周辺機器コントローラーを有している第３のＰＣＢ、を含む第１の背面と、第１の背面に接続されその上に周辺機器コネクタを有している第２の背面と、を含むコンピュータシステムである。
ここに具体化され概括的に記述されるように、発明の目的によると、本発明は、ローカルバスと、メモリバスと、ローカルバス及びメモリバスに第１の高密度コネクタシステムを通して接続されその上にマイクロプロセッサを含む第１のＰＣＢと、メモリバスに第２の高密度コネクタシステムを通して接続されその上にメモリを含む第２のＰＣＢと、ローカルバスに第３の高密度コネクタシステムを通して接続されその上に周辺機器コントローラーを有している第３のＰＣＢと、を含み、第１、２及び３の高密度コネクタシステムの少なくとも１つが少なくともインチ長毎に１００の接点の密度を有するコンピュータシステムである。
発明の目的及び長所は後に続く記載で一部明らかにされ又は発明の実行によって習得できるであろう。発明の目的及び長所は添付の請求の範囲にて特に指摘した素子及び結合によって得られ達成されるであろう。
【図面の簡単な説明】
明細書の一部をなしかつこれと協働する添付図面は本発明の実施例を示し、そして記載と一緒に、本発明の原理を説明する役目を果たす。
図１は本発明の実施例で主要なＰＣＢのブロック図である。
図２は図１のＰＣＢの間に主信号を示す本発明の実施例の詳細なブロック図である。
図３は図２の実施例の64ビットのＣＰＵＰＣＢのブロック図である。
図４はメモリの１２８Ｍバイトで配置される図２の実施例のメモリＰＣＢのブロック図である。
図５は16Mバイト又はメモリの64Mバイトを有して構成できる図２の実施例の代わりのメモリＰＣＢのブロック図である。
図６は図２のメモリカードのために背面配線図である。
図７は図２の実施例のコントローラーＰＣＢのブロック図である。
図８は図２の実施例の３２ビットのＣＰＵＰＣＢのブロック図である。
図９は図２の実施例の１２８ビットのＣＰＵＰＣＢのブロック図である。
図１０は１２８ビットのＰＣＢに接続されているメモリボードの配置を示すブロック図である。
図１１は表面実装技術及び貫通孔コネクタを使っている１つの背面を含んでいるの本発明の実施例を示す。
図１２はＰＣＢが取り去られた図１１のもう１つの背面の図を示す。
図１３は直角の高密度コネクタによって接続された多数の背面を含んでいる本発明の実施例を示す。
図１４は直角の高密度コネクタによって接続された多数の平行の背面を含んでいる本発明の実施例を示す。
図１５は１つの背面が両側上に表面実装コネクタを使用し、直角の高密度コネクタによって接続された多数の平行の背面を含んでいる本発明の実施例を示す。
図１６は垂直(verticle)の高密度コネクタによって接続された多数の背面を含んでいる本発明の実施例を示す。
図１７は垂直高密度コネクタによって接続された多数の背面を含んでいる本発明の実施例を示す。
図１８は垂直高密度コネクタによって接続された多数の背面を含んでいる本発明の実施例を示す。
図１９はＰＣＢのための表面実装コネクタがＰＣＢに通路のインピーダンスのバランスをとるように両面背面上に載置される本発明の実施例の側面図を示す。
図２０は図１９の実施例のインピーダンス負荷を示す。
図２１は冷却を最大にしてもそれでも大きな構成要素をシステムの一部であるようになす背面の配置を示す線図である。
図２２は本発明のＰＣＢを接続する高密度コネクタの突起構成要素の線図である。
図２３は高密度コネクタの２つの突起構成要素の側面図の線図である。
図２４は直角の結線のための高密度コネクタの線図である。
図２５は高密度コネクタのための受容型構成要素のグループの線図である。
図２６は図２５の受容型タイプ構成要素で番わせられた図２２の突起構成要素の線図である。
図２７は垂直結線のためのシステムのために基板として機能している絶縁性電気キャリアを示す電気インタコネクトシステムの斜視図である。
図２８は垂直結線のためのシステムのために基板として機能している絶縁性電気キャリアを示すもう１つの電気インタコネクトシステムの斜視図である。
図２９はネストされた態様で配置された高密度コネクタの集団を示すグリッドである。
図３０は図２９のネストされた集団の細部である。
図３１は図２９の配置の変更された態様で配置された高密度コネクタの集団を示すグリッドである。
図３２は図３１の集団の細部である。
図３３は番わせられた図３１の集団の細部である。
図３４は図３１の集団の細部である。
図３５は本発明の実施例で使われる高密度コネクタの線図である。
図３６は本発明の実施例で使われるもう１つの高密度コネクタの線図である。
図３７は本発明の実施例で使われる高密度コネクタシステムの線図である。
図３８は本発明の実施例で使われる高密度コネクタシステムの線図である。
望ましい実施例の説明
概要
本発明の望ましい実施例は添付図面に示される例を参照しつつ詳細に説明される。可能、同じ参照番号は同様な部品に図面を通じて使われるであろう。
本発明は、機能上互換性がある電子部品がモジュール式のプリント回路基板の上に配置されるコンピュータシステム構造である。それで、例えば、１つのタイプのシステムによって使われたプロセッサは、プロセッサを含んでいるプリント回路基板に置換することによって換えることができる。同様に使われた１つのタイプの周辺機器バスは、単に周辺機器コントローラーを含んでいるプリント回路基板に置換することによって換えることができる。高密度コネクタは回路基板を接続する。発明のいくつかの実施例は１つの背面を使う。他の実施例では第２の受動的な背面上に周辺機器スロットを置く。
Ａ．構造の説明
図１は本発明によるコンピュータシステム１００の実施例のブロック図である。コンピュータシステム１００は少なくとも１つのＣＰＵプリント回路基板（ＰＣＢ）１０２、少なくとも１つのメモリＰＣＢ１０４及び少なくとも１つのコントローラーＰＣＢ１０８を含む。図１では、点線は発明のある実施例で存在していない素子を示すために使われる（例えば、いくつかの実施例はただ１つだけのメモリＰＣＢ１０４を有し、いくつかの実施例はただ１つだけのコントローラーＰＣＢ１０８を有し、及び／又はいくつかの実施例は種々の数のローカルバススロット及びゼロ以上の周辺機器バススロットを有している）。
ＣＰＵＰＣＢ１０２は中央処理ユニット（同じく「ＣＰＵ」又は「プロセッサ」という）及びＣＰＵに関連している種々の回路、例えば、バスインタフェースロジック及び／又はキャッシュメモリを含む。ＣＰＵと関連した回路は詳細に後述する。メモリＰＣＢ（ｓ）１０４は、後述するように、メモリチップの複数を含む。例示的なメモリＰＣＢ（ｓ）１０４の細部は詳細に後述する。コントローラーＰＣＢ（ｓ）１０８は周辺機器コントローラーを含み、そしてシステム１００に／から入出力（Ｉ／Ｏ）を処理するために同じく電子部品を含んでいる。コントローラーＰＣＢ１０８は同じく詳細に後述する。
コンピュータシステム１００は、ＣＰＵＰＣＢ１０２をコントローラーＰＣＢ（ｓ）１０８にそしてスロット１０７に同じく接続するローカルバス１１０を含む。ローカルバス１１０はアドレスライン、データライン及び種々の制御線を含む。コンピュータシステム１００は同じくＣＰＵＰＣＢ１０２及びメモリＰＣＢ（ｓ）１０４を接続するメモリバス１１２を含む。メモリバス１１２は詳細に後述する。コンピュータシステム１００はコントローラーＰＣＢ（ｓ）１０８及び周辺機器スロット１０９を接続する１以上の周辺機器バス１１４を含む。周辺機器バス１１４のプロトコルは１つのタイプのコントローラーＰＣＢ（ｓ）１０８の上に含有された周辺機器コントローラによって決定される。
本発明は種々の数のスロット１０７を含むことができる。スロット１０７のためのＰＣＢの例は後述する。スロット１０９は、周辺機器バス１１４に接続するよう設計されたＰＣＢがその中に差し込まれるように、設計される。本発明は種々の数のスロット１０９を含むことができる。スロット１０９のためのＰＣＢの例は、例えば、図２及び７に示すように、後述する。
コンピュータシステム１００は第１の背面１２４及び第２の背面１２６をも含む。高密度コネクタ１２０は背面にわたってローカルバス１１０及び周辺機器バス１１４を接続する。追加の高密度コネクタ１２２は、ＣＰＵＰＣＢ１０２をローカルバス１１０にメモリバス１１２に接続し、メモリＰＣＢ（ｓ）１０４をメモリバス１１２に接続し、そしてコントローラーＰＣＢ（ｓ）１０８をローカルバス１１０及び周辺機器バス１１４に接続する。各コネクタ１２２は番わせられた１対の高密度コネクタ又は高密度コネクタシステムである。１つのコネクタはＰＣＢに固定され、そしてその番仲間は背面に固定される。コネクタ１２０は番わせられた１対の高密度コネクタ又は高密度コネクタシステムである（図３５−３８参照）。
発明の他の実施例は複数の背面の代わりに１つの背面を占領できる。この場合、コネクタ１２０は必要とされなくて、使われない。他の実施例は２以上の背面を占領でき、そして、例えば、背面を接続するために１以上の高密度コネクタ１２０を使ってもよい。他の実施例では、背面の反対側面の上に位置している２つのＰＣＢを接続する、又は「背面対背面」で置かれた２つの背面を接続するために高密度コネクタを使うできる。
発明の他の実施例では、図１で示されるいくつかのコネクタ１２２のサブセットが使用でき、又は追加のコネクタ１２２は周辺機器スロットをローカルバス１１０に又は周辺機器バス１１４に接続するために使用できる。図１は、ＰＣＢ１０２、１０４、及び１０８のそれぞれに固定された１つのコネクタ１２２を示す。他の実施例はＰＣＢをバスに接続するために多数の高密度コネクタ１２２を使う。また他の実施例は図１に１つのコネクタを示す位置において多数コネクタを使う。
図２は本発明の望ましい実施例の詳細なブロック図である。交互に、種々の他のタイプ及び大きさのプロセッサは、例えば図３及び９に関して後述するように、ＣＰＵＰＣＢ１０２上に、含まれ得る。図２では、ローカルバス１１０は好ましくはPCI(Peripheral Component Interconnect)バスであり、これはインテル社(Intel Corp.)から得られる「Peripheral Componentinterconnect(PCI),Revision 1.0 Specification」、１９９２年６月２２日に記述され、これを参照して含まれる。（「PCI」及び「Peripheral Component Interconnect」の両方はインテル社の商標である。）他の実施例は他のバスをローカルバス１１０として用いてもよい。コンピュータシステム１００はラインIRQ及びＩＣＣをも含み、これらはＣＰＵＰＣＢ１０２及びコントローラーＰＣＢ１０８を接続する。これらラインはシステム及び周辺機器の割り込みを管理するために使われる。
図２は２つのメモリＰＣＢ１０４a及び１０４bを示す。メモリＰＣＢ１０４a内のメモリは後述するように、他のタイプのメモリを含み得るけれども、好ましくは、メモリＰＣＢ１０４a及び１０４bは、ミクロンテクノロジー社(Micron Technology,inc.)によって生産されるMT4C16M1A 16Mx1 DRAMである。メモリＰＣＢ１０４a及び１０４bの入力及び出力された信号は、図４-６に関して後述する。メモリバス１１２も図４-６に関して後述する。
図２では、コントローラーＰＣＢ１０８は好ましくは、スロット１０９に挿入した複数の（EISA）(Enhanced Industry Standard Architecture)周辺機器を制御する。それで、説明する実施例においては、周辺機器バス１１４は好ましくはEISA標準バスを含む。EISA標準は、ワシントンＤＣのBCPRサービス社(BCPR Services、Inc.)から得られることができる「EISA Specification,V3.10」に記載され、そして参照によって含まれる。バス１１４の他の部品は、当業者に知られているようにSCSI装置、IDE装置などを制御する。図２の種々の部品の間に伝送されている信号は表１で示される。

表１における信号定義は、ＣＰＵＰＣＢ１０２、メモリＰＣＢ１０４a及び１０４b、コントローラーＰＣＢ１０８、スロット１０７及び１０９、ローカルバス１１０、メモリバス１１２並びに周辺機器バス１１４の間に完全にインタフェースを定義する役目を果たす。これらのバス上のどの各信号入力又は出力も表１の中で定義される。それで、記述された実施例では、少なくともＣＰＵＰＣＢ１０２並びにメモリＰＣＢ１０４a及び１０４bからの信号出力は標準化されている。ＣＰＵＰＣＢ１０２とコントローラー１０８の間の信号並びにＣＰＵＰＣＢ１０２とスロット１０７の間に信号は同じく標準化されている。発明の他の実施例は異なった方法でＰＣＢの入出力を標準化できる。しかしながら、ＰＣＢ間信号のこの標準化は、発明のＰＣＢをモジュール化すること可能とする。
図３は、図２の実施例で使用できる64ビットのＣＰＵＰＣＢ１０２のブロック図である。図３のＣＰＵＰＣＢ１０２は好ましくは、インテル社によって生産され、ペンティアムプロセッサユーザーマニュアル、第１-３巻、１９９３年(Pentium Processor User's Manual,Vol.1-3,1993)で記述され、そして参照してここに含まれる６６メガヘルツペンティアムマイクロプロセッサチップを含む。他の実施例は他のプロセッサを使うできる。図３は、ＣＰＵ３０２、アドレスラッチ３０３、512KバイトキャッシュRAM３０４、PCIブリッジインタフェース（PCMC）３０６、ローカルバスアクセラレータ（LBX）下位バイト３０８及びLBX高位バイト３１０、プログラム自在割り込み制御（APIC）３１４、（説明の明快さのために図示せず）追加バッファー制御論理、並びに高密度コネクタ３１６を含む。コネクタ３１６は図２のＣＰＵＰＣＢ１０２上に示された信号に対応している信号を有している。
キャッシュメモリは、パリティを含めて、４つの64Kｘ１８SRAMsとして設定され、そして64ビットのホストデータバスによってアクセスされる。PCMCチップはキャッシュ制御及びメインメモリDRAM制御機能を統合し、ＣＰＵ、キャッシュ、メモリ１０４及びローカルバス１１０（PCIバス）の間に伝送のためのバス制御を提供する。キャッシュコントローラーはキャッシュRAMの512Kバイトまでをサポートする。PCMCは同じく高性能なタグRAM(Tag RAM)を統合する。いくつかの実施例では、キャッシュはＰＣＢから除去可能で、それによってマイクロプロセッサで使用できる種々の大きさのキャッシュを可能とする。
２つのLBXsにはそれぞれ下位の及び上位アドレスがある。２つの装置３０８及び３１０は、64ビット経路ＣＰＵ／キャッシュ及びメインメモリ１０４の間に供給し、３２ビットデータ経路をＣＰＵ並びにPCIバス（ローカルバス１１０）及びメモリ１０４の間に供給する。デュアルポート構造はホスト及びPCIバス上の並行演算を許す。LBXsはホスト及びメインメモリバスのためにバイトパリティをサポートする。ＣＰＵ３０２、メモリ１０４及びPCIバス１０間のバス動作中に、PCMCは、LBXがアドレス及びデータをラッチして、データをマージして、そして出力バッファを可能にするような機能を実行するように、命令をする。LBXsは同じく書込みバッファと読み取りプリフェッチバッファーを含んでいる。
PCMC３０６は好ましくはインテル社からの82434LXチップである。LBX３０８及び３１０は好ましくはインテル社からの82433LXチップである。アドレスラッチ３０３は好ましくは東芝(Toshiba)からの74AS373ラッチである。キャッシュRAM３０４は好ましくはモトローラ(Motorola)からのMCM620520チップである。APIC３１４は好ましくはインテル社からの82498DXAPICである。高密度コネクタ３１６は後述する。図３の素子の間に送られる信号は下表２に示される。

図３に示された素子を実装するために使うインテルチップセットのための電気的特性及びタイミング情報は、インテル社から利用可能である「92430 PCIset Cache/Memory subsystem」に記述され、それはここに参照によって含まれる。PCIバスのためのタイミング要求事項は１９９２年に発表された「PCI Specification」で利用可能で、特にその第442章「System Parameters」に記述され、それはここに参照によって含まれる。
ローカルバス１１０がPCIバスとして実装される時、信号のいくつかには厳しいタイミング要求事項を満たすバスを作る必要性がある。これらの要求事項は、１）「Intel82430 PCISet Cache/Memory subsystem、Section 9.4-AC Characteristics」第１７１−１７８頁、それはここに参照によって含まれる、並びに２）「Inter PCI Rev.1 Specification」第６９−７４頁、それはここに参照によって含まれる、で指定される。高密度コネクタ３１６が使われる時、これらのタイミング要求事項は満たされる。
図４及び図５は図２の実施例のメモリＰＣＢ１０４a又は１０４bの各ブロック図である。（ＰＣＢ１０４aはＭＤ「０：３１」を受容し、ＰＣＢ１０４bはMＤ「３２：６３」を受容する。）図４は16Mｘ１ＤＲＡＭを使っているＰＣＢを示し、図５はＰＣＢは1Mｘ4DRAMs又は4Mｘ4DRAMsを使っているＰＣＢを示す。コネクタ４１６及び５１６は図２のメモリＰＣＢ１０４aの上に示された信号に対応している信号を有している。図４のＰＣＢは、８ビット及びパリティの８本の縦列によって１横列として組織された、１２８Ｍバイトのメモリのまでを有することができる。他の実施例はより少ないチップを使うか、又はより少ないメモリを有することができる。図５のＰＣＢは、4Mｘ4DRAMsの時１６Ｍバイトまで、1Mｘ4DRAMsの時６４バイトまでを有することができる。図５の１（４）Ｍｘ４ＰＣＢは、８ビット及びパリティの８本の縦列によって２横列として２バンクスとして組織化される。
図４において、16MＸＤＲＡＭ４０４はミクロンテクノロジー社からMT4C16M1A1 ＤＲＡＭである。バッファー４０２は東芝からの74AS244バッファーである。高密度コネクタ４１６は後述する。他の実施例は他の類似の部品を使うことができる。図５で、1MＸ４ＤＲＡＭはミクロンテクノロジー社からのMT4C4001 ＤＲＡＭである。4MＸ４ＤＲＡＭはミクロンテクノロジー社からのMT4C4M4A1 ＤＲＡＭである。バッファー５０２は東芝からの74AS244である。高密度コネクタ５１６は後述する。
示されたメモリ配置はインターリーブされた、そしてインターリーブされないメモリ構成をサポートする。メモリインタリーブ機能体系が使われるかどうかは、いずれのＰＣＢは使ったＣＰＵ及びメモリカードに供給する信号のタイプによって決定される。メモリカードはインターリーブされ、又はインターリーブされないメモリ構成のために同じである。インターリーブが使われるかどうかは完全にマイクロプロセッサに頼る。それで、同じメモリＰＣＢはインターリーブ及び非インターリーブのメモリとして用いられ得る。
４８６ベースのＣＰＵＰＣＢは後述されたメモリインタリーブ機能体系を使う。例えば、４８６ベースのＣＰＵＰＣＢが使われる（図８に関して後述する）時、システムはＣＰＵとPCIメモリアクセスサイクルのためにメモリに／から８０４８６のプロセッサ系統群バーストサイクルをサポートする。この場合、EMA0及びOMA0ラインはＣＤＣ（図８）によって生成され、そしてHA2又はＨ-D2ラインから復号される。EMA0及びOMA0は、奇数及び偶数のメモリバンクのために、バーストの第１及び第２のアクセスの後に状態を変えることによってバーストアクセスを設定し、そして正しい縦列アドレスをバーストの第３及び第４のアクセスを設定する。メモリＰＣＢはこれらの信号を受容して、そして各メモリバンクのためにそれらをＭＡ「０」として用いる。
ペンティアムベースのＣＰＵは、例えば、インターリーブされないメモリを使う（図３参照）。このような場合、ペンティアムＣＰＵＰＣＢは（ＣＰＵＰＣＢの上に）一緒にEMA0及びOMA0を結んで、そしてそれらをコネクタインタフェースの上にMA「０」へ接続する。
図４及び図５の素子の間に送信された信号は下表３で示される。信号は両方のＰＣＢのために本質的に同じである。他の実施例はどんなメモリチップの混合でも含みことができ、２つの16MＸ１のRAMの結合は示された実施例のために最も大きいメモリをもたらすことができる。

図６は図２の実施例のための背面配線図であり、図４及び図５の各メモリＰＣＢにどのように配線が異なるかを示す。特に、記述された実施例においては、ピン６２（RS「０」M16）は１（４）Ｍｘ４メモリが使われた時、メモリＰＣＢ内で接続されていない。それと対照的に、ピン６１（RAS「０」M4）及び６３（RAS「１」M4）は、16Mｘ１メモリが使われる時、メモリＰＣＢ上に接続されていない。他の実施例は他の配線体系とピン配列を使うことができる。
図７は図２の実施例の周辺機器コントローラーＰＣＢ１０８の例のブロック図である。コントローラーＰＣＢ１０６はＣＰＵＰＣＢ１０２を多数の周辺機器バスとインタフェースで接続するためにすべての必要なロジックを含んでいる。これらの周辺機器バスはプリンタモデム、大容量記憶装置及びビデオなどのようなＩ／Ｏ装置へのインタフェースを供給する。これらのＩ／Ｏ装置のいくつかは種々の工業規格バスの１つを使うことができる。他は、周辺機器コントローラーが望ましい周辺機器又はＩ／Ｏ装置を制御するためにローカルバス信号を変える手段を含む限り、発明の精神から外れないで種々の専有のバスを使ってもよい。
コントローラーＰＣＢ１０８はローカルバス１１０と他の周辺機器バスの間にブリッジの役を務める。図２に示されるように、コントローラーＰＣＢ１０８は、ローカルバス１１０とEISA、SCSI、IDEとフロッピードライブバスの間にインタフェースとして働き、同様にパラレルポート、２つのシリアルポート、キーボード及びマウスＩ／Ｏを駆動する。類似コントローラーＰＣＢは図７のＰＣＢの代わりに背面上の同じスロットに差し込まれることでき、ローカルバス１１０と、例えば、ISA又はマイクロチャネル(Micro channel)との間、同様に他のＩ／Ｏバス間にブリッジを供給する。図２に示されるように、記述された実施例において、コントローラーＰＣＢ１０８は２枚のPCIカードと５つのEISAスロットを制御する。他のコントローラーはスロットの他の数を使うことはできる。
図７は、EISAコントローラー７０２、ｘバスデコーダ／バッファー７０４、フラッシュメモリ、BIOS記憶装置及びリアルタイムクロックを含む雑多なロジック７０６、PCI／EISAブリッジ７０８、SCSIコントローラー７１０、ポートコントローラー７１２、キーボード、マウスなどのために表示器を動かす電子部品７１４、コネクタ７１６、PCIバス７２４、EISAバス７２２並びに雑多なバス７２０を含む。バス７２０、７２２及び７２４はすべてコネクタ７１６を通して接続し、そしてそれは図２のコントローラーＰＣＢ１０８の上に示される信号に対応している信号を有する。
EISAコントローラー７０２は好ましくは、インテル社によって生産され、そして「64420/82430 PCIset ISA and EISA Bridges」、インテル社１９９３年で記述された82374EB EISA System Component(ESC)チップである。PCI／EISAブリッジ７０８好ましくはインテル社によって生産され、「82420/82430 PCIset ISA and EISA Bridges」、インテル社１９９３年に記述された82375EB PCI-EISA Bridge(PCEB)である。これらすべてはここに参照によって含まれる。
記述された実施例においては、ESC及びPCEB７０２及７０８は、同じくPCIパリティとシステムエラーとの報告、バッファー調整、マネジメントプロトコル、PCIとEISAメモリとＩ／Ｏアドレス空間マッピング及びデコーディングのような他の機能を実行する。PCEB７０８は、マスタ／スレーブ機能をPCI及びEISAバス両方の上に供給する。PCI及びEISAバスの間にブリッジとして機能して、それはバスの間にアドレス及びデータ経路、バス制御とバスプロトコル変換を供給する。PCEB７０８は、PCIインタフェース／アービタ、データスワップロジック並びにBIOSタイマの機能を実行する。
記述された実施例においては、ESC７０２は主にEISAバス制御装置の役をする。それは同じくEISA互換性DMAコントローラ、割込みコントローラ、タイマ／カウンター及びEISAアービトレーションロジックを統合する。ESC７０２はＸバスデコードロジックのために管理信号も供給する。ＸバスはSDバスから復号されて、BIOS記憶装置、キーボード及び追加のインジケータへのインタフェースの役をする。ポートコントローラー７１２は、好ましくはチップアンドテクノロジーズ社（サンホセ、カリフォルニア）によって生産された82C711ポートコントローラーチップであって、そしてシステムバス（SD）と、IDE、フロッピー、パラレル及びシリアルポートとの間にインタフェースを供給する。
SCSIバス制御装置は好ましくはエヌシーアール（ＮＣＲ）によって生産されたNCR53C810チップである。それは直接PCIバスに接続していて、そして内部の及び外部のSCSIコンパチブル周辺機器を動かす。
他の実施例において、コントローラーＰＣＢ１０８はローカルバス１１０（例えば、PCIバス）とＩＳＡバスとの間にブリッジの役を務める。この場合、PCI及びＩＳＡの間のブリッジは、インテル社から利用可能な82378IBシステムＩ／Ｏチップの使用を通して実行され、これは82420/82430 PCIset ISA and EISA Bridgesに記述されて、それはここに参照によって含まれる。
図７で、Ｘバスデコーダ７０８は好ましくは東芝からの74F543デコーダである。フラッシュメモリは好ましくはインテル社から28F512である。キーボードマウス制御は好ましくはチップアンドテクノロジーズ社からの87C42である。高密度コネクタ７１６は後述する。図７の素子の間に送られる信号は下表４に示される。

図２のシステムの実施例は２つの周辺機器コントローラーＰＣＢ１０８を含む。例えば、第１の周辺機器コントローラーＰＣＢは周辺機器スロット、例えば、EISAスロットの第１タイプの複数を制御できる、他方周辺機器コントローラーＰＣＢの第２タイプは周辺機器スロット、例えば、ＩＳＡスロットの第２タイプを制御できる。コンピュータシステムの目的と両立できるどんなモジュール式周辺機器コントローラＰＣＢの結合でも使うことができる。両方のＰＣＢ１０８は、すべてのコネクタ７１６の上の信号は使われ得るわけではないけれども、好ましくは同一のコネクタ７１６を有するであろう。
図２においては、すべての周辺機器スロットは高密度コネクタでないコネクタに載置した貫通孔を使う。発明の他の実施例は周辺機器を背面と接続するために高密度コネクタを使うことができる。工業規格周辺機器バスへ／からの信号は、もし高密度コネクタは使われるなら、同じのままでいるであろう。
一般に、本発明で使われた高密度コネクタは表面実装コネクタである。しかしながら、他の実施例は、載置された高密度コネクタ又は高密度コネクタは他の増加する技術を使って載置した貫通孔を使うことができる。種々の増加する技術は図２２から図３６に関して後述する。
図８は図２の代わりの実施例のＣＰＵＰＣＢ１０２の代わりの実施例のブロック図である。ＣＰＵＰＣＢ１０２は、インテル社からの80486DX2装置である３２ビットマイクロプロセッサ６０２、アクセラレータチップ（例えば、インテル社によって生産された４８６のオーバードライブチップ）のようなマイクロプロセッサアップグレード装置のためのアップグレードソケット８１０、キャッシュ／DRAMコントローラー（ＣＤＣ）８０４、５１２KバイトキャッシュRAM８０８、データ経路ユニット（DPU）８１２、タグRAM８０６、プログラム可能割込みコントローラ（APIC）８１４、並びに追加のロジック及びバッファ装置をを含むが、説明の明快さのために図示しない。
図８において、プロセッサ８０２は80486DX2-６６プロセッサであり、アップグレードプロセッサソケット８１０はP24Tソケットであり、ＣＤＣ８０４は82424TXCDCであり、CPU８１２は82423TXDPUであり、APIC８１４は82489DXAPICであり、すべてはインテル社によって生産されるものである。タグRAM８０６はモトローラからのMCM670510である。RAMキャッシュはRAM８０８はモトローラからのMCM620520RAMである。高密度コネクタ８１６は後述する。他の実施例は他の部品を使うことができる。
図８に示されるように、ＣＰＵＰＣＢ１０２は１以上の高密度コネクタ８１６を介して背面へインタフェースする。ＣＤＣ８０４とDPU８１２は、同様に内部のＣＰＵの間のブリッジにバス８２０と（示されない）ローカルバス１１０を用意して、メモリと２次レベルキャッシュ制御を提供する。ＣＤＣ６０４はキャッシュ８０８とメモリ１０４a及び１０４bのDRAM制御機能を統合して、プロセッサ１０２、メモリ１０４a、１０４b及びローカルバス１１０の間の伝送のためにアドレス通路とバス制御装置を提供する。ＣＤＣ８０４は、プロセッサ１０２とローカルバス１１０両方の上に並行演算を認めるデュアルポートされた構造を有している。ＣＤＣ８０４は、キャッシュRAM８０８、タグRAM８０６及びＣＤＣ８０４内に配置された（キャッシュによって使われた）「ダーティビット」SRAMに制御信号を提供する。最終的に、ＣＤＣ８０４は両方向のインターリーブされたDRAM機構に対するサポートを提供する。
DPU３１２は、ホストメモリ１０４a及び１０４bとローカルバス１１０との間に３２ビットのデータ経路接続を提供する。DPU８１２は同時のホストとローカルバス操業をサポートするために同じくデュアルポートされた構造を有している。ＣＰＵ８１２はホスト、メモリ１０４a及び１０４bとローカルバス１１０とのためにバイトパリティを支援する。図８の素子の間に送られた信号は下表５で示される。

コネクタ３１６は図２のＣＰＵＰＣＢ１０２上に示された信号に対応している信号を有している。
図９は、図２の実施例で載置され得る１２８ビットＣＰＵＰＣＢ１０２の機能ブロック線図である。図９はＣＰＵ９０２を含み、これは東芝から利用可能なR4400ユーザーズマニュアルに記述されたRISCチップであり、好ましくはR4400１２８-ビットマイクロプロセッサであり、それはここに参照によって含まれる。図９のプロセッサ９０２はキャッシュ制御を統合している。図９は２次キャッシュRAM９０４、アドレス通路コントローラー９０６、１以上のデータ経路コントローラー９０８、アドレス／ローカルバスインタフェース及び割込みコントローラ９１４を含む。
プロセッサ９０２は２つの別のデータバス、直接キャッシュ９０４に接続する１２８ビットのバス９６０、並びに、メモリ１０４及びローカルバス１１０へのインタフェースとのための６４ビットにの多重化システムAdd／Dataバス９５４を含む。アドレスパッチコントローラ９０６及びデータ経路コントローラ（ｓ）９０８によって、64ビットのシステムAdd／Dataバス９５４は、インテル社互換のX86、別のアドレス、データバス及び制御信号の中に翻訳される。アドレス／ローカルバスインタフェース９１０はＣＰＵ、メモリ１０４及びローカルバスの間に伝送のためにメモリ１０４の制御機能及びバス制御を提供する。図９において、ローカルバス９１０は好ましくはPCIバスである。
データ経路コントローラ（ｓ）９０８及び９１２はメモリ１０４にそれぞれ64ビットの通路をサポートする。加えるに、データ経路コントローラ（ｓ）９０８は多重ローカルバスアドレス及びデータを生み出す。もしシステムでただ１つのデータ経路コントローラ９０８が使われかつ、データ経路コントローラー９１２が使われないならば、システムは64ビットのメモリバスを有し、図２の実施例と互換性がある。２つのデータ経路コントローラー９０８及び９１２が使われる時、メモリは１２８ビットのバスによってアクセスされて、図１０に示される１２８ビットのメモリと接続され得る。
Ｂ．ＰＣＢ及び背面配置の例
図１０は１２８ビットのプロセッサをサポートしているＣＰＵスロットに接続されたメモリボードの配置を示すブロック図である。例えば、図９の１２８ビットのＣＰＵは、図１０に示されるように、メモリＰＣＢに接続される。それで、図１０は図２に示される以外の実施例で使われるメモリＰＣＢを示す。図１０においては、（示されない）高密度コネクタはＣＰＵＰＣＢ１００２を背面へ接続する。同様に（示されない）高密度コネクタメモリはＰＣＢ１００４を背面へ接続する。コネクタ１００２は、それはより広いデータバスを含んでいるから、図３のコネクタ３１６とは違う。
図１１は１つの背面１１０２を含んでいる本発明の実施例を示す。図において、４つのＰＣＢ１０２、１０４a、１０４b及び１０８は、表面実装高密度コネクタ１１０４-１１１４を使って背面１１０２上に載置されつつ、７つのＰＣＢ１０７及び１０８は貫通孔コネクタ１１０８を使って背面１００２上に載置される。他の実施例において、１以上のボード１０７と１０９は同じく高密度コネクタを使って載置できる。この例において、ＰＣＢは類似の参照番号を有している図２のＰＣＢに対応する。他の実施例は背面１１０２上に載置される異なった数及び／又はタイプのＰＣＢを有することができる。一般規則として、１つの背面上に表面実装と貫通孔技術を混ぜることは、もし１つの技術のみが使われるより、製造プロセスを、いっそう複雑にする。図１１において、ＰＣＢ（EISA／ISAカードとPCIカード）は従来の貫通孔コネクタ１１０８を使って載置される。しかしながら、表面実装コネクタ１１０４、１１０６、１１１０、１１１２及び１１１４（そして図示しない他のコネクタ）は、この出願で後に詳細に記述する高密度コネクタである。
図１２はもう１つのＰＣＢを有している図１１の背面の図であり、すべてのコネクタが見えるように取り去られる様子を示す。図１２におけるコネクタ１１０４、１１０６、１１１０、１１１２及び１１１４のすべては高密度コネクタである。高密度コネクタのいくつかは、ＰＣＢの両側と一緒に接点を構成するために対で配置される。例えば、コネクタ１１０６と１１０７は、ＰＣＢ１０２が背面１１０２上に載置される時、ＰＣＢ１０２の両側と連絡を取る。それと対照的に、コネクタ１１２０はインチ長毎に４０の接点のカードインタフェースを使う。
図１３は、直角高密度コネクタ１３０６によって接続された多数の背面１３０２及び１３０４を含んでる本発明の実施例を示す。この配置において、異なった技術によって載置する構成要素は別に組み立てられることができる、それで製造プロセスをいっそう効率的にする。加えるに、図１３の配置は背面をいっそうモジュール式にする。例えば、より容易なことは、ただ背面１３０４を取り替えることによって、すべてのEISAカードスロットを取り去って、ＩＳＡ、マイクロチャネル、PCIカードスロット又は何か他の望ましいカードスロットに置換することである。
図１４は、図１３の実施例の異なった図を示す。特に、図１４は、背面１３０２上のすべてのＰＣＢが表面実装技術を使っている背面に載置される直角の高密度コネクタ１４１０へ接続されることを明確にする。それと対照的に、すべての背面１３０４の上のＰＣＢは、従来の貫通孔コネクタ１４１２を使って載置される。背面１３０２及び１３０４は各背面の側面のために２以上の高密度コネクタ１３０６及び１４０６、少なくとも１つの高密度コネクターによって、接続された。
図１５は直角の高密度コネクタ１５０６（そこで背面１５０２は両面である）によって接続された多数の背面１５０２と１５０４を含んでいる本発明の実施例を示す反対する。また、ＰＣＢは貫通孔コネクタを介して背面１５０４の上に載置され、そして表面実装高密度コネクタを介して背面１５０２上に載置される。ＰＣＢは背面１５０２を通した高密度コネクタの使用によって一方がもう１つへ接続され得る。
図１６は垂直高密度コネクタ１６０６によって接続された多数の背面１６０２及び１６０４を含んでいる本発明の実施例を示す。表面実装コネクタ及び貫通孔載置コネクタは、背面の片側に又は両側の上に載置され得、そしてＰＣＢは両タイプのコネクタ中に差し込み自在である。各背面は両方のタイプの実装技術を有している。このような配置は、作ることは、例えば、フィールドアップグレードする間に、全部の背面を置換することをより容易にする。
図１７は垂直線高密度コネクタ１７０６及び１７０４によって接続された多数の背面１７０２を含んでいる本発明の実施例を示す。すべての記述された実施例において、ＰＣＢを載置するため背面の間の高密度コネクタはいくつかのより小さい高密度コネクタとして設定され得る。
図１８は垂直高密度コネクタ１８０６によって接続された多数の背面１８０２及び１８０４を含んでいる本発明の実施例を示す。図の実施例において、表面実装コネクタは背面１８０４上にすべてあり一方、すべての貫通孔載置は背面１８０２上にある。
図１９は、ＰＣＢ１９０６が高密度表面実装コネクタ１９０６を使っている両面背面１９０２へ接続される本発明の実施例の側面図を示す。各ＰＣＢ１９０８は背面の両側の上に他のＰＣＢにそれを接続する多くのトレース１９０４を有している。表面実装コネクタの使用は、設計者がボード間にトレースのインピーダンスのバランスをとるようにコネクタを配置することをより容易にする。トレース長さ（スタッブ）は、例えば、貫通孔コネクタを使っている両面背面においてより短くできる。
図２０は図１９の実施例のインピーダンス負荷を示す。もし信号源にてバランスはとれた負荷を見るなら、トレース及びボードのインピーダンス負荷は合うように作られるべきである（Zt1＝Zb1＝Zt2）。
図２１は、表面実装されたＰＣＢ、例えば、ＰＣＢ２１０６、２１０８、２１１０を有している円形の背面２１０２の配置を示す線図である。この配置は冷却を最大にして、それでもなおＰＣＢの遠方エッジの上に配置すべき多くの構成要素を配置できる。加えるに、円形の背面のセンターにおいての信号は、円の外部分における信号より短時間に円を越えることができる。それで、いっそう多く時間不可欠素子(time-criticalelements)が円の内側に向かって置かれる。図２１は、垂直配置クリート付きのＰＣＢ２１１０及び水平配置クリート付きのＰＣＢ２１１１を示す。ＰＣＢ２１１１の配向はＰＣＢ２１１１を特に冷却容易にする。
Ｃ．高密度コネクタ／コネクタシステムの説明
図２２-３８は本発明のＰＣＢと背面を結ぶために使う高密度コネクタ（又はコネクタシステム）を示す。類似のコネクタはコネクタが必要とされるどこでも使うことができる。高密度コネクタは、エス．クレーン(S.Crane)が１９９２年１２月１日に出願した係属しているアメリカ合衆国特許出願第０７／９８３，０８３号に記載され、これは参照によってここに含まれる。高密度コネクタはエス．クレーン出願の「High-density Electrical Interconnect system」と題を付けられたアメリカ合衆国特許出願第０８／号にも記載され、エス．クレーン出願の「Apparatus Having Inner Layers supporting surface-Mount Components」と題を付けられたアメリカ合衆国特許出願第０８／号にも記載され、これらは参照によってここに含まれる。
１．突起型インタコネクト構成要素
図２２と図２３はＰＣＢ及び／又は本発明の背面を結ぶ高密度コネクタの突起構成要素２２１０の線図である。少なくともアレイの１つが少なくとも平方インチ毎に１０００の接点の密度を有している。
図３５-３８は、例えば、２つの高密度コネクタが表面実装技術を使ってＰＣＢのそれぞれの側面の上に載置される「高密度コネクタシステム」を論じる。本発明の１つの望ましい実施例で使われた高密度コネクタシステムは、図３５及び図３７に関して後述するように、少なくともインチ長毎に１００の接点の密度を有している。もう１つの本発明の望ましい実施例で使われた高密度コネクタシステムは、図３６に関して後述するように、少なくともインチ長毎に１２８の接点の密度を有している。もう１つの本発明の望ましい実施例で使われた高密度コネクタシステムは、図３８に関して後述するように、少なくともインチ長毎に３００の接点の密度を有している。本発明の他の実施例は異なった寸法及び／又は密度の高密度コネクタを有することができる。一般に、ＰＣＢの反対の側面の上に載置する対のコネクタは「コネクタシステム」として言及される。その意味は文脈から明確に思われる時、コネクタシステムはただ「コネクタ」として時々言及される。用語「コネクタ」及び／又は「コネクタシステム」は一般に番い係合していない雄部分（突起型）又は雌部分（受容型）を意味する。用語「コネクタ」は、突起型及び受容型コネクタ対を番い係合させたものにも使用する。
コネクタは突起型インタコネクト構成要素を含み、そして少なくとも１伝導性柱体２２１１を含む。図２２と図２３において、参照符号２２１７は各電導性柱体２２１１の接点部分を示し、参照符号２２１８は各電導性柱体の安定化部分を示し、そして参照符号２２１９は各電導性柱体の脚部を示す。突起型インタコネクト構成要素２２１０が対応する受容型インタコネクト構成要素の中で受容される時、電気信号は電導性柱体２２１１の各脚部から安定化部分及び接点部分を通して、受容型インタコネクト構成要素に伝送され、そして逆もまた同様伝送される。
各電導性柱体２２１１は、ベリリウム銅、リン青銅、黄銅、銅合金、錫、金、パラジウム、又は他のいかなる適当な金属又は電導性材料でも形成できる。望ましい実施例においては、各電導性柱体２２１１はベリリウム銅、リン青銅、黄銅、もしくは銅合金で形成され、又は錫、金、パラジウム、もしくはニッケルでめっきをされたもの、又は、錫、金、パラジウムもしくはニッケルの少なくとも２つを含めたもので形成される。各柱体の全部の表面はめっきをされ、又はちょうど選択された部分２２１６、すなわち突起型インタコネクト構成要素が受容型インタコネクト構成要素の中で受容した時に電導性棹体と接触する電導性柱体２２１１の対応する部分、がめっきされ得る。突起型インタコネクト構成要素２２１０は、扶壁の使用は上記したように必要とされないけれども、絶縁性扶壁２２１２を含むことができる。電導性柱体と扶壁（使われる時）とは絶縁性基板２２１３に付けられる。電導性柱体は基板２２１３及び扶壁２２１２（使われる時）によってお互いから電気的に隔離されている。
図２３は扶壁２２１２と絶縁性基板２２１３との側面図である。扶壁２２１２と基板２２１３とは絶縁性材料のひとつの単位から一体的に形成され得る。好ましくは、扶壁及び基板の材料は、形づくられる時、縮まない絶縁性材料、（例えばヘキストセラネス(Hoescht Celanese)の商標であるVECTRAのような高分子液晶）である。電導性柱体２２１１は図２３の点線によって示される基板内の孔を通して基板２２１３の中に差し込まれ柱体の周りに形成され得る。
図２３から分かるように、扶壁２２１２は長方形横断面（例えば、正方形）を有する細長い部分２２１４を含み、先端部分２２１５は細長い部分の頂点に位置している。図２３に示す扶壁の大きさは例示的である、よって、扶壁２２１２のための他の寸法は使われ得る。例えば、扶壁２２１２の横断面は０．９ｍｍｘ０．９ｍｍよりどちらかと言うと、０．５ｍｍｘ０．５ｍｍがよい。
各電導性柱体２２１１は３つの部分を含む、接点部分と、安定化部と、脚部とである。図２３において、各電導性柱体の接点部分は扶壁２２１２の隣接した位置に示される。安定化部分（図２２では図示せず）は基板２２１３に固定された各柱体の一部分である。脚部２３１９（図２２では図示せず）は接点部分の反対に基板の側面から拡張する。電導性柱体は矩形（例えば、正方形）又は三角形、半円の横断面、又はいずれかの他の横断面を有する。
各電導性柱体２２１１の異なった部分の各々はそれぞれ異なった機能を実行する。接点部分２３１７は、突起型及び受容型インタコネクト構成要素は番わせられる時、受容型インタコネクト構成要素の電導性棹体と接点を確立する。安定化部分２３１８は、取り扱い、番わせ及び製造する間に、基板２２１３に電導性柱体をしっかり固定する。安定化部分２３１８は、隣接した電導性柱体の間に絶縁性基板の適切な部分を存在させつつ、柱体を基板２２１３に固定する寸法を有している。脚部２３１９は、電気インタコネクトシステムをインタフェースとして用いることによって、インタフェース装置（例えば、半導体チップ、プリント回路基板、ワイヤー、又は、丸く、平坦もしくは柔軟なケーブル）に接続する。接点と脚部は後述の長所を得るために整列されるか、又は安定化部分に関してオフセットされ得る。
各電導性柱体２２１１の脚部２３１９の構成は、その脚部が相互に作用している装置の種別に依存する。例えば、脚部２３１９は、もしプリント回路基板の貫通孔で接続するなら、シリンドリカル構成を有するであろう。脚部２３１９は、もし表面実装技術を通してプリント回路基板に接続するなら、図２３のように配置されるであろう。もし丸ケーブル又はワイヤで接続するなら、脚部２３１９はケーブル又はワイヤを丸く構成され得る。他の構成は、脚部２３１９が相互に作用している装置種別により依存する。
図２４は、ＰＣＢ又は背面の上に表面実装されている電導性柱体の脚部２３１９の構成を示す。図２４に示されるように、基板２２１３はＰＣＢ２４２０に関して直角に配置され得る。この配置により、空間効率を増やし、そしてＰＣＢ上の構成要素の冷却を容易にして、及び／又は種々の信号経路を短くすることができる。明示的に図２４に示されないけれども、基板２２１３は、装置の性質にかかわらず、脚部が相互に作用している装置（例えば、ＰＣＢ又はケーブル）に関して直角に配置され得る。図２４から分かるように、このような配置は脚部の点２４２１において直角に脚部２３１９を適応させることを必要とする。ＰＣＢ２４２０の近くの点２４２１の角及び／又は脚部２３１９の角は図２４に示すように鋭角にすることができ、あるいは各角の１つ又は両方ともゆるやか又は曲線とすることもできる。
図２４によると、各脚部２３１９は、基板２２１３表面から垂直に外に張り出して、そして次に、その脚部の点２４２１においてインタフェース装置の表面に向けられている。脚部２３１９は、脚部は３つの別個の行でインタフェース装置と接触するように、曲げられている（すなわち、図２４の行Ｃ、Ｄ及びＥ）。
本発明の種々の実施例においては、コネクタの柱体又は棹体は、背面のＰＣＢに対し直角の角度でコネクタ上に配置される。他の実施例は熟考され、オリジナルの出願に記述される。
２．受容型電気インタコネクト構成要素
ＰＣＢを背面へ接続するために使った本発明の受容型の電気インタコネクト構成要素は、絶縁性基板に固定された数本の電気的に伝導性の棹体を含む。受容型電気インタコネクト構成要素は電導性棹体の間の空間の中で対応する突起型電気インタコネクト構成要素を受容するように設定される。基板は、異なった電気信号が各棹体の上に伝送されるように、電導性棹体を互いに絶縁する。
図２５は本発明の実施例による受容型インタコネクト構成要素２５３０の一部を示す。受容型構成要素２５３０は、電気的に絶縁された基板（図２５で図示せず）に固定された数本の電気的に伝導性の柔軟な棹体２５３１からなる。好ましくは、基板材料は、形成時に縮まない絶縁性材料（例えば、ヘキストセラネスの商標のVECTRAのような高分子液晶）である。電導性棹体２５３１の部分は互いから離れて曲がり、その電導性棹体の部分間の空間中で突起型インタコネクト構成要素を受容する。
各電電性棹体２５３１は、突起型電気インタコネクト構成要素の電導性柱体２２１１を作るために使ったものと同じ材料で形成され得る。例えば、各電導性棹体２５３１はベリリウム銅、リン青銅、黄銅、銅合金、錫、金、パラジウム、又は他のいかなる適当な金属又は電導性材料でも形成できる。望ましい実施例においては、各電導性棹体３１はベリリウム銅、リン青銅、黄銅、もしくは銅合金で形成され、又は錫、金、パラジウム、もしくはニッケルでめっきをされたもの、又は、錫、金、パラジウムもしくはニッケルの少なくとも２つを含めたもので形成される。各棹体２５３１の全部の表面はめっきをされ、又はちょうど選択された部分、すなわち突起型インタコネクト構成要素が受容型インタコネクト構成要素２５３０の中で受容した時に電導性柱体と接触する電導性棹体３１の対応する部分、がめっきされ得る。
本発明の電気インタコネクトシステムで使用される伝導性棹体２５３１は３つの部分、接点部分２５３１、安定化部２５３３及び脚部２５３４を含む。
各電導性棹体２５３１の接点部分２５３２は、突起型受容構成要素が対応する受容型インタコネクト構成要素の中で受容される時、対応する突起型受容構成要素の電導性柱体と接触する。各電導性棹体の接点部分２５３２はインタフェース部分２５３５と引込部分２５３６を含む。インタフェース部分２５３５は、突起型及び受容型インタコネクト構成要素が番わせられる時、電導性柱体と接触する電導性の部分２５３２の部分である。引込部２５３６は傾斜表面を含み、傾斜表面は、突起型インタコネクト構成要素の扶壁の先端部が接触すると、（又は、扶壁が使われない時は、突起型インタコネクト構成要素の１以上の柱体に接触すると）、番う間に電導性棹体の分離を始める。
安定化部分２５３３は電導性棹体２５３１を保持する基板にしっかり固定される。各電導性棹体の安定化部分２５３３はその取り扱いや、番わせ中や、生産する間、棹体がからまること又は移動させられることを防止する。安定化部分２５３３は、絶縁性基板の適切な部分が隣接した電導性棹体の間に存在することを許すとともに、基板の中に棹体を係止する寸法である。
脚部２５３４は、突起型インタコネクト構成要素２２１０に関して記述した電導性柱体２２１１の脚部２３１９に非常に類似している。脚部２３１９のように、脚部２５３４は電気インタコネクトシステムをインタフェースとして用いることによって、インタフェース装置（例えば、半導体チップ、プリント回路基板、ワイヤー、又は、丸く、平坦もしくは柔軟なケーブル）に接続する。
脚部２３１９と同様に、脚部２５３４の構成は相互に作用している装置種別に依存する。脚部２５３４の可能な構成は上に脚部２３１９に関し上記した可能な構成と同じである。
脚部２３１９のように、脚部２５３４は、受容型インタコネクト構成要素の基板が脚部２５３４と相互に作用しているインタフェース装置に関して直角に位置している状況において、直角に曲げられ得る。各電導性棹体の接点及び脚部は後述の長所を供給するために整列され又は安定化部分に関してオフセットされ得る。
３．インタコネクト構成要素の番い係合
図２６は番わせられ係合した受容型インタコネクト構成要素２５３０を示す。突起型及び受容型インタコネクト構成要素が番わせられる時、伝導性棹体２５３２は、曲がり又は拡張して離れ、接点部分が伝導性棹体の接点部分の間に空間の中で突起型インタコネクト構成要素を受容する。他の実施例において、棹体の２本の接点部分２５３２は他の２本の棹体の接点部分より長い。
受容型の構成要素の構成は、突起型インタコネクト構成要素の構成に依存し、又はその逆であることは注意されるべきである。例えば、もし突起型インタコネクト構成要素が電導性柱体に囲まれた十字形状をした扶壁を含むなら、受容型の構成要素はそのタイプの突起型インタコネクト構成要素を受容するように構成されるべきである。他の実施例はエス．クレーンが１９９２年１２月１日に出願したアメリカ合衆国特許出願第０７／９８３，０８３号に記載される。
図２６は、受容型インタコネクト構成要素２５３０の電導性棹体の中で受容した突起型インタコネクト構成要素２２１０を示す。突起型インタコネクト構成要素は、この様式で受容型インタコネクト構成要素の中で受容される時、このようなインタコネクト構成要素は、番わせられ、又は一緒に差し込まれるという。
図２６に示す番わせられた位置は、図２６に示された矢印Ｙの方向において突起型インタコネクト構成要素２２１０と受容型インタコネクト構成要素２５３０が互いに向かって移動することによって達せられる。番わせられた位置において、各電導性棹体の接点部分は平面XZ内の方向において電導性柱体の対応するものに対して標準的な力を及ぼす。図２６では、矢印Ｙは平面XZに関して垂直である。
突起型インタコネクト構成要素２２１０を対応する受容型インタコネクト構成要素２５３０へ番わす行程は後述する。図２２から図２５は突起型インタコネクト構成要素２２１０と番わせる前の対応する受容型インタコネクト構成要素２５３０の状態を示す。受容型インタコネクト構成要素の棹体の接点部分２５３２は突起型インタコネクト構成要素と番う前にひとまとめに群生される。このようなひとまとめにすることにより、２以上の多くの棹体の間に接点を巻き込むことができる。
次に、突起型及び受容型インタコネクト構成要素は図２６に示された矢印Ｙの方向において互いに向かって動かされる。結局は、各電導性棹体２５３１の引込部２５３６は、扶壁２２１２（使われる時）の先端部と接触する。互いに向かうインタコネクト構成要素のそれ以上の相対的な動きがあると同時に、先端部の傾いている構成は電導性棹体の接点部分２５３２を分散させ始める。突起型の構成要素の電導性柱体２２１１の傾いている上の表面により、接点部分２５３２の拡張が、インタコネクト構成要素間の追加の相対的な動きと一緒に起こる。かかる拡張は、十分に係合した位置において電導性棹体２５３１が電導性柱体２２１１に対して標準的な力を及ぼし、それによって棹体と柱体の間に信頼できる電気接点を保証する。扶壁が用いられない時、接点部分２５３２の初期の拡張は扶壁先端部分よりも、突起型インタコネクト構成要素の１以上の柱体２２１１により起こされることに、注意されるべきである。
受容型インタコネクト構成要素２５３０内への突起型インタコネクト構成要素２２１０を番わせるに要求される挿入力は、電導性棹体２５３１の拡張の早い段階に対応している点において、最も高い。続く挿入力は、拡張させる力よりむしろ摩擦力の作用に関連しているから、より低いものとなる。受容型インタコネクト構成要素内への突起型インタコネクト構成要素を番わせるに要求された挿入力は、全高を変えた電導性柱体を有する突起型インタコネクト構成要素を用いることによって減らすことができる（及びプログラムされた番わせ係合、ここで、１以上の相互接続は１以上の他の相互接続前に完了されて、提供され得る）。
もう１つの実施例において、電導性柱体２２１１は、一方の対向する一対の柱体が第１の全高を持ち、そして他の対向する一対の柱体が第２の全高を有するように設定できる。本質的に、この構成は、必要とされる挿入力が、番わせる行程が実行されるにつれて、長い時間にわたって徐々に広げられるように、最初の挿入力のピークを異なった時間において起る別の構成要素へと分けることができる。
もう１つの実施例において、必要とされる挿入力が番わせる（及びプログラムされた係合が供給される）につれて長い時間にわたって広げられることができる。異なった行の突起型インタコネクト構成要素２２１０は、番わせるにつれて異なった時において異なった行のインタコネクト構成要素で始められるように、異なった全高を有する。例えば、行を全高で代わる代わるに高く、低くし、又は行の全高を各行で次第に増加するようにすることができる。同じく、所定の行の中の構成要素は異なった全高を有していてもよい。さらに、この実施例は、インタコネクト構成要素の異なった行が全高の点で異なる実施例に達するために結合され得、そして各異なった行の中のインタコネクト構成要素の電導性柱体は同じく全高の点で異なる。同じく、電導性棹体２５３１又は各受容型インタコネクト構成要素の接点部分２５３２は、挿入力を減らすために長さを変えることができ、又はプログラムした係合を提供できる。
番わせ係合間の電導性棹体２５３１の側面の摺動作用は、岩セツを拭い去り、そして柱体２２１１の表面、扶壁２２１２（もし使われるなら）及び棹体２５３１の上にある他の汚染物質を拭い去るために清掃機能を実行する。このような清掃作用は番わせられた電導性素子間にいっそう信頼できる電気の相互接続と、より大きい接点面積の形成と、を提供する。
挿入力は、エス．クレーンが１９９２年１２月１日に出願したアメリカ合衆国特許出願第０７／９８３，０８３号に記載されるように、ゼロ挿入力受容型インタコネクト構成要素を使って本質的に完全に削除され得る。
４．絶縁性基板
上記に説明したように、突起型インタコネクト構成要素の電導性柱体は絶縁性基板２２１３に固定される。同じく、受容型の構成要素の電導性棹体は絶縁性基板２５３７に固定される。
図２７及び図２８は、突起型インタコネクト構成要素２２１０のための基板２２１３として作用している絶縁性電気キャリアと受容型インタコネクト構成要素２５３０のための基板２５３７として作用している絶縁性電気キャリアとを示す。図２８におけるキャリア２２１３は、突起型インタコネクト構成要素２２１０の脚部を用いて直角の接続がなされるように、配置される。図２７におけるキャリアと同様、図２８におけるキャリア２５３７は、直角であるよりむしろ、まっすぐな接続のために配置される。図２７又は図２８におけるキャリアは直角又はまっすぐなキャリアとすることができる。図２８のコネクタ２２１３は「直角のコネクタ」と、そして図２７のコネクタは「縦のコネクタ」という。いずれか又は両方とも挿入型又は突起型インタコネクト構成要素は直角のコネクタを有することができる。
例えば、ＰＣＢ又は背面への表面実装のために使用する時、表面実装される各柱体の脚部及び／又は棹体は、約０．１５ｍｍだけ基板の一部を拡張して最も伸長した部分を越えて延長できる。これは、ＰＣＢ又は背面上に不整合性を補償し、そしてより柔軟な従順な電気インタコネクトシステムを形成できる。
図２７及び図２８のコネクタは、後ろ向きの番わせ係合する機会が解消されるように、配向されている。重要なことは同じ接点数を有している２つのコネクタを区別することができる他の任意性があることである。
５．インタコネクト配置
本発明は、本発明のインタコネクト構成要素が典型的なグリッドアレイ又はエッジコネクタ配置よりはるかに高い密度でネストされた構成で配置できるから、従来技術の電気インタコネクトシステムを越えた区別できる長所を有する。このような構成は既存の従来技術の電気インタコネクトシステムによって達成されない。
本発明は従来のコネクタよりずっと高い密度を供給することができる。個別柱体のグリッド又は行を各個別ソケットに接続するために使う代わりに、本発明の電気インタコネクトシステムは、グループが各受容型インタコネクト構成要素の中への各グループの受容のためにお互いの間でインターリーブされるという状態で、グループ（又は「集団」）の中に電導性柱体の複数を配置する。電導性柱体のように、電導性棹体は、グループが各突起型インタコネクト構成要素を受容するためにそれぞれお互いの間でインターリーブされるという状態で、グループの中に同じく配置される。よって、従来技術のインタコネクトシステムは個別ピンを個別ソケットと相互に連結させることによって作用するのに対して、本発明では個別の受容型インタコネクト構成要素が可能な最も効率的な方法で棹体のグループを含めるという状態で、柱体のグループを含めて個別の突起型インタコネクト構成要素を相互に接続することによって密度と柔軟性を増やす。
図２９は本発明による孔又は通路のグループ配置を示す。図２９の配置によると、孔又は通路のグループが絶縁された基板２２１３に形成される。電導性柱体２２１１は突起型インタコネクト構成要素のアレイを形成するために各通路の中に嵌合され、又は、代わりに、電導性棹体が受容型インタコネクト構成要素のアレイを形成するために通路のそれぞれに嵌合される。この配置は縦又は水平な接続のために使うことができる。
ここに、参照符号２９８２はインタコネクト構成要素を形成している各接点のグループを示し、又は、一般的に、接点のグループを含めたインタコネクト構成要素を示すために使われる。それで、ここに参照された各インタコネクト構成要素２９８２は複数の電導性柱体２２１１を含んだ突起型インタコネクト構成要素２２１０でもよく、又は、代わりに、複数の電導性棹体２５３１を含んだ受容型インタコネクト構成要素２５３０でもよく、又は、代わりに、複数の電導性柱体２２１１及び複数の電導性棹体２５３１を含んだハイブリッドインタコネクト構成要素でもよい。
もし電気インタコネクト構成要素２９８２が突起型インタコネクト構成要素であるなら、インタコネクト構成要素２９８２のそれぞれは、対応する受容型インタコネクト構成要素の中に受容されるために配置される。さらに、各インタコネクト構成要素の電導性接点は、各インタコネクト構成要素の接点がインターリーブされるか、又は、インタコネクト構成要素の他の接点の中でネストされ得るように、配置される。換言すれば、アレイの電導性接点は、使われる受容型インタコネクト構成要素の棹体の番わせ係合に適切な間隙を供給する間に可能な最も高い密度を達するために、各グループ２９８２の一部が接点の隣接したグループの列と行に重複するように、配置される。電導性接点と接触し又は電導性接点と接触していなくとも、図２９の接点又は電気インタコネクト構成要素２９８２の各グループは、このような構成要素が突起型インタコネクト構成要素又はハイブリッドインタコネクト構成要素である時、そのインタコネクト構成要素の中央部分において配置された扶壁２２１２を有していてもよい、一方、１以上のインタコネクト構成要素（例えば、すべて）が扶壁を有してなくともよいことは、注意されるべきである。電気インタコネクト構成要素が受容型インタコネクト構成要素である時、このような構成要素は扶壁を含まない。
図２９に示されるように、各インタコネクト構成要素を形成している接点２９８２のグループは十字形で配置できる。図２９（又は図３１）で示されたかかる配置は、例えば、背面を接続するために使用できる。ＰＣＢを接続するために使われるコネクタは、図２９又は図３１に類似している構成をネスト又は変更して使うが、しかし通常はより少ない横列及び／又は縦列を含んでいる集団を使うであろう。例えば、２つのＰＣＢを接続するコネクタ又は背面にＰＣＢを接続するコネクタは、集団のただ２つだけの横列を有することができる。
容易にネストされ得る他のいかなる形でも同じく使用できる。十字形（図２９のように）への接点の組分けグループ化は、棹体の応力バランスをとることにおいて、各受容型インタコネクト構成要素又はハイブリッドインタコネクト構成要素の電導性棹体に過度応力がかかることに対して、助けになる。さらに、十字形状をしたグループの使用は従来技術のシステムで発見されなかった位置合せ効果をもたらす。例えば、図２９に示される十字形状インタコネクト構成要素は、電気インタコネクト構成要素２９８２が突起型である場合、それぞれ、対応する受容型インタコネクト構成要素の棹体で整列し、図２９の配置全体を同様に整列せしめる。
孔又は接点（すなわち、突起型の、受容型の、又はハイブリッド型インタコネクト構成要素）のグループ（例えば、十字形状をしたグループ）をネストすることは、接点間に、対応するインタコネクト構成要素と番うのに適切な間隙を生み出すとともに、接点間の空間を最小限に減少させる。発明者に知られている従来技術のシステムでは、この方法で空間を利用していない。さらに、上に説明したように、電気インタコネクト構成要素２９８２が突起型インタコネクト構成要素又はハイブリッドインタコネクト構成要素である時、各電気インタコネクト構成要素２９８２の接点間に扶壁を含めることは任意である。扶壁がない場合において、各突起型インタコネクト構成要素又はハイブリッドインタコネクト構成要素のための柱体２２１１の各グループは、柱体の上部傾斜表面による番わせ係合の間に、対応するインタコネクト構成要素の対応する電導性棹体を拡張できる。
図２９のネストされた構成は、接点間に絶縁性壁を設ける必要性を排除するけれども、このような絶縁性壁は、もし切望されるなら使われ得ることに注意すべきである。同じく、図２９のネストされた構成が電気インタコネクトシステムにおいて突起型インタコネクト構成要素の柱体２２１１のための配置でもよいけれども、図２９のネストされた構成は、そのシステムの受容型インタコネクト構成要素の棹体２５３１のための配置であってもよい。例えば、所定の電気インタコネクトシステムの中における両方の突起型及び受容型インタコネクト構成要素のために、このような構成要素の接点は、電気インタコネクト構成要素に協働する接点の各グループの一部が、他の電気インタコネクト構成要素に協働する接点の隣接したグループ列及び行に重複するように、配置され得る。換言すれば、所定の電気インタコネクトシステムの中の両方の突起型及び受容型の構成要素は、ネクストされた構成で配置され得る。これはハイブリッドの電気インタコネクト構成要素を含んでいる電気インタコネクトシステムにも当てはまる。さらに、接点をグループ（例えば、図２９の十字形状グループ２９８２）に配置することによって、各グループのためのインタコネクト構成要素の脚部は、相互接続されるインタフェース装置（例えば、ＰＣＢ又は背面）のレイアウト及びトレースルーティングを拡張するために配置でき得る。
図２９のインタコネクト配置の密度は、電気インタコネクト構成要素２９８２がそれぞれが扶壁を含む突起型インタコネクト構成要素又はハイブリッドインタコネクト構成要素である時、柱体及び棹体、扶壁の間の空間並びに使用された扶壁の大きさの構成に依存する。
各扶壁が０．５ｍｍｘ０．５ｍｍである配置は図２９で示される。より高い密度が、扶壁が使われない時、達せられ得る。図２９の配置のために、０．９ｍｍｘ０．９ｍｍ扶壁が使われる時、電気インタコネクト構成要素の列間のセンタライン-センタライン距離Ｘは１．５ｍｍでもよく、電気インタコネクト構成要素の行の間のセンタライン-センタライン距離Ｙは１．２５ｍｍでもよい、そしてこの配置における全体的密度は平方インチ毎に６８０の接点が得られる。０．５ｍｍｘ０．５ｍｍ扶壁が使われる時、電気インタコネクト構成要素の列の間のセンタライン-センタライン距離Ｘは１．０ｍｍでもよく、電気インタコネクト構成要素の行の間のセンタライン-センタライン距離Ｙは１．５ｍｍでもよい、そしてこの配置における全体的密度は平方インチ毎に８２６の接点が得られる。小さい扶壁である時、又は扶壁が使われない時、電気インタコネクト構成要素の列の間のセンタライン-センタライン距離Ｘは０．９ｍｍでもよく、電気インタコネクト構成要素の行の間のセンタライン-センタライン距離Ｙは１．２５ｍｍでもよい、そしてこの配置における全体的密度は平方インチ毎に１，０２８の接点が得られる。
図２９に示すネストされた配置においては、電気インタコネクト構成要素２９８２、突起型、受容型又はハイブリッド型のどれかは、絶縁性基板２９１３の上に行列で配置され（図２９における点線がそれぞれ行と列を示す）、配置の隣接した行の電気インタコネクト構成要素は、配置の隣接した列から電気インタコネクト構成要素がずらされるにつれて、ずらされ、そして電気インタコネクト構成要素は、各電気インタコネクト構成要素の一部が電気インタコネクト構成要素の隣接した行又は電気インタコネクト構成要素の隣接した列の中に重複するように、ネストされた構成においてお互いの間でインターリーブされる。所定の電気インタコネクトシステムの中の突起型、受容型及び／又はハイブリッドの構成要素はすべて図３２で示されるネストされた配置にしたがって配置され得る。
図２９のネストされた構成は、より大きい密度を供給するために変更できる。１つの考慮された改良の例が図３１で示され、図３１の配置においては、電気インタコネクト構成要素２９８２、突起型、受容型又はハイブリッド型のどれもは、絶縁性基板２９１３の上に行列で配置される。そして各電気インタコネクト構成要素２９８２の少なくとも１つの接点（例えば、図３１における柱体２９１１）は、外方向に面しかつ、その配置の他の接点の側面表面２９８４によって初めに横切られたラインに沿って離れた前面表面２９８３を含む。図２９で示されるネストされた配置と同じように、図３１における配置は、他の形が考えられるけれども、電気インタコネクト構成要素のために接点の十字形状をしたグループを使うことは注意されるべきである。同じく、すべての所定の電気インタコネクトシステム（例えば、差し込み自在システムにおける両方の突起型及び受容型インタコネクト構成要素）の中の電気インタコネクト構成要素は図３１で示される配置により配置され得る。
図３２は、０．５ｍｍｘ０．５ｍｍの横断面を有する扶壁を使っている図３１による配置の一部を示す。図３３から分かるように、図３１からの突起型電気インタコネクト構成要素２９８２はそれぞれ対応する受容型インタコネクト構成要素２５３０の中に受容される時、受容型インタコネクト構成要素の電導性接点又は棹体２５３１は、例えば０．２ｍｍの距離だけ分離される。
図３４は、図３１の配置により配置されかつ対応する受容型インタコネクト構成要素２５３０中に受容した突起型電気インタコネクト構成要素２２１０の図である。図３４において、突起型インタコネクト構成要素２２１０のための扶壁２２１２は０．９ｍｍｘ０．９ｍｍの横断面を有することができる。各電導性接点又は棹体２５３１及びそれが面する接点の間の距離は、例えば、０．４ｍｍである。
図３１の配置のために０．９ｍｍｘ０．９ｍｍ扶壁が使われる時、接点の同様の表面の間の距離ｄは２．１９ｍｍでもよく、そして配置のための全体的密度は平方インチ毎に４６０の接点が得られることは注意されるべきである。０．５ｍｍｘ０．５ｍｍ扶壁が使われる時、距離ｄは１．６ｍｍでもよく、そして配置のための全体的密度は、平方インチ毎に９００の接点が得られる。扶壁が使われない時、距離ｄは１．５ｍｍでもよく、そして配置のための全体的密度は平方インチ毎に１，１５６の接点が得られる。
図３５は突起型コネクタは本発明の実施例で使った高密度の線図である。受容型コネクタ及び／又はコネクタシステムは同じく示された配置又はどんな類似の配置でも使うことができる。図３５の横列における集団の配向は図３０のそれに類似している、しかし同じく図３２のそれに類似させることができる。
図３５におけるコネクタのようなコネクタが各ＰＣＢの側面の上に表面実装された時、結果としてコネクタシステムはインチ長毎に約１００の接点の密度（（集団の間に２５．４mm、１インチ／４mm）ｘ２横列ｘ４柱体ｘＰＣＢの２側面＝約１００）を有する。例えば、もし、第３の横列が上述されたコネクタシステムで２つのコネクタのそれぞれに加えられたなら、密度はインチ長毎に約１５２の接点に増加するであろう。一般に、いくつかの因子は、集団がどれほど密にコネクタ上に載置され得るかに影響を与える。例えば、集団空間は、孔が柱体及び棹体（すなわち、突起と挿入部分）に対してどれほど密に絶縁体の上に形成できるかということによって、影響される。集団空間は、お互いに触れない番わせる間に、棹体が広がるために空領域を割り当てなくてはならない。加えるに、集団空間は空領域にＰＣＢの上にトレースを載置できるようにしておかなくてはならない。
図３６は本発明の実施例で使われるもう１つの突起型の高密度コネクタの線図である。受容型コネクタ及び／又はコネクタシステムは、示されたネストされ又は変更される配置、又はどんな類似の配置でも使うことができる。図３６の横列における集団の配向は、図３０のものに類似しているが、図３２のそれに類似したものでもよい。図３６におけるコネクタのようなコネクタは、各ＰＣＢ（図３７参照）の側面の上に表面実装され、結果としてコネクタシステムはインチ長（（集団の中心の間１インチ／３ｍｍ毎に２５．４ｍｍ）ｘ２横列ｘ４柱体ｘＰＣＢの２側面＝約１２８）毎に約１２８の接点の密度を有している。例えば、もし、第３の横列が記述されたコネクタシステムにて２つのコネクタのそれぞれに加えられたなら、密度はインチ長毎に約２０８の接点に増加するであろう。
図３７は突起型の高密度コネクタシステムは本発明の実施例で使われるのを示す。受容型の高密度コネクタシステムは示された配置を有することができる。図３７において、２つの高密度コネクタ３７１２及び３７１４はＰＣＢ３７１６の上に表面実装される。図３７は一定の比例に合せて示されていない。図３７における配置は直角のコネクタであるが、しかし容易に縦のコネクタで使用に適合できる。例えば、図３５のネスト配置も使用でき、そしてそれはインチ長毎に約１００の接点の密度を有するであろう。
図３８は本発明の実施例で使われる突起型の高密度コネクタシステムを示す。受容型の高密度コネクタシステムは同じく示された配置を有することができる。図３８において、２つの高密度コネクタ３８１２及び３８１４はＰＣＢ３８１６の上に表面実装される。図３８は一定の比例に合わせて示されない。図３６における配置は直角のコネクタであが、容易に縦のコネクタで使用に適合できる。他のネスト又は変更される配置はこのコネクタでも使用できる。図３５におけるコネクタのようなコネクタが各ＰＣＢの側面の上に表面実装された時、結果としてコネクタシステムはインチ長毎に約３００の接点の密度（（集団の中心の間１インチ／２ｍｍ毎に２５．４ｍｍ）ｘ３横列ｘ４柱体ｘＰＣＢの２側面＝約３００）を有する。
図２９、３１、３５、３６、３７及び３８の配置で、各配置の行と列は連続的である。換言すれば、通常の空間は別として各行と列で電気インタコネクト構成要素の間に、行又は電気インタコネクト構成要素の列に断絶又は中断がない。このような連続的である行と列は、半導体チップの周辺機器の周りにだけではなく直接チップ下で直接結合する半導体チップ接続技術にて特に有用である。これは同様に高いピン数インタコネクトで価値がある。
連続的な行と列で配置される代わりに、電気インタコネクト構成要素２９８２（このような構成要素が突起型、受容型又はハイブリッド型であるかどうかにかかわらず）は、チャネルによって分離された４以上の構成要素のグループ又は集団で配置できる。このタイプの配置は、トレースの経路を決めるためにチャネルを利用して、ＰＣＢ又は背面及び他のインタフェース表面のトレースのビアなどへの経路決定を容易にする。このようなトレースルーティングを促進するために、電気インタコネクト構成要素２９８２の集団のグループの間のチャネルは、各グループ又は集団の中において電気インタコネクト構成要素２９８２の間の空間より広い。チャネルの使用は、本願で開示したインタコネクト配置のすべてに適用できる。
接点部分同様、一緒に一列に並べられる伝導性柱体２２１１又は伝導性棹体２５３１の脚部はその対応する安定化部から整列又はオフセットさせてもよい。
別個の接点、安定化部分及び脚部を含む柱体２２１１及び／又は棹体２５３１の使用は他の長所を結果として生ぜしめ、並びに上記した以外のそれら部分の構成は考慮される。例えば、柱体又は棹体は接点部分は、その柱体又は棹体を安定化部分と同じ大きさにすることができるので製造を容易にし、又は接点部分をより小さく（すなわち、もっと狭く）することができるので、安定化部分よりインタコネクトシステムの密度を増加できる。
接点部分がその対応する安定化部分より狭くされる場合において、柱体又は棹体が固定される孔又は通路は異なったレベルで異なった幅又は直径を有するように設定され得る。例えば、接点部分が突き出る孔近辺の幅又は直径は、脚部が突き出る基板の他の側面における幅又は直径より狭くすることができる。このタイプの構成において、柱体又は棹体は接点部分が最初に入り、孔に挿入されて、そして次に、安定化部分の路肩がもっと狭い幅又は直径を有している孔の部分に当接するまで、さらに孔中に押される。この方法では孔の構成を設定することによって、過度挿入（すなわち、安定化部分が孔を通過して伸長するという程度への柱体又は棹体の挿入）や、高い番わせ力のための押出突出が防止できる。
接点部分のように、各柱体又は棹体の脚部は、その柱体又は棹体の安定化部分と同じ大きさでもよく、又は脚部は安定化部分より小さく（すなわち、もっと狭く）することができるから、高密度インタフェース装置と接続でき及び／又は回路設計とルーティングの柔軟性を達成できる。脚部がその対応する安定化部分より狭くされる場合において、柱体又は棹体が固定される孔又は通路は異なったレベルで異なった幅又は直径を有するように設定され得る。例えば、脚部が突き出る孔の部分の近くの幅又は直径は他の脚部が突き出る基板の側面における幅又は直径より狭くすることができる。このタイプの構成において、柱体又は棹体は脚部が最初に入り、孔に挿入されて、そして次に、安定化部分の路肩がもっと狭い幅又は直径を有している孔の部分に当接するまで、さらに孔中に押される。この方法では孔の構成を設定することによって、過度挿入（すなわち、安定化部分が孔を通過して伸長するという程度への柱体又は棹体の挿入）や、高い番わせ力のための押出突出が防止できる。
柱体又は棹体の接点部分が安定化部分からオフセットされる時、柱体又は棹体が脚部が最初に入り、対応する孔に挿入されなくてはならないことは注意されるべきである。同様に、柱体又は棹体の脚部が安定化部分からオフセットされる時、柱体又は棹体が接点部分が最初に入るという状態で、対応する孔に挿入されなくてはならない。
各柱体又は棹体の脚部は多くの異なった構成で配置され得る。例えば、脚部は安定化部分の中央軸と同列にそろえられたその中央軸を有し得る。代わりに、脚部は、脚部の側面が安定化部分の側面と共面であるように、安定化部分からオフセットされ得る。
同じく、各柱体又は棹体の脚部は安定化部分の異なった部分に固定され得る。例えば、脚部は、安定化部分の中央、角又は側面に付けられ得るので、トレースルーティングと回路設計の柔軟性を得て、そしてインタフェース装置密度を増加する。
各柱体又は棹体の脚部のそれ以上の多様性が考慮される。所定の突起型又は受容型インタコネクト構成要素の中において、その構成要素の脚部は互いに向かい合って又は互いから離れるように構成ができ、又は、ある特定の脚部が互いに向かい合う一方で、他の脚部では互いから離れるように構成ができる。同じく、所定のインタコネクト構成要素の脚部は、各脚部がその直接の左に脚部に直面するように、又は各脚部がその直接の右に脚部に直面するように、配置され得る。
同じく、第２段階のモールディングオペレーションは、１以上のインタコネクト構成要素の脚部を一緒に結合するために使用できる。このタイプの構成においては、絶縁性ヨーク又は基板はちょうどの位置で脚部がインタフェース装置に接続するポイント上の脚部の周りに形成され、脚部を守ることができる。一体物から形成された別個の接点、安定化部分及び脚部を含む柱体及び棹体の使用は、本発明のインタコネクト配置の効率を最大にする。さらに、電導性柱体と棹体の選択的な構造は、既存のインタコネクトシステムの使用を通しては可能でない回路設計及び信号ルーティングと対照的に、それらの柔軟性を可能とすることができる。
６．製造
電気インタコネクト構成要素の電導性柱体と電導性棹体は、細片から又は引きワイヤーからスタンプを押される方法によって製造され得、そして接点とインタフェース部が柱体と棹体について上述による適切な方向を向いていることを保証するよう設計される。両方の手順は、選択めっき及び自動化挿入を可能とする。直角脚部実施例は安定化部分の中心から突き出て、それによって異なった尾長を有する１つのピン打ち抜き型が本発明の電気インタコネクトシステムのすべての側面とレベルのために接点を供給可能とする。しかしながら、極大密度のために、脚部は、隣接した脚部の間に干渉を避けつつ極大密度を許すために安定化部分の中心から移動され得る。
スタンプ押圧された接点は、非対称の形が自動化組立機器で一定配向を招くので、細片の緩く又は上であり得る。細片は、先端において安定している面積の間であり、又は、個別接点を保持するバンドライアの一部であり得る。直角実施例上の異なった長さ尾長は、自動化組立間に配向及び振動ボール供給の助けとなる。
本発明は、縫製と一団挿入組立機器両方と両立できる。絶縁性コネクタ主要部及びパッケージは、プリント回路基板への自動化ロボット挿入又はコネクタへのワイヤー終端における自動化を容易にするよう設計される。絶縁性基板の形成及び基板への接点挿入の選択肢として、絶縁性基板は挿入成型方法において接点の周りに形成され得る。完了された部品はＰＣＢ組立工程と両立できる。
Ｄ．概要
本発明のＰＣＢは広帯域のデータを入出力して、そしてここに与えられる高密度コネクタを使って接続されている。
他の実施例は明細書の考察とここに開示した発明の実行とから当業者に明白であろう。明細書と例はただ例示的であり、発明の真の範囲は次の請求の範囲によって示されることを意図する。

Claims (90)

1. コンピュータシステムであって、
   ローカルバスと、
   メモリバスと、
   前記ローカルバス及び前記メモリバスに接続されその上にマイクロプロセッサを含む第１のプリント回路基板、前記メモリバスに接続されその上にメモリを含む第２のプリント回路基板、並びに前記ローカルバスに接続されその上に周辺機器コントローラーを有している第３のプリント回路基板、を含む第１の背面と、
   前記第１の背面に接続されその上に周辺機器コネクタを有している第２の背面と、
   を含み、
   前記第１の背面は前記第１、第２及び第３のプリント回路基板の少なくとも１つを対応する第４のプリント回路基板に置換せしめることを許容し、前記第４のプリント回路基板は置換される少なくとも１つのプリント回路基板全体的に類似の機能を有していることを特徴とするコンピュータシステム。
2. 前記周辺機器コントローラーに接続された周辺機器バスと、
   前記周辺機器バスに接続され前記第２の背面上に配置された複数の周辺機器スロットと、
   前記周辺機器バスを前記第１及び第２の背面間に接続する高密度コネクタとをさらに含むことを特徴とする請求項１記載のコンピュータシステム。
3. 前記ローカルバスに接続され前記第２の背面上に配置された複数の周辺機器スロットと、
   前記ローカルバスを前記第１及び第２の背面間に接続する高密度コネクタとをさらに含むことを特徴とする請求項１記載のコンピュータシステム。
4. 第４のバスに接続され前記第２の背面上に配置された複数の周辺機器スロットと、
   前記第４のバスを前記第１及び第２の背面間に接続する高密度コネクタとをさらに含むことを特徴とする請求項１記載のコンピュータシステム。
5. 前記第１の背面は高密度コネクタを通して前記第２の背面に接続されることを特徴とする請求項１記載のコンピュータシステム。
6. 前記第１のプリント回路基板は高密度コネクタを通して前記第１の背面に接続されることを特徴とする請求項１記載のコンピュータシステム。
7. 前記第２のプリント回路基板は高密度コネクタを通して前記第１の背面に接続されることを特徴とする請求項１記載のコンピュータシステム。
8. 前記第３のプリント回路基板は高密度コネクタを通して前記第１の背面に接続されることを特徴とする請求項１記載のコンピュータシステム。
9. 前記マイクロプロセッサは３２ビットマイクロプロセッサであることを特徴とする請求項１記載のコンピュータシステム。
10. 前記マイクロプロセッサは６４ビットマイクロプロセッサであることを特徴とする請求項１記載のコンピュータシステム。
11. 前記マイクロプロセッサは１２８ビットのマイクロプロセッサであることを特徴とする請求項１記載のコンピュータシステム。
12. メモリを含んでいる少なくとも１つの追加のプリント回路基板を含んでいることを特徴とする請求項１記載のコンピュータシステム。
13. 周辺機器コントローラーを含んでいる少なくとも１つの追加のプリント回路基板を含んでいることを特徴とする請求項１記載のコンピュータシステム。
14. コンピュータシステムであって、
    複数の第１の所定信号を伝送及び受信するローカルバスと、
    複数の第２の所定信号を伝送及び受信するメモリバスと、
    複数の第３の所定信号を伝送及び受信する周辺機器バスと、
    前記ローカルバス及び前記メモリバスに接続されその上にマイクロプロセッサ及び協働回路を含み前記複数の第１及び第２の所定信号を伝送及び受信する第１のプリント回路基板と、
    前記メモリバスに接続されその上にメモリーを含み前記複数の第２の所定信号を伝送及び受信する第２のプリント回路基板と、
    前記ローカルバス及び前記周辺機器バスに接続されその上に周辺機器コントローラーを有し前記複数の第１及び第３の所定信号を伝送及び受信する第３のプリント回路基板と、からなり、
    前記第１、第２及び第３のプリント回路基板の少なくとも１つは対応する第４のプリント回路基板に置換自在であり、前記第４のプリント回路基板は置換される少なくとも１つのプリント回路基板全体的に類似の機能を有していること、及び、
    当該コンピュータシステムは前記マイクロプロセッサに対応する異なるローカルバス幅を収容するようになされていることを特徴とするコンピュータシステム。
15. 前記第１のプリント回路基板は少なくとも１つの高密度コネクタを通して前記ローカルバスと前記メモリバスとに接続されることを特徴とする請求項１４記載のコンピュータシステム。
16. 前記第２のプリント回路基板は少なくとも１つの高密度コネクタを通して前記メモリバスに接続されることを特徴とする請求項１４記載のコンピュータシステム。
17. 前記第３のプリント回路基板は少なくとも１つの高密度コネクタを通して前記ローカルバスと前記周辺機器バスとに接続されることを特徴とする請求項１４記載のコンピュータシステム。
18. 前記マイクロプロセッサは３２ビットマイクロプロセッサであることを特徴とする請求項１４記載のコンピュータシステム。
19. 前記マイクロプロセッサは６４ビットマイクロプロセッサであることを特徴とする請求項１４記載のコンピュータシステム。
20. 前記マイクロプロセッサは１２８ビットマイクロプロセッサであることを特徴とする請求項１４記載のコンピュータシステム。
21. メモリを含んでいる少なくとも１つの追加のプリント回路基板を含んでいることを特徴とする請求項１４記載のコンピュータシステム。
22. 周辺機器コントローラーを含んでいる少なくとも１つの追加のプリント回路基板を含んでいることを特徴とする請求項１４記載のコンピュータシステム。
23. コンピュータシステムであって、
    ローカルバスと、
    メモリバスと、
    第１の高密度コネクタシステムを通して前記ローカルバス及び前記メモリバスに接続されその上にマイクロプロセッサを含み第１及び第２の所定信号を伝送及び受信する第１のプリント回路基板と、
    第２の高密度コネクタシステムを通して前記メモリバスに接続されその上にメモリを含み第２の所定信号を伝送及び受信する第２のプリント回路基板と、
    第３の高密度コネクタシステムを通して前記ローカルバスに接続されその上に周辺機器コントローラーを有し第１及び第３の所定信号を伝送及び受信する第３のプリント回路基板と、からなり、
    前記第１、２及び３の高密度コネクタシステムの少なくとも１つが少なくともインチ長毎に１００の接点の密度を有することを特徴とするコンピュータシステム。
24. 少なくとも前記高密度コネクタシステムの１つは少なくともインチ長毎に１２８の接点を有していることを特徴とする請求項２３記載のコンピュータシステム。
25. 少なくとも前記高密度コネクタシステムの１つは少なくともインチ長毎に３００の接点を有していることを特徴とする請求項２３記載のコンピュータシステム。
26. 前記第１、第２及び第３のプリント回路基板は第１の背面上にあり、第２の背面は周辺機器コネクタを含み、前記第１及び第２の背面は少なくともインチ長毎に１００の接点の密度を有する高密度コネクタシステムを通して接続されていることを特徴とする請求項２３記載のコンピュータシステム。
27. 前記周辺機器コネクタは前記ローカルバスに接続され、前記背面を接続する高密度コネクタシステムは前記背面をわたって前記ローカルバスを接続することを特徴とする請求項２６記載のコンピュータシステム。
28. 前記周辺機器コネクタは前記周辺機器バスに接続され、前記背面を接続する高密度コネクタシステムは前記背面をわたって前記周辺機器バスを接続することを特徴とする請求項２６記載のコンピュータシステム。
29. ローカルバスとメモリバスを有しているコンピュータシステムの構成を設定する方法であって、
    その上に第１タイプのマイクロプロセッサを含む第１のプリント回路基板を第１の高密度コネクタシステムを通して前記ローカルバス及び前記メモリバスに接続する行程と、
    その上にメモリを含む第２のプリント回路基板を第２の高密度コネクタシステムを通して前記メモリバスに接続する行程と、
    その上に周辺機器コントローラーを有する第３のプリント回路基板を第３の高密度コネクタシステムを通して前記ローカルバスに接続する行程と、からなり、
    前記第１、２及び３の高密度コネクタシステムの少なくとも１つが少なくともインチ長毎に１００の接点の密度を有することを特徴とする方法。
30. 前記第１のプリント回路基板をシステムから取り除く行程と、前記第１のプリント回路基板の代わりに、第２タイプのマイクロプロセッサを含んでいる第４のプリント回路基板を、前記第１の高密度コネクタシステムを通して前記ローカルバス及び前記メモリバスに接続する行程と、をも含むことを特徴とする請求項２９記載の方法。
31. 前記第１及び第４のプリント回路基板の上の前記プロセッサは異なった構造を有していることを特徴とする請求項３０記載の方法。
32. 前記第１及び第４のプリント回路基板の上の前記プロセッサは異なったバス幅を有していることを特徴とする請求項３０記載の方法。
33. 前記第１及び第４のプリント回路基板の上の前記プロセッサは、少なくとも１つの異なったタイミング特性、異なった電力消費特性及び異なった動作速度を有していることを特徴とする請求項３０記載の方法。
34. 前記第２のプリント回路基板を前記ローカルバスから取り除く行程と、前記第２のプリント回路基板の上のメモリと異なったタイプのメモリを含んでいる第４のプリント回路基板を、前記第２の高密度コネクタシステムを通して前記メモリバスに接続する行程と、をも含むことを特徴とする請求項２９記載の方法。
35. 前記第３のプリント回路基板を前記周辺機器バスから取り除く行程と、前記第３のプリント回路基板の上の前記周辺機器コントローラーと異なったタイプの周辺機器コントローラーを含んでいる第４のプリント回路基板を、前記第３の高密度コネクタシステムを通して前記周辺機器バスに接続する行程と、をも含むことを特徴とする請求項２９記載の方法。
36. 前記メモリバスに接続されその上に第２のメモリを含む第４のプリント回路基板をも含むことを特徴とする請求項２３記載のコンピュータシステム。
37. 前記第２のプリント回路基板は第２のメモリを含んでいることを特徴とする請求項２３記載のコンピュータシステム。
38. 前記第２のプリント回路基板は第２のメモリを含み、前記マイクロプロセッサは、前記第２のプリント回路基板に接続されかつインターリーブされた態様で前記第１および第２のメモリを制御する手段を含んでいることを特徴とする請求項２３記載のコンピュータシステム。
39. 前記第２のプリント回路基板は第２のメモリを含み、前記マイクロプロセッサは、前記第２のプリント回路基板に接続されかつインターリーブされない態様で前記第１および第２のメモリを制御する手段を含んでいることを特徴とする請求項２３記載のコンピュータシステム。
40. 前記第２のプリント回路基板の上のメモリの数は少なくとも前記メモリの大きさ及び前記マイクロプロセッサのアドレスバスの幅によって決定されることを特徴とする請求項２３記載のコンピュータシステム。
41. 前記第１のプリント回路基板の上に配置され前記マイクロプロセッサに接続されたキャッシュを含んでいることを特徴とする請求項２３記載のコンピュータシステム。
42. 前記第１のプリント回路基板から除去可能で、それによって前記キャッシュの異なった大きさを前記マイクロプロセッサで使われることを可能とするキャッシュを含んでいることを特徴とする請求項３９記載のコンピュータシステム。
43. コンピュータシステムであって、
    各コネクタシステムが少なくともインチ長毎に１００の接点の密度を有する高密度コネクタシステムを使うプリント回路基板のための第１の複数のスロットと、
    貫通孔コネクタを使う周辺機器スロットと、からなり、前記第１の複数のスロット及び前記周辺機器スロットは第１の背面上に配置されることを特徴とするコンピュータシステム。
44. 前記高密度コネクタシステムは表面実装コネクタであることを特徴とする請求項４３記載のコンピュータシステム。
45. 前記高密度コネクタシステムの少なくとも１つは、前記第１の背面上に置かれた２つの高密度コネクタを含み、前記プリント回路基板が前記第１の背面上に載置される時、少なくとも２つのコネクタは前記プリント回路基板の両側を接続することを特徴とする請求項４３記載のコンピュータシステム。
46. プリント回路基板のための前記第１の複数のスロットは前記第１の背面の前面又は背面の側面に載置されることを特徴とする請求項４３記載のコンピュータシステム。
47. コンピュータシステムであって、
    各コネクタシステムが少なくともインチ長毎に１００の接点の密度を有する高密度コネクタシステムを使いかつ第１の背面上に載置されたプリント回路基板のための第１の複数のスロットと、
    第２の背面上に載置される周辺機器スロットと、
    前記第１及び第２の背面を接続し少なくともインチ長毎に１００の接点の密度を有している高密度コネクタシステムと、からなることを特徴とするコンピュータシステム。
48. 前記高密度コネクタは表面実装コネクタであることを特徴とする請求項４７記載のコンピュータシステム。
49. 前記第１及び第２の背面は少なくともインチ長毎に１２８の接点の密度を有している少なくとも２つの高密度コネクタシステムを使って接続されていることを特徴とする請求項４７記載のコンピュータシステム。
50. 複数のスロットの２つは前記第１の背面の反対の側面の上に位置していることを特徴とする請求項４７記載のコンピュータシステム。
51. コンピュータシステムであって、
    円形の背面上のローカルバスと、
    円形の背面上のメモリバスと、
    前記ローカルバス及び前記メモリバスに接続されその上にマイクロプロセッサ及び協働回路を含み、前記ローカルバスから複数の第１の所定信号を、前記メモリバスから複数の第２の所定信号を伝送及び受信する第１のプリント回路基板と、
    前記メモリバスに接続されその上にメモリを含み前記複数の第２の所定信号を伝送及び受信する第２のプリント回路基板と、
    前記ローカルバスに接続されその上に周辺機器コントローラーを有し前記複数の第１の所定信号を伝送及び受信する第３のプリント回路基板と、からなり、
    前記第１、第２及び第３のプリント回路基板の少なくとも１つは対応する第４のプリント回路基板に置換自在であり、前記第４のプリント回路基板は置換される少なくとも１つのプリント回路基板全体的に類似の機能を有していること、及び、
    当該コンピュータシステムは前記マイクロプロセッサに対応する異なるローカルバス幅を収容するようになされていることを特徴とするコンピュータシステム。
52. 前記円形の背面上に周辺機器バスをさらに含み、前記第３のプリント回路基板は前記周辺機器バスに接続され第３の所定信号を伝送及び受信することを特徴とする請求項５１記載のコンピュータシステム。
53. 前記第１、第２及び第３のプリント回路基板の１つの上に載置されたクリート付きのプリント回路基板をさらに含むことを特徴とする請求項５１記載のコンピュータシステム。
54. ＣＰＵプリント回路基板であって、
    少なくともインチ長毎に１００の接点の密度を有しローカルバスのための第１の所定のインタフェース信号を伝送する第１の高密度コネクタシステムと、
    少なくともインチ長毎に１００の接点の密度を有しメモリバスのための第２の所定のインタフェース信号を伝送する第２の高密度コネクタシステムと、
    データ、アドレス及び制御信号を出力できるマイクロプロセッサと、
    前記マイクロプロセッサからの前記データ、アドレス及び制御信号を前記ローカルバスのための第１の所定のインタフェース信号へ翻訳する手段と、
    前記マイクロプロセッサからの前記データ、アドレス及び制御信号を前記メモリバスのための第２の所定のインタフェース信号へ翻訳する手段と、からなることを特徴とするプリント回路基板。
55. 前記制御信号は割込み信号を含み、前記マイクロプロセッサからの制御信号を前記ローカルバスのための割込み信号へ翻訳する手段をさらに含むことを特徴とする請求項５４記載のプリント回路基板。
56. コントローラープリント回路基板であって、
    少なくともインチ長毎に１００の接点の密度を有しローカルバスのための第１の所定のインタフェース信号を伝送する第１の高密度コネクタシステムと、
    周辺機器バスのための第２の所定のインタフェース信号を伝送する第２の高密度コネクタシステムと、
    複数の信号を出力する１つのタイプの周辺機器のためのコントローラーと、
    前記コントローラーからの前記複数の信号の１つをローカルバスのための第１の所定のインタフェース信号へ翻訳する手段と、
    前記コントローラーからの前記複数の信号の１つを周辺機器バスのための第２の所定のインタフェース信号へ翻訳する手段と、からなることを特徴とするプリント回路基板。
57. 第２のタイプの周辺機器を制御し複数の信号を出力する第２のコントローラーと、前記第２のコントローラーからの前記複数の信号の１つを前記周辺機器バスのための前記第２の所定のインタフェース信号へ翻訳する手段と、をさらに含むことを特徴とする請求項５６記載のプリント回路基板。
58. 前記第１のプリント回路基板は第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第１のプリント回路基板の前記マイクロプロセッサと異なる構造を含む第２マイクロプロセッサを有することを特徴とする請求項１記載のコンピュータシステム。
59. 前記第２のマイクロプロセッサは前記第１のプリント回路基板の前記マイクロプロセッサと異なる数のデータビットを有する対応データバスを有することを特徴とする請求項５８記載のコンピュータシステム。
60. 前記第２のマイクロプロセッサは前記第１のプリント回路基板の前記マイクロプロセッサと異なる数のアドレスビット対応アドレスバスを有することを特徴とする請求項５８記載のコンピュータシステム。
61. 前記第２のマイクロプロセッサは少なくとも前記第１のプリント回路基板の前記マイクロプロセッサと異なる動作速度を有することを特徴とする請求項５８記載のコンピュータシステム。
62. 前記第２のマイクロプロセッサは少なくとも前記第１のプリント回路基板の前記マイクロプロセッサと異なる命令セットを有することを特徴とする請求項５８記載のコンピュータシステム。
63. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリーサイズを有する第２メモリーを有することを特徴とする請求項１記載のコンピュータシステム。
64. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリー読み出し書き込み速度を有する第２メモリーを含むことを特徴とする請求項１記載のコンピュータシステム。
65. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリーアドレッシングスキームを有する第２メモリーを含むことを特徴とする請求項１記載のコンピュータシステム。
66. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第２のプリント回路基板の前記メモリーと異なる対応データバス幅を有する第２メモリーを含むことを特徴とする請求項１記載のコンピュータシステム。
67. 前記第３のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第３のプリント回路基板の前記周辺機器コントローラーと異なる設計を有する第２周辺機器コントローラーを含むことを特徴とする請求項１記載のコンピュータシステム。
68. 前記第１のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第１のプリント回路基板の前記マイクロプロセッサと異なる構造を有する第２マイクロプロセッサを含むことを特徴とする請求項１４記載のコンピュータシステム。
69. 前記第２のマイクロプロセッサは前記第１のプリント回路基板の前記マイクロプロセッサと異なる数のデータビットを有する対応データバスを有することを特徴とする請求項６８記載のコンピュータシステム。
70. 前記第２のマイクロプロセッサは前記第１のプリント回路基板の前記マイクロプロセッサと異なる数のアドレスビットを有する対応アドレスバスを有することを特徴とする請求項６８記載のコンピュータシステム。
71. 前記第２のマイクロプロセッサは少なくとも前記第１のプリント回路基板の前記マイクロプロセッサと異なる動作速度を有することを特徴とする請求項６８記載のコンピュータシステム。
72. 前記第２のマイクロプロセッサは少なくとも前記第１のプリント回路基板の前記マイクロプロセッサと異なる命令セットを有することを特徴とする請求項６８記載のコンピュータシステム。
73. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリーサイズを有する第２メモリーを含むことを特徴とする請求項１４記載のコンピュータシステム。
74. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリー読み出し書き込み速度を有する第２メモリーを含むことを特徴とする請求項１４記載のコンピュータシステム。
75. 前記第２のプリント回路基板は少なくとも前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリーアドレッシングスキームを有する第２メモリーを含むことを特徴とする請求項１４記載のコンピュータシステム。
76. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第２のプリント回路基板の前記メモリーと異なる対応データバス幅を有する第２メモリーを含むことを特徴とする請求項１４記載のコンピュータシステム。
77. 前記第３のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第３のプリント回路基板の前記周辺機器コントローラーと異なる設計を有する第２周辺機器コントローラーを含むことを特徴とする請求項１４記載のコンピュータシステム。
78. 前記第１のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第１のプリント回路基板の前記マイクロプロセッサと異なる構造を有する第２マイクロプロセッサを含むことを特徴とする請求項５１記載のコンピュータシステム。
79. 前記第２のマイクロプロセッサは前記第１のプリント回路基板の前記マイクロプロセッサと異なる数のデータビットを有する対応データバスを含むことを特徴とする請求項７８記載のコンピュータシステム。
80. 前記第２のマイクロプロセッサは前記第１のプリント回路基板の前記マイクロプロセッサと異なる数のアドレスビットを有する対応アドレスバスを有することを特徴とする請求項７８記載のコンピュータシステム。
81. 前記第２のマイクロプロセッサは少なくとも前記第１のプリント回路基板の前記マイクロプロセッサと異なる動作速度を有することを特徴とする請求項７８記載のコンピュータシステム。
82. 前記第２のマイクロプロセッサは少なくとも前記第１のプリント回路基板の前記マイクロプロセッサと異なる命令セットを有することを特徴とする請求項７８記載のコンピュータシステム。
83. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリーサイズを有する第２メモリーを含むことを特徴とする請求項５１記載のコンピュータシステム。
84. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリ読み出し書き込み速度を有する第２メモリーを含むことを特徴とする請求項５１記載のコンピュータシステム。
85. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は少なくとも前記第２のプリント回路基板の前記メモリーと異なるメモリーアドレッシングスキームを有する第２メモリーを含むことを特徴とする請求項５１記載のコンピュータシステム。
86. 前記第２のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第２のプリント回路基板の前記メモリーと異なる対応データバス幅を有する第２メモリーを含むことを特徴とする請求項５１記載のコンピュータシステム。
87. 前記第３のプリント回路基板は前記第４のプリント回路基板で置換され、前記第４のプリント回路基板は前記第３のプリント回路基板の前記周辺機器コントローラーと異なる設計を有する第２周辺機器コントローラーを含むことを特徴とする請求項５１記載のコンピュータシステム。
88. 前記ローカルバスのサイズは、前記ローカルバス及び前記メモリーバスに接続される前記第１のプリント回路基板及び前記第２のプリント回路基板の１つに依存して変化されることを特徴とする請求項１記載のコンピュータシステム。
89. 前記ローカルバスのサイズは、前記ローカルバス及び前記メモリーバスに接続される前記第１のプリント回路基板及び前記第２のプリント回路基板の１つに依存して変化されることを特徴とする請求項１４記載のコンピュータシステム。
90. 前記ローカルバスのサイズは、前記ローカルバス及び前記メモリーバスに接続される前記第１のプリント回路基板及び前記第２のプリント回路基板の１つに依存して変化されることを特徴とする請求項５１記載のコンピュータシステム。

Images