[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3714188B2 - 窒化物半導体の気相成長方法及び窒化物半導体素子 - Google Patents

窒化物半導体の気相成長方法及び窒化物半導体素子 Download PDF

Info

Publication number
JP3714188B2
JP3714188B2 JP2001120615A JP2001120615A JP3714188B2 JP 3714188 B2 JP3714188 B2 JP 3714188B2 JP 2001120615 A JP2001120615 A JP 2001120615A JP 2001120615 A JP2001120615 A JP 2001120615A JP 3714188 B2 JP3714188 B2 JP 3714188B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
layer
growth
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001120615A
Other languages
English (en)
Other versions
JP2002313742A (ja
Inventor
剛志 琵琶
浩之 奥山
正人 土居
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001120615A priority Critical patent/JP3714188B2/ja
Priority to US10/126,240 priority patent/US6818463B2/en
Publication of JP2002313742A publication Critical patent/JP2002313742A/ja
Priority to US10/868,313 priority patent/US7227189B2/en
Application granted granted Critical
Publication of JP3714188B2 publication Critical patent/JP3714188B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は窒化ガリウム系化合物半導体などの窒化物半導体を基体上に気相成長させる窒化物半導体の気相成長方法とその気相成長方法によって形成される半導体発光ダイオードや半導体レーザー、その他の電子素子などの窒化物半導体素子に関し、特に基体上に成長阻害膜を形成し、その成長阻害膜を開口した開口部からの結晶成長によって窒化物半導体層が形成される窒化物半導体の気相成長方法と窒化物半導体素子に関する。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどの窒化物（ナイトライド）系ＩＩＩ−Ｖ族化合物半導体は、その禁制帯幅が１．８ｅＶから６．２ｅＶに亘っており、赤色から紫外線の発光が可能な発光素子の実現が理論上可能であるため、近年注目を集めている。
【０００３】
この窒化物系ＩＩＩ−Ｖ族化合物半導体により発光ダイオード（ＬＥＤ）や半導体レーザーを製造する場合には、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどを多層に積層し、発光層（活性層）をｎ型クラッド層およびｐ型クラッド層によりはさんだ構造を形成する必要がある。このような発光ダイオードまたは半導体レーザーとして、発光層をＧａＩｎＮ／ＧａＮ量子井戸構造またはＧａＩｎＮ／ＡｌＧａＮ量子井戸構造としたものがある。
【０００４】
窒化ガリウム系化合物半導体などの窒化物半導体の気相成長技術においては格子整合する基板や抵転位密度の基板が存在しないために、従来よりサファイアなどの基板表面上に９００℃以下の低温でＡｌＮもしくはＡｌxＧａ1-xＮ (ｘは０以上１未満) 低温バッファ層を堆積し、その後に窒化ガリウム系化合物半導体を成長し格子不整合に起因する転位を低減する技術がある。このような技術は、例えば、特開昭６３−１８８９３８号公報や特公平８−８２１７号公報に開示されるものがあり、これらの技術を使用することで窒化ガリウム系化合物半導体層の結晶性およびモフォロジーを改善できる特徴がある。
【０００５】
さらに低転位密度の高品質結晶を得る技術としては、一旦第１の窒化ガリウム系化合物半導体層を堆積した後に酸化珪素や窒化珪素などからなる窒化ガリウム系化合物半導体の成長を阻害する材料で保護膜を形成し、その保護膜で覆われていない領域から第２の窒化ガリウム系化合物半導体層を面内方向（横方向）に成長することで、基板界面から垂直に伸びる貫通転位の伝播を妨げる技術がある（例えば、特開平１０−３１２９７１号公報、特開平１１−２５１２５３号公報参照。）。また、同様な技術としては一旦第１の窒化ガリウム系化合物半導体を成長した後に、リアクティブイオンエッチング装置（以下、RIE）などを用いてその膜を選択的に除去し、その後成長装置内で残された結晶から第二の窒化ガリウム系化合物半導体選択的に成長することで貫通転位密度を低減する技術がある（例えば、MRS Internet J. Nitride Semicond. Res. 4S1， G3. 38 (1999)。これらの技術を使用することで１０6ｃｍ-2程度までの転位密度を有する結晶膜が得られ、半導体レーザーの高寿命化などが実現されている。
【０００６】
【発明が解決しようとする課題】
ところで、このような選択成長技術によって窒化ガリウム系化合物半導体層を成長させる場合では、選択成長部はファセットとよばれる成長速度の遅い安定面を斜面に有した３次元的な成長をする。例えば、基板主面をｃ面とするサファイア基板に下地層を形成した後、その表面を成長阻害膜である酸化珪素膜で覆い、その酸化珪素膜に設けた開口部から原料ガスの供給によって選択的に窒化ガリウム層を成長させた場合では、斜面を伴う例えば６角錐状のピラミッド形状の結晶成長が見られ、そのピラミッド形状の斜面はS面などの結晶面によって覆われることになる。
【０００７】
ところが、一般に斜面部は成長速度が遅いため、供給されたＩＩＩ族原料は表面に堆積せずにマイグレーション現象を示す。逆にピラミッド形状の結晶層の頂上部では原料供給過多となり、極端に成長速度の速い成長をする。このため頂点部は点欠陥などの欠陥が多く結晶性もよくない。また、平坦な成長もしないため、特に頂上部に活性層やｐｎ接合を有するような半導体デバイスを作製する場合にはその性能を著しく低下させることになる。
【０００８】
そこで、本発明は上述の技術的な課題に鑑み、選択成長の際に生ずる成長層の頂上部では原料供給過多に起因する従来の問題を解決し、発光特性などの素子特性の優れた窒化物半導体素子を製造するための窒化物半導体を気相成長する方法と、それによって製造される窒化物半導体素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述の課題を解決するために、本発明の窒化物半導体の気相成長方法は、基体上に選択成長により窒化物半導体層を形成する窒化物半導体の気相成長方法において、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における原料供給量Ｘ２は、時点ｔ１における原料供給量Ｘ１より小さくされることを特徴とする。
【００１０】
この窒化物半導体の気相成長方法においては、窒化物半導体層はＩｎを含む混晶とすることができ、或いは窒化物半導体層を成長させる選択成長の後にＩｎを含む混晶層を成長させるようにすることもできる。また、活性層を設ける際には、基体の主面とほぼ平行な面上に設けることもでき、基体の主面と平行ではない斜面上に設けることもできる。基体は窒化ガリウム系化合物半導体基板もしくは異種基板上に成長した窒化ガリウム系化合物半導体層を有する構造であっても良い。
【００１１】
選択成長においては、時間の経過と共に成長する窒化物半導体層の面積が小さくなる傾向があり、マスクの開口比の逆数に比例して開口部への原料供給が多くなるとともに、安定面を側面にもつことで頂点部はＩＩＩ族原料供給過多となる傾向がある。そこで窒化物半導体層、特に頂点部の面積に応じて原料供給量を調整することで、頂点部の結晶性や平坦性を向上させることが可能となる。
【００１２】
本発明の他の窒化物半導体の気相成長方法は、基体上に選択成長により窒化物半導体層を形成する窒化物半導体の気相成長方法において、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における成長速度Ｖ２は、時点ｔ１における成長速度Ｖ１より小さくされることを特徴とする。
【００１３】
この窒化物半導体の気相成長方法は、先の本発明の窒化物半導体の気相成長方法と同様に、選択成長では時間の経過と共に成長する窒化物半導体層の面積が小さくなる傾向があり、窒化物半導体層の安定面を側面にもつことで頂点部に近づくほど成長速度も極端に速くなり、点欠陥が多くなる。そこで、頂点部の面積に応じて成長速度を調整することで、頂点部の結晶性や平坦性を向上させることができる。
【００１４】
更に本発明は前記窒化物半導体の気相成長方法を用いて作成される窒化物半導体素子を含むものであり、本発明の窒化物半導体素子は、基体上に選択成長により窒化物半導体層を形成して構成される窒化物半導体素子において、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における原料供給量Ｘ２または成長速度Ｖ２は、時点ｔ１における原料供給量Ｘ１または成長速度Ｖ１より小さくされることを特徴とする。
【００１５】
本発明の窒化物半導体素子は、例えば発光素子若しくは電子素子の構造を有し、窒化物半導体層はＩｎを含む混晶とすることができ、或いは窒化物半導体層を成長させる選択成長の後にＩｎを含む混晶層を成長させても良い。また、活性層を設ける際には、基体の主面とほぼ平行な面上に設けることもでき、基体の主面と平行ではない斜面上に設けることもできる。基体は窒化ガリウム系化合物半導体基板もしくは異種基板上に成長した窒化ガリウム系化合物半導体層を有する構造であっても良い。
【００１６】
この窒化物半導体素子においても、前述の窒化物半導体素子と同様に、選択成長の際に窒化物半導体層、特に頂点部の面積に応じて原料供給量や成長速度を調整することで、頂点部の結晶性や平坦性を向上させることが可能となる。本発明は選択成長を用いる半導体素子の製造に広く適用できるが、特に選択成長にて形成される３次元構造を有する発光素子や電子素子の作製時に有用である。更に欠陥も少なく平坦な層を形成できるので、活性層や活性層成長前の層に適用することが望ましい。
【００１７】
【発明の実施の形態】
本発明の好適な実施形態について図面を参照しながら説明する。本発明の窒化物半導体の気相成長方法は、基体上に選択成長により窒化物半導体層を形成する窒化物半導体の気相成長方法において、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における原料供給量Ｘ２若しくは成長速度Ｖ２は、時点ｔ１における原料供給量Ｘ１若しくは成長速度Ｖ１より小さくされることを特徴とする。
【００１８】
先ず、本発明の窒化物半導体の気相成長方法の前提となる選択成長について説明すると、基体上に開口部を有する成長阻害膜を形成し、その状態で反応炉に基体ごと送り込み、所要のキャリアガス及び原料ガスを供給して成長阻害膜上には窒化物半導体層を堆積せずに開口部に窒化物半導体層を選択的に形成する方法である。選択成長を行うためには、開口部を有する成長阻害膜をマスクとして形成する方法に限らず、
【００１９】
下地成長層や基板の一部を選択的に除去することを利用したりしても良い。
【００２０】
ここで前記基体は窒化ガリウム系化合物半導体基板などの窒化物半導体基板もしくはサファイア基板などの基板とその基板上に成長した窒化物半導体層からなるように構成することができ、後者のように窒化物半導体層を基板上に成長させる場合では、当該基板として用いることができるのは、サファイア（Ａｌ２Ｏ３、Ａ面、Ｒ面、Ｃ面を含む。）ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む。）ＧａＮ、Ｓｉ、ＺｎＳ、ＺｎＯ、ＡｌＮ、ＬｉＭｇＯ、ＧａＡｓ、ＭｇＡｌ２Ｏ４、ＩｎＡｌＧａＮなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイア基板を用いる場合では、窒化ガリウム（ＧａＮ）系化合物半導体の材料を成長させる場合に多く利用されているＣ面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのＣ面は、５乃至６度の範囲で傾いた面方位を含むものである。
【００２１】
基体の一部として窒化物半導体層が形成される場合、窒化物半導体層を形成する前に、下地成長層を基板上に形成することが好ましい。この下地成長層は例えば窒化ガリウム層や窒化アルミ二ウム層からなり、下地成長層は低温バッファ層と高温バッファ層との組合せ或いはバッファ層と結晶種として機能する結晶種層との組合せからなる構造であっても良い。この下地成長層は、種々の気相成長法で形成することができ、例えば有機金属化合物気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）、ハイドライド気相成長法（ＨＶＰＥ法）などの気相成長法を用いることができる。
【００２２】
マスクを用いた選択成長の場合、このような基体上には成長阻害膜が形成される。成長阻害膜は例えばシリコン酸化膜やシリコン窒化膜などから構成され、この成長阻害膜で覆われた領域において窒化物半導体層の堆積を防ぐ機能を有し、成長阻害膜に設けられた開口部では、その底部に前記基体の表面が臨んで、その基体表面から開口部の範囲内で結晶成長が進められる。開口部の形成は、フォトリソグラフィー技術によって行われ、開口部の形状はストライプ状、円形状、六角形状などの多角形状などであるが、特に限定されるものではない。開口部を１０μｍ程度の円形（或いは辺が１−１００方向の六角形、または辺が１１−２０方向の六角形など）にすることでその約２倍程度の選択成長領域まで簡単に作製できる。またＳ面が基板と異なる方向であれば転位を曲げる効果、および転位を遮蔽する効果があるために、転位密度の低減にも役立つ。
【００２３】
基体上の成長阻害膜に開口部を形成したところで、選択成長により窒化物半導体層が選択的に成長される。窒化物半導体層としては、ウルツ鉱型の結晶構造を有する半導体材料を用いることが好ましい。このような窒化物半導体層としては、例えばＩＩＩ族系化合物半導体やＢｅＭｇＺｎＣｄＳ系化合物半導体を用いることができ、更には窒化ガリウム（ＧａＮ）系化合物半導体、窒化アルミニウム（ＡｌＮ）系化合物半導体、窒化インジウム（ＩｎＮ）系化合物半導体、窒化インジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体を好ましくは形成することができ、特に窒化ガリウム系化合物半導体が好ましい。なお、本発明において、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮなどは必ずしも、３元混晶のみ、２元混晶のみの窒化物半導体を指すのではなく、例えばＩｎＧａＮでは、ＩｎＧａＮの作用を変化させない範囲での微量のＡｌ、その他の不純物を含んでいても本発明の範囲であることはいうまでもない。
【００２４】
この結晶層の成長方法としては、種々の気相成長法を挙げることができ、例えば有機金属化合物気相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）法）や分子線エピタキシー法（ＭＢＥ法）などの気相成長法や、ハイドライド気相成長法（ＨＶＰＥ法）などを用いることができる。その中でもＭＯＶＰＥ法によると、迅速に結晶性の良いものが得られる。ＭＯＶＰＥ法では、ＧａソースとしてＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリエチルガリウム）、ＡｌソースとしてはＴＭＡ（トリメチルアルミニウム）、ＴＥＡ（トリエチルアルミニウム）、Ｉｎソースとしては、ＴＭＩ（トリメチルインジウム）、ＴＥＩ（トリエチルインジウム）などのアルキル金属化合物が多く使用され、窒素源としてはアンモニア、ヒドラジンなどのガスが使用される。また、不純物ソースとしてはＳｉであればシランガス、Ｇｅであればゲルマンガス、ＭｇであればＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）、ＺｎであればＤＥＺ（ジエチルジンク）などのガスが使用される。ＭＯＣＶＤ法では、これらのガスを例えば６００℃以上に加熱された基板の表面に供給して、ガスを分解することにより、ＩｎＡｌＧａＮ系化合物半導体をエピタキシャル成長させることができる。
【００２５】
選択成長によって、典型的には窒化物半導体層はファセットを伴った構造を呈する。例えば、基体若しくは基板の主面がＣ＋面を有している場合では、窒化物半導体層の結晶の傾斜面としてＳ面を安定面として形成することが可能であり、このＳ面は選択成長した際に見られる比較的得やすい面であって六方晶系の面指数では（１−１０１）である。Ｃ面にＣ＋面とＣ−面が存在するのと同様に、Ｓ面についてはＳ＋面とＳ−面が存在するが、本明細書においては、特に断らない場合は、Ｃ＋面ＧａＮ上にＳ＋面を成長しており、これをＳ面として説明している。なお、Ｓ面についてはＳ＋面が安定面である。またＣ＋面の面指数は（０００１）である。このＳ面ついては、前述のように窒化ガリウム系化合物半導体で窒化物半導体層を構成した場合には、Ｓ面上、ＧａからＮへのボンド数が２または３とＣ−面の次に多くなる。ここでＣ−面はＣ＋面の上には事実上得ることができないので、Ｓ面でのボンド数は最も多いものとなる。例えば、Ｃ面を主面に有するサファイア基板に窒化物を成長した場合、一般にウルツ鉱型の窒化物の表面はＣ＋面になるが、選択成長を利用することでＳ面を形成することができ、Ｃ面に平行な面では脱離しやすい傾向をもつＮのボンドがＧａから一本のボンドで結合しているのに対し、傾いたＳ面では少なくとも一本以上のポンドで結合することになる。従って、実効的にＶ／ＩＩＩ比が上昇することになり、積層構造の結晶性の向上に有利である。また、基板と異なる方位に成長すると基板から上に伸びた転位が曲がることもあり、欠陥の低減にも有利となる。また、選択成長マスクを用いて選択成長する場合には横方向成長させ窓領域より拡大した形状にすることができ、このようなマイクロチャネルエピタキシーを用いて横方向成長をした方が貫通転位を避けやすくなり、転位が減ることがわかっている。またこのような横方向成長により発光領域も増大し、さらに電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。
【００２６】
選択成長によって形成される窒化物半導体層はＳ面又はＳ面に実質的に等価な面などを伴ったファセット構造を有するが、典型的には成長が進む程、基体主面に平行な面での面積が段々と小さくなるように成長する。すなわち、窒化物半導体層は斜面を伴って角錐状或いはピラミッド状に成長するため、頂点部に近づくほど基体主面に平行な面での面積が段々と小さくなる。ここで頂点部とは、斜面同士が交差する尖頭部分であり、ストライプ状の開口部からは稜線となるような領域であり、また、六角錐状の窒化物半導体層を成長させる場合では最も高さが有る領域である。
【００２７】
本発明の窒化物半導体の気相成長方法においては、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における原料供給量Ｘ２若しくは成長速度Ｖ２は、時点ｔ１における原料供給量Ｘ１若しくは成長速度Ｖ１より小さくされる。換言すれば、選択成長の際に時間が進んで窒化ガリウム層などの窒化物半導体層の面積が小さくなってきた場合には、それに応じて原料供給量若しくは成長速度を低減するように制御を行う。このような制御によって、窒化物半導体層の頂点部付近における原料供給量が過剰な状態が緩和されることになり、その結果、頂点部付近での結晶性を良好なものに維持できる。原料供給量Ｘ１、Ｘ２はＩＩＩ族原子の原料ガスの供給量であり、例えばＧａソースとしてはＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリエチルガリウム）、ＡｌソースとしてはＴＭＡ（トリメチルアルミニウム）、ＴＥＡ（トリエチルアルミニウム）、Ｉｎソースとしては、ＴＭＩ（トリメチルインジウム）、ＴＥＩ（トリエチルインジウム）などのアルキル金属化合物のガス供給量である。
【００２８】
図１は窒化物半導体層を選択成長によって成長する場合の時間ｔと、窒化物半導体層の面積Ｓと、制御される原料供給量Ｘの関係を図示したものである。図１に示すように、窒化物半導体層は時点ｔ１ではその面積ＳはＳ１であり、それから時間の経過があった時点ｔ２ではＳ１より小さな面積Ｓ２となる。ここで窒化物半導体層の面積Ｓは、基体若しくは基板の主面に平行な面での面積であり、選択成長によって段々と小さくなる傾向を示す面である。図１では、時間ｔの進行に応じて面積Ｓはその２次曲線を描くようにして収束している。本発明の窒化物半導体の気相成長方法の一例では、その面積Ｓの変化に応じて、原料供給量Ｘを変化させている。すなわち、時点ｔ１では大きな面積Ｓ１であるため、トリメチルガリウムなどの原料供給量Ｘ１も大きめの値であるが、時点ｔ１よりも時間が経過した時点ｔ２では面積Ｓが面積Ｓ１よりは小さな面積Ｓ２であるため、時点Ｓ２でのトリメチルガリウムなどの原料供給量Ｘ２も原料供給量Ｘ１の値よりは低減された値となる。
【００２９】
図１において原料供給量の変化曲線C１は２次曲線を描くように変化し、一例として原料供給量Xは時間の２次関数となるように制御されるが、これに限定されずに例えば原料供給量Xの変化は直線C2のような線形な変化であっても良く、指数関数的な変化や段階的な変化を以って制御するようにすることも可能である。また、このような原料供給量の制御は連続的な制御とされるが、断続的な制御によって原料供給量を低下させていくようにしても良い。
【００３０】
図２は窒化物半導体層を選択成長によって成長する場合の時間ｔと、窒化物半導体層の面積Ｓと、制御される成長速度Vの関係を図示したものである。図１に示した窒化物半導体の気相成長方法ではその面積Ｓの変化に応じて原料供給量Ｘを変化させているが、図２の例では窒化物半導体層の面積Ｓの変化に応じて成長速度Vを変化させている。図１に示した窒化物半導体の気相成長方法と同様に、時点ｔ１では大きな面積Ｓ１であるため成長速度Ｖ１も大きな値とされるが、時点ｔ１よりも時間が経過した時点ｔ２では面積Ｓが面積Ｓ１よりは小さな面積Ｓ２であるため、時点Ｓ２での成長速度Ｖ２は成長速度Ｖ１の値よりは低減された値となる。
【００３１】
図２において成長速度Ｖの変化曲線C１１は２次曲線を描くように変化し、図１に示した窒化物半導体の気相成長方法と同様に、一例として成長速度Ｖは時間の２次関数となるように制御されるが、これに限定されずに例えば成長速度Ｖの変化は直線C１２のような線形な変化であっても良く、指数関数的な変化や段階的な変化を以って制御するようにすることも可能であるこのようなの制御は連続的な制御とされるが、断続的な制御によって成長速度を低下させていくようにしても良い。
【００３２】
また、図１の原料供給量による制御と、図２の成長速度の制御について説明しているが、これに窒化物半導体層の成長温度による制御などを加えても良く、さらに原料供給量や成長温度による制御は、結果として成長速度の制御としての制御ともなり得るものである。
【００３３】
本発明の窒化物半導体の気相成長方法では、原料供給量Ｘや成長温度Ｖの変化量（Ｘ１／Ｘ２、Ｖ１／Ｖ２）は、面積比（Ｓ１／Ｓ２）に応じて、その１／１０〜３０倍までの範囲が好ましく、さらには０．３〜１０倍までの範囲が好ましい。１／１０より変化量（Ｘ１／Ｘ２、Ｖ１／Ｖ２）が小さいと成長速度が低すぎて成長しないなどの問題が発生し、逆に変化量（Ｘ１／Ｘ２、Ｖ１／Ｖ２）が３０倍より大きいと頂点部での原料供給量や成長速度が大きくなり過ぎて結晶性が劣化する。
【００３４】
本発明の窒化物半導体の気相成長方法は、窒化物半導体層はＩｎを含む混晶である場合や、窒化物半導体層を成長させる選択成長の後にＩｎを含む混晶層を成長させる場合に特に有効となる。特にInを含む混晶では、組成、組成の均一性、窒素空孔などの欠陥などの結晶性がより成長速度に敏感なので、本発明のように制御することで、良好な結晶性のＩｎを含む混晶層を形成できる。また、Inを含む混晶についての組成、組成の均一性、窒素空孔などの欠陥などの結晶性は下地の結晶性にも敏感であり、Inを含む層の手前の層に、本発明のように制御することで良好な結晶性のＩｎを含む混晶層を形成できることになる。
【００３５】
また、本発明の窒化物半導体の気相成長方法の一例としては、Ｉｎを含む窒化物半導体層を選択的に気相成長させる際に、基体主面に垂直な方向の成長速度を毎時１μm以下とすることが可能である。選択成長によってＩｎを含む窒化物半導体層を成長させる場合、基体主面に垂直な方向の成長速度を毎時１μm以下とすることで低速度な成長が進められ、頂点部において特に結晶性の劣化というような問題が生じないことになる。
【００３６】
本発明の窒化物半導体の気相成長方法について、それぞれ実施形態を参照しながら説明する。なお、図３から図６は第１の実施形態のストライプ型マスクを用いて選択成長を行う例であり、図７から図１０は第２の実施形態の六角形型マスクを用いて選択成長を行う例であり、図１１はC面上にＩｎＧａＮ活性層を有する半導体レーザーの例である。
【００３７】
［第１の実施形態］
本実施形態の窒化物半導体の気相成長方法はストライプ型マスクを用いて選択成長を行う例であり、図３に示すように、図示しない有機金属気相成長装置内に２インチの主面をｃ面とするサファイア基板１０を設置し、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流し、例えば１０５０℃で２０分間熱処理を行うことによりそのサファイア基板１０の表面をサーマルクリーニングする。次いで、基板温度を例えば５１０℃に下げた後、反応炉内にＮ原料としてのアンモニア（ＮＨ3 ）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ3 ）3 ）を供給し、主面をｃ面とするサファイア基板１０上にＧａＮバッファ層を成長させる。このＧａＮバッファ層はＡｌＮバッファ層であっても良い、低温バッファ層を形成した後、約１０００℃でアンドープのＧａＮ層とシリコン（Ｓｉ）ドープのｎ型ＧａＮ層からなるＧａＮ層１２を２μｍ成長させる。シリコンの原料はシランガスである。
【００３８】
ＧａＮ層１２を形成した後、全面に成長阻害膜としてシリコン酸化膜１４を形成し、図４に示すように、そのシリコン酸化膜１４の一部をストライプ状に開口して開口部１６を形成する。この開口部１６の開口幅は例えば８μｍであり、この開口部１６以外の領域は成長阻害膜であるシリコン酸化膜１４に被覆される。ストライプ状の開口部１６は、フォトリソグラフィー技術によって形成される。
【００３９】
続いて、再び有機金属気相成長装置内にサファイア基板１０を設置して、図５に示すように、約１０２０℃に昇温し、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流し、Ｎ原料としてのアンモニア（ＮＨ3 ）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ3 ）3 ）を供給することで、選択成長によるＧａＮ層１８を成長させる。この選択成長の際にはＧａＮ層１８が開口部１６から基板主面に垂直な方向及び斜面を開口部１６から外側に形成するように成長され、ＧａＮ層１８の開口部１６に沿って斜面（Ｓ面）が形成される。選択成長によるＧａＮ層１８の成長の途中では、斜面のＳ面に挟まれた領域が、基板主面と平行な上面１９を呈し、ある時点においてその開口幅は６μｍ程度とされる。この時、ＩＩＩ族の原料ガスであるトリメチルガリウム（ＴＭＧａ）は、約６０μモル／分とされる。
【００４０】
このような選択成長が続けられ、選択成長によるＧａＮ層１８の高さは徐々に高くされるが、およそ上面１９の幅が２μｍとなったところで、ＩＩＩ族の原料ガスであるトリメチルガリウム（ＴＭＧａ）のガス供給量を約２０μモル／分まで低下させる。その結果、従来では選択成長は常にトリメチルガリウムガスを約６０μモル／分とされて、頂点部の結晶性が劣化していたが、本実施形態ではガス供給量を約２０μモル／分まで低下させているために、良好な結晶性が得られている。
【００４１】
ガス供給量を頂点部付近で低下させながらＧａＮ層１８を形成した後、トリメチルガリウムの供給をいったん停止し、引き続き成長温度を７３０℃まで降温しながらキャリアガスをすべて窒素ガスに切り替えて、Ｇａ原料としてトリメチルガリウム、Ｉｎ原料としてトリメチルインジウムを供給して３０ÅのＩｎＧａＮからなるＩｎＧａＮ活性層をＧａＮ層１８上に積層する。ＩｎＧａＮ活性層の形成後、Ｇａ原料としてトリメチルガリウムとＭｇ原料としてメチルシクロペンタジエニルマグネシウムを供給しながら昇温し、マグネシウムドープのｐ型ＧａＮ層を形成し、８００℃窒素ガス中でのアニールを行い、Ｔｉ／Ａｌ電極からなるｎ側電極、Ｎｉ／Ｐｔ／Ａｕ電極１７からなるｐ側電極をそれぞれ形成して半導体発光ダイオードを完成する。
【００４２】
本実施形態では、当初約６０μモル／分の成長速度で選択成長されていたＧａＮ層１８がおよそ上面１９の幅が２μｍとなったところ、即ち面積Ｓ（ｔ）が小さくなったところで、ＩＩＩ族の原料ガスであるトリメチルガリウム（ＴＭＧａ）のガス供給量を約２０μモル／分まで低下される。このためＧａＮ層１８の頂点部近傍では、原料ガスの供給が過多になることが未然に防止され、その頂点部近傍での結晶性を良好なものにすることができる。
【００４３】
［第２の実施形態］
本実施形態の窒化物半導体の気相成長方法は六角形型マスクを用いて選択成長を行う例であり、図７から図１０を参照しながら本工程を説明する。第１の実施形態と同様に、図示しない有機金属気相成長装置内に２インチの主面をｃ面とするサファイア基板２０を設置し、該サファイア基板１０の表面をサーマルクリーニングした後、反応炉内にＮ原料としてのアンモニア（ＮＨ3 ）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ3 ）3 ）を供給し、主面をｃ面とするサファイア基板２０上にＧａＮバッファ層を成長させる。このＧａＮバッファ層はＡｌＮバッファ層であっても良い、低温バッファ層を形成した後、約１０００℃でアンドープのＧａＮ層とシリコン（Ｓｉ）ドープのｎ型ＧａＮ層からなるＧａＮ層２２を２μｍ成長させる。シリコンの原料はシランガスである。
【００４４】
ＧａＮ層２２を形成した後、全面に成長阻害膜としてシリコン酸化膜２４を形成し、図８に示すように、そのシリコン酸化膜２４の一部を六角形状に開口して開口部２６を形成する。この開口部２６の開口径は例えば８μｍであり、この開口部２６以外の領域は成長阻害膜であるシリコン酸化膜２４に被覆される。六角形状の開口部２６は、フォトリソグラフィー技術によって形成される。
【００４５】
続いて、再び有機金属気相成長装置内にサファイア基板２０を設置して、図９に示すように、約１０２０℃に昇温し、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流し、Ｎ原料としてのアンモニア（ＮＨ3 ）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ3 ）3 ）を供給することで、選択成長によるＧａＮ層２８を成長させる。この選択成長の際にはＧａＮ層１８が開口部２６から基板主面に垂直な方向及び斜面を開口部２６から外側に形成するように成長され、ＧａＮ層２８の六角形状の開口部２６に沿って斜面（Ｓ面）が形成される。選択成長によるＧａＮ層２８の成長の途中では、斜面のＳ面に挟まれた領域が、基板主面と平行な上面２９を呈し、ある時点においてその開口径は約７μｍ程度とされる。この時、ＩＩＩ族の原料ガスであるトリメチルガリウム（ＴＭＧａ）は、約６０μモル／分とされる。
【００４６】
このような選択成長が続けられ、選択成長によるＧａＮ層２８の高さは徐々に高くされるが、およそ上面２９の幅が２μｍとなったところで、ＩＩＩ族の原料ガスであるトリメチルガリウム（ＴＭＧａ）のガス供給量を約１５μモル／分まで低下させる。その結果、従来では頂点部の結晶性が劣化していたが、本実施形態ではガス供給量を約１５μモル／分まで低下させているために、良好な結晶性が得られている。
【００４７】
ガス供給量を頂点部付近で低下させながらＧａＮ層２８を形成した後、トリメチルガリウムの供給をいったん停止し、引き続き成長温度を７３０℃まで降温しながらキャリアガスをすべて窒素ガスに切り替えて、Ｇａ原料としてトリメチルガリウム、Ｉｎ原料としてトリメチルインジウムを供給して３０ÅのＩｎＧａＮからなるＩｎＧａＮ活性層をＧａＮ層２８上に積層する。ＩｎＧａＮ活性層の形成後、Ｇａ原料としてトリメチルガリウムとＭｇ原料としてメチルシクロペンタジエニルマグネシウムを供給しながら昇温し、マグネシウムドープのｐ型ＧａＮ層を形成し、８００℃窒素ガス中でのアニールを行い、Ｔｉ／Ａｌ電極からなるｎ側電極、Ｎｉ／Ｐｔ／Ａｕ電極１７からなるｐ側電極をそれぞれ形成して半導体発光ダイオードを完成する。
【００４８】
本実施形態では、当初約６０μモル／分の成長速度で選択成長されていたＧａＮ層２８がおよそ上面２９の径が２μｍとなったところ、即ち面積Ｓ（ｔ）が小さくなったところで、ＩＩＩ族の原料ガスであるトリメチルガリウム（ＴＭＧａ）のガス供給量を約１５μモル／分まで低下される。このためＧａＮ層２８の頂点部近傍では、原料ガスの供給が過多になることが未然に防止され、その頂点部近傍での結晶性を良好なものにすることができる。
【００４９】
［第３の実施形態］
図１１はC面上にＩｎＧａＮ／ＧａＮの多重量子井戸（ＭＱＷ）型活性層を有する半導体レーザーの例である。第１の実施形態と同様にして、例えば１０５０℃でＣ面を主面とするサファイア基板３０のサーマルクリーニングを行った後、例えば５１０℃の成長温度でＧａＮバッファ層若しくはＡｌＮバッファ層を成長させる。このようなＧａＮバッファ層を形成した後、成長温度を約１０２０℃まで上昇させた後、図示しないアンドープのＧａＮ層を形成し、シリコン（Ｓｉ）ドープのｎ型ＧａＮ層３１を２μｍ成長させる。シリコンの原料はシランガスである。
【００５０】
シリコン（Ｓｉ）ドープのｎ型ＧａＮ層３１を形成した後、全面に成長阻害膜としてシリコン酸化膜３４を形成し、そのシリコン酸化膜３４の一部をストライプ状に開口して開口部を形成する。この開口部の開口幅は例えば約８μｍであり、この開口部以外の領域は成長阻害膜であるシリコン酸化膜３４に被覆される。ストライプ状の開口部は、フォトリソグラフィー技術によって形成される。ストライプ状の開口部の形成後、再び有機金属気相成長装置内にサファイア基板３０を設置して、約１０２０℃に昇温し、反応炉内にキャリアガスとして例えばＨ２とＮ２との混合ガスを流し、Ｎ原料としてのアンモニア（ＮＨ3 ）およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ3 ）3 ）を供給することで、選択成長によるＧａＮ層３２を約６０μモル／分で成長させる。この選択成長の際にはＧａＮ層３２が開口部から基板主面に垂直な方向及び斜面を開口部から外側に形成するように成長され、開口部に沿ってＧａＮ層３２の斜面（Ｓ面）が形成される。選択成長によるＧａＮ層３２の成長の途中では、およそ上面の幅が２μｍとなったところで、ＩＩＩ族の原料ガスであるトリメチルガリウム（ＴＭＧａ）のガス供給量が約２０μモル／分まで低下され、その結果、頂点部の結晶性が良好となる。
【００５１】
続いて、反応炉内にＮ原料としてのＮＨ３およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ、Ｇａ（ＣＨ３）３ ））に加えてＡｌ原料としてのトリメチルアルミニウム（ＴＭＡｌ、Ａｌ（ＣＨ3 ）3 ）を供給し、ｎ型ＡｌＧａＮクラッド層３６を成長させ、反応炉内へのトリメチルガリウム（ＴＭＧａ）およびトリメチルアルミニウム（ＴＭＡｌ）の供給を停止し、ＮＨ３の供給はそのまま続けながら、反応炉内に再びトリメチルガリウム（ＴＭＧａ）を供給してｎ型ＧａＮガイド層３７を成長させる。
【００５２】
次に、反応炉内にＮ原料としてのＮＨ３に加えてＧａ原料としてのトリメチルガリウム（ＴＭＧａ）およびＩｎ原料としてのトリメチルインジウム（ＴＭＩｎ）を供給する状態と、Ｉｎ原料としてのトリメチルインジウム（ＴＭＩｎ）の供給を止めながらＧａ原料としてのトリエチルガリウム（ＴＥＧａ）の供給を続ける状態とを繰り返して、活性層３８をＩｎＧａＮ（３０Å）/ＧａＮ（５０）Åの３周期程度の多重量子井戸（ＭＱＷ）構造にする。ここで活性層３８のIn組成は例えば約１５％に設定され、この活性層３８のＣ面方向（基板主面に対する垂直方向）の成長速度が０．２μｍ／時間となるように設定する。このように活性層３８の成長速度を低減することで、活性層３８の量子井戸幅が均一で結晶性も良くなり、閾値低減や効率の向上が期待できることになる。
【００５３】
多重量子井戸（ＭＱＷ）構造の活性層３８を形成した後、ＮＨ３の供給はそのまま続けながら、反応炉内に再びトリメチルガリウム（ＴＭＧａ）を供給してマグネシウムドープのｐ型ＧａＮガイド層３９を成長させる。更に反応炉内にＮ原料としてのＮＨ３およびＧａ原料としてのトリメチルガリウム（ＴＭＧａ）に加えてＡｌ原料としてのトリメチルアルミニウム（ＴＭＡｌ）を供給し、ｐ型ＡｌＧａＮクラッド層４０を成長させ、さらにトリメチルアルミニウム（ＴＭＡｌ）の供給を停止しながらＧａ原料としてのトリメチルガリウム（ＴＭＧａ）とＮ原料としてのＮＨ３を供給してｐ型ＧａＮコンタクト層４１を形成する。
【００５４】
ｐ型ＧａＮコンタクト層４１を形成した後、溝を形成してｎ型窒化物半導体層であるｎ型ＧａＮ層３１の面を露出し、その現れたｎ型ＧａＮ層３１の面にｎ側電極としてＡｌ／Ｔｉ電極４３が形成され、最上層のｐ型ＧａＮコンタクト層４１上にはＮｉ／Ｐｔ／Ａｕ電極４２が形成される。
【００５５】
このような製法により製造される本実施形態のＧａＮ系半導体レーザーは、選択成長されるＧａＮ層３２の上面の面積Ｓ（ｔ）が小さくなったところで、ＩＩＩ族の原料ガスであるトリメチルガリウム（ＴＭＧａ）のガス供給量が低下される。このためＧａＮ層３２の頂点部近傍では、原料ガスの供給が過多になることが未然に防止され、その頂点部近傍での結晶性を良好なものにすることができる。また、このように結晶性に優れたＧａＮ層３２上に形成される多重量子井戸（ＭＱＷ）構造の活性層３８は、Ｃ面方向の成長速度が低減されており、活性層の量子井戸幅が均一で結晶性も良いので閾値低減や発光効率の向上が期待できる。
【００５６】
なお、上述の各実施形態では、本発明をＧａＮ系半導体発光素子の製造に適用した場合について説明したが、この発明はＧａＮ系電界効果トランジスタ（ＦＥＴ）などのＧａＮ系電子走行素子の製造に適用してもよい。また、上述の各ＧａＮ層の代りにＡｌx Ｇａ1-x Ｎ層などの窒化物半導体を適宜用いることも可能である。
【００５７】
【発明の効果】
上述のように、本発明の窒化物半導体の気相成長方法は、時間の経過と共に小さくなる窒化物半導体層の面積に応じて、原料供給量や成長速度が調整されることから、頂点部においてＩＩＩ族原料の供給過多となることが未然に防止される。その結果、頂点部の結晶性や平坦性を向上させることが可能となり、デバイスの特性向上につながる。特に、選択成長にて形成される３次元構造を有する素子の場合は、特に活性層の室の向上や頂点部の凹凸に起因するようなリーク電流が減少するので、デバイスの特性向上につながる。
【図面の簡単な説明】
【図１】 本発明の窒化物半導体の気相成長方法にかかる窒化物半導体層を選択成長によって成長する場合の時間ｔと、窒化物半導体層の面積Ｓと、制御される原料供給量Ｘの関係を示すグラフである。
【図２】 本発明の窒化物半導体の気相成長方法にかかる窒化物半導体層を選択成長によって成長する場合の時間ｔと、窒化物半導体層の面積Ｓと、制御される成長速度Vの関係を示すグラフである。
【図３】 本発明の第１の実施形態の窒化物半導体の気相成長方法の斜視工程断面図であって、ＧａＮ層形成までの斜視工程断面図である。
【図４】 本発明の第１の実施形態の窒化物半導体の気相成長方法の斜視工程断面図であって、開口部形成までの斜視工程断面図である。
【図５】 本発明の第１の実施形態の窒化物半導体の気相成長方法の斜視工程断面図であって、成長開始後少し時間が経過した時点（ｔ１）のＧａＮ層選択成長工程の斜視工程断面図である。
【図６】 本発明の第１の実施形態の窒化物半導体の気相成長方法の斜視工程断面図であって、頂点部付近までの成長した時点（ｔ２）のＧａＮ層選択成長工程の斜視工程断面図である。
【図７】 本発明の第２の実施形態の窒化物半導体の気相成長方法の斜視工程断面図であって、ＧａＮ層形成までの斜視工程断面図である。
【図８】 本発明の第２の実施形態の窒化物半導体の気相成長方法の斜視工程断面図であって、開口部形成までの斜視工程断面図である。
【図９】 本発明の第２の実施形態の窒化物半導体の気相成長方法の斜視工程断面図であって、成長開始後少し時間が経過した時点（ｔ１）のＧａＮ層選択成長工程の斜視工程断面図である。
【図１０】 本発明の第２の実施形態の窒化物半導体の気相成長方法の斜視工程断面図であって、頂点部付近までの成長した時点（ｔ２）のＧａＮ層選択成長工程の斜視工程断面図である。
【図１１】 図１１はC面上にＩｎＧａＮ／ＧａＮの多重量子井戸（ＭＱＷ）型活性層を有する半導体レーザーの構造を示す斜視断面図である。
【符号の説明】
１０、２０、３０ サファイア基板
１２、２２、３１ ＧａＮ層
１４、２４、３４ シリコン酸化膜
１６、２６ 開口部
１８、２８、３２ ＧａＮ層（選択成長）
３６ ｎ型ＡｌＧａＮクラッド層
３７ ｎ型ＧａＮガイド層
３８ ＩｎＧａＮ／ＧａＮ 活性層
３９ ｐ型ＧａＮガイド層
４０ ｐ型ＡｌＧａＮクラッド層
４１ ｐ型ＧａＮコンタクト層

Claims (26)

  1. 基体上に選択成長により窒化物半導体層を形成する窒化物半導体の気相成長方法において、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における原料供給量Ｘ２は、時点ｔ１における原料供給量Ｘ１より小さくされることを特徴とする窒化物半導体の気相成長方法。
  2. 前記窒化物半導体層はＩｎを含む混晶であることを特徴とする請求項１記載の窒化物半導体の気相成長方法。
  3. 前記窒化物半導体層を成長させる選択成長の後に、Ｉｎを含む混晶層を成長させることを特徴とする請求項１記載の窒化物半導体の気相成長方法。
  4. 前記基体の主面とほぼ平行な面上に活性層を設けてなることを特徴とする請求項１記載の窒化物半導体の気相成長方法。
  5. 前記基体の主面と平行ではない斜面上に活性層を設けてなることを特徴とする請求項１記載の窒化物半導体の気相成長方法。
  6. 前記基体は窒化ガリウム系化合物半導体基板もしくは異種基板上に成長した窒化ガリウム系化合物半導体層からなることを特徴とする請求項１記載の窒化物半導体の気相成長方法。
  7. 基体上に選択成長により窒化物半導体層を形成して構成される窒化物半導体素子において、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における原料供給量Ｘ２は、時点ｔ１における原料供給量Ｘ１より小さくされることを特徴とする窒化物半導体素子。
  8. 前記窒化物半導体層は活性層であることを特徴とする請求項７記載の窒化物半導体素子。
  9. 活性層が前記窒化物半導体層の成長後に形成されることを特徴とする請求項７記載の窒化物半導体素子。
  10. 当該窒化物半導体素子は発光素子若しくは電子素子の構造を有することを特徴とする請求項７記載の窒化物半導体素子。
  11. 前記基体の主面とほぼ平行な面上に活性層を設けてなることを特徴とする請求項７記載の窒化物半導体素子。
  12. 前記基体の主面と平行ではない斜面上に活性層を設けてなることを特徴とする請求項７記載の窒化物半導体素子。
  13. 前記基体は窒化ガリウム系化合物半導体基板もしくは異種基板上に成長した窒化ガリウム系化合物半導体層からなることを特徴とする請求項７記載の窒化物半導体素子。
  14. 基体上に選択成長により窒化物半導体層を形成する窒化物半導体の気相成長方法において、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における成長速度Ｖ２は、時点ｔ１における成長速度Ｖ１より小さくされることを特徴とする窒化物半導体の気相成長方法。
  15. 前記窒化物半導体層はＩｎを含む混晶であることを特徴とする請求項１４記載の窒化物半導体の気相成長方法。
  16. 前記窒化物半導体層を成長させる選択成長の後に、Ｉｎを含む混晶層を成長させることを特徴とする請求項１４記載の窒化物半導体の気相成長方法。
  17. 前記基体の主面とほぼ平行な面上に活性層を設けてなることを特徴とする請求項１４記載の窒化物半導体の気相成長方法。
  18. 前記基体の主面と平行ではない斜面上に活性層を設けてなることを特徴とする請求項１４記載の窒化物半導体の気相成長方法。
  19. 前記基体は窒化ガリウム系化合物半導体基板もしくは異種基板上に成長した窒化ガリウム系化合物半導体層からなることを特徴とする請求項１４記載の窒化物半導体の気相成長方法。
  20. 基体上に選択成長により窒化物半導体層を形成して構成される窒化物半導体素子において、前記選択成長によって成長する前記窒化物半導体層の基体主面にほぼ平行な面の面積をＳ（ｔ）（ｔは時間）とした場合、時点ｔ２における前記窒化物半導体層の面積Ｓ（ｔ２）が前記時点ｔ２よりも以前の時点ｔ１における前記窒化物半導体層の面積Ｓ（ｔ１）より小さくされ、且つ時点ｔ２における成長速度Ｖ２は、時点ｔ１における成長速度Ｖ１より小さくされることを特徴とする窒化物半導体素子。
  21. 前記窒化物半導体層は活性層であることを特徴とする請求項２０記載の窒化物半導体素子。
  22. 活性層が前記窒化物半導体層の成長後に形成されることを特徴とする請求項２０記載の窒化物半導体素子。
  23. 当該窒化物半導体素子は発光素子若しくは電子素子の構造を有することを特徴とする請求項２０記載の窒化物半導体素子。
  24. 前記基体の主面とほぼ平行な面上に活性層を設けてなることを特徴とする請求項２０記載の窒化物半導体素子。
  25. 前記基体の主面と平行ではない斜面上に活性層を設けてなることを特徴とする請求項２０記載の窒化物半導体素子。
  26. 前記基体は窒化ガリウム系化合物半導体基板もしくは異種基板上に成長した窒化ガリウム系化合物半導体層からなることを特徴とする請求項２０記載の窒化物半導体素子。
JP2001120615A 2001-04-19 2001-04-19 窒化物半導体の気相成長方法及び窒化物半導体素子 Expired - Fee Related JP3714188B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001120615A JP3714188B2 (ja) 2001-04-19 2001-04-19 窒化物半導体の気相成長方法及び窒化物半導体素子
US10/126,240 US6818463B2 (en) 2001-04-19 2002-04-18 Vapor-phase growth method for a nitride semiconductor and a nitride semiconductor device
US10/868,313 US7227189B2 (en) 2001-04-19 2004-06-15 Vapor-phase growth method for a nitride semiconductor and a nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120615A JP3714188B2 (ja) 2001-04-19 2001-04-19 窒化物半導体の気相成長方法及び窒化物半導体素子

Publications (2)

Publication Number Publication Date
JP2002313742A JP2002313742A (ja) 2002-10-25
JP3714188B2 true JP3714188B2 (ja) 2005-11-09

Family

ID=18970620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120615A Expired - Fee Related JP3714188B2 (ja) 2001-04-19 2001-04-19 窒化物半導体の気相成長方法及び窒化物半導体素子

Country Status (2)

Country Link
US (2) US6818463B2 (ja)
JP (1) JP3714188B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818465B2 (en) 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP3864222B2 (ja) * 2002-09-26 2006-12-27 国立大学法人名古屋大学 半導体素子構造、電子エミッタ及び半導体素子構造の製造方法
TW565957B (en) * 2002-12-13 2003-12-11 Ind Tech Res Inst Light-emitting diode and the manufacturing method thereof
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
US6921924B2 (en) * 2003-06-18 2005-07-26 United Epitaxy Company, Ltd Semiconductor light-emitting device
US7791061B2 (en) * 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
JP4833616B2 (ja) * 2004-09-13 2011-12-07 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
US20090135873A1 (en) * 2005-03-31 2009-05-28 Sanyo Electric Co., Ltd. Process for producing gallium nitride-based compound semiconductor laser element and gallium nitride-based compound semiconductor laser element
US20090140286A1 (en) * 2005-04-07 2009-06-04 Showa Denko K.K. Production Method of Group III Nitride Semiconductor Element
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
KR100826389B1 (ko) 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
JPWO2009118979A1 (ja) * 2008-03-28 2011-07-21 パナソニック株式会社 窒化物半導体発光装置
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices
CN102067347B (zh) * 2008-08-19 2012-09-05 晶能光电（江西）有限公司 一种制备InGaN基多量子阱层的方法
KR101173072B1 (ko) * 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
US9385222B2 (en) 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
US10784350B2 (en) * 2016-03-23 2020-09-22 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
CN1159750C (zh) * 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
JP3517091B2 (ja) * 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JPH1123687A (ja) 1997-07-08 1999-01-29 Mitsubishi Electric Corp 無線方向探知機
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
TW504754B (en) 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same
US20010031338A1 (en) * 2000-04-26 2001-10-18 Sil Han Box reinforcing sheet with self-stick layer

Also Published As

Publication number Publication date
US6818463B2 (en) 2004-11-16
US20020185660A1 (en) 2002-12-12
US20040227152A1 (en) 2004-11-18
US7227189B2 (en) 2007-06-05
JP2002313742A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
JP3714188B2 (ja) 窒化物半導体の気相成長方法及び窒化物半導体素子
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP5815144B2 (ja) 窒化物半導体発光ダイオード素子
US6818465B2 (en) Nitride semiconductor element and production method for nitride semiconductor element
JP3987660B2 (ja) 窒化物半導体構造とその製法および発光素子
US6858081B2 (en) Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP3899936B2 (ja) 半導体発光素子及びその製造方法
JP3912117B2 (ja) 結晶成長方法、半導体発光素子及びその製造方法
JP4254157B2 (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP4356208B2 (ja) 窒化物半導体の気相成長方法
WO2005036658A1 (en) Group-iii nitride semiconductor device
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP2001196702A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4106906B2 (ja) 半導体レーザー素子及び半導体レーザー素子の製造方法
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3985488B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2003218468A (ja) 半導体レーザ素子及びその製造方法
JP4170041B2 (ja) 窒化ガリウム系化合物半導体装置
JP3948236B2 (ja) 半導体発光素子及びその製造方法
JP3950471B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP4361553B2 (ja) 窒化ガリウム系化合物半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees