[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3711873B2 - バンプレスｉｃチップの製造方法 - Google Patents

バンプレスｉｃチップの製造方法 Download PDF

Info

Publication number
JP3711873B2
JP3711873B2 JP2001042378A JP2001042378A JP3711873B2 JP 3711873 B2 JP3711873 B2 JP 3711873B2 JP 2001042378 A JP2001042378 A JP 2001042378A JP 2001042378 A JP2001042378 A JP 2001042378A JP 3711873 B2 JP3711873 B2 JP 3711873B2
Authority
JP
Japan
Prior art keywords
conductive particles
chip
electrode pad
bumpless
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001042378A
Other languages
English (en)
Other versions
JP2002246509A (ja
Inventor
幸男 山田
雅之 中村
啓之 菱沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP2001042378A priority Critical patent/JP3711873B2/ja
Priority to TW91101960A priority patent/TW523841B/zh
Priority to CNB028084640A priority patent/CN100342513C/zh
Priority to KR1020037010814A priority patent/KR100973364B1/ko
Priority to PCT/JP2002/001357 priority patent/WO2002067317A1/ja
Priority to US10/467,638 priority patent/US7109058B2/en
Publication of JP2002246509A publication Critical patent/JP2002246509A/ja
Priority to HK04107876A priority patent/HK1065166A1/xx
Application granted granted Critical
Publication of JP3711873B2 publication Critical patent/JP3711873B2/ja
Priority to US11/486,075 priority patent/US7638876B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、バンプレスＩＣチップの製造方法に関する。
【０００２】
【従来の技術】
ベアＩＣチップを回路基板にフリップチップ方式で接続する場合、パッシべーション膜で覆われていないスクライブラインでのショートの発生を防止するために、ＩＣチップと回路基板と間を離す必要がある。このため、ＩＣチップに高さ１０μｍ〜８０μｍ程度の接続用のバンプを形成することが広く行われている（図３〜図５）。
【０００３】
図３の態様の場合には、スタッドバンプ法により形成された金バンプ３１を有するＩＣチップ３２の当該金バンプ３１と、回路基板３３の接続端子３４とを、導電性粒子３５がバインダー３６中に分散してなる異方性導電接着剤３７（フィルム又はペースト）を介して熱圧着している。また、図４の態様の場合には、スタッドバンプ法により形成された金バンプ４１を有するＩＣチップ４２の当該金バンプ４１と、回路基板４３の接続端子４４とを、絶縁性接着材料４５（フィルム又はペースト）を介して熱圧着している。
【０００４】
なお、図３及び図４の態様において、ＩＣチップと回路基板との間の密着力は、バンプ３１（４１）と接続端子３４（４４）とが互いに金属結合していないので、異方性導電接着剤中（絶縁性接着剤中）のバインダー（接着成分）の凝集力に依存している。
【０００５】
また、図５の態様の場合には、半田ペースト印刷／リフロ−法等により半田バンプ５１が形成されたＩＣチップ５２の当該半田バンプ５１を、回路基板５３のフラックス処理済み接続端子５４に当接させ、半田の融点以上に加熱することにより半田バンプ５１と接続端子５４とを接続し、ＩＣチップ５２と回路基板５３との間隙をアンダーフィル剤５５で充填している。この場合、アンダーフィル剤５５の充填前に、通常、フラックスを除去する洗浄操作が行われる。
【０００６】
【発明が解決すべき課題】
しかしながら、図３〜図５の態様の場合、いずれもＩＣチップに加工コストの高いバンプを形成することが前提となっているので、ＩＣチップの形状的な自由度が低下し、しかもＩＣチップと回路基板との間の接続コストを低減することが困難であるという問題がある。
【０００７】
また、図３及び図４の態様において、バンプ３１（４１）と接続端子３４（４４）とは金属結合していないために、ＩＣチップと回路基板との間の密着力は、異方性導電接着剤中（絶縁性接着剤中）のバインダー（接着成分）の凝集力に依存せざるを得ず、異方性導電接着剤を使用する図３の態様の場合は接続信頼性が確保できるが、使用しない図４の態様の場合には接続信頼性が金属結合した場合に比べ低くなるという問題がある。
【０００８】
更に、図３の態様の場合、バンプピッチの微細化とバンプサイズの微小化に伴い、バンプ３１と接続端子３４との間に導電性粒子３５を確実に存在せしめるために、異方性導電接着剤３７中の導電性粒子３５の含有割合を増大させると、ショートの発生の危険性が増大するという問題がある。また、導電性粒子３５の入手コストが比較的高価なため、ＩＣチップ３２と回路基板３３との間の接続コストも増大するという問題もある。図４の態様の場合、導電性粒子をバンプ４１と接続端子４４との間に介在させずに、バンプ４１と接続端子４４とをダイレクトに圧接するので、接続部にストレスが集中して接続信頼性が更に低下するという問題がある。また、圧着時の圧力を高くする必要があるので、ＩＣチップや回路基板が比較的大きなダメージを受ける可能性がある。
【０００９】
一方、図５の態様の場合には、半田バンプ５１と接続端子５４とが金属結合しており接続信頼性は比較的十分であるが、金属結合を形成するのに十分なバンプの大きさを確保すると、半田バンプ５１のファインピッチ化が困難となるという問題がある。更に、フラックスＦの洗浄工程及びアンダーフィル剤５５の充填工程が増えるという問題がある。
【００１０】
本発明は、以上の従来の技術の課題を解決しようとするものであり、ベアＩＣチップなどの半導体装置を回路基板にフリップチップ方式で接続する際に、半導体装置にバンプを形成することなく、ショートの抑制、接続コストの低減、接続部へのストレス集中の抑制、及びＩＣチップや回路基板に付加されるダメージの低減を図りつつ、高信頼性且つ低コストでＩＣチップと回路基板とを接続可能とすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明者は、ガラス板などの平板に導電性粒子を静電気的にいったん吸着させ、その平板の導電性粒子吸着面を、半導体装置の電極パッド側表面に重ねて超音波圧着することにより、電極パッドにだけ導電性粒子を金属結合させることができることを見出し、本発明を完成させるに至った。
【００１３】
即ち、本発明は、以下の工程（ａ）及び（ｂ）：
（ａ）平板の片面に導電性粒子を静電気的に吸着させる工程；及び（ｂ）表面に電極パッドが設けられ、電極パッドの周囲にはパッシベーション膜が設けられているバンプレスＩＣチップの電極パッド面に、該平板の導電性粒子吸着面を重ねて超音波圧着することにより、導電性粒子を電極パッドに金属結合させて該平板から電極パッドに転着させる工程を有することを特徴とするバンプレスＩＣチップの製造方法を提供する。
【００１５】
【発明の実施の形態】
以下、本発明を図面を参照しながら詳細に説明する。
【００１６】
図１は、本発明のバンプレス半導体装置をＩＣチップに適用した例である。このＩＣチップ１の構造は、表面にアルミニウムなどの電極パッド２が設けられ、電極パッド２の周囲には電極パッド２の表面位置レベルよりも高い表面位置レベルのパッシベーション膜３が設けられているバンプレス構造を有する。そして、電極パッド２には、導電性粒子４が金属結合により接続されている。従って、電極パッド２と導電性粒子４との間の接続信頼性は、図３〜図５に示した従来のＩＣチップに形成されたバンプに匹敵するものとなる。しかも、導電性粒子４を電極パッド２に金属結合させる場合、煩雑で高コストの従来のバンプ形成法ではなく、超音波圧着法等の比較的低コストの手法で金属結合させることができる。更に、導電性粒子４として存在しているので、導電性粒子４と回路基板の接続端子（被接続体）との間の接続信頼性も、従来の異方性導電接続法に匹敵するものとなる。
【００１７】
本発明において、導電性粒子４としては、半田粒子、ニッケル粒子などの金属粒子や、ベンゾグアナミンなどの樹脂粒子（コア）の表面にニッケルや金等の金属メッキ層が形成された複合粒子を使用することができる。中でも、接続部分に加わる応力を緩和できる樹脂粒子をコアとする複合粒子を使用することが好ましい。
【００１８】
導電性粒子４の粒径は、金属結合された導電性粒子４の少なくとも一部が、パッシべーション膜３の表面よりも外側に突出する大きさとすることが好ましい。即ち、パッシベーション膜３と電極パッド２との間の表面位置レベルの差よりも大きくすることが好ましい。これにより、スクライブラインにおけるショートの発生を抑制でき、しかも被接続体（回路基板）に対する接続信頼性を向上させることができる。この場合、導電性粒子４の粒径を、電極パッド２に金属結合可能な範囲で、電極パッド２の径よりも大きくしてもよいが、導電性粒子４同士の横方向のショートをより効率的に抑制するために、導電性粒子４の粒径を電極パッド２の径よりも小さくすることが好ましい。具体的には、導電性粒子４の粒径は、金属粒子である場合には好ましくは１〜５０μｍ、より好ましくは３〜４０μｍであり、複合粒子の場合には樹脂粒子の直径が好ましくは１〜５０μｍ、より好ましくは３〜４０μｍであり且つ金属メッキ層の厚みが好ましくは１０ｎｍ〜１μｍ、より好ましくは１５ｎｍ〜１μｍである。
【００１９】
また、導電性粒子４の最外層として、好ましくは５ｎｍ〜０．５μｍ厚程度の薄い金メッキ層を形成することが、接触抵抗を低減させる点から好ましい。
【００２０】
なお、図１の態様におけるＩＣチップ１、電極パッド２、パッシベーション膜３の具体的構成としては、それぞれ従来公知のものを採用することができる。
【００２１】
次に、本発明のバンプレス半導体装置（ＩＣチップ）の製造方法を工程毎に説明する。
【００２２】
工程（ａ）
図２（ａ）に示すように、まず、ガラス平板などの平板２１の片面に前述した導電性粒子４を静電気的に吸着させる。この場合、工程（ｂ）における超音波圧着時の導電性粒子の転着を効率的に行うために、単層で吸着させることが好ましい。導電性粒子４を静電気的に平板２１に吸着させる手法としては、平板２１の表面をポリエステル布等で擦って静電気をチャージし、その面に導電性粒子４を散布すればよい。吸着しなかった導電性粒子については、平板２１を傾けあるいは裏返し、平板２１に軽く振動を与えることにより除去することができる。
【００２３】
工程（ｂ）
次に、図２（ｂ）に示すように、表面に電極パッド２が設けられ、電極パッド２の周囲にはパッシベーション膜３が設けられているＩＣチップ１の電極パッド面２に、平板２１の導電性粒子吸着面を重ねて超音波圧着する（図２（ｃ））。これにより、導電性粒子４を電極パッド２に金属結合させて該平板２１から電極パッド２に転着させることができる。なお、絶縁膜であるパッシべーション膜３に対しては、導電性粒子４は金属結合しないので転着しない。
【００２４】
超音波圧着条件としては、例えば１０〜１００ＫＨｚの周波数を１〜１００ＭＰａ（電極パッド当たり）の圧力で、０．１〜２０秒、印可する条件が挙げられる。使用できる具体的な装置としては、Ｕｌｔｒａｓｏｎｉｃ Ｍｉｃｒｏ Ｗｅｌｄｉｎｇ Ｓｙｓｔｅｍ（ＳＨ４０ＭＰ、ＵＬＴＡＸ社製）が挙げられる。
【００２５】
工程（ｃ）
必要に応じて、パッシべーション膜３に付着した導電性粒子４を、市販の粘着テープに転着させるか、あるいはエアブロー処理により吹き飛ばすことにより除去すると、図２（ｄ）に示すバンプレス半導体装置（ＩＣチップ）１が得られる。
【００２６】
図２（ｄ）に示したバンプレス半導体装置（ＩＣチップ）１は高い接続信頼性を有する接続構造体を与えることができる。具体的には、接続パッド２に金属結合した導電性粒子４が回路基板５の接続端子６に当接するように、バンプレス半導体装置１と回路基板５とを公知のフィルム状又はペースト状の絶縁性接着材料７で接合された接続構造体（図２（ｅ））を挙げることができる。
【００２７】
【実施例】
以下、本発明を実施例により具体的に説明する。
【００２８】
実施例１〜８及び比較例１〜４
ガラス平板の片面をポリエステル布で擦った後、その面に表１の導電性粒子を散布して吸着させ、余分の導電性粒子は、ガラス平板を傾けて軽く振動させることにより除去した。但し、実施例６は、導電性粒子としてＮｉコアの表面にＡｕメッキ層が設けられた金属粒子を使用したが、その他の実施例及び比較例では、ベンゾグアナミン（コア樹脂粒子）の表面にＮｉメッキ層及びＡｕメッキ層が形成された複合粒子を使用した。
【００２９】
このガラス平板の導電性粒子吸着面を、片面にアルミ電極パッドが８０μｍピッチで５００個設けられた１０ｍｍ角のＩＣチップの電極パッド形成面に重ね、ガラス平板側から超音波圧着装置（Ｕｌｔｒａｓｏｎｉｃ Ｍｉｃｒｏ Ｗｅｌｄｉｎｇ Ｓｙｓｔｅｍ（ＳＨ４０ＭＰ、ＵＬＴＡＸ社製））により超音波圧着処理（周波数１０、５０又は１００ｋＨｚ；圧力４９ＭＰａ；処理時間１０秒）した。これにより、導電性粒子をＩＣチップの電極パッドに金属結合により転着した。パッシべーション膜に付着した余分の導電性粒子をエアブロー処理により吹き飛ばし、図１に示すバンプレス半導体装置（ＩＣチップ）を得た。
【００３０】
【表１】
Figure 0003711873
【００３１】
次に、得られたバンプレス半導体装置の電極パッドを、２５μｍ厚のポリイミド回路基板の接続端子（８μｍ高さの銅に金メッキを施した回路パターン（８０μｍピッチ））に対して位置合わせし、それらの間に熱硬化型エポキシ系絶縁性接着フィルム（異方性導電接着フィルム（ＦＰ１６６１３、ソニーケミカル社製）から導電性粒子を除去したもの）を挟み込み、１９０℃、圧力１９６０ｋＰａ、１０秒という条件で熱圧着し、接続構造体を得た。
【００３２】
得られた続構造体について、−５５℃←→１２５℃の間のサーマルショック（１０００サイクル）試験を行ったところ、実施例１〜５、７〜８のバンプレス半導体装置を使用した接続構造体は、抵抗上昇がいずれも１０ｍΩ以内であり、優れた接続信頼性を示した。また、実施例６のバンプレス半導体装置を使用した接続構造体は、抵抗上昇が２００ｍΩ程度であったが、実用上問題のないレベルであった。
【００３３】
一方、比較例１のバンプレス半導体装置を使用した接続構造体は、コア樹脂粒子径が小さすぎるために、抵抗上昇が１Ωを超えてしまった。比較例２のバンプレス半導体装置を使用した接続構造体は、コア樹脂粒子径が大きすぎるために、パッドに載らない粒子が出現し、初期抵抗値が高くなり使用に適さないものであった。比較例３のバンプレス半導体装置を使用した接続構造体は、コア樹脂粒子表面の金属メッキ層の厚みが薄すぎるために、導電性粒子が転着していない電極パッドが出現し、初期抵抗値が高くなり使用に適さないものであった。また、比較例４のバンプレス半導体装置を使用した接続構造体は、コア粒子表面の金属メッキ層の厚みが厚すぎるために、導電性粒子同士が凝集し、ショートが発生した。
【００３４】
【発明の効果】
本発明によれば、ＩＣチップなどの半導体装置を回路基板にフリップチップ方式で接続する際に、半導体装置にバンプを形成することなく、ショートの抑制、接続コストの低減、接続部へのストレス集中の抑制、及びＩＣチップや回路基板に付加されるダメージの低減を図りつつ、高信頼性且つ低コストでＩＣチップと回路基板とを接続することができる。
【図面の簡単な説明】
【図１】本発明のバンプレス半導体装置の概略断面図である。
【図２】本発明のバンプレス半導体装置及び接続構造体の製造工程図である。
【図３】ＩＣチップと回路基板との従来の接続形態の説明図である。
【図４】ＩＣチップと回路基板との従来の接続形態の説明図である。
【図５】ＩＣチップと回路基板との従来の接続形態の説明図である。
【符号の説明】
１ バンプレス半導体装置（ＩＣチップ）、２ 電極パッド、３ パッシベーション膜、４ 導電性粒子、５ 回路基板、６ 接続端子

Claims (4)

  1. 以下の工程（ａ）及び（ｂ）：
    （ａ）平板の片面に導電性粒子を静電気的に吸着させる工程；及び
    （ｂ）表面に電極パッドが設けられ、電極パッドの周囲にはパッシベーション膜が設けられているバンプレスＩＣチップの電極パッド面に、該平板の導電性粒子吸着面を重ねて超音波圧着することにより、導電性粒子を電極パッドに金属結合させて該平板から電極パッドに転着させる工程
    を有することを特徴とするバンプレスＩＣチップの製造方法。
  2. 導電性粒子が、樹脂粒子の表面に金属メッキ層が形成された複合粒子である請求項１記載のバンプレスＩＣチップの製造方法。
  3. 樹脂粒子の直径が１〜５０μｍであり、金属メッキ層の厚みが１０ｎｍ〜１μｍである請求項２記載のバンプレスＩＣチップの製造方法。
  4. 金属結合された導電性粒子の少なくとも一部が、パッシベーション膜の表面よりも外側に突出している請求項１〜３のいずれかに記載のバンプレスＩＣチップの製造方法。
JP2001042378A 2001-02-19 2001-02-19 バンプレスｉｃチップの製造方法 Expired - Fee Related JP3711873B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001042378A JP3711873B2 (ja) 2001-02-19 2001-02-19 バンプレスｉｃチップの製造方法
TW91101960A TW523841B (en) 2001-02-19 2002-02-05 Bumpless semiconductor device
KR1020037010814A KR100973364B1 (ko) 2001-02-19 2002-02-18 범프레스 반도체 장치
PCT/JP2002/001357 WO2002067317A1 (en) 2001-02-19 2002-02-18 Bumpless semiconductor device
CNB028084640A CN100342513C (zh) 2001-02-19 2002-02-18 无凸点半导体器件
US10/467,638 US7109058B2 (en) 2001-02-19 2002-02-18 Bumpless semiconductor device
HK04107876A HK1065166A1 (en) 2001-02-19 2004-10-13 Bumpless semiconductor device
US11/486,075 US7638876B2 (en) 2001-02-19 2006-07-14 Bumpless semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001042378A JP3711873B2 (ja) 2001-02-19 2001-02-19 バンプレスｉｃチップの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005149542A Division JP2005286349A (ja) 2005-05-23 2005-05-23 バンプレス半導体装置

Publications (2)

Publication Number Publication Date
JP2002246509A JP2002246509A (ja) 2002-08-30
JP3711873B2 true JP3711873B2 (ja) 2005-11-02

Family

ID=18904679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001042378A Expired - Fee Related JP3711873B2 (ja) 2001-02-19 2001-02-19 バンプレスｉｃチップの製造方法

Country Status (7)

Country Link
US (2) US7109058B2 (ja)
JP (1) JP3711873B2 (ja)
KR (1) KR100973364B1 (ja)
CN (1) CN100342513C (ja)
HK (1) HK1065166A1 (ja)
TW (1) TW523841B (ja)
WO (1) WO2002067317A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665363B1 (ko) * 2005-12-28 2007-01-09 삼성전기주식회사 Ｃｍｏｓ 공정을 이용한 반도체 칩 패키지 및 그 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
JP2005108871A (ja) * 2003-09-26 2005-04-21 Sekisui Chem Co Ltd 金属バンプ、金属バンプの形成方法、半導体チップ及び導電接続構造体
US20050110126A1 (en) * 2003-11-25 2005-05-26 Kai-Chiang Wu Chip adhesive
US6993835B2 (en) * 2003-12-04 2006-02-07 Irvine Sensors Corp. Method for electrical interconnection of angularly disposed conductive patterns
JP3997991B2 (ja) * 2004-01-14 2007-10-24 セイコーエプソン株式会社 電子装置
US7438395B2 (en) * 2004-09-24 2008-10-21 Brother Kogyo Kabushiki Kaisha Liquid-jetting apparatus and method for producing the same
US7754529B2 (en) * 2005-02-03 2010-07-13 Panasonic Corporation Flip chip mounting body and method for mounting such flip chip mounting body and bump forming method
KR100801073B1 (ko) * 2005-10-06 2008-02-11 삼성전자주식회사 도전성 입자를 포함하는 범프를 구비하는 반도체 칩 및 이의 제조 방법
US7550846B2 (en) * 2005-12-21 2009-06-23 Palo Alto Research Center Conductive bump with a plurality of contact elements
KR101309319B1 (ko) * 2006-11-22 2013-09-13 삼성디스플레이 주식회사 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치
TWI397978B (zh) * 2007-12-12 2013-06-01 Ind Tech Res Inst 晶片結構及其製程與覆晶封裝結構及其製程
US8563357B2 (en) * 2008-06-26 2013-10-22 Infineon Technologies Ag Method of packaging a die
TWI412107B (zh) * 2009-10-02 2013-10-11 Ind Tech Res Inst 凸塊結構、晶片封裝結構及該凸塊結構之製備方法
CN102053395B (zh) * 2009-10-28 2013-05-01 财团法人工业技术研究院 凸块结构、芯片封装结构及该凸块结构的制备方法
US20120228768A1 (en) * 2011-03-07 2012-09-13 Reza Argenty Pagaila Integrated circuit packaging system using b-stage polymer and method of manufacture thereof
CN103079343B (zh) * 2011-10-26 2017-12-05 日立化成株式会社 电路零件
KR20200130550A (ko) 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152470A (en) * 1978-05-22 1979-11-30 Nec Corp Semiconductor device
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
JPH0740496B2 (ja) * 1989-03-01 1995-05-01 シャープ株式会社 電極上への導電性粒子の配置方法
JPH0327542A (ja) * 1989-06-23 1991-02-05 Seiko Epson Corp 半導体装置の実装構造
ATE138225T1 (de) * 1989-08-17 1996-06-15 Canon Kk Prozess zur gegenseitigen konnektion von elektrodenanschlüssen
JP2704033B2 (ja) * 1990-07-23 1998-01-26 キヤノン株式会社 電極端子の相互接続方法
JPH03185894A (ja) 1989-12-15 1991-08-13 Canon Inc 電極端子の相互接続方法
JPH0547839A (ja) * 1991-08-09 1993-02-26 Seiko Epson Corp 半導体集積回路素子実装方法
JPH05110243A (ja) 1991-10-17 1993-04-30 Fujitsu Ltd ワイヤ接合方法
JPH0682749A (ja) * 1992-09-01 1994-03-25 Seiko Epson Corp チップ実装方法、並びにチップ実装構造及びそれを用いた電気光学装置及び電子印字装置
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
JPH0737890A (ja) 1993-07-16 1995-02-07 Matsushita Electric Ind Co Ltd 半田ボール接合装置およびその接合方法
JPH07297228A (ja) * 1994-04-22 1995-11-10 Victor Co Of Japan Ltd 基板の接続方法
WO1996042107A1 (en) * 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
KR100467897B1 (ko) * 1996-12-24 2005-01-24 닛토덴코 가부시키가이샤 반도체 장치 및 이의 제조방법
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665363B1 (ko) * 2005-12-28 2007-01-09 삼성전기주식회사 Ｃｍｏｓ 공정을 이용한 반도체 칩 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20030081451A (ko) 2003-10-17
CN1503988A (zh) 2004-06-09
KR100973364B1 (ko) 2010-07-30
US7109058B2 (en) 2006-09-19
WO2002067317A1 (en) 2002-08-29
CN100342513C (zh) 2007-10-10
JP2002246509A (ja) 2002-08-30
TW523841B (en) 2003-03-11
US20060249856A1 (en) 2006-11-09
US20040217460A1 (en) 2004-11-04
US7638876B2 (en) 2009-12-29
HK1065166A1 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
JP3711873B2 (ja) バンプレスｉｃチップの製造方法
JP3921459B2 (ja) 電気部品の実装方法及び実装装置
JP3663938B2 (ja) フリップチップ実装方法
JP3927759B2 (ja) 回路基板への電子部品の実装方法
JP3420917B2 (ja) 半導体装置
EP1076360A3 (en) Process for mounting semiconductor device and mounting apparatus
JP3727587B2 (ja) 半導体装置の実装方法
JP3687280B2 (ja) チップ実装方法
JP2001332583A (ja) 半導体チップの実装方法
JP2005286349A (ja) バンプレス半導体装置
KR101753066B1 (ko) 도전성 입자를 포함하는 필름 및 이를 이용한 플립칩 패키지 제조방법
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
JP4118974B2 (ja) Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2001257237A (ja) 半導体装置、その製造方法、実装装置及び実装方法並びにそれに用いられるフリップチップ実装用基板
JPH0575250A (ja) 電気的接続方法
JPH06151507A (ja) 回路基板上の端子電極とその形成方法及び実装体
JP3553246B2 (ja) Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法
JPH10256306A (ja) 回路板の製造法
JP3949402B2 (ja) 半導体装置及びその製造方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP3383774B2 (ja) 半導体素子の実装方法
JP3882967B2 (ja) 回路板の製造法
JP2001230272A (ja) 鉛フリーはんだ多層バンプを有するフリップチップ及び鉛フリー・フリップチップアセンブリ
JP2005093600A (ja) 突起電極を有する回路基板の製造方法および該回路基板と半導体素子との接続方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130826

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees