JP3709297B2 - 半導体デバイスのコンタクトホールの形成方法 - Google Patents
半導体デバイスのコンタクトホールの形成方法 Download PDFInfo
- Publication number
- JP3709297B2 JP3709297B2 JP36446298A JP36446298A JP3709297B2 JP 3709297 B2 JP3709297 B2 JP 3709297B2 JP 36446298 A JP36446298 A JP 36446298A JP 36446298 A JP36446298 A JP 36446298A JP 3709297 B2 JP3709297 B2 JP 3709297B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- forming
- mask pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 17
- 229920000642 polymer Polymers 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 69
- 150000004767 nitrides Chemical class 0.000 description 18
- 239000012495 reaction gas Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体デバイスの製造に関し、特に絶縁層を選択的にエッチングして２重傾斜(double slope)を有するようにした半導体デバイスのコンタクトホール及びその形成方法に関する。
【０００２】
【従来の技術】
一般に、ＤＲＡＭ等のデバイスにおいて金属配線を形成する工程時に、金属配線を導電性物質層上に窒化膜を形成させたキャップ構造にし、さらにそのキャップ構造に窒化物層を堆積させてエッチングすることによって側壁を形成して、コンタクトホールの形成時にキャップ層と側壁をエッチング防止膜として用いる。
【０００３】
以下、添付図面に基づき従来の技術の半導体デバイスのコンタクトホール形成方法を説明する。
図１は、従来の技術を用いたコンタクトホール形成方法を示す工程断面図である。
従来のコンタクトホールの形成工程は、まず、図１ａに示すように、半導体基板１１上に下部配線を形成するための導電性物質層１２を形成し、導電性物質層１２上に第１窒化膜層１３を形成する。次いで、第１窒化膜層１３上にフォトレジストを塗布した後、露光及び現像工程でパターニングして第１マスクパターン層１４を形成する。
【０００４】
図１ｂに示すように、第１マスクパターン層１４をマスクに用いて第１窒化膜層１３及び導電性物質層１２を選択的にエッチングして第１窒化膜パターン１３ａ及び下部配線１２ａを形成する。
図１ｃに示すように、第１マスクパターン層１４を除去し、第１窒化膜パターン１３ａと下部配線１２ａを含む半導体基板１１の全面に第２窒化膜層１５を形成する。
【０００５】
図１ｄに示すように、第２窒化膜層１５をエッチバックして、第１窒化膜パターン１３ａ及び下部配線１２ａの両側面に第２窒化膜側壁１５ａを形成する。
図１ｅに示すように、第２窒化膜側壁１５ａと第１窒化膜パターン１３ａとにより囲まれた下部配線１２ａを含む半導体基板１１の全面に、ＳＯＧ等からなる平坦化用絶縁層１６を形成する。次いで、平坦化用絶縁層１６上にフォトレジストを塗布した後、露光及び現像工程で第２マスクパターン層１７を形成する。
そして、図１ｆに示すように、第２マスクパターン層１７をマスクに用いてＳＡＣでコンタクトホール１８を形成する。
【０００６】
かかる従来の技術の半導体デバイスのコンタクトホール形成工程は、金属配線としての下部配線１２ａの上部にキャップ層としての窒化膜を、かつそれらの側面部へ側壁としての窒化膜をエッチング防止膜として形成する。このとき、配線間の短絡を防止するためのキャップ層として用いられる窒化膜の厚さを厚くしてエッチング選択比を高める。
以後工程は図示してないが、コンタクトホールの内部に導電性プラグを形成し、導電性プラグを介して下部配線と電気的に連結される上部配線を形成する。
【０００７】
【発明が解決しようとする課題】
しかし、上記したような従来の半導体デバイスのコンタクトホール形成方法では次のような問題点があった。
第１に、導電性物質層のキャップ層として用いられる窒化膜層の厚さの増加は工程時間の増加をもたらし、配線の側面での窒化膜の厚さの増加はデザインルールの縮小に限界が生ずるようになる。
第２に、導電性物質層を囲んでキャップ層を形成しなければならないため、全体工程にかかる時間及びコストが増加する。
【０００８】
本発明は上記の問題点を解決するためになされたものであり、その目的とするところは、コンタクトホールの工程時間及びステップを短縮し、デバイスの信頼性を向上させるようにした、半導体デバイスのコンタクトホール及びその形成方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体デバイスのコンタクトホールは、共に傾斜している孔からなる上側部分と下側部分とからなり、上側部分の傾斜が下側部分の傾斜より急峻であることを特徴とする。
【００１０】
又、上記目的を達成するための本発明の半導体デバイスのコンタクトホール形成方法は、半導体基板上に導電性物質層を形成し、導電性物質層上に第１マスクパターン層を形成する段階と、第１マスクパターン層をマスクに用いて導電性物質層を選択的に除去して下部配線を形成する段階と、第１マスクパターン層を除去し、下部配線を含む半導体基板の全面に平坦化用絶縁層を形成する段階と、平坦化用絶縁層上に第２マスクパターン層を形成する段階と、第２マスクパターン層をマスクに用いたプラズマエッチングで平坦化用絶縁層を所定の深さにエッチングし、エッチングされた側面と底面の周辺部にポリマー層が蓄積されるようにしながら１次傾斜を有するコンタクトホールの上側部を形成する段階と、上側部に蓄積されたポリマー層と第２マスクパターン層をマスクに用いて、半導体基板の表面の所定部分が露出されるように２次傾斜を有するコンタクトホールの下側部を形成する段階とを備えることを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付図面に基づき本発明の半導体デバイスのコンタクトホール及びその形成方法を詳細に説明する。
図２は本発明実施形態の半導体デバイスのコンタクトホールを示す構造断面図である。
図２に示すように、半導体基板２１上に一定の間隙をあけて下部配線２２ａが形成されており、その下部配線２２ａを含む半導体基板２１の全面に平坦化用絶縁層２４が形成されている。その平坦化用絶縁層２４に半導体基板２１の表面の所定部分が露出されるようにコンタクトホール２６が形成されるが、本実施形態の場合その形状は図示のように、従来のようにまっすぐな孔とせずに内側面が傾斜した孔とし、しかも上側部と下側部とその傾斜が異なるようにした。その上上側部と下側部とを連続させずにその間に平坦な部分を形成させている。
本実施形態においては上側部の傾斜を８３〜８８゜とし、下側部の傾斜を７３〜８３゜とした。また下側部の開口（上端）は上端部の開口（上端）よりも６０〜７０％程度小さい径又は幅に形成される。そして、上端部と下端部との境界は下部配線２２ａの上面より高くしている。なお、この傾斜角度は基板から孔の壁までの絶縁物の側での傾斜である。したがって、角度が大きい上側が孔の斜面としては急峻である。
【００１２】
図３は本実施形態のコンタクトホール形成方法を示す工程断面図であり、図４は本実施形態の２重傾斜を有するコンタクトホールの形成工程を詳細に説明する構造断面図である。
まず、図３ａに示すように、半導体基板２１上に下部配線を形成するための導電性物質層２２を形成し、導電性物質層２２上にフォトレジストを塗布した後、露光及び現像工程でパターニングして第１マスクパターン層２３を形成する。
図３ｂに示すように、第１マスクパターン層２３をマスクに用いて導電性物質層２２を選択的にエッチングして下部配線２２ａを形成する。
【００１３】
図３ｃに示すように、第１マスクパターン層２３を除去し、下部配線２２ａを含む半導体基板２１の全面にＩＬＤ(Inter Layer Directic)等を用いて平坦化用絶縁層２４を形成する。次いで、平坦化用絶縁層２４上にフォトレジストを塗布した後、露光及び現像工程でパターニングして第２マスクパターン層２５を形成する。
図３ｄに示すように、第２マスクパターン層２５をマスクに用いてプラズマエッチングして、半導体基板２１の表面の所定部分が露出されるように８３〜８８゜の１次傾斜、７３〜８３゜の２次傾斜を有するコンタクトホール２６を形成する。
【００１４】
その際、第２マスクパターン層２５をマスクに用いて平坦化用絶縁層２４を所定の深さだけ除去して１次傾斜を有するトレンチを形成し、次いで１次傾斜よりも緩慢な２次傾斜で半導体基板２１の表面を露出させるコンタクトホール２６を形成してもよい。
【００１５】
以後工程は図示してないが、ポリマー層を除去し、１、２次傾斜を有するコンタクトホールの内部に導電性物質層としてプラグを形成し、プラグを介して基板の導電部と電気的に連結される上部配線を形成する。本実施形態のコンタクトホールは２重傾斜形状とされているので、プラグの形成などの工程でのステップカバーレッジが改善される。
ここで、１次、２次傾斜を有するコンタクトホール２６をプラズマエッチングで形成すると、コンタクトホールの側面及び底面に反応ガスとエッチング面との反応によりポリマー層が発生する。
【００１６】
すなわち、図４に示すように、第２マスクパターン層２５をマスクに用いてプラズマエッチングを行うと、最初は第２マスクパターン層２５のマスクサイズの幅に所定の深さまで１次傾斜を有するコンタクトホールの上側部が形成される。所定の深さに至ると、１次傾斜を有するコンタクトホールの上端部の側面や底面に蓄積されたポリマー層２７が一種の側壁の役割を果たすため、プラズマイオンやラジカル等がポリマー層２７を通過せずに１次傾斜を有するコンタクトホールの上端部の底面に集中する。これにより、２次傾斜が発生し出し、ポリマー層２７を形成しているコンタクトホールの底面の中央がエッチングされることにより、コンタクトホールの上端部よりも６０〜７０％程度小さいコンタクトホールの下側部が形成される。このような特性は、ポリマーの発生の少ない反応ガスを好む一般的なコンタクト工程とは異なり、反応に必要な設備の条件や反応ガスなどをポリマー層を形成し易いものを選択する。
【００１７】
一方、プラズマエッチング時の適用条件は１〜１０ｍＴの圧力、５００〜１５００ＷのＲＦパワー、１０００〜２０００Ｗのバイアスパワーの範囲であり、反応ガスとしてはＣＨＦ3、Ｃ2ＨＦ5、Ｃ4Ｆ8 などを一定の割合に混ぜ合わせた混合ガスを用いる。この際、反応ガスとして用いられるＣＨＦ3：Ｃ2ＨＦ5：Ｃ4Ｆ8 の比が２：２：０．８〜１．２である場合、上から下に向かってコンタクトホールの全体深さの１／３地点から２次傾斜が発生し、２：２：０．５〜０．７の場合には１／２地点から２次傾斜が発生し、そして２：２：０〜０．４の場合には２／３地点から２次傾斜が発生する。
【００１８】
図５は本発明の２重傾斜を有するコンタクトホールの形成時における反応ガスの比を決定する要因を示す図である。
図５に示すように、反応ガスの比を決定する要因は、コンタクトホールの幅、コンタクトホールの深さ、コンタクトホールの表面積（長さ方向の場合）、絶縁層の膜質等である。例えば、コンタクトホールの幅が大きいほど、ＣＨＦ3、Ｃ2ＨＦ5 はそのまま保持し、Ｃ4Ｆ8の比のみを上昇させる。コンタクトホールの深さが深いほど、ＣＨＦ3、Ｃ2ＨＦ5はそのまま保持し、Ｃ4Ｆ8 の比のみを減少させる。そして、コンタクトホールの表面積が広いほど、ＣＨＦ3 とＣ4Ｆ8を減少させ、Ｃ2ＨＦ5は保持する。絶縁膜が堅ければ堅いほど、ＣＨＦ3 はそのまま保持し、Ｃ2ＨＦ5、Ｃ4Ｆ8は減少させる。なお、上記比の変更は上側部と下側部との位置からの上記した標準の比からの増減である。
【００１９】
【発明の効果】
以上説明したように、本発明の半導体デバイスのコンタクトホール及びその形成方法においては次の効果がある。
請求項１〜４の発明によれば、コンタクトホールの上端部の幅又は径が下側部の幅又は径より広い２重傾斜構造を有することにより、以後工程でのステップカバーレッジを向上させることができる。
請求項５、６の発明によれば、一回のプラズマエッチングにて２重傾斜を有するコンタクトホールを形成することができるため、下部配線の短絡を防止するためのキャップ層に関連する工程を省略することが可能である。よって、工程の簡素化及びコストの低減を実現することができる。
請求項７の発明によれば、プラズマエッチング時に反応ガスの混合ガスを任意に調節することにより、１次傾斜、２次傾斜の位置を任意に調節することができる。
請求項８、９の発明によれば、各コンタクトホールの特性に基づいて反応ガスの混合比を任意に調節することにより、所望のコンタクトホールのサイズを得ることができる。
【図面の簡単な説明】
【図１】 従来の技術のＳＡＣを用いたコンタクトホール形成方法を示す工程断面図。
【図２】 本発明実施形態の半導体デバイスのコンタクトホールを示す構造断面図。
【図３】 本発明実施形態の半導体デバイスのコンタクトホール形成方法を示す工程断面図。
【図４】 本発明実施形態の１、２次傾斜を有するコンタクトホールの形成工程を詳細に説明する構造断面図。
【図５】 本発明実施形態の２重傾斜を有するコンタクトホールの形成時における反応ガスの比を決定する要因を示す図。
【符号の説明】
２１ 半導体基板
２２ 導電性物質層
２２ａ 下部配線
２３ 第１マスクパターン層
２４ 平坦化用絶縁層
２５ 第２マスクパターン層
２６ コンタクトホール
２７ ポリマー層
【発明の属する技術分野】
本発明は半導体デバイスの製造に関し、特に絶縁層を選択的にエッチングして２重傾斜(double slope)を有するようにした半導体デバイスのコンタクトホール及びその形成方法に関する。
【０００２】
【従来の技術】
一般に、ＤＲＡＭ等のデバイスにおいて金属配線を形成する工程時に、金属配線を導電性物質層上に窒化膜を形成させたキャップ構造にし、さらにそのキャップ構造に窒化物層を堆積させてエッチングすることによって側壁を形成して、コンタクトホールの形成時にキャップ層と側壁をエッチング防止膜として用いる。
【０００３】
以下、添付図面に基づき従来の技術の半導体デバイスのコンタクトホール形成方法を説明する。
図１は、従来の技術を用いたコンタクトホール形成方法を示す工程断面図である。
従来のコンタクトホールの形成工程は、まず、図１ａに示すように、半導体基板１１上に下部配線を形成するための導電性物質層１２を形成し、導電性物質層１２上に第１窒化膜層１３を形成する。次いで、第１窒化膜層１３上にフォトレジストを塗布した後、露光及び現像工程でパターニングして第１マスクパターン層１４を形成する。
【０００４】
図１ｂに示すように、第１マスクパターン層１４をマスクに用いて第１窒化膜層１３及び導電性物質層１２を選択的にエッチングして第１窒化膜パターン１３ａ及び下部配線１２ａを形成する。
図１ｃに示すように、第１マスクパターン層１４を除去し、第１窒化膜パターン１３ａと下部配線１２ａを含む半導体基板１１の全面に第２窒化膜層１５を形成する。
【０００５】
図１ｄに示すように、第２窒化膜層１５をエッチバックして、第１窒化膜パターン１３ａ及び下部配線１２ａの両側面に第２窒化膜側壁１５ａを形成する。
図１ｅに示すように、第２窒化膜側壁１５ａと第１窒化膜パターン１３ａとにより囲まれた下部配線１２ａを含む半導体基板１１の全面に、ＳＯＧ等からなる平坦化用絶縁層１６を形成する。次いで、平坦化用絶縁層１６上にフォトレジストを塗布した後、露光及び現像工程で第２マスクパターン層１７を形成する。
そして、図１ｆに示すように、第２マスクパターン層１７をマスクに用いてＳＡＣでコンタクトホール１８を形成する。
【０００６】
かかる従来の技術の半導体デバイスのコンタクトホール形成工程は、金属配線としての下部配線１２ａの上部にキャップ層としての窒化膜を、かつそれらの側面部へ側壁としての窒化膜をエッチング防止膜として形成する。このとき、配線間の短絡を防止するためのキャップ層として用いられる窒化膜の厚さを厚くしてエッチング選択比を高める。
以後工程は図示してないが、コンタクトホールの内部に導電性プラグを形成し、導電性プラグを介して下部配線と電気的に連結される上部配線を形成する。
【０００７】
【発明が解決しようとする課題】
しかし、上記したような従来の半導体デバイスのコンタクトホール形成方法では次のような問題点があった。
第１に、導電性物質層のキャップ層として用いられる窒化膜層の厚さの増加は工程時間の増加をもたらし、配線の側面での窒化膜の厚さの増加はデザインルールの縮小に限界が生ずるようになる。
第２に、導電性物質層を囲んでキャップ層を形成しなければならないため、全体工程にかかる時間及びコストが増加する。
【０００８】
本発明は上記の問題点を解決するためになされたものであり、その目的とするところは、コンタクトホールの工程時間及びステップを短縮し、デバイスの信頼性を向上させるようにした、半導体デバイスのコンタクトホール及びその形成方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体デバイスのコンタクトホールは、共に傾斜している孔からなる上側部分と下側部分とからなり、上側部分の傾斜が下側部分の傾斜より急峻であることを特徴とする。
【００１０】
又、上記目的を達成するための本発明の半導体デバイスのコンタクトホール形成方法は、半導体基板上に導電性物質層を形成し、導電性物質層上に第１マスクパターン層を形成する段階と、第１マスクパターン層をマスクに用いて導電性物質層を選択的に除去して下部配線を形成する段階と、第１マスクパターン層を除去し、下部配線を含む半導体基板の全面に平坦化用絶縁層を形成する段階と、平坦化用絶縁層上に第２マスクパターン層を形成する段階と、第２マスクパターン層をマスクに用いたプラズマエッチングで平坦化用絶縁層を所定の深さにエッチングし、エッチングされた側面と底面の周辺部にポリマー層が蓄積されるようにしながら１次傾斜を有するコンタクトホールの上側部を形成する段階と、上側部に蓄積されたポリマー層と第２マスクパターン層をマスクに用いて、半導体基板の表面の所定部分が露出されるように２次傾斜を有するコンタクトホールの下側部を形成する段階とを備えることを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付図面に基づき本発明の半導体デバイスのコンタクトホール及びその形成方法を詳細に説明する。
図２は本発明実施形態の半導体デバイスのコンタクトホールを示す構造断面図である。
図２に示すように、半導体基板２１上に一定の間隙をあけて下部配線２２ａが形成されており、その下部配線２２ａを含む半導体基板２１の全面に平坦化用絶縁層２４が形成されている。その平坦化用絶縁層２４に半導体基板２１の表面の所定部分が露出されるようにコンタクトホール２６が形成されるが、本実施形態の場合その形状は図示のように、従来のようにまっすぐな孔とせずに内側面が傾斜した孔とし、しかも上側部と下側部とその傾斜が異なるようにした。その上上側部と下側部とを連続させずにその間に平坦な部分を形成させている。
本実施形態においては上側部の傾斜を８３〜８８゜とし、下側部の傾斜を７３〜８３゜とした。また下側部の開口（上端）は上端部の開口（上端）よりも６０〜７０％程度小さい径又は幅に形成される。そして、上端部と下端部との境界は下部配線２２ａの上面より高くしている。なお、この傾斜角度は基板から孔の壁までの絶縁物の側での傾斜である。したがって、角度が大きい上側が孔の斜面としては急峻である。
【００１２】
図３は本実施形態のコンタクトホール形成方法を示す工程断面図であり、図４は本実施形態の２重傾斜を有するコンタクトホールの形成工程を詳細に説明する構造断面図である。
まず、図３ａに示すように、半導体基板２１上に下部配線を形成するための導電性物質層２２を形成し、導電性物質層２２上にフォトレジストを塗布した後、露光及び現像工程でパターニングして第１マスクパターン層２３を形成する。
図３ｂに示すように、第１マスクパターン層２３をマスクに用いて導電性物質層２２を選択的にエッチングして下部配線２２ａを形成する。
【００１３】
図３ｃに示すように、第１マスクパターン層２３を除去し、下部配線２２ａを含む半導体基板２１の全面にＩＬＤ(Inter Layer Directic)等を用いて平坦化用絶縁層２４を形成する。次いで、平坦化用絶縁層２４上にフォトレジストを塗布した後、露光及び現像工程でパターニングして第２マスクパターン層２５を形成する。
図３ｄに示すように、第２マスクパターン層２５をマスクに用いてプラズマエッチングして、半導体基板２１の表面の所定部分が露出されるように８３〜８８゜の１次傾斜、７３〜８３゜の２次傾斜を有するコンタクトホール２６を形成する。
【００１４】
その際、第２マスクパターン層２５をマスクに用いて平坦化用絶縁層２４を所定の深さだけ除去して１次傾斜を有するトレンチを形成し、次いで１次傾斜よりも緩慢な２次傾斜で半導体基板２１の表面を露出させるコンタクトホール２６を形成してもよい。
【００１５】
以後工程は図示してないが、ポリマー層を除去し、１、２次傾斜を有するコンタクトホールの内部に導電性物質層としてプラグを形成し、プラグを介して基板の導電部と電気的に連結される上部配線を形成する。本実施形態のコンタクトホールは２重傾斜形状とされているので、プラグの形成などの工程でのステップカバーレッジが改善される。
ここで、１次、２次傾斜を有するコンタクトホール２６をプラズマエッチングで形成すると、コンタクトホールの側面及び底面に反応ガスとエッチング面との反応によりポリマー層が発生する。
【００１６】
すなわち、図４に示すように、第２マスクパターン層２５をマスクに用いてプラズマエッチングを行うと、最初は第２マスクパターン層２５のマスクサイズの幅に所定の深さまで１次傾斜を有するコンタクトホールの上側部が形成される。所定の深さに至ると、１次傾斜を有するコンタクトホールの上端部の側面や底面に蓄積されたポリマー層２７が一種の側壁の役割を果たすため、プラズマイオンやラジカル等がポリマー層２７を通過せずに１次傾斜を有するコンタクトホールの上端部の底面に集中する。これにより、２次傾斜が発生し出し、ポリマー層２７を形成しているコンタクトホールの底面の中央がエッチングされることにより、コンタクトホールの上端部よりも６０〜７０％程度小さいコンタクトホールの下側部が形成される。このような特性は、ポリマーの発生の少ない反応ガスを好む一般的なコンタクト工程とは異なり、反応に必要な設備の条件や反応ガスなどをポリマー層を形成し易いものを選択する。
【００１７】
一方、プラズマエッチング時の適用条件は１〜１０ｍＴの圧力、５００〜１５００ＷのＲＦパワー、１０００〜２０００Ｗのバイアスパワーの範囲であり、反応ガスとしてはＣＨＦ3、Ｃ2ＨＦ5、Ｃ4Ｆ8 などを一定の割合に混ぜ合わせた混合ガスを用いる。この際、反応ガスとして用いられるＣＨＦ3：Ｃ2ＨＦ5：Ｃ4Ｆ8 の比が２：２：０．８〜１．２である場合、上から下に向かってコンタクトホールの全体深さの１／３地点から２次傾斜が発生し、２：２：０．５〜０．７の場合には１／２地点から２次傾斜が発生し、そして２：２：０〜０．４の場合には２／３地点から２次傾斜が発生する。
【００１８】
図５は本発明の２重傾斜を有するコンタクトホールの形成時における反応ガスの比を決定する要因を示す図である。
図５に示すように、反応ガスの比を決定する要因は、コンタクトホールの幅、コンタクトホールの深さ、コンタクトホールの表面積（長さ方向の場合）、絶縁層の膜質等である。例えば、コンタクトホールの幅が大きいほど、ＣＨＦ3、Ｃ2ＨＦ5 はそのまま保持し、Ｃ4Ｆ8の比のみを上昇させる。コンタクトホールの深さが深いほど、ＣＨＦ3、Ｃ2ＨＦ5はそのまま保持し、Ｃ4Ｆ8 の比のみを減少させる。そして、コンタクトホールの表面積が広いほど、ＣＨＦ3 とＣ4Ｆ8を減少させ、Ｃ2ＨＦ5は保持する。絶縁膜が堅ければ堅いほど、ＣＨＦ3 はそのまま保持し、Ｃ2ＨＦ5、Ｃ4Ｆ8は減少させる。なお、上記比の変更は上側部と下側部との位置からの上記した標準の比からの増減である。
【００１９】
【発明の効果】
以上説明したように、本発明の半導体デバイスのコンタクトホール及びその形成方法においては次の効果がある。
請求項１〜４の発明によれば、コンタクトホールの上端部の幅又は径が下側部の幅又は径より広い２重傾斜構造を有することにより、以後工程でのステップカバーレッジを向上させることができる。
請求項５、６の発明によれば、一回のプラズマエッチングにて２重傾斜を有するコンタクトホールを形成することができるため、下部配線の短絡を防止するためのキャップ層に関連する工程を省略することが可能である。よって、工程の簡素化及びコストの低減を実現することができる。
請求項７の発明によれば、プラズマエッチング時に反応ガスの混合ガスを任意に調節することにより、１次傾斜、２次傾斜の位置を任意に調節することができる。
請求項８、９の発明によれば、各コンタクトホールの特性に基づいて反応ガスの混合比を任意に調節することにより、所望のコンタクトホールのサイズを得ることができる。
【図面の簡単な説明】
【図１】 従来の技術のＳＡＣを用いたコンタクトホール形成方法を示す工程断面図。
【図２】 本発明実施形態の半導体デバイスのコンタクトホールを示す構造断面図。
【図３】 本発明実施形態の半導体デバイスのコンタクトホール形成方法を示す工程断面図。
【図４】 本発明実施形態の１、２次傾斜を有するコンタクトホールの形成工程を詳細に説明する構造断面図。
【図５】 本発明実施形態の２重傾斜を有するコンタクトホールの形成時における反応ガスの比を決定する要因を示す図。
【符号の説明】
２１ 半導体基板
２２ 導電性物質層
２２ａ 下部配線
２３ 第１マスクパターン層
２４ 平坦化用絶縁層
２５ 第２マスクパターン層
２６ コンタクトホール
２７ ポリマー層
Claims (5)
- 半導体基板上に導電性物質層を形成し、導電性物質層上に第１マスクパターン層を形成する段階と、
前記第１マスクパターン層をマスクに用いて導電性物質層を選択的に除去して下部配線を形成する段階と、
前記第１マスクパターン層を除去し、下部配線を含む半導体基板の全面に平坦化用絶縁層を形成する段階と、
前記平坦化用絶縁層上に第２マスクパターン層を形成する段階と、
前記第２マスクパターン層をマスクに用いたプラズマエッチングで平坦化用絶縁層を所定の深さにエッチングし、エッチングされた側面と底面の周辺部にポリマー層が蓄積されるようにしながら１次傾斜を有するコンタクトホールの上側部分を形成する段階と、
前記上側部分に蓄積されたポリマー層と第２マスクパターン層をマスクに用いて、半導体基板の表面の所定部分が露出されるように２次傾斜を有するコンタクトホールの下側部分を形成する段階を備え、前記１次傾斜が前記２次傾斜より急であることを特徴とする半導体デバイスのコンタクトホール形成方法。 - 前記平坦化用絶縁層のプラズマエッチングは、１〜１０ｍＴｏｒｒの圧力、５００〜１５００ＷのＲＦパワー、１０００〜２０００Ｗのバイアスパワーの範囲で行うことを特徴とする請求項１記載の半導体デバイスのコンタクトホール形成方法。
- 前記平坦化用絶縁層のプラズマエッチングの反応ガスとして、ＣＨＦ3、Ｃ2ＨＦ5、Ｃ4Ｆ8 を一定の割合に混ぜ合わせた混合ガスを用いることを特徴とする請求項１記載の半導体デバイスのコンタクトホール形成方法。
- 前記混合ガスにおいて、前記コンタクトホールの幅が広くなるほど前記Ｃ4Ｆ8の混合比を高め、前記コンタクトホールの深さが深くなるほどＣ4Ｆ8の混合比を下げ、前記コンタクトホールの表面積が増加するほどＣＨＦ3とＣ4Ｆ8の混合比を高め、前記平坦化用絶縁層が固くなるほどＣ2ＨＦ5とＣ4Ｆ8の混合比を下げることを特徴とする請求項３記載の半導体デバイスのコンタクトホール形成方法。
- 前記ＣＨＦ3、Ｃ2ＨＦ5ガスの割合を同一に維持し、Ｃ4Ｆ8 ガスの割合を変化させることにより２次傾斜の形成位置を調節することを特徴とする請求項３記載の半導体デバイスのコンタクトホール形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079129A KR100272510B1 (ko) | 1997-12-30 | 1997-12-30 | 반도체 소자의 콘택홀 형성방법 |
| KR79129/1997 | 1997-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260755A JPH11260755A (ja) | 1999-09-24 |
| JP3709297B2 true JP3709297B2 (ja) | 2005-10-26 |
Family
ID=19530038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36446298A Expired - Fee Related JP3709297B2 (ja) | 1997-12-30 | 1998-12-22 | 半導体デバイスのコンタクトホールの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6326312B1 (ja) |
| JP (1) | JP3709297B2 (ja) |
| KR (1) | KR100272510B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITMI20020931A1 (it) * | 2002-05-02 | 2003-11-03 | St Microelectronics Srl | Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore |
| US6716766B2 (en) * | 2002-08-22 | 2004-04-06 | Micron Technology, Inc. | Process variation resistant self aligned contact etch |
| JP7073984B2 (ja) * | 2018-08-23 | 2022-05-24 | 株式会社デンソー | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3038950B2 (ja) * | 1991-02-12 | 2000-05-08 | ソニー株式会社 | ドライエッチング方法 |
| JPH05326462A (ja) * | 1992-05-14 | 1993-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路の製造方法 |
| JPH0766185A (ja) * | 1993-08-27 | 1995-03-10 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| US5562801A (en) * | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
| US5378654A (en) | 1994-05-24 | 1995-01-03 | United Microelectronics Corporation | Self-aligned contact process |
| KR0161731B1 (ko) | 1994-10-28 | 1999-02-01 | 김주용 | 반도체소자의 미세콘택 형성방법 |
| US5739068A (en) * | 1995-02-22 | 1998-04-14 | Micron Technology, Inc. | Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material |
| US5783496A (en) * | 1996-03-29 | 1998-07-21 | Lam Research Corporation | Methods and apparatus for etching self-aligned contacts |
| KR100280622B1 (ko) * | 1998-04-02 | 2001-03-02 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
| TW400617B (en) * | 1998-12-15 | 2000-08-01 | United Microelectronics Corp | The manufacture method of node contact |
-
1997
- 1997-12-30 KR KR1019970079129A patent/KR100272510B1/ko active IP Right Grant
-
1998
- 1998-12-03 US US09/204,542 patent/US6326312B1/en not_active Expired - Lifetime
- 1998-12-22 JP JP36446298A patent/JP3709297B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6326312B1 (en) | 2001-12-04 |
| KR19990058936A (ko) | 1999-07-26 |
| JPH11260755A (ja) | 1999-09-24 |
| KR100272510B1 (ko) | 2000-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829162B2 (ja) | 半導体素子の導電配線形成方法 | |
| US6627557B2 (en) | Semiconductor device and method for manufacturing the same | |
| US4605470A (en) | Method for interconnecting conducting layers of an integrated circuit device | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| US6372649B1 (en) | Method for forming multi-level metal interconnection | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| US7071112B2 (en) | BARC shaping for improved fabrication of dual damascene integrated circuit features | |
| US6291359B1 (en) | Methods of forming openings and methods of controlling the degree of taper of openings | |
| US6280644B1 (en) | Method of planarizing a surface on an integrated circuit | |
| JP3709297B2 (ja) | 半導体デバイスのコンタクトホールの形成方法 | |
| KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6821885B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100507869B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| US5858874A (en) | Method of fabricating semiconductor device having step of forming plug in contact hole | |
| JPH09260485A (ja) | 半導体装置の製造方法 | |
| KR100243739B1 (ko) | 반도체 소자의 비아홀 형성방법(Method of forming via hole for semiconductor device) | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100460718B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100328557B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100226786B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100223265B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR20050009358A (ko) | 콘택 플러그 및 스텍 비아 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |