[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3783533B2 - Electro-optical device, electronic apparatus having the same, and projection display device - Google Patents

Electro-optical device, electronic apparatus having the same, and projection display device Download PDF

Info

Publication number
JP3783533B2
JP3783533B2 JP2000232491A JP2000232491A JP3783533B2 JP 3783533 B2 JP3783533 B2 JP 3783533B2 JP 2000232491 A JP2000232491 A JP 2000232491A JP 2000232491 A JP2000232491 A JP 2000232491A JP 3783533 B2 JP3783533 B2 JP 3783533B2
Authority
JP
Japan
Prior art keywords
image signal
electro
optical device
sampling
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000232491A
Other languages
Japanese (ja)
Other versions
JP2002049330A (en
Inventor
千春 鏑木
克則 山崎
勝利 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000232491A priority Critical patent/JP3783533B2/en
Publication of JP2002049330A publication Critical patent/JP2002049330A/en
Application granted granted Critical
Publication of JP3783533B2 publication Critical patent/JP3783533B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ(以下、TFTと称す)駆動によるマトリクス駆動方式の液晶装置等の電気光学装置及びこれを用いた電子機器の技術分野に属し、特に、データ線を駆動するサンプリング回路に関するものである。
【0002】
【従来の技術】
従来、TFT駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線およびデータ線、並びにこれらの各交点に対応して多数の画素電極がTFTアレイ基板上に設けられている。そして、これらに加えて、サンプリング回路、プリチャージ回路、走査線駆動回路、データ線駆動回路、検査回路などのTFTを構成要素とする各種の周辺回路がこのようなTFTアレイ基板上に設けられる場合がある。
【0003】
これらの周辺回路のうち、サンプリング回路は高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。
【0004】
図8には従来技術によるサンプリング回路およびそれに接続されるデータ線駆動回路と各配線、図9には図8に示したサンプリング回路の部分レイアウト図を示す。サンプリング回路7は、データ線駆動回路6からのサンプリング信号X1、X2、・・・、Xnに従い、画像信号線V1〜V4に印加される4系統の画像信号VID1〜VID4をデータ線3にサンプリングする。この画像信号線V1〜V4は、互いに交差する必要があるため、入力端子T1〜T4からサンプリング回路7まで同一の導電膜(例えば、低抵抗金属のアルミニウム膜等)で構成することができない。そこで、画像信号VID1〜VID4をまずアルミニウム膜からなる画像信号線V1〜V4でサンプリング回路7の近傍まで伝送し、ここで絶縁膜を介して交差する他の導電膜(例えば、ポリシリコン膜等)からなる中継用接続配線H1〜H4に乗り換え、再びアルミニウム膜からなるサンプリング用TFT26のソース電極S1〜S4(もしくはドレイン電極)に伝送されるように構成していた。尚、図中、サンプリング信号線X1、X2、・・・、Xnは、中継用配線H1〜H4と同一材料のポリシリコン膜等で形成される。
【0005】
本従来例では画像信号は4系統の信号に相展開されているが、この相展開数はサンプリング回路のサンプリング能力に応じて定まる。即ち、水平方向の画素数を固定して考えた場合には、このサンプリング能力が高い程、画像信号の相展開の数を減らすことが出来る。このように画像信号を4系統の信号に相展開することにより、1本の画像信号線上に伝送される画像信号の周波数は4分の1に低減される。このように、サンプリング回路を用いて画像信号を相展開することにより、高解像度の表示を行うために画像信号処理回路等の画像信号の信号源にかかる負担が軽減される。
【0006】
以上のように、サンプリング回路等の周辺回路をTFTアレイ基板上に設けることにより、駆動装置等のハードウェア資源にかかる負担を軽減しながら、高品位画像の表示が可能となる。
【0007】
【発明が解決しようとする課題】
液晶パネルやこれに周辺回路を加えた液晶表示モジュールのサイズが同じであれば、マトリクス状に配置された複数の画素電極により規定される画面表示領域、即ち液晶パネル上で実際に液晶の配向状態の変化により画像が表示される領域は、表示装置の基本的要請として大きい程良いとされている。従って、周辺回路は、画面表示領域の周囲に位置するTFTアレイ基板の狭く細長い周辺部分に設けられるのが一般的である。
【0008】
サンプリング回路は、上述の如きサンプリング機能を発揮するためには、それらの主たる構成要素である各TFTにおいて、十分に高い電流供給能力が必要となる。更に、この回路を構成するTFTは、電圧保持時にオフ状態でも電流が若干リークするため、そのチャンネル長はリーク電流を抑えるためにある程度長くなければならない。従って、TFTサイズを安易に小さくすることは出来ない。そして、このようにチャンネル長を短くする事に制限があると、高い電流供給能力を実現するためには、実践上はTFTのチャンネル幅を大きくするしかない。
【0009】
上記のような制約により、従来のサンプリング回路は図9に示すように等間隔に並べることにより、サンプリング機能と狭い領域でのレイアウトを両立させてきた。
【0010】
しかしながら、サンプリング回路のTFTのチャンネル幅を大きくすると、そこに接続される画像信号線とデータ線が並行して配置される距離が増加し、画像信号線とデータ線との間の寄生容量による容量結合が大きくなる。このため、サンプリング回路のTFTがオフ状態であっても画像信号線上の電位変化がデータ線の電位に影響を及ぼして画質を劣化させる。このような現象は、高精細で、且つ小さな液晶表示モジュールになるほど各々の配線の間隔が短くなるため、顕著に現れるようになった。
【0011】
本発明は上述した問題点に鑑みなされたものであり、その目的とするところは、ゴーストの発生を抑制すると共に、必要とされるサンプリング機能とTFTアレイ基板上の省スペースを実現したサンプリング回路を備えており、液晶パネルや液晶表示モジュールのサイズと比較して相対的に有効表示面積が大きく且つ高品位の画像表示が可能な液晶装置および当該液晶装置を備えた電子機器を提供することにある。
【0012】
【課題を解決するための手段】
本発明は、基板上に少なくとも1本の画像信号線と、複数のデータ線と、該画像信号線に供給される画像信号を該データ線に選択的に出力する複数のスイッチ素子とを有し、前記データ線に出力された画像信号に基づき表示を行う電気光学装置において、前記スイッチ素子のソース領域には前記画像信号線から前記画像信号が供給され、前記データ線には前記スイッチ素子のドレイン領域から前記画像信号が供給され、前記スイッチ素子のソース領域とドレイン領域との間に配置され、当該ソース領域とドレイン領域とを静電遮へいする遮へい電極を具備したことを特徴とする。
また、基板上に少なくとも1本の画像信号線と、複数のデータ線と、該画像信号線に供給される信号を該データ線に選択的に出力する複数のスイッチ素子とを有し、前記データ線に出力された信号に基づき表示を行う電気光学装置において、前記スイッチ素子のソース領域には前記画像信号線から前記画像信号が供給され、前記データ線には前記スイッチ素子のドレイン領域から前記画像信号が供給され、前記複数のスイッチ素子のうち互いに隣接する一対のスイッチ素子の間において、互いに隣接する、一方のスイッチ素子のソース領域と他方のスイッチ素子のドレイン領域との間に配置され、当該ソース領域とドレイン領域とを静電遮へいする遮へい電極を具備したことを特徴とする。
【0013】
これにより、前記スイッチ回路近傍に存在する前記データ線と前記画像信号線との間の寄生容量を減少させることができる。
【0014】
前記遮へい電極は、隣接する前記スイッチ回路間に配置してもよく、これに加えて該スイッチ回路内に配置してもよい。
【0015】
前記遮へい電極は、一定の電圧で駆動されることにより、上記目的を達成する。
【0016】
前記遮へい電極は、前記スイッチ回路制御信号で駆動されてもよい。
【0017】
また、本発明の電子機器は、上記電気光学装置と、前記電気光学装置を制御する制御装置を有することを特徴とする。
【0018】
また、本発明の投射型表示装置は、光源と該光源からの光を変調して、透過もしくは反射する上記電気光学装置と、該電気光学装置により変調された光を集光し拡大投射する投射光学手段とを備えていることを特徴とする。
【0019】
上記発明では、相対的に有効表示面積が大きく且つ高品位の画像表示が可能な電子機器や投射型表示装置を提供することができる。
【0020】
【発明の実施の形態】
以下、本発明の好適な実施形態を図面に基づいて説明する。
【0021】
[第1の実施形態]
図1は、本発明が適用されるアクティブマトリクス型液晶表示装置のアクティブマトリクス型液晶表示装置用基板の一構成例を示す。図1において、1はアクティブマトリクス型液晶表示装置を構成する一方のガラス基板や石英基板等の基板、2および3は互いに交差する方向に配設された走査線およびデータ線、4は前記走査線2とデータ線3とに接続された画素で、各画素4はITO等からなる画素電極とこの画素電極に順次画像信号に応じた電圧を印加するTFTからなる。同一行のTFTはそのゲート電極が同一の走査線2に接続され、ドレイン電極が対応する画素電極に接続されている。また、同一列のTFTはそのソース電極が同一のデータ線3に接続されている。この実施形態においては、画素を駆動するTFTはポリシリコン膜をチャネル層とするいわゆるポリシリコンTFTで構成されており、周辺駆動回路(データ線駆動回路6や走査線駆動回路5A、5B等)を構成するCMOS型TFTとともに同一プロセスにより、同一基板上に形成される。
【0022】
本実施形態では、走査線2の両端にそれぞれ該走査線2を順次選択駆動するYシフトレジスタ回路やバッファ回路等を含む走査線駆動回路5A、5Bが設けられている。走査線駆動回路5Aと5Bは、同一の電位を同一のタイミングで各走査線2に印加する。つまり、1本の走査線2をその両側から同時に駆動する。これによって、走査線2の有する抵抗成分や周辺配線等との間に存在する寄生容量による電位のレベル低下や信号遅延を軽減することができる。
【0023】
一方、本実施形態では、データ線3を選択駆動するXシフトレジスタ回路やバッファ回路等を含むデータ線駆動回路6が設けられている。また、データ線3の両端に画像信号サンプリング用の回路7,8が設けられている。このうち8は各データ線3にプリチャージレベルを印加するプリチャージ回路であり、他方の7は各データ線3に画像信号に応じた電圧を印加するサンプリング回路である。
【0024】
プリチャージ回路8のソース電極(データ線3側の接続電極と反対側の電極)には外部から供給される画像補助入力信号NRS1、NRS2がデータ線3に対して1本おきに印加される様に画像補助入力信号線10A、10Bを介してプリチャージ回路8に供給されるとともに、該プリチャージ回路8のゲート電極には外部から供給されるタイミング信号NRGが信号配線18を介して共通に印加されている。これによって、すべてのデータ線3は、一水平期間中でサンプリング回路7からの画像信号レベルの印加前に、画像補助入力信号NRS1、NRS2のレベルにそれぞれ同時にプリチャージされる。また、隣り合うデータ線3毎に画像信号の極性を変える駆動を行う際には、画像補助入力信号NRS1、NRS2は互いに反対の極性を持つようにすると有効である。
【0025】
各データ線3の他端に設けられたサンプリング回路7のソース電極には、外部から供給される相展開された画像信号VID1〜VID4が画像信号線群11を介して入力され、サンプリング回路7のゲート電極にはデータ線3を順次選択するシフトレジスタ回路やバッファ回路等を含むデータ線駆動回路6から出力されるサンプリング信号が印加されている。本実施形態では、画像信号を4系統に相展開したが、サンプリング回路7を構成するTFTの書き込み特性が高ければ相展開数を減らすことも可能であるし、書き込み特性が低ければ相展開数を増やしてもよい。また、NTSC信号やPAL信号に対応したRGBパラレル信号でも良いことは言うまでもない。データ線駆動回路6は、外部から供給されるスタート信号SPXとクロック信号CLXに基づいて一水平走査期間中にすべてのデータ線3を所定の順序で1回ずつ選択するようなサンプリング信号X1、X2、・・・、Xnを形成してサンプリング回路16のゲート電極に供給する。
【0026】
また、本実施形態では、データ線3を一定のタイミングで4ラインずつ順次駆動していく方法を説明したが、1個のデータサンプリング信号で同時に選択するライン数を1ラインや6ライン、12ライン等としても本実施形態を用いることができる。
【0027】
また、本実施形態ではデータ線駆動回路6や走査線駆動回路5A、5Bを含む周辺駆動回路と、データ線駆動回路6に接続された複数のデータ線3と走査線駆動回路5A,5Bに接続された走査線2がマトリクス状に交差されて成り、該データ線3および走査線2に接続された画素トランジスタと該画素トランジスタに接続された画素電極が同一基板上に形成されたアクティブマトリクス型液晶表示装置について説明したが、周辺駆動回路の部分を石英基板等の高価な基板上に高温ポリシリコンTFTにより形成し、データ線3および走査線2と画素4を含む領域13(図1点線内)をガラス基板等の安価な基板上にアモルファスシリコンTFTやプロセス温度が600度以下の低温ポリシリコンTFTにより形成し、これらの基板を繋ぎ合わせてアクティブマトリクス型液晶表示装置用基板を構成することも可能である。
【0028】
図2は、本発明を適用したサンプリング回路7、およびそれに接続される配線のレイアウトの実施形態を示すものである。
【0029】
V1〜V4は外部入力端子から入力された画像信号VID1〜VID4を伝送する画像信号線である。これらの画像信号線V1〜V4は、特に制限されないが、データ線3と同一材料の低抵抗のアルミニウム膜によって形成されている。
【0030】
X1、X2は前記データ線駆動回路6から出力されるサンプリング信号をサンプリング回路7のゲート電極に供給するための配線であり、前記サンプリング信号線X1、X2は前記画像信号線V1〜V4と交差する方向に配設され、走査線と同一材料のポリシリコン膜からなり、前記サンプリング回路7のゲート電極と連続するように形成されている。
【0031】
前記画像信号線V1には、前記画像信号線V1〜V4と交差する方向に画像信号線V1〜V4とは層間絶縁膜を介して別層で、走査線2と同一層のポリシリコン膜等の導電膜からなる中継用配線H1がコンタクトホール24にて接続され、更に、該中継用配線H1の他方の配線端においては、コンタクトホール25にて補助中継用配線としての引き出し線S1が接続される。同様にその他の画像信号線V2〜V4からも、該画像信号線V2〜V4に対応した中継用配線H2〜H4、補助中継用配線S2〜S4がそれぞれコンタクトホール24、25にて接続される。尚、この実施形態では、特に限定されないが、前記データ線3および補助中継用配線S1〜S4と画像信号線V1〜V4は同一プロセスにて形成されるアルミニウム膜によって構成されている。
【0032】
20、21は各々前記サンプリング信号線X1、X2の両側に設けられたポリシリコン膜からなるサンプリング回路7を構成するサンプリング用TFT26のソース・ドレイン領域である。サンプリング用TFT26のソース領域20には前記補助中継用配線S1〜S4がコンタクトホール22にて接続され、ドレイン領域21には前記データ線3がコンタクトホール23にて接続されている。
【0033】
VSは外部から印加される遮へい電極駆動用信号で、前記画像信号線V1〜V4と交差する方向に配設され、走査線と同一材料のポリシリコン膜からなり、コンタクトホール27を介して遮へい電極28に接続される。前記遮へい電極28は、各サンプリング用TFT26の間に配置され、サンプリング用TFT26のドレイン領域21と隣接するサンプリング用TFT26のソース領域20との間を静電遮へいする。尚、前記遮へい電極28は、前記データ線3と同一プロセスにて形成されるアルミニウム膜によって構成されている。
【0034】
これにより、例えばデータ線3Bに接続されるドレイン領域21とこれに隣接するソース領域に着目した場合、従来技術においては補助中継用配線S2,S3に接続される2つのソース領域20に挟まれ、寄生容量によって容量結合していたのに対し、本実施形態では補助中継用電極S2に接続されるソース領域20との間にしか容量結合が存在しないため、ドレイン領域21とソース領域20の間に存在する寄生容量は従来のおよそ半分に減少する。
【0035】
これにより、例えばサンプリング信号X1によって制御されるサンプリング用TFT26がオフでデータ線3A〜3Dに所定の画像データをホールドしている状態において、他画素に書きこまれるべき画像信号が画像信号線V1〜V4、中継用配線H1〜H4、補助中継用配線S1〜S4、およびサンプリング用TFT26のソース領域20−ドレイン領域21間の寄生容量を介してそれぞれデータ線3A〜3Dにノイズとして飛び込むことを抑制することが可能となる。
【0036】
図3は、前記第1の実施形態の変形例を示すものである。
【0037】
この変形例においては、前記遮へい電極28は、各サンプリング用TFT26の間と、サンプリング用TFT26内のサンプリング信号配線X1付近に配置され、ドレイン領域21と隣接するソース領域20との間を静電遮へいする。
【0038】
これにより、ドレイン領域21とソース領域20との間に存在する寄生容量は大幅に減少し、他画素に書きこまれるべき画像信号が画像信号線V1〜V4、中継用配線H1〜H4、補助中継用配線S1〜S4、およびサンプリング用TFT26のソース領域20−ドレイン領域21間の寄生容量を介してそれぞれデータ線3A〜3Dにノイズとして飛び込むことを大幅に抑制することが可能となる。
【0039】
図4は、前記第1の実施形態の他の変形例を示すものである
この変形例においては、前記遮へい電極28は、サンプリング信号X1にコンタクトホール27を介して接続するとともに、各サンプリング用TFT26の間に配置され、ドレイン領域21と隣接するソース領域20との間を静電遮へいする。サンプリング信号X1は、サンプリング用TFT26がオフの状態では所定の電位を維持しているため、この電位を前記遮へい電極28に与えることで前記実施形態1と同様の遮へい効果を得ることができる。また、VSなる遮へい電極駆動用信号を別途用意する必要がないため、サンプリング回路7周辺の配線レイアウトが簡素になり、高密度化に有利であるという効果ももたらす。
【0040】
図5は、図4に示した変形例を更に変形した例で、前記遮へい電極28を各サンプリング用TFT26の間と、サンプリング用TFT26内のサンプリング信号配線X1付近に配置し、ドレイン領域21と隣接するソース領域20との間を静電遮へいしたものである。これにより、ドレイン領域21とソース領域20との間に存在する寄生容量は大幅に減少するとともに、サンプリング回路7周辺の配線レイアウトが簡素になり、高密度化に有利であるという効果ももたらす。
【0041】
(アクティブマトリクス型液晶表示装置の説明)
図6(A)は、本実施形態で作製したアクティブマトリクス型液晶表示装置の平面図を示す。図6(B)は(A)のY−Y’線における該アクティブマトリクス型液晶表示装置の断面図を示す。図6に示すようにアクティブマトリクス型液晶表示装置用基板1上のデータ線駆動回路6および走査線駆動回路5A,5Bは、電荷の直流成分によりポリイミド等の配向膜や液晶の劣化を防ぐために、対向基板30の外周より外側に配置している。また、前記アクティブマトリクス型液晶表示装置用基板上に形成した画素電極の表面には、ガラスやネオセラムあるいは石英といた透明基板上に対向電極電位を印加することができるITO膜等の透明導電膜からなる電極31を有する対向基板30が適当な間隔をおいて配置され、前記データ線駆動回路6および前記走査線駆動回路5A,5Bと画素4間のデータ線3および走査線2上でシール材32により封止する。更に、画面表示領域外側は、モジュールとして組み立てた際に光が漏れないように対向基板30上にブラックマトリクス33と同一層で周辺見切りを形成する。尚、12は対向基板30側に設けられた対向電極31に、アクティブマトリクス型液晶表示装置用基板1側から共通電極電位LCCOM(図1参照)を供給するための上下基板導通用端子であり、該上下基板導通用端子12上に所定の径を有する導電性接着剤を介在させて、該対向電極31と導通を図るように構成されている。また、外部入力端子34は前記対向基板30より外側に配置され、ワイヤーボンディング、ACF(Aisotoropic Conductive Film)圧着等により外部回路と接続される。
【0042】
図6(B)に示されるように、周囲をシール材32で封止された間隔内に周知のTN型液晶等の液晶35を充填し、液晶封入孔を封止材36で封止することにより、アクティブマトリクス型液晶表示装置として構成する。また、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜も偏向板も不要になるため、光利用効率が高くなり、明るいアクティブマトリクス型液晶表示装置を提供できる。更に、画素電極をITO膜からアルミニウム膜等の非透過で反射率の高い金属膜を用いた反射型液晶表示装置の場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたSH(Super Homeotropic)型液晶などを用いても良い。更にその他の液晶を用いても良いことは言うまでもない。
【0043】
また、液晶以外でも他の電気光学物質を用いた電気光学装置にも用いることができる。
【0044】
(投射型表示装置の説明)
図7には前記構成のアクティブマトリクス型液晶表示装置を電子機器の一例としてライトバルブとして応用した投射型表示装置の一例としてデータプロジェクタの構成例が示されている。
【0045】
図7において、40はハロゲンランプ等の光源、41は放物ミラー、42は熱線カットフィルター、43、45、46はそれぞれ青色反射、緑色反射、赤色反射のダイクロイックミラー、44、47は反射ミラー、48、49、50は前記実施形態のアクティブマトリクス型液晶表示装置からなるライトバルブ、53はダイクロイックプリズム、55は制御装置である。図1に示されているアクティブマトリクス型液晶表示装置用基板に外部から供給される画像信号やクロック信号、各種制御信号は前記制御装置55で形成される。
【0046】
この実施形態のデータプロジェクタにおいては、光源40から発した白色光は放物ミラー41により集光され、熱線カットフィルター42を通過して赤外域の熱線が遮断されて、可視光のみが青色反射ダイクロイックミラー43に入射される。そしてまず、青色反射ダイクロイックミラー43によって青色光(概ね500nm以下の波長)が反射され、その他の光(黄色光)は透過する。反射した青色光は反射ミラー44により方向を変え青色変調ライトバルブ48に入射する。
【0047】
一方、前記青色反射ダイクロイックミラー43を透過した光は緑色反射ダイクロイックミラー45に入射し、緑色光(概ね500〜600nmの波長)が反射され、その他の光である赤色光(概ね600nm以上の波長)は透過する。緑色反射ダイクロイックミラー45で反射した緑色光は緑色変調ライトバルブ49に入射する。また、緑色反射ダイクロイックミラー45を透過した赤色光は、赤色反射ダイクロイックミラー46、反射ミラー47により方向を変え赤色変調ライトバルブ50に入射する。
【0048】
ライトバルブ48、49、50は、図示しない信号処理回路から供給される青、緑、赤の原色信号でそれぞれ駆動され、各ライトバルブに入射した光はそれぞれのライトバルブで変調された後、ダイクロイックプリズム53で合成される。ダイクロイックプリズム53は赤色反射面52と青色反射面51とが互いに交差するように形成されている。そして、ダイクロイックプリズム53で合成されたカラー画像は、投射レンズ54によってスクリーン上に拡大投射され、表示される。
【0049】
【発明の効果】
これにより、前記スイッチ回路近傍に存在する前記データ線と前記画像信号線との間の寄生容量を減少させることができ、前記スイッチ回路がオフ状態であっても画像信号線上の電位変化がデータ線の電位に影響を及ぼす画質劣化を抑制すると共に、必要とされるサンプリング機能と省スペース化をを実現することができる。
【図面の簡単な説明】
【図1】本発明が適用されるアクティブマトリクス型液晶表示装置を構成するアクティブマトリクス型液晶表示装置用基板の一例を示すブロック図。
【図2】本発明を適用したサンプリング回路の配線レイアウト図。
【図3】図2に示したサンプリング用TFTのレイアウト図の変形例。
【図4】図2に示したサンプリング用TFTのレイアウト図の他の変形例。
【図5】図4に示したサンプリング用TFTのレイアウト図の変形例。
【図6】(A)はアクティブマトリクス型液晶表示装置の平面図、(B)は(A)のY−Y’の断面図。
【図7】実施形態のアクティブマトリクス型液晶表示装置をライトバルブとして応用した投射型表示装置の一例としてのデータプロジェクタ概略構成図。
【図8】アクティブマトリクス型液晶表示装置用基板におけるサンプリング回路およびその周辺回路の一例としての回路図。
【図9】アクティブマトリクス型液晶表示装置用基板におけるサンプリング回路のレイアウト図。
【符号の説明】
1 基板
2 走査線
3 データ線
4 画素
5A、5B 走査線駆動回路
6 データ線駆動回路
7 サンプリング回路
8 プリチャージ回路
9 プリチャージ回路駆動信号線
10A 画像補助入力信号線(NRS1)
10B 画像補助入力信号線(NRS2)
11 画像信号配線群
12 上下導通端子
13 画素領域
20 サンプリング用TFTソース電極
21 サンプリング用TFTドレイン電極
22 サンプリング用TFTソース電極側コンタクトホール
23 サンプリング用TFTドレイン電極側コンタクトホール
26 サンプリング用TFT
28 遮へい用電極
30 対向基板
31 対向電極
32 シール材
33 ブラックマトリクス
34 外部入出力端子
35 液晶
36 封止材
40 ランプ
43,45,46 ダイクロイックミラー
44,47 反射ミラー
48,49,50 ライトバルブ
53 ダイクロイックプリズム
54 投射レンズ
55 制御装置
[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of electro-optical devices such as matrix drive type liquid crystal devices driven by thin film transistors (hereinafter referred to as TFTs) and electronic devices using the same, and particularly relates to a sampling circuit for driving data lines. is there.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in an active matrix driving type liquid crystal device using TFT driving, a large number of scanning lines and data lines arranged vertically and horizontally, and a large number of pixel electrodes corresponding to the respective intersections are provided on the TFT array substrate. ing. In addition to these, various peripheral circuits including TFTs such as a sampling circuit, a precharge circuit, a scanning line driving circuit, a data line driving circuit, and an inspection circuit are provided on such a TFT array substrate. There is.
[0003]
Among these peripheral circuits, the sampling circuit is a circuit that samples an image signal in order to stably supply a high-frequency image signal to each data line at a predetermined timing in synchronization with the scanning signal.
[0004]
FIG. 8 shows a sampling circuit according to the prior art and a data line driving circuit connected to the sampling circuit and each wiring, and FIG. 9 shows a partial layout of the sampling circuit shown in FIG. The sampling circuit 7 samples the four lines of image signals VID1 to VID4 applied to the image signal lines V1 to V4 to the data line 3 in accordance with the sampling signals X1, X2,..., Xn from the data line driving circuit 6. . Since the image signal lines V1 to V4 need to cross each other, they cannot be formed from the same conductive film (for example, a low-resistance metal aluminum film) from the input terminals T1 to T4 to the sampling circuit 7. Therefore, the image signals VID1 to VID4 are first transmitted to the vicinity of the sampling circuit 7 through the image signal lines V1 to V4 made of an aluminum film, and another conductive film (for example, a polysilicon film or the like) crossing through the insulating film here. The relay connection wirings H1 to H4 made of are transferred to the source electrodes S1 to S4 (or drain electrodes) of the sampling TFT 26 made of an aluminum film. In the drawing, sampling signal lines X1, X2,..., Xn are formed of a polysilicon film or the like made of the same material as the relay wirings H1 to H4.
[0005]
In this conventional example, the image signal is phase-expanded into four signals, and the number of phase expansions is determined according to the sampling capability of the sampling circuit. In other words, when the number of pixels in the horizontal direction is fixed, the higher the sampling capacity, the smaller the number of phase developments of the image signal. Thus, by phase-expanding the image signal into four signals, the frequency of the image signal transmitted on one image signal line is reduced to a quarter. As described above, by performing phase development of the image signal using the sampling circuit, the burden on the signal source of the image signal such as the image signal processing circuit in order to perform high-resolution display is reduced.
[0006]
As described above, by providing a peripheral circuit such as a sampling circuit on the TFT array substrate, it is possible to display a high-quality image while reducing a burden on hardware resources such as a driving device.
[0007]
[Problems to be solved by the invention]
If the size of the liquid crystal panel and the liquid crystal display module with peripheral circuits added to it is the same, the screen display area defined by the plurality of pixel electrodes arranged in a matrix, that is, the liquid crystal panel is actually aligned. It is said that the larger the area where an image is displayed due to this change, the better the basic requirement of the display device. Therefore, the peripheral circuit is generally provided in a narrow and narrow peripheral portion of the TFT array substrate located around the screen display area.
[0008]
In order to exhibit the sampling function as described above, the sampling circuit needs a sufficiently high current supply capability in each TFT which is a main component thereof. Further, since the TFT constituting this circuit leaks a little current even in the off state when the voltage is held, its channel length must be long to some extent in order to suppress the leakage current. Therefore, the TFT size cannot be easily reduced. If there is a limitation on shortening the channel length in this way, the channel width of the TFT can only be increased in practice in order to achieve a high current supply capability.
[0009]
Due to the above-described restrictions, the conventional sampling circuit has been arranged at equal intervals as shown in FIG. 9 to achieve both a sampling function and a layout in a narrow region.
[0010]
However, when the channel width of the TFT of the sampling circuit is increased, the distance that the image signal line and the data line connected to the TFT are arranged in parallel increases, and the capacitance due to the parasitic capacitance between the image signal line and the data line increases. The bond becomes larger. For this reason, even when the TFT of the sampling circuit is in an OFF state, a change in potential on the image signal line affects the potential of the data line and degrades the image quality. Such a phenomenon becomes prominent because the interval between the wirings becomes shorter as the liquid crystal display module becomes higher in definition and smaller.
[0011]
The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a sampling circuit that suppresses the generation of a ghost and realizes a required sampling function and space saving on a TFT array substrate. The present invention provides a liquid crystal device having a relatively large effective display area and capable of displaying a high-quality image as compared with the size of a liquid crystal panel or a liquid crystal display module, and an electronic device including the liquid crystal device. .
[0012]
[Means for Solving the Problems]
The present invention includes at least one image signal line on a substrate, a plurality of data lines, and a plurality of switch elements that selectively output image signals supplied to the image signal lines to the data lines. In the electro-optical device that performs display based on the image signal output to the data line, the image signal is supplied from the image signal line to the source region of the switch element, and the drain of the switch element is supplied to the data line. The image signal is supplied from a region, and is disposed between a source region and a drain region of the switch element, and includes a shielding electrode that electrostatically shields the source region and the drain region.
Further, the substrate includes at least one image signal line, a plurality of data lines, and a plurality of switch elements that selectively output signals supplied to the image signal lines to the data lines. In the electro-optical device that performs display based on the signal output to the line, the image signal is supplied from the image signal line to the source region of the switch element, and the image from the drain region of the switch element to the data line. A signal is supplied, and is disposed between a pair of adjacent switch elements of the plurality of switch elements, between a source region of one switch element and a drain region of the other switch element, A shielding electrode for electrostatically shielding the source region and the drain region is provided.
[0013]
Thereby, the parasitic capacitance between the data line and the image signal line existing in the vicinity of the switch circuit can be reduced.
[0014]
The shielding electrode may be disposed between the adjacent switch circuits, and in addition to this, may be disposed in the switch circuit.
[0015]
The said shielding electrode achieves the said objective by being driven by a fixed voltage.
[0016]
The shielding electrode may be driven by the switch circuit control signal.
[0017]
According to another aspect of the invention, an electronic apparatus includes the electro-optical device and a control device that controls the electro-optical device.
[0018]
According to another aspect of the present invention, there is provided a projection display device that includes a light source, the electro-optical device that modulates light from the light source and transmits or reflects the light, and a projection that condenses and projects the light modulated by the electro-optical device. And an optical means.
[0019]
In the above-described invention, it is possible to provide an electronic device or a projection display device that has a relatively large effective display area and can display a high-quality image.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
[0021]
[First Embodiment]
FIG. 1 shows an example of the configuration of an active matrix liquid crystal display device substrate of an active matrix liquid crystal display device to which the present invention is applied. In FIG. 1, 1 is a substrate such as a glass substrate or a quartz substrate constituting an active matrix type liquid crystal display device, 2 and 3 are scanning lines and data lines arranged in directions crossing each other, and 4 is the scanning line. 2 and the data line 3, each pixel 4 includes a pixel electrode made of ITO or the like and a TFT for sequentially applying a voltage corresponding to an image signal to the pixel electrode. The TFTs in the same row have their gate electrodes connected to the same scanning line 2 and drain electrodes connected to corresponding pixel electrodes. The source electrodes of the TFTs in the same column are connected to the same data line 3. In this embodiment, a TFT for driving a pixel is constituted by a so-called polysilicon TFT having a polysilicon film as a channel layer, and a peripheral driving circuit (data line driving circuit 6, scanning line driving circuits 5A, 5B, etc.) is provided. It is formed on the same substrate by the same process as the CMOS TFT to be formed.
[0022]
In the present embodiment, scanning line drive circuits 5A and 5B including a Y shift register circuit and a buffer circuit that sequentially select and drive the scanning lines 2 are provided at both ends of the scanning line 2, respectively. The scanning line drive circuits 5A and 5B apply the same potential to each scanning line 2 at the same timing. That is, one scanning line 2 is driven simultaneously from both sides. As a result, potential level reduction and signal delay due to parasitic capacitance existing between the resistance component of the scanning line 2 and peripheral wiring can be reduced.
[0023]
On the other hand, in this embodiment, a data line driving circuit 6 including an X shift register circuit and a buffer circuit for selectively driving the data line 3 is provided. Further, image signal sampling circuits 7 and 8 are provided at both ends of the data line 3. Of these, 8 is a precharge circuit for applying a precharge level to each data line 3, and the other 7 is a sampling circuit for applying a voltage corresponding to an image signal to each data line 3.
[0024]
Image auxiliary input signals NRS1 and NRS2 supplied from the outside are applied to the source electrode (electrode opposite to the connection electrode on the data line 3 side) of the precharge circuit 8 every other line to the data line 3. Are supplied to the precharge circuit 8 through the image auxiliary input signal lines 10A and 10B, and a timing signal NRG supplied from the outside is commonly applied to the gate electrodes of the precharge circuit 8 through the signal wiring 18. Has been. Thus, all the data lines 3 are simultaneously precharged to the levels of the image auxiliary input signals NRS1 and NRS2 before applying the image signal level from the sampling circuit 7 in one horizontal period. Further, when driving to change the polarity of the image signal for each adjacent data line 3, it is effective that the image auxiliary input signals NRS1 and NRS2 have opposite polarities.
[0025]
Phase-developed image signals VID1 to VID4 supplied from the outside are input to the source electrode of the sampling circuit 7 provided at the other end of each data line 3 through the image signal line group 11. A sampling signal output from a data line driving circuit 6 including a shift register circuit, a buffer circuit and the like for sequentially selecting the data lines 3 is applied to the gate electrode. In this embodiment, the image signal is phase-expanded into four systems. However, if the writing characteristics of the TFTs constituting the sampling circuit 7 are high, the number of phase expansions can be reduced. If the writing characteristics are low, the number of phase expansions can be reduced. May increase. It goes without saying that RGB parallel signals corresponding to NTSC signals and PAL signals may be used. The data line driving circuit 6 selects all the data lines 3 once in a predetermined order during one horizontal scanning period based on a start signal SPX and a clock signal CLX supplied from the outside. ,..., Xn are formed and supplied to the gate electrode of the sampling circuit 16.
[0026]
In the present embodiment, the method of sequentially driving the data lines 3 by four lines at a constant timing has been described. However, the number of lines simultaneously selected by one data sampling signal is one line, six lines, or 12 lines. The present embodiment can be used as well.
[0027]
In the present embodiment, the peripheral drive circuit including the data line drive circuit 6 and the scan line drive circuits 5A and 5B, and the plurality of data lines 3 connected to the data line drive circuit 6 and the scan line drive circuits 5A and 5B are connected. An active matrix type liquid crystal in which the scanning lines 2 are crossed in a matrix and the pixel transistors connected to the data lines 3 and the scanning lines 2 and the pixel electrodes connected to the pixel transistors are formed on the same substrate. Although the display device has been described, a peripheral drive circuit portion is formed on a high-cost polysilicon TFT on an expensive substrate such as a quartz substrate, and a region 13 including data lines 3, scanning lines 2, and pixels 4 (inside the dotted line in FIG. 1). Are formed on an inexpensive substrate such as a glass substrate using amorphous silicon TFTs or low-temperature polysilicon TFTs with a process temperature of 600 ° C. or less, and these substrates are joined together. It is also possible to constitute the substrate for an active matrix type liquid crystal display device by.
[0028]
FIG. 2 shows an embodiment of the layout of the sampling circuit 7 to which the present invention is applied and the wiring connected thereto.
[0029]
V1 to V4 are image signal lines for transmitting the image signals VID1 to VID4 input from the external input terminals. These image signal lines V <b> 1 to V <b> 4 are not particularly limited, but are formed of a low resistance aluminum film made of the same material as the data lines 3.
[0030]
X1 and X2 are wirings for supplying a sampling signal output from the data line driving circuit 6 to the gate electrode of the sampling circuit 7, and the sampling signal lines X1 and X2 intersect the image signal lines V1 to V4. The gate electrode of the sampling circuit 7 is formed so as to be continuous with the gate electrode of the sampling circuit 7.
[0031]
The image signal line V1 is separated from the image signal lines V1 to V4 through an interlayer insulating film in a direction intersecting with the image signal lines V1 to V4, and a polysilicon film or the like in the same layer as the scanning line 2 is used. A relay wiring H1 made of a conductive film is connected to the contact hole 24, and a lead line S1 as an auxiliary relay wiring is connected to the other wiring end of the relay wiring H1 through the contact hole 25. . Similarly, from other image signal lines V2 to V4, relay wirings H2 to H4 and auxiliary relay wirings S2 to S4 corresponding to the image signal lines V2 to V4 are connected through contact holes 24 and 25, respectively. In this embodiment, although not particularly limited, the data line 3, the auxiliary relay lines S1 to S4, and the image signal lines V1 to V4 are formed of an aluminum film formed by the same process.
[0032]
Reference numerals 20 and 21 denote source / drain regions of the sampling TFT 26 constituting the sampling circuit 7 made of a polysilicon film provided on both sides of the sampling signal lines X1 and X2, respectively. The auxiliary relay wirings S1 to S4 are connected to the source region 20 of the sampling TFT 26 through a contact hole 22, and the data line 3 is connected to the drain region 21 through a contact hole 23.
[0033]
VS is a shielding electrode driving signal applied from the outside, and is arranged in a direction intersecting with the image signal lines V1 to V4, and is made of a polysilicon film made of the same material as the scanning line. 28. The shielding electrode 28 is disposed between the sampling TFTs 26 and electrostatically shields between the drain region 21 of the sampling TFT 26 and the source region 20 of the adjacent sampling TFT 26. The shielding electrode 28 is made of an aluminum film formed by the same process as the data line 3.
[0034]
Thereby, for example, when attention is paid to the drain region 21 connected to the data line 3B and the source region adjacent thereto, in the prior art, it is sandwiched between the two source regions 20 connected to the auxiliary relay wirings S2 and S3. In contrast to the capacitive coupling due to the parasitic capacitance, in the present embodiment, the capacitive coupling exists only between the source region 20 connected to the auxiliary relay electrode S2, and therefore, between the drain region 21 and the source region 20. The existing parasitic capacitance is reduced to about half of the conventional one.
[0035]
Thereby, for example, in a state where the sampling TFT 26 controlled by the sampling signal X1 is off and predetermined image data is held in the data lines 3A to 3D, image signals to be written to other pixels are image signal lines V1 to V1. V4, the relay wirings H1 to H4, the auxiliary relay wirings S1 to S4, and the parasitic capacitance between the source region 20 and the drain region 21 of the sampling TFT 26 are suppressed from jumping into the data lines 3A to 3D, respectively. It becomes possible.
[0036]
FIG. 3 shows a modification of the first embodiment.
[0037]
In this modification, the shielding electrode 28 is disposed between the sampling TFTs 26 and in the vicinity of the sampling signal wiring X1 in the sampling TFT 26, and electrostatically shields between the drain region 21 and the adjacent source region 20. To do.
[0038]
Thereby, the parasitic capacitance existing between the drain region 21 and the source region 20 is greatly reduced, and image signals to be written to other pixels are image signal lines V1 to V4, relay wirings H1 to H4, auxiliary relays. Jumping into the data lines 3 </ b> A to 3 </ b> D as noise via the wiring lines S <b> 1 to S <b> 4 and the parasitic capacitance between the source region 20 and the drain region 21 of the sampling TFT 26 can be greatly suppressed.
[0039]
FIG. 4 shows another modification of the first embodiment. In this modification, the shielding electrode 28 is connected to the sampling signal X1 through the contact hole 27, and each sampling TFT 26 is connected. Between the drain region 21 and the adjacent source region 20. Since the sampling signal X1 maintains a predetermined potential when the sampling TFT 26 is off, the same shielding effect as in the first embodiment can be obtained by applying this potential to the shielding electrode 28. Further, since it is not necessary to separately prepare a shielding electrode driving signal as VS, the wiring layout around the sampling circuit 7 is simplified, and there is an effect that it is advantageous for high density.
[0040]
FIG. 5 shows a further modification of the modification shown in FIG. 4, in which the shielding electrode 28 is arranged between the sampling TFTs 26 and in the vicinity of the sampling signal wiring X1 in the sampling TFT 26 and adjacent to the drain region 21. This is an electrostatic shield between the source region 20 and the source region 20. As a result, the parasitic capacitance existing between the drain region 21 and the source region 20 is greatly reduced, and the wiring layout around the sampling circuit 7 is simplified, which is advantageous for high density.
[0041]
(Description of active matrix liquid crystal display device)
FIG. 6A is a plan view of the active matrix liquid crystal display device manufactured in this embodiment. FIG. 6B is a cross-sectional view of the active matrix liquid crystal display device taken along line YY ′ in FIG. As shown in FIG. 6, the data line driving circuit 6 and the scanning line driving circuits 5A and 5B on the substrate 1 for the active matrix type liquid crystal display device are used to prevent deterioration of the alignment film such as polyimide and the liquid crystal due to the direct current component of the charge. It is arranged outside the outer periphery of the counter substrate 30. Further, the surface of the pixel electrode formed on the active matrix liquid crystal display device substrate is made of a transparent conductive film such as an ITO film capable of applying a counter electrode potential on a transparent substrate such as glass, neoceram, or quartz. A counter substrate 30 having an electrode 31 is disposed at an appropriate interval, and a sealing material 32 is disposed on the data line 3 and the scanning line 2 between the data line driving circuit 6 and the scanning line driving circuits 5A and 5B and the pixel 4. Seal with. Further, outside the screen display area, a peripheral parting is formed in the same layer as the black matrix 33 on the counter substrate 30 so that light does not leak when assembled as a module. Reference numeral 12 denotes an upper / lower substrate conduction terminal for supplying a common electrode potential LCCOM (see FIG. 1) from the active matrix type liquid crystal display device substrate 1 side to the counter electrode 31 provided on the counter substrate 30 side. A conductive adhesive having a predetermined diameter is interposed on the upper and lower substrate conduction terminals 12 so as to conduct with the counter electrode 31. The external input terminal 34 is disposed outside the counter substrate 30 and is connected to an external circuit by wire bonding, ACF (Aisotropic Conductive Film) pressure bonding, or the like.
[0042]
As shown in FIG. 6B, a liquid crystal 35 such as a well-known TN type liquid crystal is filled in a space sealed with a sealing material 32, and a liquid crystal sealing hole is sealed with a sealing material 36. Thus, an active matrix liquid crystal display device is configured. In addition, using polymer dispersed liquid crystal in which liquid crystal is dispersed as fine particles in a polymer eliminates the need for an alignment film and a deflecting plate, thus increasing light utilization efficiency and providing a bright active matrix liquid crystal display device it can. Further, in the case of a reflection type liquid crystal display device using a non-transparent metal film such as an ITO film or an aluminum film as a pixel electrode, SH (Super) in which liquid crystal molecules are substantially vertically aligned in the absence of voltage application. A homeotropic liquid crystal or the like may be used. Needless to say, other liquid crystals may be used.
[0043]
In addition to the liquid crystal, it can also be used for an electro-optical device using another electro-optical material.
[0044]
(Explanation of projection display device)
FIG. 7 shows a configuration example of a data projector as an example of a projection display device in which the active matrix liquid crystal display device having the above-described configuration is applied as a light valve as an example of an electronic apparatus.
[0045]
In FIG. 7, 40 is a light source such as a halogen lamp, 41 is a parabolic mirror, 42 is a heat ray cut filter, 43, 45 and 46 are dichroic mirrors for blue reflection, green reflection and red reflection, 44 and 47 are reflection mirrors, Reference numerals 48, 49, and 50 denote light valves comprising the active matrix type liquid crystal display device of the above embodiment, 53 denotes a dichroic prism, and 55 denotes a control device. The image signal, clock signal, and various control signals supplied from the outside to the active matrix type liquid crystal display substrate shown in FIG.
[0046]
In the data projector of this embodiment, the white light emitted from the light source 40 is collected by the parabolic mirror 41, passes through the heat ray cut filter 42, and heat rays in the infrared region are blocked, so that only visible light is reflected by the blue reflection dichroic. Incident on the mirror 43. First, blue light (wavelength of approximately 500 nm or less) is reflected by the blue reflecting dichroic mirror 43, and other light (yellow light) is transmitted. The reflected blue light changes its direction by the reflecting mirror 44 and enters the blue modulation light valve 48.
[0047]
On the other hand, the light transmitted through the blue reflecting dichroic mirror 43 is incident on the green reflecting dichroic mirror 45, the green light (wavelength of about 500 to 600 nm) is reflected, and the other light is red light (wavelength of about 600 nm or more). Is transparent. The green light reflected by the green reflecting dichroic mirror 45 enters the green modulation light valve 49. The red light transmitted through the green reflecting dichroic mirror 45 changes its direction by the red reflecting dichroic mirror 46 and the reflecting mirror 47 and enters the red modulation light valve 50.
[0048]
The light valves 48, 49 and 50 are respectively driven by blue, green and red primary color signals supplied from a signal processing circuit (not shown), and light incident on each light valve is modulated by the respective light valve and then dichroic. It is synthesized by the prism 53. The dichroic prism 53 is formed so that the red reflecting surface 52 and the blue reflecting surface 51 intersect each other. The color image synthesized by the dichroic prism 53 is enlarged and projected on the screen by the projection lens 54 and displayed.
[0049]
【The invention's effect】
As a result, the parasitic capacitance between the data line and the image signal line existing in the vicinity of the switch circuit can be reduced, and even if the switch circuit is in the OFF state, the potential change on the image signal line is changed to the data line. The image quality degradation that affects the potential of the image can be suppressed, and the required sampling function and space saving can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an example of a substrate for an active matrix liquid crystal display device constituting an active matrix liquid crystal display device to which the present invention is applied.
FIG. 2 is a wiring layout diagram of a sampling circuit to which the present invention is applied.
FIG. 3 is a modification of the layout diagram of the sampling TFT shown in FIG. 2;
4 is another modification of the layout diagram of the sampling TFT shown in FIG.
FIG. 5 is a modification of the layout diagram of the sampling TFT shown in FIG. 4;
6A is a plan view of an active matrix liquid crystal display device, and FIG. 6B is a cross-sectional view taken along line YY ′ of FIG.
FIG. 7 is a schematic configuration diagram of a data projector as an example of a projection display device in which the active matrix liquid crystal display device of the embodiment is applied as a light valve.
FIG. 8 is a circuit diagram as an example of a sampling circuit and its peripheral circuits in a substrate for an active matrix liquid crystal display device.
FIG. 9 is a layout diagram of a sampling circuit in an active matrix liquid crystal display device substrate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 2 Scan line 3 Data line 4 Pixel 5A, 5B Scan line drive circuit 6 Data line drive circuit 7 Sampling circuit 8 Precharge circuit 9 Precharge circuit drive signal line 10A Image auxiliary input signal line (NRS1)
10B Image auxiliary input signal line (NRS2)
11 Image signal wiring group 12 Vertical conduction terminal 13 Pixel region 20 Sampling TFT source electrode 21 Sampling TFT drain electrode 22 Sampling TFT source electrode side contact hole 23 Sampling TFT drain electrode side contact hole 26 Sampling TFT
28 Shielding electrode 30 Counter substrate 31 Counter electrode 32 Sealing material 33 Black matrix 34 External input / output terminal 35 Liquid crystal 36 Sealing material 40 Lamps 43, 45, 46 Dichroic mirrors 44, 47 Reflecting mirrors 48, 49, 50 Light valve 53 Dichroic Prism 54 Projection lens 55 Control device

Claims (7)

基板上に少なくとも1本の画像信号線と、複数のデータ線と、該画像信号線に供給される画像信号を該データ線に選択的に出力する複数のスイッチ素子とを有し、前記データ線に出力された画像信号に基づき表示を行う電気光学装置において、
前記スイッチ素子のソース領域には前記画像信号線から前記画像信号が供給され、
前記データ線には前記スイッチ素子のドレイン領域から前記画像信号が供給され、
前記スイッチ素子のソース領域とドレイン領域との間に配置され、当該ソース領域とドレイン領域とを静電遮へいする遮へい電極を具備したことを特徴とする電気光学装置。
A plurality of switch elements for selectively outputting to the data line an image signal supplied to the image signal line, the data line having at least one image signal line on the substrate; a plurality of data lines; In the electro-optical device that performs display based on the image signal output to
The image signal is supplied from the image signal line to the source region of the switch element,
The image signal is supplied to the data line from the drain region of the switch element,
An electro-optical device comprising a shielding electrode which is disposed between a source region and a drain region of the switch element and shields the source region and the drain region electrostatically.
基板上に少なくとも1本の画像信号線と、複数のデータ線と、該画像信号線に供給される信号を該データ線に選択的に出力する複数のスイッチ素子とを有し、前記データ線に出力された信号に基づき表示を行う電気光学装置において、
前記スイッチ素子のソース領域には前記画像信号線から前記画像信号が供給され、
前記データ線には前記スイッチ素子のドレイン領域から前記画像信号が供給され、
前記複数のスイッチ素子のうち互いに隣接する一対のスイッチ素子の間において、互いに隣接する、一方のスイッチ素子のソース領域と他方のスイッチ素子のドレイン領域との間に配置され、当該ソース領域とドレイン領域とを静電遮へいする遮へい電極を具備したことを特徴とする電気光学装置。
And at least one image signal line on the substrate, a plurality of data lines, and a plurality of switch elements for selectively outputting signals supplied to the image signal lines to the data lines. In an electro-optical device that performs display based on an output signal,
The image signal is supplied from the image signal line to the source region of the switch element,
The image signal is supplied to the data line from the drain region of the switch element,
Between the pair of adjacent switch elements among the plurality of switch elements, the adjacent switch elements are disposed between the source region of one switch element and the drain region of the other switch element. An electro-optical device comprising a shielding electrode for electrostatic shielding.
前記遮へい電極はさらに、隣接する前記複数のスイッチ素子同士の間に配置されたことを特徴とする請求項1に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the shielding electrode is further disposed between the plurality of adjacent switch elements. 前記遮へい電極は、一定の電位が印加されること特徴とする請求項1乃至3のいずれかに記載の電気光学装置。  The electro-optical device according to claim 1, wherein a constant potential is applied to the shielding electrode. 前記遮へい電極は、前記スイッチ素子の制御信号の電位が印加されること特徴とする請求項1乃至3のいずれかに記載の電気光学装置。  The electro-optical device according to claim 1, wherein a potential of a control signal of the switch element is applied to the shielding electrode. 請求項1乃至5のいずれかに記載の電気光学装置と、前記電気光学装置を制御する制御装置を有することを特徴とする電子機器。  An electronic apparatus comprising: the electro-optical device according to claim 1; and a control device that controls the electro-optical device. 光源と該光源からの光を変調して、透過もしくは反射する請求項1乃至6のいずれかに記載の電気光学装置と、該電気光学装置により変調された光を集光し拡大投射する投射光学手段とを備えていることを特徴とする投射型表示装置。  7. An electro-optical device according to claim 1, which modulates and transmits or reflects light from the light source and the light source, and projection optics for condensing and projecting the light modulated by the electro-optical device. A projection-type display device.
JP2000232491A 2000-07-31 2000-07-31 Electro-optical device, electronic apparatus having the same, and projection display device Expired - Fee Related JP3783533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000232491A JP3783533B2 (en) 2000-07-31 2000-07-31 Electro-optical device, electronic apparatus having the same, and projection display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000232491A JP3783533B2 (en) 2000-07-31 2000-07-31 Electro-optical device, electronic apparatus having the same, and projection display device

Publications (2)

Publication Number Publication Date
JP2002049330A JP2002049330A (en) 2002-02-15
JP3783533B2 true JP3783533B2 (en) 2006-06-07

Family

ID=18725171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000232491A Expired - Fee Related JP3783533B2 (en) 2000-07-31 2000-07-31 Electro-optical device, electronic apparatus having the same, and projection display device

Country Status (1)

Country Link
JP (1) JP3783533B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487358B1 (en) * 2002-12-10 2005-05-03 엘지.필립스 엘시디 주식회사 Liquid crystal display panel of line on glass type and method of fabricating the same
JP3841074B2 (en) 2003-08-28 2006-11-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4029802B2 (en) 2003-08-28 2008-01-09 セイコーエプソン株式会社 Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP4462883B2 (en) 2003-09-22 2010-05-12 日本電気株式会社 Semiconductor device and display device
KR100600865B1 (en) 2003-11-19 2006-07-14 삼성에스디아이 주식회사 Electro luminescence display contained EMI shielding means
JP4058695B2 (en) * 2004-02-16 2008-03-12 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4501485B2 (en) * 2004-03-25 2010-07-14 ソニー株式会社 Display device
JP4049162B2 (en) 2004-06-18 2008-02-20 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4640026B2 (en) * 2005-08-03 2011-03-02 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4274232B2 (en) 2006-11-27 2009-06-03 セイコーエプソン株式会社 Electro-optical device and electronic apparatus including the same
CN114171574B (en) * 2021-12-08 2023-05-09 武汉华星光电半导体显示技术有限公司 Display panel

Also Published As

Publication number Publication date
JP2002049330A (en) 2002-02-15

Similar Documents

Publication Publication Date Title
JP3308880B2 (en) Liquid crystal display and projection type liquid crystal display
JPH11298002A (en) Liquid crystal display device
JP3365233B2 (en) Liquid crystal panel and projection display
JP3783533B2 (en) Electro-optical device, electronic apparatus having the same, and projection display device
JP3707472B2 (en) Electro-optical device and electronic apparatus
JPH10268350A (en) Substrate for active matrix type liquid crystal display device, active matrix type liquid crystal display device using the same, and driving circuit for active matrix type display device and projection type display device
JP3711848B2 (en) Electro-optical device, electronic apparatus having the same, and projection display device
TWI291156B (en) Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus
JP2001222027A (en) Electrooptical device and projection type display device
JPH11265162A (en) Electro-optical device and electronic equipment
JP3758476B2 (en) Electro-optical device, electronic apparatus having the same, and projection display device
JP3855575B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP2003177426A (en) Liquid crystal panel and projection type display device
JP4525152B2 (en) Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device and electronic apparatus including the same
JP4120306B2 (en) Electro-optical device, flexible printed circuit board, and electronic device
JP3484963B2 (en) Driving circuit for electro-optical device, electro-optical device, and electronic apparatus
JPH11352521A (en) Liquid crystal display device
US20080122999A1 (en) Liquid crystal device, projector, and electronic apparatus
JP2009122305A (en) Liquid crystal device and electronic device
JP2000162982A (en) Driving circuit of electro-optical device, electro-optical device, and electronic equipment
JP3603887B2 (en) Active matrix substrate, active matrix liquid crystal display device using the same, and projection display device
JP2006234872A (en) Driving circuit of electrooptical device, electrooptical device with same, and electronic apparatus
JP2012123303A (en) Electro optical device, driving method of the same and electronic apparatus
JP4406231B2 (en) Electro-optical device and electronic apparatus
JPH11133462A (en) Liquid crystal device and electronic instrument

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060306

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3783533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees