JP3754866B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3754866B2 JP3754866B2 JP2000089542A JP2000089542A JP3754866B2 JP 3754866 B2 JP3754866 B2 JP 3754866B2 JP 2000089542 A JP2000089542 A JP 2000089542A JP 2000089542 A JP2000089542 A JP 2000089542A JP 3754866 B2 JP3754866 B2 JP 3754866B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- line
- conductor
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は電子回路基板等に使用される多層配線基板に関し、より詳細には高速で作動する半導体素子を搭載する多層配線基板における配線構造に関するものである。
【0002】
【従来の技術】
従来、半導体集積回路素子等の半導体素子が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスから成る絶縁層とタングステン(W)等の高融点金属から成る配線導体とを交互に積層して多層配線基板を形成していた。
【0003】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常ストリップ線路構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地(グランド)層または電源層が形成されていた。
【0004】
また、多層配線基板が取り扱う電気信号の高速化に伴い、比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5〜5と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて絶縁層を形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅(Cu)からなる内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【0005】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを互いに直交させて多層化して、各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体を介して電気的に接続する構造が提案されている。この平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子等の電子部品とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体を介して行なわれる。
【0006】
【発明が解決しようとする課題】
近年の半導体素子、中でもMPU(Microprocessing Unit)等の半導体集積回路に関しては、高速化と高密度化に伴う多ピン化(多入出力電極化)が進み、動作周波数ではGHz帯のものが、またピン(入出力電極)数では2000ピンを超えるようなものが見られるようになっている。
【0007】
このような半導体素子に対しては、従来のストリップ線路構造の配線層を有する多層配線基板では、多ピン化によるシグナル数の増加に対し、これを信号配線で展開するための展開層数の増加により配線層の積層数が大幅に増加してしまい、多層配線基板が厚くかつ大型となってしまうという問題点があった。また、動作周波数の高周波化と配線の高密度化により、ストリップ線路構造の信号配線間のクロストークノイズが増加してしまうという問題点もあった。
【0008】
これに対し、上記のような直交する平行配線群を有する多層配線基板によれば、信号配線と電源配線または接地配線とを同一配線層内に配設することにより、多ピン化による積層数の増加に対する影響を小さくすることができるとともに、信号配線間のクロストークも抑えることができる。
【0009】
しかしながら、半導体素子の入出力電極数の増加に伴ってその電極間隔が200μm〜150μm、さらにはそれ以下と小さくなって、上記の平行配線群を有する多層配線基板における通常の配線間隔よりも狭い間隔となってきており、また、半導体素子の入出力電極の配置設計も多種多様であるため、従来の直交させた平行配線群を有する多層配線基板では、このような入出力電極と平行配線群の対応する信号配線とを電気的に接続することが非常に困難となっており、その優れた電気的特性を活かしつつ半導体素子を良好に接続させることが困難であるという問題点があった。
【0010】
これに対して本発明者らは、特願平11−134783号において、直交させた平行配線群を有する多層配線基板にストリップ線路構造の配線部を導入して、半導体素子の入出力端子から平行配線群までの間に両者を接続するストリップ線路部を具備し、これにより端子間隔と配置設計を平行配線群に適した構成に変更して接続する多層配線基板を提案した。
【0011】
この多層配線基板をMPU用パッケージに用いる配線基板に採用した場合、その配線導体の層構成は、例えば次のようなものとされる。すなわち、多層配線基板の最上面の第1層はMPUをフリップチップ実装により搭載するためのフリップチップパッド配設層、その直下の第2層はストリップ線路部の上部導体層を兼ねた広面積の電源または接地導体層、第3層は中央部に配置された信号配線展開部としてのストリップ線路部を構成する多数の線路導体とその周囲に配置された平行配線部を構成する所定の区分領域にそれぞれ中央部から周辺へ向かう多数の平行配線群とから成る配線導体層、第4層は中央部に配置されたストリップ線路部を構成する電源または接地導体層としての下部導体層とその周囲に配置された平行配線部を構成する前記所定の区分領域でそれぞれ第3層の平行配線群と直交するように配設された平行配線群とから成る配線導体層、第5層は基本的に第3層と同じ構成の配線導体層、最下面の第6層はこの多層配線基板を外部電気回路基板に搭載実装するためのLGA(ランドグリッドアレイ)パッド配設層とされる。
【0012】
しかしながら、このような多層配線基板においては、第3層の中央部の信号配線展開部を構成する多数の線路導体はその上下に電源または接地導体層が位置するストリップ線路構造となるのに対し、第5層の中央部の信号配線展開部を構成する多数の線路導体はその上部にしか電源または接地導体層を有しない、いわゆるマイクロストリップ線路に相当するような構造となる。そのため、第5層の信号配線展開層では、その線路導体と第4層の電源または接地導体層との電磁気的な結合が弱くなり、隣接する線路導体間における電磁気的な結合が強くなってしまい、その結果、第5の信号配線展開層における線路導体間のクロストークノイズが大きくなってしまうという問題点があった。
【0013】
本発明は上記問題点に鑑み案出されたものであり、その目的は、交互に積層された平行配線群を有する多層配線基板について、その優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができ、しかも積層数の低減を図ることができ、さらに、最下層に位置する信号配線展開部における線路導体間のクロストークノイズを低減できる、半導体素子等を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【0014】
【課題を解決するための手段】
本発明の多層配線基板は、複数の絶縁層と配線層とが順次積層されて成り、上面の中央部に設けられた半導体素子の搭載領域の下部に、複数の接地または電源導体層と前記半導体素子が第1の貫通導体群を介して電気的に接続される複数の線路導体から成る複数の線路配線層とが交互に積層されて成る信号配線展開部を具備するとともに、この信号配線展開部の周囲に、前記線路配線層と同一面内に形成され、前記搭載領域内に交点を有する2〜4本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう平行配線群から成る第1の配線層と、前記接地または電源導体層と同一面内に形成され、前記各区分領域においてそれぞれ前記第1の配線層と直交する平行配線群から成る第2の配線層とを第2の貫通導体群で電気的に接続して成る平行配線部を具備して成り、前記半導体素子が前記線路配線層を介して前記第1の配線層と電気的に接続される多層配線基板であって、最下層に位置する前記線路配線層の前記線路導体間の比誘電率をこの線路導体とその直上の前記接地または電源導体層間の比誘電率よりも小さくしたことを特徴とするものである。
【0015】
また本発明の多層配線基板は、上記構成において、前記線路導体間の比誘電率をこの線路導体とその直上の前記接地または電源導体層間の比誘電率の0.2〜0.9倍としたことを特徴とすることを特徴とするものである。
【0016】
また、本発明の多層配線基板は、上記各構成において、前記第1および第2の平行配線層の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とするものである。
【0017】
本発明の多層回路基板によれば、半導体素子の搭載領域の下部に位置する多層配線基板の内部に、上記構成の信号配線展開部を具備するとともに、その周囲に上記構成の平行配線部を具備して成り、搭載される半導体素子が信号配線展開部の線路配線層を介して平行配線部の第1の配線層と電気的に接続されるようにしたことから、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線を信号配線展開部において線路導体の配線ピッチ(配線間隔)を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線部に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線群が有する優れた電気的特性を活かしつつ、高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、信号配線展開部により、その線路配線層を複数積層して設けることにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線部との接続に最適な配線に設定して平行配線部に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【0018】
さらに、最下層に位置する線路配線層の線路導体間の比誘電率をこの線路導体とその直上の接地または電源導体層間の比誘電率よりも小さくしたことから、この線路導体とその直上の接地または電源導体層との間の電磁気的な結合力に比べて、その比誘電率に応じて信号配線展開部の最下層に位置する線路配線層内における隣接する信号用の線路導体間の電磁気的な結合力を弱めることができて、この線路配線層における信号用の線路導体間のクロストークノイズを低減させることができる。
【0019】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に示す実施例に基づき詳細に説明する。
【0020】
図1〜図6はそれぞれ本発明の多層配線基板の実施の形態の一例を示す各絶縁層毎の平面図であり、図1は多層配線基板の最上面に位置する、MPU等の半導体素子をフリップチップ実装により搭載するためのフリップチップパッド配設層が形成された第1層目の絶縁層の上面図、図2はその下に位置する、信号配線展開部としてのストリップ線路部の上部導体層を兼ねた広面積の電源または接地導体層が形成された第2層目の絶縁層の上面図、図3はその下に位置する、中央部に配置された信号配線展開部としてのストリップ線路部を構成する多数の線路導体と、その周囲に配置された平行配線部を構成する所定の区分領域にそれぞれ中央部から周辺へ向かう多数の平行配線群とから成る第1の配線層とが形成された第3層目の絶縁層の上面図、図4はその下に位置する、中央部に配置された信号配線展開部としてのストリップ線路部を構成する電源または接地導体層としての下部導体層と、その周囲に配置された平行配線部を構成する前記所定の区分領域でそれぞれ第1の配線層の平行配線群と直交するように配設された平行配線群とから成る第2の配線層とが形成された第4層目の絶縁層の上面図、図5はその下に位置する、第3層目の絶縁層と基本的に同様の構成の配線導体層が形成された第5層目の絶縁層の上面図、図6は多層配線基板の最下面に位置し、この多層配線基板を外部電気回路基板に搭載実装するためのLGAパッド配設層が形成された第5層目の絶縁層の下面図を示している。また、図7はこれらを積層した状態の多層配線基板における信号配線展開部の要部断面図を、図8はこれらを積層した状態の多層配線基板の部分断面図を示している。
【0021】
これらの図において、I1〜I5はそれぞれ第1層目〜第5層目の絶縁層であり、この例では、第1層目の絶縁層I1は多層配線基板の最上面を構成する最上層となり、第5層目の絶縁層I5は最下面を構成する最下層となっている。また、集積回路素子等の半導体素子(図示せず)が、第1層目の絶縁層I1の上面、すなわちこの多層配線基板の上面側の表面の中央部に設けられた、フリップチップパッドFP等の接続パッドが配設された搭載領域Mに搭載される。
【0022】
GLは搭載領域Mの下部で第2層目の絶縁層I2の上面に配設された、上側導体層としての接地導体層、CLは同じく第3層目の絶縁層I3の上面に配設された複数の線路導体Cから成る線路配線層、PLは同じく第4層目の絶縁層I4の上面に配設された、下側導体層としての電源導体層、CLLは同じく第5層目の絶縁層I5の上面に配設された複数の線路導体Cから成る、最下層に位置する線路配線層であり、これら接地導体層GL・線路配線層CL・電源導体層PL・線路配線層CLLにより信号配線展開部が形成されている。
【0023】
また、複数の線路導体Cはそれぞれ第1の貫通導体群T1を介して多層配線基板表面の搭載領域Mに導出されてそれぞれ対応するフリップチップパッドFPに電気的に接続され、これを介して、搭載される半導体素子Dの各端子電極に電気的に接続される。なお、図1〜図6中において、第1の貫通導体群T1・T2・T3のうちの主な貫通導体についてはいずれも丸印で示している。
【0024】
GLは第2の絶縁層I2の表面に形成された接地導体層である。この接地導体層GLは、複数の線路導体Cから成る線路配線層CLおよび電源導体層PLとともに信号配線展開部を構成して、半導体素子Dを後述する第1の配線層L1の平行配線群に効率よく電気的に接続するための再配列を可能にするとともに、電磁波ノイズに対するシールド効果をも有するものである。このような接地導体層GLは、多層配線基板において例えば第1層目の導体層として、下方に形成される信号配線展開部および平行配線部の各導体層・各配線層のほぼ全領域を覆うように、多層配線基板の仕様に応じて適宜形成される。このような接地導体層GLを形成することにより、半導体素子Dと第1の配線層L1との間で接地配線を効率的に接続できるように再配列させることができ、また電磁波ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【0025】
CLは搭載領域Mの下部で接地導体層GLの下方に形成された、複数の線路導体Cから成る線路配線層である。この線路配線層CLは、接地導体層GLおよび電源導体層PLとともに信号配線展開部を構成して、半導体素子Dを後述する第1の配線層L1の平行配線群に効率よく電気的に接続するための再配列を可能にするものである。この線路配線層CLの各線路導体Cは、前述のように、接地導体層GLとは電気的に絶縁されてこの層を貫通している第1の貫通導体群T1を介して、搭載領域Mに搭載される半導体素子Dの対応する各電極と電気的に接続される。
【0026】
PLは搭載領域Mの下部で線路配線層Cの下方に位置するように形成された、第4の絶縁層I4の表面に形成された電源導体層である。この電源導体層PLは、複数の線路導体Cから成る接地導体層GLおよび線路配線層CLとともに信号配線展開部を構成して、半導体素子Dを後述する第1の配線層L1の平行配線群に効率よく電気的に接続するための再配列を可能にするものである。このような電源導体層PLは、多層配線基板の信号配線展開部の各線路導体Cが配設されるほぼ全領域を覆うように、多層配線基板の仕様に応じて適宜形成される。
【0027】
CLLは、搭載領域Mの下部で電源導体層PLの下方に位置するように形成され、第5層目の絶縁層I5の上面に配設された複数の線路導体Cから成る、最下層に位置する線路配線層である。この線路配線層CLLも、電源導体層PLとともに信号配線展開部を構成して、半導体素子Dを後述する第1の配線層L1の平行配線群に効率よく電気的に接続するための再配列を可能にするものである。この最下層に位置する線路配線層CLLの各線路導体Cも、接地導体層GLおよび電源導体層PLとは電気的に絶縁されてこれらの層を貫通している第1の貫通導体群T1を介して、搭載領域Mに搭載される半導体素子Dの対応する各電極と電気的に接続される。
【0028】
次に、L1およびL2は、それぞれ第3・第4および第5の絶縁層I3・I4・I5の上面に形成された第1および第2の配線層である。また、P1およびP2はそれぞれ第1および第2の配線層L1・L2中の電源配線、G1およびG2はそれぞれ第1および第2配線層L1・L2中の接地配線、S1およびS2はそれぞれ第1および第2の配線層L1・L2中の信号配線を示している。
【0029】
ここで、同じ平面に配設された複数の信号配線S1・S2は、それぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線P1・P2はそれぞれ異なる電源を供給するものとしてもよい。
【0030】
第3および第5の絶縁層I3・I5上の第1の配線層L1は、各絶縁層I3・I5の中央部に対応する搭載領域M内に交点を有する、図3・図5中に一点鎖線で示した2本の直線で中心角が略等しくなるように区分された各区分領域において、それぞれ交点側すなわち各絶縁層I3・I5の中央部の搭載領域M側に向かう平行配線群で構成されている。ここでは、略正方形状の各絶縁層I3・I5の対角線に沿った、交点が搭載領域M内に位置する2本の直線で中心角が約90度になるように区分された4つの区分領域を設定した場合の例を示している。
【0031】
また、第4の絶縁層I4上の第2の配線層L2は、この各区分領域(図4中にも同じく一点鎖線で示す)においてそれぞれ第1の配線層L1の平行配線群と直交する平行配線群で構成されている。そして、ここでは、第2の配線層L2のうち各区分領域の平行配線群の電源配線P2および接地配線G2が接続されて、略正方形状の第4の絶縁層I4の各辺に平行な配線を有する略正方形状の環状配線を形成している場合の例を示している。
【0032】
本発明の多層配線基板によれば、このように区分領域を設定し、各区分領域においてそれぞれ互いに直交する平行配線群が形成された積層配線体を具備したことにより、第2の配線層L2を構成する平行配線群の接地配線G2および電源配線P2は第4の絶縁層I4の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、これら接地配線G2および電源配線P2を最適化することにより、外部からの電磁波ノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有するものとなり、配線間のクロストークノイズを低減させることができるとともに、EMI対策としても効果を有するものとなる。
【0033】
さらに、この第2の配線層L2は、その配線層中の最外周側の環状配線が接地配線G2である場合には、この環状の接地配線G2により非常に効果的に電磁波ノイズに対してシールド効果を有するものとなり、さらに有効なEMI対策を施すことができる。
【0034】
本発明の多層配線基板においては、平行配線部を構成する各区分領域の設定として、上述の例の他にも、第4の絶縁層I4の中央部に対応する搭載領域M内に交点を有する、略正方形状の第4の絶縁層I4の辺のほぼ中央を通る辺に平行な直線に沿った2本の直線で中心角が約90度になるように区分された4つの区分領域を設定してもよく、3本の直線で中心角が約60度と略等しくなるように区分された6つの区分領域を設定してもよく、さらに、4本の直線で中心角が約45度と略等しくなるように区分された8つの区分領域を設定してもよい。
【0035】
これらいずれの場合であっても、上述の例と同様に、同じ平面上の左右の信号配線S1・S2間のクロストークノイズを良好に低減することができ、電源配線P1・P2および接地配線G1・G2のインダクタンスを減少させることができて、電源ノイズおよび接地ノイズを効果的に低減することができる。また、第2の配線層L2を構成する平行配線群の配線がそれらが形成された絶縁層の中央部を取り囲むように環状の配線構造をとっており、これにより、外部からの電磁波ノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有し、配線間のクロストークノイズを低減させることができるとともに、EMI対策としても効果を有する。また、第2の配線層L2を各区分領域の平行配線群の配線を接続して形成した環状配線を有するものとしたときには、その環状配線によってその内側の領域についてEMI対策の効果を高めることができ、より有効なEMI対策を施すことができる。この第2の配線層L2の最外周側の環状配線を接地配線G2としたときには、この環状の接地配線G2により非常に効果的に電磁波ノイズに対してシールド効果を有するものとなり、さらに有効なEMI対策を施すことができる。
【0036】
そして、これら第1の配線層L1の平行配線群と第2の配線層L2の平行配線群とは、第3および第4の絶縁層I3・I4に形成された第2の貫通導体群T2により対応する配線同士が適当な箇所において電気的に接続されており、これにより各区分領域毎に直交する平行配線群が形成された積層配線体である平行配線部を構成している。
【0037】
このような平行配線部における第1の配線層L1は第3および第5の絶縁層I3・I5上に、すなわちストリップ線路部の複数の線路導体Cから成る線路配線層CL・CLLとそれぞれ同一面内に形成されており、例えばそのうちの信号配線S1が信号配線である複数の線路導体Cのそれぞれとその面内で搭載領域Mの周辺において接続されている。また、第2の配線層L2は第4の絶縁層I4上に、すなわち信号配線展開部の電源導体層PLと同一面内に形成されており、第1の配線層L1とは第2の貫通導体群T2で電気的に接続されている。これにより、搭載領域Mに搭載される半導体素子Dの各端子電極と平行配線部の第1または第2の配線層L1・L2とが、信号配線展開部の線路導体Cを介して電気的に接続されている。
【0038】
このような配線構造とした本発明の多層配線基板によれば、狭ピッチで極めて高密度に配設された半導体素子Dの入出力電極に接続された配線を信号配線展開部において線路導体Cの配線ピッチ(配線間隔)を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線部に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線部が有する優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子Dと効率よく電気的接続を行なうことができる。しかも、このような信号配線展開部の線路配線層CL・CLLを信号配線がすべて展開されるまで複数積層して設け、それぞれに対応した平行配線部を併設することにより、半導体素子Dからの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線部との接続に最適な配線に設定して平行配線部に展開することができるので、半導体素子Dの高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【0039】
また、この例では第1および第2の配線層L1・L2は、信号配線S1・S2に電源配線P1・P2または接地配線G1・G2がそれぞれ隣接するように配設されている。これにより、同じ絶縁層上の信号配線S1・S2間を電磁気的に遮断して、同じ平面上の左右の信号配線S1・S2間のクロストークノイズを良好に低減することができる。さらに、信号配線S1・S2に必ず電源配線P1・P2または接地配線G1・G2を隣接させることで、同じ平面上の電源配線P1・P2と信号配線S1・S2および接地配線G1・G2と信号配線S1・S2との相互結合が最大となり、信号配線S1・S2の電流経路を最短にすることができる。このため、信号配線S1・S2から電源配線P1・P2および接地配線G1・G2のインダクタンス値を減少させることができる。このインダクタンス値の減少により、電源ノイズおよび接地ノイズを効果的に低減することができる。
【0040】
以上のような多層配線基板と外部電気回路との接続は、第2の配線層L2または第1の配線層L1の各配線から第3の貫通導体群T3を介してそれぞれ電気的に接続された、第5の絶縁層I5の下面に配設されたLGAパッドLP等の接続ランドに、それぞれ半田バンプ等の接続導体Bを取着し、これらを外部電気回路の接続電極に電気的に接続することによって行なわれる。なお、これら多数のLGAパッドLPのうちLPPは電源配線P1またはP2が接続された電源用接続ランドを、LPGは接地配線G1またはG2が接続された接地用接続ランドを、LPSは信号配線S1またはS2が接続された信号用接続ランドを示している。また、LGAパッドLPには、必要に応じて接地導体層GL・電源導体層PL・線路導体C・フリップチップパッドFP等がそれぞれ貫通導体を介して電気的に接続されることもある。
【0041】
そして、本発明の多層配線基板においては、図5および図7中にLDで示す最下層に位置する線路配線層CLLの線路導体C間の比誘電率を、この線路導体Cとその直上の電源導体層PLとの間の比誘電率、ここでは第4の絶縁層I4の比誘電率よりも小さくしている。このように線路配線層CLLの線路導体C間(LD)における比誘電率をこの線路導体Cとその直上の電源導体層PL間の比誘電率よりも小さくしたことにより、この線路導体Cとその直上の電源導体層PLとの間の電磁気的な結合力に比べて、その比誘電率に応じて信号配線展開部の最下層に位置する線路配線層CLL内における隣接する信号用の線路導体C間の電磁気的な結合力を弱めることができる。その結果、最下層に位置する線路配線層CLL内における隣接する信号用の線路導体C間の結合を弱めることができて、この層CLLにおける信号用の線路導体C間のクロストークノイズを低減させることができるものとなる。
【0042】
この線路配線層CLLの線路導体C間(LD)における比誘電率は、この線路導体Cとその直上の電源導体層PL間の比誘電率の0.2〜0.9倍の範囲内とするとよく、より好ましくは0.5〜0.8倍の範囲内とするとよい。このように設定することにより、上記の作用効果を有しつつ、比誘電率を変えるためにその材料組成を変えたときであっても焼成等の形成処理後にその基板形状を精度良く保つことができるものとなる。
【0043】
なお、線路配線層CLLの線路導体C間(LD)における比誘電率がこの線路導体Cとその直上の電源導体層PL間の比誘電率の0.9倍を超える場合には、上記のような作用効果が十分に得られない傾向がある。また、0.2倍未満となると、例えば材料の組成が大きく異なるものとなるために多層配線基板として形成できなくなる傾向がある。
【0044】
このように最下層に位置する線路配線層CLLの線路導体C間(LD)の比誘電率を小さくするには、例えば通常のセラミックグリーンシートの同時焼成技術で対応すればよく、具体的には、比誘電率を小さくした部分LDの層をシート成形し、第5の絶縁層I5の上面に積層した後、第4の絶縁層I4の下面に線路導体Cの導体パターンを印刷して、これら第4の絶縁層I4と第5の絶縁層I5を積層するようにすればよい。また、この比誘電率を小さくした部分LDは、信号配線展開部の範囲内で線路配線層CLLの線路導体C間に設ければよく、その部分LDの大きさとしては、隣接する線路導体Cとのカップリングを抑えたい線路導体C間間隔の全面に比誘電率の小さい層を埋め込むようにすればよく、この層の厚みを信号導体Cの厚みと同じ〜5倍程度とすればよい。この場合、前述のように、比誘電率を小さくした部分LDの層を第5の絶縁層I5の上面に積層したものと、第4の絶縁層I4の下面に線路導体Cの導体パターンを印刷ものとを積層する手法が好適に採用し得る。このような手法によれば、比誘電率を小さくした部分LDを設けるに当たって上下の層を一括積層すればよく、絶縁層に対する特殊な打ち抜き加工は必要がなく、比誘電率を小さくした部分LDの層厚みを必要なだけ自由に厚く設定することも容易に行なえる。さらに、この場合は比誘電率を小さくした部分LDは第5の絶縁層I5の上面に形成するので、この厚みをある程度厚くしても線路導体Cにおける信号の伝搬特性には悪影響を及ぼすこともない。
【0045】
なお、本発明の多層配線基板においては、同様の配線構造をさらに多層に積層して多層配線基板を構成してもよいことはもちろんであるが、その平行配線部や信号配線展開部の上側または下側にさらに種々の配線構造の多層配線部を積層して、これらを一体として多層配線基板を構成することもできる。例えば、平行配線群を交互に直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を、多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【0046】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスインダクタ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【0047】
また、第3〜第5の絶縁層I3〜I5を始めとする各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・六角形状・八角形状等の形状であってもよい。
【0048】
なお、第1および第2の配線層L1・L2は、第3〜第5の絶縁層I3〜I5の表面に形成するものに限られず、信号配線展開部の線路導体Cおよび電源導体層PLあるいは接地導体層GLとともにそれぞれの絶縁層I3〜I5の内部に形成したものであってもよい。
【0049】
さらにまた、図2に示した第2の絶縁層I2上の接地導体層GLと図3に示した第3の絶縁層I3上の線路配線層CL・第1の配線層L1との間に、同様の絶縁層の表面に直交格子状の配線導体層により形成された格子状電源導体層を介在させてもよい。このような格子状電源導体層は、接地導体層GLと同様に、電源配線を半導体素子Dから第1の配線層L1の平行配線群に効率よく電気的に接続するための再配列を可能とするものであり、第1の配線層L1中の信号配線S1と第2の配線層L2中の信号配線S2とのインピーダンスのミスマッチを低減するために、その形状を格子状とするものである。
【0050】
なお、このような格子状電源導体層および接地導体層GLならびに電源導体層PLは、いずれも多層配線基板の仕様に応じ必要に応じて、電源または接地のどちらに設定してもよい。
【0051】
そして、このような本発明の多層配線基板には、例えばその表面にMPU・ASIC(Application Specific Integrated Circuit)・DSP(Digital Signal Processor)のような半導体素子Dが搭載される。そして、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの半導体素子Dあるいは電子部品は、例えばいわゆるバンプ電極によりこの多層配線基板の表面の搭載領域MのフリップチップパッドFPに実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等により、第1の貫通導体T1等を介して信号配線展開部の線路導体Cと電気的に接続される。
【0052】
本発明の多層配線基板において、第3〜第5の絶縁層I3〜I5を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料などの電気絶縁材料を使用して形成される。
【0053】
これら絶縁層は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤等を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状となすことによってセラミックグリーンシートを得て、しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに各平行配線群および各貫通導体群ならびに導体層となる金属ペーストを所定のパターンに印刷塗布して上下に積層し、最後にこの積層体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【0054】
これら絶縁層の厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性・貫通導体群の形成の容易さ等の条件を満たすように適宜設定される。
【0055】
また、第1および第2の配線層L1・L2を構成する平行配線群や接地導体層GL・線路配線層CL・電源導体層PLおよびその他の配線層ならびに貫通導体群T1〜T3は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等により形成すればよい。
【0056】
例えば、タングステンの金属粉末メタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤等を添加混合して得た金属ペーストを絶縁層となるセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって、各絶縁層の上面に配設される。
【0057】
また,金属材料の薄膜から成る場合であれば、例えばスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後、フォトリソグラフィ法により所定の配線パターンに形成される。
【0058】
第1および第2の配線層L1・L2の平行配線群を構成する各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層I3〜I5への配設の容易さ等の条件を満たすように適宜設定される。
【0059】
なお、各配線層L1・L2ならびに線路導体Cの厚みは1〜20μm程度とすることが好ましい。この厚みが1μm未満となると配線の抵抗が大きくなるため、配線群による半導体素子Dへの良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μmを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【0060】
貫通導体群T1〜T3の各貫通導体は、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【0061】
例えば、絶縁層に酸化アルミニウム質焼結体を用い、平行配線群にタングステンの金属メタライズを用いた場合であれば、絶縁層の厚みを200μmとし、配線の線幅を100μm、配線間の間隔を150μm、貫通導体の大きさを100μmとすることによって、信号配線のインピーダンスを50Ωとし、上下の平行配線群間を高周波信号の反射を抑えつつ電気的に接続することができる。
【0062】
また、信号配線展開部を構成する接地導体層GLおよび電源導体層PLの厚みや形成範囲、ならびに線路導体Cの厚みや幅および配線間の間隔は、例えば上記と同様に、線路配線層CLにおける線路導体Cの線幅を100μm、線路導体C間ならびに線路導体C−導体層GL・PL間の間隔を400μm、線路導体Cならびに導体層GL・PLの厚みを20μmとし、第1の貫通導体T1の大きさを100μmとすることによって、線路導体Cによる信号配線のインピーダンスを50Ωとすることができる。
【0063】
そして、最下層に位置する線路配線層CLLの線路導体Cの線幅も100μmとし、隣接する線路導体C間の間隔を400μmとし、この線路導体Cと直上の接地または電源導体層GL/PL間の比誘電率を例えばアルミナを用いて約10としたときに、この線路導体C間(LD)の比誘電率を例えばガラスセラミックスを用いて約5.4とすることにより、信号配線展開部における線路配線層CLLの隣接する線路導体C間の電磁気的な結合力を約1/2程度に弱めることができ、この線路配線層CLLにおける信号用の線路導体C間のクロストークノイズを他の線路配線層CLにおけるレベルと同程度に低減させることができる。
【0064】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、絶縁層を、放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【0065】
【発明の効果】
本発明の多層回路基板によれば、半導体素子の搭載領域の下部に位置する多層配線基板の内部に、上記構成の信号配線展開部を具備するとともに、その周囲に上記構成の平行配線部を具備して成り、搭載される半導体素子が信号配線展開部の線路配線層を介して平行配線部の第1の配線層と電気的に接続されるようにしたことから、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線を信号配線展開部において平行配線部に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線群が有する優れた電気的特性を活かしつつ、高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、信号配線展開部により、その線路配線層を複数積層して設けることにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線部との接続に最適な配線に設定して所望の平行配線部に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【0066】
さらに、最下層に位置する線路配線層の線路導体間の比誘電率をこの線路導体とその直上の接地または電源導体層間の比誘電率よりも小さくしたことから、この線路導体とその直上の接地または電源導体層との間の電磁気的な結合力に比べて、その比誘電率に応じて信号配線展開部の最下層に位置する線路配線層内における隣接する信号用の線路導体間の電磁気的な結合力を弱めることができて、この線路配線層における信号用の線路導体間のクロストークノイズを低減させることができる。
【0067】
以上のように、本発明によれば、交互に積層された平行配線群を有する多層配線基板について、その優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができ、しかも積層数の低減を図ることができ、さらに、最下層に位置する信号配線展開部における線路導体間のクロストークノイズを低減できる、半導体素子等を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図1】本発明の多層配線基板の実施の形態の一例を示す、第1層目の絶縁層の上面図である。
【図2】本発明の多層配線基板の実施の形態の一例を示す、第2層目の絶縁層の上面図である。
【図3】本発明の多層配線基板の実施の形態の一例を示す、第3層目の絶縁層の上面図である。
【図4】本発明の多層配線基板の実施の形態の一例を示す、第4層目の絶縁層の上面図である。
【図5】本発明の多層配線基板の実施の形態の一例を示す、第5層目の絶縁層の上面図である。
【図6】本発明の多層配線基板の実施の形態の一例を示す、第5層目の絶縁層の下面図である。
【図7】本発明の多層配線基板の実施の形態の一例を示す、各絶縁層を積層した状態の多層配線基板における信号配線展開部の要部断面図である。
【図8】本発明の多層配線基板の実施の形態の一例を示す、各絶縁層を積層した状態の多層配線基板の部分断面図である。
【符号の説明】
I1〜I5・・・・第1〜第5の絶縁層
GL・・・・・・・接地導体層
CL・・・・・・・線路配線層
CLL・・・・・・最下層に位置する線路配線層
C・・・・・・・・線路導体
PL・・・・・・・電源導体層
T1・・・・・・・第1の貫通導体群
L1、L2・・・・第1、第2の配線層
P1、P2・・・・第1、第2の電源配線
G1、G2・・・・第1、第2の接地配線
S1、S2・・・・第1、第4の信号配線
T2・・・・・・・第2の貫通導体群
D・・・・・・・・半導体素子
M・・・・・・・・搭載領域
LD・・・・・・・線路配線層CLLの線路導体C間において比誘電率を小さくした部分
Claims (3)
- 複数の絶縁層と配線層とが順次積層されて成り、上面の中央部に設けられた半導体素子の搭載領域の下部に、複数の接地または電源導体層と前記半導体素子が第1の貫通導体群を介して電気的に接続される複数の線路導体から成る複数の線路配線層とが交互に積層されて成る信号配線展開部を具備するとともに、該信号配線展開部の周囲に、前記線路配線層と同一面内に形成され、前記搭載領域内に交点を有する2〜4本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう平行配線群から成る第1の配線層と、前記接地または電源導体層と同一面内に形成され、前記各区分領域においてそれぞれ前記第1の配線層と直交する平行配線群から成る第2の配線層とを第2の貫通導体群で電気的に接続して成る平行配線部を具備して成り、前記半導体素子が前記線路配線層を介して前記第1の配線層と電気的に接続される多層配線基板であって、最下層に位置する前記線路配線層の前記線路導体間の比誘電率を該線路導体とその直上の前記接地または電源導体層間の比誘電率よりも小さくしたことを特徴とする多層配線基板。
- 前記線路導体間の比誘電率を該線路導体とその直上の前記接地または電源導体層間の比誘電率の0.2〜0.9倍としたことを特徴とする請求項1記載の多層配線基板。
- 前記第1および第2の配線層の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とする請求項1または請求項2記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000089542A JP3754866B2 (ja) | 2000-03-28 | 2000-03-28 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000089542A JP3754866B2 (ja) | 2000-03-28 | 2000-03-28 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274287A JP2001274287A (ja) | 2001-10-05 |
JP3754866B2 true JP3754866B2 (ja) | 2006-03-15 |
Family
ID=18605286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000089542A Expired - Fee Related JP3754866B2 (ja) | 2000-03-28 | 2000-03-28 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3754866B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022046832A (ja) * | 2019-01-22 | 2022-03-24 | ソニーセミコンダクタソリューションズ株式会社 | 回路基板、半導体装置、および、電子機器 |
-
2000
- 2000-03-28 JP JP2000089542A patent/JP3754866B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001274287A (ja) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3878795B2 (ja) | 多層配線基板 | |
JP3935638B2 (ja) | 多層配線基板 | |
JP3792472B2 (ja) | 多層配線基板 | |
JP3798978B2 (ja) | 多層配線基板 | |
JP3754865B2 (ja) | 多層配線基板 | |
JP3754863B2 (ja) | 多層配線基板 | |
JP3796104B2 (ja) | 多層配線基板 | |
JP3754866B2 (ja) | 多層配線基板 | |
JP3754864B2 (ja) | 多層配線基板 | |
JP3670515B2 (ja) | 多層配線基板 | |
JP3798919B2 (ja) | 多層配線基板 | |
JP4601369B2 (ja) | 配線基板 | |
JP3792483B2 (ja) | 多層配線基板 | |
JP3692254B2 (ja) | 多層配線基板 | |
JP3784244B2 (ja) | 多層配線基板 | |
JP2001217345A (ja) | 多層配線基板 | |
JP2002043762A (ja) | 多層配線基板 | |
JP3792482B2 (ja) | 多層配線基板 | |
JP2001217348A (ja) | 多層配線基板 | |
JP3618061B2 (ja) | 多層配線基板 | |
JP2001007518A (ja) | 多層配線基板 | |
JP2000244133A (ja) | 多層配線基板 | |
JP2001127385A (ja) | 多層配線基板 | |
JP2001007525A (ja) | 多層配線基板 | |
JP2002057461A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |