JP3751398B2 - 化合物半導体装置 - Google Patents
化合物半導体装置 Download PDFInfo
- Publication number
- JP3751398B2 JP3751398B2 JP05869597A JP5869597A JP3751398B2 JP 3751398 B2 JP3751398 B2 JP 3751398B2 JP 05869597 A JP05869597 A JP 05869597A JP 5869597 A JP5869597 A JP 5869597A JP 3751398 B2 JP3751398 B2 JP 3751398B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- relaxation
- electron transit
- semi
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 150000001875 compounds Chemical class 0.000 title claims description 60
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 230000004888 barrier function Effects 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 46
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 32
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 238000010295 mobile communication Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、移動体通信端末のパワーアンプ等に用いる化合物半導体装置に関する。
【0002】
【従来の技術】
携帯電話等の移動体通信端末では、送信部のパワーアンプの部品として、高速動作が可能なGaAsを用いたMESFETが用いられている。
ところが、従来のMESFETは、しきい値電圧が0Vより低く、ゲート電圧を0Vにしてもドレイン電流が完全にOFFにならず、数十μA程度のわずかなドレインリーク電流が流れていた。わずかなドレインリーク電流であっても、通信しないで電話を待っている状態(待ち受け時間)が長い携帯電話などでは、電池寿命を短くする原因となる。
【0003】
MESFETのドレインリーク電流をなくすためにはゲート電極に大きな負の電圧を印加すればよいが、そのためには負の電圧を発生するための電池が別途必要である。しかし、複数の電池を実装することは、体積増、コスト高を招くので、移動体通信端末の特質上望ましくない。
負の電圧を発生するための電池を別途実装せずに、負の電圧を発生するDC/DCコンバータを用いることも考えられるが、ドレインリーク電流より多くの電流をDC/DCコンバータが消費してしまうので望ましくない。
【0004】
そこで、MESFETのドレイン端子に正の電圧で動作するスイッチトランジスタを挿入して、ドレイン電流を遮断する方法が提案されている。
ところが、スイッチトランジスタが動作してコレクタ−エミッタ間に電流が流れると、コレクタ−エミッタ間には電圧降下が生じ、流れる電流が大きくなるほど電圧降下が大きくなる。このため、MESFETのドレイン電極に印加する電圧が下がってしまう。ここで従来と同じ出力電力を維持するためには、電流を増やすことによって補わなければならない。更に、移動体通信端末の消費電力を下げるために電源電圧の低電圧化が進められており、スイッチトランジスタの電圧降下がいっそう問題となる。
【0005】
そこで、スイッチトランジスタの挿入を必要としない化合物半導体装置が提案されている。
提案されている化合物半導体装置を図5を用いて説明する。図5は、提案されている化合物半導体装置を示す断面図である。
提案されている化合物半導体装置では、薄い障壁層を用いることによってゲート電圧の影響を電子走行層に及びやすくし、しきい値電圧を0Vより高くしている。
【0006】
半絶縁性GaAs基板210上に、厚さ600nm、GaAsから成るバッファ層212が形成され、バッファ層212上に厚さ14nm、In0.2Ga0.8Asから成る電子走行層214が形成されている。
電子走行層214上には、厚さ20nm、Al0.75Ga0.25Asから成る障壁層218が形成されている。障壁層218の厚さを薄くするとゲートリーク電流が増える傾向があるので、Alの組成比が大きい材料を用いてゲートリーク電流の増加を防いでいる。
【0007】
障壁層218上には、厚さ30nm、各電極との良好なコンタクトを実現するためのGaAs層220が形成されている。
GaAs層220上には、ゲート電極222が設けられ、ゲート電極222の両側にはソース電極224とドレイン電極226とが形成されている。
ソース電極224とドレイン電極226の下方領域には、n型の不純物が高濃度に注入されたオーミック領域228、230が半絶縁性GaAs基板210に達するように形成されている。
【0008】
また、オーミック領域228、230と不純物が注入されていない領域との間に電界が集中するのを防ぐため、ゲート電極下方を除く領域に、半絶縁性GaAs基板に達するLDD(Lightly Doped Drain)領域232、234がそれぞれ形成されている。
このように、提案されている化合物半導体装置では、Alの組成比が大きく、厚さが薄い障壁層218を用いることによって、しきい値電圧を0Vより高くすることができるので、負の電圧をゲート電極に印加しなくてもドレイン電流をOFFにすることができる。
【0009】
【発明が解決しようとする課題】
しかしながら、上記の提案されている化合物半導体装置では、Alを含まない電子走行層214上に、Alの組成比が大きい障壁層218を形成したので、電子走行層214と障壁層218との界面の接合状態が非常に悪く、障壁層218の結晶欠陥が多かった。このため、利得が小さく、信頼性も低いので、実用に耐えるものではなかった。
【0010】
本発明の目的は、しきい値電圧が高く、また利得も大きい化合物半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
上記目的は、半絶縁性GaAs基板と、前記半絶縁性GaAs基板上に形成されたバッファ層と、前記バッファ層上に形成され、InGaAs層である電子走行層と、前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlGaAs層である障壁層とを有し、前記障壁層は、不純物をドーピングしていないことを特徴とする化合物半導体装置により達成される。これにより、前記障壁層の結晶欠陥を少なくすることができ、利得が大きい化合物半導体装置を提供することができる。
【0012】
また、上記目的は、半絶縁性InP基板と、前記半絶縁性InP基板上に形成されたバッファ層と、前記バッファ層上に形成され、InGaAs層である電子走行層と、前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlInAs層である障壁層とを有し、前記障壁層は、不純物をドーピングしていないことを特徴とする化合物半導体装置により達成される。これにより、前記障壁層の結晶欠陥を少なくすることができ、利得が大きい化合物半導体装置を提供することができる。
【0013】
また、上記目的は、半絶縁性GaAs基板と、前記半絶縁性GaAs基板上に形成されたバッファ層と、前記バッファ層上に形成され、InGaAs層である電子走行層と、前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlGaAs層である障壁層とを有し、前記障壁層は、p型の不純物が添加されており、不純物濃度は1×1019cm−3以下であることを特徴とする化合物半導体装置により達成される。
また、上記目的は、半絶縁性InP基板と、前記半絶縁性InP基板上に形成されたバッファ層と、前記バッファ層上に形成され、InGaAs層である電子走行層と、前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlInAs層である障壁層とを有し、前記障壁層は、p型の不純物が添加されており、不純物濃度は1×10 19 cm −3 以下であることを特徴とする化合物半導体装置により達成される。
また、上記目的は、半絶縁性GaAs基板と、前記半絶縁性GaAs基板上に形成されたバッファ層と、前記バッファ層上に形成され、InGaAs層である電子走行層と、前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlGaAs層である障壁層とを有し、前記電子走行層は、Inの組成比zの値が緩和層に向かって大きくなっていることを特徴とする化合物半導体装置により達成される。
また、上記目的は、半絶縁性InP基板と、前記半絶縁性InP基板上に形成されたバッファ層と、前記バッファ層上に形成され、InGaAs層である電子走行層と、前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlInAs層である障壁層とを有し、前記電子走行層は、Inの組成比zの値が緩和層に向かって大きくなっていることを特徴とする化合物半導体装置により達成される。
【0014】
また、上記目的は、半絶縁性GaAs基板と、前記半絶縁性GaAs基板上に形成されたバッファ層と、前記バッファ層上に形成され、InGaAs層である電子走行層と、前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlGaAs層である障壁層とを有し、前記電子走行層は、n型の不純物が添加されており、不純物濃度は1×1018cm−3以下であることを特徴とする化合物半導体装置により達成される。
また、上記目的は、半絶縁性InP基板と、前記半絶縁性InP基板上に形成されたバッファ層と、前記バッファ層上に形成され、InGaAs層である電子走行層と、前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlInAs層である障壁層とを有し、前記電子走行層は、n型の不純物が添加されており、不純物濃度は1×10 18 cm −3 以下であることを特徴とする化合物半導体装置により達成される。
【0015】
【発明の実施の形態】
[第1実施形態]
本発明の第1実施形態による化合物半導体装置を図1乃至図3を用いて説明する。図1は、本実施形態による化合物半導体装置の断面図である。図2は、本実施形態による化合物半導体装置の利得特性を示すグラフである。図3は、ゲート電圧−ゲートリーク電流特性を示すグラフである。
【0016】
本発明の第1実施形態による化合物半導体装置では、電子走行層と障壁層との間に、障壁層の結晶欠陥の発生を緩和するためにAlの組成比を少なくした緩和層が形成されていることを特徴としている。
面方位(100)、オフセット角2.5゜、直径3インチの半絶縁性GaAs基板上10に、厚さ600nm、GaAsから成るバッファ層12が形成されている。バッファ層12上には、厚さ14nm、Inの組成比zが0.2のInzGa1-zAsから成る電子走行層14が形成されている。なお、電子走行層14には、不純物をドーピングしない。また、電子走行層14のInの組成比zは、0.1より大きく0.5以下の範囲であればよい。
【0017】
電子走行層14上には、厚さ5nm、Alの組成比xが0.25、組成比yが0.95の(AlxGa1-x)yIn1-yAsから成る緩和層16が形成されている。緩和層16は、Alの組成比が小さいので、電子走行層14と緩和層16との界面を良好な状態に形成することができる。なお、緩和層16のAlの組成比xは0.1以上0.5以下、組成比yは0.9より大きく1.0以下の範囲であればよい。また、緩和層16の厚さは、10nm以下の範囲であればよい。
【0018】
緩和層16上には、厚さ15nm、Alの組成比xが0.75のAlxGa1-xAsから成る障壁層18が形成されている。障壁層18の厚さを薄くするとゲートリーク電流が増える傾向があるので、Alの組成比が大きい材料を用いてゲートリーク電流の増加を防いでいる。また、障壁層18の下にはわずかにAlを添加した緩和層16が形成されているため、Alを添加した障壁層18との接合は良好となり、障壁層18の結晶欠陥を少なくすることができる。なお、障壁層18には、不純物をドーピングせず、ノンドープレベルは5×1017cm-3以下であることが望ましい。また、障壁層18のAlの組成比xは、0.4以上0.8以下の範囲であればよい。また、障壁層18の厚さは、20nm以下の範囲であればよい。
【0019】
なお、電子走行層14、緩和層16、障壁層18は、MOVPE(MetalOrganic Vapor Phasse Epitaxial Growth System)法にて成長する。成長炉は減圧横型炉を用い、成長圧力は76Torr、基板温度は660℃とする。III族元素の原料は、Gaの原料としてTMG(Trimethylgallium)、又はTEG(Triethylgallium)、Alの原料としてTMAL(Trimethylaluminum)、Inの原料としてTMI(Trimethylindium)を用いる。また、V族元素の原料は、Asの原料としてAsH3を用いる。
【0020】
障壁層18上には、厚さ30nm、各電極との良好なコンタクトを実現するためのGaAs層20が形成されている。
GaAs層20上には、ゲート長0.5μmのゲート電極22が形成され、ゲート電極22の両側には、ソース電極24とドレイン電極26とが形成されている。ソース電極24とドレイン電極26の下方領域には、n型の不純物が高濃度に注入されたオーミック領域28、30が半絶縁性GaAs基板10に達するように形成されている。
【0021】
また、オーミック領域28、30と不純物が注入されていない領域との間に電界が集中するのを防ぐため、ゲート電極22下方を除く領域に、半絶縁性GaAs基板10に達するLDD領域32、34がそれぞれ形成されている。
次に、本実施形態による化合物半導体装置の特性を説明する。
図2は横軸にゲート電圧、縦軸に出力電力を示したグラフである。実線は本実施形態による化合物半導体装置の利得特性を示し、破線は提案されている化合物半導体装置の利得特性を示している。図2に示すように、本実施形態による化合物半導体装置の利得は、提案されている化合物半導体装置の利得に対して非常に大きくなっている。
【0022】
また、ゲート電圧に対するドレイン電流の関係を、横軸をゲート電圧、縦軸をドレイン電流の平方根としてグラフを描いたとき、ほぼ直線になる領域が存在する。この傾きをk値といい、k値が大きいほど利得が大きい。ドレイン電圧が0.1Vのとき、提案されている化合物半導体装置のk値は320mA/V2/mmであるのに対して、本実施形態による化合物半導体装置のk値は450mA/V2/mmであり、利得が非常に向上している。
【0023】
また、図3は横軸にゲート電圧、縦軸にゲートリーク電流を示したグラフである。実線は本実施形態による化合物半導体装置のゲートリーク電流特性を示し、破線は提案されている化合物半導体装置のゲートリーク電流特性を示している。本実施形態による化合物半導体装置のゲートリーク電流特性は、提案されている化合物半導体装置のゲートリーク電流特性とほぼ同等であり、良好な特性を示している。
【0024】
また、本実施形態による化合物半導体装置のソース抵抗率は1.3Ω・mm、提案されている化合物半導体装置のソース抵抗率は2Ω・mmであり、提案されている化合物半導体装置に対して非常に小さくなり改善されている。
また、本実施形態による化合物半導体装置のゲート耐圧は1.36Vであり、提案されている化合物半導体装置のゲート耐圧1.39Vとほぼ同等であり、良好な特性を示している。
【0025】
このように本実施形態では、電子走行層14上にAlの組成比xが小さい緩和層16を形成し、緩和層16上にAlの組成比が大きい障壁層18を形成したので、障壁層18の結晶欠陥を少なくすることができ、図2に示すように利得を大きくすることができる。また、障壁層18にAlを多く含む材料を用いたので、障壁層18の厚さを非常に薄くすることができ、緩和層16の厚さも非常に薄いので、ゲート電圧の影響が電子走行層14に十分に及び、しきい値電圧を0Vより高くすることができる。
【0026】
[第2実施形態]
本発明の第2実施形態による化合物半導体装置を図4を用いて説明する。図4は、本実施形態による化合物半導体装置の断面図である。
本発明の第2実施形態による化合物半導体装置では、第1実施形態による化合物半導体装置と材料が異なることを特徴としている。
【0027】
半絶縁性InP基板上110に、厚さ600nm、InPから成るバッファ層112が形成されている。バッファ層112上には、厚さ20nm、Inの組成比zが0.45のInzGa1-zAsから成る電子走行層114が形成されている。なお、電子走行層114には、不純物をドーピングしない。また、電子走行層114のInの組成比zは、0.3以上0.7以下の範囲であればよい。
【0028】
電子走行層114上には、厚さ5nm、Alの組成比xが0.3、組成比yが0.5の(AlxGa1-x)yIn1-yAsから成る緩和層116が形成されている。緩和層116は、Alの組成比が小さいので、電子走行層114と緩和層116との界面を良好な状態に形成することができる。なお、緩和層116のAlの組成比xは0.1以上0.35以下、組成比yは0.3以上0.7以下の範囲であればよい。また、緩和層116の厚さは、10nm以下の範囲であればよい。
【0029】
緩和層116上には、厚さ30nm、Alの組成比xが0.7のAlxIn1-xAsから成る障壁層118が形成されている。障壁層118の厚さを薄くするとゲートリーク電流が増える傾向があるので、Alの組成比が大きい材料を用いてゲートリーク電流の増加を防いでいる。また、障壁層18の下にはわずかにAlを添加した緩和層16が形成されているため、Alを添加した障壁層118との接合は良好となり、障壁層118の結晶欠陥を少なくすることができる。なお、障壁層118には、不純物をドーピングせず、ノンドープレベルは5×1017cm-3以下であることが望ましい。また、障壁層118のAlの組成比xは、0.3以上0.7以下の範囲であればよい。また、障壁層118の厚さは、40nm以下の範囲であればよい。
【0030】
なお、電子走行層114、緩和層116、障壁層118は、MOVPE法にて成長する。成長炉は減圧横型炉を用い、成長圧力は76Torr、基板温度は660℃とする。III族元素の原料は、Gaの原料としてTMG、又はTEG、Alの原料としてTMAL、Inの原料としてTMIを用いる。また、V族元素の原料は、Asの原料としてAsH3を用いる。
【0031】
障壁層118上には、厚さ25nm、各電極との良好なコンタクトを実現するためのInP層120が形成されている。
InP層120上には、ゲート長0.5μmのゲート電極122が形成され、ゲート電極122の両側には、ソース電極124とドレイン電極126とが形成されている。ソース電極124とドレイン電極126の下方領域には、n型の不純物が高濃度に注入されたオーミック領域128、130が半絶縁性InP基板110に達するように形成されている。
【0032】
また、オーミック領域128、130と不純物が注入されていない領域との間に電界が集中するのを防ぐため、ゲート電極122下方を除く領域に、半絶縁性InP基板110に達するLDD領域132、134がそれぞれ形成されている。
なお、本実施形態による化合物半導体装置の特性は、第1実施形態による化合物半導体装置と同様である。
【0033】
このように本実施形態では、電子走行層114上にAlの組成比が小さい緩和層116を形成し、緩和層116上にAlの組成比が大きい障壁層118を形成したので、障壁層118の結晶欠陥を少なくすることができ、利得を大きくすることができる。また、障壁層118にAlを多く含む材料を用いたので障壁層118の厚さを非常に薄くすることができ、緩和層116の厚さも非常に薄いので、ゲート電圧の影響が電子走行層114に十分に及び、しきい値電圧を0Vより高くすることができる。
【0034】
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第1又は第2実施形態において、障壁層にp型の不純物を添加し、ゲート耐圧を高くするようにしてもよい。不純物濃度は1×1019cm-3の範囲であればよい。
【0035】
また、第1又は第2実施形態において、電子走行層のInの組成比zを、緩和層に向かって大きくしてもよい。バッファ層上に、Inの組成比zが大きく、厚い電子走行層を形成すると歪が発生してしまう。ところが、バッファ層との界面付近ではInの組成比zを小さくし、緩和層に向かってInの組成比zを大きくしていけば、歪を緩和することができる。Inの組成比zを大きくすれば、ドレイン電流が大きく流れるようにすることができる。なお、電子走行層のInの組成比zを緩和層に向かって大きく大きくする場合、第1実施形態においては、Inの組成比zは、0.1より大きく0.5以下の範囲であることが望ましい。また、第2実施形態においては、Inの組成比zは、0.3以上0.7以下の範囲であることが望ましい。
【0036】
また、第1又は第2実施形態において、電子走行層にn型の不純物を添加し、ドレイン電流が大きく流れるようにしてもよい。不純物濃度は1×1018cm-3以下の範囲であればよい。
【0037】
【発明の効果】
以上の通り、本発明によれば、電子走行層上にAlの組成比が小さい緩和層を形成し、緩和層上にAlの組成比が大きい障壁層を形成したので、障壁層の結晶欠陥を少なくすることができ、利得が大きい化合物半導体装置を提供することができる。また、障壁層にAlを多く含む材料を用いたので障壁層の厚さを非常に薄くすることができ、緩和層の厚さも非常に薄いので、ゲート電圧の影響が電子走行層に十分に及び、しきい値電圧が0Vより高い化合物半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態による化合物半導体装置を示す断面図である。
【図2】本発明の第1実施形態による化合物半導体装置の利得特性を示すグラフである。
【図3】本発明の第1実施形態による化合物半導体装置のゲート電圧−ゲートリーク電流特性を示すグラフである。
【図4】本発明の第2実施形態による化合物半導体装置を示す断面図である。
【図5】提案されている化合物半導体装置を示す断面図である。
【符号の説明】
10…半絶縁性GaAs基板
12…バッファ層
14…電子走行層
16…緩和層
18…障壁層
20…GaAs層
22…ゲート電極
24…ソース電極
26…ドレイン電極
28、30…オーミック領域
32、34…LDD領域
110…半絶縁性InP基板
112…バッファ層
114…電子走行層
116…緩和層
118…障壁層
120…InP層
122…ゲート電極
124…ソース電極
126…ドレイン電極
128、130…オーミック領域
132、134…LDD領域
210…半絶縁性GaAs基板
212…バッファ層
214…電子走行層
218…障壁層
220…GaAs層
222…ゲート電極
224…ソース電極
226…ドレイン電極
228、230…オーミック領域
232、234…LDD領域
Claims (8)
- 半絶縁性GaAs基板と、
前記半絶縁性GaAs基板上に形成されたバッファ層と、
前記バッファ層上に形成され、InGaAs層である電子走行層と、
前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、
前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlGaAs層である障壁層とを有し、
前記障壁層は、不純物をドーピングしていないことを特徴とする化合物半導体装置。 - 半絶縁性InP基板と、
前記半絶縁性InP基板上に形成されたバッファ層と、
前記バッファ層上に形成され、InGaAs層である電子走行層と、
前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、
前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlInAs層である障壁層とを有し、
前記障壁層は、不純物をドーピングしていないことを特徴とする化合物半導体装置。 - 半絶縁性GaAs基板と、
前記半絶縁性GaAs基板上に形成されたバッファ層と、
前記バッファ層上に形成され、InGaAs層である電子走行層と、
前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、
前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlGaAs層である障壁層とを有し、
前記障壁層は、p型の不純物が添加されており、不純物濃度は1×1019cm−3以下であることを特徴とする化合物半導体装置。 - 半絶縁性InP基板と、
前記半絶縁性InP基板上に形成されたバッファ層と、
前記バッファ層上に形成され、InGaAs層である電子走行層と、
前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、
前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlInAs層である障壁層とを有し、
前記障壁層は、p型の不純物が添加されており、不純物濃度は1×10 19 cm −3 以下であることを特徴とする化合物半導体装置。 - 半絶縁性GaAs基板と、
前記半絶縁性GaAs基板上に形成されたバッファ層と、
前記バッファ層上に形成され、InGaAs層である電子走行層と、
前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、
前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlGaAs層である障壁層とを有し、
前記電子走行層は、Inの組成比zの値が緩和層に向かって大きくなっていることを特徴とする化合物半導体装置。 - 半絶縁性InP基板と、
前記半絶縁性InP基板上に形成されたバッファ層と、
前記バッファ層上に形成され、InGaAs層である電子走行層と、
前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、
前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlInAs層である障壁層とを有し、
前記電子走行層は、Inの組成比zの値が緩和層に向かって大きくなっていることを特徴とする化合物半導体装置。 - 半絶縁性GaAs基板と、
前記半絶縁性GaAs基板上に形成されたバッファ層と、
前記バッファ層上に形成され、InGaAs層である電子走行層と、
前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、
前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlGaAs層である障壁層とを有し、
前記電子走行層は、n型の不純物が添加されており、不純物濃度は1×1018cm−3以下であることを特徴とする化合物半導体装置。 - 半絶縁性InP基板と、
前記半絶縁性InP基板上に形成されたバッファ層と、
前記バッファ層上に形成され、InGaAs層である電子走行層と、
前記電子走行層上に直接形成され、AlGaInAs層である緩和層と、
前記緩和層上に直接形成され、Alの組成比が前記緩和層より大きいAlInAs層である障壁層とを有し、
前記電子走行層は、n型の不純物が添加されており、不純物濃度は1×10 18 cm −3 以下であることを特徴とする化合物半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05869597A JP3751398B2 (ja) | 1997-03-13 | 1997-03-13 | 化合物半導体装置 |
US08/977,716 US6020604A (en) | 1997-03-13 | 1997-11-25 | Compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05869597A JP3751398B2 (ja) | 1997-03-13 | 1997-03-13 | 化合物半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005322017A Division JP4619271B2 (ja) | 2005-11-07 | 2005-11-07 | 化合物半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10256272A JPH10256272A (ja) | 1998-09-25 |
JP3751398B2 true JP3751398B2 (ja) | 2006-03-01 |
Family
ID=13091682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05869597A Expired - Fee Related JP3751398B2 (ja) | 1997-03-13 | 1997-03-13 | 化合物半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6020604A (ja) |
JP (1) | JP3751398B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150535A (ja) * | 1998-11-09 | 2000-05-30 | Fujitsu Quantum Device Kk | 電界効果トランジスタとその製造方法 |
WO2006034490A2 (en) * | 2004-09-23 | 2006-03-30 | Seminex Corporation | High-power infrared semiconductor diode light emitting device |
CN110034171B (zh) * | 2018-01-11 | 2022-11-22 | 世界先进积体电路股份有限公司 | 高电子移动率晶体管 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0322541A (ja) * | 1989-06-20 | 1991-01-30 | Sanyo Electric Co Ltd | エピタキシャルウエハ |
US5331410A (en) * | 1991-04-26 | 1994-07-19 | Sumitomo Electric Industries, Ltd. | Field effect transistor having a sandwiched channel layer |
FR2689683B1 (fr) * | 1992-04-07 | 1994-05-20 | Thomson Composants Microondes | Dispositif semiconducteur a transistors complementaires. |
JP2914049B2 (ja) * | 1992-10-27 | 1999-06-28 | 株式会社デンソー | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ |
JPH0750410A (ja) * | 1993-08-06 | 1995-02-21 | Hitachi Ltd | 半導体結晶積層体及びその形成方法並びに半導体装置 |
JPH07249780A (ja) * | 1994-03-08 | 1995-09-26 | Sanyo Electric Co Ltd | 電界効果型半導体素子 |
JP3376078B2 (ja) * | 1994-03-18 | 2003-02-10 | 富士通株式会社 | 高電子移動度トランジスタ |
US5701020A (en) * | 1997-01-31 | 1997-12-23 | National Science Council | Pseudomorphic step-doped-channel field-effect transistor |
-
1997
- 1997-03-13 JP JP05869597A patent/JP3751398B2/ja not_active Expired - Fee Related
- 1997-11-25 US US08/977,716 patent/US6020604A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10256272A (ja) | 1998-09-25 |
US6020604A (en) | 2000-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5495115A (en) | Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same | |
US20010015437A1 (en) | GaN field-effect transistor, inverter device, and production processes therefor | |
US8217424B2 (en) | Semiconductor device having stacked InGaP and GaAs layers, and method of making same | |
US20020003245A1 (en) | Compound semiconductor device and method of manufacturing the same | |
US8299499B2 (en) | Field effect transistor | |
US6787826B1 (en) | Heterostructure field effect transistor | |
EP0780906A2 (en) | High electron mobility transistor comprising an InAs/InGaAs superlattice | |
JP2010016089A (ja) | 電界効果トランジスタ、その製造方法、及び半導体装置 | |
US20050199909A1 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
US20010005016A1 (en) | Field effect transistor | |
JP3751398B2 (ja) | 化合物半導体装置 | |
US20040155261A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4619271B2 (ja) | 化合物半導体装置 | |
US5965909A (en) | Semiconductor device having high gate turn-on voltage | |
US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
JP3314183B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2004022818A (ja) | ダブルへテロ接合バイポーラトランジスタ | |
JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
JP2000349278A (ja) | Iii−v族化合物半導体結晶 | |
JPH11345812A (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
JP3601305B2 (ja) | 半導体装置 | |
JPH06188274A (ja) | ヘテロ接合電界効果トランジスタ | |
JPH10116837A (ja) | 電界効果型半導体装置 | |
JPH10107257A (ja) | 電界効果トランジスタ | |
JP2834172B2 (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |