JP3314183B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP3314183B2 JP3314183B2 JP13237293A JP13237293A JP3314183B2 JP 3314183 B2 JP3314183 B2 JP 3314183B2 JP 13237293 A JP13237293 A JP 13237293A JP 13237293 A JP13237293 A JP 13237293A JP 3314183 B2 JP3314183 B2 JP 3314183B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bipolar transistor
- heterojunction bipolar
- base
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合バイポーラ
トランジスタの元素構成に関し、特に非発光性電子・正
孔再結合によって誘起される特性劣化を防止する高信頼
ヘテロ接合バイポーラトランジスタに関するものであ
る。
トランジスタの元素構成に関し、特に非発光性電子・正
孔再結合によって誘起される特性劣化を防止する高信頼
ヘテロ接合バイポーラトランジスタに関するものであ
る。
【０００２】
【従来の技術】近年、ＡｌＧａＡｓ系ヘテロ接合バイポ
ーラトランジスタの実用化を目指し、その特性劣化機構
および防止策について盛んに研究が行われている。図５
は、この種のＡｌＧａＡｓ系ヘテロ接合バイポーラトラ
ンジスタの構成を示す断面図である。同図において、Ｓ
は半絶縁性ＧａＡｓ基板、１はｎ型ＧａＡｓコレクタバ
ッファ層、２はＧａＡｓコレクタ層、３はｐ型ＧａＡｓ
ベース層、４はｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層、５
はｎ型ＩｎＧａＡｓエミッタキャップ層、６はエミッタ
電極、７はベース電極、８はコレクタ電極、９は素子間
分離層、１０は絶縁膜である。
ーラトランジスタの実用化を目指し、その特性劣化機構
および防止策について盛んに研究が行われている。図５
は、この種のＡｌＧａＡｓ系ヘテロ接合バイポーラトラ
ンジスタの構成を示す断面図である。同図において、Ｓ
は半絶縁性ＧａＡｓ基板、１はｎ型ＧａＡｓコレクタバ
ッファ層、２はＧａＡｓコレクタ層、３はｐ型ＧａＡｓ
ベース層、４はｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層、５
はｎ型ＩｎＧａＡｓエミッタキャップ層、６はエミッタ
電極、７はベース電極、８はコレクタ電極、９は素子間
分離層、１０は絶縁膜である。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うに構成される従来のＡｌＧａＡｓ系ヘテロ接合バイポ
ーラトランジスタは、以下に説明するような問題があっ
た。第１の問題は、トランジスタ動作状態において、ベ
ース領域の不純元素ベリウムがエミッタ側に拡散するこ
とにより、図６に示すようにコレクタ電流が減少すると
ともに電流増幅率が減少する。
うに構成される従来のＡｌＧａＡｓ系ヘテロ接合バイポ
ーラトランジスタは、以下に説明するような問題があっ
た。第１の問題は、トランジスタ動作状態において、ベ
ース領域の不純元素ベリウムがエミッタ側に拡散するこ
とにより、図６に示すようにコレクタ電流が減少すると
ともに電流増幅率が減少する。
【０００４】この問題を解決する手段として藤井らは、
ベリリウムドープしたＡｌＧａＡｓベース全層に５．５
％のインジウムを添加することにより、ベリリウムの拡
散が約１／３に抑えられると発表している（J.Vac.Sci.
Technol.8,1990,pp.154）。ここでのインジウム添加の
目的は、ベリリウムの拡散を抑制することであった。し
かし、現在は、このベース不純物元素の拡散の問題は、
不純物元素を拡散係数のより小さい炭素に変更すること
で解決することがわかっている。
ベリリウムドープしたＡｌＧａＡｓベース全層に５．５
％のインジウムを添加することにより、ベリリウムの拡
散が約１／３に抑えられると発表している（J.Vac.Sci.
Technol.8,1990,pp.154）。ここでのインジウム添加の
目的は、ベリリウムの拡散を抑制することであった。し
かし、現在は、このベース不純物元素の拡散の問題は、
不純物元素を拡散係数のより小さい炭素に変更すること
で解決することがわかっている。
【０００５】従来の第２の問題は、図５に示すｐ型Ｇａ
Ａｓベース層３としてベース不純物元素として拡散係数
の小さい炭素をドープしたヘテロ接合バイポーラトラン
ジスタ構造においても、トランジスタ動作状態におい
て、図７に示すように時間の経過とともにベース電流が
徐々に増加し、電流増幅率が低下を招くというものであ
る。これに対しては、原因が明かでなく、また、その効
果的な対策方法がなかった。
Ａｓベース層３としてベース不純物元素として拡散係数
の小さい炭素をドープしたヘテロ接合バイポーラトラン
ジスタ構造においても、トランジスタ動作状態におい
て、図７に示すように時間の経過とともにベース電流が
徐々に増加し、電流増幅率が低下を招くというものであ
る。これに対しては、原因が明かでなく、また、その効
果的な対策方法がなかった。
【０００６】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的はトラ
ンジスタ動作時の経時的なベース電流の増加を抑制し、
電流増幅率の低下のないヘテロ接合バイポーラトランジ
スタを提供することにある。
を解決するためになされたものであり、その目的はトラ
ンジスタ動作時の経時的なベース電流の増加を抑制し、
電流増幅率の低下のないヘテロ接合バイポーラトランジ
スタを提供することにある。
【０００７】
【課題を解決するための手段】トランジスタの動作状態
において、ベース電流が増加するという現象は次のよう
に理解できる。例えばｎｐｎ型トランジスタの動作状態
では、電子がエミッタからベースに注入される。ベース
では、その不純物濃度および再結合中心密度に応じて電
子・正孔再結合が起こる。このうち、非発光性の再結合
は電子の持つエネルギーを格子振動として結晶に与え
る。この過激な格子振動により、結晶中にベース電流増
加の原因となる再結合中心（結晶欠陥・転位あるいは不
純物の偏析など）が徐々に導入されていく。さらにこの
増加した再結合中心が新たな再結合を生成し、ベース電
流が経時的に増加していく。したがってこれを解決する
方法として (1)初期の非発光性再結合中心密度を極力低く抑えるこ
と。 (2)例え非発光性再結合で過剰な格子振動が生じても、
これによって再結合中心が導入されにくい結晶にする。 ことが考えられる。
において、ベース電流が増加するという現象は次のよう
に理解できる。例えばｎｐｎ型トランジスタの動作状態
では、電子がエミッタからベースに注入される。ベース
では、その不純物濃度および再結合中心密度に応じて電
子・正孔再結合が起こる。このうち、非発光性の再結合
は電子の持つエネルギーを格子振動として結晶に与え
る。この過激な格子振動により、結晶中にベース電流増
加の原因となる再結合中心（結晶欠陥・転位あるいは不
純物の偏析など）が徐々に導入されていく。さらにこの
増加した再結合中心が新たな再結合を生成し、ベース電
流が経時的に増加していく。したがってこれを解決する
方法として (1)初期の非発光性再結合中心密度を極力低く抑えるこ
と。 (2)例え非発光性再結合で過剰な格子振動が生じても、
これによって再結合中心が導入されにくい結晶にする。 ことが考えられる。
【０００８】この両者の目的でヘテロ接合バイポーラト
ランジスタを形成する場合にエネルギー禁制帯幅を決定
する構成元素および導電型を決定する不純物元素に加
え、構成元素と等電荷の元素を添加する。具体的には、
ヘテロ接合バイポーラトランジスタのベースにインジウ
ムまたはアンチモンを添加する。また、ヘテロ接合バイ
ポーラトランジスタのエミッタにリン，インジウム，イ
ンジウムおよびリン，アンチモンまたはアンチモンおよ
びリンを添加する。また、ヘテロ接合バイポーラトラン
ジスタのコレクタにリン，インジウムまたはインジウム
およびリン，アンチモンまたはアンチモンおよびリンを
添加する。これらによりベースあるいはエミッタの格子
歪量を一定の範囲内に設定する。
ランジスタを形成する場合にエネルギー禁制帯幅を決定
する構成元素および導電型を決定する不純物元素に加
え、構成元素と等電荷の元素を添加する。具体的には、
ヘテロ接合バイポーラトランジスタのベースにインジウ
ムまたはアンチモンを添加する。また、ヘテロ接合バイ
ポーラトランジスタのエミッタにリン，インジウム，イ
ンジウムおよびリン，アンチモンまたはアンチモンおよ
びリンを添加する。また、ヘテロ接合バイポーラトラン
ジスタのコレクタにリン，インジウムまたはインジウム
およびリン，アンチモンまたはアンチモンおよびリンを
添加する。これらによりベースあるいはエミッタの格子
歪量を一定の範囲内に設定する。
【０００９】
【作用】等電荷元素を添加した場合のベース格子歪み量
とヘテロ接合バイポーラトランジスタの寿命との関係を
インジウムを添加した例を用いて説明する。図１は、図
５の炭素ドープｐ型ＧａＡｓベース層３にインジウムを
添加したインジウム添加炭素ドープｐ型ＧａＡｓベース
層１３を用いたヘテロ接合バイポーラトランジスタの構
成を示す例である。この場合、図８に示すようにベース
格子歪み量Δａ（％）＝（ａB −ａC ）／ａC （ここで
ａB はベースの格子定数、ａC はコレクタの格子定数）
に応じて素子寿命が顕著に変化する。すなわち炭素を含
むベース層にインジウムを添加し、ベース層の格子歪み
量をコレクタ層の格子定数（ベース層に接している２つ
の層、つまりエミッタ層とコレクタ層との格子定数を比
較し、その小さい方）を基準として０＜Δａ／ａ＜＋８
×１０-4の範囲を設定することにより、ヘテロ接合バイ
ポーラトランジスタの寿命を１桁以上向上させることが
できる。これをインジウムを添加しない従来のヘテロ接
合バイポーラトランジスタと比較すると、図９に示すよ
うに初期の電流増幅率が大きく、かつ経時的に電流増幅
率の低下がないヘテロ接合バイポーラトランジスタが得
られることになる。
とヘテロ接合バイポーラトランジスタの寿命との関係を
インジウムを添加した例を用いて説明する。図１は、図
５の炭素ドープｐ型ＧａＡｓベース層３にインジウムを
添加したインジウム添加炭素ドープｐ型ＧａＡｓベース
層１３を用いたヘテロ接合バイポーラトランジスタの構
成を示す例である。この場合、図８に示すようにベース
格子歪み量Δａ（％）＝（ａB −ａC ）／ａC （ここで
ａB はベースの格子定数、ａC はコレクタの格子定数）
に応じて素子寿命が顕著に変化する。すなわち炭素を含
むベース層にインジウムを添加し、ベース層の格子歪み
量をコレクタ層の格子定数（ベース層に接している２つ
の層、つまりエミッタ層とコレクタ層との格子定数を比
較し、その小さい方）を基準として０＜Δａ／ａ＜＋８
×１０-4の範囲を設定することにより、ヘテロ接合バイ
ポーラトランジスタの寿命を１桁以上向上させることが
できる。これをインジウムを添加しない従来のヘテロ接
合バイポーラトランジスタと比較すると、図９に示すよ
うに初期の電流増幅率が大きく、かつ経時的に電流増幅
率の低下がないヘテロ接合バイポーラトランジスタが得
られることになる。
【００１０】これは、インジウムを添加してベース層の
格子歪みを所定の範囲内に設定することにより、ＧａＡ
ｓ中の非発光性再結合中心密度が低減され、さらに非発
光性再結合が生じても再結合中心が導入されにくい結晶
になっていることを示している。この理由は、炭素ドー
プにより、（Ａｌ）ＧａＡｓベース層は格子が収縮する
方向に歪んでおり、この収縮歪みにより、結晶が劣化し
やすい状態になっている。これに対してＧａおよびＡｓ
よりも原子半径の大きいインジウムまたはアンチモンを
添加した場合、格子はむしろ膨張する方向に歪み、この
方が非発光性再結合によって生ずる過剰な格子振動に対
して結晶が安定になるためである。ベース層の格子定数
がエミッタ層の格子定数およびコレクタ層の格子定数か
ら所定の範囲内にあることも重要である。また、炭素ド
ープ（Ａｌ）ＧａＡｓベース層中の不純物水素濃度の低
減もヘテロ接合バイポーラトランジスタの寿命向上に有
効に働くと考えられる。
格子歪みを所定の範囲内に設定することにより、ＧａＡ
ｓ中の非発光性再結合中心密度が低減され、さらに非発
光性再結合が生じても再結合中心が導入されにくい結晶
になっていることを示している。この理由は、炭素ドー
プにより、（Ａｌ）ＧａＡｓベース層は格子が収縮する
方向に歪んでおり、この収縮歪みにより、結晶が劣化し
やすい状態になっている。これに対してＧａおよびＡｓ
よりも原子半径の大きいインジウムまたはアンチモンを
添加した場合、格子はむしろ膨張する方向に歪み、この
方が非発光性再結合によって生ずる過剰な格子振動に対
して結晶が安定になるためである。ベース層の格子定数
がエミッタ層の格子定数およびコレクタ層の格子定数か
ら所定の範囲内にあることも重要である。また、炭素ド
ープ（Ａｌ）ＧａＡｓベース層中の不純物水素濃度の低
減もヘテロ接合バイポーラトランジスタの寿命向上に有
効に働くと考えられる。
【００１１】ここでは、ベース格子歪み量の規定の重要
性について説明したが、非発光性再結合はエミッタ層で
も生じ得るので、エミッタ層に関しても同様に格子歪み
量の規定が重要となる。さらにコレクタ層の格子定数を
等電荷元素添加により変化させてベース層のコレクタ層
に対する格子歪み量を調節しても構わない。
性について説明したが、非発光性再結合はエミッタ層で
も生じ得るので、エミッタ層に関しても同様に格子歪み
量の規定が重要となる。さらにコレクタ層の格子定数を
等電荷元素添加により変化させてベース層のコレクタ層
に対する格子歪み量を調節しても構わない。
【００１２】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。 （実施例） 図１は、本発明によるヘテロ接合バイポーラトランジス
タの一実施例による構成を示す断面図であり、ＡｌＧａ
Ａｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの炭
素ドープＧａＡｓベース層にインジウムを添加した例で
ある。同図において、半絶縁性ＧａＡｓ基板Ｓ上にｎ型
ＧａＡｓコレクタバッファ層１，アンドープＧａＡｓコ
レクタ層２，インジウム添加炭素ドープｐ型ＧａＡｓベ
ース層１３，ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層４およ
びｎ型ＩｎＧａＡｓエミッタキャップ層５を順次エピタ
キシャル成長する。これをメサ型に加工し、ＷＳｉ／Ｗ
からなるエミッタ電極６，Ｔｉ／Ｗからなるベース電極
７およびＡｕＧｅ／Ｎｉからなるコレクタ電極８を形成
する。なお、９は素子間分離層、１０は絶縁膜である。
説明する。 （実施例） 図１は、本発明によるヘテロ接合バイポーラトランジス
タの一実施例による構成を示す断面図であり、ＡｌＧａ
Ａｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの炭
素ドープＧａＡｓベース層にインジウムを添加した例で
ある。同図において、半絶縁性ＧａＡｓ基板Ｓ上にｎ型
ＧａＡｓコレクタバッファ層１，アンドープＧａＡｓコ
レクタ層２，インジウム添加炭素ドープｐ型ＧａＡｓベ
ース層１３，ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層４およ
びｎ型ＩｎＧａＡｓエミッタキャップ層５を順次エピタ
キシャル成長する。これをメサ型に加工し、ＷＳｉ／Ｗ
からなるエミッタ電極６，Ｔｉ／Ｗからなるベース電極
７およびＡｕＧｅ／Ｎｉからなるコレクタ電極８を形成
する。なお、９は素子間分離層、１０は絶縁膜である。
【００１３】インジウムの濃度は、炭素濃度に応じてベ
ース層の格子歪みが０＜Δａ／ａ＜＋８×１０-4の範囲
となるように決められる。また、ベース層の格子定数
は、０＜Δａ／ａ＜＋８×１０-4の範囲で徐々に変化さ
せても良い。
ース層の格子歪みが０＜Δａ／ａ＜＋８×１０-4の範囲
となるように決められる。また、ベース層の格子定数
は、０＜Δａ／ａ＜＋８×１０-4の範囲で徐々に変化さ
せても良い。
【００１４】なお、前述した実施例においては、ベース
層にインジウムを添加した場合について説明したが、イ
ンジウムに代えてアンチモンを添加しても同様な効果が
得られる。
層にインジウムを添加した場合について説明したが、イ
ンジウムに代えてアンチモンを添加しても同様な効果が
得られる。
【００１５】（参考例１） 図２は、本発明によるヘテロ接合バイポーラトランジス
タの参考例による構成を示す断面図であり、ＡｌＧａＡ
ｓ／ＧａＡｓヘテロ接合バイポーラトランジスタのベー
ス領域をインジウム添加炭素ドープＧａＡｓと炭素ドー
プＧａＡｓとの積層歪構造とした例である。同図におい
て、半絶縁性ＧａＡｓ基板Ｓ上にｎ型ＧａＡｓコレクタ
バッファ層１，アンドープＧａＡｓコレクタ層２，イン
ジウム添加炭素ドープＩｎＧａＡｓ層と炭素ドープＧａ
Ａｓ層との複数（ｎ≧１）積層構造からなる積層歪ベー
ス層２３，ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層４および
ｎ型ＩｎＧａＡｓエミッタキャップ層５を順次エピタキ
シャル成長する。これをメサ型に加工し、ＷＳｉ／Ｗか
らなるエミッタ電極６，Ｔｉ／Ｗからなるベース電極７
およびＡｕＧｅ／Ｎｉからなるコレクタ電極８を形成す
る。なお、９は素子間分離層、１０は絶縁膜である。
タの参考例による構成を示す断面図であり、ＡｌＧａＡ
ｓ／ＧａＡｓヘテロ接合バイポーラトランジスタのベー
ス領域をインジウム添加炭素ドープＧａＡｓと炭素ドー
プＧａＡｓとの積層歪構造とした例である。同図におい
て、半絶縁性ＧａＡｓ基板Ｓ上にｎ型ＧａＡｓコレクタ
バッファ層１，アンドープＧａＡｓコレクタ層２，イン
ジウム添加炭素ドープＩｎＧａＡｓ層と炭素ドープＧａ
Ａｓ層との複数（ｎ≧１）積層構造からなる積層歪ベー
ス層２３，ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層４および
ｎ型ＩｎＧａＡｓエミッタキャップ層５を順次エピタキ
シャル成長する。これをメサ型に加工し、ＷＳｉ／Ｗか
らなるエミッタ電極６，Ｔｉ／Ｗからなるベース電極７
およびＡｕＧｅ／Ｎｉからなるコレクタ電極８を形成す
る。なお、９は素子間分離層、１０は絶縁膜である。
【００１６】ここでは、ＧａＡｓベース層での例を示し
たが、ＡｌＧａＡｓベース層でも同様である。また、各
層の厚さは１０ｎｍ以下で相互の格子定数差が１×１０
-4から１×１０-2であるように形成できる。さらに炭素
を変調ドープすることで歪量を変化させても良い。な
お、前述した参考例１においては、インジウムを添加し
た場合について説明したが、インジウムに代えてアンチ
モンを添加しても同様な効果が得られる。
たが、ＡｌＧａＡｓベース層でも同様である。また、各
層の厚さは１０ｎｍ以下で相互の格子定数差が１×１０
-4から１×１０-2であるように形成できる。さらに炭素
を変調ドープすることで歪量を変化させても良い。な
お、前述した参考例１においては、インジウムを添加し
た場合について説明したが、インジウムに代えてアンチ
モンを添加しても同様な効果が得られる。
【００１７】（参考例２） 図３は、本発明によるヘテロ接合バイポーラトランジス
タのさらに他の参考例による構成を示す断面図であり、
ＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジ
スタのＡｌＧａＡｓエミッタ層にリンを添加した例であ
る。同図において、半絶縁性ＧａＡｓ基板Ｓ上にｎ型Ｇ
ａＡｓコレクタバッファ層１，アンドープＧａＡｓコレ
クタ層２，炭素ドープｐ型ＧａＡｓベース層３，リン添
加ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層１４およびｎ型Ｉ
ｎＧａＡｓエミッタキャップ層５を順次エピタキシャル
成長する。これをメサ型に加工し、ＷＳｉ／Ｗからなる
エミッタ電極６，Ｔｉ／Ｗからなるベース電極７および
ＡｕＧｅ／Ｎｉからなるコレクタ電極８を形成する。な
お、９は素子間分離層、１０は絶縁膜である。
タのさらに他の参考例による構成を示す断面図であり、
ＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジ
スタのＡｌＧａＡｓエミッタ層にリンを添加した例であ
る。同図において、半絶縁性ＧａＡｓ基板Ｓ上にｎ型Ｇ
ａＡｓコレクタバッファ層１，アンドープＧａＡｓコレ
クタ層２，炭素ドープｐ型ＧａＡｓベース層３，リン添
加ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層１４およびｎ型Ｉ
ｎＧａＡｓエミッタキャップ層５を順次エピタキシャル
成長する。これをメサ型に加工し、ＷＳｉ／Ｗからなる
エミッタ電極６，Ｔｉ／Ｗからなるベース電極７および
ＡｕＧｅ／Ｎｉからなるコレクタ電極８を形成する。な
お、９は素子間分離層、１０は絶縁膜である。
【００１８】ここで、リン濃度は、エミッタ層の格子歪
みを制御すべく、エミッタ層１４のＡｌ組成に応じて変
化させる。また、エミッタ層の格子定数はエミッタ領域
内で徐々に変化させても良い。
みを制御すべく、エミッタ層１４のＡｌ組成に応じて変
化させる。また、エミッタ層の格子定数はエミッタ領域
内で徐々に変化させても良い。
【００１９】なお、前述した参考例２においては、エミ
ッタ層にリンを添加した場合について説明したが、リン
に代えてインジウム，インジウムおよびリン，アンチモ
ンまたはアンチモンおよびリンを添加して格子定数を所
定の範囲内に設定しても、同様の効果が得られる。
ッタ層にリンを添加した場合について説明したが、リン
に代えてインジウム，インジウムおよびリン，アンチモ
ンまたはアンチモンおよびリンを添加して格子定数を所
定の範囲内に設定しても、同様の効果が得られる。
【００２０】（参考例３） 図４は、本発明によるヘテロ接合バイポーラトランジス
タの他の参考例による構成を示す断面図であり、ＡｌＧ
ａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの
ＧａＡｓコレクタ層にリンを添加した例である。同図に
おいて、半絶縁性ＧａＡｓ基板Ｓ上にｎ型ＧａＡｓコレ
クタバッファ層１，リン添加アンドープＧａＡｓコレク
タ層１２，炭素ドープｐ型ＧａＡｓベース層３，ｎ型Ａ
ｌ0.3 Ｇａ0.7 Ａｓエミッタ層４およびｎ型ＩｎＧａＡ
ｓエミッタキャップ層５を順次エピタキシャル成長す
る。これをメサ型に加工し、ＷＳｉ／Ｗからなるエミッ
タ電極６，Ｔｉ／Ｗからなるベース電極７およびＡｕＧ
ｅ／Ｎｉからなるコレクタ電極８を形成する。なお、９
は素子間分離層、１０は絶縁膜である。
タの他の参考例による構成を示す断面図であり、ＡｌＧ
ａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの
ＧａＡｓコレクタ層にリンを添加した例である。同図に
おいて、半絶縁性ＧａＡｓ基板Ｓ上にｎ型ＧａＡｓコレ
クタバッファ層１，リン添加アンドープＧａＡｓコレク
タ層１２，炭素ドープｐ型ＧａＡｓベース層３，ｎ型Ａ
ｌ0.3 Ｇａ0.7 Ａｓエミッタ層４およびｎ型ＩｎＧａＡ
ｓエミッタキャップ層５を順次エピタキシャル成長す
る。これをメサ型に加工し、ＷＳｉ／Ｗからなるエミッ
タ電極６，Ｔｉ／Ｗからなるベース電極７およびＡｕＧ
ｅ／Ｎｉからなるコレクタ電極８を形成する。なお、９
は素子間分離層、１０は絶縁膜である。
【００２１】リン濃度は、コレクタ層に対するベース層
の格子歪みが０＜Δａ／ａ＜＋８×１０-4の範囲となる
ように決められる。なお、前述した参考例３において
は、コレクタ層にリンを添加した場合について説明した
が、リンに代えてインジウム，インジウムおよびリン，
アンチモンまたはアンチモンおよびリンを添加してベー
ス層のコレクタ層に対する格子歪みを所定の範囲内に設
定しても良い。
の格子歪みが０＜Δａ／ａ＜＋８×１０-4の範囲となる
ように決められる。なお、前述した参考例３において
は、コレクタ層にリンを添加した場合について説明した
が、リンに代えてインジウム，インジウムおよびリン，
アンチモンまたはアンチモンおよびリンを添加してベー
ス層のコレクタ層に対する格子歪みを所定の範囲内に設
定しても良い。
【００２２】
【発明の効果】以上、説明したように本発明によれば、
経時的に電流増幅率の低下がないヘテロ接合バイポーラ
トランジスタを得ることができるという極めて優れた効
果を有する。
経時的に電流増幅率の低下がないヘテロ接合バイポーラ
トランジスタを得ることができるという極めて優れた効
果を有する。
【図１】本発明によるヘテロ接合バイポーラトランジス
タの一実施例による構成を示す断面図である。
タの一実施例による構成を示す断面図である。
【図２】本発明によるヘテロ接合バイポーラトランジス
タの参考例による構成を示す断面図である。
タの参考例による構成を示す断面図である。
【図３】本発明によるヘテロ接合バイポーラトランジス
タのさらに他の参考例による構成を示す断面図である。
タのさらに他の参考例による構成を示す断面図である。
【図４】本発明によるヘテロ接合バイポーラトランジス
タの他の参考例による構成を示す断面図である。
タの他の参考例による構成を示す断面図である。
【図５】従来のヘテロ接合バイポーラトランジスタの構
成を示す断面図である。
成を示す断面図である。
【図６】従来のヘテロ接合バイポーラトランジスタの特
性劣化現象を示す図である。
性劣化現象を示す図である。
【図７】従来のヘテロ接合バイポーラトランジスタの特
性劣化現象を示す図である。
性劣化現象を示す図である。
【図８】ヘテロ接合バイポーラトランジスタの寿命と格
子歪み量との関係を示す図である。
子歪み量との関係を示す図である。
【図９】従来および本発明によるヘテロ接合バイポーラ
トランジスタの電流増幅率の経時変化を示す図である。
トランジスタの電流増幅率の経時変化を示す図である。
Ｓ 半絶縁性ＧａＡｓ基板 １ ｎ型ＧａＡｓコレクタバッファ層 ２ アンドープＧａＡｓコレクタ層 ３ 炭素ドープｐ型ＧａＡｓベース層 ４ ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層４ ５ ｎ型ＩｎＧａＡｓエミッタキャップ層 ６ エミッタ電極 ７ ベース電極 ８ コレクタ電極 ９ 素子間分離層 １０ 絶縁膜 １２ リン添加アンドープＧａＡｓコレクタ層 １３ インジウム添加炭素ドープｐ型ＧａＡｓベース
層 １４ リン添加ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層 ２３ 炭素ドープ（ＩｎＧａＡｓ／ＧａＡｓ）ｎ（≧
１）積層歪ベース層
層 １４ リン添加ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層 ２３ 炭素ドープ（ＩｎＧａＡｓ／ＧａＡｓ）ｎ（≧
１）積層歪ベース層
フロントページの続き (72)発明者 中島 長明 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 永野 仁 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平４−102312（ＪＰ，Ａ) 特開 平４−33372（ＪＰ，Ａ) 特開 平５−299340（ＪＰ，Ａ) 特開 平５−251460（ＪＰ，Ａ) 特開 平５−175226（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/205 H01L 29/737
Claims (1)
- 【請求項１】 エミッタ領域，ベース領域およびコレク
タ領域から構成され、前記ベース領域が炭素を含むＧａ
Ａｓまたは炭素を含むＡｌＧａＡｓから構成されている
ヘテロ接合バイポーラトランジスタにおいて、 前記ベース領域は、前記コレクタ領域に対する前記ベー
ス領域の格子歪み量（Δａ／ａ）が０＜Δａ／ａ＜＋８
×１０ -4 となる濃度のインジウムまたはアンチモンを含
むことを特徴とするヘテロ接合バイポーラトランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13237293A JP3314183B2 (ja) | 1992-05-20 | 1993-05-12 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-127739 | 1992-05-20 | ||
| JP12773992 | 1992-05-20 | ||
| JP13237293A JP3314183B2 (ja) | 1992-05-20 | 1993-05-12 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637105A JPH0637105A (ja) | 1994-02-10 |
| JP3314183B2 true JP3314183B2 (ja) | 2002-08-12 |
Family
ID=26463622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13237293A Expired - Lifetime JP3314183B2 (ja) | 1992-05-20 | 1993-05-12 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3314183B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107115A (ja) * | 1994-10-04 | 1996-04-23 | Nec Corp | 半導体装置の製造方法 |
| US6765242B1 (en) * | 2000-04-11 | 2004-07-20 | Sandia Corporation | Npn double heterostructure bipolar transistor with ingaasn base region |
| JP2004172582A (ja) | 2002-10-30 | 2004-06-17 | Sharp Corp | ヘテロ接合バイポーラトランジスタ |
| JP6233724B2 (ja) * | 2013-03-19 | 2017-11-22 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
-
1993
- 1993-05-12 JP JP13237293A patent/JP3314183B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0637105A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360105B2 (ja) | 半導体装置の製造方法 | |
| US6611008B2 (en) | Heterojunction bipolar transistor capable of restraining the conductivity modulation of the ballast layer | |
| JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US6355947B1 (en) | Heterojunction bipolar transistor with band gap graded emitter | |
| KR920006434B1 (ko) | 공진 터널링 장벽구조장치 | |
| JPH08250509A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| JP3314183B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0548078A (ja) | ヘテロ接合バイポーラトランジスタおよびそれを用いた回路 | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JPH09162194A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0992847A (ja) | トンネル型半導体素子 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JP2015095552A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子 | |
| JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3601305B2 (ja) | 半導体装置 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2000223497A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |