JP3751051B2 - 位相シフトマスクパターニングのためのｉ線ステッパリソグラフィ法 - Google Patents
位相シフトマスクパターニングのためのｉ線ステッパリソグラフィ法 Download PDFInfo
- Publication number
- JP3751051B2 JP3751051B2 JP18011095A JP18011095A JP3751051B2 JP 3751051 B2 JP3751051 B2 JP 3751051B2 JP 18011095 A JP18011095 A JP 18011095A JP 18011095 A JP18011095 A JP 18011095A JP 3751051 B2 JP3751051 B2 JP 3751051B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- phase shift
- psm
- gate level
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の分野】
本発明は、光学リソグラフィパターニングプロセスにおいて位相シフトマスキングを用いた集積回路の製造の分野に関する。
【０００２】
【発明の背景】
光学リソグラフィは、集積回路において回路パターンを形成するために用いられる優れた技術である。典型的には、紫外光がマスクを介して放射される。マスクは、機能的に、通常の写真術で用いられる「ネガ」と類似している。しかし、典型的なマスクは、種々の「グレー」レベルを有する通常のネガとは異なり、完全に光透過性の領域および完全に光非透過性の領域しかもたない。通常の写真術でネガからプリントを行なう場合と同じようにして、フォトレジスト層で被覆されている半導体ウェハにマスクのパターンを転写することができる。光学レンズ系は、マスクパターンの焦点をフォトレジスト層の表面に合わせる。露光されたフォトレジスト層は現像される、すなわち、露光された／露光されていない領域が化学的に除去される。結果として得られたフォトレジストパターンはその後、ウェハ上のその下にある領域をエッチングするためのマスクとして用いられる。
【０００３】
近年、ウェハ上のトランジスタの数を増加する要求が高まり、パターン形状のサイズを小さくすることが必要となってきているが、サイズを小さくすると回折効果が生じてしまい、このため、パターン形状のサイズをさらに小さくすることは困難となっている。電子装置に関するＩＥＥＥ会報（IEEE Transactions on Electron Devices ）Vol., ED-29, Nov. 12, Dec. 1982 pp.1828-1836「位相シフトマスクを用いたフォトリソグラフィにおける解像度の向上（Improving Resolution in Photolithography with a Phase Shifting Mask ）」に報告されているようなレベンソン（Levenson）他の業績が達成されるまでは、一般に光学リソグラフィでは、０．５ミクロン未満のサイズのパターン形状の場合、より高密度のパターニングの要件を支持することができないであろうと考えられていた。この形状の寸法では、最良の解像度を得るためには、レンズ系で得ることができる最大の開口数（ＮＡ）が必要であった。しかし、レンズ系の被写界深度はＮＡに反比例し、集積回路の表面を光学的に平坦にすることができないため、優れた解像度が得られた場合に優れた焦点は得られず、光学リソグラフィの有用性はその限界に達したと思われていた。しかし、レベンソンの文献では、回折効果を克服するために、打消し合う干渉の概念を用いた新しい位相シフトの概念をマスク製造技術分野に導入した。
【０００４】
回折効果を有する通常のフォトリソグラフィは、図１（Ａ）〜図１（Ｄ）に示されている。開口Ｐ１およびＰ２がより密接するに従って、Ｎは小さくなり、図１（Ｂ）に見られるように、Ｐ１およびＰ２を通過する光振幅光線は回折効果のため重なり合い始める。これらの重なり合った部分により、フォトレジスト層に当たる光のウェハでの強度は図１（Ｄ）に示されるようになる。したがって、回折のため、ウェハの光の強度はＰ１とＰ２との間の領域において鮮明なコントラスト解像度を持たない。
【０００５】
図２（Ａ）〜図２（Ｄ）に示されるように、マスク基板材料（図２（Ａ）の５１、図２（Ｂ）の５１′）を透過する光の波形の特性は、マスク材料から出ていく光の振幅の位相が、光線が基板材料において移動する距離、すなわち、厚さｔ1 およびｔ2 の関数となるようになる。厚さｔ2 を（ｎ−１）（ｔ2 ）がちょうど１／２λと等しくなるようにすることによって（ここで、λはマスク材料における光の波長であり、ｎは加えられたまたは減じられた自然材料の屈折率である）、開口Ｐ２から出ていく光の振幅は開口Ｐ１を出ていく光の振幅と逆位相となる。これは、回折効果と干渉の打消の使用とを示す図２（Ｃ）に示されている。フォトレジスト材料は、ウェハにおける光の強度に反応する。逆位相の光はそれらが重なる所で互いに打消し合い、図２（Ｄ）に示されるように強度は結果として得られる振幅の二乗に比例するため、コントラスト解像度はパターンに戻される。
【０００６】
図２（Ａ）および図２（Ｂ）は、干渉位相シフトを得るための２つの異なる方法を示している。図２（Ａ）では、光は、堆積層５２を介してより長い距離を通過する。図２（Ｂ）では、領域Ｐ２の光は、ウェハ５１′にエッチングされた溝５２′があるため、より短い距離を通過する。
【０００７】
位相シフトマスクは現在周知であり、多くの種類の位相シフトマスクが用いられてきており、回路および装置（Circuits and Devices）、１９９３年３月、２８〜３５頁のビィ・ジェイ・リン（B. J. Lin ）による「エッジを得る位相シフトマスク（Phase-Shifting Masks Gain an Edge ）」により詳細に記載されている。図２（Ａ）および図２（Ｂ）の構成は、交替位相シフトマスキング（ＡＰＳＭ）と呼ばれている。何人かの研究者が種々の位相シフト技術を比較し、ＡＰＳＭのアプローチがＩ線ステッパを用いて±０．３４ミクロンの被写界深度で０．２５ミクロン以下の解像度を達成できることが証明された唯一の既知の方法であることを示している。交替ＰＳＭは、暗フィールドマスクおよび明フィールドマスクのものにおいて実現することができる。交替ＰＳＭに暗フィールドの戦略を用いる場合、ネガ型フォトレジストを用いなければならず、明フィールドを用いる場合、ポジ型フォトレジストを用いなければならない。ＵＶにさらされるポジ型レジスト部は、現像の間に取除かれ、ネガ型レジストの場合にはその逆である。
【０００８】
図３に示されるように、バイナリマスクを作りかつ用いるためのプロセスは高度にコンピュータ化されている。複雑な集積回路の設計者は、現在、コンピュータの端末で作業を行ない、コンピュータにおいて、ある予め定められた設計規則８０に従わなければならない回路設計を特定する。最初の設計は、設計規則検査器ソフトウェア８８を用いて確認される。したがって、機能的設計が終了すると、計算機援用設計ツールプログラム８１は自動的に、設計どおりにマスクを製造するための標準的な既知のデータフォーマットでデータを表わすＰＧテープ８２と呼ばれるデジタルビットマップまたはベクタファイルを作り出す。その後、これらのデジタルファイルは、集積回路の各層のためのマスクパターンを含む、典型的には拡大された、たとえば５倍の物理レチクル８３となるマスク製造のための自動的なプロセスを制御するために用いられる。その後、マスクは典型的には、ウェハステッパ（ステップアンドリピート光学ツール）８４に取付けられ、このウェハステッパ８４は、フォトレジスト層８５を物理的な位置で露光し、ウェハを移動させ、すなわち、ステッピングを行ない、隣接する位置で同じ露光を繰返すことによって、リソグラフィによる露光をウェハ８７上で自動的に繰返し行なう。
【０００９】
現在のところ、さまざまな困難のため、一般にマスク形成プログラムによって交替位相シフトマスクを自動的に設計することはできない。このため、マスク設計者は自ら時間のかかる面倒な分析を行なわなければならず、ＰＳＭの製造コストが非常に増加している。
【００１０】
交替ＰＳＭに関する問題は、暗フィールド／ネガ型レジストの戦略では密度の低いラインパターンに関してはあまり成果が得られず、明フィールド／ポジ型レジストの戦略ではマスクの０°／１８０°の遷移に対応して不所望な不透明ラインを作り出してしまうことである。
【００１１】
したがって、隔離したパターンのためにＰＳＭを用いるためには、明フィールド／ポジ型レジストの戦略に関する問題を解決し、０°／１８０°の遷移に沿って形成される不所望な不透明ラインによる影響をなくすための補償またはトリムマスクを自動的に作るための方法を開発しなければならない。
【００１２】
【発明の概要】
本発明の目的は、ポジ型フォトレジストによる明フィールドフォトリソグラフィを用いて集積回路のパターニングを向上するための方法を提供することである。
【００１３】
本発明の他の目的は、０°／１８０°の遷移による影響を補償する集積回路のゲートレベルパターニングのための位相シフトマスキングの設計を簡略化することである。
【００１４】
本発明のさらに他の目的は、ゲートパターンが集積回路の活性領域パターンの上にある集積回路領域においてのみゲートレベルパターンの寸法制御を向上するために位相シフトエレメントを与えるゲートレベルパターニングのための位相シフトマスクを規定する方法を提供することである。
【００１５】
本発明のさらに他の目的は、ゲートパターンが集積回路の活性領域パターンの上にある集積回路領域においてゲートパターンを最大限に縮小することができるＰＳＭ法を提供することである。
【００１６】
本発明のさらに他の目的は、本発明の改良されたＰＳＭ法を用いることにより、ゲートレベルパターンのより優れた臨界寸法制御を有する集積回路を製造することである。
【００１７】
本発明のさらに他の目的は、ＩＣ論理回路設計を自動的に分析し、論理回路のための交替ＰＳＭを製造するための容認されている規格に従ったデジタルファイルを与えるプロセスを提供することである。
【００１８】
【好ましい実施例の詳細な説明】
一般に、交替ＰＳＭレイアウトの設計では、集積回路の応用のために明フィールドを用いるマスクをコンピュータで自動的に設計することができない、とＰＳＭリソグラフィに精通した人々によって考えられている。明フィールド設計では、結果として得られるウェハ上に形成されるべき導電性ライン、典型的にはドープされた低抵抗ポリシリコン、またはタングステンシリサイドもしくはその均等物の位置および形状に対応するようにＰＳＭマスクの不透明領域を用い、明フィールドマスクと組合せてポジ型フォトレジストを用いなければならない。このＰＳＭを用いた明フィールド設計には、隔離されたゲートに関して解像度が向上するという点で、論理ゲートのレイアウトに関して非常に重要な利点がある。しかし、これには、すべての０°と１８０°との境界の領域に沿って暗いラインが形成されるという不利な点もある。現在のところ、明フィールド交替ＰＳＭは、各ＰＳＭ設計を人間の手で調べ、各０°領域と各１８０°領域とを分離する位相シフト遷移補償領域を挿入するか、または位相シフト補償領域を持たないＰＳＭとともに用いるべきトリムマスクを人間の手で設計することによって設計しなければならない。
【００１９】
交替ＰＳＭの問題点を軽減しかつそれに対する自動的方法による解決法を与えるために、本出願人は、論理回路に関して確実に作用すると思われる明フィールド交替ＰＳＭを設計し、かつ論理回路のゲートサイズを確実に縮小するためのアプローチを提案する。このアプローチの基本となる前提は、ゲートレベルＰＳＭマスクのうち、標準的なゲートレベルパターン設計によって得られたゲートラインが活性半導体（ＮおよびＰ）が形成されるべき領域の上に置かれるであろう領域のみに交替位相シフトを適用することである。Ｘが第１の関数でありＹが第２の関数である場合、ブール代数では、共通の重なった領域は交わりと呼ばれ、Ｚ＝Ｘ∩Ｙとして表わされる。（これは、「ＡＮＤ」関数とも呼ばれる。）以下、この重なった領域を「交わり」と表わす。
【００２０】
図４を参照して、説明のために、集積回路の半導体ウェハに形成されるべき回路の「ドープされた」活性領域３０〜３８のレイアウトをコンピュータで一定尺度に応じて作りプリントアウトした架空の図を示している。図４において活性領域のレイアウトの上に重ねて示されているのは、コンピュータで作った黒いラインであり、これらは、ポリラインと呼ばれるゲートパターン４０〜４９を表わしており、活性領域と同じスケールでプリントされており、図４の架空の図では、それらが目標回路の活性領域に関して配置されるであろう位置とちょうど同じ位置に配置されている。この設計のポリラインの幅寸法が非常に小さくなければならないため、マスクの像が通常のバイナリフォトリソグラフィによって作られた場合に光の回折効果によってその像が悪化してしまうと想定すると、本発明の方法を適用するには、交替明フィールドＰＳＭおよびそのようなマスクを用いた集積回路を自動的に作る必要がある。
【００２１】
図５は、空間分析によって決定される斜線で示した領域５０を示しており、これらの領域は、図４のポリゲートライン４０〜４９と図４の半導体ウェハ活性領域３０〜３８との交わりをコンピュータで作ったもの表わしている。交わりのプロットを作る方法は多数ある。１つのアプローチは、コンピュータで画素ごとに論理ＡＮＤ関数、すなわちＸ・Ｙを行なうことであり、ここで、Ｘは図４の活性領域を空間的に表わしたものであり、Ｙは図４のゲートレベルの空間的なパターンである。図５は、図４の活性領域の輪郭領域も含む。次に、０°領域と１８０°領域とを、交わりの対向する辺に自動的に割当てるための機構を適用するためにコンピュータを用いる。図５において、コンピュータが分析を行ない、その後、０°領域および１８０°領域を各交わりの互いに対向する長辺に配置していることがわかる。所与の領域に位相を選択して配置するためのプログラムには制約がある。すなわち、これらの制約とは、（１）すべての交わりの長辺に０°と１８０°との境界部がなければならないこと、および（２）交わりの各長辺に沿った１８０°領域および０°領域は最小幅Ｗi を有していなければならず、その周りに補償領域として用いることができる領域を有していなければならないことである。補償領域は、幅Ｗc を有していなければならない。２つの交わりの間の領域が（２Ｗi ＋Ｗc ）未満であれば、これらの交わりの間の領域を合わせて、１つの０°または１８０°の位相領域にしなければならない。
【００２２】
図６は、０°領域の輪郭を削除してπ領域のみを示すように図５を書直したものである。残りの領域は、０位相であるとする。しかし、上で述べたように、明フィールド設計に関する問題のうちの１つは、位相が補償されなければ、１８０°領域と０°領域とが接するラインに対応して暗いラインがウェハ上に形成されることである。したがって、図７では、すべての１８０°領域とそれに接する０°領域との間に形成される遷移領域５１と呼ばれる領域が示されている。１８０°領域の周辺のうちで遷移領域５１によってインターフェースされていない部分は、１８０°領域が交わり領域５０に接している部分のみである。図７は、図４に示されるゲートレベルポリパターンを作り出すために１回だけ露光を行なうためのコンピュータで作った明フィールド交替ＰＳＭの一実施例を架空の図で表わすために、補償された１８０°領域上に生じる不透明ライン領域４１〜４９も含んでいる。単一露光ステップにおいて、ウェハ上にポジ型レジストを用いるとすると、ＰＳＭが図７の設計に従って製造される場合、図４の架空の図に示される、ゲートが層状にされた回路を作ることができる。
【００２３】
代替的には、２段階露光法を用いても図４に示されるゲートレベルポリパターンを得ることができる。図８は、各１８０°領域の周りに補償のための遷移領域がないことを除いて図７と同じである。上で述べたように、第１のステップでウェハ上のポジ型フォトレジストを図８の形の明フィールドＰＳＭを用いて露光すると、１８０°領域が０°領域に接するラインに沿って暗いラインが形成される。第１および第２の露光ステップが終了するまで現像を行なわなければ、図９の「トリム」マスクを用いてウェハに第２の露光を行なうことによってこれらの不所望な暗いラインを取除くことができる。このトリムマスクはすべての０°領域と１８０°領域のとの境界線に沿って光を透過させ、そのため、ポジ型フォトレジストの第２の露光を行なうことによってこれらの暗いラインが露光され、したがってレジストの現像の際に取除かれる。図１０は、トリムマスクのアライメントおよび構成の一実施例を説明するための図である。図１０（Ａ）は、１０２において１８０°領域と０°領域とに接する遷移ライン１１０を有する堆積された１８０°位相シフト領域１００の断面図である。図１０（Ｂ）には、エッチングされたシフタ１０５が示されており、０°領域から１８０°領域への遷移１１０′も示されている。図１０（Ａ）および図１０（Ｂ）のシフタマスクのためのトリムマスク１０７は、図１０（Ｃ）に示されている。トリムマスク１０７は、透過領域１１２の中心が遷移１１０と整列されるように整列される。トリムマスクを透過するＵＶ光はポジ型フォトレジストに当り、その領域を露光し、そのため、レジストの現像の際にその領域が除去される。（なお、レジストの現像後、露光されていないフォトレジストは保持されるべき領域の頂部上の適切な位置に残ることが当業者によって理解される。）フォトレジストがポリシリコンまたは金属層の頂部上にあるため、レジストを除去しウェハをエッチングすると、残っているレジストによってその下のラインは保護されウェハ表面上のレジストで覆われていないポリ（金属）が取除かれ、所望のゲートコンタクトパターンが得られる。
【００２４】
図１２（Ａ）および図１３を参照して、遷移補償領域５１の構成の実施例が示されている。遷移領域５１は、ステップ領域、好ましくは、π領域と０°領域との間に介在される１２０°（７１）、６０°（７０）等の２つ以上のステップ領域から構成され得る。場合によっては、１つのπ／２ステップ領域でも作用し得る。物理的には、これらの段階的にされた位相遷移領域は最小幅０．２λ／ＮＡを有していなければならず（ここで、λは露光波長であり、ＮＡはステッパの開口数である）、シフタを堆積する場合には図１３（Ａ）に従って構成することができ、または、シフタをエッチングする場合には図１３（Ｂ）に従って構成することができる。代替的には、ＰＳＭを堆積する場合、またはＰＳＭをエッチングする場合には、それぞれ、さらに多くの段階を有していてもよく、図１３（Ｃ）または図１３（Ｄ）に従った勾配のつけられた遷移を形成してもよい。
【００２５】
図１２（Ｂ）は、ＰＳＭゲートレベル設計法の他の実施例を示している。本出願人は、１８０°領域と０°領域との接する部分に一致する交わりに形成される暗い自然なラインを用いて可能な最も幅の狭いゲートを作ることが可能であると判断した。たとえば、開口数０．５、光源のパーシャルコヒーレンスファクタ０．５、露光波長３６５ｎｍのステッパおよび交替ＰＳＭを用いると、この最小ゲートは０．２ミクロンであった。図１２（Ｂ）に示されるように、本出願人は、別の代替例として、０°領域と１８０°領域とに接する自然な暗い遷移領域の上に位置するであろう図示されるようなマスク上の非常に幅の狭い不透明ライン７５を提供する。この幅の狭い不透明ラインは自然の幅である０．２ミクロンよりも非常にわずかに小さく、０．１８ミクロン、または製造の歩留りにおいて信頼性を得るのに必要ないかなる増分も可能である。
【００２６】
この幅の狭い不透明ラインは以下に示す３つの理由により望ましい。この３つの理由とは、（１）この幅の狭い不透明ラインによって、位相のエッジを隠すことにより、マスクの不透明層に対する位相シフト層のミスアライメントによって生じるウェハの像の変位が低減されること、（２）この幅の狭い不透明ラインによって、複数の位相段階による方法が用いられる場合の位相層のミスアライメントによって生じる１８０°と０°とに接する遷移部分で生じるライン幅の誤差が少なくなること、および（３）より急勾配でエッチングしたプロファイルであれば、典型的にはクロミウムからなる不透明ラインによって、フォトレジストよりもエッチングに対して頑強なマスクが得られること、である。
【００２７】
ステッパを用いた場合の自然のライン幅は０．２５＊λ／ＮＡとして規定され、ここで、λは励起波長であり、ＮＡは開口数である。
【００２８】
上述の手順は、図１１のフロー図により詳細に示されている。具体的には、ブロック１２０は、活性領域パターンとポリゲートコンタクトパターンとの交わりを決定するためのＡＮＤ動作を示している。次に、ブロック１２１では、位相シフトマスクなしで達成できる最小幅よりも小さいすべてのゲートが識別される。ブロック１２２は、ゲートとゲートとの間の間隔が遷移領域には小さすぎる、すなわち、２Ｗi ＋Ｗc 未満である場合の、互いに隣接する最小幅のゲートのグループ分けを識別するサブ分類ステップを示している。これらのグループ分けは、「スタック」と呼ばれる。スタックにないゲートは、隔離ゲート１２６として分類される。次に、ブロック１２２で識別された「スタック」は、分岐スタック１２３、奇数スタック１２４、または偶数スタック１２５にさらに細分される。
【００２９】
奇数スタックは、遷移領域のために十分に大きい両側の間隔で境界が定められる共通の活性領域に奇数の最小のゲートの交わりが生じるグループである。ブロック１３０では、最も左側の領域に１８０°の位相シフトを与え、その後ゲート間の領域の左から右に位相を次第に１８０°から０°にし、０°から１８０°にすることによってこれらの奇数スタック領域の位相をシフトする。
【００３０】
ブロック１２５において、偶数スタック領域は、遷移領域のために十分に大きい間隔で境界が定められる共通の活性領域に偶数の交わりが生じるグループである。この場合は、最も左側の領域に０°の位相シフトを与え、ゲート間の領域の左から右の位相を次第に０°から１８０°に、さらに１８０°から０°にするという戦略が取られる。
【００３１】
隔離領域１２６に関しては、不所望なラインの形成を避けるために、ゲートの一方側に遷移補償領域、すなわち、段階的にした位相または位相のステップが設けられる。
【００３２】
分岐領域は、１つの活性領域中の部分の境界が２つよりも多い最小ゲートによって定められる領域である。これは、奇数および偶数スタックとは対照的である。そのような分岐スタック領域に関しては、２つより多い交わりを有する中央領域に１８０°または０°のいずれか１つの位相を選択し、外方向に向かってあらゆる方向に作用させ、１つの交わりが各ゲートと交差するたびに位相を変えるというシフト戦略を取る。
【００３３】
ブロック１３２では、各タイプのスタックおよび隔離ゲートに関するデータを再び集め、すべての最小ゲートがその長辺の一方に１８０°または０°の位相を有しかつ他方には有さないことを確認しかつ証明するために設計規則検査器１３３によって確認される。
【００３４】
ブロック１３４では、ゲートの短辺およびスタックのエッジのような１８０°領域と０°領域とが接するすべての位置に遷移領域が形成される。代替的には、上で説明したように、これらの遷移領域をトリムマスクで置き換えてもよく、このトリムマスクに関するデータは、今発生される。
【００３５】
最後に、ＧＤＳ２と呼ばれる出力データが、マスクの生成のために作られる。ケイデンス・デザイン・システム（Cadence Design System ）によって供給されるドラキュラ（Dracula ）プログラムのＦＲＡＣＴソフトウェアモジュールにより、ｅ−ビームマスクライタのためにＭＥＢＥＳ規格ファイルフォーマットでＧＤＳ２が作られる。位相シフトタイプのマスクに関しては、ポリレチクルを作り出すために１つよりも多い層に関するデータが出力され、ＦＲＡＣＴモジュールによって、この代替例を選択した場合に位相シフトマスクおよびトリムマスクを作るのに必要なすべての層を含むテープ出力が作られる。
【００３６】
本発明において用いられるポジ型フォトレジストは、種々の商標名のもとで市販されている。本発明は、これらの現在用いられているレジストに限定されない。
【００３７】
レチクルは典型的にはアモルファス二酸化シリコン、すなわち合成石英からなり、不透明材料は典型的にはクロムである。理論的には、本発明に関してはクロムの代わりにいかなる不透明材料を用いてもよく、本発明は用いられる特定の材料に依存しない。
【００３８】
添付の図面は本発明の実施例を示すものであり、本発明の範囲を限定するものではない。特許請求の範囲は、前掲の特許請求の範囲に従って解釈されるべきである。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は、フォトリソグラフィにおいて先行技術の通常のバイナリ透過マスクを用いた場合の回折効果を示す概略図である。
【図２】（Ａ）〜（Ｄ）は、回折効果と、この回折効果を補償するために先行技術の位相シフトマスキング（ＰＳＭ）を用いた場合とを示す概略図である。
【図３】マスクの製造およびＩＣのフォトリソグラフィによる製造のプロセスを示す図である。
【図４】活性領域（ＮおよびＰ）パターンとその上のゲートレベルのパターンとを示すサンプルＩＣ設計を示す図である。
【図５】本発明に従った、０°の位相シフト領域および１８０°の位相シフト領域の指定を含むゲートレベルと活性領域との交わりの領域を示す図である。
【図６】図４のサンプル設計の１８０°の位相シフト領域のみを示すように図５を書直した図である。
【図７】１８０°の領域を囲む遷移補償領域とゲートコンタクト不透明クロムラインとを示す、図４の例に関して結果として得られる本発明のＰＳＭを示した図である。
【図８】周りに遷移補償領域を有していない１８０°領域とゲートコンタクト不透明クロムラインとを示す、図４の例に関する代替的なＰＳＭを示す図である。
【図９】０°／１８０°の遷移によって生じるラインを防ぐために、図８に示したマスクを用いて露光した後に用いるためのトリムマスクを示す図である。
【図１０】（Ａ）〜（Ｃ）は、図９に示される遷移が補償されていないマスクの０°領域と１８０°領域とが接するラインと、トリムマスクの透明な開口の中心線とのアライメントを示す断面図である。
【図１１】遷移補償領域を有しかつゲート長を低減した交替ＰＳＭを製造し、その交替明フィールドＰＳＭとポジ型フォトレジストとを用いてフォトリソグラフィを行なう手順を示すフロー図である。
【図１２】（Ａ）は標準的なゲート金属設計を示す図であり、（Ｂ）は縮小ゲート設計を示す図である。
【図１３】（Ａ）〜（Ｄ）は、遷移補償領域を有するシフタの実施例の異なる構成を示す図である。
【符号の説明】
８１ 計算機援用設計プログラム
８２ ＰＧテープ
８３ レチクル
８４ ウェハステッパ
８５ フォトレジスト層
８７ ウェハ
８８ 設計規則検査器
【発明の分野】
本発明は、光学リソグラフィパターニングプロセスにおいて位相シフトマスキングを用いた集積回路の製造の分野に関する。
【０００２】
【発明の背景】
光学リソグラフィは、集積回路において回路パターンを形成するために用いられる優れた技術である。典型的には、紫外光がマスクを介して放射される。マスクは、機能的に、通常の写真術で用いられる「ネガ」と類似している。しかし、典型的なマスクは、種々の「グレー」レベルを有する通常のネガとは異なり、完全に光透過性の領域および完全に光非透過性の領域しかもたない。通常の写真術でネガからプリントを行なう場合と同じようにして、フォトレジスト層で被覆されている半導体ウェハにマスクのパターンを転写することができる。光学レンズ系は、マスクパターンの焦点をフォトレジスト層の表面に合わせる。露光されたフォトレジスト層は現像される、すなわち、露光された／露光されていない領域が化学的に除去される。結果として得られたフォトレジストパターンはその後、ウェハ上のその下にある領域をエッチングするためのマスクとして用いられる。
【０００３】
近年、ウェハ上のトランジスタの数を増加する要求が高まり、パターン形状のサイズを小さくすることが必要となってきているが、サイズを小さくすると回折効果が生じてしまい、このため、パターン形状のサイズをさらに小さくすることは困難となっている。電子装置に関するＩＥＥＥ会報（IEEE Transactions on Electron Devices ）Vol., ED-29, Nov. 12, Dec. 1982 pp.1828-1836「位相シフトマスクを用いたフォトリソグラフィにおける解像度の向上（Improving Resolution in Photolithography with a Phase Shifting Mask ）」に報告されているようなレベンソン（Levenson）他の業績が達成されるまでは、一般に光学リソグラフィでは、０．５ミクロン未満のサイズのパターン形状の場合、より高密度のパターニングの要件を支持することができないであろうと考えられていた。この形状の寸法では、最良の解像度を得るためには、レンズ系で得ることができる最大の開口数（ＮＡ）が必要であった。しかし、レンズ系の被写界深度はＮＡに反比例し、集積回路の表面を光学的に平坦にすることができないため、優れた解像度が得られた場合に優れた焦点は得られず、光学リソグラフィの有用性はその限界に達したと思われていた。しかし、レベンソンの文献では、回折効果を克服するために、打消し合う干渉の概念を用いた新しい位相シフトの概念をマスク製造技術分野に導入した。
【０００４】
回折効果を有する通常のフォトリソグラフィは、図１（Ａ）〜図１（Ｄ）に示されている。開口Ｐ１およびＰ２がより密接するに従って、Ｎは小さくなり、図１（Ｂ）に見られるように、Ｐ１およびＰ２を通過する光振幅光線は回折効果のため重なり合い始める。これらの重なり合った部分により、フォトレジスト層に当たる光のウェハでの強度は図１（Ｄ）に示されるようになる。したがって、回折のため、ウェハの光の強度はＰ１とＰ２との間の領域において鮮明なコントラスト解像度を持たない。
【０００５】
図２（Ａ）〜図２（Ｄ）に示されるように、マスク基板材料（図２（Ａ）の５１、図２（Ｂ）の５１′）を透過する光の波形の特性は、マスク材料から出ていく光の振幅の位相が、光線が基板材料において移動する距離、すなわち、厚さｔ1 およびｔ2 の関数となるようになる。厚さｔ2 を（ｎ−１）（ｔ2 ）がちょうど１／２λと等しくなるようにすることによって（ここで、λはマスク材料における光の波長であり、ｎは加えられたまたは減じられた自然材料の屈折率である）、開口Ｐ２から出ていく光の振幅は開口Ｐ１を出ていく光の振幅と逆位相となる。これは、回折効果と干渉の打消の使用とを示す図２（Ｃ）に示されている。フォトレジスト材料は、ウェハにおける光の強度に反応する。逆位相の光はそれらが重なる所で互いに打消し合い、図２（Ｄ）に示されるように強度は結果として得られる振幅の二乗に比例するため、コントラスト解像度はパターンに戻される。
【０００６】
図２（Ａ）および図２（Ｂ）は、干渉位相シフトを得るための２つの異なる方法を示している。図２（Ａ）では、光は、堆積層５２を介してより長い距離を通過する。図２（Ｂ）では、領域Ｐ２の光は、ウェハ５１′にエッチングされた溝５２′があるため、より短い距離を通過する。
【０００７】
位相シフトマスクは現在周知であり、多くの種類の位相シフトマスクが用いられてきており、回路および装置（Circuits and Devices）、１９９３年３月、２８〜３５頁のビィ・ジェイ・リン（B. J. Lin ）による「エッジを得る位相シフトマスク（Phase-Shifting Masks Gain an Edge ）」により詳細に記載されている。図２（Ａ）および図２（Ｂ）の構成は、交替位相シフトマスキング（ＡＰＳＭ）と呼ばれている。何人かの研究者が種々の位相シフト技術を比較し、ＡＰＳＭのアプローチがＩ線ステッパを用いて±０．３４ミクロンの被写界深度で０．２５ミクロン以下の解像度を達成できることが証明された唯一の既知の方法であることを示している。交替ＰＳＭは、暗フィールドマスクおよび明フィールドマスクのものにおいて実現することができる。交替ＰＳＭに暗フィールドの戦略を用いる場合、ネガ型フォトレジストを用いなければならず、明フィールドを用いる場合、ポジ型フォトレジストを用いなければならない。ＵＶにさらされるポジ型レジスト部は、現像の間に取除かれ、ネガ型レジストの場合にはその逆である。
【０００８】
図３に示されるように、バイナリマスクを作りかつ用いるためのプロセスは高度にコンピュータ化されている。複雑な集積回路の設計者は、現在、コンピュータの端末で作業を行ない、コンピュータにおいて、ある予め定められた設計規則８０に従わなければならない回路設計を特定する。最初の設計は、設計規則検査器ソフトウェア８８を用いて確認される。したがって、機能的設計が終了すると、計算機援用設計ツールプログラム８１は自動的に、設計どおりにマスクを製造するための標準的な既知のデータフォーマットでデータを表わすＰＧテープ８２と呼ばれるデジタルビットマップまたはベクタファイルを作り出す。その後、これらのデジタルファイルは、集積回路の各層のためのマスクパターンを含む、典型的には拡大された、たとえば５倍の物理レチクル８３となるマスク製造のための自動的なプロセスを制御するために用いられる。その後、マスクは典型的には、ウェハステッパ（ステップアンドリピート光学ツール）８４に取付けられ、このウェハステッパ８４は、フォトレジスト層８５を物理的な位置で露光し、ウェハを移動させ、すなわち、ステッピングを行ない、隣接する位置で同じ露光を繰返すことによって、リソグラフィによる露光をウェハ８７上で自動的に繰返し行なう。
【０００９】
現在のところ、さまざまな困難のため、一般にマスク形成プログラムによって交替位相シフトマスクを自動的に設計することはできない。このため、マスク設計者は自ら時間のかかる面倒な分析を行なわなければならず、ＰＳＭの製造コストが非常に増加している。
【００１０】
交替ＰＳＭに関する問題は、暗フィールド／ネガ型レジストの戦略では密度の低いラインパターンに関してはあまり成果が得られず、明フィールド／ポジ型レジストの戦略ではマスクの０°／１８０°の遷移に対応して不所望な不透明ラインを作り出してしまうことである。
【００１１】
したがって、隔離したパターンのためにＰＳＭを用いるためには、明フィールド／ポジ型レジストの戦略に関する問題を解決し、０°／１８０°の遷移に沿って形成される不所望な不透明ラインによる影響をなくすための補償またはトリムマスクを自動的に作るための方法を開発しなければならない。
【００１２】
【発明の概要】
本発明の目的は、ポジ型フォトレジストによる明フィールドフォトリソグラフィを用いて集積回路のパターニングを向上するための方法を提供することである。
【００１３】
本発明の他の目的は、０°／１８０°の遷移による影響を補償する集積回路のゲートレベルパターニングのための位相シフトマスキングの設計を簡略化することである。
【００１４】
本発明のさらに他の目的は、ゲートパターンが集積回路の活性領域パターンの上にある集積回路領域においてのみゲートレベルパターンの寸法制御を向上するために位相シフトエレメントを与えるゲートレベルパターニングのための位相シフトマスクを規定する方法を提供することである。
【００１５】
本発明のさらに他の目的は、ゲートパターンが集積回路の活性領域パターンの上にある集積回路領域においてゲートパターンを最大限に縮小することができるＰＳＭ法を提供することである。
【００１６】
本発明のさらに他の目的は、本発明の改良されたＰＳＭ法を用いることにより、ゲートレベルパターンのより優れた臨界寸法制御を有する集積回路を製造することである。
【００１７】
本発明のさらに他の目的は、ＩＣ論理回路設計を自動的に分析し、論理回路のための交替ＰＳＭを製造するための容認されている規格に従ったデジタルファイルを与えるプロセスを提供することである。
【００１８】
【好ましい実施例の詳細な説明】
一般に、交替ＰＳＭレイアウトの設計では、集積回路の応用のために明フィールドを用いるマスクをコンピュータで自動的に設計することができない、とＰＳＭリソグラフィに精通した人々によって考えられている。明フィールド設計では、結果として得られるウェハ上に形成されるべき導電性ライン、典型的にはドープされた低抵抗ポリシリコン、またはタングステンシリサイドもしくはその均等物の位置および形状に対応するようにＰＳＭマスクの不透明領域を用い、明フィールドマスクと組合せてポジ型フォトレジストを用いなければならない。このＰＳＭを用いた明フィールド設計には、隔離されたゲートに関して解像度が向上するという点で、論理ゲートのレイアウトに関して非常に重要な利点がある。しかし、これには、すべての０°と１８０°との境界の領域に沿って暗いラインが形成されるという不利な点もある。現在のところ、明フィールド交替ＰＳＭは、各ＰＳＭ設計を人間の手で調べ、各０°領域と各１８０°領域とを分離する位相シフト遷移補償領域を挿入するか、または位相シフト補償領域を持たないＰＳＭとともに用いるべきトリムマスクを人間の手で設計することによって設計しなければならない。
【００１９】
交替ＰＳＭの問題点を軽減しかつそれに対する自動的方法による解決法を与えるために、本出願人は、論理回路に関して確実に作用すると思われる明フィールド交替ＰＳＭを設計し、かつ論理回路のゲートサイズを確実に縮小するためのアプローチを提案する。このアプローチの基本となる前提は、ゲートレベルＰＳＭマスクのうち、標準的なゲートレベルパターン設計によって得られたゲートラインが活性半導体（ＮおよびＰ）が形成されるべき領域の上に置かれるであろう領域のみに交替位相シフトを適用することである。Ｘが第１の関数でありＹが第２の関数である場合、ブール代数では、共通の重なった領域は交わりと呼ばれ、Ｚ＝Ｘ∩Ｙとして表わされる。（これは、「ＡＮＤ」関数とも呼ばれる。）以下、この重なった領域を「交わり」と表わす。
【００２０】
図４を参照して、説明のために、集積回路の半導体ウェハに形成されるべき回路の「ドープされた」活性領域３０〜３８のレイアウトをコンピュータで一定尺度に応じて作りプリントアウトした架空の図を示している。図４において活性領域のレイアウトの上に重ねて示されているのは、コンピュータで作った黒いラインであり、これらは、ポリラインと呼ばれるゲートパターン４０〜４９を表わしており、活性領域と同じスケールでプリントされており、図４の架空の図では、それらが目標回路の活性領域に関して配置されるであろう位置とちょうど同じ位置に配置されている。この設計のポリラインの幅寸法が非常に小さくなければならないため、マスクの像が通常のバイナリフォトリソグラフィによって作られた場合に光の回折効果によってその像が悪化してしまうと想定すると、本発明の方法を適用するには、交替明フィールドＰＳＭおよびそのようなマスクを用いた集積回路を自動的に作る必要がある。
【００２１】
図５は、空間分析によって決定される斜線で示した領域５０を示しており、これらの領域は、図４のポリゲートライン４０〜４９と図４の半導体ウェハ活性領域３０〜３８との交わりをコンピュータで作ったもの表わしている。交わりのプロットを作る方法は多数ある。１つのアプローチは、コンピュータで画素ごとに論理ＡＮＤ関数、すなわちＸ・Ｙを行なうことであり、ここで、Ｘは図４の活性領域を空間的に表わしたものであり、Ｙは図４のゲートレベルの空間的なパターンである。図５は、図４の活性領域の輪郭領域も含む。次に、０°領域と１８０°領域とを、交わりの対向する辺に自動的に割当てるための機構を適用するためにコンピュータを用いる。図５において、コンピュータが分析を行ない、その後、０°領域および１８０°領域を各交わりの互いに対向する長辺に配置していることがわかる。所与の領域に位相を選択して配置するためのプログラムには制約がある。すなわち、これらの制約とは、（１）すべての交わりの長辺に０°と１８０°との境界部がなければならないこと、および（２）交わりの各長辺に沿った１８０°領域および０°領域は最小幅Ｗi を有していなければならず、その周りに補償領域として用いることができる領域を有していなければならないことである。補償領域は、幅Ｗc を有していなければならない。２つの交わりの間の領域が（２Ｗi ＋Ｗc ）未満であれば、これらの交わりの間の領域を合わせて、１つの０°または１８０°の位相領域にしなければならない。
【００２２】
図６は、０°領域の輪郭を削除してπ領域のみを示すように図５を書直したものである。残りの領域は、０位相であるとする。しかし、上で述べたように、明フィールド設計に関する問題のうちの１つは、位相が補償されなければ、１８０°領域と０°領域とが接するラインに対応して暗いラインがウェハ上に形成されることである。したがって、図７では、すべての１８０°領域とそれに接する０°領域との間に形成される遷移領域５１と呼ばれる領域が示されている。１８０°領域の周辺のうちで遷移領域５１によってインターフェースされていない部分は、１８０°領域が交わり領域５０に接している部分のみである。図７は、図４に示されるゲートレベルポリパターンを作り出すために１回だけ露光を行なうためのコンピュータで作った明フィールド交替ＰＳＭの一実施例を架空の図で表わすために、補償された１８０°領域上に生じる不透明ライン領域４１〜４９も含んでいる。単一露光ステップにおいて、ウェハ上にポジ型レジストを用いるとすると、ＰＳＭが図７の設計に従って製造される場合、図４の架空の図に示される、ゲートが層状にされた回路を作ることができる。
【００２３】
代替的には、２段階露光法を用いても図４に示されるゲートレベルポリパターンを得ることができる。図８は、各１８０°領域の周りに補償のための遷移領域がないことを除いて図７と同じである。上で述べたように、第１のステップでウェハ上のポジ型フォトレジストを図８の形の明フィールドＰＳＭを用いて露光すると、１８０°領域が０°領域に接するラインに沿って暗いラインが形成される。第１および第２の露光ステップが終了するまで現像を行なわなければ、図９の「トリム」マスクを用いてウェハに第２の露光を行なうことによってこれらの不所望な暗いラインを取除くことができる。このトリムマスクはすべての０°領域と１８０°領域のとの境界線に沿って光を透過させ、そのため、ポジ型フォトレジストの第２の露光を行なうことによってこれらの暗いラインが露光され、したがってレジストの現像の際に取除かれる。図１０は、トリムマスクのアライメントおよび構成の一実施例を説明するための図である。図１０（Ａ）は、１０２において１８０°領域と０°領域とに接する遷移ライン１１０を有する堆積された１８０°位相シフト領域１００の断面図である。図１０（Ｂ）には、エッチングされたシフタ１０５が示されており、０°領域から１８０°領域への遷移１１０′も示されている。図１０（Ａ）および図１０（Ｂ）のシフタマスクのためのトリムマスク１０７は、図１０（Ｃ）に示されている。トリムマスク１０７は、透過領域１１２の中心が遷移１１０と整列されるように整列される。トリムマスクを透過するＵＶ光はポジ型フォトレジストに当り、その領域を露光し、そのため、レジストの現像の際にその領域が除去される。（なお、レジストの現像後、露光されていないフォトレジストは保持されるべき領域の頂部上の適切な位置に残ることが当業者によって理解される。）フォトレジストがポリシリコンまたは金属層の頂部上にあるため、レジストを除去しウェハをエッチングすると、残っているレジストによってその下のラインは保護されウェハ表面上のレジストで覆われていないポリ（金属）が取除かれ、所望のゲートコンタクトパターンが得られる。
【００２４】
図１２（Ａ）および図１３を参照して、遷移補償領域５１の構成の実施例が示されている。遷移領域５１は、ステップ領域、好ましくは、π領域と０°領域との間に介在される１２０°（７１）、６０°（７０）等の２つ以上のステップ領域から構成され得る。場合によっては、１つのπ／２ステップ領域でも作用し得る。物理的には、これらの段階的にされた位相遷移領域は最小幅０．２λ／ＮＡを有していなければならず（ここで、λは露光波長であり、ＮＡはステッパの開口数である）、シフタを堆積する場合には図１３（Ａ）に従って構成することができ、または、シフタをエッチングする場合には図１３（Ｂ）に従って構成することができる。代替的には、ＰＳＭを堆積する場合、またはＰＳＭをエッチングする場合には、それぞれ、さらに多くの段階を有していてもよく、図１３（Ｃ）または図１３（Ｄ）に従った勾配のつけられた遷移を形成してもよい。
【００２５】
図１２（Ｂ）は、ＰＳＭゲートレベル設計法の他の実施例を示している。本出願人は、１８０°領域と０°領域との接する部分に一致する交わりに形成される暗い自然なラインを用いて可能な最も幅の狭いゲートを作ることが可能であると判断した。たとえば、開口数０．５、光源のパーシャルコヒーレンスファクタ０．５、露光波長３６５ｎｍのステッパおよび交替ＰＳＭを用いると、この最小ゲートは０．２ミクロンであった。図１２（Ｂ）に示されるように、本出願人は、別の代替例として、０°領域と１８０°領域とに接する自然な暗い遷移領域の上に位置するであろう図示されるようなマスク上の非常に幅の狭い不透明ライン７５を提供する。この幅の狭い不透明ラインは自然の幅である０．２ミクロンよりも非常にわずかに小さく、０．１８ミクロン、または製造の歩留りにおいて信頼性を得るのに必要ないかなる増分も可能である。
【００２６】
この幅の狭い不透明ラインは以下に示す３つの理由により望ましい。この３つの理由とは、（１）この幅の狭い不透明ラインによって、位相のエッジを隠すことにより、マスクの不透明層に対する位相シフト層のミスアライメントによって生じるウェハの像の変位が低減されること、（２）この幅の狭い不透明ラインによって、複数の位相段階による方法が用いられる場合の位相層のミスアライメントによって生じる１８０°と０°とに接する遷移部分で生じるライン幅の誤差が少なくなること、および（３）より急勾配でエッチングしたプロファイルであれば、典型的にはクロミウムからなる不透明ラインによって、フォトレジストよりもエッチングに対して頑強なマスクが得られること、である。
【００２７】
ステッパを用いた場合の自然のライン幅は０．２５＊λ／ＮＡとして規定され、ここで、λは励起波長であり、ＮＡは開口数である。
【００２８】
上述の手順は、図１１のフロー図により詳細に示されている。具体的には、ブロック１２０は、活性領域パターンとポリゲートコンタクトパターンとの交わりを決定するためのＡＮＤ動作を示している。次に、ブロック１２１では、位相シフトマスクなしで達成できる最小幅よりも小さいすべてのゲートが識別される。ブロック１２２は、ゲートとゲートとの間の間隔が遷移領域には小さすぎる、すなわち、２Ｗi ＋Ｗc 未満である場合の、互いに隣接する最小幅のゲートのグループ分けを識別するサブ分類ステップを示している。これらのグループ分けは、「スタック」と呼ばれる。スタックにないゲートは、隔離ゲート１２６として分類される。次に、ブロック１２２で識別された「スタック」は、分岐スタック１２３、奇数スタック１２４、または偶数スタック１２５にさらに細分される。
【００２９】
奇数スタックは、遷移領域のために十分に大きい両側の間隔で境界が定められる共通の活性領域に奇数の最小のゲートの交わりが生じるグループである。ブロック１３０では、最も左側の領域に１８０°の位相シフトを与え、その後ゲート間の領域の左から右に位相を次第に１８０°から０°にし、０°から１８０°にすることによってこれらの奇数スタック領域の位相をシフトする。
【００３０】
ブロック１２５において、偶数スタック領域は、遷移領域のために十分に大きい間隔で境界が定められる共通の活性領域に偶数の交わりが生じるグループである。この場合は、最も左側の領域に０°の位相シフトを与え、ゲート間の領域の左から右の位相を次第に０°から１８０°に、さらに１８０°から０°にするという戦略が取られる。
【００３１】
隔離領域１２６に関しては、不所望なラインの形成を避けるために、ゲートの一方側に遷移補償領域、すなわち、段階的にした位相または位相のステップが設けられる。
【００３２】
分岐領域は、１つの活性領域中の部分の境界が２つよりも多い最小ゲートによって定められる領域である。これは、奇数および偶数スタックとは対照的である。そのような分岐スタック領域に関しては、２つより多い交わりを有する中央領域に１８０°または０°のいずれか１つの位相を選択し、外方向に向かってあらゆる方向に作用させ、１つの交わりが各ゲートと交差するたびに位相を変えるというシフト戦略を取る。
【００３３】
ブロック１３２では、各タイプのスタックおよび隔離ゲートに関するデータを再び集め、すべての最小ゲートがその長辺の一方に１８０°または０°の位相を有しかつ他方には有さないことを確認しかつ証明するために設計規則検査器１３３によって確認される。
【００３４】
ブロック１３４では、ゲートの短辺およびスタックのエッジのような１８０°領域と０°領域とが接するすべての位置に遷移領域が形成される。代替的には、上で説明したように、これらの遷移領域をトリムマスクで置き換えてもよく、このトリムマスクに関するデータは、今発生される。
【００３５】
最後に、ＧＤＳ２と呼ばれる出力データが、マスクの生成のために作られる。ケイデンス・デザイン・システム（Cadence Design System ）によって供給されるドラキュラ（Dracula ）プログラムのＦＲＡＣＴソフトウェアモジュールにより、ｅ−ビームマスクライタのためにＭＥＢＥＳ規格ファイルフォーマットでＧＤＳ２が作られる。位相シフトタイプのマスクに関しては、ポリレチクルを作り出すために１つよりも多い層に関するデータが出力され、ＦＲＡＣＴモジュールによって、この代替例を選択した場合に位相シフトマスクおよびトリムマスクを作るのに必要なすべての層を含むテープ出力が作られる。
【００３６】
本発明において用いられるポジ型フォトレジストは、種々の商標名のもとで市販されている。本発明は、これらの現在用いられているレジストに限定されない。
【００３７】
レチクルは典型的にはアモルファス二酸化シリコン、すなわち合成石英からなり、不透明材料は典型的にはクロムである。理論的には、本発明に関してはクロムの代わりにいかなる不透明材料を用いてもよく、本発明は用いられる特定の材料に依存しない。
【００３８】
添付の図面は本発明の実施例を示すものであり、本発明の範囲を限定するものではない。特許請求の範囲は、前掲の特許請求の範囲に従って解釈されるべきである。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は、フォトリソグラフィにおいて先行技術の通常のバイナリ透過マスクを用いた場合の回折効果を示す概略図である。
【図２】（Ａ）〜（Ｄ）は、回折効果と、この回折効果を補償するために先行技術の位相シフトマスキング（ＰＳＭ）を用いた場合とを示す概略図である。
【図３】マスクの製造およびＩＣのフォトリソグラフィによる製造のプロセスを示す図である。
【図４】活性領域（ＮおよびＰ）パターンとその上のゲートレベルのパターンとを示すサンプルＩＣ設計を示す図である。
【図５】本発明に従った、０°の位相シフト領域および１８０°の位相シフト領域の指定を含むゲートレベルと活性領域との交わりの領域を示す図である。
【図６】図４のサンプル設計の１８０°の位相シフト領域のみを示すように図５を書直した図である。
【図７】１８０°の領域を囲む遷移補償領域とゲートコンタクト不透明クロムラインとを示す、図４の例に関して結果として得られる本発明のＰＳＭを示した図である。
【図８】周りに遷移補償領域を有していない１８０°領域とゲートコンタクト不透明クロムラインとを示す、図４の例に関する代替的なＰＳＭを示す図である。
【図９】０°／１８０°の遷移によって生じるラインを防ぐために、図８に示したマスクを用いて露光した後に用いるためのトリムマスクを示す図である。
【図１０】（Ａ）〜（Ｃ）は、図９に示される遷移が補償されていないマスクの０°領域と１８０°領域とが接するラインと、トリムマスクの透明な開口の中心線とのアライメントを示す断面図である。
【図１１】遷移補償領域を有しかつゲート長を低減した交替ＰＳＭを製造し、その交替明フィールドＰＳＭとポジ型フォトレジストとを用いてフォトリソグラフィを行なう手順を示すフロー図である。
【図１２】（Ａ）は標準的なゲート金属設計を示す図であり、（Ｂ）は縮小ゲート設計を示す図である。
【図１３】（Ａ）〜（Ｄ）は、遷移補償領域を有するシフタの実施例の異なる構成を示す図である。
【符号の説明】
８１ 計算機援用設計プログラム
８２ ＰＧテープ
８３ レチクル
８４ ウェハステッパ
８５ フォトレジスト層
８７ ウェハ
８８ 設計規則検査器
Claims (12)
- 半導体ウェハ上に複数のレベルの集積回路（ＩＣ）を自然のステッパライン幅を有するｉ線ステッパにおいて形成するための位相シフトマスクパターニングのためのリソグラフィ法であって、
前記リソグラフィ法は、異なるレベルのレイアウトをパターニングするために異なるマスク（１０２、１０７）を用いることを含み、そのようなレベルの１つはゲートレベル（４０−４９）であり、そのようなレベルの第２のレベルは活性領域（３０−３８）であり、前記活性領域は活性領域レイアウトパターンによって空間的に規定され、前記ゲートレベルはゲートレベルレイアウトを持ち、前記ゲートレベルレイアウトは第１および第２のゲートレベルレイアウトパターン部によって空間的に規定され、前記第１のゲートレベルレイアウトパターン部は不透明領域と不透明でない領域とを有する標準的な非位相シフトマスクパターンであり、前記第２のゲートレベルレイアウトパターン部は位相シフト領域と不透明領域とからなる領域であり、
前記方法は、
前記活性領域レイアウトパターンと前記ゲートレベルレイアウトとの比較分析を自動的にコンピュータで実行して、ＩＣ上の、前記活性領域レイアウトパターンと前記ゲートレベルレイアウトとが互いに重なる領域に対応する交わり領域の位置を空間的に確立するステップを含み、前記交わり領域は、１対の平行な長辺と１対の平行な短辺とを有する長方形（５０）であり、
交わり領域に対応する領域の前記１対の平行な長辺に接する領域のみに０と１８０°の位相シフト領域を割当てるために、所定の制約の下での位相割当てを自動的にコンピュータで実行するステップを含み、前記所定の制約は、前記１対の平行な長辺の各々の一方側に接する領域に、前記０°の位相シフト領域を割当て、前記１対の平行な長辺の各々の他方側に接する領域に、前記１８０°の位相シフト領域を割当て、
前記実行された割当てにしたがう様々な位相シフト領域と、様々な不透明領域とを含む透過性明フィールド位相シフトマスク（ＰＳＭ）を構成するステップをさらに含み、前記透過性フィールド位相シフトマスク（ＰＳＭ）は、前記ゲートレベルレイアウトをパターニングするために、前記第１のゲートレベルレイアウトパターン部と前記第２のゲートレベルレイアウトパターン部とを含み、
前記第２のゲートレベルレイアウトパターン部は、交わり領域に対応する領域の前記１対の平行な長辺の各々の前記一方側に接する前記０°の位相シフト領域と、前記交わり領域に対応する領域の前記１対の平行な長辺の各々の前記他方側に接する前記１８０°の位相シフト領域とを含み、
前記透過性明フィールドＰＳＭの前記不透明領域は、前記交わり領域と、前記第１のゲートレベルレイアウトパターン部の前記不透明領域とに対応し、
前記ｉ線ステッパにおいて前記ＰＳＭをアライメントさせ、前記レンズ系を用いて前記ＰＳＭを透過する光の焦点を前記半導体ウェハ上のポジ型レジスト上に合わせることによって、前記透過性明フィールドＰＳＭを透過するように放射される光源を用いて前記ウェハ上の前記ポジ型レジストを露光するステップをさらに含む、方法。 - 前記位相シフトマスク上に、前記１８０°の位相シフト領域の周りでかつそれに接するように、および前記１８０°の位相シフト領域と前記０°の位相領域との間に遷移補償位相シフト領域を設けるステップをさらに含み、前記遷移補償位相シフト領域は、前記１８０°の位相シフト領域がその上に前記不透明領域を有する領域に接する領域以外の前記１８０°の位相シフト領域の周囲全体に接する、請求項１に記載の方法。
- 前記遷移補償位相シフト領域は、６０°のシフトの第１の領域と、１２０°のシフトの第２の領域とを含み、前記第２の領域は前記第１の領域と前記１８０°の領域との中間である、請求項２に記載の方法。
- 前記ゲートレベルレイアウトは、第１のゲート長を有する第１の領域と第２のゲート長を有する第２の領域とを含み、前記第１の領域は前記第２の領域よりも短く、前記第１の領域は前記交わり領域に対応する、請求項２に記載の方法。
- 前記遷移補償位相領域は、線形に勾配する遷移を含む、請求項２に記載の方法。
- 前記１８０°位相シフト領域は、前記ＰＳＭを透過する前記光の遅れ位相を与える前記ＰＳＭの層状にされたより厚い領域である請求項２に記載の方法。
- 前記１８０°位相シフト領域は、前記ＰＳＭを透過する前記光の進み位相を与える前記ＰＳＭのより薄いエッチングされた領域である、請求項２に記載の方法。
- 前記位相シフトマスクに、前記１８０°位相シフト領域の周りに接するように遷移補償位相シフト領域を設ける前記ステップは、隣接する１８０°位相シフト領域間の物理的な距離を決定し、前記物理的な距離が前記１８０°位相シフト領域の各々の周りに前記遷移補償位相シフト領域を設けるのに必要な最小の距離よりも小さい場合、隣接する１８０°位相シフト領域を組合せるステップを含む、請求項２に記載の方法。
- 前記ＰＳＭを構成した後、前記ｉ線ステッパにおいて前記ＰＳＭをアライメントする前に、前記光源からの光を通すための透過パターンを有するトリムマスクを構成するステップをさらに含む、請求項１に記載の方法。
- 前記トリムマスクは前記透過パターンの周りを完全に囲む暗フィールドを有し、前記透過パターンは中心線を有する幅Ｔのラインを有するパターンであり、前記中心線の位置は、前記ゲートレベルレイアウトパターンにおいて０°領域が１８０°領域に接するすべてのエッジの位置に一致し、Ｔは自然のステッパライン幅よりも大きく、前記露光ステップの後、前記露光されたポジ型レジスト層を現像する前に、前記ＰＳＭを前記トリムマスクに置き換え、前記トリムマスクを通過するように放射される前記部分的にコヒーレントな光源および光学機器を用いて前記集積回路上の前記ポジ型レジスト層を再び露光するステップをさらに含み、前記トリムマスクは、前記第１の露光の間、前記トリムマスクの前記透過パターンの前記中心のエッジが、０°領域と１８０°領域とが接する前記中心線の位置とアライメントするようにアライメントされ、さらに、前記レジスト層を現像するステップを含む、請求項９に記載の方法。
- 前記１８０°位相シフト領域は、前記ＰＳＭを透過する前記光の遅れ位相を与える前記ＰＳＭの層状にされたより厚い領域である請求項１０に記載の方法。
- 前記１８０°位相シフト領域は、前記ＰＳＭを透過する前記光の進
み位相を与える前記ＰＳＭのより薄いエッチングされた領域である、請求項１０に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/276734 | 1994-07-18 | ||
| US08/276,734 US5573890A (en) | 1994-07-18 | 1994-07-18 | Method of optical lithography using phase shift masking |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08179492A JPH08179492A (ja) | 1996-07-12 |
| JP3751051B2 true JP3751051B2 (ja) | 2006-03-01 |
Family
ID=23057872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18011095A Expired - Fee Related JP3751051B2 (ja) | 1994-07-18 | 1995-07-17 | 位相シフトマスクパターニングのためのｉ線ステッパリソグラフィ法 |
Country Status (6)
| Country | Link |
|---|---|
| US (4) | US5573890A (ja) |
| EP (2) | EP1786024A1 (ja) |
| JP (1) | JP3751051B2 (ja) |
| KR (1) | KR100382043B1 (ja) |
| CN (1) | CN1115876A (ja) |
| TW (1) | TW285756B (ja) |
Families Citing this family (144)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5573890A (en) * | 1994-07-18 | 1996-11-12 | Advanced Micro Devices, Inc. | Method of optical lithography using phase shift masking |
| US6185727B1 (en) * | 1995-12-12 | 2001-02-06 | International Business Machines Corporation | Design verification for asymmetric phase shift mask layouts |
| US6269472B1 (en) | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| WO1998001675A1 (fr) | 1996-07-09 | 1998-01-15 | Sanyo Electric Co., Ltd. | Compresseur lineaire |
| US5994002A (en) * | 1996-09-06 | 1999-11-30 | Matsushita Electric Industrial Co., Ltd. | Photo mask and pattern forming method |
| US6228539B1 (en) | 1996-09-18 | 2001-05-08 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US5858580A (en) * | 1997-09-17 | 1999-01-12 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US6233044B1 (en) * | 1997-01-21 | 2001-05-15 | Steven R. J. Brueck | Methods and apparatus for integrating optical and interferometric lithography to produce complex patterns |
| US5923566A (en) * | 1997-03-25 | 1999-07-13 | International Business Machines Corporation | Phase shifted design verification routine |
| US6057063A (en) * | 1997-04-14 | 2000-05-02 | International Business Machines Corporation | Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith |
| US6078738A (en) * | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
| US6190840B1 (en) * | 1997-06-18 | 2001-02-20 | Kabushiki Kaisha Toshiba | Resist pattern forming method |
| US6282696B1 (en) | 1997-08-15 | 2001-08-28 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
| US6370679B1 (en) | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
| WO1999014637A1 (en) * | 1997-09-17 | 1999-03-25 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
| US7093229B2 (en) * | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
| US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
| US6757645B2 (en) | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
| US7617474B2 (en) * | 1997-09-17 | 2009-11-10 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
| US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| US6578188B1 (en) | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
| JP3307313B2 (ja) | 1998-01-23 | 2002-07-24 | ソニー株式会社 | パターン生成方法及びその装置 |
| US6499003B2 (en) | 1998-03-03 | 2002-12-24 | Lsi Logic Corporation | Method and apparatus for application of proximity correction with unitary segmentation |
| JP3461288B2 (ja) | 1998-07-08 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置用図形パターンの補正方法および半導体装置の製造方法 |
| US6426131B1 (en) | 1998-08-24 | 2002-07-30 | Lsi Logic Corporation | Off-axis pupil aperture and method for making the same |
| US6171739B1 (en) | 1998-12-04 | 2001-01-09 | Advanced Micro Devices, Inc. | Method of determining focus and coma of a lens at various locations in an imaging field |
| US6391525B1 (en) | 1998-12-08 | 2002-05-21 | Advanced Micro Devices, Inc. | Sidewall patterning for sub 100 nm gate conductors |
| JP3257593B2 (ja) | 1999-02-05 | 2002-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5985498A (en) * | 1999-03-01 | 1999-11-16 | Advanced Micro Devices, Inc. | Method of characterizing linewidth errors in a scanning lithography system |
| JP2000267258A (ja) * | 1999-03-16 | 2000-09-29 | Nec Corp | レチクル |
| US6306558B1 (en) | 1999-04-29 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Method of forming small contact holes using alternative phase shift masks and negative photoresist |
| US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US6507944B1 (en) * | 1999-07-30 | 2003-01-14 | Fujitsu Limited | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium |
| IT1313154B1 (it) * | 1999-08-05 | 2002-06-17 | St Microelectronics Srl | Maschera litografica per dispositivi a semiconduttore con finestra discavo a sezione poligonale,in particolare avente una sezione di almeno |
| US6387596B2 (en) * | 1999-08-30 | 2002-05-14 | International Business Machines Corporation | Method of forming resist images by periodic pattern removal |
| TW511238B (en) * | 2001-08-30 | 2002-11-21 | Nanya Technology Corp | Auxiliary design method for contact hole lithography |
| US6301698B1 (en) | 1999-09-01 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company | Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks |
| US6210841B1 (en) | 1999-09-07 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Approach to increase the resolution of dense line/space patterns for 0.18 micron and below design rules using attenuating phase shifting masks |
| JP2001085296A (ja) * | 1999-09-09 | 2001-03-30 | Toshiba Corp | レジストパターン形成方法 |
| WO2001020502A1 (en) * | 1999-09-16 | 2001-03-22 | The Regents Of The University Of California | Optimal phase conflict removal for layout of alternating phase-shifting masks |
| US6251546B1 (en) | 1999-09-16 | 2001-06-26 | Agere Systems Guardian Corp. | Method of fabricating devices using an attenuated phase-shifting mask and an attenuated phase-shifting mask |
| US6335128B1 (en) | 1999-09-28 | 2002-01-01 | Nicolas Bailey Cobb | Method and apparatus for determining phase shifts and trim masks for an integrated circuit |
| US6528232B1 (en) | 1999-11-01 | 2003-03-04 | Nec Corporation | Sulfonium salt compound, photoresist composition and method for patterning by employing same |
| US6537867B1 (en) * | 1999-11-03 | 2003-03-25 | Agere Systems Inc. | High speed low voltage semiconductor devices and method of fabrication |
| US20020094492A1 (en) | 1999-12-17 | 2002-07-18 | Randall John N. | Two-exposure phase shift photolithography with improved inter-feature separation |
| US6274281B1 (en) | 1999-12-28 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | Using different transmittance with attenuate phase shift mask (APSM) to compensate ADI critical dimension proximity |
| US6638663B1 (en) * | 2000-01-20 | 2003-10-28 | Agere Systems Inc. | Phase-shifting mask and semiconductor device |
| US6265120B1 (en) | 2000-02-01 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Geometry design of active region to improve junction breakdown and field isolation in STI process |
| US7494749B2 (en) * | 2000-02-04 | 2009-02-24 | Advanced Micro Devices, Inc. | Photolithography using interdependent binary masks |
| US6584609B1 (en) * | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
| US6493866B1 (en) * | 2000-06-30 | 2002-12-10 | Synopsys, Inc. | Phase-shift lithography mapping and apparatus |
| US7083879B2 (en) * | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US6787271B2 (en) | 2000-07-05 | 2004-09-07 | Numerical Technologies, Inc. | Design and layout of phase shifting photolithographic masks |
| US6733929B2 (en) * | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| US6503666B1 (en) | 2000-07-05 | 2003-01-07 | Numerical Technologies, Inc. | Phase shift masking for complex patterns |
| US6681379B2 (en) | 2000-07-05 | 2004-01-20 | Numerical Technologies, Inc. | Phase shifting design and layout for static random access memory |
| US6777141B2 (en) | 2000-07-05 | 2004-08-17 | Numerical Technologies, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
| US6811935B2 (en) * | 2000-07-05 | 2004-11-02 | Numerical Technologies, Inc. | Phase shift mask layout process for patterns including intersecting line segments |
| US7028285B2 (en) * | 2000-07-05 | 2006-04-11 | Synopsys, Inc. | Standard cell design incorporating phase information |
| US6524752B1 (en) | 2000-07-05 | 2003-02-25 | Numerical Technologies, Inc. | Phase shift masking for intersecting lines |
| US6978436B2 (en) * | 2000-07-05 | 2005-12-20 | Synopsys, Inc. | Design data format and hierarchy management for phase processing |
| US6541165B1 (en) | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
| US6632590B1 (en) * | 2000-07-14 | 2003-10-14 | Taiwan Semiconductor Manufacturing Company | Enhance the process window of memory cell line/space dense pattern in sub-wavelength process |
| US6523162B1 (en) | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
| US6866971B2 (en) * | 2000-09-26 | 2005-03-15 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US6625801B1 (en) | 2000-09-29 | 2003-09-23 | Numerical Technologies, Inc. | Dissection of printed edges from a fabrication layout for correcting proximity effects |
| US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
| US6539521B1 (en) | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
| US6792590B1 (en) | 2000-09-29 | 2004-09-14 | Numerical Technologies, Inc. | Dissection of edges with projection points in a fabrication layout for correcting proximity effects |
| US6901575B2 (en) | 2000-10-25 | 2005-05-31 | Numerical Technologies, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
| US6622288B1 (en) | 2000-10-25 | 2003-09-16 | Numerical Technologies, Inc. | Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features |
| US6584610B1 (en) | 2000-10-25 | 2003-06-24 | Numerical Technologies, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US6728946B1 (en) | 2000-10-31 | 2004-04-27 | Franklin M. Schellenberg | Method and apparatus for creating photolithographic masks |
| US6673524B2 (en) | 2000-11-17 | 2004-01-06 | Kouros Ghandehari | Attenuating extreme ultraviolet (EUV) phase-shifting mask fabrication method |
| US6665856B1 (en) * | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
| US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
| US6534224B2 (en) | 2001-01-30 | 2003-03-18 | Advanced Micro Devices, Inc. | Phase shift mask and system and method for making the same |
| TW479159B (en) * | 2001-02-09 | 2002-03-11 | Nanya Technology Corp | Interlacing phase shift mask and its manufacturing method |
| US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6617081B2 (en) * | 2001-03-20 | 2003-09-09 | United Microelectronics Corp. | Method for improving process window in semi-dense area by using phase shifter |
| US6635393B2 (en) | 2001-03-23 | 2003-10-21 | Numerical Technologies, Inc. | Blank for alternating PSM photomask with charge dissipation layer |
| US6553560B2 (en) * | 2001-04-03 | 2003-04-22 | Numerical Technologies, Inc. | Alleviating line end shortening in transistor endcaps by extending phase shifters |
| US6566019B2 (en) | 2001-04-03 | 2003-05-20 | Numerical Technologies, Inc. | Using double exposure effects during phase shifting to control line end shortening |
| US6593038B2 (en) | 2001-05-04 | 2003-07-15 | Numerical Technologies, Inc. | Method and apparatus for reducing color conflicts during trim generation for phase shifters |
| US6569583B2 (en) | 2001-05-04 | 2003-05-27 | Numerical Technologies, Inc. | Method and apparatus for using phase shifter cutbacks to resolve phase shifter conflicts |
| US6789237B1 (en) * | 2001-05-11 | 2004-09-07 | Northwestern University | Efficient model order reduction via multi-point moment matching |
| US6721938B2 (en) | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
| US6852471B2 (en) * | 2001-06-08 | 2005-02-08 | Numerical Technologies, Inc. | Exposure control for phase shifting photolithographic masks |
| CN101726988B (zh) * | 2001-06-08 | 2012-09-05 | 新思公司 | 相移光刻掩模的设计和布局 |
| US7178128B2 (en) * | 2001-07-13 | 2007-02-13 | Synopsys Inc. | Alternating phase shift mask design conflict resolution |
| US6523165B2 (en) | 2001-07-13 | 2003-02-18 | Numerical Technologies, Inc. | Alternating phase shift mask design conflict resolution |
| US6664009B2 (en) | 2001-07-27 | 2003-12-16 | Numerical Technologies, Inc. | Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges |
| US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
| US6798017B2 (en) * | 2001-08-31 | 2004-09-28 | International Business Machines Corporation | Vertical dual gate field effect transistor |
| US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
| US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
| US6670082B2 (en) | 2001-10-09 | 2003-12-30 | Numerical Technologies, Inc. | System and method for correcting 3D effects in an alternating phase-shifting mask |
| US6698007B2 (en) | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
| US6981240B2 (en) | 2001-11-15 | 2005-12-27 | Synopsys, Inc. | Cutting patterns for full phase shifting masks |
| US6675369B1 (en) * | 2001-12-11 | 2004-01-06 | Advanced Micro Devices, Inc. | Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region |
| US6749970B2 (en) * | 2001-12-11 | 2004-06-15 | Advanced Micro Devices, Inc. | Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions |
| US6749971B2 (en) * | 2001-12-11 | 2004-06-15 | Advanced Micro Devices, Inc. | Method of enhancing clear field phase shift masks with chrome border around phase 180 regions |
| US6797438B1 (en) | 2001-12-11 | 2004-09-28 | Advanced Micro Devices, Inc. | Method and enhancing clear field phase shift masks with border around edges of phase regions |
| US6670646B2 (en) * | 2002-02-11 | 2003-12-30 | Infineon Technologies Ag | Mask and method for patterning a semiconductor wafer |
| US7122281B2 (en) * | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
| US6605481B1 (en) | 2002-03-08 | 2003-08-12 | Numerical Technologies, Inc. | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit |
| KR100563776B1 (ko) * | 2002-03-25 | 2006-03-24 | 에이에스엠엘 마스크툴즈 비.브이. | 공간 주파수 2배가 기술을 활용하여 마스크패턴을형성하는 방법 및 장치 |
| US6704921B2 (en) | 2002-04-03 | 2004-03-09 | Numerical Technologies, Inc. | Automated flow in PSM phase assignment |
| US7001694B2 (en) * | 2002-04-30 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Photomask and method for producing the same |
| US7037791B2 (en) * | 2002-04-30 | 2006-05-02 | Chartered Semiconductor Manufacturing Ltd. | Application of single exposure alternating aperture phase shift mask to form sub 0.18 micron polysilicon gates |
| US6875624B2 (en) * | 2002-05-08 | 2005-04-05 | Taiwan Semiconductor Manufacturing Co. Ltd. | Combined E-beam and optical exposure semiconductor lithography |
| US6785879B2 (en) * | 2002-06-11 | 2004-08-31 | Numerical Technologies, Inc. | Model-based data conversion |
| US6711732B1 (en) * | 2002-07-26 | 2004-03-23 | Taiwan Semiconductor Manufacturing Company | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era |
| US6821689B2 (en) | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
| US7172838B2 (en) * | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
| JP3793147B2 (ja) * | 2002-12-04 | 2006-07-05 | 株式会社東芝 | レチクルセット、レチクルセットの設計方法、露光モニタ方法、レチクルセットの検査方法及び半導体装置の製造方法 |
| US6986972B1 (en) | 2003-02-04 | 2006-01-17 | Lsi Logic Corporation | Alternating aperture phase-shift mask fabrication method |
| CN1688934B (zh) * | 2003-02-27 | 2010-05-26 | 富士通微电子株式会社 | 半导体器件的制造方法 |
| US7135255B2 (en) * | 2003-03-31 | 2006-11-14 | International Business Machines Corporation | Layout impact reduction with angled phase shapes |
| US20040241554A1 (en) * | 2003-05-29 | 2004-12-02 | Lsi Logic Corporation, Milpitas, Ca | Ion implantation phase shift mask |
| CN100478782C (zh) * | 2003-06-16 | 2009-04-15 | 旺宏电子股份有限公司 | 不同层次的曝光方法 |
| US7318214B1 (en) | 2003-06-19 | 2008-01-08 | Invarium, Inc. | System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections |
| CN100339765C (zh) * | 2003-08-18 | 2007-09-26 | 旺宏电子股份有限公司 | 可降低光学接近效应的光罩 |
| CN100380231C (zh) * | 2003-08-28 | 2008-04-09 | 力晶半导体股份有限公司 | 光学光刻方法 |
| WO2005050310A2 (en) * | 2003-11-17 | 2005-06-02 | Toppan Photomasks, Inc. | Phase shift photomask and method for improving printability of a structure on a wafer |
| JP4488727B2 (ja) * | 2003-12-17 | 2010-06-23 | 株式会社東芝 | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム |
| US20050263103A1 (en) * | 2004-05-14 | 2005-12-01 | Willard Updyke | Double leash coupler |
| JP4582574B2 (ja) * | 2004-06-04 | 2010-11-17 | シャープ株式会社 | 位相シフトマスクおよびその製造方法 |
| US7266800B2 (en) * | 2004-06-04 | 2007-09-04 | Invarium, Inc. | Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes |
| US7396617B2 (en) | 2004-06-14 | 2008-07-08 | Photronics, Inc. | Photomask reticle having multiple versions of the same mask pattern with different biases |
| US7435533B2 (en) | 2004-06-14 | 2008-10-14 | Photronics, Inc. | Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases |
| US7588868B2 (en) * | 2004-10-06 | 2009-09-15 | Cadence Design Systems, Inc. | Method and system for reducing the impact of across-wafer variations on critical dimension measurements |
| JP4598575B2 (ja) * | 2005-03-17 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法 |
| US7470504B2 (en) * | 2005-11-03 | 2008-12-30 | International Business Machines Corporation | Reflective film interface to restore transverse magnetic wave contrast in lithographic processing |
| US8048590B2 (en) * | 2005-11-14 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photolithography mask having a scattering bar structure that includes transverse linear assist features |
| TWI400758B (zh) * | 2005-12-28 | 2013-07-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| JP2007264475A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | フォトマスクの作製方法及び半導体装置の製造方法 |
| US7748839B2 (en) * | 2006-05-09 | 2010-07-06 | Lexmark International, Inc. | Handheld printing with reference indicia |
| US20090037866A1 (en) * | 2007-08-03 | 2009-02-05 | International Business Machines Corporation | Alternating phase shift mask optimization for improved process window |
| US9005848B2 (en) | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| US9005849B2 (en) | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| CN103105727B (zh) * | 2011-11-15 | 2014-06-04 | 无锡华润上华科技有限公司 | 形成光掩膜版的方法及光掩膜版 |
| US8875067B2 (en) * | 2013-03-15 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reusable cut mask for multiple layers |
| CN112432308B (zh) * | 2020-11-20 | 2022-07-08 | 珠海格力电器股份有限公司 | 触控交互装置及其控制方法、装置、空调机组 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2865685B2 (ja) * | 1988-03-16 | 1999-03-08 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2710967B2 (ja) * | 1988-11-22 | 1998-02-10 | 株式会社日立製作所 | 集積回路装置の製造方法 |
| US5328807A (en) * | 1990-06-11 | 1994-07-12 | Hitichi, Ltd. | Method of forming a pattern |
| JP3187859B2 (ja) * | 1991-05-22 | 2001-07-16 | 株式会社日立製作所 | マスクのパターンデータ作成方法および製造方法 |
| US5391441A (en) * | 1992-02-21 | 1995-02-21 | Hitachi, Ltd. | Exposure mask and method of manufacture thereof |
| JPH05232679A (ja) * | 1992-02-21 | 1993-09-10 | Hitachi Ltd | マスク製造方法及びマスク欠陥修正方法 |
| JPH05265183A (ja) * | 1992-03-24 | 1993-10-15 | Hitachi Ltd | マスクパタン設計方法及びマスク |
| JPH05341498A (ja) * | 1992-04-10 | 1993-12-24 | Toshiba Corp | フォトマスク設計装置および設計方法 |
| US5308741A (en) * | 1992-07-31 | 1994-05-03 | Motorola, Inc. | Lithographic method using double exposure techniques, mask position shifting and light phase shifting |
| US5302477A (en) * | 1992-08-21 | 1994-04-12 | Intel Corporation | Inverted phase-shifted reticle |
| US5538815A (en) * | 1992-09-14 | 1996-07-23 | Kabushiki Kaisha Toshiba | Method for designing phase-shifting masks with automatization capability |
| US5308722A (en) * | 1992-09-24 | 1994-05-03 | Advanced Micro Devices | Voting technique for the manufacture of defect-free printing phase shift lithography |
| JP3260474B2 (ja) * | 1993-04-22 | 2002-02-25 | 株式会社日立製作所 | 位相シフタ自動配置方法及びそれを用いた位相シフタ自動配置装置 |
| US5567553A (en) * | 1994-07-12 | 1996-10-22 | International Business Machines Corporation | Method to suppress subthreshold leakage due to sharp isolation corners in submicron FET structures |
| US5573890A (en) * | 1994-07-18 | 1996-11-12 | Advanced Micro Devices, Inc. | Method of optical lithography using phase shift masking |
-
1994
- 1994-07-18 US US08/276,734 patent/US5573890A/en not_active Expired - Lifetime
-
1995
- 1995-04-22 CN CN95104762A patent/CN1115876A/zh active Pending
- 1995-06-19 EP EP07001903A patent/EP1786024A1/en not_active Withdrawn
- 1995-06-19 EP EP95304249A patent/EP0698916A3/en not_active Ceased
- 1995-07-15 KR KR1019950020906A patent/KR100382043B1/ko active IP Right Grant
- 1995-07-17 JP JP18011095A patent/JP3751051B2/ja not_active Expired - Fee Related
- 1995-07-28 TW TW084107804A patent/TW285756B/zh not_active IP Right Cessation
-
1996
- 1996-08-23 US US08/702,058 patent/US5702848A/en not_active Expired - Lifetime
- 1996-08-23 US US08/702,057 patent/US5766804A/en not_active Expired - Lifetime
- 1996-09-09 US US08/711,112 patent/US5766806A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5573890A (en) | 1996-11-12 |
| US5766804A (en) | 1998-06-16 |
| US5766806A (en) | 1998-06-16 |
| EP0698916A3 (en) | 1997-07-30 |
| JPH08179492A (ja) | 1996-07-12 |
| US5702848A (en) | 1997-12-30 |
| KR960005760A (ko) | 1996-02-23 |
| TW285756B (ja) | 1996-09-11 |
| CN1115876A (zh) | 1996-01-31 |
| KR100382043B1 (ko) | 2003-07-04 |
| EP1786024A1 (en) | 2007-05-16 |
| EP0698916A2 (en) | 1996-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3751051B2 (ja) | 位相シフトマスクパターニングのためのｉ線ステッパリソグラフィ法 | |
| US6083275A (en) | Optimized phase shift design migration | |
| KR100258679B1 (ko) | 감광층내에 피처를 패터닝하는 방법과 감광층내에 디바이스층을형성하는 방법 | |
| US5923566A (en) | Phase shifted design verification routine | |
| EP2177949B1 (en) | Method of correcting proximity effects in an attenuated rim-phase shifting mask | |
| US6185727B1 (en) | Design verification for asymmetric phase shift mask layouts | |
| US5858580A (en) | Phase shifting circuit manufacture method and apparatus | |
| US5923562A (en) | Method for automatically eliminating three way intersection design conflicts in phase edge, phase shift designs | |
| US6228539B1 (en) | Phase shifting circuit manufacture method and apparatus | |
| US6057063A (en) | Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith | |
| EP0927381A1 (en) | Phase shifting circuit manufacture method and apparatus | |
| US5442714A (en) | Design rule checking method and a method of fabricating a phase shift mask | |
| US6901576B2 (en) | Phase-width balanced alternating phase shift mask design | |
| US7174531B2 (en) | Creating photolithographic masks | |
| KR100239813B1 (ko) | 위상시프트마스크를 사용한 패턴형성방법 | |
| US6534224B2 (en) | Phase shift mask and system and method for making the same | |
| US20030203318A1 (en) | Exposure method based on multiple exposure process | |
| JP2000019713A (ja) | マスク及びそれを用いた露光方法 | |
| JP3268692B2 (ja) | 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法 | |
| JP3212117B2 (ja) | 露光用マスク | |
| JPH10148928A (ja) | フォトマスク | |
| JPH0619117A (ja) | 投影露光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050920 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |