JP3746231B2 - ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 - Google Patents
ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3746231B2 JP3746231B2 JP2001381858A JP2001381858A JP3746231B2 JP 3746231 B2 JP3746231 B2 JP 3746231B2 JP 2001381858 A JP2001381858 A JP 2001381858A JP 2001381858 A JP2001381858 A JP 2001381858A JP 3746231 B2 JP3746231 B2 JP 3746231B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビアボトムの絶縁膜(下地誘電体膜)の除去方法及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体装置の高集積化、微細化に伴い、層間絶縁膜等に形成されるビアも、また、このビアを導通させる配線も微細化されている。
一般に、半導体素子(ＬＳＩ、ＩＣ等)の多層配線においては、基板上の酸化物膜上に、下層配線層、バリア層、下地絶縁膜(誘電体膜)、層間絶縁膜、上層絶縁膜、感光性樹脂を順次積層させた後、エッチングにより上層絶縁膜からバリア膜に至るまで順次除去して、ビアを形成し、そのビア内を配線膜で埋め込み、フィールド部に上層配線膜を形成することが行われている。その際、下地誘電体膜をエッチング除去するに当たり、エッチャントとしてＣｘＦｙガスを用いている。
【０００３】
この下地誘電体膜をエッチング除去する場合、従来のコンタクトエッチングでは、上層絶縁膜(ＳｉＯ２)の膜減りという問題が必ず発生する。図１(Ａ)には、このエッチング処理前の上層絶縁膜６の厚さの状態を示し、図１(Ｂ)には、このエッチング処理後の上層絶縁膜６の膜減りＡの状態を示す。従来から、このような膜減りをなくすために種々の提案がなされている。しかし、膜減りが抑えられたとしても、その代わりにビアの内壁面に残さＢが残ってしまう(図２)ので、残さ除去工程を行うことが必要となる。図１及び２において、１は酸化物膜、２は下層配線膜、３はバリア膜、４は下地誘電体膜、５は層間絶縁膜を示す。
また、膜減りを考慮して、上層絶縁膜を予め厚く成膜させることにより、膜減りに対する問題に対処する提案もある。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記したように仮に膜減りが抑えられたとしても、ビアの内壁面に残るエッチング残さを除去することが必要となるので、プロセスが複雑になることに加えて、アッシングによる残さ除去の際に層間絶縁膜(Ｌｏｗ−ｋ材料)がダメージを受けやすいので、残さのみを除去する技術自体非常に難しいという問題がある。
また、膜減りを考慮して予め上層絶縁膜を厚く成膜させておくとしても、アスペクト比が増加することから、下地誘電体膜のエッチング除去プロセスを困難にさせるという問題がある。
【０００５】
本発明の課題は、上記従来技術の問題を解決することにあり、ビアボトムの下地誘電体膜を、上層絶縁膜の膜減りをなくし、また、ビアの内壁面にエッチング残さを残さないで簡単に除去する方法及び簡単なプロセスで半導体装置を製造する方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明のビアボトムの絶縁膜の除去方法は、半導体装置製造時に行うビアの底部の下地絶縁膜(誘電体膜）をエッチング除去する方法において、該下地絶縁膜をエッチング除去してバリア膜を露出させるのに、水素化フッ化炭素(ＨＦＣ)、水素化フッ化環化オレフィン(ＨＦＯ)又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地絶縁膜をエッチング除去することからなる。
【０００７】
また、本発明のビアボトムの絶縁膜の除去方法は、半導体基板上に順次形成された下層絶縁膜、下層配線膜、バリア膜、下地絶縁膜(誘電体膜)、層間絶縁膜、及び上層絶縁膜に対し、エッチングにより上層絶縁膜、層間絶縁膜、下地絶縁膜、及びバリア膜を除去して、ビアを形成し、該ビア内を配線膜で埋め込み、フィールド部に上層配線膜を形成して半導体装置を製造する時に行う該ビアの底部の下地絶縁膜をエッチング除去する方法において、該下地絶縁膜をエッチング除去してバリア膜を露出させるのに、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地誘電体膜をエッチング除去することからなる。
【０００８】
本発明の半導体装置の製造方法は、半導体基板上に順次形成された下層絶縁膜、下層配線膜、バリア膜、下地絶縁膜(誘電体膜)、層間絶縁膜、及び上層絶縁膜に対し、エッチングにより上層絶縁膜、層間絶縁膜、下地誘電体膜、及びバリア膜を除去して、ビアを形成し、該ビア内を配線膜で埋め込み、フィールド部に上層配線膜を形成して半導体装置を製造する方法において、該ビアの底部の下地絶縁膜をエッチング除去してバリア膜を露出させるプロセスで、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地絶縁膜をエッチング除去することからなる。
上記水素化フッ化炭素としてＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２等のＣｘＨｙＦｚを用いることが好ましい。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態であるビアボトムの下地誘電体膜(絶縁膜)の除去方法について、図３(Ａ)〜(Ｇ)を参照して説明する。
半導体装置(ＬＳＩ、ＩＣ等)の多層配線の形成においては、例えばシリコン基板などの基板表面を酸化して酸化物膜(ＳｉＯ２)１１を形成した後に、その酸化物膜１１の上に、所定の厚さの、下層配線膜(Ａｌ、Ｃｕ)１２、バリア膜(ＴｉＮ、ＴａＮ、ＷＮ等)１３、下地誘電体膜(ＳｉＯＮ、ＳｉＮ、ＳｉＣ等）１４、層間絶縁膜(ＳｉＬＫ、ＦＬＡＲＥ等のＬｏｗ−ｋ材料等)１５、上層絶縁膜(ＳｉＯ２)１６、感光性樹脂１７を順次積層させた後、エッチングにより上層絶縁膜１６からバリア膜１３に至るまで順次除去してビアを形成し、そのビア内部を配線膜１９で埋め込み、フィールド部に上層配線膜(Ａｌ、Ｃｕ等)２０を形成する。
【００１０】
酸化物膜(ＳｉＯ２)上に上層配線膜を形成するまでのプロセスを示す図３(Ａ)〜(Ｇ)のうち、図３(Ａ)、(Ｂ)、(Ｅ)〜(Ｇ)のプロセスは従来の製造方法と同じなので簡単に説明するに止める。
図３(Ａ)に示すように、酸化物膜(ＳｉＯ２)１１を形成した後に、その酸化物膜の上に３００ｎｍ程度の厚さの下層配線膜(Ａｌ、Ｃｕ等)１２、１０〜３０ｎｍ程度の厚さのバリア膜(ＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等)１３、１０〜３０ｎｍ程度の厚さの下地誘電体膜(ＳｉＯＮ、ＳｉＮ、ＳｉＣ等)１４、５００ｎｍ程度の厚さの層間絶縁膜(Ｌｏｗ−ｋ等)１５、５００ｎｍ程度の厚さの上層絶縁膜(ＳｉＯ２)１６、及び感光性樹脂層１７を順次積層させて得た半加工品に対して、まず、ＣＦ４、Ｃ３Ｆ８、Ｃ４Ｆ８のようなＣｘＦｙをエッチングガスとして用いて、フルオロカーボンプラズマにより、感光性樹脂層１７及び上層絶縁膜１６をエッチング除去する。
【００１１】
次いで、図３(Ｂ)に示すように、Ｎ−Ｈプラズマにより、公知の条件下で層間絶縁膜（Ｌｏｗ−ｋ材料）１５をエッチング除去する。
上記のようにして層間絶縁膜１５を除去した後、図３(Ｃ)に示すように、ＣＨＦ３、ＣＨ２Ｆ２若しくはＣＨ３ＣＨＦ２等のような水素化フッ化炭素(ＣｘＨｙＦｚ)、ＣＦ２ＣＦＯＣＦ３、ＣＦ３ＯＣＨＦＣＦ３、ＣＦ３ＣＨＦＯＣＨＣＦ２等の水素化フッ化環化オレフィン又はＣＨ４、Ｃ２Ｈ６、Ｃ３Ｈ８等の炭化水素ガスのプラズマを用いて、好ましくは、水素化フッ化炭素ガス：添加ガス(添加ガスとしては、例えば、ＮＦ３；ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、及びＣ５Ｆ８等のフッ化炭素ガス；ハイドロフルオロエーテル(ＨＦＥ)ガス；並びにヨウ化フッ化炭素ガス等)＝５０〜１００：５０〜０の容積比、水素化フッ化環化オレフィン：添加ガス(上記添加ガスと同じガス)＝５０〜１００：０〜５０の容積比、又は炭化水素ガス：添加ガス(上記添加ガスと同じガス及び水素化フッ化炭素ガス等)＝５０〜１００：０〜１００の容積比、基板バイアスＲＦパワー：５０〜５００Ｗ、ガス圧：０．４〜１Ｐａの条件で、ＣｘＨｙＦｚ、水素化フッ化環化オレフィン又は炭化水素のポリマー膜１８を堆積すると共に、ビアボトムに存在する下地誘電体膜１４をエッチング除去して、バリア膜１３を露出させる。上記のような範囲内の容積比を有するガスを用いることにより、下地誘電体膜のエッチング除去が有効に行われ得る。次いで、その際に残留するＣｘＨｙＦｚ、水素化フッ化環化オレフィン又は炭化水素ポリマーを、図３(Ｄ)に示すように、好ましくは、Ｏ２、Ｈ２、Ｎ２、ＮＨ３等のガスを用いて、例えば、Ｎ２：添加ガス(例えば、Ｈ２、ＮＨ３、ＣＯ、ＣＯ２、Ｏ２、ＮＯｘ等)＝５０〜１００：０〜５０の容積比のガスを用いて、アンテナパワー：１０００Ｗ、バイアスパワー：１００〜２００Ｗ、ガス圧力：０．４〜１Ｐａ、基板温度：０〜３０℃の条件下でアッシングにより除去する。
【００１２】
上記ポリマーアッシング後、図３(Ｅ)に示すように、公知の条件下バリア膜１３をエッチング除去し、次いで、図３(Ｆ)に示すように、メッキ法やスパッタリング法やＣＶＤ法等の公知の方法により、ビア内に配線膜１９を堆積させる。ビア内が配線膜１９で埋め込まれた後、フィールド部等の不必要な部分にある膜を除去するために、ＣＭＰ(Chemical-mechanical polishing)処理を行い、表面の余分な配線膜を除去して、表面を平坦化し、ビア内のみに配線膜を残すようにする。
その後、図３(Ｇ)に示したように、公知の条件下、スパッタリング法、ＣＶＤ法、メッキ法等により上層配線膜２０を形成して、半導体装置を製造する。
【００１３】
【実施例】
以下、本発明の実施例を図３(Ａ)〜(Ｇ)を参照して説明する。
(実施例１)
シリコン基板表面を酸化して酸化物膜(ＳｉＯ２)１１を形成し、その酸化物膜の上に、順次、公知の方法で３００ｎｍの厚さの下層配線膜(Ａｌ、Ｃｕ)１２、２０ｎｍの厚さのバリア膜(ＴｉＮ)１３、２０ｎｍの厚さの下地誘電体膜(ＳｉＯＮ)１４、５００ｎｍの厚さの層間絶縁膜(有機Ｌｏｗ−ｋ)１５、５００ｎｍの厚さの上層絶縁膜(ＳｉＯ２)１６、及び感光性樹脂層１７を順次積層させて半加工品を得た。
【００１４】
まず、図３(Ａ)に示すように、ＣＦ４をエッチングガスとして用いて、フルオロカーボンプラズマにより、公知の条件下で、感光性樹脂層１７及び上層絶縁膜１６をエッチング除去した。
次いで、図３(Ｂ)に示すように、Ｎ−Ｈプラズマにより、公知の条件下で、層間絶縁膜１５をエッチング除去した。
【００１５】
層間絶縁膜１５の除去後に、ガス圧力：０．６７Ｐａ、流量：５０ｓｃｃｍ、アンテナパワー：１０００Ｗ、バイアスパワー：３００Ｗの条件下で、図３(Ｃ)に示すように、ＣＨ３ＣＨＦ２のガスプラズマを用いてＣＨ３ＣＨＦ２のポリマー膜１８を堆積すると共に、ビアボトムに存在する下地誘電体膜１４をエッチング除去して、バリア膜１３を露出させた。その際に残留するＣＨ３ＣＨ２Ｆ２ポリマーを、Ｎ２：Ｈ２＝７０：３０の容積比のガスを用いて、アンテナパワー：１０００Ｗ、バイアスパワー：１５０Ｗ、ガス圧力：０．４Ｐａ、基板温度：３０℃の条件下でアッシングにより除去した。本プロセスにより、上層絶縁膜１６の膜減りがなく、また、ビアの内壁面にエッチング残さが残らないで、ビアボトムの下地誘電体膜である下層絶縁膜１４が除去できた。
【００１６】
ポリマーアッシング後、図３(Ｅ)に示すように、公知の条件下バリア膜１３を除去し、次いで、図３(Ｆ)に示すように、メッキ法により、以下述べるような公知の条件下、半導体基板上のビアの内に上層配線膜１９を堆積させた。ビア内が配線膜１９で埋め込まれた後、フィールド部等の不必要な部分にある膜を除去するために、ＣＭＰ(Chemical-mechanical polishing)処理を行い、表面の余分な配線膜を除去して、ビア内のみに配線膜１９を残すようにした。
【００１７】
その後、図３(Ｇ)に示したように、メッキ法により、ビア内に、公知の方法で上層配線膜(Ｃｕ、Ａｌ配線)２０を形成した。例えば、Ｃｕ配線の場合は、まず、ＰＶＤ法(ＬＴＳスパッタ法)により、パワー：８ｋＷ、Ａｒ：９ｓｃｃｍ、時間：２０〜５０ｓｅｃ、基板ステージ温度：３０℃以下の条件でシードＣｕを形成し、次いで、メッキ液混合物(Shipley Far East Ltd.製の商品名：Ultrafill EC-2001(メッキ液)とS-2001(添加剤)とA-2001(添加剤)とを混合したもの)を使用して、処理温度２５℃、電流密度１．０Ａ／ｄｍ２及び処理時間１〜２分の処理条件により、電解メッキ法で所定の厚さの上層配線膜２０を形成し、半導体装置を得た。
上記実施例において、図３(Ｃ)に示すプロセスで用いたＣＨ３ＣＨＦ２の代わりにＣＨＦ３、ＣＨ２Ｆ２等のＣｘＨｙＦｚを用いた場合も、また、ＣＦ２ＣＦＯＣＦ３、ＣＦ３ＯＣＨＦＣＦ３、ＣＦ３ＣＨＦＯＣＨＣＦ２等の水素化フッ化環化オレフィンを用いた場合も、また、ＣＨ４、Ｃ２Ｈ６、Ｃ３Ｈ８等の炭化水素を用いた場合も、また、ＳｉＯＮの代わりにＳｉＮやＳｉＣ等の下地誘電体膜を用いた場合も、同様の結果が得られる。すなわち、本プロセスにより、上層絶縁膜の膜減りをなくし、また、ビアの内壁面にエッチング残さを残さないで、ビアボトムの下地誘電体膜である下層絶縁膜を除去できる。
【００１８】
【発明の効果】
本発明によれば、半導体装置を製造する際に、ビアの底部の下地誘電体膜をエッチング除去して、バリア膜を露出させる工程において、水素化フッ化炭素(ＣｘＨｙＦｚ)、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、下地誘電体膜をエッチング除去するようにしたので、上層絶縁膜の膜減りをなくし、また、ビアの内壁面にエッチング残さを残すことなく、ビアボトムの下地誘電体膜である絶縁膜膜を容易にエッチング除去することができるという効果を奏する。これにより、下地誘電体膜の除去プロセスが簡略化されると共に、簡単なプロセスで半導体装置を製造することができる。
【図面の簡単な説明】
【図１】 (Ａ)従来の方法により下地誘電体膜をエッチング除去する前の状態を説明するための模式的断面図。
(Ｂ)従来の方法により下地誘電体膜をエッチング除去した後の上層絶縁膜の膜減りを説明するための模式的断面図。
【図２】従来の方法により下地誘電体膜をエッチング除去した後に残る残さを説明するための模式的断面図。
【図３】 (Ａ)実施例１における半加工品に対して上層絶縁膜をエッチング除去したときの状態を示す模式的断面図
(Ｂ)図３(Ａ)のプロセス後に行われる処理により層間絶縁膜を除去したときの状態を示す模式的断面図。
(Ｃ)図３(Ｂ)のプロセス後に行われる処理により下地誘電体膜を除去したときの状態を示す模式的断面図。
(Ｄ)図３(Ｃ)のプロセス後に、堆積ポリマーをアッシング処理により除去したときの状態を示す模式的断面図。
(Ｅ)図３(Ｄ)のプロセス後に行われる処理によりバリア膜を除去したときの状態を示す模式的断面図。
(Ｆ)図３(Ｅ)のプロセス後に行われる配線膜をビア内に埋め込んだ状態を示す模式的断面図。
(Ｇ)図３(Ｆ)のプロセス後に行われる成膜処理により上層配線膜を形成したときの状態を示す模式的断面図。
【符号の説明】
１、１１ 酸化物膜 ２、１２ 下層配線膜
３、１３ バリア膜 ４、１４ 下地誘電体膜
５、１５ 層間絶縁膜 ６、１６ 上層絶縁膜
Ａ 膜減り Ｂ 残さ
１７ 感光性樹脂 １８ ポリマー膜
１９ ビア内配線膜 ２０ 上層配線膜
【発明の属する技術分野】
本発明は、ビアボトムの絶縁膜(下地誘電体膜)の除去方法及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体装置の高集積化、微細化に伴い、層間絶縁膜等に形成されるビアも、また、このビアを導通させる配線も微細化されている。
一般に、半導体素子(ＬＳＩ、ＩＣ等)の多層配線においては、基板上の酸化物膜上に、下層配線層、バリア層、下地絶縁膜(誘電体膜)、層間絶縁膜、上層絶縁膜、感光性樹脂を順次積層させた後、エッチングにより上層絶縁膜からバリア膜に至るまで順次除去して、ビアを形成し、そのビア内を配線膜で埋め込み、フィールド部に上層配線膜を形成することが行われている。その際、下地誘電体膜をエッチング除去するに当たり、エッチャントとしてＣｘＦｙガスを用いている。
【０００３】
この下地誘電体膜をエッチング除去する場合、従来のコンタクトエッチングでは、上層絶縁膜(ＳｉＯ２)の膜減りという問題が必ず発生する。図１(Ａ)には、このエッチング処理前の上層絶縁膜６の厚さの状態を示し、図１(Ｂ)には、このエッチング処理後の上層絶縁膜６の膜減りＡの状態を示す。従来から、このような膜減りをなくすために種々の提案がなされている。しかし、膜減りが抑えられたとしても、その代わりにビアの内壁面に残さＢが残ってしまう(図２)ので、残さ除去工程を行うことが必要となる。図１及び２において、１は酸化物膜、２は下層配線膜、３はバリア膜、４は下地誘電体膜、５は層間絶縁膜を示す。
また、膜減りを考慮して、上層絶縁膜を予め厚く成膜させることにより、膜減りに対する問題に対処する提案もある。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記したように仮に膜減りが抑えられたとしても、ビアの内壁面に残るエッチング残さを除去することが必要となるので、プロセスが複雑になることに加えて、アッシングによる残さ除去の際に層間絶縁膜(Ｌｏｗ−ｋ材料)がダメージを受けやすいので、残さのみを除去する技術自体非常に難しいという問題がある。
また、膜減りを考慮して予め上層絶縁膜を厚く成膜させておくとしても、アスペクト比が増加することから、下地誘電体膜のエッチング除去プロセスを困難にさせるという問題がある。
【０００５】
本発明の課題は、上記従来技術の問題を解決することにあり、ビアボトムの下地誘電体膜を、上層絶縁膜の膜減りをなくし、また、ビアの内壁面にエッチング残さを残さないで簡単に除去する方法及び簡単なプロセスで半導体装置を製造する方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明のビアボトムの絶縁膜の除去方法は、半導体装置製造時に行うビアの底部の下地絶縁膜(誘電体膜）をエッチング除去する方法において、該下地絶縁膜をエッチング除去してバリア膜を露出させるのに、水素化フッ化炭素(ＨＦＣ)、水素化フッ化環化オレフィン(ＨＦＯ)又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地絶縁膜をエッチング除去することからなる。
【０００７】
また、本発明のビアボトムの絶縁膜の除去方法は、半導体基板上に順次形成された下層絶縁膜、下層配線膜、バリア膜、下地絶縁膜(誘電体膜)、層間絶縁膜、及び上層絶縁膜に対し、エッチングにより上層絶縁膜、層間絶縁膜、下地絶縁膜、及びバリア膜を除去して、ビアを形成し、該ビア内を配線膜で埋め込み、フィールド部に上層配線膜を形成して半導体装置を製造する時に行う該ビアの底部の下地絶縁膜をエッチング除去する方法において、該下地絶縁膜をエッチング除去してバリア膜を露出させるのに、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地誘電体膜をエッチング除去することからなる。
【０００８】
本発明の半導体装置の製造方法は、半導体基板上に順次形成された下層絶縁膜、下層配線膜、バリア膜、下地絶縁膜(誘電体膜)、層間絶縁膜、及び上層絶縁膜に対し、エッチングにより上層絶縁膜、層間絶縁膜、下地誘電体膜、及びバリア膜を除去して、ビアを形成し、該ビア内を配線膜で埋め込み、フィールド部に上層配線膜を形成して半導体装置を製造する方法において、該ビアの底部の下地絶縁膜をエッチング除去してバリア膜を露出させるプロセスで、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地絶縁膜をエッチング除去することからなる。
上記水素化フッ化炭素としてＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２等のＣｘＨｙＦｚを用いることが好ましい。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態であるビアボトムの下地誘電体膜(絶縁膜)の除去方法について、図３(Ａ)〜(Ｇ)を参照して説明する。
半導体装置(ＬＳＩ、ＩＣ等)の多層配線の形成においては、例えばシリコン基板などの基板表面を酸化して酸化物膜(ＳｉＯ２)１１を形成した後に、その酸化物膜１１の上に、所定の厚さの、下層配線膜(Ａｌ、Ｃｕ)１２、バリア膜(ＴｉＮ、ＴａＮ、ＷＮ等)１３、下地誘電体膜(ＳｉＯＮ、ＳｉＮ、ＳｉＣ等）１４、層間絶縁膜(ＳｉＬＫ、ＦＬＡＲＥ等のＬｏｗ−ｋ材料等)１５、上層絶縁膜(ＳｉＯ２)１６、感光性樹脂１７を順次積層させた後、エッチングにより上層絶縁膜１６からバリア膜１３に至るまで順次除去してビアを形成し、そのビア内部を配線膜１９で埋め込み、フィールド部に上層配線膜(Ａｌ、Ｃｕ等)２０を形成する。
【００１０】
酸化物膜(ＳｉＯ２)上に上層配線膜を形成するまでのプロセスを示す図３(Ａ)〜(Ｇ)のうち、図３(Ａ)、(Ｂ)、(Ｅ)〜(Ｇ)のプロセスは従来の製造方法と同じなので簡単に説明するに止める。
図３(Ａ)に示すように、酸化物膜(ＳｉＯ２)１１を形成した後に、その酸化物膜の上に３００ｎｍ程度の厚さの下層配線膜(Ａｌ、Ｃｕ等)１２、１０〜３０ｎｍ程度の厚さのバリア膜(ＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等)１３、１０〜３０ｎｍ程度の厚さの下地誘電体膜(ＳｉＯＮ、ＳｉＮ、ＳｉＣ等)１４、５００ｎｍ程度の厚さの層間絶縁膜(Ｌｏｗ−ｋ等)１５、５００ｎｍ程度の厚さの上層絶縁膜(ＳｉＯ２)１６、及び感光性樹脂層１７を順次積層させて得た半加工品に対して、まず、ＣＦ４、Ｃ３Ｆ８、Ｃ４Ｆ８のようなＣｘＦｙをエッチングガスとして用いて、フルオロカーボンプラズマにより、感光性樹脂層１７及び上層絶縁膜１６をエッチング除去する。
【００１１】
次いで、図３(Ｂ)に示すように、Ｎ−Ｈプラズマにより、公知の条件下で層間絶縁膜（Ｌｏｗ−ｋ材料）１５をエッチング除去する。
上記のようにして層間絶縁膜１５を除去した後、図３(Ｃ)に示すように、ＣＨＦ３、ＣＨ２Ｆ２若しくはＣＨ３ＣＨＦ２等のような水素化フッ化炭素(ＣｘＨｙＦｚ)、ＣＦ２ＣＦＯＣＦ３、ＣＦ３ＯＣＨＦＣＦ３、ＣＦ３ＣＨＦＯＣＨＣＦ２等の水素化フッ化環化オレフィン又はＣＨ４、Ｃ２Ｈ６、Ｃ３Ｈ８等の炭化水素ガスのプラズマを用いて、好ましくは、水素化フッ化炭素ガス：添加ガス(添加ガスとしては、例えば、ＮＦ３；ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、及びＣ５Ｆ８等のフッ化炭素ガス；ハイドロフルオロエーテル(ＨＦＥ)ガス；並びにヨウ化フッ化炭素ガス等)＝５０〜１００：５０〜０の容積比、水素化フッ化環化オレフィン：添加ガス(上記添加ガスと同じガス)＝５０〜１００：０〜５０の容積比、又は炭化水素ガス：添加ガス(上記添加ガスと同じガス及び水素化フッ化炭素ガス等)＝５０〜１００：０〜１００の容積比、基板バイアスＲＦパワー：５０〜５００Ｗ、ガス圧：０．４〜１Ｐａの条件で、ＣｘＨｙＦｚ、水素化フッ化環化オレフィン又は炭化水素のポリマー膜１８を堆積すると共に、ビアボトムに存在する下地誘電体膜１４をエッチング除去して、バリア膜１３を露出させる。上記のような範囲内の容積比を有するガスを用いることにより、下地誘電体膜のエッチング除去が有効に行われ得る。次いで、その際に残留するＣｘＨｙＦｚ、水素化フッ化環化オレフィン又は炭化水素ポリマーを、図３(Ｄ)に示すように、好ましくは、Ｏ２、Ｈ２、Ｎ２、ＮＨ３等のガスを用いて、例えば、Ｎ２：添加ガス(例えば、Ｈ２、ＮＨ３、ＣＯ、ＣＯ２、Ｏ２、ＮＯｘ等)＝５０〜１００：０〜５０の容積比のガスを用いて、アンテナパワー：１０００Ｗ、バイアスパワー：１００〜２００Ｗ、ガス圧力：０．４〜１Ｐａ、基板温度：０〜３０℃の条件下でアッシングにより除去する。
【００１２】
上記ポリマーアッシング後、図３(Ｅ)に示すように、公知の条件下バリア膜１３をエッチング除去し、次いで、図３(Ｆ)に示すように、メッキ法やスパッタリング法やＣＶＤ法等の公知の方法により、ビア内に配線膜１９を堆積させる。ビア内が配線膜１９で埋め込まれた後、フィールド部等の不必要な部分にある膜を除去するために、ＣＭＰ(Chemical-mechanical polishing)処理を行い、表面の余分な配線膜を除去して、表面を平坦化し、ビア内のみに配線膜を残すようにする。
その後、図３(Ｇ)に示したように、公知の条件下、スパッタリング法、ＣＶＤ法、メッキ法等により上層配線膜２０を形成して、半導体装置を製造する。
【００１３】
【実施例】
以下、本発明の実施例を図３(Ａ)〜(Ｇ)を参照して説明する。
(実施例１)
シリコン基板表面を酸化して酸化物膜(ＳｉＯ２)１１を形成し、その酸化物膜の上に、順次、公知の方法で３００ｎｍの厚さの下層配線膜(Ａｌ、Ｃｕ)１２、２０ｎｍの厚さのバリア膜(ＴｉＮ)１３、２０ｎｍの厚さの下地誘電体膜(ＳｉＯＮ)１４、５００ｎｍの厚さの層間絶縁膜(有機Ｌｏｗ−ｋ)１５、５００ｎｍの厚さの上層絶縁膜(ＳｉＯ２)１６、及び感光性樹脂層１７を順次積層させて半加工品を得た。
【００１４】
まず、図３(Ａ)に示すように、ＣＦ４をエッチングガスとして用いて、フルオロカーボンプラズマにより、公知の条件下で、感光性樹脂層１７及び上層絶縁膜１６をエッチング除去した。
次いで、図３(Ｂ)に示すように、Ｎ−Ｈプラズマにより、公知の条件下で、層間絶縁膜１５をエッチング除去した。
【００１５】
層間絶縁膜１５の除去後に、ガス圧力：０．６７Ｐａ、流量：５０ｓｃｃｍ、アンテナパワー：１０００Ｗ、バイアスパワー：３００Ｗの条件下で、図３(Ｃ)に示すように、ＣＨ３ＣＨＦ２のガスプラズマを用いてＣＨ３ＣＨＦ２のポリマー膜１８を堆積すると共に、ビアボトムに存在する下地誘電体膜１４をエッチング除去して、バリア膜１３を露出させた。その際に残留するＣＨ３ＣＨ２Ｆ２ポリマーを、Ｎ２：Ｈ２＝７０：３０の容積比のガスを用いて、アンテナパワー：１０００Ｗ、バイアスパワー：１５０Ｗ、ガス圧力：０．４Ｐａ、基板温度：３０℃の条件下でアッシングにより除去した。本プロセスにより、上層絶縁膜１６の膜減りがなく、また、ビアの内壁面にエッチング残さが残らないで、ビアボトムの下地誘電体膜である下層絶縁膜１４が除去できた。
【００１６】
ポリマーアッシング後、図３(Ｅ)に示すように、公知の条件下バリア膜１３を除去し、次いで、図３(Ｆ)に示すように、メッキ法により、以下述べるような公知の条件下、半導体基板上のビアの内に上層配線膜１９を堆積させた。ビア内が配線膜１９で埋め込まれた後、フィールド部等の不必要な部分にある膜を除去するために、ＣＭＰ(Chemical-mechanical polishing)処理を行い、表面の余分な配線膜を除去して、ビア内のみに配線膜１９を残すようにした。
【００１７】
その後、図３(Ｇ)に示したように、メッキ法により、ビア内に、公知の方法で上層配線膜(Ｃｕ、Ａｌ配線)２０を形成した。例えば、Ｃｕ配線の場合は、まず、ＰＶＤ法(ＬＴＳスパッタ法)により、パワー：８ｋＷ、Ａｒ：９ｓｃｃｍ、時間：２０〜５０ｓｅｃ、基板ステージ温度：３０℃以下の条件でシードＣｕを形成し、次いで、メッキ液混合物(Shipley Far East Ltd.製の商品名：Ultrafill EC-2001(メッキ液)とS-2001(添加剤)とA-2001(添加剤)とを混合したもの)を使用して、処理温度２５℃、電流密度１．０Ａ／ｄｍ２及び処理時間１〜２分の処理条件により、電解メッキ法で所定の厚さの上層配線膜２０を形成し、半導体装置を得た。
上記実施例において、図３(Ｃ)に示すプロセスで用いたＣＨ３ＣＨＦ２の代わりにＣＨＦ３、ＣＨ２Ｆ２等のＣｘＨｙＦｚを用いた場合も、また、ＣＦ２ＣＦＯＣＦ３、ＣＦ３ＯＣＨＦＣＦ３、ＣＦ３ＣＨＦＯＣＨＣＦ２等の水素化フッ化環化オレフィンを用いた場合も、また、ＣＨ４、Ｃ２Ｈ６、Ｃ３Ｈ８等の炭化水素を用いた場合も、また、ＳｉＯＮの代わりにＳｉＮやＳｉＣ等の下地誘電体膜を用いた場合も、同様の結果が得られる。すなわち、本プロセスにより、上層絶縁膜の膜減りをなくし、また、ビアの内壁面にエッチング残さを残さないで、ビアボトムの下地誘電体膜である下層絶縁膜を除去できる。
【００１８】
【発明の効果】
本発明によれば、半導体装置を製造する際に、ビアの底部の下地誘電体膜をエッチング除去して、バリア膜を露出させる工程において、水素化フッ化炭素(ＣｘＨｙＦｚ)、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、下地誘電体膜をエッチング除去するようにしたので、上層絶縁膜の膜減りをなくし、また、ビアの内壁面にエッチング残さを残すことなく、ビアボトムの下地誘電体膜である絶縁膜膜を容易にエッチング除去することができるという効果を奏する。これにより、下地誘電体膜の除去プロセスが簡略化されると共に、簡単なプロセスで半導体装置を製造することができる。
【図面の簡単な説明】
【図１】 (Ａ)従来の方法により下地誘電体膜をエッチング除去する前の状態を説明するための模式的断面図。
(Ｂ)従来の方法により下地誘電体膜をエッチング除去した後の上層絶縁膜の膜減りを説明するための模式的断面図。
【図２】従来の方法により下地誘電体膜をエッチング除去した後に残る残さを説明するための模式的断面図。
【図３】 (Ａ)実施例１における半加工品に対して上層絶縁膜をエッチング除去したときの状態を示す模式的断面図
(Ｂ)図３(Ａ)のプロセス後に行われる処理により層間絶縁膜を除去したときの状態を示す模式的断面図。
(Ｃ)図３(Ｂ)のプロセス後に行われる処理により下地誘電体膜を除去したときの状態を示す模式的断面図。
(Ｄ)図３(Ｃ)のプロセス後に、堆積ポリマーをアッシング処理により除去したときの状態を示す模式的断面図。
(Ｅ)図３(Ｄ)のプロセス後に行われる処理によりバリア膜を除去したときの状態を示す模式的断面図。
(Ｆ)図３(Ｅ)のプロセス後に行われる配線膜をビア内に埋め込んだ状態を示す模式的断面図。
(Ｇ)図３(Ｆ)のプロセス後に行われる成膜処理により上層配線膜を形成したときの状態を示す模式的断面図。
【符号の説明】
１、１１ 酸化物膜 ２、１２ 下層配線膜
３、１３ バリア膜 ４、１４ 下地誘電体膜
５、１５ 層間絶縁膜 ６、１６ 上層絶縁膜
Ａ 膜減り Ｂ 残さ
１７ 感光性樹脂 １８ ポリマー膜
１９ ビア内配線膜 ２０ 上層配線膜
Claims (5)
- 半導体装置製造時に行うビアの底部の下地絶縁膜をエッチング除去する方法において、該下地絶縁膜をエッチング除去してバリア膜を露出させるのに、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地絶縁膜をエッチング除去することを特徴とするビアボトムの絶縁膜の除去方法。
- 半導体基板上に順次形成された下層絶縁膜、下層配線膜、バリア膜、下地絶縁膜、層間絶縁膜、及び上層絶縁膜に対し、エッチングにより上層絶縁膜、層間絶縁膜、下地絶縁膜、及びバリア膜を除去して、ビアを形成し、該ビア内を配線膜で埋め込み、フィールド部に上層配線膜を形成して半導体装置を製造する時に行う該ビアの底部の下地絶縁膜をエッチング除去する方法において、該下地絶縁膜をエッチング除去してバリア膜を露出させるのに、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地絶縁膜をエッチング除去することを特徴とするビアボトムの絶縁膜の除去方法。
- 前記水素化フッ化炭素が、ＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２であることを特徴とする請求項１又は２記載のビアボトムの絶縁膜の除去方法。
- 半導体基板上に順次形成された下層絶縁膜、下層配線膜、バリア膜、下地絶縁膜、層間絶縁膜、及び上層絶縁膜に対し、エッチングにより上層絶縁膜、層間絶縁膜、下地絶縁膜、及びバリア膜を除去して、ビアを形成し、該ビア内を配線膜で埋め込み、フィールド部に上層配線膜を形成して半導体装置を製造する方法において、該ビアの底部の下地絶縁膜をエッチング除去してバリア膜を露出させるプロセスで、水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ガスプラズマを用いて、上層絶縁膜上に水素化フッ化炭素、水素化フッ化環化オレフィン又は炭化水素ポリマーを堆積すると共に、該下地絶縁膜をエッチング除去することを特徴とする半導体装置の製造方法。
- 前記水素化フッ化炭素が、ＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２であることを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001381858A JP3746231B2 (ja) | 2001-12-14 | 2001-12-14 | ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001381858A JP3746231B2 (ja) | 2001-12-14 | 2001-12-14 | ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188253A JP2003188253A (ja) | 2003-07-04 |
| JP3746231B2 true JP3746231B2 (ja) | 2006-02-15 |
Family
ID=27592405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001381858A Expired - Fee Related JP3746231B2 (ja) | 2001-12-14 | 2001-12-14 | ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3746231B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7488687B2 (en) | 2006-09-12 | 2009-02-10 | Samsung Electronics Co., Ltd. | Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers |
| JP6956551B2 (ja) * | 2017-03-08 | 2021-11-02 | 東京エレクトロン株式会社 | 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム |
-
2001
- 2001-12-14 JP JP2001381858A patent/JP3746231B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188253A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4492947B2 (ja) | 半導体装置の製造方法 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US7419916B2 (en) | Manufacturing method of semiconductor device | |
| US6972253B2 (en) | Method for forming dielectric barrier layer in damascene structure | |
| US8748314B2 (en) | Method of manufacturing a semiconductor device | |
| JP2005072384A (ja) | 電子デバイスの製造方法 | |
| JPWO2004061931A1 (ja) | 多層配線構造を有する半導体装置およびその製造方法 | |
| US7378340B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7602061B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US7232763B2 (en) | Method of manufacturing semiconductor device | |
| US7135776B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2001203207A (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| US20040150075A1 (en) | Semiconductor device with cupper wiring and method for manufacturing semiconductor device | |
| JP2005142473A (ja) | 半導体装置の製造方法 | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP3746231B2 (ja) | ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 | |
| JP2004363447A (ja) | 半導体装置およびその製造方法 | |
| JP3924501B2 (ja) | 集積回路装置の製造方法 | |
| US7199038B2 (en) | Method for fabricating semiconductor device | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| US6764957B2 (en) | Method for forming contact or via plug | |
| US6642139B1 (en) | Method for forming interconnection structure in an integration circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |