JP3622851B2 - チップ型サーミスタの製造方法 - Google Patents
チップ型サーミスタの製造方法 Download PDFInfo
- Publication number
- JP3622851B2 JP3622851B2 JP2002226188A JP2002226188A JP3622851B2 JP 3622851 B2 JP3622851 B2 JP 3622851B2 JP 2002226188 A JP2002226188 A JP 2002226188A JP 2002226188 A JP2002226188 A JP 2002226188A JP 3622851 B2 JP3622851 B2 JP 3622851B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- layer
- glass layer
- thermistor
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【産業上の利用分野】
本発明は、各種の電子機器の温度補償用サーミスタや表面温度測定用センサに適するチップ型サーミスタの製造方法に関する。更に詳しくはプリント回路基板等に表面実装されるチップ型サーミスタの製造方法に関するものである。
【0002】
【従来の技術】
従来、この種のチップ型サーミスタは、はんだ耐熱性を向上させるためにサーミスタ素体の両端部に銀−パラジウムを主成分とする電極を焼付け、はんだ付着性を高めるためにこの焼付け電極の表面にめっき層を設けている。
このめっき処理時に導電性のあるサーミスタ素体表面にめっきが付着して抵抗値が変化しないように、本出願人は焼付け電極層が接触する部分以外のサーミスタ素体の表面を軟化点がこの電極層の焼付け温度とほぼ等しいガラス層で被覆し、かつ焼付け電極層の表面にめっき層を形成したチップ型サーミスタを特許出願した(特開平3−250603)。
また本出願人はガラス層形成後の電極層焼付け時にガラス層が軟化しないように、ガラス層をガラスと、アルミナ、ジルコニア、マグネシア等の無機結晶物とを含む無機複合材料で構成したサーミスタを特許出願した(特開平3−250604)。
【0003】
【発明が解決しようとする課題】
しかし、特開平3−250604号公報に開示したサーミスタでは、このガラス層を形成するためのペースト中でガラス粉末と無機結晶物粉末が均一に混合しにくいため、このペーストが印刷性に劣り印刷後のサーミスタ素体の表面が平滑にならない不具合があった。
また無機複合材料の焼成時に無機結晶物が存在することにより無機複合材料中に気泡が残存し易い。この残存した気泡は開気孔(open pore)になり易く、後工程のめっき処理時にめっき液が開気孔内に浸入してサーミスタ素体をめっき液で浸食し、サーミスタの信頼性を低下させる欠点があった。更に電極層の焼付け後にガラス層の表面が荒れ、サーミスタの外観を損うとともに、高温多湿の環境下で使用すると開気孔の程度により抵抗値が変化して、製品の信頼性を低下する問題点があった。
【0004】
本発明の目的は、焼付け電極層形成時のガラス層や焼付け電極層の保形性が良好なチップ型サーミスタを製造できる方法を提供することにある。
本発明の別の目的は、ガラス層の表面が平滑で見栄えの良いチップ型サーミスタを製造できる方法を提供することにある。
本発明の別の目的は、はんだ耐熱性及びはんだ付着性に優れ、焼付け電極層のめっき処理に起因した抵抗値の変化がなく、しかも高温多湿等の環境下でも抵抗値の変化がなく、信頼性の高いチップ型サーミスタを製造できる方法を提供することにある。
本発明の更に別の目的は、熱的ストレスに起因した引張応力に対する強度が高いチップ型サーミスタを製造できる方法を提供することにある。
【0005】
【問題点を解決するための手段】
請求項1に係る発明は、図2及び図3に示すように、サーミスタ素体用のセラミックグリーンシートを薄く成形しこのシート上面に導電性ペーストを印刷し乾燥することによりシートの幅方向に延びかつ両端がシートの両側面に露出するように複数の帯状の内部電極23を形成した後に内部電極23を有するセラミックグリーンシートを複数枚積み重ねてシート状の積層体にしこの積層体を焼成してセラミック焼結シート11を作る工程と、セラミック焼結シート11の両面に第1ガラスペーストを印刷して乾燥した後に第2ガラスペーストを印刷して乾燥し更に焼成することにより絶縁性を有する結晶化ガラスにて形成された下ガラス層14aと密閉性及び絶縁性を有する非晶質ガラスにて形成された上ガラス層14bとからなるガラス層14を形成する工程と、両面がガラス層14で被覆されたセラミック焼結シート11を内部電極23の列方向と直交する方向に短冊状に切断して短冊状サーミスタ素体13を作る工程と、短冊状サーミスタ素体13の両側の切断面に上記第1及び第2ガラスペーストと同一の第1及び第2ガラスペーストを順次印刷して乾燥した後に焼成して下ガラス層14a及び上ガラス層14bからなるガラス層14を形成する工程と、短冊状サーミスタ素体13の両側の切断面と垂直な方向にかつ内部電極23の幅方向の中心線に沿って短冊状サーミスタ素体13を細かく切断してチップ15を作った後にこのチップ15の切断面を包むようにチップ15の両端部に焼付け電極層16,Niめっき層18及びSn/Pbめっき層19からなる端子電極12を形成する工程とを含むチップ型サーミスタの製造方法である。
【0006】
本発明の方法で製造されるチップ型サーミスタ10は、図1に示すように、サーミスタ素体11と、このサーミスタ素体11の両端面を除く素体表面を被覆する絶縁性ガラス層14と、このサーミスタ素体11の両端面を含む両端部に設けられた一対の端子電極12,12とを備え、これらの端子電極12,12がサーミスタ素体11の両端部に形成された焼付け電極層16とこの焼付け電極層16の表面に形成されたNiめっき層18及びSn又はSn/Pbめっき層19をそれぞれ有する。上記ガラス層14の一部又は全部が素体表面上に形成された結晶化ガラスからなる下ガラス層14aとこの下ガラス層14aの上に形成された密閉性を有する非晶質ガラスからなる上ガラス層14bとにより構成され、この結晶化ガラスの前駆体ガラスのガラス転移点が400〜1000℃の範囲にあって、その結晶化温度が前記ガラス転移点より高い温度であることにある。ここで、「結晶化ガラスの前駆体ガラス」とは、結晶化ガラスを結晶化するために熱処理する前のガラスをいう。
【0007】
また上記チップ型サーミスタは、図2に示すようにサーミスタ素体11の素体内部に一対の端子電極12,12に電気的に接続する複数の抵抗値調整用内部電極23を有し、ガラス層14が両端面以外の素体表面を被覆するように構成される。なお、図示しないが、この内部電極23が一対の端子電極12,12に電気的に接続しないチップ型サーミスタも含む。
【0008】
図2に示したチップ型サーミスタ10は、次の方法により製造される。図3に示すように、先ずサーミスタ素体用のセラミックグリーンシートを極く薄く成形し、このシート上面に導電性ペーストを印刷し乾燥することによりシートの幅方向に延びかつ両端がシートの両側面に露出するように複数の帯状の抵抗値調整用の内部電極23を形成した後、複数のグリーンシートを積み重ねてシート状の積層体にし、この積層体を焼成して焼結シートを作る(図3(a))。上記セラミックグリーンシートはMn,Fe,Co,Ni,Cu,Al等の金属の酸化物粉末を1種又は2種以上混合してこの混合物を仮焼し粉砕し、有機結合材を加え混合して薄い直方体に成形して作られる。なお、金属酸化物の混合物を仮焼し粉砕した後、有機結合材と溶剤を加え混練してスラリーを調製し、このスラリーをドクターブレード法等により成膜乾燥してセラミックグリーンシートを成形してもよい。
【0009】
次いでこのセラミック焼結シート11の両面にガラス層14を形成する。このガラス層14は、先ず第1ガラスペーストを印刷して乾燥し、次いで第2ガラスペーストを印刷して乾燥した後に焼成することにより形成され、絶縁性を有する結晶化ガラスにて形成された下ガラス層14aと、密閉性及び絶縁性を有する非晶質ガラスにて形成された上ガラス層14bとからなる(図3(b))。次に両面がガラス層14で被覆されたセラミック焼結シート11を内部電極23の列方向と直交する方向に、ダイヤモンドブレード付き切断機のようなダイシングソーを用いて、短冊状に切断した後(図3(c))、この短冊状サーミスタ素体13の両側の切断面に前記と同じ第1及び第2ガラスペーストを順次印刷して乾燥し、その後焼成して下ガラス層14a及び上ガラス層14bからなるガラス層14を形成する(図3(d))。次に前記切断面と垂直な方向にかつ内部電極23の幅方向の中心線に沿って、この短冊状サーミスタ素体13を細かく切断してチップ15を作る(図3(e))。このチップ15の切断面を包むようにチップの両端部に貴金属粉末と無機結合材を含む導電性ペーストを塗布し、焼成して電極層を形成する。更にこの焼付け電極層16を下地電極層としてこの表面にNiめっき層及びSn/Pbめっき層19を形成して焼付け電極層とNiめっき層とSn/Pbめっき層からなる端子電極12を有するチップ型サーミスタ10を得る(図1、図2及び図3(f))。
【0010】
上述したガラス層14について詳しく説明する。このガラス層はその一部又は全部が下ガラス層と上ガラス層の二層からなる。下ガラス層はセラミック素体上に形成された結晶化ガラスからなり、上ガラス層はこの下ガラス層上に形成された密閉性を有する非晶質ガラスからなる。この下ガラス層は後述するガラスペーストを印刷又は塗布し乾燥した後、焼成することにより5〜20μm程度の厚さに形成される。下ガラス層が部分的に結晶化ガラスである場合には、結晶化率は10%以上であることが本発明の目的を達成するために必要である。
ここで、結晶化ガラスとは、均一な非晶質のガラスをその軟化点付近で制御されたスケジュールに従って焼成し、微細な結晶の集りに変える方法で作られたガラスセラミックスである。結晶化ガラスにするためには、ガラスペーストに含まれる非晶質のガラス粉末(原料ガラス粉末)を結晶化可能となるように選択しかつ配合すること、及びそのガラスペーストに含まれるガラスが結晶化するように乾燥したペーストを所定の温度条件で焼成することが必要である。
【0011】
ガラスペースト焼成後の下ガラス層の緻密度合いが良好になるように、結晶化ガラスの前駆体ガラスはそのガラス転移点が400〜1000℃の範囲にあって、その結晶化温度がガラス転移点より高いことが必要である。
このガラス転移点の範囲は、電極層の焼成温度を考慮して決められる。この電極層にAgを用いるときにはその焼成温度は600〜850℃であり、その温度よりガラス転移点が大幅に低い場合、例えば結晶化ガラスの前駆体ガラスのガラス転移点が400℃未満の場合には結晶化温度が600℃を下回ることがあり、電極層焼成時に結晶化ガラスが変質するおそれがある。また前駆体ガラスのガラス転移点が1000℃を越えるときには、結晶化温度が1000℃より高くなりサーミスタ素体が変質するおそれがある。
【0012】
これに対して上ガラス層はガラスペーストに含まれる非晶質のガラス粉末(原料ガラス粉末)が下ガラス層の上述した焼成条件では結晶化しないように選択しかつ配合することが必要である。上ガラス層はこのような原料ガラス粉末を含むガラスペーストを印刷又は塗布し乾燥した後、焼成することにより5〜20μm程度の厚さに形成される。本発明の目的を達成するために、下ガラス層の結晶化率は10%以下であって下ガラス層を密閉することが必要である。
【0013】
下ガラス層の結晶化ガラスはその熱膨張係数がサーミスタ素体の熱膨張係数の40%以上100%以下であることが好ましく、特に50%以上90%以下であることが好ましい。上記40〜100%のときには、チップ型サーミスタの抗折強度がガラス層を設けないものと比べて増加することは勿論、ガラス層が未結晶化ガラスからなるものであってその熱膨張係数が上記範囲にあるものと比べても増加する。特に50〜90%のときには、抗折強度がガラス層を設けないもの及びガラス層が未結晶化ガラスからなるものと比較してそれぞれ20〜70%増加する。これに対して40〜100%の範囲外では、ガラス層を設けないもの及びガラス層が未結晶化ガラスからなるものと比べて抗折強度が低下する。
【0014】
抗折強度とは、間隔をあけて配置された2つの台にチップ型サーミスタの両端を置き、チップ型サーミスタの中央部に荷重を加えたときの破壊強度をいう。これは、チップ型サーミスタをプリント回路基板に表面実装したときの実装機等による応力(機械的ストレス)、或いははんだ等による熱や実装後の熱サイクルによって生じる応力歪み(熱的ストレス)にどれだけ耐えることができるかの目安となる。
【0015】
本発明の方法で製造されたチップ型サーミスタの抗折強度が増加するのは、サーミスタ素体表面のガラス層に圧縮応力が残留するためと考えられる。即ち、ガラスの焼成時に熱膨張していたサーミスタ素体とガラス層が冷えると、熱膨張係数の大きなサーミスタ素体の方が縮み方が大きく、ガラス層が圧縮された状態となる。この状態のチップ型サーミスタに折曲げ力を加えると、折曲げの内側には圧縮応力が生じ、外側には引張応力が生じる。サーミスタ素体とガラス層は、ともに圧縮応力に強く引張応力に弱い特徴がある。このため、予めガラス層により大きな圧縮応力を与えておくと、ガラス層を設けないもの及びガラス層が未結晶化ガラスからなるものに比べて、折曲げ力を加えたときにその曲げの外側の引張応力に対してクラックが生じにくくなる。
上ガラス層の非晶質ガラスの熱膨張係数も下ガラス層の結晶化ガラスと同様に、サーミスタ素体の熱膨張係数の40%以上100%以下であることが好ましく、特に50%以上90%以下であることが好ましい。
【0016】
【作用】
図3に示すように、先ずセラミック焼結シート11の内部に複数の抵抗値調整用の内部電極23を形成し、この焼結シート11の両面に第1及び第2ガラスペーストを印刷して乾燥し更に焼成することにより、下ガラス層14a及び上ガラス層14bを有するガラス層14を形成する。次に上記焼結シート11を所定の方向に切断して短冊状サーミスタ素体13を作り、このサーミスタ素体13の両側の切断面に前記と同一の第1及び第2ガラスペーストを順次印刷して乾燥した後に焼成して下ガラス層14a及び上ガラス層14bを有するガラス層14を形成する。更に上記短冊状サーミスタ素体13を所定の方向に切断してチップ15を作り、このチップ15の切断面を包むようにチップの両端部に、焼付け電極層16を設けた後、めっき層18,19を設けることにより、図2に示すチップ型サーミスタ10が作られる。
ガラス層14のうち下ガラス層14aは結晶化ガラスであって、この結晶化ガラスとなるガラスペーストは従来のように無機結晶物を含まないため、印刷性が良好で、しかも下ガラス層の形成時にガラス転移点を経て結晶化温度に達するため、焼成後のガラス自身の緻密度合いが良好である。
【0017】
また、ガラス層14のうち上ガラス層14bは非晶質ガラスであって下ガラス層14aを密閉するため、たとえ下ガラス層14aに微細な開気孔が存在しても、これらの開気孔は覆われ、ガラス層14の表面を平滑にする。このためサーミスタ素体11は完全に被覆され焼付け電極層16のみがめっき処理される。二層のガラス層によりめっき処理時にサーミスタ素体11へのめっき液の浸食及び素体11へのめっきの付着が防止され、サーミスタの抵抗値が所期の値に対して変動しない。Niめっき層18によりはんだ耐熱性が向上し、サーミスタを基板にはんだ付けするときにはんだによる電極層16の電極食われが防止する。またSn又はSn/Pbめっき層19により端子電極12のはんだ付着性が向上する。これらのめっき層18,19は貴金属の焼付け電極層16の表面を被覆するため、貴金属のイオン移動が発生しにくい。
また、下ガラス層14aが結晶化ガラスであるため、焼付け電極層16の形成中にガラス自身の粘度低下が少なく、サーミスタ素体のエッジ部のガラス層や、エッジ部の焼付け電極層16が消失せず、電極層形成後のガラス層14に焼成治具等との融着跡又は接触跡が残らない。
【0018】
更に、結晶化ガラスの熱膨張係数をサーミスタ素体の熱膨張係数より適度に小さくすれば、作製されたチップ型サーミスタのガラス層により大きな圧縮応力が与えられ、ガラス層がないチップ型サーミスタ或いは未結晶化ガラスのガラス層のみを有するチップ型サーミスタに比べて、折曲げ力を加えたときにその曲げの外側の引張応力に対してクラックが生じにくくなる。
【0019】
【発明の効果】
以上述べたように、本発明によれば、内部に複数の抵抗値調整用の内部電極を有するセラミック焼結シートの両面に下ガラス層及び上ガラス層からなるガラス層を形成し、下ガラス層を結晶化ガラスにより構成したので、焼付け電極層形成時にガラス層が軟化して変形したり焼成治具等に融着したりせず、また焼付け電極層がガラス層に溶け込まないため、ガラス層や焼付け電極層の保形性が良好になる。また下ガラス層の上に非晶質ガラスからなる上ガラス層を形成して結晶化ガラスの開気孔を密閉することにより、ガラス層表面が平滑でサーミスタの見栄えが良くなる。
【0020】
また二重構造のガラス層によりサーミスタ素体が完全に保護されるので、第一に電極層を形成した後、めっき処理するときにめっき液の浸食によるサーミスタの抵抗値の変化を生じない。第二にサーミスタ実装後の高温多湿等の環境下における抵抗値の変化を生じない。これにより耐めっき液性及び耐候性のある信頼性の高いチップ型サーミスタが得られる。
更に熱膨張係数を適切に選択すれば、ガラス層が未結晶化ガラスのチップ型サーミスタより抗折強度を増加させることができる。
【図面の簡単な説明】
【図1】本発明のチップ型サーミスタの外観斜視図。
【図2】図1のA−A線断面図。
【図3】図1のチップ型サーミスタの製造工程を説明する図。
【符号の説明】
10 チップ型サーミスタ
11 サーミスタ素体
12 端子電極
14 ガラス層
14a 下ガラス層
14b 上ガラス層
16 焼付け電極層
18 Niめっき層
19 Sn/Pbめっき層
23 抵抗値調整用内部電極
Claims (1)
- サーミスタ素体用のセラミックグリーンシートを薄く成形しこのシート上面に導電性ペーストを印刷し乾燥することにより前記シートの幅方向に延びかつ両端が前記シートの両側面に露出するように複数の帯状の内部電極(23)を形成した後に前記内部電極(23)を有する前記セラミックグリーンシートを複数枚積み重ねてシート状の積層体にしこの積層体を焼成してセラミック焼結シート(11)を作る工程と、
前記セラミック焼結シート(11)の両面に第1ガラスペーストを印刷して乾燥した後に第2ガラスペーストを印刷して乾燥し更に焼成することにより絶縁性を有する結晶化ガラスにて形成された下ガラス層(14a)と密閉性及び絶縁性を有する非晶質ガラスにて形成された上ガラス層(14b)とからなるガラス層(14)を形成する工程と、
両面が前記ガラス層(14)で被覆された前記セラミック焼結シート(11)を前記内部電極(23)の列方向と直交する方向に短冊状に切断して短冊状サーミスタ素体(13)を作る工程と、
前記短冊状サーミスタ素体(13)の両側の切断面に前記第1及び第2ガラスペーストと同一の第1及び第2ガラスペーストを順次印刷して乾燥した後に焼成して下ガラス層(14a)及び上ガラス層(14b)からなるガラス層(14)を形成する工程と、
前記短冊状サーミスタ素体(13)の両側の切断面と垂直な方向にかつ前記内部電極(23)の幅方向の中心線に沿って前記短冊状サーミスタ素体(13)を細かく切断してチップ(15)を作った後にこのチップ(15)の切断面を包むようにチップ(15)の両端部に焼付け電極層(16),Niめっき層(18)及びSn/Pbめっき層(19)からなる端子電極(12)を形成する工程と
を含むチップ型サーミスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002226188A JP3622851B2 (ja) | 2002-08-02 | 2002-08-02 | チップ型サーミスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002226188A JP3622851B2 (ja) | 2002-08-02 | 2002-08-02 | チップ型サーミスタの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5324211A Division JPH07183105A (ja) | 1993-12-22 | 1993-12-22 | チップ型サーミスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003109805A JP2003109805A (ja) | 2003-04-11 |
JP3622851B2 true JP3622851B2 (ja) | 2005-02-23 |
Family
ID=19196163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002226188A Expired - Lifetime JP3622851B2 (ja) | 2002-08-02 | 2002-08-02 | チップ型サーミスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3622851B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4561430B2 (ja) * | 2005-03-25 | 2010-10-13 | Tdk株式会社 | 積層型チップバリスタ |
JP5218499B2 (ja) * | 2010-08-23 | 2013-06-26 | Tdk株式会社 | セラミック積層電子部品の製造方法 |
JP6795292B2 (ja) * | 2015-09-15 | 2020-12-02 | Tdk株式会社 | 積層電子部品 |
CN109215906A (zh) * | 2018-08-24 | 2019-01-15 | 东莞市仙桥电子科技有限公司 | 新型贴片式ntc及其制造方法 |
CN109786295B (zh) * | 2019-01-11 | 2023-09-12 | 电子科技大学 | 采用3d涂布法的沟槽玻璃钝化系统及相应的钝化工艺 |
-
2002
- 2002-08-02 JP JP2002226188A patent/JP3622851B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003109805A (ja) | 2003-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100204345B1 (ko) | 더어미스터 | |
US6311390B1 (en) | Method of producing thermistor chips | |
JP2591205B2 (ja) | サーミスタ | |
JP2010147098A (ja) | 電子部品 | |
JP3622851B2 (ja) | チップ型サーミスタの製造方法 | |
JP3622853B2 (ja) | サーミスタ | |
JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP3109700B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP3622852B2 (ja) | サーミスタの製造方法 | |
JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
JP7534987B2 (ja) | セラミック電子部品 | |
JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JPH07183105A (ja) | チップ型サーミスタ | |
JP2001196203A (ja) | チップ型サーミスタ | |
JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
JP4907138B2 (ja) | チップ型ntc素子 | |
JP2001135501A (ja) | チップ型サーミスタ | |
JP3528972B2 (ja) | Ntcサーミスタ | |
JP2003151805A (ja) | チップ型電子部品およびその製造方法 | |
JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
JP2000068109A (ja) | チップ型サーミスタとその製造方法 | |
JP2000082607A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
JP3148026B2 (ja) | サーミスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |