JPH10116707A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JPH10116707A JPH10116707A JP8270760A JP27076096A JPH10116707A JP H10116707 A JPH10116707 A JP H10116707A JP 8270760 A JP8270760 A JP 8270760A JP 27076096 A JP27076096 A JP 27076096A JP H10116707 A JPH10116707 A JP H10116707A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thermistor
- chip
- forming
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 機械的強度や温度サイクル性能等の信頼性に
優れたチップ型サーミスタを安価にかつ量産性良く提供
する。 【解決手段】 チップ状サーミスタ素体１の両端面の外
部電極２を導電性金属層２ａ、導電性樹脂層２ｂ及び金
属めっき層２ｃの積層構造とする。ガラス層を形成した
サーミスタウェハを短冊状に切断して得られる角柱状サ
ーミスタ素体のガラス層未被覆の２側面に外部電極層を
形成した後切断する。 【効果】 外部電極に付与された基板実装時の機械的応
力や温度サイクルによる熱的応力を柔軟性を有する導電
性樹脂層が緩和するため、これらの応力によるサーミス
タ素体のクラックが防止される。少ない製造工程数で安
価に製造できる。
優れたチップ型サーミスタを安価にかつ量産性良く提供
する。 【解決手段】 チップ状サーミスタ素体１の両端面の外
部電極２を導電性金属層２ａ、導電性樹脂層２ｂ及び金
属めっき層２ｃの積層構造とする。ガラス層を形成した
サーミスタウェハを短冊状に切断して得られる角柱状サ
ーミスタ素体のガラス層未被覆の２側面に外部電極層を
形成した後切断する。 【効果】 外部電極に付与された基板実装時の機械的応
力や温度サイクルによる熱的応力を柔軟性を有する導電
性樹脂層が緩和するため、これらの応力によるサーミス
タ素体のクラックが防止される。少ない製造工程数で安
価に製造できる。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板等に
表面実装されるチップ型サーミスタ及びその製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、機械的強度に優れかつ信頼性の高
いチップ型サーミスタ及びこのようなチップ型サーミス
タを低コストで製造する方法に関する。
表面実装されるチップ型サーミスタ及びその製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、機械的強度に優れかつ信頼性の高
いチップ型サーミスタ及びこのようなチップ型サーミス
タを低コストで製造する方法に関する。
【０００２】
【従来の技術】プリント回路基板等に表面実装されるチ
ップ型サーミスタの代表的な製品として、図７に示す如
く、チップ状サーミスタ素体１の両端面に外部電極２と
して、はんだ耐熱性、はんだ付着性を向上させるために
焼き付け端子電極２Ａとその表面を被覆するめっき層２
Ｂを形成し、この外部電極２が形成面されていないサー
ミスタ素体１の４側面のうちの対向する２側面をガラス
層３等の絶縁性の無機物層で被覆した構造のものが提供
されている。
ップ型サーミスタの代表的な製品として、図７に示す如
く、チップ状サーミスタ素体１の両端面に外部電極２と
して、はんだ耐熱性、はんだ付着性を向上させるために
焼き付け端子電極２Ａとその表面を被覆するめっき層２
Ｂを形成し、この外部電極２が形成面されていないサー
ミスタ素体１の４側面のうちの対向する２側面をガラス
層３等の絶縁性の無機物層で被覆した構造のものが提供
されている。
【０００３】従来、このようなチップ型サーミスタ４
は、次のようにして製造されている。即ち、まず、セラ
ミックス焼結体よりなる薄板状サーミスタ素体（サーミ
スタウェハ）の両主板面にガラスペーストを印刷塗布し
て焼成することにより絶縁性のガラス層を形成する。次
に、両主板面がガラス層で被覆されたサーミスタウェハ
を短冊状に切り出し、対向する２側面にガラス層を有す
る角柱状サーミスタ素体を得る。この角柱状サーミスタ
素体のガラス層未被覆の２側面に導電性ペーストを塗布
・焼成して焼き付け端子電極を形成する。更に、この端
子電極の表面にめっき層を形成して外部電極層を形成す
る。その後、長手方向に直交する方向（前記切断面と垂
直な方向）に切断して図７に示すチップ型サーミスタ４
を得る。
は、次のようにして製造されている。即ち、まず、セラ
ミックス焼結体よりなる薄板状サーミスタ素体（サーミ
スタウェハ）の両主板面にガラスペーストを印刷塗布し
て焼成することにより絶縁性のガラス層を形成する。次
に、両主板面がガラス層で被覆されたサーミスタウェハ
を短冊状に切り出し、対向する２側面にガラス層を有す
る角柱状サーミスタ素体を得る。この角柱状サーミスタ
素体のガラス層未被覆の２側面に導電性ペーストを塗布
・焼成して焼き付け端子電極を形成する。更に、この端
子電極の表面にめっき層を形成して外部電極層を形成す
る。その後、長手方向に直交する方向（前記切断面と垂
直な方向）に切断して図７に示すチップ型サーミスタ４
を得る。
【０００４】また、上記チップ型サーミスタにおいて、
チップ状サーミスタ素体の側面に抵抗値調整用の表面電
極を形成したものも提供されており、このようなチップ
型サーミスタは、予め、サーミスタウェハの両主板面に
導電性ベーストを塗布して抵抗値調整用の表面電極を形
成しておくこと以外は上記と同様の方法で製造される。
チップ状サーミスタ素体の側面に抵抗値調整用の表面電
極を形成したものも提供されており、このようなチップ
型サーミスタは、予め、サーミスタウェハの両主板面に
導電性ベーストを塗布して抵抗値調整用の表面電極を形
成しておくこと以外は上記と同様の方法で製造される。
【０００５】このように外部電極層を形成した角柱状サ
ーミスタ素体を切断加工して多数個のチップ型サーミス
タを製造する方法は、得られるチップ型サーミスタの２
側面のみがガラス層で被覆され、残る２側面は素体表面
が露出しているため耐環境性の面で若干信頼性に欠ける
ものの、量産性に優れる上に、工程数が少なく、低コス
トで工業的に有利な方法である。
ーミスタ素体を切断加工して多数個のチップ型サーミス
タを製造する方法は、得られるチップ型サーミスタの２
側面のみがガラス層で被覆され、残る２側面は素体表面
が露出しているため耐環境性の面で若干信頼性に欠ける
ものの、量産性に優れる上に、工程数が少なく、低コス
トで工業的に有利な方法である。
【０００６】
【発明が解決しようとする課題】上記従来の製造方法で
製造されたチップ型サーミスタのチップ状サーミスタ素
体は、切断加工により作製されるため、その４側面と両
端面との頂角部が尖った角錐状となる。このため回路基
板に実装した場合、基板の切断時等におけるたわみから
くる機械的応力、或いは温度サイクル時にサーミスタ素
体、電極、はんだ、基板などの熱膨張係数の違いから来
る熱応力が外部電極を通してチップ素体の該頂角部に集
中しクラックが発生し易くなる。
製造されたチップ型サーミスタのチップ状サーミスタ素
体は、切断加工により作製されるため、その４側面と両
端面との頂角部が尖った角錐状となる。このため回路基
板に実装した場合、基板の切断時等におけるたわみから
くる機械的応力、或いは温度サイクル時にサーミスタ素
体、電極、はんだ、基板などの熱膨張係数の違いから来
る熱応力が外部電極を通してチップ素体の該頂角部に集
中しクラックが発生し易くなる。
【０００７】特に、２側面にガラス層が形成された角柱
状サーミスタ素体の残る２側面に外部電極層を形成した
ものを切断する、即ち、ガラス層の無機材料、サーミス
タ素体の半導体セラミック材料及び外部電極層の金属材
料という異なる材料を同時に切断するため、素体の露出
面に応力が集中し易く、とりわけその頂角部にマイクロ
クラックが発生し易い。
状サーミスタ素体の残る２側面に外部電極層を形成した
ものを切断する、即ち、ガラス層の無機材料、サーミス
タ素体の半導体セラミック材料及び外部電極層の金属材
料という異なる材料を同時に切断するため、素体の露出
面に応力が集中し易く、とりわけその頂角部にマイクロ
クラックが発生し易い。
【０００８】本発明は上記従来の問題点を解決し、機械
的強度や温度サイクル性能等の信頼性に優れたチップ型
サーミスタを安価にかつ量産性良く提供することを目的
とするものである。
的強度や温度サイクル性能等の信頼性に優れたチップ型
サーミスタを安価にかつ量産性良く提供することを目的
とするものである。
【０００９】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の両
端面に形成された外部電極と、該両端面以外の４側面の
うちの対向する２側面を被覆する絶縁性無機物よりなる
被覆層とを有するチップ型サーミスタにおいて、該外部
電極は、チップ状サーミスタ素体の端面に接する導電性
金属層と、該導電性金属層上に形成された導電性樹脂層
と、該導電性樹脂層上に形成された金属めっき層とを備
えてなることを特徴とする。
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の両
端面に形成された外部電極と、該両端面以外の４側面の
うちの対向する２側面を被覆する絶縁性無機物よりなる
被覆層とを有するチップ型サーミスタにおいて、該外部
電極は、チップ状サーミスタ素体の端面に接する導電性
金属層と、該導電性金属層上に形成された導電性樹脂層
と、該導電性樹脂層上に形成された金属めっき層とを備
えてなることを特徴とする。
【００１０】本発明のチップ型サーミスタでは、回路基
板に実装した場合、基板の切断時などのたわみからくる
機械的応力、或いは温度サイクル時にサーミスタ素体、
電極、はんだ、基板などの熱膨張係数の違いからくる熱
応力が外部電極に伝わった際、外部電極の中間層にある
柔軟性を有する導電性樹脂層によりこれらの応力が緩和
される。このため、これらの応力によるチップ状サーミ
スタ素体のクラック発生が防止される。
板に実装した場合、基板の切断時などのたわみからくる
機械的応力、或いは温度サイクル時にサーミスタ素体、
電極、はんだ、基板などの熱膨張係数の違いからくる熱
応力が外部電極に伝わった際、外部電極の中間層にある
柔軟性を有する導電性樹脂層によりこれらの応力が緩和
される。このため、これらの応力によるチップ状サーミ
スタ素体のクラック発生が防止される。
【００１１】外部電極の下部電極層としての導電性金属
層は、サーミスタ素体との十分な電気的接続並びにサー
ミスタ素体及びガラス等の無機物被覆層との強固な機械
的接続に有効である。導電性金属層及び導電性樹脂層は
極めて低抵抗であるため両者の電気的接続も良好であ
る。
層は、サーミスタ素体との十分な電気的接続並びにサー
ミスタ素体及びガラス等の無機物被覆層との強固な機械
的接続に有効である。導電性金属層及び導電性樹脂層は
極めて低抵抗であるため両者の電気的接続も良好であ
る。
【００１２】金属めっき層はニッケルめっき層と、この
ニッケルめっき層上に形成されたはんだめっき層とから
なることが基板への実装時に必要なはんだ濡れ性、耐熱
性の観点から好ましいが、ニッケルめっき層がなくとも
導電性樹脂層がはんだ喰われに充分耐えることができ
る。このため、ニッケルめっき層を省くことができ、製
品価格を廉価なものにすることができる。
ニッケルめっき層上に形成されたはんだめっき層とから
なることが基板への実装時に必要なはんだ濡れ性、耐熱
性の観点から好ましいが、ニッケルめっき層がなくとも
導電性樹脂層がはんだ喰われに充分耐えることができ
る。このため、ニッケルめっき層を省くことができ、製
品価格を廉価なものにすることができる。
【００１３】本発明のチップ型サーミスタは、セラミッ
クス焼結体よりなる薄板状サーミスタ素体の表裏の主板
面に絶縁性の無機物層を形成する工程、絶縁性の無機物
層を形成した薄板状サーミスタウェハを短冊状に切断し
て角柱状サーミスタ素体を形成する工程、該角柱状サー
ミスタ素体の長手方向に延在する４側面のうち、絶縁性
の無機物層が形成されておらず素体が露出した２側面に
外部電極層を形成する工程、及び、該外部電極層を形成
した角柱状サーミスタ素体を長手方向と直交する方向に
チップ状に切断してチップ型サーミスタを得る工程を有
するチップ型サーミスタの製造方法において、該外部電
極層の形成に当り、素体が露出した該２側面に焼結によ
り導電性金属層を形成した後、該導電性金属層上に導電
性樹脂層を形成し、次いで、導電性樹脂層上に金属めっ
き層を形成することにより、少ない製造工程数で安価に
製造することができる。
クス焼結体よりなる薄板状サーミスタ素体の表裏の主板
面に絶縁性の無機物層を形成する工程、絶縁性の無機物
層を形成した薄板状サーミスタウェハを短冊状に切断し
て角柱状サーミスタ素体を形成する工程、該角柱状サー
ミスタ素体の長手方向に延在する４側面のうち、絶縁性
の無機物層が形成されておらず素体が露出した２側面に
外部電極層を形成する工程、及び、該外部電極層を形成
した角柱状サーミスタ素体を長手方向と直交する方向に
チップ状に切断してチップ型サーミスタを得る工程を有
するチップ型サーミスタの製造方法において、該外部電
極層の形成に当り、素体が露出した該２側面に焼結によ
り導電性金属層を形成した後、該導電性金属層上に導電
性樹脂層を形成し、次いで、導電性樹脂層上に金属めっ
き層を形成することにより、少ない製造工程数で安価に
製造することができる。
【００１４】また、本発明のチップ型サーミスタは、チ
ップ状サーミスタ素体の両端面以外の側面に抵抗値調整
用の表面電極が形成されているものであっても良く、こ
のようなチップ型サーミスタは、セラミックス焼結体よ
りなる薄板状サーミスタ素体の表裏の主板面に抵抗値調
整用の表面電極を形成した後、絶縁性の無機物層を形成
する工程、絶縁性の無機物層を形成した薄板状サーミス
タ素体を短冊状に切断して角柱状サーミスタ素体を形成
する工程、該角柱状サーミスタ素体の長手方向に延在す
る４側面のうち、絶縁性の無機物層が形成されておらず
素体が露出した２側面に外部電極層を形成する工程、及
び、該外部電極層を形成した角柱状サーミスタ素体を長
手方向と直交する方向にチップ状に切断してチップ型サ
ーミスタを得る工程を有するチップ型サーミスタの製造
方法において、該外部電極層の形成に当り、素体が露出
した該２側面に焼結により導電性金属層を形成した後、
該導電性金属層上に導電性樹脂層を形成し、次いで、導
電性樹脂層上に金属めっき層を形成することにより製造
することができる。
ップ状サーミスタ素体の両端面以外の側面に抵抗値調整
用の表面電極が形成されているものであっても良く、こ
のようなチップ型サーミスタは、セラミックス焼結体よ
りなる薄板状サーミスタ素体の表裏の主板面に抵抗値調
整用の表面電極を形成した後、絶縁性の無機物層を形成
する工程、絶縁性の無機物層を形成した薄板状サーミス
タ素体を短冊状に切断して角柱状サーミスタ素体を形成
する工程、該角柱状サーミスタ素体の長手方向に延在す
る４側面のうち、絶縁性の無機物層が形成されておらず
素体が露出した２側面に外部電極層を形成する工程、及
び、該外部電極層を形成した角柱状サーミスタ素体を長
手方向と直交する方向にチップ状に切断してチップ型サ
ーミスタを得る工程を有するチップ型サーミスタの製造
方法において、該外部電極層の形成に当り、素体が露出
した該２側面に焼結により導電性金属層を形成した後、
該導電性金属層上に導電性樹脂層を形成し、次いで、導
電性樹脂層上に金属めっき層を形成することにより製造
することができる。
【００１５】本発明において、金属めっき層がニッケル
めっき層と、このニッケルめっき層上に形成されたはん
だめっき層とからなるものであっても良く、はんだめっ
き層のみからなるものであっても良い。
めっき層と、このニッケルめっき層上に形成されたはん
だめっき層とからなるものであっても良く、はんだめっ
き層のみからなるものであっても良い。
【００１６】
【発明の実施の形態】以下に図面を参照して本発明のチ
ップ型サーミスタ及びその製造方法を詳細に説明する。
ップ型サーミスタ及びその製造方法を詳細に説明する。
【００１７】図１〜４は各々本発明のチップ型サーミス
タの一実施例を示す断面図であり、図１〜４において、
図７に示す部材と同一機能を奏する部材には同一符号を
付してある。
タの一実施例を示す断面図であり、図１〜４において、
図７に示す部材と同一機能を奏する部材には同一符号を
付してある。
【００１８】図１に示すチップ型サーミスタ１０Ａは、
セラミックス焼結体よりなる直方体状のチップ状サーミ
スタ素体１と、このチップ状サーミスタ素体１の両端面
に形成された外部電極２と、この両端面以外の４側面の
うち、面積の大きい対向２側面（主面）を被覆するよう
に設けられたガラス層３等の絶縁性の無機物層とを有す
る。
セラミックス焼結体よりなる直方体状のチップ状サーミ
スタ素体１と、このチップ状サーミスタ素体１の両端面
に形成された外部電極２と、この両端面以外の４側面の
うち、面積の大きい対向２側面（主面）を被覆するよう
に設けられたガラス層３等の絶縁性の無機物層とを有す
る。
【００１９】本発明において、外部電極２は、チップ状
サーミスタ素体の端面に接する導電性金属層２ａと、導
電性金属層２ａ上に形成された導電性樹脂層２ｂと、導
電性樹脂層２ｂ上に形成された金属めっき層２ｃとで構
成される。図１の実施例では、金属めっき層２ｃはＮｉ
めっき層２ｄとはんだめっき層２ｅとの２層構造となっ
ている。
サーミスタ素体の端面に接する導電性金属層２ａと、導
電性金属層２ａ上に形成された導電性樹脂層２ｂと、導
電性樹脂層２ｂ上に形成された金属めっき層２ｃとで構
成される。図１の実施例では、金属めっき層２ｃはＮｉ
めっき層２ｄとはんだめっき層２ｅとの２層構造となっ
ている。
【００２０】図２〜４に示すチップ型サーミスタ１０
Ｂ，１０Ｃ，１０Ｄは抵抗値調整用の表面電極がチップ
状サーミスタ素体１のガラス層３被覆側面に形成された
ものであり、図２に示すチップ型サーミスタ１０Ｂは、
両端の外部電極２にそれぞれ接続する表面電極６Ａ，６
Ｂ，６Ｃ，６Ｄがチップ状サーミスタ素体１の対向する
２側面に設けられ、その上にガラス層３等の絶縁性無機
物層が設けられたものである。
Ｂ，１０Ｃ，１０Ｄは抵抗値調整用の表面電極がチップ
状サーミスタ素体１のガラス層３被覆側面に形成された
ものであり、図２に示すチップ型サーミスタ１０Ｂは、
両端の外部電極２にそれぞれ接続する表面電極６Ａ，６
Ｂ，６Ｃ，６Ｄがチップ状サーミスタ素体１の対向する
２側面に設けられ、その上にガラス層３等の絶縁性無機
物層が設けられたものである。
【００２１】図３のチップ型サーミスタ１０Ｃは、両端
の外部電極２にそれぞれ接続する表面電極６Ｅ，６Ｆが
チップ状サーミスタ素体１の対向する２側面に設けら
れ、その上にガラス層３等の絶縁性無機物層が設けられ
たものである。
の外部電極２にそれぞれ接続する表面電極６Ｅ，６Ｆが
チップ状サーミスタ素体１の対向する２側面に設けら
れ、その上にガラス層３等の絶縁性無機物層が設けられ
たものである。
【００２２】表面電極６Ｅは、図の左側の外部電極にの
み接続され、表面電極６Ｆは、図の右側の外部電極にの
み接続されている。
み接続され、表面電極６Ｆは、図の右側の外部電極にの
み接続されている。
【００２３】図４に示すチップ型サーミスタ１０Ｄは外
部電極２に接続しない表面電極６Ｇ，６Ｈがチップ状サ
ーミスタ素体１の対向する２側面に設けられ、その上に
ガラス層３等の絶縁性無機物層が設けられたものであ
る。
部電極２に接続しない表面電極６Ｇ，６Ｈがチップ状サ
ーミスタ素体１の対向する２側面に設けられ、その上に
ガラス層３等の絶縁性無機物層が設けられたものであ
る。
【００２４】図２〜４のチップ型サーミスタ１０Ｂ，１
０Ｃ，１０Ｄにおいて、その他の構成は図１に示すチッ
プ型サーミスタ１０Ａと同様である。
０Ｃ，１０Ｄにおいて、その他の構成は図１に示すチッ
プ型サーミスタ１０Ａと同様である。
【００２５】以下に、このような本発明のチップ型サー
ミスタ１０Ａ〜Ｄを、本発明の方法に従って製造する方
法について、図５，６を参照して説明する。
ミスタ１０Ａ〜Ｄを、本発明の方法に従って製造する方
法について、図５，６を参照して説明する。
【００２６】チップ型サーミスタ１０Ａの製造に当って
は、まず、図５（ａ）に示すセラミックス焼結体よりな
る薄板状サーミスタウェハ１１の表裏の主板面１１Ａ、
１１Ｂに図５（ｂ）に示す如く、ガラス層１２を形成す
る。
は、まず、図５（ａ）に示すセラミックス焼結体よりな
る薄板状サーミスタウェハ１１の表裏の主板面１１Ａ、
１１Ｂに図５（ｂ）に示す如く、ガラス層１２を形成す
る。
【００２７】このガラス層の形成には、適当な粘度に調
整したガラス粉末ペーストをサーミスタウェハの両主板
面１１Ａ、１１Ｂに印刷塗布し、その後乾燥した後、焼
付けを行う。
整したガラス粉末ペーストをサーミスタウェハの両主板
面１１Ａ、１１Ｂに印刷塗布し、その後乾燥した後、焼
付けを行う。
【００２８】次いで、ガラス層１２を形成したサーミス
タウェハ１１を、短冊状に切断して図５（ｃ）に示す角
柱状サーミスタ素体１３とする。そして、この角柱状サ
ーミスタ素体１３の長手方向に延在する４側面のうち、
ガラス層未被覆の２側面１３Ａ、１３Ｂ及びこの２側面
寄りの他の２側面のガラス層１２上に、図５（ｄ）に示
す如く、外部電極層１４を形成する。
タウェハ１１を、短冊状に切断して図５（ｃ）に示す角
柱状サーミスタ素体１３とする。そして、この角柱状サ
ーミスタ素体１３の長手方向に延在する４側面のうち、
ガラス層未被覆の２側面１３Ａ、１３Ｂ及びこの２側面
寄りの他の２側面のガラス層１２上に、図５（ｄ）に示
す如く、外部電極層１４を形成する。
【００２９】次いで、外部電極層１４を形成した角柱状
サーミスタ素体１３を図５（ｅ）に示す如く、その長手
方向と直交する方向に切断してチップ型サーミスタ１０
Ａとする。
サーミスタ素体１３を図５（ｅ）に示す如く、その長手
方向と直交する方向に切断してチップ型サーミスタ１０
Ａとする。
【００３０】表面電極を有するチップ型サーミスタ１０
Ｂ，１０Ｃ，１０Ｄを製造するには、まず、セラミック
ス焼結体よりなる薄板状サーミスタ素体（サーミスタウ
ェハ）１１の両主板面１１Ａ、１１Ｂに、図６（ａ）に
示す如く、導電性ペーストを用いてスクリーン印刷法等
により、適当な間隔を設けて帯状のパターンを印刷し、
乾燥後焼き付けて表面電極層１５を形成する。そして、
表面電極層１５を形成したサーミスタウェハ１１の両主
板面上に上記と同様にしてガラス層を全面に形成した
後、短冊状に切断して図６（ｂ）に示す角柱状サーミス
タ素体１３’とする（ただし、図６（ｂ）において、ガ
ラス層は図示略）。
Ｂ，１０Ｃ，１０Ｄを製造するには、まず、セラミック
ス焼結体よりなる薄板状サーミスタ素体（サーミスタウ
ェハ）１１の両主板面１１Ａ、１１Ｂに、図６（ａ）に
示す如く、導電性ペーストを用いてスクリーン印刷法等
により、適当な間隔を設けて帯状のパターンを印刷し、
乾燥後焼き付けて表面電極層１５を形成する。そして、
表面電極層１５を形成したサーミスタウェハ１１の両主
板面上に上記と同様にしてガラス層を全面に形成した
後、短冊状に切断して図６（ｂ）に示す角柱状サーミス
タ素体１３’とする（ただし、図６（ｂ）において、ガ
ラス層は図示略）。
【００３１】このようにして表面電極１５及びガラス層
を形成した角柱状サーミスタ素体１３’のガラス層未被
覆の２側面に上記と同様にして外部電極層の形成及び切
断を行ってチップ型サーミスタ１０Ｂ，１０Ｃ，１０Ｄ
を得る。
を形成した角柱状サーミスタ素体１３’のガラス層未被
覆の２側面に上記と同様にして外部電極層の形成及び切
断を行ってチップ型サーミスタ１０Ｂ，１０Ｃ，１０Ｄ
を得る。
【００３２】次に、本発明のチップ型サーミスタの導電
性金属層、導電性樹脂層及び金属めっき層よりなる外部
電極の好適な形成方法について説明する。
性金属層、導電性樹脂層及び金属めっき層よりなる外部
電極の好適な形成方法について説明する。
【００３３】導電性金属層は、Ａｇ，Ａｇ−Ｐｄ等の導
電性金属粉末とガラスフリットを含む導電性ベーストを
塗布して焼成することにより形成する。この導電性金属
層は、例えば、最終製品のチップが１．６ｍｍ程度の長
さである場合、厚さ５〜８０μｍ程度に形成するのが好
ましい。導電性金属層の厚さが５μｍ未満では、外部電
極とチップ及びガラス層等の無機物被覆層との接着強度
や電気的接続が不足し、８０μｍを超えると、その上部
に形成される導電性樹脂層の厚さも加えると、チップ寸
法にばらつきが生じ、チップ部品をテーピングで包装で
きない。或いは、基板への実装時に装置の稼働率が低下
する。なお、チップサイズが大きくなれば、上限値はこ
れに伴って大きくしても良い。
電性金属粉末とガラスフリットを含む導電性ベーストを
塗布して焼成することにより形成する。この導電性金属
層は、例えば、最終製品のチップが１．６ｍｍ程度の長
さである場合、厚さ５〜８０μｍ程度に形成するのが好
ましい。導電性金属層の厚さが５μｍ未満では、外部電
極とチップ及びガラス層等の無機物被覆層との接着強度
や電気的接続が不足し、８０μｍを超えると、その上部
に形成される導電性樹脂層の厚さも加えると、チップ寸
法にばらつきが生じ、チップ部品をテーピングで包装で
きない。或いは、基板への実装時に装置の稼働率が低下
する。なお、チップサイズが大きくなれば、上限値はこ
れに伴って大きくしても良い。
【００３４】この導電性金属層上の導電性樹脂層は、導
電性金属粉末と熱硬化型樹脂とを有機溶剤でペースト化
した導電性樹脂ペーストを塗布して乾燥、加熱硬化する
ことにより形成する。
電性金属粉末と熱硬化型樹脂とを有機溶剤でペースト化
した導電性樹脂ペーストを塗布して乾燥、加熱硬化する
ことにより形成する。
【００３５】ここで使用される導電性樹脂ペーストの金
属粉末と熱硬化型樹脂との割合は、電極層としての導電
性と柔軟性とを確保するために金属粉末７０〜９５重量
％に対して熱硬化型樹脂３０〜５重量％であることが好
ましい。金属粉末の割合が７０重量％未満であると下部
の導電性金属層との電気的接続が不十分となり、また電
解めっき法でめっき被膜を形成する際、表面の導電性が
低下し、めっき被膜の形成が困難になる。金属粉末の割
合が９５重量％を超えると、応力の緩和効果も小さくな
るため好ましくない。
属粉末と熱硬化型樹脂との割合は、電極層としての導電
性と柔軟性とを確保するために金属粉末７０〜９５重量
％に対して熱硬化型樹脂３０〜５重量％であることが好
ましい。金属粉末の割合が７０重量％未満であると下部
の導電性金属層との電気的接続が不十分となり、また電
解めっき法でめっき被膜を形成する際、表面の導電性が
低下し、めっき被膜の形成が困難になる。金属粉末の割
合が９５重量％を超えると、応力の緩和効果も小さくな
るため好ましくない。
【００３６】なお、金属粉末としては、Ａｇ，Ｐｄ等の
貴金属粉末やＮｉ粉末等を用いることができ、また、熱
硬化性樹脂としては、エポキシ、フェノール、キシレ
ン、ウレタン樹脂などが挙げられる。
貴金属粉末やＮｉ粉末等を用いることができ、また、熱
硬化性樹脂としては、エポキシ、フェノール、キシレ
ン、ウレタン樹脂などが挙げられる。
【００３７】このようにして形成される導電性樹脂層の
厚さは、例えば、最終製品のチップが１．６ｍｍ程度の
長さである場合、１０〜１００μｍであることが好まし
い。導電性樹脂層の厚さが１０μｍ未満では、導電性樹
脂層を形成することによる応力緩和効果が十分ではな
く、また、１００μｍを超えると上記導電性金属層の厚
さの上限値の場合と同様、チップ寸法のばらつきの問題
が起こる。なお、チップサイズが大きくなれば、上限値
はこれに伴って大きくしても良い。
厚さは、例えば、最終製品のチップが１．６ｍｍ程度の
長さである場合、１０〜１００μｍであることが好まし
い。導電性樹脂層の厚さが１０μｍ未満では、導電性樹
脂層を形成することによる応力緩和効果が十分ではな
く、また、１００μｍを超えると上記導電性金属層の厚
さの上限値の場合と同様、チップ寸法のばらつきの問題
が起こる。なお、チップサイズが大きくなれば、上限値
はこれに伴って大きくしても良い。
【００３８】この導電性樹脂層上に形成する金属めっき
層は、Ｎｉめっき層と、このＮｉめっき層上に形成され
たはんだめっき層とからなることが基板への実装時に必
要なはんだ濡れ性、耐熱性の観点からより好ましいが、
Ｎｉめっき層がなくとも導電性樹脂層がはんだ喰われに
充分耐えることができるため、Ｎｉめっき層を省くこと
ができる。金属めっき層として、Ｎｉめっき層とはんだ
めっき層とを形成する場合、その厚さはＮｉめっき層１
〜５μｍ、はんだめっき層２〜１０μｍとするのが好ま
しい。Ｎｉめっき層を省く場合、はんだめっき層の厚さ
は３〜１０μｍとするのが好ましい。
層は、Ｎｉめっき層と、このＮｉめっき層上に形成され
たはんだめっき層とからなることが基板への実装時に必
要なはんだ濡れ性、耐熱性の観点からより好ましいが、
Ｎｉめっき層がなくとも導電性樹脂層がはんだ喰われに
充分耐えることができるため、Ｎｉめっき層を省くこと
ができる。金属めっき層として、Ｎｉめっき層とはんだ
めっき層とを形成する場合、その厚さはＮｉめっき層１
〜５μｍ、はんだめっき層２〜１０μｍとするのが好ま
しい。Ｎｉめっき層を省く場合、はんだめっき層の厚さ
は３〜１０μｍとするのが好ましい。
【００３９】本発明のチップ型サーミスタでは、回路基
板に実装した場合、基板の切断時などのたわみからくる
機械的応力、或いは温度サイクル時にサーミスタ素体、
電極、はんだ、基板などの熱膨張係数の違いからくる熱
応力が外部電極に伝わった際、外部電極の中間層にある
柔軟性を有する導電性樹脂層によりこれらの応力が緩和
される。このため、これらの応力によるチップ状サーミ
スタ素体のクラック発生が防止される。
板に実装した場合、基板の切断時などのたわみからくる
機械的応力、或いは温度サイクル時にサーミスタ素体、
電極、はんだ、基板などの熱膨張係数の違いからくる熱
応力が外部電極に伝わった際、外部電極の中間層にある
柔軟性を有する導電性樹脂層によりこれらの応力が緩和
される。このため、これらの応力によるチップ状サーミ
スタ素体のクラック発生が防止される。
【００４０】また、下部電極層として、導電性ペースト
を、ガラス層未被覆の角柱状サーミスタ素体の２側面及
びこの２側面寄りの他の２側面のガラス層上に塗布し、
これを高温で焼結して形成することで、サーミスタ素体
との充分な電気的接続とサーミスタ素体及びガラス層と
の強固な機械的接続が得られる。そして、サーミスタ素
体がガラス層及び金属層のいずれも高温で焼結されたも
ので覆われるため、高精度でかつ耐環境性に優れるもの
となる。なお、導電性金属層及び導電性樹脂層は極めて
低抵抗なため両者間の電気的接続が問題なることはな
い。
を、ガラス層未被覆の角柱状サーミスタ素体の２側面及
びこの２側面寄りの他の２側面のガラス層上に塗布し、
これを高温で焼結して形成することで、サーミスタ素体
との充分な電気的接続とサーミスタ素体及びガラス層と
の強固な機械的接続が得られる。そして、サーミスタ素
体がガラス層及び金属層のいずれも高温で焼結されたも
ので覆われるため、高精度でかつ耐環境性に優れるもの
となる。なお、導電性金属層及び導電性樹脂層は極めて
低抵抗なため両者間の電気的接続が問題なることはな
い。
【００４１】また、本発明のチップ型サーミスタは、サ
ーミスタウェハへのガラス層の形成、切断、外部電極の
形成及び切断という少ない工程数で製造可能であるた
め、製造効率の向上及びコストの低減を図ることができ
るが、更に、前述の如く、金属めっき層のうち、ニッケ
ルめっき層を省くことができるため、製造価格をより一
層抑えることができる。
ーミスタウェハへのガラス層の形成、切断、外部電極の
形成及び切断という少ない工程数で製造可能であるた
め、製造効率の向上及びコストの低減を図ることができ
るが、更に、前述の如く、金属めっき層のうち、ニッケ
ルめっき層を省くことができるため、製造価格をより一
層抑えることができる。
【００４２】
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。
り具体的に説明する。
【００４３】実施例１ 図５に示す本発明の方法に従って、図１に示すチップ型
サーミスタを製造した。
サーミスタを製造した。
【００４４】市販の炭酸マンガン、炭酸ニッケル、炭酸
コバルト及び酸化銅を出発原料とし、これらを金属原子
比が所定の割合になるようにそれぞれ秤量し、ボールミ
ルで１６時間均一に混合した後脱水乾燥した。次にこの
混合物を大気圧下、９００℃で２時間仮焼し、この仮焼
物を再びボールミルで粉砕して脱水乾燥した。粉砕物に
有機系結合剤等を加え、スプレードライヤーにより粒径
が６０μｍ程度になるように造粒し、油圧プレスにより
直方体に圧縮成形した。この成形物を大気圧下、１２０
０℃で４時間焼成し、縦３５ｍｍ、横５０ｍｍ、厚さ１
０ｍｍのサーミスタ焼結ブロックを作製した。次に、こ
のブロックをバンドソーで薄板状に切断し、縦３５ｍ
ｍ、横５０ｍｍ、厚さ０．８０ｍｍのサーミスタウェハ
を得た（図５（ａ））。
コバルト及び酸化銅を出発原料とし、これらを金属原子
比が所定の割合になるようにそれぞれ秤量し、ボールミ
ルで１６時間均一に混合した後脱水乾燥した。次にこの
混合物を大気圧下、９００℃で２時間仮焼し、この仮焼
物を再びボールミルで粉砕して脱水乾燥した。粉砕物に
有機系結合剤等を加え、スプレードライヤーにより粒径
が６０μｍ程度になるように造粒し、油圧プレスにより
直方体に圧縮成形した。この成形物を大気圧下、１２０
０℃で４時間焼成し、縦３５ｍｍ、横５０ｍｍ、厚さ１
０ｍｍのサーミスタ焼結ブロックを作製した。次に、こ
のブロックをバンドソーで薄板状に切断し、縦３５ｍ
ｍ、横５０ｍｍ、厚さ０．８０ｍｍのサーミスタウェハ
を得た（図５（ａ））。
【００４５】このサーミスタウェハの両主板面に、印刷
可能な粘度に調整したガラス粉末ペーストを印刷後乾燥
し、これを８５０℃で約１０分間焼成して焼付けること
により、厚さ約２０μｍのＳｉＯ2 ，Ａｌ2 Ｏ3 ，Ｍｇ
Ｏ，ＺｒＯ2 等の酸化物からなる絶縁性のガラス層を形
成した（図５（ｂ））。そして、このガラス層を形成し
たサーミスタウェハをダイシングマシンにより幅０．８
０ｍｍの短冊状に切断し（図５（ｃ））、得られた角柱
状サーミスタ素体のガラス層未被覆の２側面に、以下の
方法により外部電極を形成した。
可能な粘度に調整したガラス粉末ペーストを印刷後乾燥
し、これを８５０℃で約１０分間焼成して焼付けること
により、厚さ約２０μｍのＳｉＯ2 ，Ａｌ2 Ｏ3 ，Ｍｇ
Ｏ，ＺｒＯ2 等の酸化物からなる絶縁性のガラス層を形
成した（図５（ｂ））。そして、このガラス層を形成し
たサーミスタウェハをダイシングマシンにより幅０．８
０ｍｍの短冊状に切断し（図５（ｃ））、得られた角柱
状サーミスタ素体のガラス層未被覆の２側面に、以下の
方法により外部電極を形成した。
【００４６】まず、角柱状サーミスタ素体の該２側面に
ディッピング法により導電性ペースト（ガラスフリット
を含む市販のＡｇペースト）を付着させ、大気圧下、８
２０℃に１０分間保持して焼き付けた。形成された導電
性金属層の厚さは３０μｍ程度である。次に、この導電
性金属層の上に、Ａｇ粉末を含む導電性樹脂ペースト
（Ａｇ粉末：エポキシ系樹脂＝８５：１５（重量％），
これに有機溶剤を１０重量％添加したもの）をディッピ
ング法により塗布し、１８０℃で１０分間乾燥した後、
２２０℃で２時間加熱硬化させた。形成された導電性樹
脂層の厚さは５０μｍ程度である。
ディッピング法により導電性ペースト（ガラスフリット
を含む市販のＡｇペースト）を付着させ、大気圧下、８
２０℃に１０分間保持して焼き付けた。形成された導電
性金属層の厚さは３０μｍ程度である。次に、この導電
性金属層の上に、Ａｇ粉末を含む導電性樹脂ペースト
（Ａｇ粉末：エポキシ系樹脂＝８５：１５（重量％），
これに有機溶剤を１０重量％添加したもの）をディッピ
ング法により塗布し、１８０℃で１０分間乾燥した後、
２２０℃で２時間加熱硬化させた。形成された導電性樹
脂層の厚さは５０μｍ程度である。
【００４７】次いで、この導電性樹脂層を形成した角柱
状サーミスタ素体をめっき浴に浸漬し、この導電性樹脂
層の表面に厚さ約２μｍのＮｉめっき層を形成し、その
上に厚さ約５μｍのはんだめっき層を形成した（図５
（ｄ））。
状サーミスタ素体をめっき浴に浸漬し、この導電性樹脂
層の表面に厚さ約２μｍのＮｉめっき層を形成し、その
上に厚さ約５μｍのはんだめっき層を形成した（図５
（ｄ））。
【００４８】その後、ダイシングマシンにより長さ１．
５ｍｍのチップ形状に切断し（図５（ｅ））、チップ型
サーミスタを得た。
５ｍｍのチップ形状に切断し（図５（ｅ））、チップ型
サーミスタを得た。
【００４９】このように作製されたチップ型サーミスタ
について、耐基板曲げ性試験及び温度サイクル試験を行
い、結果を表１に示した。
について、耐基板曲げ性試験及び温度サイクル試験を行
い、結果を表１に示した。
【００５０】比較例１ 実施例１において、外部電極の形成に当り、導電性樹脂
層を形成しなかったこと以外は同様にしてチップ型サー
ミスタを作製し、このチップ型サーミスタについて耐基
板曲げ性試験及び温度サイクル試験を行い、結果を表１
に示した。
層を形成しなかったこと以外は同様にしてチップ型サー
ミスタを作製し、このチップ型サーミスタについて耐基
板曲げ性試験及び温度サイクル試験を行い、結果を表１
に示した。
【００５１】
【表１】
【００５２】表１の結果から、耐基板曲げ性、温度サイ
クル試験（−４０℃と＋８５℃で各３０分、気中１００
サイクル）について、従来例のチップ型サーミスタに比
較して本発明のチップ型サーミスタは特性が向上してい
ることがわかる。
クル試験（−４０℃と＋８５℃で各３０分、気中１００
サイクル）について、従来例のチップ型サーミスタに比
較して本発明のチップ型サーミスタは特性が向上してい
ることがわかる。
【００５３】実施例２ 実施例１において、サーミスタウェハの両主板面に、図
６（ａ）に示す如く、幅０．６ｍｍで幅方向の間隔１．
０ｍｍのパターンを用いて、ウェハの両主板面で電極が
互いに対抗するようにＡｇペーストを印刷した後、乾燥
し、次いで、このウェハを８２０℃で１０分焼成し、厚
さ約１０μｍの多数列の抵抗値調整用表面電極を形成し
たこと以外は同様にして図２に示すチップ型サーミスタ
１０Ｂを作製した（なお、角柱状サーミスタ素体の切り
出しに当っては、表面電極の中心線に沿って切断し
た。）。
６（ａ）に示す如く、幅０．６ｍｍで幅方向の間隔１．
０ｍｍのパターンを用いて、ウェハの両主板面で電極が
互いに対抗するようにＡｇペーストを印刷した後、乾燥
し、次いで、このウェハを８２０℃で１０分焼成し、厚
さ約１０μｍの多数列の抵抗値調整用表面電極を形成し
たこと以外は同様にして図２に示すチップ型サーミスタ
１０Ｂを作製した（なお、角柱状サーミスタ素体の切り
出しに当っては、表面電極の中心線に沿って切断し
た。）。
【００５４】このチップ型サーミスタについても実施例
１及び比較例１と同様にして、外部電極の導電性樹脂層
の有無による特性の差異を調べたところ、導電性樹脂層
を有する本発明のチップ型サーミスタは、従来のチップ
型サーミスタに比べて特性が向上していることが確認さ
れた。
１及び比較例１と同様にして、外部電極の導電性樹脂層
の有無による特性の差異を調べたところ、導電性樹脂層
を有する本発明のチップ型サーミスタは、従来のチップ
型サーミスタに比べて特性が向上していることが確認さ
れた。
【００５５】実施例３，４ 実施例２において、表面電極の形成パターンを変えたこ
と以外は同様にして図３に示すチップ型サーミスタ１０
Ｃ及び図４に示すチップ型サーミスタ１０Ｄをそれぞれ
作製した。
と以外は同様にして図３に示すチップ型サーミスタ１０
Ｃ及び図４に示すチップ型サーミスタ１０Ｄをそれぞれ
作製した。
【００５６】これらのチップ型サーミスタについても実
施例１及び比較例１と同様にして、外部電極の導電性樹
脂層の有無による特性の差異を調べたところ、導電性樹
脂層を有する本発明のチップ型サーミスタは、従来のチ
ップ型サーミスタに比べて特性が向上していることが確
認された。
施例１及び比較例１と同様にして、外部電極の導電性樹
脂層の有無による特性の差異を調べたところ、導電性樹
脂層を有する本発明のチップ型サーミスタは、従来のチ
ップ型サーミスタに比べて特性が向上していることが確
認された。
【００５７】実施例５ 実施例１において、Ｎｉめっき層を形成しなかったこと
以外は同様にしてチップ型サーミスタを作製して性能を
評価したところ、このチップ型サーミスタは、耐基板曲
げ性、温度サイクル試験において、実施例１のものと同
様の性能を示すと同時に、はんだ濡れ性、耐熱性につい
ても問題がないことが確認された。
以外は同様にしてチップ型サーミスタを作製して性能を
評価したところ、このチップ型サーミスタは、耐基板曲
げ性、温度サイクル試験において、実施例１のものと同
様の性能を示すと同時に、はんだ濡れ性、耐熱性につい
ても問題がないことが確認された。
【００５８】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタ及びその製造方法によれば、機械的強度や温度
サイクル性能等の信頼性にも優れたチップ型サーミスタ
を安価にかつ量産性良く提供することができる。
ーミスタ及びその製造方法によれば、機械的強度や温度
サイクル性能等の信頼性にも優れたチップ型サーミスタ
を安価にかつ量産性良く提供することができる。
【図１】本発明のチップ型サーミスタの一実施例を示す
断面図である。
断面図である。
【図２】本発明のチップ型サーミスタの他の実施例を示
す断面図である。
す断面図である。
【図３】本発明のチップ型サーミスタの別の実施例を示
す断面図である。
す断面図である。
【図４】本発明のチップ型サーミスタの異なる実施例を
示す断面図である。
示す断面図である。
【図５】本発明のチップ型サーミスタの製造方法の一例
を説明する斜視図である。
を説明する斜視図である。
【図６】本発明のチップ型サーミスタの製造方法の一例
を説明する斜視図である。
を説明する斜視図である。
【図７】従来のチップ型サーミスタを示す断面図であ
る。
る。
１ チップ状サーミスタ素体 ２ 外部電極 ２ａ 導電性金属層 ２ｂ 導電性樹脂層 ２ｃ 金属めっき層 ２ｄ Ｎｉめっき層 ２ｅ はんだめっき層 ３ ガラス層 ６，６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ，６Ｆ，６Ｇ，６Ｈ
表面電極 １０Ａ，１０Ｂ，１０Ｃ，１０Ｄ チップ型サーミスタ １１ サーミスタウェハ １２ ガラス層 １３，１３’ 角柱状サーミスタ素体 １４ 外部電極層 １５ 表面電極層
表面電極 １０Ａ，１０Ｂ，１０Ｃ，１０Ｄ チップ型サーミスタ １１ サーミスタウェハ １２ ガラス層 １３，１３’ 角柱状サーミスタ素体 １４ 外部電極層 １５ 表面電極層
Claims (6)
- 【請求項１】 セラミックス焼結体よりなる直方体形状
のチップ状サーミスタ素体と、該チップ状サーミスタ素
体の両端面に形成された外部電極と、該両端面以外の４
側面のうちの対向する２側面を被覆する絶縁性無機物よ
りなる被覆層とを有するチップ型サーミスタにおいて、 該外部電極は、チップ状サーミスタ素体の端面に接する
導電性金属層と、該導電性金属層上に形成された導電性
樹脂層と、該導電性樹脂層上に形成された金属めっき層
とを備えてなることを特徴とするチップ型サーミスタ。 - 【請求項２】 請求項１において、チップ状サーミスタ
素体の前記被覆層が形成された側面に抵抗値調整用の表
面電極が形成されていることを特徴とするチップ型サー
ミスタ。 - 【請求項３】 請求項１又は２において、金属めっき層
がニッケルめっき層と、このニッケルめっき層上に形成
されたはんだめっき層とからなることを特徴とするチッ
プ型サーミスタ。 - 【請求項４】 請求項１又は２において、金属めっき層
がはんだめっき層からなることを特徴とするチップ型サ
ーミスタ。 - 【請求項５】 セラミックス焼結体よりなる薄板状サー
ミスタウェハの表裏の主板面に絶縁性の無機物層を形成
する工程、 絶縁性の無機物層を形成した薄板状サーミスタウェハを
短冊状に切断して角柱状サーミスタ素体を形成する工
程、 該角柱状サーミスタ素体の長手方向に延在する４側面の
うち、絶縁性の無機物層が形成されておらず素体が露出
した２側面に外部電極層を形成する工程、及び、 該外部電極層を形成した角柱状サーミスタ素体を長手方
向と直交する方向にチップ状に切断してチップ型サーミ
スタを得る工程を有するチップ型サーミスタの製造方法
において、 該外部電極層の形成に当り、素体が露出した該２側面に
焼結により導電性金属層を形成した後、該導電性金属層
上に導電性樹脂層を形成し、次いで、導電性樹脂層上に
金属めっき層を形成することを特徴とするチップ型サー
ミスタの製造方法。 - 【請求項６】 セラミックス焼結体よりなる薄板状サー
ミスタウェハの表裏の主板面に抵抗値調整用の表面電極
層を形成した後、絶縁性の無機物層を形成する工程、 絶縁性の無機物層を形成した薄板状サーミスタウェハを
短冊状に切断して角柱状サーミスタ素体を形成する工
程、 該角柱状サーミスタ素体の長手方向に延在する４側面の
うち、絶縁性の無機物層が形成されておらず素体が露出
した２側面に外部電極層を形成する工程、及び、 該外部電極層を形成した角柱状サーミスタ素体を長手方
向と直交する方向にチップ状に切断してチップ型サーミ
スタを得る工程を有するチップ型サーミスタの製造方法
において、 該外部電極層の形成に当り、素体が露出した該２側面に
焼結により導電性金属層を形成した後、該導電性金属層
上に導電性樹脂層を形成し、次いで、導電性樹脂層上に
金属めっき層を形成することを特徴とするチップ型サー
ミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8270760A JPH10116707A (ja) | 1996-10-14 | 1996-10-14 | チップ型サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8270760A JPH10116707A (ja) | 1996-10-14 | 1996-10-14 | チップ型サーミスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116707A true JPH10116707A (ja) | 1998-05-06 |
Family
ID=17490616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8270760A Pending JPH10116707A (ja) | 1996-10-14 | 1996-10-14 | チップ型サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10116707A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141205A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | サーミスタ |
| JP2002141202A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法及び積層型セラミック電子部品 |
| CN102034580A (zh) * | 2010-11-02 | 2011-04-27 | 肇庆爱晟电子科技有限公司 | 表面贴装高精度大功率ntc热敏电阻及其制作方法 |
| CN102244017A (zh) * | 2011-07-22 | 2011-11-16 | 余武 | 片式元件表面玻璃封装方法及其封装喷涂设备 |
| JP2011249615A (ja) * | 2010-05-27 | 2011-12-08 | Mitsubishi Materials Corp | 表面実装型電子部品およびその製造方法 |
| JP2012169334A (ja) * | 2011-02-10 | 2012-09-06 | Koa Corp | チップ部品およびその製造方法 |
| JP2013254983A (ja) * | 2007-12-17 | 2013-12-19 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
| JP2018195760A (ja) * | 2017-05-19 | 2018-12-06 | Tdk株式会社 | 電子部品 |
| CN109003767A (zh) * | 2018-07-18 | 2018-12-14 | 昆山万盛电子有限公司 | 一种横卧安装的压敏电阻器及其制备方法 |
-
1996
- 1996-10-14 JP JP8270760A patent/JPH10116707A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141205A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | サーミスタ |
| JP2002141202A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法及び積層型セラミック電子部品 |
| JP2013254983A (ja) * | 2007-12-17 | 2013-12-19 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
| JP2011249615A (ja) * | 2010-05-27 | 2011-12-08 | Mitsubishi Materials Corp | 表面実装型電子部品およびその製造方法 |
| CN102034580A (zh) * | 2010-11-02 | 2011-04-27 | 肇庆爱晟电子科技有限公司 | 表面贴装高精度大功率ntc热敏电阻及其制作方法 |
| JP2012169334A (ja) * | 2011-02-10 | 2012-09-06 | Koa Corp | チップ部品およびその製造方法 |
| CN102244017A (zh) * | 2011-07-22 | 2011-11-16 | 余武 | 片式元件表面玻璃封装方法及其封装喷涂设备 |
| JP2018195760A (ja) * | 2017-05-19 | 2018-12-06 | Tdk株式会社 | 電子部品 |
| CN109003767A (zh) * | 2018-07-18 | 2018-12-14 | 昆山万盛电子有限公司 | 一种横卧安装的压敏电阻器及其制备方法 |
| CN109003767B (zh) * | 2018-07-18 | 2023-11-28 | 昆山万盛电子有限公司 | 一种横卧安装的压敏电阻器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06231906A (ja) | サーミスタ | |
| US6316726B1 (en) | Surface mount electronic component having electrodes suppressing the occurrence of migration | |
| JP2591205B2 (ja) | サーミスタ | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10144504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116706A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3284873B2 (ja) | チップ型サーミスタの製造方法 | |
| JP2008294325A (ja) | 静電気保護素子とその製造方法 | |
| JP2001015371A (ja) | チップ型セラミック電子部品及びその製造方法 | |
| JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH05135991A (ja) | 面実装用電子部品 | |
| JP3226013B2 (ja) | サーミスタの製造方法 | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP3269404B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2004088019A (ja) | 電極組成物および電子部品 | |
| JPH10116708A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JP3226014B2 (ja) | チップ型サーミスタの製造方法 | |
| JPH09266105A (ja) | サーミスタ及びその製造方法 | |
| JPH10241908A (ja) | 複合素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011218 |