JP3616418B2 - マイクロチップ型蛍光ディスプレイスクリーンのカソード製造方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、マイクロチップを有する蛍光ディスプレイスクリーンのカソードを製造するための方法、及びこの方法で得られる製品に関する。
【０００２】
【従来の技術】
本発明は、マトリックスアドレッシングを有するフラットディスプレイスクリーンの産業分野に関するものであり、より特定すればマイクロチップ技術を用いるディスプレイスクリーンに関し、すなわちスクリーンは真空管を有し、該真空管は２枚の薄いガラス板と、薄膜技術に従って構成される電界効果エミッタのマトリックス配列を含む背面板、つまりカソード板と、蛍光素子を乗せている透明導電層によって内部面が覆われている、前面板、つまりアノード板によって構成される。
【０００３】
その様なスクリーンでは、各アノード画素の前で、多数のマイクロチップが形成され、放出面を構成している。この放出表面は、マトリックスの行（グリッド導体）と列（カソード導体）の交差部によって規定される。
【０００４】
従来のマイクロチップスクリーンのカソードは、本質的に４層によって形成されており、それらの層は順次にガラス、あるいはシリコン基板上にデポジットされ、エッチングされる。つまり、カソード（列導体）の役目をする導電層と、通常シリコンから成り、放出電流の値を制限するための抵抗層と、絶縁層と、グリッド（行導体）を構成している第２の導電層の４層である。これらの層をデポジットした後、グリッドと絶縁層内で穴がエッチングされ、その中にマイクロチップが形成される。
【０００５】
【発明が解決しようとする課題】
従来の方法では、カソードを構成する層を製造するために、少なくとも４回（好ましくは、５回）のマスキングとフォトエッチングの操作が必要である。つまり、カソード列のエッチング、穴のエッチング、グリッド行のエッチング、カソード接点のエッチングと、そして好ましくは、リークと、列の結合を防ぐために、カソード列の間の抵抗層の部分的なエッチングの操作が必要である。
【０００６】
加えて、マイクロチップ型ディスプレイスクリーンによって形成される画像は、通常、アノード板を通して観測される。従って、それは蛍光素子を乗せている表面であり、電子を受けている表面、つまり最も明るさが弱く、見えている表面とは反対である。
【０００７】
本発明の目的は、マスキング操作の数を５ステップではなく３ステップに減らすことによって、マイクロチップ型蛍光スクリーンのカソードの製造を単純化することである。
【０００８】
本発明のもう一つの目的は、光効率を促進するためカソードを透明にし、電子が当たる側において、蛍光物質のカソードを通しての観測を可能にすることである。
【０００９】
【課題を解決するための手段】
これらの目的は、カソードの上側の３層（グリッド、グリッドの絶縁層、抵抗層）を同時に、単一のさん孔されたパターンでエッチングすることによって達成され、そのパターンによりグリッド行と、抵抗層を通してのマイクロチップへのアクセス抵抗との両方が規定され、列導体が、薄い金属の格子配列によって形成される。
【００１０】
【実施例】
本発明に関する前述の、そして他の目的、構成、変更態様、及び効果は、以下に述べる本発明に関する詳細な説明と、それに関連する図によって明らかとなるであろう。
【００１１】
図１と図２は、本発明によるマイクロチップ型スクリーンのカソードの構造を示している。この構造はガラス板によって構成される基板１上に順次に、
ニオビウム、アルミニウムあるいは、他の適当な導体の層の、さん孔された（網状の）ストリップによって形成されるカソード導体２と、
マイクロチップ４が上部に形成されている抵抗層３と、
グリッド絶縁体である絶縁層５（例えば、ＳｉＯ２ ）と、
ニオビウム、あるいは他の適当な材料からなり、行導体を形成するグリッド導電層６を有している。
【００１２】
行と列との交差部が、画素７を規定している（図１参照）。
【００１３】
カソード導体２は、さん孔された、つまり網状のストリップによって形成される。各グリッド行は、スクェア形（正方形）のグリッド導電層６から成り、該グリッド導電層６は細い導電ブリッジ８によって相互に接続されている（図２の簡易化のため、縦のブリッジのみが示されている。もちろん、図８に示されているように、各スクェアに２本の横のブリッジもまた設けられている）。マイクロチップ４はグリッドスクェアの中に設けられており、導電ブリッジの中には設けられていない。各画素７は、複数のスクェアによって形成されている（図１では４個であるが、実際は、より多い）。各スクェアは数個のマイクロチップを持っている（図１では４個だが、しばしば実際のシステムおいては、１６個持っている）。
【００１４】
カソード導体２の網目と、グリッド導電層６を形成しているスクェアとのそれぞれの大きさは、スクェアと各カソード導体の間に空間エリア９を設けるように選択される。したがってアノードの蛍光素子はカソード板１を通して観測される。
【００１５】
各マイクロチップの基板とカソード網目の４辺との電気的接続は、４本の抵抗バー１０と抵抗スクェア３とを通る電流によって行なわれる。
【００１６】
したがって、マイクロチップへのアクセス抵抗は、抵抗層の主に抵抗率によって、及びバーの大きさによって制御される。
【００１７】
このアクセス抵抗は、わずか数ボルトの電圧降下を導入するもので、チップの放出電流を標準化し、制限するために、十分な高さでなくてはならない。
【００１８】
本発明にしたがってスクリーンは製造されている。例えば、抵抗層は、各スクェアごとに１００メガオームの抵抗を有する非晶質シリコンから成る。４本のバーにより、辺が２５μｍの各スクェアをアクセスすることが可能である。バーの長さ／幅の比は２である。グリッド／アノードの分極が８０Ｖで、測定される放出電流は、１ｄｍ^２ につき５００ｍＡである。大きさが同じ桁の結果を、実質的に等しい値で得ることができる。
【００１９】
図２はまた、スクェアからスクェアへのグリッド行にそった電気的連続性が、４本の絶縁バーと、４本の抵抗バー１０を覆っている４本の導電ブリッジ８によって確実にされていることを示している。エッチングには１個のマスクだけが用いられるので、グリッド行と、マイクロチップへのカソード電流の供給を可能にしている抵抗バーとの連続性を確実にする導電バーは、同じ幅で同じ長さを有している。
【００２０】
同じ形のバーによって、高電流はグリッド行を通って流れることができ、無視し得る漏れ電流は、ひとつの列から別の列へと流れる。この漏れ電流は、抵抗層３の抵抗に反比例し、一方でグリッドのバイアス電流は上側導電層の抵抗に反比例する。上記に述べたように、スクリーンのための所望の放出率を確実にするためには、各スクェアにつき１００メガオームの抵抗が適当である。反対に、グリッド金属の抵抗は非常に低い。ニオビウムからなるグリッド導電層６が４００ｎｍの厚さで製造されるこの装置の場合、各スクェアについて１オームである。従って抵抗比は１０８ である。数百の行の多重比と、６０Ｈｚの画像再生と、１つのカラーにつき２５６以上の多くの明るさ（ｇｒｅｙ ｓｈａｄｅｓ）で、得られた画像は、列と列の結合や、行と行の結合といった、いかなる可視性の欠点も持たないことが実験的に証明されている。加えて、ニオビウムを、より高い導電性がある材料に変えることも可能である（アルミニウムは１０倍の導電性である）。
【００２１】
図３から図８は、本発明による、連続する製造方法のステップを示している。
【００２２】
カソード金属層１１をデポジットする（図３参照）、
第１のマスクを通して、カソード導体２の網状の列をエッチングする（図４参照）、
抵抗層３、絶縁層５、グリッド導電層６をデポジットする（図５参照）、
第２のマスクによってマイクロチップ４の穴１２をエッチングする（図６参照）、
マイクロチップをデポジットする（図７参照）。
【００２３】
第３の最後のマスクによって、開口した行にしたがって、グリッド導電層６と、絶縁層５と、抵抗層３を同時にエッチングする（図８参照）。該最後のマスクはまた行と列の接触エリアを規定する役目がある。
【００２４】
したがって、この３回のエッチングのステップだけで従来の５回のエッチングのステップの場合と同じ結果を得ることができる。さらに、本発明は、カソードからの観測が可能なディスプレイスクリーンを提供している。
【図面の簡単な説明】
【図１】マトリックス配列の行と列の交差部として規定される像点（画素）を概略的に表す上面図である。
【図２】本発明による、カソード構造を概略的に示している正面斜視図である。
【図３】本発明による、カソード金属層をデポジットするカソードの製造ステップを示している。
【図４】本発明による、第１のマスクを通してカソード導体の網状列をエッチングする、カソードの製造ステップを示している。
【図５】本発明による、抵抗層と、絶縁層と、グリッド層とをデポジットする、カソードの製造ステップを示している。
【図６】第２のマスクを用いてマイクロチップの穴をエッチングする、カソードの製造ステップを示している。
【図７】マイクロチップをデポジットする、カソードの製造ステップを示している。
【図８】第３の最後のマスクによって、開口した行にしたがってグリッドと、絶縁層と、抵抗層を同時にエッチングする、カソードの製造ステップを示している。
【符号の説明】
１ 支持板
２ カソード導体
３ 抵抗層
４ マイクロチップ
５ 絶縁層
６ グリッド導電層
７ 画素
８ 導電ブリッジ
９ 空間エリア
１０ 抵抗バー
１１ カソード金属層
１２ 穴

Claims (9)

1. マイクロチップを有し、網状の列をなすカソード導体（２）を乗せている支持板（１）と、マイクロチップ（４）を乗せている抵抗層（３）と、絶縁層（５）と、行をなしているグリッド導電層（６）とを含む蛍光ディスプレイスクリーンのカソード製造方法において、
   単一のさん孔されたパターンにしたがって、グリッド導電層（６）と、絶縁層（５）と、抵抗層（３）の３層を１個のマスクでエッチングするステップを含み、該パターンが、グリッド行と、前記抵抗層を通るマイクロチップへのアクセス抵抗との両方を規定することを特徴とするマイクロチップ型蛍光ディスプレイスクリーンのカソード製造方法。
2. ３回のマスキング操作だけを含むことを特徴とする請求項１記載のマイクロチップ型蛍光ディスプレイスクリーンのカソード製造方法。
3. カソード金属層（１１）をデポジットし、
   第１のマスクを通して該金属層においてカソード導体（２）の網状列をエッチングし、
   抵抗層（３）と、絶縁層（５）と、グリッド導電層（６）をデポジットし、
   第２のマスクによってマイクロチップ（４）を形成するための穴（１２）をエッチングし、
   マイクロチップ（４）をデポジットし、
   行と列の接触エリアを規定する役目をする第３の最後のマスクによって、グリッド導電層（６）と、絶縁層（５）と、抵抗層（３）とを１個のマスクでエッチングするステップを含むことを特徴とする請求項２記載のマイクロチップ型蛍光ディスプレイスクリーンのカソード製造方法。
4. グリッド導電層（６）と、絶縁層（５）と、抵抗層（３）のパターンは、細いブリッジによって相互に内部接続されているスクェアによって形成され、各画素（７）は複数のスクェアによって構成されていることを特徴とする請求項１記載のマイクロチップ型蛍光ディスプレイスクリーンのカソード製造方法。
5. 抵抗層（３）を通ってカソード導体（２）の網目のサイドから、マイクロチップ（４）の基板へ流れる電流の経路は、各スクェアを囲む４本の抵抗バーによって規定され、該経路とグリッド導電層（６）の導電ブリッジ（８）は、１個のマスクで形成されることを特徴とする請求項４記載のマイクロチップ型蛍光ディスプレイスクリーンのカソード製造方法。
6. カソード導体（２）の網目とスクェアのそれぞれの大きさの選択は、空間エリア（９）が、該スクェアと、アノード板上に形成された蛍光素子の観測を、カソードの構造を通して可能にしている該網目との間に存在するように、選択されることを特徴とする請求項４記載のマイクロチップ型蛍光ディスプレイスクリーンのカソード製造方法。
7. 網状の列をなすカソード導体（２）を乗せている支持板（１）を含むカソード板（１）と、マイクロチップ（４）を乗せている抵抗層（３）と、絶縁層（５）と、行をなして配置されたグリッド導電層（６）とを有するマイクロチップ型蛍光ディスプレイスクリーンにおいて、
   グリッド導電層（６）と、絶縁層（５）と、抵抗層（３）が、所定の素子を形成する単一のパターンにしたがってエッチングされ、その結果空間エリア（９）が該素子と、列網目の間に存在し、したがってカソード構造を通してアノード板の蛍光素子の観測が可能となることを特徴とするマイクロチップ型蛍光ディスプレイスクリーン。
8. グリッド導電層（６）と、絶縁層（５）と、抵抗層（３）のパターンを構成している素子は、マイクロチップ（４）がその内部へ位置しているスクェアであり、該スクェアは、グリッド導電層（６）のための細い導電ブリッジ（８）と抵抗バー（１０）を通して相互に連結されており、各画素（７）は複数のスクェアによって形成されており、各スクェアは、数個のマイクロチップ（４）を持っていることを特徴とする請求項７に記載のマイクロチップ型蛍光ディスプレイスクリーン。
9. グリッド導電層（６）は、およそ４００ｎｍの厚さを持つニオビウム又はアルミニウムからなり、抵抗層（３）は、各スクェアごとにおよそ１００メガオームの抵抗を有する非晶質シリコンからなり、各スクェアへのアクセスを可能にする４本の抵抗バー（１０）は、長さ／幅の比が２で、該スクェアの辺は、およそ２５マイクロメータであることを特徴とする請求項８記載のマイクロチップ型蛍光ディスプレイスクリーン。

Images