JP3600544B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3600544B2 JP3600544B2 JP2001101442A JP2001101442A JP3600544B2 JP 3600544 B2 JP3600544 B2 JP 3600544B2 JP 2001101442 A JP2001101442 A JP 2001101442A JP 2001101442 A JP2001101442 A JP 2001101442A JP 3600544 B2 JP3600544 B2 JP 3600544B2
- Authority
- JP
- Japan
- Prior art keywords
- air bridge
- wiring
- circuit region
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にＧａＡｓ基板等を用いた高周波の化合物半導体装置に適用して好適である。
【０００２】
【従来の技術】
従来より、半導体基板に形成されたＭＥＳＦＥＴ等の配線間を接続する際に、特にほぼ同一面上に形成された配線間を接続する手法として、エアブリッジ配線を形成することが提案されている。
【０００３】
エアブリッジ構造を有する半導体装置の一例を図５に示す。
ここでは、半導体基板１０１のほぼ同一面上に複数のＭＥＳＦＥＴ（ソース１０２、ドレイン１０３及びオーバーハング形状のゲート電極１０４を有する）が設けられた回路領域が形成され、隣接するＭＥＳＦＥＴとソース１０２同士がエアブリッジ配線１０５により接続され、エアブリッジ配線１０５とその下方に存するＭＥＳＦＥＴの各構成要素との間に空隙１０７が形成されている。
【０００４】
このようなエアブリッジ構造を設けることにより、各配線（ここではソース１０２）間の寄生容量が低減され、高周波領域にて低雑音・高利得の特性を得ることができる。従って、このエアブリッジ構造は、高周波特性が要求される化合物半導体装置に適用して好適である。
【０００５】
【発明が解決しようとする課題】
図５に示したエアブリッジ構造の半導体装置では、高周波特性を優先させるため、エアブリッジ配線１０５をむき出しの状態としている。
しかしながら、製造された各半導体チップの各種特性測定時において、例えばスクラッチを行う際には金属のゴミなどが発生し易く、これがウエーハプロセス後におけるエアブリッジ配線に付着し、接続不良や断線等の障害が発生することが想定される。
【０００６】
このため、上記の如き障害の発生を抑止し、デバイスの信頼性の向上を図るには、図６に示すように、図５の如く各種配線等の一連のパターン形成した後に、エアブリッジ配線１０５上を含む全面に厚いエアブリッジ保護膜１０６を形成することが必要となる。
【０００７】
ところがこの場合、回路領域の配線パターンが疎の部分では、厚いエアブリッジ保護膜を形成しても配線間が埋め込まれることはないが、回路領域の配線パターンが密の部分ではエアブリッジ保護膜により配線間が埋め込まれてしまうという問題がある。
【０００８】
特に、図５，図６に示すように、比較的複雑な形状、例えばゲート電極１０３のようなオーバーハング形状の構造物が回路領域に形成されている場合では、当該構造物を覆う部分ではエアブリッジ保護膜は膜厚が不十分となり、全体として膜厚が不均一にエアブリッジ保護膜が形成されてしまう。
【０００９】
即ち、回路領域の構造物のパターンによりエアブリッジ保護膜の成長膜厚が異なり、膜厚制御が困難となるため、エアブリッジ保護膜の精度が保証できなくなることがあり、高精度なデバイスを作製することができずに所期の高周波特性を得ることが極めて難しくなるという問題がある。
【００１０】
このように現在のところ、高周波デバイスを実現するためにエアブリッジ構造を採用するも、エアブリッジ配線の接続不良や断線等の障害を防止するために保護膜を形成すれば、今度は高周波特性を阻害する結果を惹起するという現況にある。
【００１１】
そこで本発明は、前記課題に鑑みてなされたものであり、エアブリッジ構造を採用し、しかもエアブリッジ配線の接続不良や断線・短絡等の障害を確実に防止することを可能とし、高周波特性を実現するとともにデバイスの高信頼性を十分に確保することができる半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【００１３】
本発明の半導体装置は、半導体基板上にオーバーハング形状の電極及び複数の配線を有する回路領域が形成されてなる半導体装置を対象とし、前記回路領域における所定の前記配線間を電気的に接続するエアブリッジを備えるとともに、前記エアブリッジを覆う前記エアブリッジ保護膜が形成されており、前記回路領域の少なくとも前記エアブリッジ下方の部位は、前記エアブリッジ保護膜の非形成領域とされている。
【００１４】
また、本発明の半導体装置の別の構成は、半導体基板と、前記半導体基板上に設けられ、オーバーハング形状の電極及び複数の配線を有してなる回路領域と、前記回路領域における所定の前記配線間を電気的に接続するエアブリッジと、前記エアブリッジのみを覆うエアブリッジ保護膜とを備える。
【００１５】
本発明の半導体装置の製造方法は、半導体基板上に形成された、オーバーハング形状の電極を含む回路領域を覆い、端部にエアブリッジ接続部位が露出する形状に保護パターンを形成する工程と、前記保護パターンを覆うように導電膜を形成する工程と、前記導電膜を覆うように絶縁膜を形成する工程と、前記絶縁膜及び前記導電膜を加工し、前記保護パターンの形状に倣って前記エアブリッジ接続部位と接続されてなるエアブリッジ配線を形成するとともに、前記エアブリッジ配線を覆うエアブリッジ保護膜を形成する工程と、前記保護パターンを除去し、前記エアブリッジ配線と前記回路領域との間に空隙を形成する工程とを含む。
【００１６】
本発明の半導体装置の製造方法は、半導体基板上に形成された、オーバーハング形状の電極を含む回路領域を覆い、端部にエアブリッジ接続部位が露出する形状に保護パターンを形成する工程と、前記保護パターンを覆うように導電膜を形成する工程と、前記導電膜を加工し、前記保護パターンの形状に倣って前記エアブリッジ接続部位と接続されてなるエアブリッジ配線を形成する工程と、前記エアブリッジ配線を覆うように絶縁膜を形成する工程と、前記絶縁膜を加工し、前記エアブリッジ配線を覆う所定形状のエアブリッジ保護膜を形成する工程と、前記保護パターンを除去し、前記エアブリッジ配線と前記回路領域との間に空隙を形成する工程とを含む。
【００１７】
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
【００１８】
（第１の実施形態）
本実施形態では、例えばＧａＡｓ基板等を用いた化合物半導体デバイスである高周波特性を有するＭＥＳＦＥＴを例示する。ここでは便宜上、ＭＥＳＦＥＴの構成をその製造方法と共に説明する。
図１及び図２は、本実施形態のＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【００１９】
このＭＥＳＦＥＴを製造するには、先ず、半導体基板上に各種構造物を形成する。
具体的には、図１（ａ）に示すように、ＧａＡｓ基板等の半導体基板１上に、ＭＥＳＦＥＴのソース２、ドレイン３及びゲート電極４や、その他不図示のキャパシタ、抵抗等をパターニングして、回路領域１１を形成する。ここでは、素子の微細化に伴い電極の低抵抗化を図るため、ゲート電極４をオーバーハング形状に形成する。
【００２０】
続いて、回路領域１１上を含む全面に、膜厚５０ｎｍ程度に絶縁物を堆積し、薄い表面保護膜５を形成する。この表面保護膜５により、回路領域１１を含む半導体基板１上の各構造物の最低限の耐湿性を確保する。そして、後述するエアーブリッジ配線の接続部位、ここではソース２上の表面保護膜５をフォトリソグラフィー及びそれに続くドライエッチングにより除去し、ソース２の表面の一部を露出させる開孔６を形成する。
【００２１】
続いて、回路領域１１の所定部位を覆う保護パターンを形成する。
具体的には、図１（ｂ）に示すように、半導体基板１上にレジストを塗布し、これをパターニングすることにより、回路領域１１の構造物のうち、少なくとも複雑な構成のもの、ここではオーバーハング形状のゲート電極４やドレイン３を覆う形状の保護パターン７を形成する。ここで、保護パターン７は、端部にエアブリッジ接続部位となるソース２を露出するように形成されることを要する。
【００２２】
続いて、エアブリッジ構造を形成する。
具体的には、先ず図１（ｃ）に示すように、保護パターン７を覆うように半導体基板１上にＡｕを材料とした金属膜１２を形成する。
ここでは、スパッタ法及び蒸着法等を使い分けてメッキの種となる金属を成長させた後、メッキ法により金属膜１２を形成する。
【００２３】
次に、図１（ｄ）に示すように、金属膜１２をフォトリソグラフィー及びそれに続くドライエッチングによりパターニングし、一対のソース２間を開孔６を通じて電気的に接続するエアブリッジ配線８を形成するとともに、半導体基板上にＡｕ配線９を形成する。
【００２４】
続いて、エアブリッジ配線を覆い、当該配線の接続不良や断線等の発生を防止するためのエアブリッジ保護膜を形成する。
具体的には、先ず図２（ａ）に示すように、エアブリッジ配線８及びＡｕ配線９を覆うように、半導体基板１上にＣＶＤ法によりＳｉＮ等の絶縁膜１３を膜厚１００ｎｍ以上に堆積させる。
【００２５】
次に、図２（ｂ）に示すように、絶縁膜１３上にレジストを塗布し、このレジストをフォトリソグラフィーにより加工して、エアブリッジ配線８の表面を覆う領域及びＡｕ配線９の表面を覆う領域にレジストを残し、レジストパターン１４を形成する。
【００２６】
そして、このレジストパターン１４をマスクとして絶縁膜１３をドライエッチングし、エアブリッジ配線８の表面を覆うエアブリッジ保護膜２１、及びＡｕ配線９の表面を覆う配線保護膜２２を形成する。
【００２７】
続いて、図２（ｃ）に示すように、レジストパターン１４を除去した後、オゾンプラズマを用いたアッシング処理により、保護パターン７を選択的にエッチング除去する。このとき、エアブリッジ配線８と回路領域１１との間には空隙２３が形成され、保護パターン７で覆われていた部位には各構造物を覆う表面保護膜５のみが形成された状態となる。
以上の各工程を経て、ＭＥＳＦＥＴを完成させる。
【００２８】
以上説明したように、本実施形態によれば、エアブリッジ構造を採用して配線間及びゲート寄生容量を低減させ、高周波特性を備えたＭＥＳＦＥＴが実現する。更にこれに加え、エアブリッジ配線８は厚いエアブリッジ保護膜２１で確実に覆われて保護されているため、ゴミ等の異物の付着による各種障害（配線ショート等）やキズによるダメージの発生が防止される。しかも、回路領域１１の構造物のうち、少なくとも複雑な構成のもの、ここではオーバーハング形状のゲート電極４上やドレイン３上にはエアブリッジ保護膜２１は形成されないため、エアブリッジ保護膜２１を均一の膜厚に形成することができ、従って膜厚を所望に制御することが可能となり、ＭＥＳＦＥＴの極めて高い信頼性を確保することができる。
【００２９】
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、エアブリッジ構造のＭＥＳＦＥＴについて例示するが、製造工程が若干異なる点で相違する。
図３及び図４は、本実施形態のＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【００３０】
このＭＥＳＦＥＴを製造するには、先ず、半導体基板上に各種構造物を形成する。
具体的には、図３（ａ）に示すように、ＧａＡｓ基板等の半導体基板１上に、ＭＥＳＦＥＴのソース２、ドレイン３及びゲート電極４や、その他不図示のキャパシタ、抵抗等をパターニングして、回路領域１１を形成する。ここでは、素子の微細化に伴い電極の低抵抗化を図るため、ゲート電極４をオーバーハング形状に形成する。
【００３１】
続いて、回路領域１１上を含む全面に、膜厚５０ｎｍ程度に絶縁物を堆積し、薄い表面保護膜５を形成する。この表面保護膜５により、回路領域１１を含む半導体基板１上の各構造物の最低限の耐湿性を確保する。そして、後述するエアーブリッジ配線の接続部位、ここではソース２上の表面保護膜５をフォトリソグラフィー及びそれに続くドライエッチングにより除去し、ソース２の表面の一部を露出させる開孔６を形成する。
【００３２】
続いて、回路領域１１の所定部位を覆う保護パターンを形成する。
具体的には、図３（ｂ）に示すように、半導体基板１上にレジストを塗布し、これをパターニングすることにより、回路領域１１の構造物のうち、少なくとも複雑な構成のもの、ここではオーバーハング形状のゲート電極４やドレイン３を覆う形状の保護パターン７を形成する。ここで、保護パターン７は、端部にエアブリッジ接続部位となるソース２を露出するように形成されることを要する。
【００３３】
続いて、エアブリッジ構造を形成するとともに、エアブリッジ配線を覆い、当該配線の接続不良や断線等の発生を防止するためのエアブリッジ保護膜を形成する。
具体的には、先ず図３（ｃ）に示すように、保護パターン７を覆うように半導体基板１上にＡｕを材料とした金属膜１２を形成する。
ここでは、スパッタ法及び蒸着法等を使い分けてメッキの種となる金属を成長させた後、メッキ法により金属膜１２を形成する。
【００３４】
次に、金属膜１２を覆うように、ＣＶＤ法によりＳｉＮ等の絶縁膜１３を膜厚１００ｎｍ以上に堆積させる。
【００３５】
そして、図４（ａ）に示すように、絶縁膜１３上にレジストを塗布し、このレジストをフォトリソグラフィーにより加工して、エアブリッジ配線形状及びＡｕ配線形状にレジストを残し、レジストパターン３１を形成する。
【００３６】
そして、このレジストパターン３１をマスクとして絶縁膜１３及び金属膜１２をドライエッチングし、一対のソース２間を開孔６を通じて電気的に接続するエアブリッジ配線８を形成するとともに、半導体基板上にＡｕ配線９を形成する。このとき、前記ドライエッチングにより、これら配線８，９とともに、エアブリッジ配線８の表面を覆うエアブリッジ保護膜２１、及びＡｕ配線９の表面を覆う配線保護膜２２が形成される。
【００３７】
続いて、図４（ｂ）に示すように、レジストパターン３１を除去した後、オゾンプラズマを用いたアッシング処理により、保護パターン７を選択的にエッチング除去する。このとき、エアブリッジ配線８と回路領域１１との間には空隙２３が形成され、保護パターン７で覆われていた部位には各構造物を覆う表面保護膜５のみが形成された状態となる。
以上の各工程を経て、ＭＥＳＦＥＴを完成させる。
【００３８】
以上説明したように、本実施形態によれば、エアブリッジ構造を採用して配線間及びゲート寄生容量を低減させ、高周波特性を備えたＭＥＳＦＥＴが実現する。更にこれに加え、エアブリッジ配線８は厚いエアブリッジ保護膜２１で確実に覆われて保護されているため、ゴミ等の異物の付着による各種障害（配線ショート等）やキズによるダメージの発生が防止される。しかも、回路領域１１の構造物のうち、少なくとも複雑な構成のもの、ここではオーバーハング形状のゲート電極４上やドレイン３上にはエアブリッジ保護膜２１は形成されないため、エアブリッジ保護膜２１を均一の膜厚に形成することができ、従って膜厚を所望に制御することが可能となり、ＭＥＳＦＥＴの極めて高い信頼性を確保することができる。
【００３９】
更に、共通のレジストパターン３１を用いてエアブリッジ配線８（Ａｕ配線９）及びエアブリッジ保護膜２１（配線保護膜２２）を同一工程でパターン形成するため、工程の簡略化及び工程数の削減を図ることが可能となる。
【００４０】
なお、第１，第２の実施形態では、半導体装置としてＭＥＳＦＥＴを例示したが、本発明はこれに限定されることなく、各種半導体デバイス、例えばＨＥＭＴ等に適用することも可能である。
【００４１】
【発明の効果】
本発明によれば、エアブリッジ構造を採用し、しかもエアブリッジ配線の接続不良や断線・短絡等の障害を確実に防止することを可能とし、高周波特性を実現するとともにデバイスの高信頼性を十分に確保することができる。
【図面の簡単な説明】
【図１】第１の実施形態によるＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図３】第２の実施形態によるＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第２の実施形態によるＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図５】従来のエアブリッジ構造のＭＥＳＦＥＴの一例を示す概略断面図である。
【図６】従来のエアブリッジ構造のＭＥＳＦＥＴの他の例を示す概略断面図である。
【符号の説明】
１ 半導体基板
２ ソース
３ ドレイン
４ ゲート電極
５ 表面保護膜
６ 開孔
７ 保護パターン
８ エアブリッジ配線
９ Ａｕ配線
１１ 回路領域
１２ 金属膜
１３ 絶縁膜
１４，３１ レジストパターン
２１ エアブリッジ保護膜
２２ 配線保護膜
２３ 空隙
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にＧａＡｓ基板等を用いた高周波の化合物半導体装置に適用して好適である。
【０００２】
【従来の技術】
従来より、半導体基板に形成されたＭＥＳＦＥＴ等の配線間を接続する際に、特にほぼ同一面上に形成された配線間を接続する手法として、エアブリッジ配線を形成することが提案されている。
【０００３】
エアブリッジ構造を有する半導体装置の一例を図５に示す。
ここでは、半導体基板１０１のほぼ同一面上に複数のＭＥＳＦＥＴ（ソース１０２、ドレイン１０３及びオーバーハング形状のゲート電極１０４を有する）が設けられた回路領域が形成され、隣接するＭＥＳＦＥＴとソース１０２同士がエアブリッジ配線１０５により接続され、エアブリッジ配線１０５とその下方に存するＭＥＳＦＥＴの各構成要素との間に空隙１０７が形成されている。
【０００４】
このようなエアブリッジ構造を設けることにより、各配線（ここではソース１０２）間の寄生容量が低減され、高周波領域にて低雑音・高利得の特性を得ることができる。従って、このエアブリッジ構造は、高周波特性が要求される化合物半導体装置に適用して好適である。
【０００５】
【発明が解決しようとする課題】
図５に示したエアブリッジ構造の半導体装置では、高周波特性を優先させるため、エアブリッジ配線１０５をむき出しの状態としている。
しかしながら、製造された各半導体チップの各種特性測定時において、例えばスクラッチを行う際には金属のゴミなどが発生し易く、これがウエーハプロセス後におけるエアブリッジ配線に付着し、接続不良や断線等の障害が発生することが想定される。
【０００６】
このため、上記の如き障害の発生を抑止し、デバイスの信頼性の向上を図るには、図６に示すように、図５の如く各種配線等の一連のパターン形成した後に、エアブリッジ配線１０５上を含む全面に厚いエアブリッジ保護膜１０６を形成することが必要となる。
【０００７】
ところがこの場合、回路領域の配線パターンが疎の部分では、厚いエアブリッジ保護膜を形成しても配線間が埋め込まれることはないが、回路領域の配線パターンが密の部分ではエアブリッジ保護膜により配線間が埋め込まれてしまうという問題がある。
【０００８】
特に、図５，図６に示すように、比較的複雑な形状、例えばゲート電極１０３のようなオーバーハング形状の構造物が回路領域に形成されている場合では、当該構造物を覆う部分ではエアブリッジ保護膜は膜厚が不十分となり、全体として膜厚が不均一にエアブリッジ保護膜が形成されてしまう。
【０００９】
即ち、回路領域の構造物のパターンによりエアブリッジ保護膜の成長膜厚が異なり、膜厚制御が困難となるため、エアブリッジ保護膜の精度が保証できなくなることがあり、高精度なデバイスを作製することができずに所期の高周波特性を得ることが極めて難しくなるという問題がある。
【００１０】
このように現在のところ、高周波デバイスを実現するためにエアブリッジ構造を採用するも、エアブリッジ配線の接続不良や断線等の障害を防止するために保護膜を形成すれば、今度は高周波特性を阻害する結果を惹起するという現況にある。
【００１１】
そこで本発明は、前記課題に鑑みてなされたものであり、エアブリッジ構造を採用し、しかもエアブリッジ配線の接続不良や断線・短絡等の障害を確実に防止することを可能とし、高周波特性を実現するとともにデバイスの高信頼性を十分に確保することができる半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【００１３】
本発明の半導体装置は、半導体基板上にオーバーハング形状の電極及び複数の配線を有する回路領域が形成されてなる半導体装置を対象とし、前記回路領域における所定の前記配線間を電気的に接続するエアブリッジを備えるとともに、前記エアブリッジを覆う前記エアブリッジ保護膜が形成されており、前記回路領域の少なくとも前記エアブリッジ下方の部位は、前記エアブリッジ保護膜の非形成領域とされている。
【００１４】
また、本発明の半導体装置の別の構成は、半導体基板と、前記半導体基板上に設けられ、オーバーハング形状の電極及び複数の配線を有してなる回路領域と、前記回路領域における所定の前記配線間を電気的に接続するエアブリッジと、前記エアブリッジのみを覆うエアブリッジ保護膜とを備える。
【００１５】
本発明の半導体装置の製造方法は、半導体基板上に形成された、オーバーハング形状の電極を含む回路領域を覆い、端部にエアブリッジ接続部位が露出する形状に保護パターンを形成する工程と、前記保護パターンを覆うように導電膜を形成する工程と、前記導電膜を覆うように絶縁膜を形成する工程と、前記絶縁膜及び前記導電膜を加工し、前記保護パターンの形状に倣って前記エアブリッジ接続部位と接続されてなるエアブリッジ配線を形成するとともに、前記エアブリッジ配線を覆うエアブリッジ保護膜を形成する工程と、前記保護パターンを除去し、前記エアブリッジ配線と前記回路領域との間に空隙を形成する工程とを含む。
【００１６】
本発明の半導体装置の製造方法は、半導体基板上に形成された、オーバーハング形状の電極を含む回路領域を覆い、端部にエアブリッジ接続部位が露出する形状に保護パターンを形成する工程と、前記保護パターンを覆うように導電膜を形成する工程と、前記導電膜を加工し、前記保護パターンの形状に倣って前記エアブリッジ接続部位と接続されてなるエアブリッジ配線を形成する工程と、前記エアブリッジ配線を覆うように絶縁膜を形成する工程と、前記絶縁膜を加工し、前記エアブリッジ配線を覆う所定形状のエアブリッジ保護膜を形成する工程と、前記保護パターンを除去し、前記エアブリッジ配線と前記回路領域との間に空隙を形成する工程とを含む。
【００１７】
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
【００１８】
（第１の実施形態）
本実施形態では、例えばＧａＡｓ基板等を用いた化合物半導体デバイスである高周波特性を有するＭＥＳＦＥＴを例示する。ここでは便宜上、ＭＥＳＦＥＴの構成をその製造方法と共に説明する。
図１及び図２は、本実施形態のＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【００１９】
このＭＥＳＦＥＴを製造するには、先ず、半導体基板上に各種構造物を形成する。
具体的には、図１（ａ）に示すように、ＧａＡｓ基板等の半導体基板１上に、ＭＥＳＦＥＴのソース２、ドレイン３及びゲート電極４や、その他不図示のキャパシタ、抵抗等をパターニングして、回路領域１１を形成する。ここでは、素子の微細化に伴い電極の低抵抗化を図るため、ゲート電極４をオーバーハング形状に形成する。
【００２０】
続いて、回路領域１１上を含む全面に、膜厚５０ｎｍ程度に絶縁物を堆積し、薄い表面保護膜５を形成する。この表面保護膜５により、回路領域１１を含む半導体基板１上の各構造物の最低限の耐湿性を確保する。そして、後述するエアーブリッジ配線の接続部位、ここではソース２上の表面保護膜５をフォトリソグラフィー及びそれに続くドライエッチングにより除去し、ソース２の表面の一部を露出させる開孔６を形成する。
【００２１】
続いて、回路領域１１の所定部位を覆う保護パターンを形成する。
具体的には、図１（ｂ）に示すように、半導体基板１上にレジストを塗布し、これをパターニングすることにより、回路領域１１の構造物のうち、少なくとも複雑な構成のもの、ここではオーバーハング形状のゲート電極４やドレイン３を覆う形状の保護パターン７を形成する。ここで、保護パターン７は、端部にエアブリッジ接続部位となるソース２を露出するように形成されることを要する。
【００２２】
続いて、エアブリッジ構造を形成する。
具体的には、先ず図１（ｃ）に示すように、保護パターン７を覆うように半導体基板１上にＡｕを材料とした金属膜１２を形成する。
ここでは、スパッタ法及び蒸着法等を使い分けてメッキの種となる金属を成長させた後、メッキ法により金属膜１２を形成する。
【００２３】
次に、図１（ｄ）に示すように、金属膜１２をフォトリソグラフィー及びそれに続くドライエッチングによりパターニングし、一対のソース２間を開孔６を通じて電気的に接続するエアブリッジ配線８を形成するとともに、半導体基板上にＡｕ配線９を形成する。
【００２４】
続いて、エアブリッジ配線を覆い、当該配線の接続不良や断線等の発生を防止するためのエアブリッジ保護膜を形成する。
具体的には、先ず図２（ａ）に示すように、エアブリッジ配線８及びＡｕ配線９を覆うように、半導体基板１上にＣＶＤ法によりＳｉＮ等の絶縁膜１３を膜厚１００ｎｍ以上に堆積させる。
【００２５】
次に、図２（ｂ）に示すように、絶縁膜１３上にレジストを塗布し、このレジストをフォトリソグラフィーにより加工して、エアブリッジ配線８の表面を覆う領域及びＡｕ配線９の表面を覆う領域にレジストを残し、レジストパターン１４を形成する。
【００２６】
そして、このレジストパターン１４をマスクとして絶縁膜１３をドライエッチングし、エアブリッジ配線８の表面を覆うエアブリッジ保護膜２１、及びＡｕ配線９の表面を覆う配線保護膜２２を形成する。
【００２７】
続いて、図２（ｃ）に示すように、レジストパターン１４を除去した後、オゾンプラズマを用いたアッシング処理により、保護パターン７を選択的にエッチング除去する。このとき、エアブリッジ配線８と回路領域１１との間には空隙２３が形成され、保護パターン７で覆われていた部位には各構造物を覆う表面保護膜５のみが形成された状態となる。
以上の各工程を経て、ＭＥＳＦＥＴを完成させる。
【００２８】
以上説明したように、本実施形態によれば、エアブリッジ構造を採用して配線間及びゲート寄生容量を低減させ、高周波特性を備えたＭＥＳＦＥＴが実現する。更にこれに加え、エアブリッジ配線８は厚いエアブリッジ保護膜２１で確実に覆われて保護されているため、ゴミ等の異物の付着による各種障害（配線ショート等）やキズによるダメージの発生が防止される。しかも、回路領域１１の構造物のうち、少なくとも複雑な構成のもの、ここではオーバーハング形状のゲート電極４上やドレイン３上にはエアブリッジ保護膜２１は形成されないため、エアブリッジ保護膜２１を均一の膜厚に形成することができ、従って膜厚を所望に制御することが可能となり、ＭＥＳＦＥＴの極めて高い信頼性を確保することができる。
【００２９】
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、エアブリッジ構造のＭＥＳＦＥＴについて例示するが、製造工程が若干異なる点で相違する。
図３及び図４は、本実施形態のＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【００３０】
このＭＥＳＦＥＴを製造するには、先ず、半導体基板上に各種構造物を形成する。
具体的には、図３（ａ）に示すように、ＧａＡｓ基板等の半導体基板１上に、ＭＥＳＦＥＴのソース２、ドレイン３及びゲート電極４や、その他不図示のキャパシタ、抵抗等をパターニングして、回路領域１１を形成する。ここでは、素子の微細化に伴い電極の低抵抗化を図るため、ゲート電極４をオーバーハング形状に形成する。
【００３１】
続いて、回路領域１１上を含む全面に、膜厚５０ｎｍ程度に絶縁物を堆積し、薄い表面保護膜５を形成する。この表面保護膜５により、回路領域１１を含む半導体基板１上の各構造物の最低限の耐湿性を確保する。そして、後述するエアーブリッジ配線の接続部位、ここではソース２上の表面保護膜５をフォトリソグラフィー及びそれに続くドライエッチングにより除去し、ソース２の表面の一部を露出させる開孔６を形成する。
【００３２】
続いて、回路領域１１の所定部位を覆う保護パターンを形成する。
具体的には、図３（ｂ）に示すように、半導体基板１上にレジストを塗布し、これをパターニングすることにより、回路領域１１の構造物のうち、少なくとも複雑な構成のもの、ここではオーバーハング形状のゲート電極４やドレイン３を覆う形状の保護パターン７を形成する。ここで、保護パターン７は、端部にエアブリッジ接続部位となるソース２を露出するように形成されることを要する。
【００３３】
続いて、エアブリッジ構造を形成するとともに、エアブリッジ配線を覆い、当該配線の接続不良や断線等の発生を防止するためのエアブリッジ保護膜を形成する。
具体的には、先ず図３（ｃ）に示すように、保護パターン７を覆うように半導体基板１上にＡｕを材料とした金属膜１２を形成する。
ここでは、スパッタ法及び蒸着法等を使い分けてメッキの種となる金属を成長させた後、メッキ法により金属膜１２を形成する。
【００３４】
次に、金属膜１２を覆うように、ＣＶＤ法によりＳｉＮ等の絶縁膜１３を膜厚１００ｎｍ以上に堆積させる。
【００３５】
そして、図４（ａ）に示すように、絶縁膜１３上にレジストを塗布し、このレジストをフォトリソグラフィーにより加工して、エアブリッジ配線形状及びＡｕ配線形状にレジストを残し、レジストパターン３１を形成する。
【００３６】
そして、このレジストパターン３１をマスクとして絶縁膜１３及び金属膜１２をドライエッチングし、一対のソース２間を開孔６を通じて電気的に接続するエアブリッジ配線８を形成するとともに、半導体基板上にＡｕ配線９を形成する。このとき、前記ドライエッチングにより、これら配線８，９とともに、エアブリッジ配線８の表面を覆うエアブリッジ保護膜２１、及びＡｕ配線９の表面を覆う配線保護膜２２が形成される。
【００３７】
続いて、図４（ｂ）に示すように、レジストパターン３１を除去した後、オゾンプラズマを用いたアッシング処理により、保護パターン７を選択的にエッチング除去する。このとき、エアブリッジ配線８と回路領域１１との間には空隙２３が形成され、保護パターン７で覆われていた部位には各構造物を覆う表面保護膜５のみが形成された状態となる。
以上の各工程を経て、ＭＥＳＦＥＴを完成させる。
【００３８】
以上説明したように、本実施形態によれば、エアブリッジ構造を採用して配線間及びゲート寄生容量を低減させ、高周波特性を備えたＭＥＳＦＥＴが実現する。更にこれに加え、エアブリッジ配線８は厚いエアブリッジ保護膜２１で確実に覆われて保護されているため、ゴミ等の異物の付着による各種障害（配線ショート等）やキズによるダメージの発生が防止される。しかも、回路領域１１の構造物のうち、少なくとも複雑な構成のもの、ここではオーバーハング形状のゲート電極４上やドレイン３上にはエアブリッジ保護膜２１は形成されないため、エアブリッジ保護膜２１を均一の膜厚に形成することができ、従って膜厚を所望に制御することが可能となり、ＭＥＳＦＥＴの極めて高い信頼性を確保することができる。
【００３９】
更に、共通のレジストパターン３１を用いてエアブリッジ配線８（Ａｕ配線９）及びエアブリッジ保護膜２１（配線保護膜２２）を同一工程でパターン形成するため、工程の簡略化及び工程数の削減を図ることが可能となる。
【００４０】
なお、第１，第２の実施形態では、半導体装置としてＭＥＳＦＥＴを例示したが、本発明はこれに限定されることなく、各種半導体デバイス、例えばＨＥＭＴ等に適用することも可能である。
【００４１】
【発明の効果】
本発明によれば、エアブリッジ構造を採用し、しかもエアブリッジ配線の接続不良や断線・短絡等の障害を確実に防止することを可能とし、高周波特性を実現するとともにデバイスの高信頼性を十分に確保することができる。
【図面の簡単な説明】
【図１】第１の実施形態によるＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図３】第２の実施形態によるＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第２の実施形態によるＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図５】従来のエアブリッジ構造のＭＥＳＦＥＴの一例を示す概略断面図である。
【図６】従来のエアブリッジ構造のＭＥＳＦＥＴの他の例を示す概略断面図である。
【符号の説明】
１ 半導体基板
２ ソース
３ ドレイン
４ ゲート電極
５ 表面保護膜
６ 開孔
７ 保護パターン
８ エアブリッジ配線
９ Ａｕ配線
１１ 回路領域
１２ 金属膜
１３ 絶縁膜
１４，３１ レジストパターン
２１ エアブリッジ保護膜
２２ 配線保護膜
２３ 空隙
Claims (4)
- 半導体基板上に形成された、オーバーハング形状の電極を含む回路領域を覆い、端部にエアブリッジ接続部位が露出する形状に保護パターンを形成する工程と、
前記保護パターンを覆うように導電膜を形成する工程と、
前記導電膜を加工し、前記保護パターンの形状に倣って前記エアブリッジ接続部位と接続されてなるエアブリッジ配線を形成する工程と、
前記エアブリッジ配線を覆うように絶縁膜を形成する工程と、
前記絶縁膜を加工し、前記エアブリッジ配線を覆う所定形状のエアブリッジ保護膜を形成する工程と、
前記保護パターンを除去し、前記エアブリッジ配線と前記回路領域との間に空隙を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記回路領域は、複数の配線を有する領域であり、
前記エアブリッジ接続部位は、前記回路領域における一対の前記配線であることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記保護パターンを形成する前に、前記回路領域を覆うように、前記エアブリッジ保護膜よりも薄い表面保護膜を形成する工程を更に含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記回路領域及びエアブリッジ接続部位はほぼ同一面内に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101442A JP3600544B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
| TW091105102A TW550636B (en) | 2001-03-30 | 2002-03-18 | Semiconductor device and method for fabricating the same |
| US10/100,061 US6806181B2 (en) | 2001-03-30 | 2002-03-19 | Method of fabricating an air bridge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101442A JP3600544B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299443A JP2002299443A (ja) | 2002-10-11 |
| JP3600544B2 true JP3600544B2 (ja) | 2004-12-15 |
Family
ID=18954755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001101442A Expired - Lifetime JP3600544B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6806181B2 (ja) |
| JP (1) | JP3600544B2 (ja) |
| TW (1) | TW550636B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110238592A1 (en) * | 2004-12-20 | 2011-09-29 | Mccutcheon Timothy M | Method of and System for Preparing an Employee Benefits Plan |
| JP4907093B2 (ja) | 2005-03-02 | 2012-03-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP4282625B2 (ja) * | 2005-03-10 | 2009-06-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4902131B2 (ja) * | 2005-03-31 | 2012-03-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびその製造方法 |
| JP5072417B2 (ja) * | 2007-04-23 | 2012-11-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2009054632A (ja) | 2007-08-23 | 2009-03-12 | Fujitsu Ltd | 電界効果トランジスタ |
| JP2009267347A (ja) * | 2008-03-31 | 2009-11-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4691152B2 (ja) * | 2008-03-31 | 2011-06-01 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2010205837A (ja) * | 2009-03-02 | 2010-09-16 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| JP5349372B2 (ja) * | 2010-03-09 | 2013-11-20 | シャープ株式会社 | 固体撮像素子およびその製造方法、電子情報機器 |
| CN102832162A (zh) * | 2011-06-13 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 空气桥立体电路及其制作方法 |
| JP5821429B2 (ja) | 2011-09-01 | 2015-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP6031652B2 (ja) * | 2012-08-31 | 2016-11-24 | 株式会社Ｊｏｌｅｄ | 表示装置及び電子機器 |
| JP6424669B2 (ja) * | 2015-02-19 | 2018-11-21 | 三菱電機株式会社 | 半導体デバイス |
| JP2016012737A (ja) * | 2015-10-06 | 2016-01-21 | 三菱電機株式会社 | 半導体装置 |
| JP6195041B1 (ja) * | 2016-10-24 | 2017-09-13 | 三菱電機株式会社 | 化合物半導体デバイスの製造方法 |
| WO2018078892A1 (ja) * | 2016-10-24 | 2018-05-03 | 三菱電機株式会社 | 化合物半導体デバイス及びその製造方法 |
| KR102177894B1 (ko) * | 2017-04-04 | 2020-11-12 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| WO2020202600A1 (ja) * | 2019-03-29 | 2020-10-08 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法 |
| CN113707601A (zh) * | 2020-11-20 | 2021-11-26 | 腾讯科技（深圳）有限公司 | 空气桥的制备方法、空气桥结构及超导量子芯片 |
| CN116495697B (zh) * | 2023-06-26 | 2023-09-08 | 南京睿芯峰电子科技有限公司 | 含空气桥芯片的sip塑封件及其制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3539705A (en) * | 1968-05-31 | 1970-11-10 | Westinghouse Electric Corp | Microelectronic conductor configurations and method of making the same |
| JPS6143448A (ja) | 1984-08-08 | 1986-03-03 | Agency Of Ind Science & Technol | 空間配線 |
| JPS6195554A (ja) | 1984-10-16 | 1986-05-14 | Nec Corp | マイクロ波モノリシック回路及びその製造方法 |
| JPS6388844A (ja) | 1986-10-01 | 1988-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| US4972250A (en) * | 1987-03-02 | 1990-11-20 | Microwave Technology, Inc. | Protective coating useful as passivation layer for semiconductor devices |
| US4987101A (en) * | 1988-12-16 | 1991-01-22 | International Business Machines Corporation | Method for providing improved insulation in VLSI and ULSI circuits |
| JPH02307247A (ja) | 1989-05-23 | 1990-12-20 | Seiko Epson Corp | 多層配線法 |
| JPH03283627A (ja) | 1990-03-30 | 1991-12-13 | Nec Corp | 電界効果型半導体装置の製造方法 |
| JP3036086B2 (ja) | 1991-01-08 | 2000-04-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5324683A (en) * | 1993-06-02 | 1994-06-28 | Motorola, Inc. | Method of forming a semiconductor structure having an air region |
| US6057224A (en) * | 1996-03-29 | 2000-05-02 | Vlsi Technology, Inc. | Methods for making semiconductor devices having air dielectric interconnect structures |
| JPH1012722A (ja) | 1996-06-26 | 1998-01-16 | Mitsubishi Electric Corp | 半導体装置 |
-
2001
- 2001-03-30 JP JP2001101442A patent/JP3600544B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-18 TW TW091105102A patent/TW550636B/zh not_active IP Right Cessation
- 2002-03-19 US US10/100,061 patent/US6806181B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002299443A (ja) | 2002-10-11 |
| US20020140007A1 (en) | 2002-10-03 |
| US6806181B2 (en) | 2004-10-19 |
| TW550636B (en) | 2003-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600544B2 (ja) | 半導体装置の製造方法 | |
| US5812364A (en) | Capacitor | |
| KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
| JPH0645461A (ja) | 集積回路においてコンタクト構成体を製造する方法及び構成体 | |
| JP4216588B2 (ja) | キャパシタの製造方法 | |
| JPH0821559B2 (ja) | 半導体集積回路装置の製造方法 | |
| US9859205B2 (en) | Semiconductor device having an airbridge and method of fabricating the same | |
| KR100345516B1 (ko) | 고주파 집적회로 장치 및 그 제조 방법 | |
| JPH0963847A (ja) | インダクタ素子及びその製造方法 | |
| JPH10199886A (ja) | 半導体装置及びその製造方法 | |
| JP3588193B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| JPH04291944A (ja) | 半導体装置 | |
| JP2001196362A (ja) | 薄膜装置および薄膜装置の製造方法 | |
| JP2002043317A (ja) | 半導体装置の製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JP3133295B2 (ja) | ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体 | |
| JPS62122277A (ja) | 半導体素子空間配線法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH0410455A (ja) | 半導体装置及びその製造方法 | |
| JPH0917792A (ja) | 半導体装置の製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JP2001339042A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS63260053A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |