JP3690843B2 - 電子部品の実装方法 - Google Patents
電子部品の実装方法 Download PDFInfo
- Publication number
- JP3690843B2 JP3690843B2 JP20012395A JP20012395A JP3690843B2 JP 3690843 B2 JP3690843 B2 JP 3690843B2 JP 20012395 A JP20012395 A JP 20012395A JP 20012395 A JP20012395 A JP 20012395A JP 3690843 B2 JP3690843 B2 JP 3690843B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- conductive paste
- temperature
- resin material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Tunnel Furnaces (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路基板へ実装を行う電子部品の実装方法に関する。
【０００２】
【従来の技術】
近年、環境保護の観点から、はんだ材料（Ｓｎ−Ｐｂ系合金）中に含まれる鉛を減少させることに関心が注がれている。鉛全使用量に占めるはんだ材料中の鉛の量は少ない（１％未満）が、鉛が使用されている電子機器の廃棄物が酸性雨にさらされると、有害物質である鉛が溶出して地下水を汚染することがあり、環境を悪化させるおそれがある。このような事態を避けるため、電子機器の回路形成用材料として、はんだ材料に置き替わる材料が求められている。
【０００３】
その代替材料の候補としては銅、ニッケル、銀、銀／パラジウムなどの粉体をエポキシ樹脂などのバインダー中に分散させた導電性ペーストが挙げられる。導電性ペーストは印刷機やディスペンサーにより供給され、接点同士が接続された状態で熱硬化を行って、接合を完了させる。
【０００４】
【発明が解決しようとする課題】
しかしながら、前述のような導電性ペーストによる接合部分の強度は一般的に弱く、高温恒湿試験やヒートサイクル試験などの信頼性評価結果においても充分な結果は得られない。そのため、接合部のまわりを封止材料などで封止する必要があり、はんだ付けする場合と比較すると工程が増えてリードタイムが長くかかるという問題点を有していた。
【０００５】
本発明は上記従来の問題点を解決するもので、従来のはんだ付けと同様に比較的手間のかからないプロセスで導電性ペーストによる接合を行うことができ、かつはんだ付けと同様に十分な接合強度を得ることのできる電子部品の実装方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
上記問題点を解決するために、本発明の電子部品の実装方法は、導電性ペーストを用いて、温度を上昇させて電子部品と基板を接合し、導電性ペーストを硬化させた後に、引き続いて温度をさらに上昇させて電子部品本体の上面部に設けた前記導電性ペーストの硬化温度よりも高い温度で軟化する封止用樹脂材料を軟化させて電子部品と基板の接合部分に降下させることにより、前記封止用樹脂材料にて電子部品と基板の接合部分を封止するものである。
【０００８】
この場合に、例えば、導電性ペーストの硬化をリフロー炉のプレヒートゾーンで行い、封止用樹脂材料の硬化を同じリフロー炉の前記プレヒートゾーンに続くリフローゾーンで行う。
【０００９】
上記方法によれば、電子部品のリードと基板とが導電性ペーストにて接合された状態で、封止用樹脂材料にてリードと基板の接合部分が封止されるため、手間をあまりかけることなく十分な接合強度を得ることができ、高い接合信頼性を得ることができる。
【００１０】
また、導電性ペーストの硬化をリフロー炉のプレヒートゾーンで行い、封止用樹脂材料の硬化をリフロー炉のリフローゾーンで行うことにより、従来のはんだ付け工法および設備にて実装することができ、工程数が増加することはない。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
図１は本発明の実施の形態にかかる電子部品の実装方法に使用する電子部品の斜視図である。１は電子部品本体、２はリード、３は一般的な封止材料（熱硬化型エポキシ樹脂）、１０は電子部品である。電子部品１０における電子部品本体１の上面部には、電子部品１０を使用する際の温度より高い温度で軟化し、常温、すなわち使用温度で硬化する封止用樹脂材料のブロック４を設けている。
【００１３】
図２は同実装方法に使用する実装用の基板の斜視図である。実装用の基板５には、印刷機あるいはディスペンサにより、電子部品１０のリード２に対応する位置に導電性ペースト６が形成されている。
【００１４】
図３は同実装方法により電子部品を基板上に実装した斜視図、図４は同実装方法により実装が完了した基板を樹脂で封止した状態を示す斜視図である。図４において、７は軟化して広がった封止用樹脂材料である。
【００１５】
図５は通常のリフローはんだ付けにおいて用いる温度プロファイルを示す図であり、ａはプリヒートゾーンの温度プロファイル、ｂはリフローゾーンの温度プロファイル、ｃはリフロー時のピーク温度を示すラインである。
【００１６】
図１〜図５に基づいて説明を行う。
まず、図２に示すように、回路実装用の基板５のランド部（図示せず）の上に印刷機あるいはディスペンサにより導電性ペースト６を形成する。次に、図３に示すように、基板５に形成された導電性ペースト６に対応する位置にリード２を有する電子部品１０（ＳＯＰ）を実装する。この電子部品１０の電子部品本体１の上面部には、図１に示すように、電子部品１０を使用する際の温度より高い温度で軟化する封止用樹脂材料のブロック４が形成されている。この電子部品１０を装着した基板５を、リフロー炉に投入する。
【００１７】
電子部品１０を装着した基板５をリフロー炉に投入すると、図５に示すリフロープロファイルからも分かるようにプリヒートゾーンで１５０℃前後の温度に加熱されることにより、導電性ペースト６が硬化、接合される。このときに使用する導電ペースト６のバインダーは、１５０℃、２〜３分で８０％以上の硬化率を有するエポキシ樹脂を使用している。次にリフローゾーンに進むと２３０℃前後の温度に加熱されることにより、封止用樹脂材料のブロック４が軟化して、リード２と基板５の接合部分の上に降下し、リード２と基板５の接合部分全体が、軟化して広がった封止用樹脂材料７によって封止される。
【００１８】
これにより、電子部品１０のリード２と基板５とが導電性ペースト６にて接合された状態で、封止用樹脂材料７にてリード２と基板５の接合部分が封止されるため、手間をあまりかけることなく十分な接合強度を得ることができ、接合性能に対して高い信頼性を得ることができる。また、導電性ペースト６の硬化をリフロー炉のプレヒートゾーンで行い、封止用樹脂材料７の硬化をリフロー炉のリフローゾーンで行うことにより、従来のはんだ付け工法および設備により実装を行うことができ、工程数が増加することはない。また、このように鉛を含まない電子部品１０を用いることにより、鉛を使用せずに電子回路基板を製造することができ、環境に害を及ぼすことを防止できる。
【００１９】
【発明の効果】
以上述べたように、本発明の電子部品を実装に使用すると鉛がない状態で回路基板を製造することができて、環境に害を及ぼすことを防止できる。また、封止樹脂材料からなるブロックを設けることにより、はんだ付けと同様に十分な接合強度を得ることができて、接合性能に対して高い信頼性を得ることができる。
【００２０】
また、従来のはんだ付け装置を使用することが可能であるため、新規の投資を行う必要もなく、低コストで実装を行うことができ、かつ工程数が増加することもない。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる電子部品の実装方法に使用する電子部品の斜視図
【図２】同実装方法に使用する実装用の基板の斜視図
【図３】同実装方法により電子部品を基板上に実装した斜視図
【図４】同実装方法により実装が完了した基板を樹脂で封止した状態を示す斜視図
【図５】通常のリフローはんだ付けにおいて用いる温度プロファイルを示す図
【符号の説明】
１ 電子部品本体
２ リード
３ 封止材料
４ ブロック
５ 基板
６ 導電性ペースト
７ 封止用樹脂材料
１０ 電子部品
【発明の属する技術分野】
本発明は、電子回路基板へ実装を行う電子部品の実装方法に関する。
【０００２】
【従来の技術】
近年、環境保護の観点から、はんだ材料（Ｓｎ−Ｐｂ系合金）中に含まれる鉛を減少させることに関心が注がれている。鉛全使用量に占めるはんだ材料中の鉛の量は少ない（１％未満）が、鉛が使用されている電子機器の廃棄物が酸性雨にさらされると、有害物質である鉛が溶出して地下水を汚染することがあり、環境を悪化させるおそれがある。このような事態を避けるため、電子機器の回路形成用材料として、はんだ材料に置き替わる材料が求められている。
【０００３】
その代替材料の候補としては銅、ニッケル、銀、銀／パラジウムなどの粉体をエポキシ樹脂などのバインダー中に分散させた導電性ペーストが挙げられる。導電性ペーストは印刷機やディスペンサーにより供給され、接点同士が接続された状態で熱硬化を行って、接合を完了させる。
【０００４】
【発明が解決しようとする課題】
しかしながら、前述のような導電性ペーストによる接合部分の強度は一般的に弱く、高温恒湿試験やヒートサイクル試験などの信頼性評価結果においても充分な結果は得られない。そのため、接合部のまわりを封止材料などで封止する必要があり、はんだ付けする場合と比較すると工程が増えてリードタイムが長くかかるという問題点を有していた。
【０００５】
本発明は上記従来の問題点を解決するもので、従来のはんだ付けと同様に比較的手間のかからないプロセスで導電性ペーストによる接合を行うことができ、かつはんだ付けと同様に十分な接合強度を得ることのできる電子部品の実装方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
上記問題点を解決するために、本発明の電子部品の実装方法は、導電性ペーストを用いて、温度を上昇させて電子部品と基板を接合し、導電性ペーストを硬化させた後に、引き続いて温度をさらに上昇させて電子部品本体の上面部に設けた前記導電性ペーストの硬化温度よりも高い温度で軟化する封止用樹脂材料を軟化させて電子部品と基板の接合部分に降下させることにより、前記封止用樹脂材料にて電子部品と基板の接合部分を封止するものである。
【０００８】
この場合に、例えば、導電性ペーストの硬化をリフロー炉のプレヒートゾーンで行い、封止用樹脂材料の硬化を同じリフロー炉の前記プレヒートゾーンに続くリフローゾーンで行う。
【０００９】
上記方法によれば、電子部品のリードと基板とが導電性ペーストにて接合された状態で、封止用樹脂材料にてリードと基板の接合部分が封止されるため、手間をあまりかけることなく十分な接合強度を得ることができ、高い接合信頼性を得ることができる。
【００１０】
また、導電性ペーストの硬化をリフロー炉のプレヒートゾーンで行い、封止用樹脂材料の硬化をリフロー炉のリフローゾーンで行うことにより、従来のはんだ付け工法および設備にて実装することができ、工程数が増加することはない。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
図１は本発明の実施の形態にかかる電子部品の実装方法に使用する電子部品の斜視図である。１は電子部品本体、２はリード、３は一般的な封止材料（熱硬化型エポキシ樹脂）、１０は電子部品である。電子部品１０における電子部品本体１の上面部には、電子部品１０を使用する際の温度より高い温度で軟化し、常温、すなわち使用温度で硬化する封止用樹脂材料のブロック４を設けている。
【００１３】
図２は同実装方法に使用する実装用の基板の斜視図である。実装用の基板５には、印刷機あるいはディスペンサにより、電子部品１０のリード２に対応する位置に導電性ペースト６が形成されている。
【００１４】
図３は同実装方法により電子部品を基板上に実装した斜視図、図４は同実装方法により実装が完了した基板を樹脂で封止した状態を示す斜視図である。図４において、７は軟化して広がった封止用樹脂材料である。
【００１５】
図５は通常のリフローはんだ付けにおいて用いる温度プロファイルを示す図であり、ａはプリヒートゾーンの温度プロファイル、ｂはリフローゾーンの温度プロファイル、ｃはリフロー時のピーク温度を示すラインである。
【００１６】
図１〜図５に基づいて説明を行う。
まず、図２に示すように、回路実装用の基板５のランド部（図示せず）の上に印刷機あるいはディスペンサにより導電性ペースト６を形成する。次に、図３に示すように、基板５に形成された導電性ペースト６に対応する位置にリード２を有する電子部品１０（ＳＯＰ）を実装する。この電子部品１０の電子部品本体１の上面部には、図１に示すように、電子部品１０を使用する際の温度より高い温度で軟化する封止用樹脂材料のブロック４が形成されている。この電子部品１０を装着した基板５を、リフロー炉に投入する。
【００１７】
電子部品１０を装着した基板５をリフロー炉に投入すると、図５に示すリフロープロファイルからも分かるようにプリヒートゾーンで１５０℃前後の温度に加熱されることにより、導電性ペースト６が硬化、接合される。このときに使用する導電ペースト６のバインダーは、１５０℃、２〜３分で８０％以上の硬化率を有するエポキシ樹脂を使用している。次にリフローゾーンに進むと２３０℃前後の温度に加熱されることにより、封止用樹脂材料のブロック４が軟化して、リード２と基板５の接合部分の上に降下し、リード２と基板５の接合部分全体が、軟化して広がった封止用樹脂材料７によって封止される。
【００１８】
これにより、電子部品１０のリード２と基板５とが導電性ペースト６にて接合された状態で、封止用樹脂材料７にてリード２と基板５の接合部分が封止されるため、手間をあまりかけることなく十分な接合強度を得ることができ、接合性能に対して高い信頼性を得ることができる。また、導電性ペースト６の硬化をリフロー炉のプレヒートゾーンで行い、封止用樹脂材料７の硬化をリフロー炉のリフローゾーンで行うことにより、従来のはんだ付け工法および設備により実装を行うことができ、工程数が増加することはない。また、このように鉛を含まない電子部品１０を用いることにより、鉛を使用せずに電子回路基板を製造することができ、環境に害を及ぼすことを防止できる。
【００１９】
【発明の効果】
以上述べたように、本発明の電子部品を実装に使用すると鉛がない状態で回路基板を製造することができて、環境に害を及ぼすことを防止できる。また、封止樹脂材料からなるブロックを設けることにより、はんだ付けと同様に十分な接合強度を得ることができて、接合性能に対して高い信頼性を得ることができる。
【００２０】
また、従来のはんだ付け装置を使用することが可能であるため、新規の投資を行う必要もなく、低コストで実装を行うことができ、かつ工程数が増加することもない。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる電子部品の実装方法に使用する電子部品の斜視図
【図２】同実装方法に使用する実装用の基板の斜視図
【図３】同実装方法により電子部品を基板上に実装した斜視図
【図４】同実装方法により実装が完了した基板を樹脂で封止した状態を示す斜視図
【図５】通常のリフローはんだ付けにおいて用いる温度プロファイルを示す図
【符号の説明】
１ 電子部品本体
２ リード
３ 封止材料
４ ブロック
５ 基板
６ 導電性ペースト
７ 封止用樹脂材料
１０ 電子部品
Claims (2)
- 導電性ペーストを用いて、温度を上昇させて電子部品と基板を接合し、導電性ペーストを硬化させた後に、引き続いて温度をさらに上昇させて電子部品本体の上面部に設けた前記導電性ペーストの硬化温度よりも高い温度で軟化する封止用樹脂材料を軟化させて電子部品と基板の接合部分に降下させることにより、前記封止用樹脂材料にて電子部品と基板の接合部分を封止する電子部品の実装方法。
- 導電性ペーストの硬化をリフロー炉のプレヒートゾーンで行い、封止用樹脂材料の硬化を同じリフロー炉の前記プレヒートゾーンに続くリフローゾーンで行う請求項１記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20012395A JP3690843B2 (ja) | 1995-08-07 | 1995-08-07 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20012395A JP3690843B2 (ja) | 1995-08-07 | 1995-08-07 | 電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951157A JPH0951157A (ja) | 1997-02-18 |
| JP3690843B2 true JP3690843B2 (ja) | 2005-08-31 |
Family
ID=16419212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20012395A Expired - Lifetime JP3690843B2 (ja) | 1995-08-07 | 1995-08-07 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3690843B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101813482B1 (ko) | 2010-11-24 | 2017-12-29 | 더 유나이티드 스테이츠 오브 어메리카, 애즈 리프리젠티드 바이 더 시크리터리, 디파트먼트 오브 헬쓰 앤드 휴먼 서비시스 | 루푸스의 치료 또는 예방을 위한 조성물 및 방법 |
-
1995
- 1995-08-07 JP JP20012395A patent/JP3690843B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0951157A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821878B2 (en) | Area-array device assembly with pre-applied underfill layers on printed wiring board | |
| JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH03166739A (ja) | 半田付け方法 | |
| JPH1098261A (ja) | ボール・グリッド・アレイ・モジュールを基板にはんだ付けするための方法および装置 | |
| JPS63182891A (ja) | 電気部品の導電端子をプリント回路導体に接続する方法 | |
| JP3570229B2 (ja) | 半田接合方法および半田接合用の熱硬化性樹脂 | |
| JP3690843B2 (ja) | 電子部品の実装方法 | |
| US6866741B2 (en) | Method for joining large substrates | |
| WO2006098294A1 (ja) | 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器 | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| PL181590B1 (pl) | Sposób wytwarzania struktur elektroprzewodzacych PL | |
| JPH0917601A (ja) | 電子部品およびその実装方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2002171055A (ja) | 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法 | |
| JPS5834993A (ja) | 電子部品の取付方法 | |
| JP2830408B2 (ja) | 電子部品のボンディング方法 | |
| JP2000174066A (ja) | 半導体装置の実装方法 | |
| JPH0918123A (ja) | プリント基板と電子部品の実装方法及び実装構造 | |
| JP3934739B2 (ja) | 差込み型電子制御ユニット、および配線基板とプラグ部材との接続構造 | |
| KR100653075B1 (ko) | 플립칩 혼재실장 회로기판의 제조방법 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JPS63233596A (ja) | プリント回路板 | |
| JP2002271005A (ja) | 実装構造体及びその製造方法 | |
| JPS61287197A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050614 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |