JP3686687B2 - 低温焼成セラミック回路基板 - Google Patents
低温焼成セラミック回路基板 Download PDFInfo
- Publication number
- JP3686687B2 JP3686687B2 JP11700294A JP11700294A JP3686687B2 JP 3686687 B2 JP3686687 B2 JP 3686687B2 JP 11700294 A JP11700294 A JP 11700294A JP 11700294 A JP11700294 A JP 11700294A JP 3686687 B2 JP3686687 B2 JP 3686687B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- circuit board
- low
- temperature
- ceramic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【産業上の利用分野】
本発明は、ガラス−セラミック材料から成る単層または内部配線となる導体膜を挟持・積層した多層の基体上に表面配線となる導体を一体的に焼結した低温焼成セラミック回路基板に関するものである。
【0002】
【従来の技術】
例えば、低温焼成セラミック多層回路基板は、基板材料をガラスとアルミナなどの無機物フィラーから成り、これにより、焼成温度を800〜1000℃で可能とすることで、低抵抗導体材料であるAu、Ag、Cuなどを内部配線として用いることができるようになった。
【0003】
基板材料と内部配線となる導体膜の関係においては、デラミネーションなどが発生せず強固に接着すること、焼結挙動が近似し基板の反りが発生しないように、特に基板材料のガラス成分を調整し、また内部配線となる導体膜の導電性ペースト材料を調整していた。
【0004】
尚、低温焼成セラミック多層回路基板の表面には表面配線が形成されるが、一般に焼成した後に、Ag、Cuなどの導電性ペーストを別途印刷し、焼きつけていた。これは、表面配線には半田などを介して電子部品などが搭載されため、接着強度が強いこと、基板に反り変形などを与えないことに加え、半田濡れ性が良好なことが要求されるためである。
【0005】
そこで、表面配線となる導体膜を焼成前の基体に形成し、基体と低温で同時焼成したセラミック多層回路基板が、例えば特公平4−77403号に提案されている。
【0006】
これは、表面配線となる導体膜がAg、Pdを主成分として、さらに、Cr、TiO2 、Thを所定量添加した金属粉末を用いた導電性ペーストによって形成されるものであった。
【0007】
【発明が解決しようとする課題】
しかし、上述の従来技術では、表面配線では、Ag、Pdを添加した場合、例えば、Pdの添加量が比較的少ない場合には、表面配線上に半田を介して電子部品を接合する半田による半田食われが顕著となってしまう。
【0008】
また、半田食われを防止するために、Pdの添加量を増加させると、焼成時の比較的低い温度からAgとPdとの反応が顕著となり、導体自身を硬化させてしまい、基板から剥離が発生しやすい傾向があり、また、高価となってしまう。
【0009】
さらに、半田くわれ性を考慮して、Pdに代えてPtを用いることが考えられる。この場合、Ptの添加量は、Ag、Pt等の金属成分中、少なくとも0.5wt%添加すればよく、添加量も少なくて済み、コスト的にも有利となる。
【0010】
しかし、このようにAg、Ptを含む導電性ペーストにより形成された導体膜の収縮開始温度は約600℃以下で始まり、収縮終了温度が750〜800℃程度となり、一般のガラス−セラミック材料からなる基体側の収縮挙動に合わなく、例えば、導体膜の収縮終了温度前後でガラス−セラミック材料のガラスの軟化や結晶化反応が行われるため、基体側に反りが発生してまう。
【0011】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、基体側の焼結挙動とAg、Ptを含む表面配線となる導体膜との焼結挙動を近似させ、表面配線の半田濡れ性、基板との接合強度が良好で、且つ半田食われが発生せず、しかも基板の反りを発生することがない、安価な低温焼成セラミック回路基板を提供するものである。
【0012】
【課題を解決するための手段】
本発明は、800〜1000℃で焼成可能なガラス−セラミック材料から成る単層または多層の基体上に、表面配線となる導体膜を一体的に焼成して成る低温焼成セラミック回路基板において、前記ガラス−セラミック材料は、結晶化温度が焼成温度よりも低く、且つ軟化点が550〜650℃の結晶化ガラスと無機質フィラーとから成るとともに、前記導体膜を、少なくとも0.5wt%のPtを含むAg系導体により形成したことを特徴とする低温焼成セラミック回路基板である。また本発明は、前記結晶化ガラスが、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライト、これらの置換誘導体の結晶の少なくとも1種類を析出させてなることを特徴とする低温焼成セラミック回路基板である。また本発明は、前記結晶化ガラスの組成が、SiO 2 −Al 2 O 3 −B 2 O 3 −CaO、MgO−Al 2 O 3 −SiO 2 −ZnO−CaO−B 2 O 3 、MgO−Al 2 O 3 −SiO 2 −ZnO−B 2 O 3 のいずれかであることを特徴とする低温焼成セラミック回路基板である。また本発明は、前記結晶化ガラス中にPbOまたはB 2 O 3 が含有されていることを特徴とする低温焼成セラミック回路基板である。
【0013】
要するに、軟化点が550〜650℃のガラス−セラミック材料の基体上に、少なくとも0.5wt%のPtを含むAg系導電性ペーストでもって表面配線となる導体膜を形成した後に一体焼結した低温焼成セラミック回路基板である。
【0014】
焼成後基体となるガラス−セラミック材料は、結晶化ガラスと無機物フィラーとから成り、焼成前においては、結晶化ガラスを構成するガラス成分、無機物フィラー、スラリー化またはテープ化するための有機バインダー、有機溶剤などのビヒクルを含むものである。
【0015】
無機物フィラーとは、アルミナ、クリストバライト、石英、コランダム、ムライト、ジルコニア、コージェライトなどが例示でき、1種類または複数種類を含むものであり、総称してセラミック材料という。このセラミック材料の平均粒径は、1.0〜6.0μm程度が望ましい。
【0016】
結晶化ガラスとは、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶であり、焼成後に少なくともその1種類を析出するようにガラスフリットの組成を制御する。
【0017】
例えば、アノーサイト系の結晶化ガラスを析出させるためのガラスフリットとの組成は、SiO2 −Al2 O3 −B2 O3 −CaOなどが例示でき、コージェライト/ガーナイト/アノーサイト系のの結晶化ガラスを析出させるためのガラスフリットとの組成は、MgO−Al2 O3 −SiO2 −ZnO−CaO−B2 O3 などが例示でき、コージェライト/ガーナイト/ウイレマイト系のの結晶化ガラスを析出させるためのガラスフリットとの組成は、MgO−Al2 O3 −SiO2 −ZnO−B2 O3 などが例示できる。
【0018】
尚、ガラスフリットの平均粒径は、1.0〜5.0μm程度が望ましい。
【0019】
また、本発明におけるガラス−セラミック材料の焼成における収縮開始温度、即ちガラスフリットの軟化点温度を550〜650℃に制御するためには、上述のガラス組成中に、PbO、B2 O3 などを添加するとともに、その添加量により制御することができる。
【0020】
また、セラミック材料とガラス材料との構成比率は、セラミック材料が10〜60wt%、好ましくは30〜50wt%、ガラス材料が90〜40wt%、好ましくは70〜50wt%である。セラミック材料が10wt%未満で、ガラス材料が90wt%を越えると、焼成後の基板の強度が低下してしまい、セラミック材料が60wt%を越え、ガラス材料が40wt%未満であると、基体の緻密性が損なわれる。
【0021】
表面配線を形成するための導電性ペーストは、金属粉末としてAg、少なくともPtを含み、さらにペースト化するために有機バインダー、有機溶剤などのビヒクルを均質混合されたものを用いる。
【0022】
焼成後においては、ビヒクル成分が焼失されるため、表面配線には、実質的にAg、Ptが夫々単体の状態、または固溶した状態で、または合金の状態で存在することになる。
【0023】
Ag、Ptの組成比率は、重量比率で、Agが99.5wt%以下、Ptが0.5wt%以上である。尚、Ptは高価な材料であるため、その添加量は少ない程望ましい。また、Ptの添加量が5〜10wt%以上添加しても、添加した割りに半田濡れ性、基体との接合強度、反りなどの効果の伸びは小さく、10wt%を越えてもその効果は頭打ちとなってしまう。従って、Ptの実用的な範囲を考慮すれば、Ptの上限は10wt%程度であり、好ましくは5wt%と言える。
【0024】
また、表面配線の耐マイグレーション性を高めるために、Pdを10wt%を上限に添加しても構わない。10wt%を越えると、上述した従来技術での問題が発生してしまう。
【0025】
以上の点から、導電性ペーストを作成する上での金属粉末の実用的な一範囲として、Ag粉末が80〜99.5wt%、Pt粉末が0.5〜10wt%、Pd粉末が0〜10wt%が挙げられる。上述のAg粉末の平均粒径は0.2〜7.0μmで、より好ましくは0.5〜5.0μmである。この範囲から外れると焼成後の基体の反りが顕著となる。
【0026】
Pt粉末の平均粒径は1μm以下であり、また、Agとの共沈反応による粉末を用いたり、Ag粉末にコーティングした状態で用いてもよい。
【0027】
さらに、金属粉末以外にホウケイ酸低融点ガラス、SiO2 、Bi2 O3 などの金属酸化物や焼成後に金属酸化物となる例えばシランカップリング剤などを添加しても構わない。このホウケイ酸低融点ガラスや金属酸化物等は、主に基体との接合強度を向上させるために添加するものである。尚、過剰の添加は、表面配線の表面にホウケイ酸低融点ガラスや金属酸化物などが析出することになるため、逆に半田濡れ性を低下させてしまう。このため、ホウケイ酸低融点ガラスの添加は、1.0wt%以下にし、金属酸化物の添加は、5.0wt%以下にすることが重要である。
【0028】
具体的には、上述のガラス−セラミック材料を含むスラリーから形成したグリーンシートを用い、内部のグリーンシート上にビアホール導体を含む内部配線となる導体膜を形成する。また、表層となるグリーンシート上に上述の導電性ペーストの印刷により、ビアホール導体を含む表面配線となる導体膜を形成する。
【0029】
尚、内部配線となる導体膜は、直接半田などが付着することがないため、軟化点が600℃前後の低融点ガラスの添加したAg系導電性ペーストを用いても構わない。
【0030】
その後、各グリーンシートを積層順序を考慮して積層する。
【0031】
また、ガラス−セラミック材料を含むスラリーと内部配線となる導電性ペーストとを塗布・印刷を繰り返し、表層となる絶縁層をガラス−セラミック材料を含むスラリーを塗布・印刷し、乾燥後、上述の導電性ペーストでビアホール導体を含む表面配線を印刷により形成する。尚、ガラス−セラミック材料を含むスラリーに光硬化可能なモノマーを添加しておき、グリーンシート、または塗布・印刷した絶縁膜を選択的な露光・現像処理しても構わない。
【0032】
このようして得られた積層体を焼成処理する。焼成処理は、大気雰囲気・中性雰囲気で処理された、積層体内の有機ビヒクルを焼失させる比較的低い温度、例えば500℃までの脱バンダー工程と、それ以上の温度からピーク温度800〜1000℃、例えば950℃までの焼結工程とからなる。
【0033】
その後、焼成された積層体上に、必要に応じて表面配線に接続するように厚膜抵抗体膜を形成したり、絶縁保護膜を形成する。
【0034】
最後に表面配線にリフロー半田接合などによって電子部品の接合を行う。
【0035】
【作用】
以上のように、本発明の表面配線となる導体膜が、少なくとも0.5wt%のPtを含むAg系導体から成っているため、従来のPdを含むAg系導体に比較して、半田濡れ性、基板との接合強度が同等程度に維持でき、さらに、半田食われ性が向上する。
【0036】
尚、焼成工程において、表面配線となる導体膜は、収縮開始温度が約600℃、収縮終了温度が約750〜850℃となるものの、この導体膜と一体的に焼成する基体(積層体)は、軟化点が550〜650℃となるガラス成分を含有するガラス−セラミック材料を用いているため、表面配線となる導体膜とガラス−セラミック材料の焼結挙動を近似させることができるため、基板側に反りなど発生を防止できる。
【0037】
特に、ガラス−セラミック材料のガラス結晶化温度が、焼成温度よりも低いために、焼結工程において、ガラス成分が結晶化され、表面配線となる導体膜上に浮き上がることもなくなる。
【0038】
これらによって、従来のAg、Pdを表面配線に用いたものに比較にして、安価で、高密度化、電子部品との接合信頼性の高い表面配線を有する低温焼成セラミック回路基板となる。
【0039】
【実施例】
以下、本発明の図面に基づいて説明する。図1は本発明の低温焼成セラミック回路基板の断面図である。尚、基板は複数のガラス−セラミック層が多層化された積層回路基板を例に説明する。
【0040】
図において、10は低温焼成セラミック回路基板であり、低温焼成セラミック回路基板10は、積層体(基体)1と表面に形成された表面配線2から構成され、さらにこの表面配線2上には半田6を介して電子部品5が搭載されている。
【0041】
積層体1は、例えば7層のガラス−セラミック層1a〜1gからなり、その層1a〜1g間には、内部配線3が形成されている。また、各ガラス−セラミック層1a〜1gには、その厚み方向に内部配線3間を接続するため、また内部配線3と表面配線2とを接続するためのビアホール導体4が形成されている。
【0042】
上述の低温焼成セラミック回路基板10の製造方法を簡単に説明すると、
まず、ガラス−セラミック層となるグリーンシートを作成する。例えばグリーンシートは、例えば、SiO2 −Al2 O3 −B2 O3 −CaO−PbOなどのガラス粉末、例えばアルミナセラミック粉末の無機物フィラーと、例えばアルキルメタクリレートなどの有機バインダーと、例えばDBPなどの可塑剤と、例えばトルエンなどの有機溶剤とを混合し、ボールミルで48時間混練しスラリーを形成する。 ここで、セラミック粉末、結晶化ガラスとなるガラス粉末の混合比率は、セラミック粉末30wt%、ガラス粉末70wt%である。
【0043】
このスラリーをドクターブレード法などによりテープ成型を行い、所定寸法に切断してグリーンシートを作成する。
【0044】
次に、内部配線3間を接続したり、内部配線3と表面配線2とを接続するビアホール導体4となる貫通穴を、夫々のグリーンシートの所定位置にパンチングなどにより穿設する。
【0045】
次に、表面配線2となる導電性ペーストを用いて、表層のガラス−セラミック層1aとなるグリーンシートの貫通穴に充填するとともに、そのグリーンシート上に所定形状の表面配線2となる導体膜を印刷形成する。
【0046】
ここで、表面配線となる導電性ペーストは、所定量のAg粉末、Pt粉末、必要に応じて所定量のPd粉末などの金属粉末と、必要に応じて例えば所定量のホウケイ酸系の低融点ガラスと、、必要に応じて例えばSiO2 、Bi2 O3 などの金属酸化物と、例えばエチルセルロースなどの有機バインダーと、例えば2.24−トリメチル−1.3−ペンタジオールモノイソブチレートなどの有機溶剤を混合して、3本ロールミルで混練して形成する。
【0047】
また、内部配線3となる導電性ペーストを用いて、内部側のガラス−セラミック層1b〜1 となるグリーンシートの貫通穴に充填するとともに、そのグリーンシート上に所定形状の内部配線3となる導体膜を印刷形成する。
【0048】
ここで、内部配線3となる導電性ペーストは、例えば所定量のAg粉末などの低抵抗金属粉末と、例えば所定量のホウケイ酸系の低融点ガラスと、例えばエチルセルロースなどの有機バインダーと、例えば2.24−トリメチル−1.3−ペンタジオールモノイソブチレートなどの有機溶剤を混合して、3本ロールミルで混練して形成する。
【0049】
このようにして得られたグリーンシートを積層順序に応じて、積層して、積層体1を形成して、一体的に焼成する。具体的には、焼成処理は、昇温過程で500℃前後までの脱バインダー工程と、950℃までの焼結工程とから成る。
【0050】
焼結工程において、550〜650℃で積層体1の各ガラス−セラミック層1a〜1gのガラス−セラミック材料のガラス成分が軟化する。同時に600℃以下で表面配線2となる導体膜が焼結反応により収縮開始を行う。
【0051】
また、800℃前後で、上述ガラス−セラミック材料のガラス成分における収縮が略終了することになる。同時に、表面配線2となる導体膜が焼結反応により収縮が終了する。
【0052】
従って、ガラス−セラミック材料のガラス成分の軟化点が、表面配線2となる導体膜の収縮開始温度と略同等になり、表面配線2となる導体膜の焼結・収縮が略終了する温度(800℃前後)であり、ガラス−セラミック材料の焼結・収縮終了温度(850〜950℃)では、表面配線2となる導体膜の焼結・収縮されているので、基体側の反りを有効に防止できる。
【0053】
その後、焼成された積層体1に、必要に応じて表面配線2に接続するように厚膜抵抗体膜を焼きつけたり、また、絶縁保護膜を被覆したりして、最後に、各種電子部品5を半田6により接合する。
【0054】
具体的には、電子部品5が搭載される表面配線2上にクリーム状の半田6を塗布し、各種電子部品5を載置する。これにより、電子部品5はクリーム状の半田6によって仮保持されることになる。
【0055】
この状態で230℃前後の熱処理を行うリフロー炉に投入して、クリーム状の半田を溶融して、徐冷・硬化して半田6接合を行い、低温焼成セラミック回路基板10が完成する
〔実験例〕
ガラス−セラミック材料として、上述の少なくともアノーサイト系結晶が析出できるガラスフリットと、アルミナ粉末と、固形成分(ガラスフリット、アルミナ粉末)の重量比で10%のアクリル樹脂と、同40%のトルエンと、同10%のDBPとから成るスラリーより、ドクターブレード法を用いて、200μmのグリーンシートを形成した。尚、結晶化のためのガラス成分以外に、軟化点を調整するための酸化物成分(PbO、B2 O3 )を所定量含有させ、表1に示すように軟化点に制御する。
【0056】
次に、平均粒径3μmのAg粉末と、平均粒径0.5μmのPt粉末と、必要に応じて平均粒径0.5μmのPd粉末と、必要に応じて平均粒径0.5μmのホウケイ酸ガラス粉末、必要に応じて所定量のSiO2 、SnOなどの金属酸化物と、チタネート系カップリング剤とに、エチルセルロース、ペンタンジオールモノイソブチレートを適量加え、3本ロールミルで混練しペーストを形成した。
【0057】
次に、上述のグリーンシート上に上述の導電性ペーストをスクリーン印刷方法で所定形状の導体膜を形成し、5枚重ね合わせて加熱圧着し、表面配線2となる導体膜を有する積層体1(基体)を作成して、その後、大気雰囲気で900℃で焼成した。
【0058】
焼成した基体にロジン系フラックス溶液に浸漬した後、230℃の2%Ag入りSn−Pb共晶半田浴中に漬け、半田濡れ性を評価した。半田濡れ性の評価として、表面配線の表面積中90%以上の濡れがある場合を「優」とし、それ以下を「劣」とした。接着強度は、2mm角の表面配線上に0.6mmφの錫メッキ銅線を半田を行い、ピール法でその強度を測定した。接着強度の評価として、1kg以上あれば、実用的な条件を満足するものである。
【0059】
また、焼成後の寸法で8.5mm角の表面配線を形成し、反りの状況を測定した。
【0060】
その結果を、表1に表す。尚、表1の基板の軟化点は、上述の軟化点調整用ガラス成分の配合比率を制御することによって達成する。
【0061】
【表1】
【0062】
表1において、試料1〜7においては、半田濡れ性がよく、接着強度2.2kg/2mm角以上の強い値を示し、基板の反りも小さい。
【0063】
これに対して、試料8は、半田濡れ性は良好であり、接着強度も高いものの、基体基板の軟化点が高いため、基体の反りが発生してしまう。
【0064】
また、試料9は、さらに基体の軟化点が高く、表面配線2となる導体膜の収縮反応が終了した後に基板側のガラス材料が軟化するため、基板の反りが大きく、さらに、基板側のガラス成分が表面に浮き上がり、表面配線2の表面にも析出されるための半田濡れ性が極めて劣るものとなり、接合強度の測定が不可能となる。
【0065】
尚、試料4、5から理解できるように、Ptの添加量を増やしても、半田濡れ性や接着強度の作用効果は大きく変化せず、むしろコストを考慮した場合には、実用的ではない。
【0066】
また、試料6、7から理解できるように、ガラス、酸化物などを添加して基板との接合強度を向上させることはできるものの、本発明者らの他の実験により、ガラスの添加量が例えば2.0wt%、金属酸化物の添加量が5.0wt%を越えると表面配線2の表面にその成分が析出されることになり、半田濡れ性が低下することを確認した。このため、ガラス、金属酸化物などを添加する場合であっても、ガラスは2.0wt%以下の範囲で、金属酸化物5.0wt%以下の範囲で添加しなければならない。
【0067】
また、基体側の軟化点温度を種々変化させて検討した結果、上述の少なくとも0.5wt%のPtを含むAg系導電性ペーストを用いる場合、基板側のガラス−セラミック材料のガラスの軟化点温度は、550〜650℃に設定する必要があり、550℃を下回った場合には、脱バインダー工程の有機成分が完全に焼失される前にガラスが軟化するため、デラミネーションなどの問題が発生する。また、650℃以上となると、上述の試料8のように基板の反りが顕著となる。
【0068】
尚、上述の実施例では、基体が複数のガラス−セラミック層1a〜1gからなる積層体1であるが、単体のガラス−セラミック層であっても、この未焼成ガラス−セラミック基体上に表面配線となる導体膜を形成して、基体と導体膜を一体的に焼成しても構わない。
【0069】
【発明の効果】
以上のように本発明によれば、基体側の焼結挙動とAg、Ptを含む表面配線となる導体膜との焼結挙動を近似させ、表面配線の半田濡れ性、基板との接合強度が良好で、且つ半田食われが発生しせず、しかも基板の反りを発生させることがない、安価な低温焼成セラミック回路基板となる。
【図面の簡単な説明】
【図1】本発明に係る低温焼成セラミック回路基板の断面図である。
【符号の説明】
10・・・・・・低温焼成セラミック回路基板
1・・・・・・基体(積層体)
1a〜1g・・・ガラス−セラミック層
2・・・・・・・表面配線
3・・・・・・・内部配線
4・・・・・・・ビアホール導体
5・・・・・・・電子部品
6・・・・・・・半田
Claims (4)
- 800〜1000℃で焼成可能なガラス−セラミック材料から成る単層または多層の基体上に、表面配線となる導体膜を一体的に焼成して成る低温焼成セラミック回路基板において、前記ガラス−セラミック材料は、結晶化温度が焼成温度よりも低く、且つ軟化点が550〜650℃の結晶化ガラスと無機質フィラーとから成るとともに、前記導体膜を、少なくとも0.5wt%のPtを含むAg系導体により形成したことを特徴とする低温焼成セラミック回路基板。
- 前記結晶化ガラスが、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライト、これらの置換誘導体の結晶の少なくとも1種類を析出させてなることを特徴とする請求項1に記載の低温焼成セラミック回路基板。
- 前記結晶化ガラスの組成が、SiO 2 −Al 2 O 3 −B 2 O 3 −CaO、MgO−Al 2 O 3 −SiO 2 −ZnO−CaO−B 2 O 3 、MgO−Al 2 O 3 −SiO 2 −ZnO−B 2 O 3 のいずれかであることを特徴とする請求項1または請求項2に記載の低温焼成セラミック回路基板。
- 前記結晶化ガラス中にPbOまたはB 2 O 3 が含有されていることを特徴とする請求項1乃至3のいずれかに記載の低温焼成セラミック回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11700294A JP3686687B2 (ja) | 1994-05-30 | 1994-05-30 | 低温焼成セラミック回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11700294A JP3686687B2 (ja) | 1994-05-30 | 1994-05-30 | 低温焼成セラミック回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07326835A JPH07326835A (ja) | 1995-12-12 |
JP3686687B2 true JP3686687B2 (ja) | 2005-08-24 |
Family
ID=14701037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11700294A Expired - Lifetime JP3686687B2 (ja) | 1994-05-30 | 1994-05-30 | 低温焼成セラミック回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3686687B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180073727A (ko) * | 2016-12-22 | 2018-07-03 | 한국세라믹기술원 | 단열 기판의 제조방법 및 그 단열 기판 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3704864B2 (ja) | 1997-02-12 | 2005-10-12 | 株式会社デンソー | 半導体素子の実装構造 |
JPH10308582A (ja) | 1997-05-07 | 1998-11-17 | Denso Corp | 多層配線基板 |
JP3511895B2 (ja) * | 1998-06-05 | 2004-03-29 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
KR20120125452A (ko) | 2010-02-01 | 2012-11-15 | 아사히 가라스 가부시키가이샤 | 발광 소자 탑재용 지지체 및 발광 장치 |
-
1994
- 1994-05-30 JP JP11700294A patent/JP3686687B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180073727A (ko) * | 2016-12-22 | 2018-07-03 | 한국세라믹기술원 | 단열 기판의 제조방법 및 그 단열 기판 |
KR101909346B1 (ko) | 2016-12-22 | 2018-10-18 | 한국세라믹기술원 | 단열 기판의 제조방법 및 그 단열 기판 |
Also Published As
Publication number | Publication date |
---|---|
JPH07326835A (ja) | 1995-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
JP3961033B2 (ja) | 積層ガラス−セラミック回路基板 | |
JP3686687B2 (ja) | 低温焼成セラミック回路基板 | |
JP2000049431A (ja) | セラミック回路基板 | |
JP2002076609A (ja) | 回路基板 | |
JP2001284754A (ja) | ガラスセラミック回路基板 | |
JP4284371B2 (ja) | 積層ガラス−セラミック回路基板 | |
JP4502977B2 (ja) | 未焼結積層シート | |
JP3493294B2 (ja) | 回路基板 | |
JPH11135899A (ja) | セラミック回路基板 | |
JP2002141646A (ja) | 回路基板 | |
JP2002198626A (ja) | 低温焼成セラミック回路基板の製造方法 | |
JP3152873B2 (ja) | 低温焼成回路基板 | |
JPH088505A (ja) | 低温焼成セラミック回路基板およびその製造法 | |
JP3493264B2 (ja) | 回路基板 | |
JP3792271B2 (ja) | 低温焼成回路基板 | |
JP2002232093A (ja) | 回路基板 | |
JP3914956B2 (ja) | 積層ガラス−セラミック回路基板の製造方法 | |
JPH10215046A (ja) | 回路基板 | |
JP3833672B2 (ja) | 積層ガラス−セラミック回路基板の製造方法 | |
JP3914957B2 (ja) | 積層ガラス−セラミック回路基板の製造方法 | |
JP3914958B2 (ja) | 積層ガラス−セラミック回路基板の製造方法 | |
JP2001156412A (ja) | 回路基板 | |
JP2000165043A (ja) | 回路基板 | |
JP2000022294A (ja) | 電子部品回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |