JP3678769B2

JP3678769B2 - 半導体装置の製造方法

Info

Publication number: JP3678769B2
Application number: JP7256894A
Authority: JP
Inventors: 正文小沢; 典一中山; 智公日野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-03-16
Filing date: 1994-03-16
Publication date: 2005-08-03
Anticipated expiration: 2020-08-03
Also published as: JPH07263814A

Description

【０００１】
【産業上の利用分野】
本発明は、半導体基体の表面に絶縁材料を被着する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、層間絶縁や外部保護、所定の構造形成等の目的で絶縁性の高い材料（以下、絶縁材料と言う）を被着する工程が必要不可欠である。
絶縁材料は、例えば酸化シリコン（以下、ＳｉＯ₂と言う）や窒化シリコン（以下、ＳｉＮ_xと言う）、酸化アルミニウム（以下、Ａｌ₂Ｏ₃と言う）などから構成され、ＣＶＤ法や蒸着法等の種々の方法により表面の最大粗さが１×１０^-9ｍ（１ｎｍ）程度の半導体基体上に被着される。
【０００３】
例えば、半導体レーザの場合においては、そのストライプ構造を形成のためストライプ部分以外に絶縁材料から成る絶縁層を所定の半導体基体上に被着している。
一般に、半導体レーザはＧａＡｓ等から成る化合物半導体を用いており、例えばＧａＡｓから成る活性層をＡｌＧａＡｓから成るクラッド層で挟んだダブルヘテロ構造を採っている。
また、クラッド層上にはストライプ部分を除いて絶縁膜が被着されており電極から注入されるキャリアの密度が高いストライプ構造を構成している。
【０００４】
特に、近年においては発振波長が４７０ｎｍ〜５３０ｎｍ程度の青色レーザ光を発光する半導体レーザの開発が盛んに行われており、ＺｎＳｅなどのＩＩ族−ＶＩ族から成る化合物半導体も用いられるようになっている。
【０００５】
【発明が解決しようとする課題】
ところが、このような化合物半導体は単結晶半導体に比べて機械的特性が劣るため、絶縁材料の被着において低温によるプロセスを用いる必要がある。
特に、ＺｎＳｅなどのＩＩ族−ＶＩ族から成る化合物半導体では加熱による耐久性が乏しく、３００℃以下でのプロセスが必要となる。
ＧａＡｓなどのＩＩＩ族−Ｖ族から成る化合物半導体でも結晶保護等の観点から５００℃以下でのプロセスが望ましい。
【０００６】
このように、５００℃以下の低温プロセスによって被着した絶縁材料ではそれ以上の高温プロセスによって被着した絶縁材料と比べて半導体基体との密着力が著しく低下することになり、剥がれ等による半導体装置の製造上の重大な問題となっている。
また、ＬＳＩから成る半導体装置の場合においては、近年高集積化や多層化が図られるようになり、形成した回路へのダメージをなるべく少なくするために低温による絶縁膜被着等のプロセスが必要となっている。
このため、単結晶Ｓｉを用いた場合であっても被着した絶縁材料の密着力低下が起こり、製造歩留りの低下や熱伝導性の低下という問題が生じている。
【０００７】
【課題を解決するための手段】
本発明は、このような課題を解決するために成されたものである。
すなわち、本発明は半導体基体の表面に絶縁材料を被着するものであり、先ず、半導体基体の表面に、その表面の粗さが最大粗さにおいて１×１０ ^-8 ｍ以上で半導体基体と下層基体との厚さの和未満となる凹凸を形成し、次いで、その凹凸が形成された半導体基体の表面に絶縁材料を被着する。
また、半導体基体として化合物半導体を用いたり、ＩＩ−ＶＩ族化合物半導体を用いるものでもある。
【０００８】
【作用】
本発明は、半導体基体の表面に所定粗さを構成する凹凸を形成した後、その凹凸が形成された半導体基体の表面に絶縁材料を被着している。
すなわち、絶縁材料を被着する半導体基体の表面は、形成された凹凸によってその表面積が増加することになり、これによって被着する絶縁材料の密着力が増すようになる。
特に、化合物半導体から成る半導体基体の場合には低温によるプロセスが必要となるが、このような凹凸を形成することで低温プロセスにおける絶縁材料の密着力低下を補うことができるようになる。
また、絶縁材料を被着する半導体基体を下層基体上に形成する場合には、その凹凸による半導体基体の表面の粗さを、最大粗さにおいて１×１０^-8ｍ以上で半導体基体と下層基体との厚さの和未満にすることにより、下層基体および製造する半導体装置に応じた最適な密着力が得られる。
【０００９】
【実施例】
以下に、本発明の半導体装置の製造方法の実施例を図に基づいて説明する。
図１は、本発明の半導体装置の製造方法を工程順に説明する概略断面図であり、主に半導体基体１の表面に絶縁材料２を被着するプロセスに特徴がある。
先ず、図１（ａ）に示す第１工程として、絶縁材料２を被着するための半導体基体１を用意する。
半導体基体１は、主として単結晶ＳｉやＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＡｓＰなどから成るＩＩＩ族−Ｖ族の化合物半導体、またＺｎＳｅ、ＺｎＳ、ＺｎＳＳｅ、ＺｎＣｄＳ、ＺｎＭｇＳＳｅなどから成るＩＩ族−ＶＩ族の化合物半導体である。
【００１０】
次に、図１（ｂ）に示す第２工程として、上記の半導体基体１の表面に所定の凹凸１ａを形成し、その表面積を増加させる。
凹凸１ａを形成するには、ＨＣｌやＨＦ、Ｈ₂Ｏ₂等から成るエッチャントを用いて形成したり、サンドブラスタやスパッタリング法等を用いて形成したりする。
【００１１】
図２は半導体基体１（図１参照）の表面に形成した凹凸１ａ（図１参照）の状態を示す図であり、（ａ）はＺｎＭｇＳＳｅの場合、（ｂ）はＺｎＳｅの場合である。
例えば、図２（ａ）に示すＺｎＭｇＳＳｅの場合には、表面の最大粗さが５９０ｎｍ程度であり、従来の表面粗さ（最大粗さ１ｎｍ程度）に比べて２桁ほど粗くなっている。
また、図２（ｂ）に示すＺｎＳｅの場合には、表面の最大粗さが１０６０ｎｍ程度であり、従来の表面粗さに比べて３桁ほど粗くなっている。
このように、半導体基体１の表面に凹凸１ａを設けてその粗さを増すことにより表面積を大幅に増加させることができる。
【００１２】
次に、図１（ｃ）に示す第３工程として、凹凸１ａを形成した半導体基体１の表面に絶縁材料２を被着する。
絶縁材料２は、ＳｉＯ₂やＳｉＮ_x、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＭｇＦ₂などから成り、ＣＶＤ法や電子ビーム蒸着法、スパッタリング法等の種々の方法により凹凸１ａ上に被着される。
絶縁材料２を被着する半導体基体１の表面は先に説明したような凹凸１ａによって表面積が増加しているため、ここに被着する絶縁材料２の密着力が向上することになる。
【００１３】
特に、半導体基体１として化合物半導体を用いた場合には、５００℃以下の低温の環境にて絶縁材料２を被着することから、低温プロセスによる絶縁材料２の密着力低下を凹凸１ａによる表面積増加によって補うことができる。
なお、絶縁材料２の密着力向上の観点においては、従来の半導体基体の表面粗さである最大粗さ１ｎｍより１桁粗い１０ｎｍ以上の粗さとなるよう凹凸１ａを形成すれば実用上問題のない絶縁材料２の密着力を備えることができる。
【００１４】
次に、図３〜図６に基づいて本発明の適応例を説明する。
図３は、本発明の製造方法の適応対象となる半導体レーザの構造図である。
この半導体レーザは、主としてＩＩ族−ＶＩ族から成る化合物半導体を用いた青色レーザを発光する半導体装置であり、活性層３４をｐ型第１クラッド層１０とｎ型クラッド層３３とで挟んだダブルヘテロ構造となっている。
このｐ型第１クラッド層１０が本発明における半導体基体１（図１参照）に相当しており、その上に被着された絶縁層２０が本発明における絶縁材料２（図１参照）に相当する。
【００１５】
半導体基体１（図１参照）に相当するｐ型第１クラッド層１０は、ｎ型基板３１、ｎ型バッファ層３２、ｎ型クラッド層３３、活性層３４から成る下層基体３上に形成されており、ｐ型第１クラッド層１０の表面に形成された凹凸１ａを介して絶縁層２０が被着されている。
半導体レーザは、この絶縁層２０によってｐ型第２クラッド層５およびｐ型コンタクト層６によるストライプが構成され、ｐ型コンタクト層６に接続される電極４１およびｎ型基板３１に接続される電極４２から高密度のキャリアを注入できるようになっている。
【００１６】
次に、このような半導体レーザの製造方法を図４〜図５の概略断面図に基づいて工程順に説明する。
先ず、図４（ａ）に示す第１工程として、最上部に所定の活性層３４が形成された下層基体３を構成しその活性層３４上に例えばＭＢＥ法（分子線エピタキシャル成長法）によってＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０を形成する。
【００１７】
次いで、図４（ｂ）に示す第２工程として、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の上に例えばＭＢＥ法等を用いてＺｎＳｅまたはＺｎＳＳｅから成るｐ型第２クラッド層５を形成し、さらにその上にＭＢＥ法等を用いてｐ型コンタクト層６を形成する。
そして、半導体レーザのストライプを構成するためのマスクとしてｐ型コンタクト層６上の所定位置にレジスト７を被着する。
【００１８】
次に、図５（ａ）に示す第３工程として、例えばＨＣｌやＨＦ、Ｈ₂Ｏ₂から成るエッチャントを用いて化学的なエッチングを施す。
すなわち、ｐ型コンタクト層６上に被着したレジスト７をマスクとしてエッチングを行い、レジスト７が被着する部分以外のｐ型コンタクト層６、ｐ型第２クラッド層５、さらにｐ型第１クラッド層１０の途中まで除去する。
この際、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の表面は化学的なエッチングによって所定の凹凸１０ａが形成されることになる。
例えば、ｐ型第１クラッド層１０の厚さが１μｍ程度である場合、この凹凸１０ａによってｐ型第１クラッド層１０の表面を最大粗さ５０ｎｍ〜１００ｎｍ程度にする。
【００１９】
次いで、図５（ｂ）に示す第４工程として、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の表面に形成された凹凸１０ａ上に例えばＡｌ₂Ｏ₃から成る絶縁層２０を電子ビーム蒸着法等により被着する。
絶縁層２０を被着する際のｐ型第１クラッド層１０の温度は、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の場合にはその破損を防止するため３００℃以下にしておく。
なお、このように３００℃以下の低温においてＡｌ₂Ｏ₃から成る絶縁層２０を被着しても、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の表面に凹凸１０ａが設けられているためその表面積が増加しており、高い密着力を保つことができるようになる。
【００２０】
その後、ｐ型コンタクト層６と接触するよう電極４１を形成し、下層基体３と接触するよう電極４２を形成する。
なお、電極４２は図４（ａ）に示す第１工程の段階で既に被着しておいてもよい。
これらの工程によって、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の表面にＡｌ₂Ｏ₃から成る絶縁層２０が密着した半導体レーザが製造できる。
【００２１】
また、他の製造方法の例として図６の概略断面図に示すように、凹凸１０ａによるｐ型第１クラッド層１０の表面粗さを大きくしてさらにその表面積を増加させるようにしてもよい。
すなわち、化学的なエッチングや機械的な形成によりｐ型第１クラッド層１０の表面の凹凸１０ａを大きくし、例えばｐ型第１クラッド層１０の厚さとほぼ等しい大きさにしたり、さらに下層基体３まで入り込む大きさの凹凸１０ａ（図中破線参照）を形成する。
【００２２】
このように、凹凸１０ａを大きくして表面粗さ増すことで絶縁層２０の密着力も増加するが、最大粗さ１０ｎｍ以上でｐ型第１クラッド層１０と下層基体３との厚さの和未満において凹凸１０ａを形成する。
これにより、製造する半導体レーザの特性に応じて最も絶縁層２０の密着力が高まる凹凸１０ａの大きさを選択できるようになる。
【００２３】
なお、本実施例においては主として半導体レーザを例に半導体装置の製造方法を説明したが本発明はこれに限定されない。
すなわち、半導体レーザ以外にも、トランジスタやメモリ等から成るＬＳＩや発光ダイオード、受光装置であるフォトダイオード、太陽電池であっても本発明の製造方法を適応することが可能である。
【００２４】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば次のような効果がある。
すなわち、半導体基体の表面に絶縁材料を被着する場合において、その表面に所定の凹凸を形成した後に絶縁材料を被着しているため、半導体基体の表面の表面積が増加することで絶縁材料の密着力が向上することになる。
また、絶縁材料の密着力が向上することによりその後の各種プロセスを確実に行うことが可能となるとともに、絶縁材料を介した熱伝導が向上することから半導体装置の信頼性向上を果たすことが可能となる。
特に、半導体基体が化合物半導体から成る場合には、低温によるプロセスを行っても絶縁材料の密着力を向上できることから半導体装置の歩留りおよび品質を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明を説明する概略断面図で、（ａ）は第１工程、（ｂ）は第２工程、（ｃ）は第３工程である。
【図２】凹凸の状態を説明する図で、（ａ）はＺｎＭｇＳＳｅの場合、（ｂ）はＺｎＳｅの場合である。
【図３】半導体レーザの構造図である。
【図４】本発明の適応例を説明する概略断面図（その１）で、（ａ）は第１工程、（ｂ）は第２工程である。
【図５】本発明の適応例を説明する概略断面図（その２）で、（ａ）は第３工程、（ｂ）は第４工程である。
【図６】他の例を説明する概略断面図である。
【符号の説明】
１半導体基体
２絶縁材料
１ａ、１０ａ凹凸
１０ｐ型第１クラッド層
２０絶縁層

Claims

半導体基体の表面に絶縁材料を被着する半導体装置の製造方法であって、
先ず、ＩＩ−ＶＩ族化合物半導体から成る前記半導体基体の表面に、その表面の粗さが最大粗さにおいて１×１０^-8ｍ以上で前記半導体基体と前記下層基体との厚さの和未満となる凹凸を形成し、
次いで、３００℃以下の環境において前記凹凸が形成された半導体基体の表面に、ＳｉＯ ₂ 、ＳｉＮ _x 、Ａｌ ₂ Ｏ ₃ 、ＴｉＯ ₂ 、ＭｇＦ ₂ の中から選択された１つを前記絶縁材料として被着する
ことを特徴とする半導体装置の製造方法。
下層基体の最上層となる活性層の上にＩＩ−ＶＩ族化合物半導体から成るクラッド層を形成する工程と、
前記クラッド層の表面に、その表面の粗さが最大粗さにおいて１×１０^-8ｍ以上で前記クラッド層と前記下層基体との厚さの和未満である凹凸を形成する工程と、
３００℃以下の環境において前記クラッド層の凹凸の上に、絶縁材料としてＳｉＯ ₂ 、ＳｉＮ _x 、Ａｌ ₂ Ｏ ₃ 、ＴｉＯ ₂ 、ＭｇＦ ₂ の中から選択された１つを被着する工程と
を備えることを特徴とする半導体装置の製造方法。