[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3649668B2 - チップ型ネットワーク抵抗器のトリミング方法 - Google Patents

チップ型ネットワーク抵抗器のトリミング方法 Download PDF

Info

Publication number
JP3649668B2
JP3649668B2 JP2000392209A JP2000392209A JP3649668B2 JP 3649668 B2 JP3649668 B2 JP 3649668B2 JP 2000392209 A JP2000392209 A JP 2000392209A JP 2000392209 A JP2000392209 A JP 2000392209A JP 3649668 B2 JP3649668 B2 JP 3649668B2
Authority
JP
Japan
Prior art keywords
resistor
trimming
resistors
laser trimming
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000392209A
Other languages
English (en)
Other versions
JP2002198201A (ja
Inventor
理雄 大西
尚広 合田
正博 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2000392209A priority Critical patent/JP3649668B2/ja
Publication of JP2002198201A publication Critical patent/JP2002198201A/ja
Application granted granted Critical
Publication of JP3649668B2 publication Critical patent/JP3649668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、チップ型ネットワーク抵抗器のレーザトリミング法に関する。
【0002】
【従来の技術】
従来、ネットワーク抵抗器は、図4の斜視図に示すように、セラミック等の絶縁基板1上に形成された対向する端子導体2と端子導体3、該対向する端子導体2と端子導体3間にそれぞれ接続された抵抗体4、ガラス等による下層保護膜5及び上層保護膜6、前記端子導体2及び3にそれぞれ接続された端面電極7、絶縁基板1の側面に形成されて前記端面電極7を区切る凹部11にて構成されている。 前記のように保護膜は2層で形成され、下層保護膜5は抵抗体4の抵抗値を調整するレーザトリミング前に形成し、上層保護膜6はトリミング溝8を保護するためにレーザトリミング後に形成する。
【0003】
前記下層保護膜5のパターンは、略四角形状のパターンとし、1つのパターンで1つの製品上の抵抗体4を全て覆うようになっている。
これにより下層保護膜5の表面の凹凸を小さくでき、この上にさらに上層保護膜6を重ねることで、その表面はより平滑になって上層保護膜6上に形成する捺印9は形成しやすく、外観品位も良いものとなる。
【0004】
一方、前記抵抗体4の抵抗値を調整するレーザトリミングにおけるトリミングラインは、隣接する2つの抵抗体に対し同一の地点から開始する方法と、抵抗体別に異なる地点から開始する方法のいずれかの方法で行われている。
【0005】
【発明が解決しようとする課題】
ネットワーク抵抗器の性能として、抵抗体が電気的に接続されていない端子導体2ー2間、3ー3間の絶縁抵抗を充分確保する必要がある。電気的に接続されていない端子導体同士は、前記下層保護膜5が形成されてトリミング前の時点までは、十分絶縁されている。
【0006】
しかし、前記下層保護膜5が形成された後のレーザトリミングの工程では、レーザ光が照射されて気化した抵抗体中の導電成分が、レーザトリミングで形成された前記トリミング溝8a、8b近辺に付着してしまうことがあり、隣接する2つの抵抗体のトリミング溝同士が接近する場合、あるいは、隣接する2つの抵抗体が同一の部位からトリミングを開始する場合、このトリミング溝付近に付着した抵抗体中の導電成分により、抵抗体が電気的に接続されていない端子導体間の絶縁性が確保できなくなる。
本発明は、前記問題点に鑑み、端子導体間の絶縁性を確保できるチップ型ネットワーク抵抗器を提案するものである。
【0007】
【課題を解決するための手段】
本発明は、セラミック基板と、該セラミック基板表面の対向する両端部に並んで設けられた複数の端子導体と、前記複数の端子導体の相対向する端子導体間にそれぞれ電気的に接続された複数の抵抗体の隣接する抵抗体をレーザトリミングするレーザトリミング法において、前記隣接する抵抗体の間のセラミック基板上のレーザトリミング開始点を除いて全ての抵抗体及びセラミック基板の表面がガラス膜で覆われており、前記レーザトリミング開始点から隣接する抵抗体をレーザトリミングを行う。
レーザトリミング開始点にガラス膜がないため、該ガラス膜にできるトリミング溝の内部に付着する抵抗体の導電成分が少なくなる。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態を説明するに当たり、本発明に係る参考例を説明する。
図1の平面図は第1の参考例の形態をを示している。なお、以下の各図において従来と変わらない構成要素には同一の符号を付している。
図1の平面図に示すように、セラミック基板1上に導電ペーストを印刷・焼成して形成された端子導体2と端子導体3が設けられており、該端子導体2と端子導体3間に、それぞれ抵抗ペーストを印刷・焼成して形成された抵抗体4が接続されている。
【0009】
そして、前記各抵抗体4、及び該抵抗体4と前記端子導体2、端子導体3の重なり部をそれぞれ個別的に覆うように下層絶縁膜5a〜5dがガラス等の電気的絶縁ペーストを印刷・焼成で形成して設けられている。
そして、抵抗体4の抵抗値をレーザトリミングにて所望の値に調整するために、左側の隣接する2つの抵抗体、右側の隣接する2つの抵抗体をそれぞれ同一の開始点10、10からトリミングを開始し、トリミング溝8a、8bが形成されて抵抗値が調整される。
【0010】
次に、図2の平面図は、第2の参考例の形態を示している。
図2に示すように、セラミック基板1上に、端子導体2及び端子導体3を前記同様印刷・焼成して形成して設け、抵抗体4及び下層保護膜5e、5f及び5gを前記同様に印刷・焼成して形成して設ける。
この参考例の形態では、下層保護膜は3つの四角形状のパターンとし、中央の2つの抵抗体を覆う下層保護膜5f、左端の抵抗体を覆う下層保護膜5e、右端の抵抗体を覆う下層保護膜5gの3つのパターンからなっている。
そして、抵抗体4の抵抗値をレーザトリミングにて所望の値に調整するために、右側の2つの抵抗体、左側の2つの抵抗体は、それぞれ同一のトリミング開始点10、10からトリミングを開始し、トリミング溝8c及び8dが形成されて抵抗値が調整される。
【0011】
次に、図3の平面図は、本発明の実施の形態を示している。
図3に示すように、セラミック基板1上に、端子導体2及び端子導体3を前記同様印刷・焼成して形成して設け、抵抗体4及び下層保護膜5hを前記同様に印刷・焼成して形成して設ける。
ここで隣接する抵抗体の間のセラミック基板1上のレーザトリミング開始点10及びその周辺を除いて全ての抵抗体及びセラミック基板1の表面が前記下層絶縁膜5hで覆われている。
そして、隣接する抵抗体4の抵抗値をレーザトリミングにて所望の値に調整するために、それぞれトリミング開始点10、10からトリミングを開始し、トリミング溝8e及び8fが形成されて抵抗値が調整される。
【0012】
記トリミングが終了すると、図4に示すチップ型ネットワーク抵抗器と同様に上層保護膜6が形成され、この上層保護膜6上に抵抗値等を示す捺印9が施される。
前記端子導体、抵抗体、保護膜及び捺印は、それぞれのペーストを印刷・焼成して形成する厚膜技術を採用する。
【0013】
ここまでは、セラミック基板は多数個取りの状態であるが、ここでセラミック基板をバー状に分割する。次いで、分割した基板の側面に導体ペーストを付着し印刷・焼結等により端面電極を形成し、該端面電極にはんだメッキを施してチップ型ネットワーク抵抗器を完成する。
【0014】
レーザトリミング工程では、レーザーを照射して抵抗体成分を気化させる事により抵抗値を調整するが、気化した抵抗体成分の一部は、トリミング溝付近やトリミング溝内部に付着することは前述したとおりであり、下層保護膜のトリミング溝内部に付着した抵抗体の導電成分により、他の部分に付着したものよりも電気的絶縁性が低くなる。
【0015】
また、隣接する2つの抵抗体が同一のトリミング開始点からトリミングを開始する場合、最終的に双方の抵抗体に入れるトリミング溝は繋がった状態となるが、従来のような、2つの抵抗体が下層保護膜5に出来たトリミング溝によって繋がった状態では、抵抗体間、すなわち端子導体間の絶縁抵抗が確保できなくなる。
【0016】
これに対し、本発明のように、トリミングを開始する隣接する2つの抵抗体間のトリミング開始点に下層保護膜がない場合は、下層保護膜に出来たトリミング溝の内部に付着した抵抗体の導電成分も少なく、従って、前記端子導体間の絶縁抵抗が大きい値となる。サイズ等の条件にもよるが、実験結果は、本発明によれば絶縁抵抗値は従来よりも最大で104 Ω程大きい値が得られた。
【0017】
この発明におけるチップ型ネットワーク抵抗器のトリミング法は、下層保護膜のパターンを一部変更するだけで、電気的接続のない端子導体間の絶縁性を確保することが可能となる。また、2つの抵抗体における双方のトリミング溝が接近するような場合に得に有効である。付着する抵抗体成分の多い部分が近づくことになるため絶縁抵抗が低くなりやすいが、前記各構成により絶縁性を確保することができる。
【0018】
【発明の効果】
本発明によれば、抵抗体をレーザトリミングしてもチップ型ネットワーク抵抗器の端子間の絶縁性の確保が図れる。また、前記上層保護膜の形成に用いる材料の削減にも繋がる。
【図面の簡単な説明】
【図1】本発明に係る第1の参考例の形態の要部平面図である。
【図2】本発明に係る第2の参考例の形態の要部平面図である。
【図3】本発明の実施の形態の要部平面図である。
【図4】従来のチップ型ネットワーク抵抗器の斜視図である。
【符号の説明】
1・・絶縁基板 2、3・・端子導体 4・・抵抗体 5a〜5h・・下層保護膜 10・・レーザトリミング開始点 8a〜8f・・トリミング溝

Claims (2)

  1. セラミック基板と、該セラミック基板表面の対向する両端部に並んで設けられた複数の端子導体と、前記複数の端子導体の相対向する端子導体間にそれぞれ電気的に接続された複数の抵抗体の隣接する抵抗体をレーザトリミングするレーザトリミング法において、
    前記隣接する抵抗体の間のセラミック基板上のレーザトリミング開始点を除いて全ての抵抗体及びセラミック基板の表面がガラス膜で覆われており、
    前記レーザトリミング開始点から隣接する抵抗体をレーザトリミングすることを特徴とするレーザトリミング法。
  2. レーザトリミング終了後、前記複数の抵抗体及び前記ガラス膜全体を他の絶縁保護膜で覆うことを特徴とする請求項1のレーザトリミング法。
JP2000392209A 2000-12-25 2000-12-25 チップ型ネットワーク抵抗器のトリミング方法 Expired - Fee Related JP3649668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000392209A JP3649668B2 (ja) 2000-12-25 2000-12-25 チップ型ネットワーク抵抗器のトリミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000392209A JP3649668B2 (ja) 2000-12-25 2000-12-25 チップ型ネットワーク抵抗器のトリミング方法

Publications (2)

Publication Number Publication Date
JP2002198201A JP2002198201A (ja) 2002-07-12
JP3649668B2 true JP3649668B2 (ja) 2005-05-18

Family

ID=18858232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000392209A Expired - Fee Related JP3649668B2 (ja) 2000-12-25 2000-12-25 チップ型ネットワーク抵抗器のトリミング方法

Country Status (1)

Country Link
JP (1) JP3649668B2 (ja)

Also Published As

Publication number Publication date
JP2002198201A (ja) 2002-07-12

Similar Documents

Publication Publication Date Title
US7907046B2 (en) Chip resistor and method for producing the same
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法
JP2017045861A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP3370685B2 (ja) 角形チップ抵抗器の製造方法
JP3121325B2 (ja) チップ型抵抗器の構造
JP3353037B2 (ja) チップ抵抗器
JPH05135902A (ja) 角形チツプ抵抗器およびその製造方法
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JPH03215901A (ja) 角板型チップ抵抗器
JP2000340413A5 (ja)
JP3561635B2 (ja) ネットワーク抵抗器とその製造方法
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法
JP2000348914A (ja) ネットワーク電子部品
JPH0864403A (ja) 回路検査端子付き角形チップ抵抗器
JP3036214B2 (ja) 角形チップ抵抗器の製造方法
JP3223917B2 (ja) 角形チップ抵抗器
JPH07211509A (ja) チップ抵抗器とその製造方法
JPH09330802A (ja) 抵抗器およびその製造方法
JPH10321404A (ja) 抵抗器およびその製造方法
JPH06120638A (ja) 厚膜印刷基板
JPH0645101A (ja) チップ抵抗器およびその製造方法
JPH0287588A (ja) 厚膜配線基板の抵抗体形成方法
JPH11312601A (ja) チップ状電気部品及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees