JP2000340413A - 多連チップ抵抗器およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 実装基板に実装した際、実装面積を低減でき
る多連チップ抵抗器およびその製造方法を提供すること
を目的とする。 【解決手段】 基板２１の上面の側部から側面の一部に
かけて設けられた複数対の上面電極層２２と、複数対の
上面電極層２２に電気的に接続するように設けられた複
数の抵抗層２３と、少なくとも複数の抵抗層２３を覆う
ように設けられた保護層２４とを有し、実装基板へはん
だ付けする場合、はんだフィレットが小さくなるため、
実装面積を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器に使
用される多連チップ抵抗器およびその製造方法に関する
ものである。

【０００２】

【従来の技術】近年、電子機器の小型化に伴い、回路基
板に使用される電子部品に対しても実装密度を上げるた
め、ますます小形化への要求が高まっている。抵抗器に
対しても、実装基板上の実装面積を縮小化するため、小
形な抵抗器だけでなく、独立抵抗素子が一つのユニット
となっている多連チップ抵抗器への要求が高まってきて
いる。

【０００３】従来のこの種の抵抗器としては、実願平２
−７９４３０号（実開平４−３８００１号）のマイクロ
フィルムに開示されたものが知られている。

【０００４】以下、従来の多連チップ抵抗器およびその
製造方法について、図面を参照しながら説明する。

【０００５】図１５（ａ）は従来の多連チップ抵抗器の
斜視図、図１５（ｂ）は同断面図である。

【０００６】図１５（ａ），（ｂ）において、１は両側
面の中央に切欠き２を有するセラミックからなる基板で
ある。３は基板１の上面の側部に設けられた二対の上面
電極層である。４は二対の上面電極層３に一部が重なる
ように設けられた２つの抵抗層である。５は２つの抵抗
層４を覆うように設けられた保護層である。６ａは二対
の上面電極層３に一部が重なるように基板１の側面から
下面の側部にかけて設けられ、導電ペーストを印刷・焼
成してなる二対の側面電極層である。６ｂは二対の上面
電極層２および二対の側面電極層６ａを覆うように設け
られたはんだめっきまたはニッケルとはんだめっきから
なるめっき層である。

【０００７】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を説明する。

【０００８】図１６（ａ），（ｂ）および図１７
（ａ），（ｂ）は従来の多連チップ抵抗器の製造方法を
示す工程図である。

【０００９】まず、図１６（ａ）に示すように、セラミ
ックからなるシート状の基板８ａにスルーホール９と、
この基板８ａを後工程で分割するための縦方向の分割溝
１０ａおよび横方向の分割溝１０ｂを形成する。

【００１０】次に、図１６（ｂ）に示すように、シート
状の基板８ａの上面に、複数対の上面電極層３を印刷形
成し、さらに対となる上面電極層３の一部に重なるよう
に複数の抵抗層４を印刷形成する。

【００１１】次に、図１７（ａ）に示すように、複数の
抵抗層３の全体を覆うように複数の保護層５を印刷形成
した後、横方向の分割溝１０ｂ（図１６（ａ），（ｂ）
に図示）に沿って分割し、短冊状の基板８ｂを得る。

【００１２】次に、図１７（ｂ）に示すように、短冊状
の基板８ｂの上面電極層３に一部が重なるようにして短
冊状の基板８ｂの側面から下面の側部にかけて側面電極
層６ａを塗着形成した後、短冊状の基板８ｂを縦方向の
分割溝１０ａに沿って分割し、個片状の基板（図示せ
ず）を得る。

【００１３】最後に、上面電極層３の一部および側面電
極層６ａの表面にはんだめっきまたはニッケルとはんだ
めっきを施すことにより、図１５（ａ），（ｂ）に示す
ようなめっき層６ｂを形成し、従来の多連チップ抵抗器
を製造していた。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、この多連チップ抵抗器をプリント基板等
の実装基板にはんだ付けで実装した場合、図１８（ａ）
の実装状態を示す断面図に示すように、多連チップ抵抗
器は側面電極層（図示せず）が設けられた側面と下面の
側部との双方で実装基板のはんだランドパターン１２に
はんだ付けされ、このはんだによるフィレット１３が形
成された状態となる。この場合、図１８（ｂ）の実装状
態の上面図に示すように、多連チップ抵抗器１１の部品
面積１４に加えて側面をはんだ付けする面積１５が必要
であり、これらを合わせた実装面積１６が必要となるも
のである。しかも、実装密度を向上させるため、部品外
形寸法を小さくすればするほど、実装面積に対するはん
だ付け面積の占める割合が大きくなり、その結果、電子
機器を小型化するための実装密度を向上させることには
限界が生ずるという課題を有していた。

【００１５】本発明は上記従来の課題を解決するもの
で、実装基板に実装した際の実装面積に占めるはんだ付
け面積を低減できる多連チップ抵抗器を提供することを
目的とするものである。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に本発明の多連チップ抵抗器は、基板の上面の側部から
側面の一部にかけて設けられた複数対の上面電極層と、
前記複数対の上面電極層に電気的に接続するように設け
られた複数の抵抗層と、少なくとも前記複数の抵抗層を
覆うように設けられた保護層とを備えたもので、この構
成によれば、この多連チップ抵抗器をプリント基板等の
実装基板に実装した際の実装面積に占めるはんだ付け面
積を低減することができるものである。また、多連チッ
プであるため、チップ単品のものに比べて、はんだ付け
による実装時に必要なはんだランドパターンの面積をよ
り小さくすることができるものである。

【００１７】

【発明の実施の形態】本発明の請求項１に記載の発明
は、基板と、基板の上面の側部から側面の一部にかけて
設けられた複数対の上面電極層と、前記複数対の上面電
極層に電気的に接続するように設けられた複数の抵抗層
と、少なくとも前記複数の抵抗層を覆うように設けられ
た保護層とを備えたもので、この構成によれば、基板の
側面全体ではなく、側面の一部のみに電極が設けられる
ため、この多連チップ抵抗器を実装基板にはんだ付けで
実装した際、はんだフィレットが形成される部分を小さ
くすることができ、これにより、実装面積に占めるはん
だ付け面積を低減することができるという作用を有する
ものである。

【００１８】請求項２に記載の発明は、請求項１記載の
発明において、複数対の上面電極層を複数対のめっき層
で覆うとともに、前記複数対のめっき層と保護層とを面
一または前記複数対のめっき層の高さが保護層より高く
なるように構成したもので、この構成によれば、実装基
板のはんだランドパターンと上面電極層を覆うめっき層
とが近接するため、はんだ付け時のはんだ付け不良を低
減することができるという作用を有するものである。

【００１９】請求項３に記載の発明は、請求項１記載の
発明において、複数対の上面電極層を金系の有機金属化
合物を焼成してなる金属材料で構成したもので、この構
成によれば、上面電極層に金系の金属材料を用いるた
め、イオンマイグレーションが少なく、負荷寿命特性が
向上するという作用を有するものである。

【００２０】請求項４に記載の発明は、請求項１記載の
発明において、複数対の上面電極層をニッケル系または
金系のスパッタリング法により設けられる金属材料で構
成したもので、この構成によれば、基板の側面の一部に
設けられた複数対の上面電極層の厚みを薄くすることが
できるため、シート状の基板を分割溝で分割する際、上
面電極層の分割面でバリやゆがみ等が発生することが少
なく、基板を分割することができるという作用を有する
ものである。

【００２１】請求項５に記載の発明は、請求項１記載の
発明において、複数対の上面電極層の稜線に丸みをもた
せたもので、この構成によれば、上面電極層の稜線部分
の面積を広げることができるため、この多連チップ抵抗
器を実装基板にはんだ付けで実装した後に熱衝撃等の温
度変化が加わった場合でも、実装基板と多連チップ抵抗
器の基板との熱膨張係数の違いにより発生する応力が上
面電極層の稜線部分に集中することを緩和することがで
き、これにより、実装後の信頼性を向上することができ
るという作用を有するものである。

【００２２】請求項６に記載の発明は、基板と、前記基
板の上面の側部から側面の一部にかけて設けられた複数
対の第１の上面電極層と、前記複数対の第１の上面電極
層に電気的に接続するように前記基板の上面に設けられ
た複数対の第２の上面電極層と、前記複数対の第２の上
面電極層に電気的に接続するように設けられた複数の抵
抗層と、少なくとも前記複数の抵抗層を覆うように設け
られた保護層とを備えたもので、この構成によれば、基
板の側面全体ではなく、側面の一部のみに電極が設けら
れるため、この多連チップ抵抗器を実装基板にはんだ付
けで実装した際、はんだフィレットが形成される部分を
小さくすることができ、これにより、実装面積に占める
はんだ付け面積を低減させることができるという作用を
有するものである。

【００２３】請求項７に記載の発明は、請求項６記載の
発明において、複数対の第１の上面電極層および第２の
上面電極層を複数対のめっき層で覆うとともに、前記複
数対のめっき層と保護層とを面一または前記複数対のめ
っき層の高さが保護層より高くなるように構成したもの
で、この構成によれば、実装基板のはんだランドパター
ンと上面電極層を覆うめっき層とが近接するため、はん
だ付け時のはんだ付け不良を低減させることができると
いう作用を有するものである。

【００２４】請求項８に記載の発明は、請求項６記載の
発明において、複数対の第１の上面電極層を金系の有機
金属化合物を焼成してなる金属材料で構成したもので、
この構成によれば、上面電極層に金系の金属材料を用い
るため、イオンマイグレーションが少なく、負荷寿命特
性が向上するという作用を有するものである。

【００２５】請求項９に記載の発明は、請求項６記載の
発明において、複数対の第１の上面電極層をニッケル系
または金系のスパッタリング法により設けられる金属材
料で構成したもので、この構成によれば、基板の側面の
一部に設けられた複数対の上面電極層の厚みを薄くする
ことができるため、シート状の基板を分割溝で分割する
際、上面電極層の分割面でバリやゆがみ等が発生するこ
とが少なく、基板を分割することができるという作用を
有するものである。

【００２６】請求項１０に記載の発明は、請求項６記載
の発明において、複数対の第２の上面電極層の稜線に丸
みをもたせたもので、この構成によれば、第２の上面電
極層の稜線部分の面積を広げることができるため、この
多連チップ抵抗器を実装基板にはんだ付けで実装した後
に熱衝撃等の温度変化が加わった場合でも、実装基板と
多連チップ抵抗器の基板との熱膨張係数の違いにより発
生する応力が上面電極層の稜線部分に集中することを緩
和することができ、これにより、実装後の信頼性を向上
することができるという作用を有するものである。

【００２７】請求項１１に記載の発明は、分割溝を有す
るシート状基板の前記分割溝を跨いで前記シート状基板
の上面および前記分割溝内に印刷工法により複数対の上
面電極層を形成する工程と、前記複数対の上面電極層間
を電気的に接続するように複数の抵抗層を形成する工程
と、少なくとも前記複数の抵抗層を覆うように保護層を
形成する工程と、前工程で得られた前記シート状基板の
分割溝で前記シート状基板を短冊状基板に分割する工程
と、前記短冊状基板を個片に分割する工程とを備えたも
ので、この製造方法によれば、基板の側面全体ではな
く、側面の一部のみに電極を形成するため、この多連チ
ップ抵抗器を実装基板にはんだ付けで実装した際、はん
だフィレットが形成される部分を小さくすることがで
き、これにより、実装面積に占めるはんだ付け面積を低
減させることができるという作用を有するものである。

【００２８】請求項１２に記載の発明は、分割溝を有す
るシート状基板の前記分割溝を跨いで前記シート状基板
の上面および前記分割溝内にスパッタリング法により複
数対の上面電極層を形成する工程と、前記複数対の上面
電極層間を電気的に接続するように複数の抵抗層を形成
する工程と、少なくとも前記複数の抵抗層を覆うように
保護層を形成する工程と、前工程で得られた前記シート
状基板の分割溝で前記シート状基板を短冊状基板に分割
する工程と、前記短冊状基板を個片に分割する工程とを
備えたもので、この製造方法によれば、基板の側面全体
ではなく、側面の一部のみに電極を形成するため、この
多連チップ抵抗器を実装基板にはんだ付けで実装した
際、はんだフィレットが形成される部分を小さくするこ
とができ、これにより、実装面積に占めるはんだ付け面
積を低減させることができるという作用を有するもので
ある。

【００２９】請求項１３に記載の発明は、分割溝を有す
るシート状基板の前記分割溝を跨いで前記シート状基板
の上面および前記分割溝内に印刷工法により複数対の第
１の上面電極層を形成する工程と、前記複数対の第１の
上面電極層と電気的に接続されるように複数対の第２の
上面電極層を形成する工程と、前記複数対の第２の上面
電極層間を電気的に接続するように複数の抵抗層を形成
する工程と、少なくとも前記複数の抵抗層を覆うように
保護層を形成する工程と、前工程で得られた前記シート
状基板の分割溝で前記シート状基板を短冊状基板に分割
する工程と、前記短冊状基板を個片に分割する工程とを
備えたもので、この製造方法によれば、基板の側面全体
ではなく、側面の一部のみに電極が形成されるため、こ
の多連チップ抵抗器を実装基板にはんだ付けで実装した
際、はんだフィレットが形成される部分を小さくするこ
とができ、これにより、実装面積に占めるはんだ付け面
積を低減させることができるという作用を有するもので
ある。

【００３０】請求項１４に記載の発明は、分割溝を有す
るシート状基板の前記分割溝を跨いで前記シート状基板
の上面および前記分割溝内にスパッタリング法により複
数対の第１の上面電極層を形成する工程と、前記複数対
の第１の上面電極層と電気的に接続されるように複数対
の第２の上面電極層を形成する工程と、前記複数対の第
２の上面電極層間を電気的に接続するように複数の抵抗
層を形成する工程と、少なくとも前記複数の抵抗層を覆
うように保護層を形成する工程と、前工程で得られた前
記シート状基板の分割溝で前記シート状基板を短冊状基
板に分割する工程と、前記短冊状基板を個片に分割する
工程とを備えたもので、この製造方法によれば、基板の
側面全体ではなく、側面の一部のみに電極を形成するた
め、この多連チップ抵抗器を実装基板にはんだ付けで実
装した際、はんだフィレットが形成される部分を小さく
することができ、これにより、実装面積に占めるはんだ
付け面積を低減させることができるという作用を有する
ものである。

【００３１】（実施の形態１）以下、本発明の実施の形
態１における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。

【００３２】図１は本発明の実施の形態１における多連
チップ抵抗器の断面図である。

【００３３】図１において、２１は９６％のアルミナを
含有してなる絶縁性の基板である。２２は基板２１の上
面の側部から側面の一部にかけて設けられた銀系の導電
粉体にガラスを含有してなる複数対の上面電極層であ
り、この上面電極層２２の稜線には丸みをもたせてい
る。また基板２１の側面上に設けられた上面電極層２２
の面積は、基板２１の側面の面積の半分以下である。２
３は前記複数対の上面電極層２２に電気的に接続するよ
うに基板２１の上面に設けられた酸化ルテニウムを主成
分とする複数の抵抗層である。２４は少なくとも前記複
数の抵抗層２３の上面を覆うように設けられたガラスま
たは樹脂等からなる保護層である。２５、２６は必要に
応じて上面電極層２２を覆うように設けられ、かつはん
だ付け時の信頼性等を確保できるようにしたニッケルめ
っき層およびはんだめっき層である。

【００３４】以上のように構成された本発明の実施の形
態１における多連チップ抵抗器の製造方法について、以
下に図面を参照しながら説明する。

【００３５】図２（ａ）〜（ｃ）および図３（ａ）〜
（ｃ）は本発明の実施の形態１における多連チップ抵抗
器の製造方法を示す工程図である。

【００３６】まず、図２（ａ）に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝２７、２８を有する耐熱
性および絶縁性に優れた９６％のアルミナを含有してな
るシート状基板２１の横方向の分割溝２８を跨いでシー
ト状基板２１および横方向の分割溝２８内に、銀系の導
電粉体とガラスを含有してなる電極ペーストを印刷後、
約８５０℃で焼成して複数対の上面電極層２２を形成す
る。このとき、前記電極ペーストは横方向の分割溝２８
内に入り込むため、横方向の分割溝２８の奥まで上面電
極層２２を形成することができる。また、この縦方向お
よび横方向の分割溝２７、２８のシート状基板２１の厚
みに対する深さは、製造工程での取り扱い時に割れない
ように、シート状基板２１の厚みの半分以下になるよう
に形成されている。

【００３７】次に、図２（ｂ）に示すように、複数対の
上面電極層２２間を電気的に接続するようにシート状基
板２１の上面に酸化ルテニウムを主成分とする抵抗ペー
ストを印刷後、約８５０℃で焼成して複数の抵抗層２３
を形成する。

【００３８】次に、図２（ｃ）に示すように、抵抗層２
３の抵抗値を所定の値に修正するために、ＹＡＧレーザ
ーでトリミング溝２９を施してトリミングを行う。この
とき、抵抗値測定用のトリミングプローブは、上面電極
層２２上にセットしてトリミングを行う。

【００３９】次に、図３（ａ）に示すように、抵抗値修
正済みの抵抗層２３を保護するため、少なくとも抵抗層
２３を覆うようにガラスを主成分とするペーストを印刷
し、約６００℃で焼成して保護層２４を形成する。この
場合、横方向に並ぶ複数の抵抗層２３を縦方向の分割溝
２７を跨いで連続して覆うように保護層２４の印刷パタ
ーンを形成してもよい。

【００４０】次に、図３（ｂ）に示すように、上面電極
層２２、抵抗層２３、トリミング溝２９、保護層２４を
形成したシート状基板２１を横方向の分割溝２８に沿っ
て分割し、短冊状基板３０を形成する。このとき、短冊
状基板３０の長手方向の側面には、先に形成した上面電
極層２２が横方向の分割溝２８の深さまで形成された状
態になっている。

【００４１】最後に、図３（ｃ）に示すように、露出し
ている上面電極層２２にめっきを施すための準備工程と
して、短冊状基板３０を縦方向の分割溝２７に沿って分
割し、個片状の基板３１を形成する。そして露出してい
る上面電極層２２を覆うように電気めっきによって、ニ
ッケルめっき層（図示せず）と、はんだめっき層（図示
せず）とを形成して、多連チップ抵抗器を製造するもの
である。

【００４２】以上のように構成、かつ製造された本発明
の実施の形態１における多連チップ抵抗器をプリント基
板等の実装基板にはんだ付けで実装した状態について説
明する。

【００４３】図４（ａ）は本発明の実施の形態１におけ
る多連チップ抵抗器の実装状態を示す断面図、図４
（ｂ）は同上面図である。本発明の実施の形態１におけ
る多連チップ抵抗器を保護層２４を下にしてプリント基
板等の実装基板のはんだランドパターン３２にはんだ付
けで実装した場合、図４（ａ）に示すように、基板２１
の側面に設けられた側面電極層（図示せず）の面積が小
さいため、基板２１の側面にはほとんどはんだが付か
ず、このはんだによるフィレット３３がわずかに形成さ
れるのみとなる。すなわち、基板２１の側部に設けられ
た上面電極層（図示せず）で実装基板のはんだランドパ
ターン３２にはんだ付けされ、このはんだによるフィレ
ット３３がわずかに形成された状態となる。このとき、
図４（ｂ）の実装状態の上面図に示すように、多連チッ
プ抵抗器の部品面積３４に対して側面をはんだ付けする
面積３５は小さくなり、その結果、これらを合わせた実
装面積３６を低減させることができるものである。

【００４４】また、図４（ｂ）のように、部品面積３４
と側面をはんだ付けするために必要な面積３５とを合わ
せた面積が実装面積３６となる場合、例えば１．０×
１．０ｍｍサイズの多連チップ抵抗器を実装して従来構
造の製品と実装面積を比較すると、約２０％の縮小化を
図ることができるものである。よって、本発明の構成に
よれば、基板２１の側面に設けられた電極の面積が小さ
いため、この多連チップ抵抗器をプリント基板等の実装
基板に実装した際、実装面積に占めるはんだ付け面積を
低減させることができるとともに、フィレット３３を小
さく形成するため、使用するはんだの量を低減させるこ
とができるものである。

【００４５】なお、本発明の実施の形態１において、は
んだめっき層２６と保護層２４とを面一またははんだめ
っき層２６の高さを保護層２４より高くすることによ
り、はんだめっき層２６と実装時のランドパターン３２
との隙間が生じにくく実装品質をさらに向上させること
ができるものである。

【００４６】また、本発明の実施の形態１において、上
面電極層２２および保護層２４を（表１）に示す組み合
わせとしたときには、（表１）に示すように、他の特性
を向上させることができるものである。

【００４７】

【表１】

【００４８】（実施の形態２）以下、本発明の実施の形
態２における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。

【００４９】図５は本発明の実施の形態２における多連
チップ抵抗器の断面図である。

【００５０】図５において、４１は９６％のアルミナを
含有してなる絶縁性の基板である。４２は基板４１の上
面の側部から側面の一部にかけて金系のスパッタリング
法により設けられた金属材料からなる複数対の上面電極
層であり、この上面電極層４２の稜線には丸みをもたせ
ている。また基板４１の側面上に設けられた上面電極層
４２の面積は、基板４１の側面の面積の半分以下であ
る。４３は前記複数対の上面電極層４２に電気的に接続
するように基板４１の上面に設けられた酸化ルテニウム
を主成分とする複数の抵抗層である。４４は少なくとも
前記複数の抵抗層４３の上面を覆うように設けられたガ
ラスまたは樹脂等からなる保護層である。４５、４６は
必要に応じて上面電極層４２を覆うように設けられ、か
つはんだ付け時の信頼性等を確保できるようにしたニッ
ケルめっき層およびはんだめっき層である。

【００５１】以上のように構成された本発明の実施の形
態２における多連チップ抵抗器の製造方法について、以
下に図面を参照しながら説明する。

【００５２】図６（ａ）〜（ｃ）および図７（ａ）〜
（ｃ）は本発明の実施の形態２における多連チップ抵抗
器の製造方法を示す工程図である。

【００５３】まず、図６（ａ）に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝４７、４８を有する耐熱
性および絶縁性に優れた９６％のアルミナを含有してな
るシート状基板４１の上面全体および縦方向、横方向の
分割溝４７、４８内にスパッタリング工法により金を着
膜する。この後、フォトリソ法により、着膜された金を
所望の電極パターンとして約３００〜４００℃の温度で
熱処理を行い、複数対の上面電極層４２を形成する。こ
のとき横方向の分割溝４８内まで金を着膜するため、横
方向の分割溝４８の奥まで上面電極層４２を形成するこ
とができる。また、この縦方向および横方向の分割溝４
７、４８のシート状基板４１の厚みに対する深さは、製
造工程での取り扱い時に割れないように、シート状基板
４１の厚みの半分以下になるように形成されている。

【００５４】次に、図６（ｂ）に示すように、複数対の
上面電極層４２間を電気的に接続するようにシート状基
板４１の上面に酸化ルテニウムを主成分とする抵抗ペー
ストを印刷後、約８５０℃で焼成して複数の抵抗層４３
を形成する。

【００５５】次に、図６（ｃ）に示すように、抵抗層４
３の抵抗値を所定の値に修正するために、ＹＡＧレーザ
ーでトリミング溝４９を施してトリミングを行う。この
とき、抵抗値測定用のトリミングプローブは、上面電極
層４３上にセットしてトリミングを行う。

【００５６】次に、図７（ａ）に示すように、抵抗値修
正済みの抵抗層４３を保護するため、少なくとも抵抗層
４３を覆うようにガラスを主成分とするペーストを印刷
し、約６００℃で焼成して保護層４４を形成する。この
場合、横方向に並ぶ複数の抵抗層４３を縦方向の分割溝
４７を跨いで連続して覆うように保護層４４の印刷パタ
ーンを形成してもよい。

【００５７】次に、図７（ｂ）に示すように、上面電極
層４２、抵抗層４３、トリミング溝４９、保護層４４を
形成したシート状基板４１を横方向の分割溝４８に沿っ
て分割し、短冊状基板５０を形成する。このとき、短冊
状基板５０の長手方向の側面には、先に形成した上面電
極層４２が横方向の分割溝４８の深さまで形成された状
態になっている。

【００５８】最後に、図７（ｃ）に示すように、露出し
ている上面電極層４２にめっきを施すための準備工程と
して、短冊状基板５０を縦方向の分割溝４７に沿って分
割し、個片状の基板５１を形成する。そして露出してい
る上面電極層４２を覆うように電気めっきによって、ニ
ッケルめっき層（図示せず）と、はんだめっき層（図示
せず）とを形成して、多連チップ抵抗器を製造するもの
である。

【００５９】以上のように構成、かつ製造された本発明
の実施の形態２における多連チップ抵抗器を実装基板に
はんだ付けをした場合の効果については、前述した本発
明の実施の形態１と同じであるため、その説明を省略す
る。

【００６０】また、本発明の実施の形態２において、上
面電極層４２、抵抗層４３および保護層４４を（表２）
に示す組み合わせとしたときには、（表２）に示すよう
に、他の特性を向上させることができるものである。

【００６１】

【表２】

【００６２】（実施の形態３）以下、本発明の実施の形
態３における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。

【００６３】図８は本発明の実施の形態３における多連
チップ抵抗器の断面図である。

【００６４】図８において、６１は９６％のアルミナを
含有してなる絶縁性の基板である。６２は基板６１の上
面の側部から側面の一部にかけて設けられた金系の有機
金属化合物を焼成してなる複数対の第１の上面電極層で
あり、この第１の上面電極層６２の稜線には丸みをもた
せている。また基板６１の側面上に設けられた上面電極
層６２の面積は、基板６１の側面の面積の半分以下であ
る。６３は前記複数対の第１の上面電極層６２に電気的
に接続するように基板６１の上面に設けられた銀系の導
電粉体にガラスを含有してなる複数対の第２の上面電極
層である。６４は前記複数対の第２の上面電極層６３に
電気的に接続するように基板６１の上面に設けられた酸
化ルテニウムを主成分とする複数の抵抗層である。６５
は少なくとも前記複数の抵抗層６４の上面を覆うように
設けられたガラスまたは樹脂等からなる保護層である。
６６、６７は必要に応じて第１、第２の上面電極層６
２、６３を覆うように設けられ、かつはんだ付け時の信
頼性等を確保できるようにしたニッケルめっき層および
はんだめっき層である。

【００６５】以上のように構成された本発明の実施の形
態３における多連チップ抵抗器の製造方法について、以
下に図面を参照しながら説明する。

【００６６】図９（ａ）〜（ｃ）および図１０（ａ）〜
（ｄ）は本発明の実施の形態３における多連チップ抵抗
器の製造方法を示す工程図である。

【００６７】まず、図９（ａ）に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝６８、６９を有する耐熱
性および絶縁性に優れた９６％のアルミナを含有してな
るシート状基板６１の横方向の分割溝６９を跨いでシー
ト状基板６１および横方向の分割溝６９内に、金系の有
機金属を含有してなる電極ペーストを印刷後、約８５０
℃で焼成して複数対の第１の上面電極層６２を形成す
る。このとき、前記電極ペーストは横方向の分割溝６９
内に入り込むため、横方向の分割溝６９の奥まで第１の
上面電極層６２を形成することができる。また、この縦
方向および横方向の分割溝６８、６９のシート状基板６
１の厚みに対する深さは、製造工程での取り扱い時に割
れないように、シート状基板６１の厚みの半分以下にな
るように形成されている。

【００６８】次に、図９（ｂ）に示すように、複数対の
第１の上面電極層６２の一部に重なるようにシート状基
板６１の上面に銀系の導電粉体とガラスとを含有してな
る電極ペーストを印刷後、約８５０℃で焼成して複数対
の第２の上面電極層６３を形成する。

【００６９】次に、図９（ｃ）に示すように、複数対の
第２の上面電極層６３間を電気的に接続するようにシー
ト状基板６１の上面に酸化ルテニウムを主成分とする抵
抗ペーストを印刷後、約８５０℃で焼成して複数の抵抗
層６４を形成する。

【００７０】次に、図１０（ａ）に示すように、抵抗層
６４の抵抗値を所定の値に修正するために、ＹＡＧレー
ザーでトリミング溝７０を施してトリミングを行う。こ
のとき、抵抗値測定用のトリミングプローブは、第２の
上面電極層６３上にセットしてトリミングを行う。

【００７１】次に、図１０（ｂ）に示すように、抵抗値
修正済みの抵抗層６４を保護するため、少なくとも抵抗
層６４を覆うようにガラスを主成分とするペーストを印
刷し、約６００℃で焼成して保護層６５を形成する。こ
の場合、横方向に並ぶ複数の抵抗層６４を縦方向の分割
溝６８を跨いで連続して覆うように保護層６５の印刷パ
ターンを形成してもよい。

【００７２】次に、図１０（ｃ）に示すように、第１の
上面電極層６２、抵抗層６４、トリミング溝７０、保護
層６５を形成したシート状基板６１を横方向の分割溝６
９に沿って分割し、短冊状基板７１を形成する。このと
き、短冊状基板７１の長手方向の側面には、先に形成し
た第１の上面電極層６２が横方向の分割溝６９の深さま
で形成された状態になっている。

【００７３】最後に、図１０（ｄ）に示すように、露出
している第１、第２の上面電極層６２、６３にめっきを
施すための準備工程として、短冊状基板７１を縦方向の
分割溝６８に沿って分割し、個片状の基板７２を形成す
る。そして露出している第１、第２の上面電極層６２、
６３を覆うように電気めっきによって、ニッケルめっき
層（図示せず）と、はんだめっき層（図示せず）とを形
成して、多連チップ抵抗器を製造するものである。

【００７４】以上のように構成、かつ製造された本発明
の実施の形態３における多連チップ抵抗器をプリント基
板等の実装基板にはんだ付けで実装した状態について説
明する。

【００７５】図１１（ａ）は本発明の実施の形態３にお
ける多連チップ抵抗器の実装状態を示す断面図、図１１
（ｂ）は同上面図である。本発明の実施の形態３におけ
る多連チップ抵抗器を保護層６５を下にしてプリント基
板等の実装基板のはんだランドパターン７３にはんだ付
けで実装した場合、図１１（ａ）に示すように、基板６
１の側面に設けられた側面電極層（図示せず）の面積が
小さいため、基板６１の側面にはほとんどはんだが付か
ず、このはんだによるフィレット７４がわずかに形成さ
れるのみとなる。すなわち、基板６１の側部に設けられ
た第１、第２の上面電極層（図示せず）で実装基板のは
んだランドパターン７３にはんだ付けされるため、この
はんだによるフィレット７４がわずかに形成された状態
となる。このとき、図１１（ｂ）の実装状態の上面図に
示すように、多連チップ抵抗器の部品面積７５に対して
側面をはんだ付けする面積７６は小さくなり、その結
果、これらを合わせた実装面積７７を低減させることが
できるものである。

【００７６】また、図１１（ｂ）のように、部品面積７
５と側面をはんだ付けするために必要な面積７６とを合
わせた面積が実装面積７７となる場合、例えば１．０×
１．０ｍｍサイズの多連チップ抵抗器を実装して従来構
造の製品と実装面積を比較すると、約２０％の縮小化を
図ることができるものである。よって、本発明の構成に
よれば、基板６１の側面に設けられた電極の面積が小さ
いため、この多連チップ抵抗器をプリント基板等の実装
基板に実装した際、実装面積に占めるはんだ付け面積を
低減させることができるとともに、フィレット７４を小
さく形成できるため、使用するはんだの量を低減させる
ことができるものである。

【００７７】なお、本発明の実施の形態３において、は
んだめっき層６７と保護層６５とを面一またははんだめ
っき層６７の高さを保護層６５より高くすることによ
り、はんだめっき層６７と実装時のランドパターン７３
との隙間が生じにくくなって、実装品質をさらに向上さ
せることができるものである。

【００７８】また、本発明の実施の形態３において、第
２の上面電極層６３および保護層６４を（表３）に示す
組み合わせとしたときには、（表３）に示すように、他
の特性を向上させることができるものである。

【００７９】

【表３】

【００８０】（実施の形態４）以下、本発明の実施の形
態４における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。

【００８１】図１２は本発明の実施の形態４における多
連チップ抵抗器の断面図である。

【００８２】図１２において、８１は９６％のアルミナ
を含有してなる絶縁性の基板である。８２は基板８１の
上面の側部から側面の一部にかけて金系のスパッタリン
グ法により設けられた金属材料からなる複数対の第１の
上面電極層であり、この第１の上面電極層８２の稜線に
は丸みをもたせている。また基板８１の側面上に設けら
れた第１の上面電極層８２の面積は、基板８１の側面の
面積の半分以下である。８３は前記複数対の第１の上面
電極層８２に電気的に接続するように基板８１の上面に
設けられた銀系の導電粉体にガラスを含有してなる複数
対の第２の上面電極層である。８４は前記複数対の第２
の上面電極層８３に電気的に接続するように基板８１の
上面に設けられた酸化ルテニウムを主成分とする複数の
抵抗層である。８５は少なくとも前記複数の抵抗層８４
の上面を覆うように設けられたガラスまたは樹脂等から
なる保護層である。８６、８７は必要に応じて第１、第
２の上面電極層８２、８３を覆うように設けられ、かつ
はんだ付け時の信頼性等を確保できるようにしたニッケ
ルめっき層およびはんだめっき層である。

【００８３】以上のように構成された本発明の実施の形
態４における多連チップ抵抗器の製造方法について、以
下に図面を参照しながら説明する。

【００８４】図１３（ａ）〜（ｃ）および図１４（ａ）
〜（ｄ）は本発明の実施の形態４における多連チップ抵
抗器の製造方法を示す工程図である。

【００８５】まず、図１３（ａ）に示すように、表面に
後工程で短冊状および個片状に分割するために設けた複
数の縦方向および横方向の分割溝８８、８９を有する耐
熱性および絶縁性に優れた９６％のアルミナを含有して
なるシート状基板８１の上面全体および縦方向、横方向
の分割溝８８、８９内にスパッタリング工法により金を
着膜する。この後、フォトリソ法により、着膜された金
を所望の電極パターンとして約３００〜４００℃の温度
で熱処理を行い、複数対の第１の上面電極層８２を形成
する。このとき横方向の分割溝８９内まで金を着膜する
ため、横方向の分割溝８９の奥まで第１の上面電極層８
２を形成することができる。また、この縦方向および横
方向の分割溝８８、８９のシート状基板８１の厚みに対
する深さは、製造工程での取り扱い時に割れないよう
に、基板８１の厚みの半分以下になるように形成されて
いる。

【００８６】次に、図１３（ｂ）に示すように、複数対
の第１の上面電極層８２の一部に重なるようにシート状
基板８１の上面に銀系の導電粉体とガラスとを含有して
なる電極ペーストを印刷後、約８５０℃で焼成して複数
対の第２の上面電極層８３を形成する。

【００８７】次に、図１３（ｃ）に示すように、複数対
の第２の上面電極層８３間を電気的に接続するようにシ
ート状基板８１の上面に酸化ルテニウムを主成分とする
抵抗ペーストを印刷後、約８５０℃で焼成して複数の抵
抗層８４を形成する。

【００８８】次に、図１４（ａ）に示すように、抵抗層
８４の抵抗値を所定の値に修正するために、ＹＡＧレー
ザーでトリミング溝９０を施してトリミングを行う。こ
のとき、抵抗値測定用のトリミングプローブは、第２の
上面電極層８３上にセットしてトリミングを行う。

【００８９】次に、図１４（ｂ）に示すように、抵抗値
修正済みの抵抗層８４を保護するため、少なくとも抵抗
層８４を覆うようにガラスを主成分とするペーストを印
刷し、約６００℃で焼成して保護層８５を形成する。こ
の場合、横方向に並ぶ複数の抵抗層８４を縦方向の分割
溝８８を跨いで連続して覆うように保護層８５の印刷パ
ターンを形成してもよい。

【００９０】次に、図１４（ｃ）に示すように、第１の
上面電極層８２、抵抗層８４、トリミング溝９０、保護
層８５を形成したシート状基板８１を横方向の分割溝８
９に沿って分割し、短冊状基板９１を形成する。このと
き、短冊状基板９１の長手方向の側面には、先に形成し
た第１の上面電極層８２が横方向の分割溝８９の深さま
で形成された状態になっている。

【００９１】最後に、図１４（ｄ）に示すように、露出
している第１、第２の上面電極層８２、８３にめっきを
施すための準備工程として、短冊状基板９１を縦方向の
分割溝８８に沿って分割し、個片状の基板９２を形成す
る。そして露出している第１、第２の上面電極層８２、
８３を覆うように電気めっきによって、ニッケルめっき
層（図示せず）と、はんだめっき層（図示せず）とを形
成して、多連チップ抵抗器を製造するものである。

【００９２】以上のように構成、かつ製造された本発明
の実施の形態４における多連チップ抵抗器を実装基板に
はんだ付けをした場合の効果については、前述した本発
明の実施の形態３と同じであるため、その説明を省略す
る。

【００９３】また、本発明の実施の形態４において、第
１の上面電極層８２、複数対の第２の上面電極層８３、
抵抗層８４および保護層８５を（表４）に示す組み合わ
せとしたときには、（表４）に示すように、他の特性を
向上させることができるものである。

【００９４】

【表４】

【００９５】

【発明の効果】以上のように本発明の多連チップ抵抗器
は、複数対の上面電極層を、基板の上面の側部から側面
の一部にかけて設けられ基板の側面に設けられる上面電
極層は基板の厚みの半分以下であり、そしてこの上面電
極層は、基板の側面全体ではなく、側面の一部のみに設
けられるため、この多連チップ抵抗器を実装基板にはん
だ付けで実装した際、はんだフィレットが形成される部
分を小さくすることができ、これにより、実装面積に占
めるはんだ付け面積を低減させることができるものであ
る。また、多連チップであるため、チップ単品のものに
比べて、はんだフィレットを複数対形成する必要がな
く、はんだ付けによる実装時に必要なはんだランドパタ
ーンの面積をより小さくすることができるため、さらに
実装面積を低減させることができるという効果を奏する
ものである。

【図面の簡単な説明】

【図１】本発明の実施の形態１における多連チップ抵抗
器の断面図

【図２】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図３】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図４】（ａ）同多連チップ抵抗器の実装状態を示す断
面図 （ｂ）同多連チップ抵抗器の実装状態を示す上面図

【図５】本発明の実施の形態２における多連チップ抵抗
器の断面図

【図６】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図７】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図８】本発明の実施の形態３における多連チップ抵抗
器の断面図

【図９】（ａ）〜（ｃ）同多連チップ抵抗器の製造方法
を示す工程図

【図１０】（ａ）〜（ｄ）同多連チップ抵抗器の製造方
法を示す工程図

【図１１】（ａ）同多連チップ抵抗器の実装状態を示す
断面図 （ｂ）同多連チップ抵抗器の実装状態を示す上面図

【図１２】本発明の実施の形態４における多連チップ抵
抗器の断面図

【図１３】（ａ）〜（ｃ）同多連チップ抵抗器の製造方
法を示す工程図

【図１４】（ａ）〜（ｄ）同多連チップ抵抗器の製造方
法を示す工程図

【図１５】（ａ）従来の多連チップ抵抗器の斜視図 （ｂ）従来の多連チップ抵抗器の断面図

【図１６】（ａ）（ｂ）同多連チップ抵抗器の製造方法
を示す工程図

【図１７】（ａ）（ｂ）同多連チップ抵抗器の製造方法
を示す工程図

【図１８】（ａ）同多連チップ抵抗器の実装状態を示す
断面図 （ｂ）同多連チップ抵抗器の実装状態を示す上面図

【符号の説明】

２１，４１，６１，８１ 基板 ２２，４２ 上面電極層 ２３，４３，６４，８４ 抵抗層 ２４，４４，６５，８５ 保護層 ２７，４７，６８，８８ 縦方向の分割溝 ２８，４８，６９，８９ 横方向の分割溝 ３０，５０，７１，９１ 短冊状基板 ６２，８２ 第１の上面電極層 ６３，８３ 第２の上面電極層

Claims (14)

【特許請求の範囲】
1. 【請求項１】 基板と、前記基板の上面の側部から側面
   の一部にかけて設けられた複数対の上面電極層と、前記
   複数対の上面電極層に電気的に接続するように設けられ
   た複数の抵抗層と、少なくとも前記複数の抵抗層を覆う
   ように設けられた保護層とを備えた多連チップ抵抗器。
2. 【請求項２】 複数対の上面電極層を複数対のめっき層
   で覆うとともに、前記複数対のめっき層と保護層を面一
   または前記複数対のめっき層の高さが保護層より高くな
   るように構成した請求項１記載の多連チップ抵抗器。
3. 【請求項３】 複数対の上面電極層を金系の有機金属化
   合物を焼成してなる金属材料で構成した請求項１記載の
   多連チップ抵抗器。
4. 【請求項４】 複数対の上面電極層をニッケル系または
   金系のスパッタリング法により設けられる金属材料で構
   成した請求項１記載の多連チップ抵抗器。
5. 【請求項５】 複数対の上面電極層の稜線に丸みをもた
   せた請求項１記載の多連チップ抵抗器。
6. 【請求項６】 基板と、前記基板の上面の側部から側面
   の一部にかけて設けられた複数対の第１の上面電極層
   と、前記複数対の第１の上面電極層に電気的に接続する
   ように前記基板の上面に設けられた複数対の第２の上面
   電極層と、前記複数対の第２の上面電極層に電気的に接
   続するように設けられた複数の抵抗層と、少なくとも前
   記複数の抵抗層を覆うように設けられた保護層とを備え
   た多連チップ抵抗器。
7. 【請求項７】 複数対の第１の上面電極層および第２の
   上面電極層を複数対のめっき層で覆うとともに、前記複
   数対のめっき層と保護層とを面一または前記複数対のめ
   っき層の高さが保護層より高くなるように構成した請求
   項６記載の多連チップ抵抗器。
8. 【請求項８】 複数対の第１の上面電極層を金系の有機
   金属化合物を焼成してなる金属材料で構成した請求項６
   記載の多連チップ抵抗器。
9. 【請求項９】 複数対の第１の上面電極層をニッケル系
   または金系のスパッタリング法により設けられる金属材
   料で構成した請求項６記載の多連チップ抵抗器。
10. 【請求項１０】 複数対の第２の上面電極層の稜線に丸
    みをもたせた請求項６記載の多連チップ抵抗器。
11. 【請求項１１】 分割溝を有するシート状基板の前記分
    割溝を跨いで前記シート状基板の上面および前記分割溝
    内に印刷工法により複数対の上面電極層を形成する工程
    と、前記複数対の上面電極層間を電気的に接続するよう
    に複数の抵抗層を形成する工程と、少なくとも前記複数
    の抵抗層を覆うように保護層を形成する工程と、前工程
    で得られた前記シート状基板の分割溝で前記シート状基
    板を短冊状基板に分割する工程と、前記短冊状基板を個
    片に分割する工程とを備えた多連チップ抵抗器の製造方
    法。
12. 【請求項１２】 分割溝を有するシート状基板の前記分
    割溝を跨いで前記シート状基板の上面および前記分割溝
    内にスパッタリング法により複数対の上面電極層を形成
    する工程と、前記複数対の上面電極層間を電気的に接続
    するように複数の抵抗層を形成する工程と、少なくとも
    前記複数の抵抗層を覆うように保護層を形成する工程
    と、前工程で得られた前記シート状基板の分割溝で前記
    シート状基板を短冊状基板に分割する工程と、前記短冊
    状基板を個片に分割する工程とを備えた多連チップ抵抗
    器の製造方法。
13. 【請求項１３】 分割溝を有するシート状基板の前記分
    割溝を跨いで前記シート状基板の上面および前記分割溝
    内に印刷工法により複数対の第１の上面電極層を形成す
    る工程と、前記複数対の第１の上面電極層と電気的に接
    続するように複数対の第２の上面電極層を形成する工程
    と、前記複数対の第２の上面電極層間を電気的に接続す
    るように複数の抵抗層を形成する工程と、少なくとも前
    記複数の抵抗層を覆うように保護層を形成する工程と、
    前工程で得られた前記シート状基板の分割溝で前記シー
    ト状基板を短冊状基板に分割する工程と、前記短冊状基
    板を個片に分割する工程とを備えた多連チップ抵抗器の
    製造方法。
14. 【請求項１４】 分割溝を有するシート状基板の前記分
    割溝を跨いで前記シート状基板の上面および前記分割溝
    内にスパッタリング法により複数対の第１の上面電極層
    を形成する工程と、前記複数対の第１の上面電極層と電
    気的に接続するように複数対の第２の上面電極層を形成
    する工程と、前記複数対の第２の上面電極層間を電気的
    に接続するように複数の抵抗層を形成する工程と、少な
    くとも前記複数の抵抗層を覆うように保護層を形成する
    工程と、前工程で得られた前記シート状基板の分割溝で
    前記シート状基板を短冊状基板に分割する工程と、前記
    短冊状基板を個片に分割する工程とを備えた多連チップ
    抵抗器の製造方法。