JP3648603B2 - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法 Download PDFInfo
- Publication number
- JP3648603B2 JP3648603B2 JP2001225474A JP2001225474A JP3648603B2 JP 3648603 B2 JP3648603 B2 JP 3648603B2 JP 2001225474 A JP2001225474 A JP 2001225474A JP 2001225474 A JP2001225474 A JP 2001225474A JP 3648603 B2 JP3648603 B2 JP 3648603B2
- Authority
- JP
- Japan
- Prior art keywords
- electron source
- electrode
- layer
- surface electrode
- emission electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【0002】
【従来の技術】
従来より、導電性基板の一表面側に酸化した多孔質半導体層からなる強電界ドリフト層を形成し、強電界ドリフト層上に表面電極を形成した電界放射型電子源が提案されている。なお、導電性基板としては、例えば、抵抗率が導体の抵抗率に比較的近い半導体基板、金属基板、ガラス基板(絶縁性基板)の一表面に導電性層を形成したものなどが用いられている。
【0003】
この種の電界放射型電子源は、例えば、図5に示すように導電性基板としてのn形シリコン基板1の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6’が形成され、強電界ドリフト層6’上に表面電極7が形成されている。また、n形シリコン基板1の裏面にはオーミック電極2が形成されている。なお、図5に示す例では、n形シリコン基板1と強電界ドリフト層6’との間にノンドープの多結晶シリコン層よりなる半導体層3を介在させてあるが、半導体層3を介在させずにn形シリコン基板1の主表面上に強電界ドリフト層6’を形成した構成も提案されている。
【0004】
図5に示す構成の電界放射型電子源10’から電子を放出させるには、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7がn形シリコン基板1(オーミック電極2)に対して高電位側(正極)となるように表面電極7とn形シリコン基板1との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、n形シリコン基板1から注入された電子が強電界ドリフト層6’をドリフトし表面電極7を通して放出される(なお、図5中の一点鎖線は表面電極7を通して放出された電子e-の流れを示す)。表面電極7には仕事関数の小さな材料(例えば、金)が採用され、表面電極7の膜厚は10〜15nm程度に設定されている。
【0005】
上述の構成を有する電界放射型電子源10’では、表面電極7とオーミック電極2との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図5参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源10’では、表面電極7とオーミック電極2との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができる。
【0006】
この電界放射型電子源10’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【0007】
ところで、上述の電界放射型電子源10’の製造プロセスにおいて強電界ドリフト層6’を形成するにあたっては、導電性基板たるn形シリコン基板1の一表面側にノンドープの多結晶シリコン層を堆積させる成膜工程と、この多結晶シリコン層を陽極酸化することにより多結晶シリコンのグレインおよびシリコン微結晶を含む多孔質多結晶シリコン層を形成する陽極酸化処理工程と、多孔質多結晶シリコン層を急速加熱法によって酸化してグレインおよびシリコン微結晶の表面にそれぞれ薄い酸化膜を形成する酸化工程とを有している。ここにおいて、陽極酸化処理工程は、陽極酸化に用いる電解液としてフッ化水素水溶液とエタノールとを略1:1で混合した混合液を用いている。また、酸化工程では、ランプアニール装置を用い、基板温度を乾燥酸素中で室温から900℃まで短時間で上昇させた後、基板温度を900℃で1時間維持することで酸化し、その後、基板温度を室温まで下降させている。
【0008】
上述のようにして形成された強電界ドリフト層6’は、図6に示すように、少なくとも、柱状の多結晶シリコンのグレイン51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚のシリコン酸化膜64とから構成されると考えられる。すなわち、強電界ドリフト層6’は、陽極酸化処理を行う前の多結晶シリコン層に含まれていた各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層6’に印加された電界の大部分はシリコン酸化膜64を集中的に通り、注入された電子はシリコン酸化膜64を通る強電界により加速されグレイン51間を表面に向かって図6中の矢印Aの向き(図6中の上方向)へドリフトするので、電子放出効率を向上させることができる。ここにおいて、電界放射型電子源10’は、シリコン微結晶63のサイズ(結晶粒径)およびシリコン酸化膜64の膜厚それぞれを電子の平均自由行程以下にすることで起こる弾道性伝導現象を利用している。なお、強電界ドリフト層6’の表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。また、この強電界ドリフト層6’を備えた電界放射型電子源10’では、電子放出時に強電界ドリフト層6’で発生した熱がグレイン51を通して放熱されるものと考えられ、強電界ドリフト層6’で発生した熱を効率的に放熱することができるので、ポッピング現象の発生を抑制できるものと考えられる。
【0009】
上述の電界放射型電子源10’では、導電性基板としてn形シリコン基板を用いているが、図7に示すように、ガラス基板からなる絶縁性基板11の一表面に導電性層12を形成したものを用いた電界放射型電子源10’も提案されている。ここに、図5の電界放射型電子源10’と同様の構成要素には同一の符号を付して説明を省略する。なお、図7に示す構成の電界放射型電子源10’の強電界ドリフト層6’は上述の成膜工程、陽極酸化処理工程、酸化工程により形成される。
【0010】
図7に示す構成の電界放射型電子源10’から電子を放出させるには、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7が導電性層12に対して高電位側(正極)となるように表面電極7と導電性層12との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、導電性層12から注入された電子が強電界ドリフト層6’をドリフトし表面電極7を通して放出される(なお、図7中の一点鎖線は表面電極7を通して放出された電子e-の流れを示す。)
図7に示す構成の電界放射型電子源10’では、表面電極7と導電性層12との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図7参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源10’では、表面電極7と導電性層12との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができる。
【0011】
【発明が解決しようとする課題】
上記各従来構成の電界放射型電子源10’,10”では、電子を安定して高い電子放出効率で放出することができるものの、絶縁耐圧の向上および長寿命化が望まれている。
【0012】
ところで、上述の電界放射型電子源10’,10”における強電界ドリフト層6’は、その形成過程において陽極酸化処理工程の後に酸化工程を行っているので、陽極酸化処理工程にて形成された多孔質多結晶シリコン層内に水分やフッ素成分が残留していると、これらの残留成分がシリコン酸化膜52,64に悪影響を及ぼし、絶縁破壊による電子源の破壊や短寿命化の原因になる恐れがあった。すなわち、シリコン酸化膜52,64は急速加熱法により形成される熱酸化膜であるので、水分やフッ素成分が残留していると、シリコン酸化膜52,64の形成時に水分やフッ素成分などの残留成分が反応ないし混入することによってシリコン酸化膜52,64の膜厚が不均一になったり、膜質が低下する原因となり、結果的に絶縁耐圧不良などを発生し、歩留まりが低下してしまうものと考えられる。
【0013】
本発明は上記事由に鑑みて為されたものであり、その目的は、絶縁耐圧の向上および長寿命化が可能な電界放射型電子源の製造方法を提供することにある。
【0014】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在する強電界ドリフト層とを備え、強電界ドリフト層がナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有し、下部電極と表面電極との間に表面電極を高電位側として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、強電界ドリフト層の形成にあたっては、電解液を用いた陽極酸化により多数の半導体微結晶を含む多孔質半導体層を形成する陽極酸化処理工程と、多孔質半導体層に残留している電解液を除去するリンス工程と、リンス工程の後に多孔質半導体層を乾燥させる乾燥工程と、各半導体微結晶それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを有し、リンス工程では、純水でのリンス、水溶性の有機溶媒中への浸漬、非水溶性の有機溶媒中への浸漬を順次行い、乾燥工程は、多孔質半導体層への水分の吸着を防止するように雰囲気の露点を乾燥対象物の温度よりも低い規定温度以下に調節して行うことを特徴とし、乾燥工程において多孔質半導体層内へ水分が吸着することを防止することができ、絶縁膜形成工程で半導体微結晶の表面に形成される絶縁膜の品質を向上できることになり、従来に比べて絶縁耐圧の向上および長寿命化が可能な電界放射型電子源を提供できる。
【0015】
請求項2の発明は、請求項1の発明において、前記規定温度が5℃であることを特徴とする。なお、一般的なクリーンルームでは、温度が20〜25℃、湿度が50%前後に設定されているので、露点は9〜15℃である。
【0016】
請求項3の発明は、請求項1または請求項2の発明において、前記雰囲気は減圧されているので、前記雰囲気中に含まれる水分の絶対量を減らすことができ、水分の吸着量をより少なくできる。
【0017】
請求項4の発明は、請求項1または請求項2の発明において、前記雰囲気を不活性ガスとしたので、乾燥工程中に半導体微結晶の表面に自然酸化膜が形成されるのを防止することができるとともに、多孔質半導体層の汚染を抑制することができる。
【0018】
請求項5の発明は、請求項3の発明において、前記乾燥工程では、凍結乾燥を行うので、一旦凍結させてから乾燥されることになり、水分の吸着量をより一層少なくすることができる。
【0020】
【発明の実施の形態】
(実施形態1)
本実施形態では、導電性基板として抵抗率が導体の抵抗率に比較的近い単結晶のn形シリコン基板(例えば、抵抗率が略0.01Ωcm〜0.02Ωcmの(100)基板)を用いている。
【0021】
本実施形態の電界放射型電子源10は、図2に示すように、導電性基板たるn形シリコン基板1の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6が形成され、強電界ドリフト層6上に導電性薄膜(例えば、金薄膜)よりなる表面電極7が形成され、n形シリコン基板1の裏面にオーミック電極2が形成されている。なお、本実施形態では、n形シリコン基板1が下部電極を構成している。したがって、表面電極7は下部電極に対向しており、下部電極と表面電極7との間に強電界ドリフト層6が介在している。
【0022】
図2に示す構成の電界放射型電子源10では、表面電極7を真空中に配置するとともに表面電極7に対向してコレクタ電極21を配置し、表面電極7をn形シリコン基板1(オーミック電極2)に対して正極として直流電圧Vpsを印加するとともに、コレクタ電極21を表面電極7に対して正極として直流電圧Vcを印加することにより、n形シリコン基板1から注入された電子が強電界ドリフト層6をドリフトし表面電極7を通して放出される(なお、図2中の一点鎖線は表面電極7を通して放出された電子e-の流れを示す)。したがって、表面電極7としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極7とn形シリコン基板1(オーミック電極2)との間に流れる電流をダイオード電流Ipsと称し、コレクタ電極21と表面電極7との間に流れる電流を放出電子電流Ieと称し、ダイオード電流Ipsに対する放出電子電流Ieが大きい(Ie/Ipsが大きい)ほど電子放出効率が高くなる。
【0023】
強電界ドリフト層6は、従来例で説明した図6のように、少なくとも、柱状の多結晶シリコンのグレイン51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の酸化膜たるシリコン酸化膜64とから構成されると考えられる。すなわち、強電界ドリフト層6は、陽極酸化処理を行う前の多結晶シリコン層に含まれていた各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層6に印加された電界の大部分はシリコン酸化膜64を集中的に通り、注入された電子はシリコン酸化膜64を通る強電界により加速されグレイン51間を表面に向かって図6中の矢印Aの向き(図6中の上方向)へドリフトするので、電子放出効率を向上させることができる。ここにおいて、電界放射型電子源10は、シリコン微結晶63のサイズ(結晶粒径)およびシリコン酸化膜64の膜厚それぞれを電子の平均自由行程以下にすることで起こる弾道性伝導現象を利用している。なお、強電界ドリフト層6の表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。
【0024】
表面電極7には仕事関数の小さな材料が採用され、表面電極7の厚さは10nmに設定されているが、この膜厚は特に限定するものではなく、強電界ドリフト層6を通ってきた電子がトンネルできる膜厚であればよく、表面電極7の厚さは10〜15nm程度に設定すればよい。
【0025】
以下、本実施形態の電界放射型電子源10の製造方法について図1を参照しながら説明する。
【0026】
まず、n形シリコン基板1の裏面にオーミック電極2を形成した後、n形シリコン基板1の主表面上に半導体層としてノンドープの多結晶シリコン層3を形成することにより、図1(a)に示すような構造が得られる。なお、多結晶シリコン層3の成膜方法としては、例えば、CVD法(例えば、LPCVD法、プラズマCVD法、触媒CVD法など)やスパッタ法やCGS(Continuous Grain Silicon)法などを採用すればよい。
【0027】
ノンドープの多結晶シリコン層3を形成した後、陽極酸化処理工程にて多結晶シリコン層3を多孔質化することにより、多孔質半導体層たる多孔質多結晶シリコン層4が形成され、図1(b)に示すような構造が得られる。ここにおいて、陽極酸化処理工程では、55wt%のフッ化水素水溶液とエタノールとを略1:1で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極(図示せず)を負極、n形シリコン基板1(オーミック電極2)を正極として、多結晶シリコン層3に光照射を行いながら定電流で陽極酸化を行うことによって多孔質多結晶シリコン層4が形成される。このようにして形成された多孔質多結晶シリコン層4は、従来構成において図6で説明したグレイン51およびシリコン微結晶63それぞれの元になるグレインおよびシリコン微結晶を有している。なお、本実施形態では、多結晶シリコン層3の全部を多孔質化しているが、一部を多孔質化するようにしてもよい。
【0028】
上述の陽極酸化処理工程の終了した後に、多孔質多結晶シリコン層4に残留している電解液を除去するリンス工程を行い、リンス工程の後に多孔質多結晶シリコン層4を乾燥させる乾燥工程を行ってから、多孔質多結晶シリコン層4を絶縁膜形成工程たる酸化工程にて酸化することによって酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6が形成され、図1(c)に示すような構造が得られる。リンス工程、乾燥工程、酸化工程についてはそれぞれ後述する。
【0029】
強電界ドリフト層6を形成した後は、強電界ドリフト層6上に金薄膜からなる表面電極7を形成することにより、図1(d)に示す構造の電界放射型電子源10が得られる。なお、本実施形態では、表面電極7を電子ビーム蒸着法により形成しているが、表面電極7の形成方法は電子ビーム蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【0030】
ところで、上述のリンス工程では、まず、純水で第1の規定時間(例えば、数分〜10分程度)のリンスを行い、続いて、純水を置換するために水溶性の有機溶媒(例えば、メチルアルコール、エチルアルコール、イソプロピルアルコールなど)中への第2の規定時間(例えば、1〜5分程度)の浸漬を3〜5回程度行い、その後、非水溶性の有機溶媒(例えば、ヘキサン、ベンゼンなど)中への第3の規定時間(例えば、1〜5分程度)の浸漬を3〜5回程度行う。
【0031】
また、乾燥工程は、多孔質多結晶シリコン層4内への水分の吸着を防止するように雰囲気の露点を乾燥対象物の温度よりも低い規定温度(例えば、5℃)以下に調節して行うようにしている(なお、一般的なクリーンルームでは、温度が20〜25℃、湿度が50%前後に設定されているので、露点は9〜15℃である)。さらに説明すると、本実施形態における乾燥工程では、凍結乾燥を行っている。すなわち、乾燥工程では、リンス工程で用いた有機溶媒をt−ブチルアルコールのような凍結温度の比較的高い有機液体(なお、t−ブチルアルコールの凍結温度は20℃程度である)に置換し、多孔質多結晶シリコン層4の表面をt−ブチルアルコールで覆った状態に保ったまま乾燥用のチャンバ内にセットし、チャンバ内をN2ガスでパージした後、15℃程度まで冷却して凍結させ、チャンバ内の真空度が10-1〜10-3Pa程度の真空度に到達するまで真空引きして減圧することで昇華させて乾燥し、その後、チャンバ内へ乾燥酸素を導入してチャンバ内を大気圧に戻している。
【0032】
また、酸化工程では、ランプアニール装置を用いた急速加熱法(急速熱酸化法)により多孔質多結晶シリコン層4を酸化することによって、上述のグレイン51、シリコン微結晶63、各シリコン酸化膜52,64を含む強電界ドリフト層6が形成される。ところで、本実施形態においては、酸化工程で用いる酸化装置(ランプアニール装置)のロードロック室(予備排気室)を上述の乾燥用のチャンバとして利用しており、多孔質多結晶シリコン層4が形成された導電性基板からなる被処理物は、乾燥工程にてロードロック室を大気圧に戻した後に酸化処理室へ搬送され酸化工程が行われる。
【0033】
しかして、本実施形態の電界放射型電子源10の製造方法では、強電界ドリフト層の形成にあたって、電解液を用いた陽極酸化により多数の半導体微結晶たるシリコン微結晶63を含む多孔質多結晶シリコン層4を形成する陽極酸化処理工程と、多孔質多結晶シリコン層に残留している電解液を除去するリンス工程と、リンス工程の後に多孔質多結晶シリコン層を乾燥させる乾燥工程と、多孔質多結晶シリコン層4を酸化してグレイン51およびシリコン微結晶63の各表面にそれぞれ絶縁膜(シリコン酸化膜52,64)を形成する絶縁膜形成工程を有し、乾燥工程では、多孔質多結晶シリコン層4内への水分の吸着を防止するように雰囲気の露点を乾燥対象物の温度よりも低い規定温度(例えば、5℃)以下に調節し、凍結乾燥を行っているので、乾燥工程において多孔質多結晶シリコン層4内へ水分が吸着することを防止することができ、絶縁膜形成工程でグレイン51およびシリコン微結晶63の表面に形成される絶縁膜(シリコン酸化膜52,64)の品質を向上できることになり、従来に比べて絶縁耐圧の向上および長寿命化が可能な電界放射型電子源10を提供できる。
【0034】
ところで、上述の乾燥工程においては、減圧下(つまり、雰囲気は減圧されている)で乾燥対象物を乾燥させているので、雰囲気中に含まれる水分の絶対量を減らすことができ、水分の吸着量を少なくことができるが、雰囲気を不活性ガス(例えば、N2、Ar、He、Ne、Kr、Xeなど)として乾燥させてもよく、不活性ガス中で乾燥させる場合には、乾燥工程中にシリコン微結晶63の表面に自然酸化膜が形成されるのを防止することができるとともに、多孔質多結晶シリコン層4の汚染を抑制することができる。
【0035】
(実施形態2)
本実施形態では、導電性基板としてガラス基板からなる絶縁性基板の一表面上に金属膜(例えば、タングステン膜)よりなる導電性層を設けたものを用いている。このように絶縁性基板の一表面側に導電性層を形成した基板を用いる場合には、実施形態1のように導電性基板として半導体基板を用いる場合に比べて、電子源の大面積化および低コスト化が可能になる。
【0036】
本実施形態の電界放射型電子源10は、図4に示すように、絶縁性基板11上の導電性層12上に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6が形成され、強電界ドリフト層6上に導電性薄膜(例えば、金薄膜)よりなる表面電極7が形成されている。なお、本実施形態では、導電性層12が下部電極を構成している。したがって、本実施形態においても、表面電極7は下部電極に対向しており、下部電極と表面電極7との間に強電界ドリフト層6が介在している。
【0037】
図4に示す構成の電界放射型電子源10から電子を放出させるには、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7が導電性層12に対して高電位側(正極)となるように表面電極7と導電性層12との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、導電性層12から注入された電子が強電界ドリフト層6をドリフトし表面電極7を通して放出される(図4中の一点鎖線は表面電極7を通して放出された電子e-の流れを示す)。なお、強電界ドリフト層6の表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。
【0038】
本実施形態の電界放射型電子源10では、表面電極7と導電性層12との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図4参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。
【0039】
強電界ドリフト層6は、従来例で説明した図6のように、少なくとも、柱状の多結晶シリコンのグレイン51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の酸化膜たるシリコン酸化膜64とから構成されると考えられる。すなわち、強電界ドリフト層6は、陽極酸化処理を行う前の多結晶シリコン層に含まれていた各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層6に印加された電界の大部分はシリコン酸化膜64を集中的に通り、注入された電子はシリコン酸化膜64を通る強電界により加速されグレイン51間を表面に向かって図6中の矢印Aの向き(図6中の上方向)へドリフトするので、電子放出効率を向上させることができる。ここにおいて、電界放射型電子源10は、シリコン微結晶63のサイズ(結晶粒径)およびシリコン酸化膜64の膜厚それぞれを電子の平均自由行程以下にすることで起こる弾道性伝導現象を利用している。なお、強電界ドリフト層6の表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。
【0040】
表面電極7には仕事関数の小さな材料が採用され、表面電極7の厚さは10nmに設定されているが、この膜厚は特に限定するものではなく、強電界ドリフト層6を通ってきた電子がトンネルできる膜厚であればよく、表面電極7の厚さは10〜15nm程度に設定すればよい。
【0041】
なお、本実施形態の電界放射型電子源10をディスプレイの電子源として利用する場合には下部電極、表面電極7などを適宜にパターニングすればよい。
【0042】
以下、本実施形態の電界放射型電子源10の製造方法について図3を参照しながら説明する。
【0043】
まず、絶縁性基板11の一表面側にスパッタ法などによって金属膜(例えば、タングステン膜)からなる導電性層12を形成して導電性基板を構成した後、導電性基板の主表面側(ここでは、導電性層12上)に半導体層としてノンドープの多結晶シリコン層3を形成することにより、図3(a)に示すような構造が得られる。なお、多結晶シリコン層3の成膜方法としては、例えば、CVD法(LPCVD法、プラズマCVD法、触媒CVD法など)やスパッタ法やCGS(Continuous Grain Silicon)法などを採用すればよい。
【0044】
ノンドープの多結晶シリコン層3を形成した後、陽極酸化処理工程にて多結晶シリコン層3を多孔質化することにより、多孔質半導体層たる多孔質多結晶シリコン層4が形成され、図3(b)に示すような構造が得られる。ここにおいて、陽極酸化処理工程では、55wt%のフッ化水素水溶液とエタノールとを略1:1で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極(図示せず)を負極、導電性層12を正極として、多結晶シリコン層3に光照射を行いながら定電流で陽極酸化処理を行うことによって多孔質多結晶シリコン層4が形成される。このようにして形成された多孔質多結晶シリコン層4は、従来構成において図6で説明したグレイン51およびシリコン微結晶63それぞれの元になるグレインおよびシリコン微結晶を有している。なお、本実施形態では、多結晶シリコン層3の全部を多孔質化しているが、一部を多孔質化するようにしてもよい。
【0045】
上述の陽極酸化処理工程の終了した後に、実施形態1と同じリンス工程、乾燥工程を順次行い、その後、多孔質多結晶シリコン層4を絶縁膜形成工程たる酸化工程にて酸化することによって酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6が形成され、図3(c)に示すような構造が得られる。酸化工程では、ランプアニール装置を用いた急速加熱法(急速熱酸化法)により多孔質多結晶シリコン層4を酸化することによって、上述のグレイン51、シリコン微結晶63、各シリコン酸化膜52,64を含む強電界ドリフト層6が形成される。なお、絶縁性基板11や導電性層12の耐熱温度が低い場合には、電解質溶液(例えば、希硫酸、希硝酸、王水など)の入った酸化処理槽を利用し、白金電極(図示せず)を負極、導電性層12を正極として、定電流を流し多孔質多結晶シリコン層4を電気化学的に酸化することによって上述のグレイン51、シリコン微結晶63、各シリコン酸化膜52,64を含む強電界ドリフト層6を形成するようにしてもよい。
【0046】
強電界ドリフト層6を形成した後は、強電界ドリフト層6上に金薄膜からなる表面電極7を形成することにより、図3(d)に示す構造の電界放射型電子源10が得られる。なお、本実施形態では、表面電極7を電子ビーム蒸着法により形成しているが、表面電極7の形成方法は電子ビーム蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【0047】
しかして、本実施形態の電界放射型電子源10の製造方法においても、実施形態1と同様、乾燥工程において多孔質多結晶シリコン層4内へ水分が吸着することを防止することができ、絶縁膜形成工程でグレイン51およびシリコン微結晶63の表面に形成される絶縁膜(シリコン酸化膜52,64)の品質を向上できることになり、従来に比べて絶縁耐圧の向上および長寿命化が可能な電界放射型電子源10を提供できる。
【0048】
ところで、上記各実施形態では、強電界ドリフト層6を酸化した多孔質多結晶シリコン層により構成しているが、その他の酸化した多孔質半導体層や窒化若しくは酸窒化した多孔質半導体層により構成してもよい。すなわち、上記各実施形態では、絶縁膜形成工程にて形成する絶縁膜としてシリコン酸化膜を採用しているが、絶縁膜をシリコン酸化膜以外の酸化膜、シリコン窒化膜やシリコン窒化膜以外の窒化膜、シリコン酸窒化膜やシリコン酸窒化膜以外の酸窒化膜などにより構成してもよく、シリコン窒化膜やシリコン酸窒化膜を採用することでシリコン酸化膜の場合に比べて絶縁耐圧を高めることが可能になる。なお、シリコン窒化膜やシリコン酸窒化膜などは急速熱酸化により形成すればよい。
【0049】
また、上記各実施形態では、表面電極7の材料として金を採用しているが、表面電極7の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などを用いてもよい。
【0050】
また、表面電極7を厚み方向に積層された少なくとも2層の薄膜層で構成してもよい。表面電極7が2層の薄膜層で構成される場合には、上層の薄膜層の材料としては、例えば金などを用いることができる。また、下層の薄膜層(強電界ドリフト層6側の薄膜層)の材料としては、例えば、クロム、ニッケル、白金、チタン、イリジウムなどを用いることができる。
【0051】
【発明の効果】
請求項1、2の発明は、下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在する強電界ドリフト層とを備え、強電界ドリフト層がナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有し、下部電極と表面電極との間に表面電極を高電位側として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、強電界ドリフト層の形成にあたっては、電解液を用いた陽極酸化により多数の半導体微結晶を含む多孔質半導体層を形成する陽極酸化処理工程と、多孔質半導体層に残留している電解液を除去するリンス工程と、リンス工程の後に多孔質半導体層を乾燥させる乾燥工程と、各半導体微結晶それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを有し、リンス工程では、純水でのリンス、水溶性の有機溶媒中への浸漬、非水溶性の有機溶媒中への浸漬を順次行い、乾燥工程は、多孔質半導体層への水分の吸着を防止するように雰囲気の露点を乾燥対象物の温度よりも低い規定温度以下に調節して行うので、乾燥工程において多孔質半導体層内へ水分が吸着することを防止することができ、絶縁膜形成工程で半導体微結晶の表面に形成される絶縁膜の品質を向上できることになり、従来に比べて絶縁耐圧の向上および長寿命化が可能な電界放射型電子源を提供できるという効果がある。なお、請求項2の発明は、請求項1の発明において、前記規定温度を5℃してある。
【0052】
請求項3の発明は、請求項1または請求項2の発明において、前記雰囲気は減圧されているので、前記雰囲気中に含まれる水分の絶対量を減らすことができ、水分の吸着量をより少なくできるという効果がある。
【0053】
請求項4の発明は、請求項1または請求項2の発明において、前記雰囲気を不活性ガスとしたので、乾燥工程中に半導体微結晶の表面に自然酸化膜が形成されるのを防止することができるとともに、多孔質半導体層の汚染を抑制することができるという効果がある。
【0054】
請求項5の発明は、請求項3の発明において、前記乾燥工程では、凍結乾燥を行うので、一旦凍結させてから乾燥されることになり、水分の吸着量をより一層少なくできるという効果がある。
【図面の簡単な説明】
【図1】実施形態1の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図2】同上の電界放射型電子源の動作説明図である。
【図3】実施形態2の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図4】同上の電界放射型電子源の動作説明図である。
【図5】従来例を示す電界放射型電子源の動作説明図である。
【図6】同上の動作説明図である。
【図7】他の従来例を示す電界放射型電子源の動作説明図である。
【符号の説明】
1 n形シリコン基板
2 オーミック電極
3 多結晶シリコン層
4 多孔質多結晶シリコン層
6 強電界ドリフト層
7 表面電極
10 電界放射型電子源
Claims (5)
- 下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在する強電界ドリフト層とを備え、強電界ドリフト層がナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有し、下部電極と表面電極との間に表面電極を高電位側として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、強電界ドリフト層の形成にあたっては、電解液を用いた陽極酸化により多数の半導体微結晶を含む多孔質半導体層を形成する陽極酸化処理工程と、多孔質半導体層に残留している電解液を除去するリンス工程と、リンス工程の後に多孔質半導体層を乾燥させる乾燥工程と、各半導体微結晶それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを有し、リンス工程では、純水でのリンス、水溶性の有機溶媒中への浸漬、非水溶性の有機溶媒中への浸漬を順次行い、乾燥工程は、多孔質半導体層への水分の吸着を防止するように雰囲気の露点を乾燥対象物の温度よりも低い規定温度以下に調節して行うことを特徴とする電界放射型電子源の製造方法。
- 前記規定温度は5℃であることを特徴とする請求項1記載の電界放射型電子源の製造方法。
- 前記雰囲気は減圧されていることを特徴とする請求項1または請求項2記載の電界放射型電子源の製造方法。
- 前記雰囲気を不活性ガスとしたことを特徴とする請求項1または請求項2記載の電界放射型電子源の製造方法。
- 前記乾燥工程では、凍結乾燥を行うことを特徴とする請求項3記載の電界放射型電子源の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001225474A JP3648603B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001225474A JP3648603B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003045324A JP2003045324A (ja) | 2003-02-14 |
JP3648603B2 true JP3648603B2 (ja) | 2005-05-18 |
Family
ID=19058460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001225474A Expired - Fee Related JP3648603B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3648603B2 (ja) |
-
2001
- 2001-07-26 JP JP2001225474A patent/JP3648603B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003045324A (ja) | 2003-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100549236B1 (ko) | 전계방사형 전자원 및 그의 제조방법 | |
JP3648603B2 (ja) | 電界放射型電子源の製造方法 | |
JP3969057B2 (ja) | 絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびmosfet | |
JP3112456B1 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ | |
JP3648602B2 (ja) | 電界放射型電子源の製造方法 | |
JP3591511B2 (ja) | 電界放射型電子源の製造方法 | |
JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3478206B2 (ja) | 電界放射型電子源の製造方法 | |
JP3678193B2 (ja) | 電界放射型電子源の製造方法 | |
JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP2003229050A (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
JP2003187688A (ja) | 電界放射型電子源およびその製造方法 | |
JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
JP3809808B2 (ja) | 電界放射型電子源の製造方法 | |
JP3551862B2 (ja) | 電界放射型電子源の製造方法 | |
JP4543716B2 (ja) | 電子源およびその製造方法 | |
JP2003016930A (ja) | 電界放射型電子源の製造方法 | |
JP4886173B2 (ja) | 電子源の製造方法 | |
JP2002134009A (ja) | 電界放射型電子源およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |